TWI765812B - 鐵電電容器、鐵電記憶體及其製造方法 - Google Patents

鐵電電容器、鐵電記憶體及其製造方法 Download PDF

Info

Publication number
TWI765812B
TWI765812B TW110131352A TW110131352A TWI765812B TW I765812 B TWI765812 B TW I765812B TW 110131352 A TW110131352 A TW 110131352A TW 110131352 A TW110131352 A TW 110131352A TW I765812 B TWI765812 B TW I765812B
Authority
TW
Taiwan
Prior art keywords
electrode
ferroelectric
ferroelectric capacitor
capacitor
transistor
Prior art date
Application number
TW110131352A
Other languages
English (en)
Other versions
TW202209322A (zh
Inventor
震宇 呂
張暐
戴曉望
Original Assignee
大陸商無錫拍字節科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商無錫拍字節科技有限公司 filed Critical 大陸商無錫拍字節科技有限公司
Publication of TW202209322A publication Critical patent/TW202209322A/zh
Application granted granted Critical
Publication of TWI765812B publication Critical patent/TWI765812B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種鐵電電容器、鐵電記憶體及其製造方法。該鐵電記憶體包括數個陣列排布的記憶單元。每個記憶單元包括電晶體和與該電晶體連接的該鐵電電容器。該鐵電電容器包括第一電極、第二電極和位於該第一電極和該第二電極之間的鐵電材料層。在該第一電極或該第二電極中的至少一個摻雜有第五族金屬元素中的至少一種。

Description

鐵電電容器、鐵電記憶體及其製造方法
本發明涉及鐵電記憶體技術領域，特別涉及一種鐵電電容器、鐵電記憶體及其製造方法。
鐵電記憶體利用鐵電材料層來實現非易失性。鐵電材料層所施加電場與所儲存表觀電荷之間具有非線性關係，因此鐵電材料層可以在電場下切換極性。鐵電記憶體的優點包括低功耗、快速寫性能和高最大讀/寫耐久度。
在現有的鐵電記憶體中，記憶單元的鐵電電容器通常使用的是電極-鐵電材料層-電極的結構。現有的鐵電記憶體在製造過程中會發生電極氧化的情況，容易造成鐵電材料印記效應，影響鐵電記憶體的性能。再者，由現有的電極材料做成的鐵電記憶體存在有擊穿電壓低及製程中的等待時間(queue time，Q-Time)限制等多種問題。
本發明的目的在於提供一種鐵電電容器、鐵電記憶體及其製造方法，可以改善鐵電記憶體的鐵電電容器的擊穿電壓，避免不受控制的電極氧化問題，並使得製程中的等待時間(queue time，Q-time)的限制問題得到解決。
為解決上述技術問題，本發明提供了一種鐵電電容器，其包括第一電極、第二電極和位於該第一電極和該第二電極之間的鐵電材料層，其中在該鐵電電容器的第一電極 第二電極至少一個摻雜有第五族金屬元素中的至少一種。
根據本發明的一個實施例，該第五族金屬元素包括釩、鈮及鉭。
根據本發明的一個實施例，所摻雜的第五族金屬元素為第五族金屬元素的金屬氧化物。
根據本發明的一個實施例，該第五族金屬元素在該第一電極或該第二電極內均勻地分佈。
根據本發明的一個實施例，該第五族金屬元素在該第一電極或該第二電極靠近該鐵電材料層的區域中的濃度高於在其他區域中的濃度。
根據本發明的一個實施例，該鐵電電容器為平面電容器。
根據本發明的一個實施例，該鐵電電容器是內層為第一電極、中間層為鐵電材料層，且最外層為第二電極的柱體狀電容器。
根據本發明的一個實施例，該第一電極和該第二電極的材料是下列材料中的一或多種：鈦（Ti）、氮化鈦（TiN）、氮化鈦矽（TiSiNx）、氮化鈦鋁（TiAlNx）、碳氮化鈦（TiCNx）、氮化鉭（TaNx）、氮化鉭矽（TaSiNx）、氮化鉭鋁（TaAlNx）、氮化鎢（WNx）、矽化鎢（WSix）、碳氮化鎢（WCNx）、釕（Ru）、氧化釕（RuOx）、銥（Ir）、經摻雜的多晶矽、透明導電氧化物（Transparent Conductive Oxide，TCO）、氧化銥（IrOx）及其等之複合物。
根據本發明的一個實施例，該鐵電材料包括氧和下列材料中的一或多種：鐵電金屬、摻雜有鈣（Ca）、鍶（Sr）或鋇（Ba）的該鐵電金屬、摻雜有鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）或銦（In）的該鐵電金屬，以及摻雜有鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、鉕（Pm）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、鐿（Yb）或鑥（Lu）的該鐵電金屬，並且該鐵電金屬包括鋯（Zr）、鉿（Hf）、鈦（Ti）、鋁（Al）、鎳（Ni）及鐵（Fe）中的一或多種。
為達成前述目的，本發明還提供了一種鐵電記憶體，其包括數個陣列排布的記憶單元，每個記憶單元包括電晶體和與電晶體連接的前述的鐵電電容器。
為達成前述目的，本發明還提供了一種製造鐵電記憶體的製造方法，其包括： 提供半導體基板； 在該半導體基板上形成電晶體，其中該電晶體包括閘極、源極和汲極； 在該半導體基板上形成與該電晶體的源極或汲極連接的金屬互連部；以及 在該電晶體上方形成前述的鐵電電容器，該鐵電電容器的第一電極或第二電極通過該金屬互連部與該電晶體的源極或汲極相連接。
本發明的鐵電記憶體的鐵電電容器的第一電極及第二電極中的至少一個摻雜有第五族金屬元素中的至少一種，可以有效改善擊穿電壓，避免不受控制的電極氧化問題，並且使得製程中的等待時間(queue time，Q-time)的限制問題得到解決。
以下結合附圖和具體實施例對本發明的內容做進一步詳細說明。
請參閱圖1，其為本發明的鐵電記憶體的電路結構示意圖。本發明的鐵電記憶體包括數個陣列排布的記憶單元，每個記憶單元包括電晶體T和與電晶體T連接的鐵電電容器C。在本發明的一個實施例中該電晶體T為CMOS電晶體，其包括閘極、源極和汲極。鐵電記憶單元的電晶體T的閘極通過導線與鐵電記憶體的字線WL相連接。字線WL用於控制電晶體T的導通或關斷。電晶體T的源極或汲極與鐵電電容器C的一個電極相連接。電晶體T的汲極或源極與鐵電記憶體的位線BL相連接。鐵電電容器C的另一個電極與鐵電記憶體的板線PL相連接。通過字線WL控制電晶體T的導通和關斷，通過位線BL和板線PL向鐵電電容器C施加不同的電壓來向鐵電記憶體寫入數據，通過位線BL檢測鐵電電容器C所存儲的數據來實現數據的讀取。
在本發明的鐵電記憶體中，每個記憶單元可以是包括兩個電晶體T和兩個鐵電電容器C的2T2C結構，並且通過每個記憶單元的兩個電晶體T相互比較來實現數據的讀取。每個記憶單元也可以是包括一個電晶體T和一個鐵電電容器C的1T1C結構，並且通過額外設置的參考單元來進行比較，以實現數據的讀取。
請參閱圖2，其為本發明的記憶單元的結構示意圖。本發明的記憶單元包括電晶體1、鐵電電容器2和連接鐵電電容器2和電晶體1的金屬互連部3。鐵電電容器2為平面的電容器。
如圖2所示，本發明的電晶體1包括閘極11，以及在半導體基板上通過摻雜形成的源極12和汲極13。鐵電電容器2包括上電極21、下電極22，以及位於上電極21和下電極22之間的鐵電材料層23。
在本發明的一個實施例中，鐵電電容器2的上電極21和下電極22的材料可以是下列材料中的一或多種：鈦（Ti）、氮化鈦（TiN）、氮化鈦矽（TiSiNx）、氮化鈦鋁（TiAlNx）、碳氮化鈦（TiCNx）、氮化鉭（TaNx）、氮化鉭矽（TaSiNx）、氮化鉭鋁（TaAlNx）、氮化鎢（WNx）、矽化鎢（WSix）、碳氮化鎢（WCNx）、釕（Ru）、氧化釕（RuOx）、銥（Ir）、經摻雜的多晶矽、透明導電氧化物（Transparent Conductive Oxide，TCO）、氧化銥（IrOx）及其等之複合物。
在本發明的一個實施例，鐵電電容器2的鐵電材料層23包括氧和一種或多種鐵電金屬組成的具有鐵電性的材料。該鐵電金屬包括鋯（Zr）、鉿（Hf）、鈦（Ti）、鋁（Al）、鎳（Ni）及鐵（Fe）中的一種或多種。該鐵電材料可以摻雜第II族元素諸如鈣（Ca）、鍶（Sr）或鋇（Ba）；或者摻雜第III族元素諸如鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）或銦（In）；或者摻雜鑭系元素諸如鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、鉕（Pm）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、鐿（Yb）或鑥（Lu）。
請參閱圖3，在本發明的一個實施例中，鐵電電容器2的下電極22摻雜有元素週期表中第五族金屬元素24，該第五族金屬元素24包括釩、鈮及鉭等金屬中的至少一種。
在該實施例中，該第五族金屬元素24摻雜的區域為下電極22靠近鐵電材料層23的區域，或者是下電極22與鐵電材料層23接觸的表面。
在一個實施例中，該摻雜第五族金屬元素是通過摻雜第五族金屬元素的氧化物來實現，例如可以通過摻雜氧化釩（VOx）或者氧化鈮（Nb2O5）或者氧化鉭（Ta2O5）來實現。
請參閱圖4，在本發明的另一個實施例中，在鐵電電容器2的上電極21和下電極22中均摻雜有該第五族金屬元素24，例如釩、鈮及鉭等金屬中的至少一種。同樣的，亦可以摻雜該第五族金屬元素24的氧化物，例如氧化釩（VOx）、氧化鈮（Nb2O5）或氧化鉭（Ta2O5）。在該實施例中，第五族金屬元素24在上電極21和下電極22內非均勻地分佈，其中上電極21和下電極22靠近鐵電材料層23的區域中的第五族金屬元素24的濃度，高於上電極21和下電極22遠離鐵電材料層23的區域中的第五族金屬元素24濃度。
請參閱圖5，在本發明的又另一個實施例中，在鐵電電容器2的上電極21和下電極22中均摻雜有第五族金屬元素24，例如釩、鈮及鉭等金屬中的至少一種。同樣的，亦可以摻雜該第五族金屬元素24的氧化物，例如氧化釩（VOx）、氧化鈮（Nb2O5）或氧化鉭（Ta2O5）。在該實施例中，第五族金屬元素24在上電極21和下電極22內均勻地分佈。
請參閱圖6所示，其為本發明另一實施例的鐵電記憶單元的結構示意圖。該記憶單元包括電晶體1和與電晶體1通過導電互連部4連接的鐵電電容器5。在該實施例中該鐵電電容器5為三維立體柱體狀電容器。請參考圖7及圖8，其中圖7為圖6所示之鐵電電容器5的立體示意圖，圖8為圖7所示之鐵電電容器5的截面示意圖。如圖7及圖8所示，該鐵電電容器5包括內層的第一電極51（上電極）、外層的第二電極52（下電極），以及位於第一電極51和第二電極52之間的鐵電材料層53。同樣的，該鐵電電容器5的第一電極51和第二電極52的材料可以是下列材料中的一或多種：鈦（Ti）、氮化鈦（TiN）、氮化鈦矽（TiSiNx）、氮化鈦鋁（TiAlNx）、碳氮化鈦（TiCNx）、氮化鉭（TaNx）、氮化鉭矽（TaSiNx）、氮化鉭鋁（TaAlNx）、氮化鎢（WNx）、矽化鎢（WSix）、碳氮化鎢（WCNx）、釕（Ru）、氧化釕（RuOx）、銥（Ir）、經摻雜的多晶矽、透明導電氧化物（Transparent Conductive Oxide，TCO）、氧化銥（IrOx）及其等之複合物。
同樣的，該實施例的鐵電電容器5的鐵電材料層包括氧和一種或多種鐵電金屬組成的具有鐵電性的材料，該鐵電金屬包括鋯（Zr）、鉿（Hf）、鈦（Ti）、鋁（Al）、鎳（Ni）及鐵（Fe）中的一種或多種。該鐵電材料可以摻雜第II族元素諸如鈣（Ca）、鍶（Sr）或鋇（Ba）；或者摻雜第III族元素諸如鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）或銦（In）；或者摻雜鑭系元素諸如鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、鉕（Pm）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、鐿（Yb）或鑥（Lu）。
請參考圖3至圖5所示的實施例，在圖6所示的三維立體的鐵電電容器5的第一電極51和第二電極52中的至少一者摻雜有元素週期表中的第五族金屬元素，例如釩、鈮及鉭等金屬中的至少一種。同樣的，亦可以摻雜該第五族金屬元素的氧化物，例如氧化釩（VOx）、氧化鈮（Nb2O5）或氧化鉭（Ta2O5）。可以只摻雜第一電極51和第二電極52中的一個，也可以摻雜第一電極51和第二電極52兩個。該第五族金屬元素可以是在第一電極51及/或第二電極52內均勻地分佈，也可以是在第一電極51及/或第二電極52內非均勻地分佈。例如，第一電極51及/或第二電極52靠近鐵電材料層53的區域或與鐵電材料層53接觸的表面的摻雜濃度，高於第一電極51及/或第二電極52的其他區域的摻雜濃度。
本發明還提供一種製造該鐵電記憶體的方法，其包括： 提供半導體基板； 在該半導體基板上形成電晶體，其中該電晶體包括閘極、源極和汲極； 在該半導體基板上形成與電晶體的源極或汲極連接的金屬互連部的步驟；具體地，此步驟可以包括在該半導體基板的電晶體上方沉積介質層、在該介質層內形成通孔，以及在該通孔內形成該金屬互連部；以及 在該電晶體上方形成該鐵電電容器，該鐵電電容器的一個電極通過該金屬互連部與該電晶體的源極或汲極相連接；具體地，此步驟包含在該鐵電電容器的至少一個電極中摻雜第五族金屬元素中的至少一種。
根據該鐵電電容器為平面電容器或三維立體電容器，形成該鐵電電容器的方法不同。形成平面的鐵電電容器的方法具體可以包括：在該半導體基板上形成該金屬互連部、在形成有該金屬互連部的介質層上沉積該鐵電電容器的下電極、對該下電極進行第五族金屬元素的摻雜、在該下電極上形成鐵電材料層，以及在該鐵電材料層上形成上電極。需要的話，該方法還可以包括：對該上電極進行第五族金屬元素的摻雜，以及通過化學機械研磨或者光罩刻蝕的方式形成相互分離的單個鐵電電容器。
形成三維立體的鐵電電容器的方法具體可以包括；在該半導體基板上形成該金屬互連部、在形成有該金屬互連部的介質層上沉積第二層介質層、在該第二層介質層內刻蝕形成圓柱形深孔、在該圓柱形深孔內依次沉積鐵電電容器的下電極、鐵電材料層和上電極(請參閱圖8)，其中在形成鐵電電容器的下電極及下電極時對下電極及下電極進行第五族金屬元素的摻雜，以及通過化學機械研磨或者光罩刻蝕的方式形成相互分離的單個鐵電電容器。
上述描述僅是對本發明較佳實施例的描述，並不限定本發明的範圍，本發明所屬技術領域中具有通常知識者根據上述揭示內容做的任何變更及修飾，均屬於本發明申請專利範圍。
1:電晶體 11:閘極 12:源極 13:汲極 2:鐵電電容器 21:上電極 22:下電極 23:鐵電材料層 24:第五族金屬元素 3:金屬互連部 4:導電互連部 5:鐵電電容器 51:第一電極 52:第二電極 53:鐵電材料層 BL:位線 C:電容器 PL:板線 T:電晶體 WL:字線
[圖1]是本發明實施例的鐵電記憶體的電路結構示意圖。 [圖2]是本發明實施例的鐵電記憶單元的結構示意圖，其中鐵電記憶單元的鐵電電容器為平面電容器。 [圖3]是圖2的鐵電電容器的電極摻雜濃度分佈的第一種示意圖。 [圖4]是圖2的鐵電電容器的電極摻雜濃度分佈的第二種示意圖。 [圖5]是圖2的鐵電電容器的電極摻雜濃度分佈的第三種示意圖。 [圖6]是本發明另一個實施例的鐵電記憶單元的結構示意圖，其中鐵電記憶單元的鐵電電容器為柱體狀三維立體電容器。 [圖7]是圖6的鐵電電容器的立體示意圖。 [圖8]是圖7的鐵電電容器的剖面示意圖。
21:上電極 22:下電極 23:鐵電材料層 24:第五族金屬元素

Claims (9)

  1. 一種鐵電電容器，其包括第一電極、第二電極和位於該第一電極和該第二電極之間的鐵電材料層，其中在該鐵電電容器的第一電極及第二電極中的至少一個摻雜有第五族金屬元素中的至少一種，且該第五族金屬元素包括釩、鈮、鉭、氧化釩、氧化鈮及氧化鉭。
  2. 如請求項1之鐵電電容器，其中該第五族金屬元素在該第一電極或該第二電極內均勻地分佈。
  3. 如請求項1之鐵電電容器，其中該第五族金屬元素在該第一電極或該第二電極靠近該鐵電材料層的區域的濃度高於其他區域的濃度。
  4. 如請求項1之鐵電電容器，其中該鐵電電容器為平面電容器。
  5. 如請求項1之鐵電電容器，其中該鐵電電容器是內層為第一電極、中間層為鐵電材料層，且最外層為第二電極的柱體狀電容器。
  6. 如請求項1之鐵電電容器，其中該第一電極和該第二電極的材料是下列材料中的一或多種：鈦(Ti)、氮化鈦(TiN)、氮化鈦矽(TiSiNx)、氮化鈦鋁(TiAlNx)、碳氮化鈦(TiCNx)、氮化鉭(TaNx)、氮化鉭矽(TaSiNx)、氮化鉭鋁(TaAlNx)、氮化鎢(WNx)、矽化鎢(WSix)、碳氮化鎢(WCNx)、釕(Ru)、氧化釕(RuOx)、銥(Ir)、經摻雜的多晶矽、透明導電氧化物(Transparent Conductive Oxide，TCO)、氧化銥(IrOx)及其等之複合物。
  7. 如請求項1之鐵電電容器，其中該鐵電材料層包括氧和下列材料中的一或多種：鐵電金屬、摻雜有鈣(Ca)、鍶(Sr)或鋇(Ba)的該鐵電金屬、摻雜有鈧(Sc)、釔(Y)、鋁(Al)、鎵(Ga)或銦(In)的該鐵電金屬，以及摻雜有鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、 銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)或鑥(Lu)的該鐵電金屬，並且該鐵電金屬包括鋯(Zr)、鉿(Hf)、鈦(Ti)、鋁(Al)、鎳(Ni)及鐵(Fe)中的一或多種。
  8. 一種鐵電記憶體，其包括數個陣列排布的記憶單元，每個記憶單元包括電晶體和與該電晶體連接的如請求項1-7中任一項之鐵電電容器。
  9. 一種製造鐵電記憶體的製造方法，其包括：提供半導體基板；在該半導體基板上形成電晶體，其中該電晶體包括閘極、源極和汲極；在該半導體基板上形成與該電晶體的源極或汲極連接的金屬互連部；以及在該電晶體上方形成如請求項1-7中任一項之鐵電電容器，該鐵電電容器的第一電極或第二電極通過該金屬互連部與該電晶體的源極或汲極相連接。
TW110131352A 2020-08-25 2021-08-24 鐵電電容器、鐵電記憶體及其製造方法 TWI765812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010861644.5A CN111952288B (zh) 2020-08-25 2020-08-25 铁电存储器及其制造方法
CNCN202010861644.5 2020-08-25

Publications (2)

Publication Number Publication Date
TW202209322A TW202209322A (zh) 2022-03-01
TWI765812B true TWI765812B (zh) 2022-05-21

Family

ID=73360354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131352A TWI765812B (zh) 2020-08-25 2021-08-24 鐵電電容器、鐵電記憶體及其製造方法

Country Status (3)

Country Link
CN (1) CN111952288B (zh)
TW (1) TWI765812B (zh)
WO (1) WO2022042253A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952288B (zh) * 2020-08-25 2022-07-26 无锡拍字节科技有限公司 铁电存储器及其制造方法
KR20230170266A (ko) * 2022-06-10 2023-12-19 삼성전자주식회사 반도체 장치
WO2023240416A1 (zh) * 2022-06-13 2023-12-21 华为技术有限公司 存储阵列及其制备方法、存储器、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353421A (ja) * 2001-03-21 2002-12-06 Seiko Epson Corp 強誘電体メモリ素子及びそれを備えた電子機器
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US20200105770A1 (en) * 2017-02-23 2020-04-02 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
TW202022866A (zh) * 2018-12-13 2020-06-16 財團法人工業技術研究院 鐵電記憶體
TWI702598B (zh) * 2018-08-13 2020-08-21 大陸商無錫拍字節科技有限公司 用於寫入或讀取鐵電儲存單元的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913203B2 (ja) * 2003-08-28 2007-05-09 松下電器産業株式会社 半導体装置
JP2009212448A (ja) * 2008-03-06 2009-09-17 Toshiba Corp 半導体記憶装置およびその製造方法
CN111952288B (zh) * 2020-08-25 2022-07-26 无锡拍字节科技有限公司 铁电存储器及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353421A (ja) * 2001-03-21 2002-12-06 Seiko Epson Corp 強誘電体メモリ素子及びそれを備えた電子機器
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US20200105770A1 (en) * 2017-02-23 2020-04-02 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
TWI702598B (zh) * 2018-08-13 2020-08-21 大陸商無錫拍字節科技有限公司 用於寫入或讀取鐵電儲存單元的方法
TW202022866A (zh) * 2018-12-13 2020-06-16 財團法人工業技術研究院 鐵電記憶體

Also Published As

Publication number Publication date
CN111952288A (zh) 2020-11-17
TW202209322A (zh) 2022-03-01
CN111952288B (zh) 2022-07-26
WO2022042253A1 (zh) 2022-03-03

Similar Documents

Publication Publication Date Title
TWI765812B (zh) 鐵電電容器、鐵電記憶體及其製造方法
US6121648A (en) Ferroelectric based memory devices utilizing hydrogen getters and recovery annealing
US6066868A (en) Ferroelectric based memory devices utilizing hydrogen barriers and getters
JP4005270B2 (ja) 半導体装置の製造方法
CN107134487A (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
US7425738B2 (en) Metal thin film and method of manufacturing the same, dielectric capacitor and method of manufacturing the same, and semiconductor device
TW200304216A (en) Polycrystalline memory structure, method for forming same structure, and semiconductor memory device using same structure
US6541281B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
TW473991B (en) Semiconductor device
CN101253620B (zh) 半导体器件及其制造方法
US20170117282A1 (en) DRAM Capacitors and Methods for Forming the Same
CN111627920B (zh) 一种铁电存储单元
KR20000029616A (ko) 저큐리포인트강자성을이용하는강자성기본메모리장치와캡슐화
KR20010054735A (ko) 반도체 장치 및 그 제조 방법
JP4445091B2 (ja) 強誘電体記憶素子
JP3627640B2 (ja) 半導体メモリ素子
JP3745553B2 (ja) 強誘電体キャパシタ、半導体装置の製造方法
JP2005217044A (ja) 半導体装置及びその製造方法
US20070272959A1 (en) Ferroelectric memory cell and manufacturing method thereof
JP2004153006A (ja) 容量素子の製造方法
CN100452404C (zh) 半导体装置的制造方法
KR100604673B1 (ko) 반도체 소자의 강유전체 캐패시터
De Araujo et al. The future of ferroelectric memories
WO2023161755A1 (ja) 記憶装置
CN117255564A (zh) 一种自发极化存储单元及其制造方法