JPH11274419A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ

Info

Publication number
JPH11274419A
JPH11274419A JP10078937A JP7893798A JPH11274419A JP H11274419 A JPH11274419 A JP H11274419A JP 10078937 A JP10078937 A JP 10078937A JP 7893798 A JP7893798 A JP 7893798A JP H11274419 A JPH11274419 A JP H11274419A
Authority
JP
Japan
Prior art keywords
thin film
film capacitor
barrier layer
film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10078937A
Other languages
English (en)
Inventor
Kenya Sano
賢也 佐野
Takashi Kawakubo
隆 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10078937A priority Critical patent/JPH11274419A/ja
Publication of JPH11274419A publication Critical patent/JPH11274419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 Si基板上に下部電極を介して配向成長させた
誘電体薄膜を有する薄膜キャパシタにおいて、拡散しや
すい低融点金属である鉛やビスマスを使用せずに、リー
ク電流が低く残留分極量が大きく飽和特性の良好な薄膜
キャパシタを得ること。 【解決手段】 基板1上に積層されたバリア層2と、下
部電極4と、ペロブスカイト型酸化物からなる誘電体薄
膜5と、上部電極6とを具備し、前記バリア層の格子定
数aと当該バリア層の下地層の格子定数bとが、|(4a-
3b) /4a| ≦ 0.02なる関係を満たすことを特徴とす
る薄膜キャパシタである。バリア層2としては、V1-x
x NもしくはCr1-xx N(MはSi、Al、T
i、Zr、Nbからなる群より選ばれる少なくとも1 種
類の元素である。)が好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜キャパシタに
係わり、特に半導体記憶装置などに用いられる薄膜キャ
パシタに関する。
【0002】
【従来の技術】近年、集積回路技術の発達によって半導
体記憶装置がますます小型化されてきており、半導体記
憶装置に必須の回路である薄膜キャパシタも、一層の小
型化が要望されている。従来の半導体記憶装置における
薄膜キャパシタは、トランジスタ等の能動素子と同一の
基板に溝を掘って蓄積容量膜を形成するトレンチ型キャ
パシタや、基板上に蓄積容量膜を積み上げるスタック型
キャパシタ等の立体構造からなり、これらは蓄積容量の
面積を実効的に大きくすることで高集積化を図ってき
た。
【0003】しかしながら、能動素子の小型化が急速化
する一方で、薄膜キャパシタの小型化は比較的遅れてお
り、この事は特に半導体記憶装置のより一層の高集積化
をはばむ大きな要因となっている。これは、従来用いら
れてきている誘電体材料が、シリコン酸化物(SiO
2 )やシリコン窒化物(Si34 )などのように、誘
電率が高々10以下の材料に限られているからであり、薄
膜キャパシタの小型化のためには誘電率の大きな誘電体
の開発が要求されている。
【0004】ペロブスカイト型酸化物であるSrTiO
3 ,BaTiO3 ,PbTiO3 ,PbZrO3 など
は、単一組成又は相互の固溶体組成で、100 以上で1000
にも及ぶ誘電率を有することが知られており、セラミッ
クコンデンサに広く用いられている。これらの材料の薄
膜化は前述の薄膜キャパシタの小型化にきわめて有効で
あり、かなり以前から研究が行われており、比較的良好
な特性が得られている。
【0005】一方、記憶媒体としては、常誘電体薄膜を
用いた記憶装置(DRAM)や強誘電体薄膜を用いた記
憶装置(強誘電体メモリ、FRAM)の開発が行われて
いる。強誘電体は不揮発性であり、電源を落とした後も
記憶内容が失われず、しかも強誘電体の膜厚が充分薄い
場合には自発分極の反転が早く、DRAM並みに高速の書き
込みおよび読み出しが可能である等の特徴を有してい
る。また1ビットのメモリセルを1つのトランジスタと
1つの強誘電体薄膜キャパシタとで作成することができ
るため、大容量化にも適している。
【0006】ここで、強誘電体メモリに用いる強誘電体
薄膜には、(1)残留分極が大きいこと、(2)抗電圧
が小さいこと、(3)残留分極の温度依存性が小さいこ
と、(4)残留分極の長時間保持が可能である(リテン
ション)等の特徴を有することが求められている。
【0007】現在、誘電体材料としては、主としてジル
コン酸チタン酸鉛(Pb(ZrTi)O3 (以下PZT と
略する。))が用いられている。PZT は、ジルコン酸鉛
とチタン酸鉛の固溶体であるが、ほぼ1:1のモル比で
固溶したものは自発分極が大きく、低い電界でも反転す
ることができ、記憶媒体として優れていると考えられて
いる。また、PZT は、強誘電体相と常誘電体相の転位温
度(キュリー温度)が573Kと比較的高いため、記憶
された内容が熱によって失われる可能性が少ないという
利点を有している。
【0008】しかしながら、PZT は良質な膜を作成する
ことが難しいことが知られている。第一にPZT の主成分
である鉛は773K以上で蒸発しやすく、そのため、組
成の正確な制御が難しい。第二にPZT がペロブスカイト
結晶構造を有した時に初めて強誘電特性が現れるが、こ
のペロブスカイト型結晶構造をもつPZTは得にくく、
パイロクロア型結晶構造の方が容易に形成されるという
問題がある。また、シリコンデバイスに応用した場合に
は、主成分であるPbの拡散および蒸発が比較的低温で起
こり易いなどの点より、微細化には対応出来ないと言わ
れている。
【0009】PZT 以外では、チタン酸バリウム(BaT
iO3 、以下BTO と略記する。)が代表的な強誘電体と
して知られている。BTO はPZT と同じくペロブスカイト
型結晶を持ち、キュリー温度は393Kであることが知
られている。Pbと比べるとBaは蒸発し難いので、BTO の
薄膜作成においては組成の制御が比較的容易である。ま
た、BTO が結晶化した場合には、ペロブスカイト型以外
の結晶構造をとることは殆どない。
【0010】上記したような長所を有するにも関わら
ず、BTO の薄膜キャパシタが強誘電体メモリの記憶媒体
としてさほど検討されていない理由は、PZT と比較して
残留分極が小さく、しかも残留分極の温度依存性が大き
いことが挙げられる。この原因は、BTO のキュリー温度
が低いことにあり、このため強誘電体メモリを作成した
場合、373K以上の高温にさらされた場合に記憶内容
が失われる恐れがあるばかりでなく、通常電子回路が使
用される温度範囲(358K以下)でも残留分極の温度
依存性が大きく、動作が不安定である。したがって、BT
O からなる強誘電体薄膜を利用した薄膜キャパシタは、
強誘電体メモリの記憶媒体としての用途に適さないと考
えられている。
【0011】これに対して、本発明者らは、PtまたはS
rRuO3 (以下SRO と略記する。)を下部電極として
選択し、かつこれより大きな格子定数を持つBax Sr
1-xTiO3 (以下BSTOと略記する。)を誘電体膜とし
て選択し、エピタキシャル成長させることにより、c軸
方向に格子を伸長させ、かつa軸方向に収縮した状態を
保つことができる事を見出した。さらに、この結果キュ
リー温度を高温側にシフトさせ、室温領域で大きな分極
量を示し、かつ358K程度まで温度を上げても充分大
きな残留分極量を保持できる強誘電体膜が得られること
を見出した。
【0012】また、上記したエピタキシャル成長により
c軸方向の格子を伸長させる方法を用いて、 BSTO 膜か
らなる常誘電体薄膜を用いたキャパシタを作成し、常誘
電体薄膜の誘電率が大幅に上昇することも確認した。
【0013】しかしながら、このエピタキシャルBSTO/
PtもしくはBSTO/SRO 膜をSi基板上に直接成長させる
場合には、界面での酸化、混合層の発生などにより、表
面形状の荒れ、結晶性の低下などが起こり、リーク電流
の増大や、ひいてはエピタキシャル成長の阻害を発生さ
せ、著しく特性の劣化を引き起こす。しかも、例えばス
イッチ用トランジスタを形成した半導体基板とペロブス
カイト系強誘電体若しくは常誘電体からなるメモリセル
を組み合わせる場合には、下部電極または誘電体薄膜を
構成するPt、Ru、Sr、Baなどの元素がトランジスタ中を
拡散するとスイッチング動作に悪影響を及ぼす。
【0014】このため、半導体基板との間には、相互拡
散を防ぐバリア層が必要になる。また、前記エピタキシ
ャル効果を得る為には、このバリア層も半導体基板上に
エピタキシャル成長させる必要がある。このバリア層と
して、窒化チタン(以下TiN)、またはTiN とAlN の固
溶体であるTi1-x Alx Nを用いることが考えられ
る。
【0015】TiN はAlなどに対するバリア性が高く、現
在のSiデバイスにおいてもバリアメタルとして利用され
ている。さらに高融点の化合物(3273K 以上)であるた
め、熱的安定性も高い。また、比抵抗が、エピタキシャ
ル膜で18μΩ・cm程度と非常に低いことから、膜厚方
向での電気特性を利用しようとした場合、コンタクト抵
抗が下げられるという利点が考えられる。
【0016】さらに、Alを添加し、Ti1-x Alx Nと
することにより、耐酸化性を付与することが出来る。発
明者らの検討では、酸素雰囲気中での酸化速度の検討で
は、SRO /BSTO膜の成膜温度である873K付近の酸素拡散
の活性化エネルギーが2.7eVから4.2eV まで上昇できる
ことが確認された。TiN では酸化によるTiOx 膜の形
成およびその体積膨張によりバリア層と上部電極との界
面で剥離が発生するが、Ti1-x Alx Nによりかかる
剥離は抑制され、エピタキシャル成長が可能となった。
【0017】
【発明が解決しようとする課題】上述したように、SRO
/BSTO膜の積層構造を有する歪誘起強誘電性を利用した
薄膜誘電体素子は、本来室温では強誘電性を示さないは
ずのBSTO組成領域でも強誘電性が発現し、また、もとも
と室温で強誘電性を示す組成領域ではキュリー温度が上
昇するというような実用上好ましい特性を有している。
また、常誘電体薄膜に適用した場合には常誘電体薄膜の
誘電率が大幅に上昇する。
【0018】しかしながら、半導体メモリの作成に必須
のSi基板上に、前述の様なTiN もしくはTi1-x Alx
Nを用いてSRO/BSTO膜の積層構造を形成しようとした場
合、TiNもしくはTi1-x Alx NとSiとの格子定数差
が大きいため、良好な結晶性の膜が得られず、これが原
因で上部に形成したSRO /BSTO膜の結晶性・表面平滑性
を悪化させ、ひいては誘電特性に悪影響を及ぼすという
欠点があった。
【0019】TiN は、格子定数が0.4235nm、Siの格子定
数が0.5431nmであり、その間のミスフィット量((a−
b)/a、a:TiN の格子定数、b:Siの格子定数)は
28%にもなる。実際のエピタキシャル成長は、Si3格子
に対してTiN 4格子が整合しており、エピタキシャル成
長していることが確認されている。しかしながら、この
場合でもミスフィット量は3.8 %にもなるため、エピタ
キシャルTiN 膜の中には転位・欠陥などが発生し、実験
条件の調整だけでは結晶性向上が望めず、X線回折によ
るロッキングカーブ測定における半価幅(以下FWHMと略
記)が1°以下の良好な結晶性の膜を得ることが出来な
かった。
【0020】さらに、TiN に耐酸化性を付与するために
は、Alを固溶させてTi1-x AlxNとする必要がある
が、Alを固溶させることでさらに結晶性は低下し、エピ
タキシャルTi0.9 Al0.1 N膜ではFWHMが1.5 °以上
になってしまう。この下地膜としてのTi1-x Alx
の結晶性は、上部にPt/SRO /BSTO積層膜を形成した場
合、上部膜の結晶性に大きく影響を及ぼす。
【0021】例えば、STO 基板上にSRO /BSTO膜を形成
した場合、SRO とBSTOのFWHMはそれぞれ0.1 °,0.3 °
程度であるが、Ti1-x Alx Nをバッファ層として用
いた場合には、それぞれ1.2 °,1.4 °以上の膜しか得
られていない。この結晶性の悪化は、主にミスフィット
による亜粒界の形成、転位密度の増大、平坦性の悪化な
どによるものであり、この結果、界面の実効的なバリア
ハイトを下げることによるリーク電流の増大、およびBS
TOの格子緩和による残留分極量の低下、飽和特性の悪化
などをもたらすという問題点があった。
【0022】本発明は、格子歪により強誘電性を発現さ
せた強誘電体薄膜、強誘電性を強化した強誘電体薄膜、
あるいは格子歪により誘電率を上昇させた常誘電体薄膜
を用いた薄膜キャパシタに予想される上記問題点を克服
するためになされたものであり、実用上必須のSi基板な
どの上に作成した場合においても、室温において十分な
残留分極を得ることができ、またリーク電流が小さい薄
膜キャパシタを提供することを目的としている。
【0023】
【課題を解決するための手段】前述した問題を解決する
ために、本発明は、基板上に積層されたバリア層と、下
部電極と、ペロブスカイト型酸化物からなる誘電体薄膜
と、上部電極とを具備する薄膜キャパシタであって、前
記バリア層の格子定数aと当該バリア層の下地層の格子
定数bとが、 |(4a-3b) /4a| ≦ 0.02 なる関係を満たすことを特徴とする薄膜キャパシタを提
供する。
【0024】この本発明において、前記バリア層が、V
1-xx NもしくはCr1-xx N(MはSi、Al、
Ti、Zr、Nbからなる群より選ばれる少なくとも1
種類の元素である。)ことが好ましい。
【0025】また、本発明は、基板上に形成されたV
1-xx NもしくはCr1-xx N(MはSi、Al、
Ti、Zr、Nbからなる群より選ばれる少なくとも1
種類の元素である。)からなるバリア層と、このバリア
層上に形成された下部電極と、この下部電極上に形成さ
れたペロブスカイト型酸化物からなる誘電体薄膜と、こ
の誘電体薄膜上に形成された上部電極とを具備すること
を特徴とする薄膜キャパシタを提供する。以上述べた本
発明において、以下の態様が好ましい。
【0026】(1)前記Mの含有量xは0.01以上
0.50以下、好ましくは0.01以上0.30以下、
さらに好ましくは0.01以上0.10以下であるこ
と。 (2)前記下地層はシリコンからなること。
【0027】(3)前記上部電極及び下部電極の少なく
とも一方は、立方晶結晶の(100)面か、又は正方晶
結晶若しくは層状ペロブスカイト結晶の(001)面で
構成されていること。
【0028】(4)前記上部電極及び下部電極の少なく
とも一方は、導電性ペロブスカイト型酸化物、又は白
金、金、パラジウム、イリジウム、ロジウム、レニウ
ム、ルテニウム、これらの合金、若しくはこれらの酸化
物からなること。
【0029】(5)前記誘電体薄膜は、立方晶ペロブス
カイト結晶の(100)面か、又は正方晶若しくは層状
ペロブスカイト結晶の(001)面で構成されているこ
と。 (6)前記誘電体薄膜は、一般式ABO3 (AはBa、
Sr、Caからなる群より選ばれる少なくとも1種、B
はTi、Zr、Hf、Sn、(Mg1/3 Nb2/3 )、
(Mg1/3 Ta2/3 )、(Zn1/3 Nb2/3 )、(Zn
1/3 Ta2/3 )、(Mg1/2 Te1/2 )、(Co1/2
1/2 )、(Mg1/21/2 )、(Mn1/21/2 )、
(Sc1/2 Nb1/2 )、(Mn1/2 Nb1/2 )、(Sc
1/2 Ta1/2)、(Fe1/2 Nb1/2 )、(In1/2
1/2 )、(Fe1/2 Ta1/2 )、(Cd1/3 Nb
2/3 )、(Co1/3 Nb2/3 )、(Ni1/3 Nb
2/3 )、(Co1/3 Ta2/3 )、(Ni1/3 Ta2/3
からなる群より選ばれる少なくとも1種である。)で表
されるペロブスカイト型結晶からなること。 (7)前記誘電体薄膜をDRAM又はFRAMに用いる
こと。
【0030】
【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。本発明者らは、残留分極量、リーク電
流などに及ぼす下地バリアメタル層とSiとの格子整合量
の影響に関して、詳細な検討を行った。その結果、Si上
のバリア層として窒化バナジウム(以下VNと略記す
る。)又は窒化クロム(以下CrN と略記する。)にそれ
ぞれAlを添加したV1-x Alx NもしくはCr1-x Al
x Nを用い、この上に例えばSRO /BSTOからなる強誘電
体薄膜を形成することで、Si基板を利用しても大きな残
留分極量が得られ、かつリーク電流を減少させることが
できることを見出した。
【0031】VNおよびCrN は、TiN と同様のB1 岩塩型
構造(NaCl型)をとる。TiN は前述の通り、Siと3:4
の格子整合関係でエピタキシャル成長することが確認さ
れているが、その場合でも格子ミスマッチは3.8 %であ
り依然として大きい。これに対して、VN、CrNをや
はり3:4の格子整合関係でエピタキシャル成長させた
場合、VNでは1.3 %、CrNでは1.6%とミスマッチが
小さいために、エピタキシャル成長させた場合の結晶性
の悪化、主にミスフィットによる亜粒界の形成、転位密
度の増大、平坦性の悪化などを抑制することができる。
この結果、界面の実効的なバリアハイトを下げることに
よるリーク電流の増大、およびBSTOの格子緩和による残
留分極量の低下、飽和特性の悪化などを抑制することが
可能となる。また、実際に用いる場合は、さらに上部キ
ャパシタ成膜時の酸化を抑制するために、特定の元素を
混合させて固溶体とすることにより、耐酸化性を付与す
ることが望ましい。
【0032】VN、CrN の他にB1型構造が安定な窒化
物として、 3A族:ScN、YN、 4A族:ZrN、HfN、TiN、 5A族:NbN、TaN、 ランタノイド:LaN、CeN、PrN、NdN、Sm
N、EuN、GdN、TbN、DyN、HoN、Er
N、TmN、YbN、LuN、 アクチノイド:ThN、UN、PuN などが挙げられる。
【0033】これらは何れも配位数が6であり、VN、Cr
N と固溶体を形成しやすい。また、特別な例として、ウ
ルツ鉱型構造をとる窒化アルミニウム(AlN)、Si3
4とも固溶体を形成することが知られている。
【0034】これらの化合物の中で、特にAlN、NbN 、
TiN、ZrN、Si34 との固溶体とすることが特に望
ましい。その理由は、これらの酸化物の生成自由エネル
ギーが、VN、CrN と同等またはそれ以下であることによ
る。このため、下部電極および誘電体酸化膜を形成する
際に耐酸化性を付与することが可能となり、膜剥がれや
エピタキシャル成長の阻害を抑制することが可能とな
る。
【0035】本発明は、かかる知見に基づいてなされた
ものであり、基板上に積層されたバリア層と、下部電極
と、ペロブスカイト型酸化物からなる誘電体薄膜と、上
部電極とを具備する薄膜キャパシタであって、前記バリ
ア層の格子定数aと当該バリア層の下地層の格子定数b
とが、|(4a-3b) /4a| ≦ 0.02なる関係を満たすこ
とを特徴とする薄膜キャパシタである。特に、Al、Si、
Nb、Ti、Zrの中から選ばれた少なくとも一種の元素を、
モル比で1〜50%の範囲で固溶させたエピタキシャルVN
またはCrN からなるバリア層を設けることを特徴とする
薄膜キャパシタである。
【0036】VN、CrN に対する元素固溶量をモル比で1
〜50%の範囲に限定した理由は、1%未満では耐酸化性
を付与するのに充分でなく、一方50%よりも大きい場合
は結晶が不安定になって結晶性が悪化したり、イオン半
径が大きい為に界面でのミスフィットが大きくなること
により結晶性が悪化するためである。さらに、Alを50%
よりも大きい固溶量で固溶させる場合は、導電性が悪化
してコンタクト抵抗の上昇がおきるおそれがあるためで
ある。より好ましい範囲は1〜30%、さらに好ましくは
1〜10%である。
【0037】また、本発明で用いることができるペロブ
スカイト型結晶構造を有する誘電体材料としては、チタ
ン酸バリウム(BaTiO3 )、チタン酸ストロンチウ
ム(SrTiO3 )、チタン酸カルシウム(CaTiO
3 )、スズ酸バリウム(BaSnO3 )、ジルコニウム
酸バリウム(BaZrO3 )等の単純ペロブスカイト型
酸化物、チタン酸バリウムストロンチウム(Bax Sr
1-x TiO3 )、マグネシウム酸ニオブ酸バリウム(B
a(Mg1/3 Nb2/3 )O3 )、マグネシウム酸タンタ
ル酸バリウム(Ba(Mg1/3 Ta2/3 )O3 )等の複
合ペロブスカイト型酸化物や、これらの中から複数の酸
化物を同時に固溶させた系等が例示され、さらに化学量
論比からの多少のずれが許容されることはいうまでもな
い。
【0038】このような誘電体材料からなる誘電体膜を
導電性基板(下部電極等)の上にエピタキシャル成長さ
せる際の成長方位としては、誘電体膜および導電性基板
の正方晶系の(001) 面あるいは立方晶系の(100) 面が互
いに平行となるように成長させることが好ましい。誘電
体膜の成膜方法としては、反応性蒸着、rfスパッタリ
ング、レーザーアブレーション、MOCVD等が挙げら
れるが、特にスパッタリングが好ましい。
【0039】また誘電体の膜厚は、強誘電体メモリに使
用された時に充分な残留分極量あるいは実効誘電率を得
るという観点から10nm以上であることが好ましく、実用
上は10nm以上100nm 以下の範囲内であることが望まれ
る。
【0040】窒化物バリア層膜厚は、拡散防止の効果が
挙げられる範囲で薄い方が良く、好ましくは10nm〜50nm
程度である。下部電極としては、誘電体膜をエピタキシ
ャル成長させるのに適当な格子定数をもつものが必要で
あり、例えばPt等の金属や、ルテニウム酸ストロンチ
ウム(SrRuO3 )等の導電性ペロブスカイトなどが
挙げられる。これらは必要に応じて元素を添加すること
も可能であり、Pt-Rh 、Pt-Ru 等の合金や、Bax Sr
1-x RuO3 、Srx Ca1-x RuO3 などの導電性ペ
ロブスカイトを用いることも可能である。
【0041】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。 (実施例1、比較例1)図1は本発明の薄膜キャパシタ
の構造を示す断面図である。この図に示すように、基板
1上にバリア層2、酸化防止層3 、下部電極4、誘電体
層5、上部電極6が順次積層されている。この例では上
部電極6がパターニングされ、上部電極6の個々の電極
が対応する領域が個々のキャパシタとなる。
【0042】次に、図1に示す本発明による薄膜キャパ
シタの製造方法を述べる。まず、Si(100 )基板の表面
を1vol%弗化水素酸溶液により3分間エッチング処理
し、超純水にて30分間リンスオフした。この結果得られ
るSi(100 )基板を本実施例における基板1とした。
【0043】次に、この上にV1-x Alx N膜2を、基
板温度650 ℃において同組成のターゲット(2inch径、
5mm 厚)を用いたDCマグネトロンスパッタにより成膜し
た。この時、膜厚は50nmとし、スパッタ雰囲気は、アル
ゴンと窒素の混合ガスを用いた。この膜を真空チャンバ
ー内のRHEED により観察したところ、ストリーク状のエ
ピタキシャル膜回折パターンを示し、平坦なエピタキシ
ャル膜が形成されていることが確認された。さらに、オ
ージェ電子分光およびイオン散乱分光測定により、化学
量論組成であることを確認した。
【0044】この後、V0.7 Al0.3 N膜の上に、Ptを
基板温度500 ℃でDCマグネトロンスパッタにより形成
し、酸化防止層3とした。この時、Ptの厚さは約10nmと
した。かかる酸化防止層3は、V1-x Alx N膜2が十
分な酸化防止能力を持っているので、必ずしも必要ない
が、より確実に酸化を防止するためには設けておくほう
が好ましい。
【0045】さらに、上部に下部電極4としてSrRu
3 膜を、基板温度500 ℃におけるRFマグネトロンスパ
ッタにより40nm形成した。この時、スパッタガスはアル
ゴン100 %で行った。このSrRuO3 膜上に、成膜温
度600 ℃におけるRFマグネトロンスパッタにより上記
誘電体膜5としてBa0.6 Sr0.4 TiO3 を30nm形成
し、さらに上部電極6として膜厚50nmのPt膜をRFスパッ
タにより作成し、リフトオフ法により100 μm ×100 μ
m のパッド形状に加工した。
【0046】この薄膜における下地バリア層2の酸化状
態を検討するため、Arイオンによるエッチング機構を備
えたオージェ電子分光器を用いて深さ方向の組成分析を
行ったところ、X=0の場合、すなわちVN膜を用いた
場合はVN膜の酸化が見られたが、x=1〜50%の範囲で
はV1-x Alx N中の酸素原子濃度がオージェ電子の検
出限界以下であり、酸化は見られなかった。また、この
膜のX線φ-scan を行った所、V1-x Alx N(202
)、Pt(202 )、SrRuO3 (201 )、Ba0.6
0.4 TiO3 (301 )面全てが同じ位置に4本のピー
クを持ち、全てが面内に垂直な〈001 〉軸に沿ってエピ
タキシャル成長していることが確認された。
【0047】表1に、この実施例1によるV1-x Alx
N膜をバリア層とした場合の、V1-x Alx N膜2(00
2 )および誘電体薄膜5(003 )のロッキングカーブ半
値幅、X線回折の(003 )回折角から求めた誘電体薄膜
5の格子定数(c軸方向)、1MV/cmの電界を印可
した時のリーク電流値、及び500Hz の3角波を印加して
測定した強誘電体ヒステリシスから求めた残留分極量を
示す。
【0048】また、比較例1として従来のエピタキシャ
ル膜をバリア層として用いたものを挙げる。ここでは、
Ti1-x Alx Nを使用した以外は実施例1と同様にし
て作成した薄膜キャパシタを用いた。Ti1-x Alx
および誘電体薄膜のロッキングカーブ半値幅、誘電体薄
膜の格子定数(c軸方向)、リーク電流値、及び残留分
極量を測定した。その結果を表1に併せて示す。
【0049】
【表1】
【0050】 表1から明らかなように、Si上のバリア層としてV1-x
Alx Nを用いることにより、Ti1-x Alx Nと比較
して、その上にエピタキシャル成長させたBSTOのc軸長
の緩和が抑制されるとともに、残留分極量の低下をも抑
制することが可能となっていることがわかる。さらに、
リーク電流値も大幅に低減していることもわかる。
【0051】また、VNに対するAl元素固溶量(モル
比)は1〜50%の範囲が好ましく、この範囲ではロッキ
ングカーブ半値幅、誘電体薄膜の格子定数(c軸方
向)、リーク電流値、及び残留分極量において特に良好
な結果が得られた。より好ましい範囲は1〜30%、さら
に好ましくは1〜10%であった。
【0052】なお、実施例1において、Alを60%添
加したV1-x Alx NではAlNとVNが分離して析出
する場合があり、膜質の劣化が認められた。また、比較
例1においても、Alを60%添加したTi1-x Alx
NではAlNとTiNが分離して析出する場合があっ
た。
【0053】(実施例2、比較例2)本実施例では、 V
N に対して様々な元素を添加して、実施例1と同様にし
てロッキングカーブ半値幅、誘電体薄膜の格子定数(c
軸方向)、リーク電流値、及び残留分極量を調べた。添
加元素としてはAl、Si、Zr、Ti、Nbを用いた。ここで
は、V0.70.3 N(MはAl、Si、Zr、Ti、Nb)で表さ
れるバリア層を形成した。このバリア層以外は、実施例
1とほぼ同様の薄膜キャパシタをSi基板上に作成した。
また、比較例2(参照例)として、元素を添加しないVN
を用いた薄膜キャパシタをSi基板上に作成した。その結
果を表2に併せて示す。
【0054】
【表2】
【0055】この表に示されるように、元素を添加した
V N を用いた薄膜キャパシタは、ロッキングカーブ半値
幅、誘電体薄膜の格子定数(c軸方向)、リーク電流
値、及び残留分極量において良好な結果が得られた。こ
れは、バリア層の酸化が抑制されたためである。また、
元素を添加しないV N をバリア層として用いた薄膜キャ
パシタの場合は、V N 表面の酸化による膜剥がれのため
に、上部誘電体層がエピタキシャル成長せず、十分な測
定ができなかった。
【0056】(実施例3、比較例3)バリア層以外は、
実施例1とほぼ同様の薄膜キャパシタをSi基板上に作成
した。バリア層2としては、Cr1-x Alx N膜を使用
した。Cr1-x Alx N膜の成膜工程以外の薄膜キャパ
シタ工程は実施例1とほぼ同様である。Cr1-x Alx
N膜は、基板温度650 ℃において同組成のターゲット
(2inch径、5mm 厚)を用いたDCマグネトロンスパッタ
により成膜した。この時、膜厚は50nmとし、スパッタ雰
囲気は、アルゴンと窒素の混合ガスを用いた。この膜を
真空チャンバー内のRHEED により観察したところ、スト
リーク状のエピタキシャル膜回折パターンを示し、平坦
なエピタキシャル膜が形成されていることが確認され
た。さらに、オージェ電子分光およびイオン散乱分光測
定により、化学量論組成であることを確認した。
【0057】表3に、この実施例3によるCr1-x Al
x N膜をバリア層とした場合の、Cr1-x Alx N膜
(002 )および誘電体薄膜(003 )のロッキングカーブ
半値幅、X線回折の(003 )回折角から求めた誘電体薄
膜の格子定数(c軸方向)、1MV/cmの電界を印可
した時のリーク電流値、及び500Hz の3角波を印加して
測定した強誘電体ヒステリシスから求めた残留分極量を
示す。
【0058】また、比較例3として従来のエピタキシャ
ル膜をバリア層として用いたものを挙げる。ここでは、
Ti1-x Alx Nを使用した以外は実施例1と同様にし
て作成した薄膜キャパシタを用いた。Ti1-x Alx
および誘電体薄膜のロッキングカーブ半値幅、誘電体薄
膜の格子定数(c軸方向)、リーク電流値、及び残留分
極量を測定した。その結果を表3に併せて示す。
【0059】
【表3】
【0060】表3から明らかなように、Si上のバリア層
としてCr1-x Alx Nを用いることにより、Ti1-x
Alx Nと比較して、その上にエピタキシャル成長させ
たBSTOのc軸長の緩和が抑制されるとともに、残留分極
量の低下をも抑制することが可能となっていることがわ
かる。さらに、リーク電流値も大幅に低減していること
もわかる。
【0061】また、CrN に対するAl元素固溶量(モル
比)は1〜50%の範囲が好ましく、この範囲ではロッキ
ングカーブ半値幅、誘電体薄膜の格子定数(c軸方
向)、リーク電流値、及び残留分極量において特に良好
な結果が得られた。より好ましい範囲は1〜30%、さら
に好ましくは1〜10%であった。
【0062】なお、実施例3において、Alを60%添
加したCr1-x Alx NではAlNとCrNが分離して
析出する場合があり、膜質の劣化が認められた。また、
比較例3においても、Alを60%添加したTi1-x
x NではAlNとTiNが分離して析出する場合があ
った。
【0063】(実施例4、比較例4)本実施例では、 C
rNに対して様々な元素を添加して、実施例3と同様にし
てロッキングカーブ半値幅、誘電体薄膜の格子定数(c
軸方向)、リーク電流値、及び残留分極量を調べた。添
加元素としてはAl、Si、Zr、Ti、Nbを用いた。ここで
は、Cr0.70.3 N(MはAl、Si、Zr、Ti、Nb)で表
されるバリア層を形成した。このバリア層以外は、実施
例1とほぼ同様の薄膜キャパシタをSi基板上に作成し
た。また、比較例2(参照例)として、元素を添加しな
いCrN を用いた薄膜キャパシタをSi基板上に作成した。
その結果を表2に併せて示す。
【0064】
【表4】
【0065】この表に示されるように、元素を添加した
CrN を用いた薄膜キャパシタは、ロッキングカーブ半値
幅、誘電体薄膜の格子定数(c軸方向)、リーク電流
値、及び残留分極量において良好な結果が得られた。こ
れは、バリア層の酸化が抑制されたためである。また、
元素を添加しないCrN をバリア層として用いた薄膜キャ
パシタの場合は、 CrN表面の酸化による膜剥がれのため
に、上部誘電体層がエピタキシャル成長せず、十分な測
定ができなかった。
【0066】なお、本発明は上記実施例に限定されな
い。誘電体材料、電極材料、及び下地材料も上記実施例
に限定されない。例えば、シリコン基板の代わりにシリ
コンゲルマニウムを用いた基板や、ガリウム砒素等から
なる化合物半導体基板等を用いることも可能である。ま
た、SOI基板を用いることも可能である。また、基板
に形成する半導体記憶装置はDRAM、FRAMいずれ
でもよい。さらにまた、MMIC等に用いられるキャパシタ
に適用することも可能である。要は、本発明の格子定数
の条件を満たす範囲で適宜材料や適用デバイス等を選択
することが可能である。その他、本発明の趣旨を逸脱し
ない範囲で種々変形して実施可能である。
【0067】
【発明の効果】以上説明したように、本発明の薄膜キャ
パシタによれば、誘電体薄膜のリーク電流の増大および
誘電体薄膜の格子緩和による残留分極量の低下、飽和特
性の悪化などを抑制することが可能となる。これによっ
て、例えば常誘電体薄膜や強誘電体薄膜を使用した実用
性の高い半導体記憶装置を実現することが可能となり、
本発明の工業的価値は極めて高い。
【図面の簡単な説明】
【図1】 本発明の一実施例による薄膜キャパシタの構
造を示す断面図。
【符号の説明】
1…Si基板 2…バリア層 3…酸化防止層 4…下部電極 5…誘電体薄膜 6…上部電極

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基板上に積層されたバリア層と、下部電
    極と、ペロブスカイト型酸化物からなる誘電体薄膜と、
    上部電極とを具備する薄膜キャパシタであって、前記バ
    リア層の格子定数aと当該バリア層の下地層の格子定数
    bとが、 |(4a-3b) /4a| ≦ 0.02 なる関係を満たすことを特徴とする薄膜キャパシタ。
  2. 【請求項2】 前記バリア層が、V1-xx Nもしくは
    Cr1-xx N(MはSi、Al、Ti、Zr、Nbか
    らなる群より選ばれる少なくとも1種類の元素であ
    る。)ことを特徴とする請求項1記載の薄膜キャパシ
    タ。
  3. 【請求項3】 基板上に形成されたV1-xx Nもしく
    はCr1-xx N(MはSi、Al、Ti、Zr、Nb
    からなる群より選ばれる少なくとも1種類の元素であ
    る。)からなるバリア層と、このバリア層上に形成され
    た下部電極と、この下部電極上に形成されたペロブスカ
    イト型酸化物からなる誘電体薄膜と、この誘電体薄膜上
    に形成された上部電極とを具備することを特徴とする薄
    膜キャパシタ。
  4. 【請求項4】 前記Mの含有量xは0.01以上0.5
    0以下であることを特徴とする請求項2又は3記載の薄
    膜キャパシタ。
  5. 【請求項5】 前記Mの含有量xは0.01以上0.3
    0以下であることを特徴とする請求項2又は3記載の薄
    膜キャパシタ。
  6. 【請求項6】 前記Mの含有量xは0.01以上0.1
    0以下であることを特徴とする請求項2又は3記載の薄
    膜キャパシタ。
  7. 【請求項7】 前記下地層はシリコンからなることを特
    徴とする請求項1乃至6記載の薄膜キャパシタ。
  8. 【請求項8】 前記上部電極及び下部電極の少なくとも
    一方は、立方晶結晶の(100)面か、又は正方晶結晶
    若しくは層状ペロブスカイト結晶の(001)面で構成
    されていることを特徴とする請求項1乃至7記載の薄膜
    キャパシタ。
  9. 【請求項9】 前記上部電極及び下部電極の少なくとも
    一方は、導電性ペロブスカイト型酸化物、又は白金、
    金、パラジウム、イリジウム、ロジウム、レニウム、ル
    テニウム、これらの合金、若しくはこれらの酸化物から
    なることを特徴とする請求項1乃至8記載の薄膜キャパ
    シタ。
  10. 【請求項10】 前記誘電体薄膜は、立方晶ペロブスカ
    イト結晶の(100)面か、又は正方晶若しくは層状ペ
    ロブスカイト結晶の(001)面で構成されていること
    を特徴とする請求項1乃至9記載の薄膜キャパシタ。
  11. 【請求項11】 前記誘電体薄膜は、一般式ABO3
    (AはBa、Sr、Caからなる群より選ばれる少なく
    とも1種、BはTi、Zr、Hf、Sn、(Mg1/3
    2/3 )、(Mg1/3 Ta2/3 )、(Zn1/3 Nb
    2/3 )、(Zn1/3 Ta2/3 )、(Mg1/2 Te
    1/2 )、(Co1/21/2 )、(Mg1/21/2 )、
    (Mn1/21/2 )、(Sc1/2 Nb1/2 )、(Mn
    1/2 Nb1/2 )、(Sc1/2Ta1/2 )、(Fe1/2
    1/2 )、(In1/2 Nb1/2 )、(Fe1/2 Ta
    1/2 )、(Cd1/3 Nb2/3 )、(Co1/3 Nb
    2/3 )、(Ni1/3 Nb2/3 )、(Co1/3 Ta
    2/3 )、(Ni1/3 Ta2/3 )からなる群より選ばれる
    少なくとも1種である。)で表されるペロブスカイト型
    結晶からなることを特徴とする請求項1乃至10記載の
    薄膜キャパシタ。
JP10078937A 1998-03-26 1998-03-26 薄膜キャパシタ Pending JPH11274419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10078937A JPH11274419A (ja) 1998-03-26 1998-03-26 薄膜キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10078937A JPH11274419A (ja) 1998-03-26 1998-03-26 薄膜キャパシタ

Publications (1)

Publication Number Publication Date
JPH11274419A true JPH11274419A (ja) 1999-10-08

Family

ID=13675806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10078937A Pending JPH11274419A (ja) 1998-03-26 1998-03-26 薄膜キャパシタ

Country Status (1)

Country Link
JP (1) JPH11274419A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6943485B2 (en) 2002-02-19 2005-09-13 Seiko Epson Corporation Piezoelectric actuator, liquid jetting head and liquid jetting device using the same
JP2009536791A (ja) * 2006-05-10 2009-10-15 マイクロン テクノロジー, インク. マイクロ電子工学装置のための電子部品、およびその製造方法
JP2011146623A (ja) * 2010-01-18 2011-07-28 Hitachi Cable Ltd 圧電薄膜素子及び圧電薄膜デバイス
JP2013004707A (ja) * 2011-06-16 2013-01-07 Hitachi Cable Ltd 圧電膜素子及び圧電膜デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US6943485B2 (en) 2002-02-19 2005-09-13 Seiko Epson Corporation Piezoelectric actuator, liquid jetting head and liquid jetting device using the same
JP2009536791A (ja) * 2006-05-10 2009-10-15 マイクロン テクノロジー, インク. マイクロ電子工学装置のための電子部品、およびその製造方法
JP2011146623A (ja) * 2010-01-18 2011-07-28 Hitachi Cable Ltd 圧電薄膜素子及び圧電薄膜デバイス
JP2013004707A (ja) * 2011-06-16 2013-01-07 Hitachi Cable Ltd 圧電膜素子及び圧電膜デバイス

Similar Documents

Publication Publication Date Title
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
KR100296236B1 (ko) 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물
JP4734823B2 (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
KR100228038B1 (ko) 박막캐패시터
EP0732422B1 (en) Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate
US20010015448A1 (en) Ferroelectric capacitor and semiconductor device
JPH10270654A (ja) 半導体記憶装置
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP4401300B2 (ja) (001)配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP3474352B2 (ja) 薄膜キャパシタ及び半導体装置
JP2002353421A (ja) 強誘電体メモリ素子及びそれを備えた電子機器
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP3595098B2 (ja) 薄膜キャパシタ
JPH11261028A (ja) 薄膜キャパシタ
JP2003158309A (ja) 圧電振動素子、容量素子、及び記憶装置
JPH11274419A (ja) 薄膜キャパシタ
JPH11233732A (ja) 薄膜キャパシタ
JPH1187634A (ja) 薄膜キャパシタ
JP3480767B2 (ja) 薄膜キャパシタ
JP4513193B2 (ja) 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法
JPH1093029A (ja) 薄膜誘電体素子
JP4126093B2 (ja) 薄膜電子部品
JP2001102544A (ja) 薄膜キャパシタおよびその製造方法
JP2002076294A (ja) 薄膜キャパシタ及び半導体記憶装置