JP2002319552A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2002319552A JP2002319552A JP2001125277A JP2001125277A JP2002319552A JP 2002319552 A JP2002319552 A JP 2002319552A JP 2001125277 A JP2001125277 A JP 2001125277A JP 2001125277 A JP2001125277 A JP 2001125277A JP 2002319552 A JP2002319552 A JP 2002319552A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- heat treatment
- semiconductor device
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体装置および
その製造方法に係るものであり、特に安定した低抵抗の
シリサイド配線を有した半導体装置およびそのシリサイ
ド形成に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a stable and low-resistance silicide wiring and its silicide formation.
【０００２】[0002]
【従来の技術】ＬＳＩの高集積化の要求に応じ半導体装
置の微細化が進むなか、半導体基板上に形成されるトラ
ンジスタのゲート配線幅も縮小されてきている。トラン
ジスタのゲート電極および基板の不純物拡散層のシート
抵抗値を低減することを目的として、自己整合的に金属
シリサイド膜を、特にコバルトシリサイドＣｏＳｉ２膜
を形成する技術が用いられてきた。しかしこのコバルト
シリサイドＣｏＳｉ２はその後の半導体装置製造プロセ
ス中の諸高温熱処理に影響されて凝集し、前記ゲート電
極上および不純物拡散層上で前記金属シリサイドの存在
しない部分が発生することにより、所望のシート抵抗値
が得られないという問題が顕著になりつつある。特に１
００ｎｍ世代のＬＳＩにおける細線部では、このような
シート抵抗値の上昇が問題である。以下このような問題
を生じる従来の半導体装置の製造方法を図６〜図１０に
よって説明する。2. Description of the Related Art As semiconductor devices have been miniaturized in response to demands for higher integration of LSIs, the width of gate wiring of transistors formed on a semiconductor substrate has been reduced. In order to reduce the sheet resistance of the gate electrode of the transistor and the impurity diffusion layer of the substrate, a technique of forming a metal silicide film, particularly a cobalt silicide CoSi2 film, in a self-aligned manner has been used. However, the cobalt silicide CoSi2 is affected by various high-temperature heat treatments during the subsequent semiconductor device manufacturing process and aggregates, and a portion where the metal silicide does not exist is generated on the gate electrode and the impurity diffusion layer. The problem that a resistance value cannot be obtained is becoming noticeable. Especially 1
Such a rise in sheet resistance is a problem in the thin line portion of the LSI of the 00 nm generation. Hereinafter, a conventional method of manufacturing a semiconductor device which causes such a problem will be described with reference to FIGS.
【０００３】まず図６において、周知のように半導体基
板１０１上に写真製版およびエッチングの組み合わせに
より例えば２００〜４００ｎｍのトレンチを形成し、熱
酸化およびＣＶＤによりシリコン酸化膜を埋め込み、Ｃ
ＭＰにより平坦化することでシャロートレンチアイソレ
ーション絶縁膜１０２を形成する。次に図７において、
熱酸化またはＣＶＤにより例えばシリコン酸化膜、シリ
コン窒化膜や金属酸化膜よりなるゲート絶縁膜１０３を
形成する。次に例えば多結晶シリコン膜やアモルファス
シリコン膜よりなる導電性膜を成膜し、写真製版および
エッチングによりゲート電極１０４を形成する。次に図
８において、イオン注入により例えばＡｓまたはＢを１
Ｅ１３〜１Ｅ１４／ｃｍ２注入し、第１の不純物拡散層
１０５を形成する。次にＣＶＤにより例えばシリコン酸
化膜やシリコン窒化膜またはこれらの積層膜を膜厚５０
〜１００ｎｍで形成後エッチングによりサイドウォール
１０６を形成する。その後再びイオン注入により例えば
ＡｓまたはＢを１Ｅ１５〜１Ｅ１６／ｃｍ２注入し、第
２の不純物拡散層１０７を形成する。次に図９に示すよ
うに弗化水素酸、フッ素を含むガスプラズマ、スパッタ
エッチ等によりシリコン表面の自然酸化膜を除去後、ス
パッタまたはＣＶＤにより例えばコバルト、ニッケル、
チタン等の金属膜１０８とチタン窒化物との積層膜をそ
れぞれ５〜１５ｎｍおよび１０〜２０ｎｍの膜厚で形成
する。次に図１０に示すように窒素またはアルゴン等の
不活性ガス雰囲気または真空中で４００〜５００℃、３
０秒〜１２０秒の熱処理を施し、シリコンと接する領域
に例えばＣｏＳｉ、Ｃｏ２Ｓｉの金属シリサイド１０９
ａを形成し、その後薬液例えば硫酸と過酸化水素水の混
合液により未反応の金属膜およびチタン窒化膜を除去し
金属シリサイドのみを選択的に残置する。次に窒素また
はアルゴン等の不活性ガス雰囲気または真空中でさらな
る高温の熱処理例えば６５０〜８５０℃を施し、前記金
属シリサイド１０９ａを相変化させて低抵抗な金属シリ
サイド例えばＣｏＳｉ２の１０９ｂを形成する。First, as shown in FIG. 6, a trench having a thickness of, for example, 200 to 400 nm is formed on a semiconductor substrate 101 by a combination of photolithography and etching, and a silicon oxide film is buried by thermal oxidation and CVD.
The shallow trench isolation insulating film 102 is formed by flattening by MP. Next, in FIG.
A gate insulating film 103 made of, for example, a silicon oxide film, a silicon nitride film, or a metal oxide film is formed by thermal oxidation or CVD. Next, a conductive film made of, for example, a polycrystalline silicon film or an amorphous silicon film is formed, and the gate electrode 104 is formed by photolithography and etching. Next, in FIG. 8, for example, As or B is set to 1 by ion implantation.
E13-1E14 / cm 2 is implanted to form the first impurity diffusion layer 105. Next, for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed to a thickness of 50 by CVD.
After the formation at a thickness of about 100 nm, a sidewall 106 is formed by etching. Thereafter, for example, As or B is implanted again by ion implantation at 1E15 to 1E16 / cm 2 to form the second impurity diffusion layer 107. Next, as shown in FIG. 9, after removing the natural oxide film on the silicon surface by hydrofluoric acid, gas plasma containing fluorine, sputter etching, etc., for example, cobalt, nickel,
A stacked film of a metal film 108 such as titanium and a titanium nitride is formed with a thickness of 5 to 15 nm and 10 to 20 nm, respectively. Next, as shown in FIG. 10, in an atmosphere of an inert gas such as nitrogen or argon or in a vacuum at 400 to 500.degree.
A heat treatment of 0 to 120 seconds is performed, and a metal silicide 109 of, for example, CoSi or Co2Si is formed in a region in contact with silicon.
Then, unreacted metal film and titanium nitride film are removed by a chemical solution, for example, a mixed solution of sulfuric acid and hydrogen peroxide solution, and only the metal silicide is selectively left. Next, a further high-temperature heat treatment, for example, 650 to 850 ° C. is performed in an inert gas atmosphere such as nitrogen or argon or in a vacuum to change the phase of the metal silicide 109 a to form a low-resistance metal silicide, for example, CoSi 2 109 b.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、以上に
述べたようなプロセスを経て製造された半導体装置は、
細線部のゲート電極とくにメモリとロジック回路とが共
存するデバイスのように、ゲート電極形成後のその後の
製造プロセスにおいて高温度の熱処理を施すデバイスの
ゲート電極では、シリサイド形成後の高温熱処理により
抵抗値の上昇が顕著となり、トランジスタの動作不良を
もたらし、製品歩留りを低下させてコストの増大をもた
らしている。これは約８００℃を超える高温熱処理によ
りゲート電極上のシリサイドが凝集することによるもの
である。つまりゲート配線の低抵抗化に伴う半導体装置
の高性能化を目的に低い抵抗率を有する金属シリサイド
をゲート電極上に全面にわたって形成しているがその後
の高温熱処理によって凝集して部分的にシリサイドが欠
乏し、いわゆるシリサイドの断線部が散在することによ
って所望の低抵抗値を得ることができないという問題点
があった。However, the semiconductor device manufactured through the above-described process is
In a gate electrode of a device that is subjected to a high-temperature heat treatment in a subsequent manufacturing process after the formation of the gate electrode, such as a device in which a memory electrode and a logic circuit coexist, the resistance value of the gate electrode in the thin line portion is increased by a high-temperature heat treatment after the silicide is formed. Is remarkable, causing a malfunction of the transistor, lowering the product yield and increasing the cost. This is because the silicide on the gate electrode is aggregated by the high-temperature heat treatment exceeding about 800 ° C. In other words, metal silicide having a low resistivity is formed over the entire surface of the gate electrode for the purpose of improving the performance of the semiconductor device accompanying the reduction in the resistance of the gate wiring. There is a problem that a desired low resistance value cannot be obtained due to deficiency, that is, so-called broken portions of silicide are scattered.
【０００５】この発明はこのような問題点を解決しよう
とするためになされたものであり、シリサイド形成後に
付加される高温熱処理によってもシリサイドが凝集せ
ず、安定した所望の低抵抗のシート抵抗値を有する半導
体装置の提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and silicide does not aggregate even by a high-temperature heat treatment applied after silicide formation, and a stable desired low-resistance sheet resistance value is obtained. It is an object of the present invention to provide a semiconductor device having:
【０００６】[0006]
【課題を解決するための手段】この発明に係る半導体装
置は、ゲート電極上、不純物拡散層上に形成された金属
シリサイドが上面に均一に分布して形成されているもの
である。In a semiconductor device according to the present invention, a metal silicide formed on a gate electrode and an impurity diffusion layer is uniformly distributed on an upper surface.
【０００７】また、半導体装置の製造方法であって、基
板上のゲート電極、不純物拡散層上に金属膜、金属窒化
膜を形成後、第１の熱処理によって第１の金属シリサイ
ドを形成し、次に活性雰囲気中での第２の熱処理により
前記第１の金属シリサイドを相変化させて第２の金属シ
リサイドとし、さらに第３の熱処理を施すステップを有
するものである。In a method of manufacturing a semiconductor device, a metal film and a metal nitride film are formed on a gate electrode and an impurity diffusion layer on a substrate, and then a first metal silicide is formed by a first heat treatment. A phase change of the first metal silicide by a second heat treatment in an active atmosphere to form a second metal silicide, and a third heat treatment.
【０００８】またさらに半導体装置の製造方法であっ
て、前記第２の熱処理の後に層間絶縁膜を形成するステ
ップを設け、次に前記第３の熱処理を施すステップを有
するものである。A method of manufacturing a semiconductor device, further comprising the step of forming an interlayer insulating film after the second heat treatment, and the step of performing the third heat treatment.
【０００９】また、同じく製造方法であって、ゲート電
極、不純物拡散層上に金属膜、金属窒化膜を形成後、第
１の熱処理によって第１の金属シリサイドを形成し、次
にマルチチャンバ装置内のプラズマ処理室内にて自然酸
化膜を除去後、同装置内の熱処理室の活性雰囲気中での
第２の熱処理により前記第１の金属シリサイドを相変化
させて第２の金属シリサイドとし、さらに第３の熱処理
を施すステップを有するものである。Also, in the same manufacturing method, a metal film and a metal nitride film are formed on a gate electrode and an impurity diffusion layer, and then a first metal silicide is formed by a first heat treatment. After the natural oxide film is removed in the plasma processing chamber of the above, the first metal silicide is phase-changed into a second metal silicide by a second heat treatment in an active atmosphere of a heat treatment chamber in the apparatus, and Step 3 of performing a heat treatment.
【００１０】またさらに、同じく製造方法であって、前
記第２の熱処理の後に層間絶縁膜を形成するステップを
設け、次に前記第３の熱処理を施すステップを有するも
のである。Still further, in the same manufacturing method, there is provided a step of forming an interlayer insulating film after the second heat treatment, and then a step of performing the third heat treatment.
【００１１】また、前記いずれの半導体装置の製造方法
においても、第１の熱処理は、窒素またはアルゴンの不
活性ガス雰囲気または真空中で４００〜５５０℃、３０
〜１２０秒間の処理を行うものであり、第２の熱処理
は、アンモニアまたは窒素プラズマの活性ガス雰囲気で
６５０〜７５０℃、３０〜６０秒間の処理を行うもので
あり、第３の熱処理は、窒素またはアルゴンの不活性ガ
スまたは真空中で７７０〜９００℃、３０秒〜１時間の
処理を行うものである。Further, in any of the above-described methods of manufacturing a semiconductor device, the first heat treatment is performed at 400 to 550 ° C. in an inert gas atmosphere of nitrogen or argon or in a vacuum.
The second heat treatment is a treatment at 650 to 750 ° C. for 30 to 60 seconds in an active gas atmosphere of ammonia or nitrogen plasma, and the third heat treatment is a nitrogen treatment. Alternatively, the treatment is performed at 770 to 900 ° C. for 30 seconds to 1 hour in an inert gas of argon or vacuum.
【００１２】[0012]
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１の半導体装置を図に基づいた製造ステップ
で説明する。まず従来例の図６〜図９に示したと同様の
製造ステップで基板上にゲート電極、不純物拡散層等を
形成する。つまり、図６に示した如く、単結晶シリコン
基板、ＳＯＩ基板またはシリコンとゲルマニウムとの化
合物基板のいずれかより成る半導体基板１０１上にシャ
ロートレンチアイソレーション絶縁膜１０２を形成す
る。次に図７の如くシリコン窒化膜や金属酸化膜のゲー
ト絶縁膜１０３を形成後、多結晶シリコン膜、アモルフ
ァスシリコンまたはシリコンとゲルマニウムとの化合物
よりなる導電性膜を成膜後ゲート電極１０４を形成す
る。次に図８の如く、ＡｓまたはＢをイオン注入により
１Ｅ１３〜１Ｅ１４／ｃｍ ２を基板１０１に注入し、低
濃度である第１の不純物拡散層１０５を形成する。さら
にＣＶＤでシリコン酸化膜やシリコン窒化膜またはこれ
らの積層膜を成膜後エッチングを施しサイドウォール１
０６を形成する。そしてＡｓまたはＢを１Ｅ１５〜１Ｅ
１６／ｃｍ２注入し、高濃度である第２の不純物拡散層
を形成する。次に、図９の如く、弗化水素酸、またはフ
ッ素を含むガスプラズマ、スパッタエッチによりシリコ
ン表面の自然酸化膜を除去後に、スパッタまたはＣＶＤ
により全面に金属膜例えばコバルトを５〜１５ｎｍ次に
金属窒化膜例えばチタン窒化膜を１０〜２０ｎｍそれぞ
れ成膜する。なお、前記金属膜をコバルトとしたがチタ
ン、ニッケル、白金またはバナジウムのいずれかであっ
てもよい。次に本実施の形態１による製造方法である図
１に示す如く、ランプ等を用いたＲＴＡの熱処理、例え
ば酸素濃度５ｐｐｍ以下の窒素またはアルゴン等の不活
性ガス雰囲気中、あるいは真空中で４００〜５５０℃、
３０〜１２０秒間とする第１の熱処理を施し、シリコン
と接する個所に第１の金属シリサイド１０９ａ例えばＣ
ｏＳｉ、Ｃｏ２Ｓｉを形成し、その後薬液例えば硫酸過
水素によりシリサイド化しない未反応の金属および金属
窒化膜を除去する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Hereinafter, the present invention
Manufacturing steps of the semiconductor device according to the first embodiment based on the drawings.
This will be explained. First, similar to the conventional example shown in FIGS.
In the manufacturing step, gate electrodes, impurity diffusion layers, etc.
Form. That is, as shown in FIG.
Substrate, SOI substrate or conversion of silicon and germanium
A semiconductor substrate 101 made of any of the compound substrates
Forming a low trench isolation insulating film 102
You. Next, as shown in FIG. 7, a gate of a silicon nitride film or a metal oxide film is formed.
After forming the insulating film 103, the polycrystalline silicon film and the amorphous
Silicon or a compound of silicon and germanium
A gate electrode 104 after forming a conductive film of
You. Next, as shown in FIG. 8, As or B is ion-implanted.
1E13-1E14 / cm 2Is injected into the substrate 101,
A first impurity diffusion layer 105 having a concentration is formed. Further
Silicon oxide film or silicon nitride film by CVD
After forming these laminated films, etching is performed to form sidewalls 1.
06 is formed. And As or B is 1E15-1E
16 / cm2Implanted high concentration second impurity diffusion layer
To form Next, as shown in FIG.
Gas plasma containing silicon and silicon by sputter etching
After removing the native oxide film on the
Next, a metal film, for example, cobalt is formed on the entire surface by 5 to 15 nm.
Metal nitride film, for example, titanium nitride film of 10 to 20 nm
To form a film. The metal film was made of cobalt.
Nickel, platinum, or vanadium
You may. Next, a diagram illustrating a manufacturing method according to the first embodiment.
As shown in FIG. 1, heat treatment of RTA using a lamp or the like, for example
Inert nitrogen or argon with oxygen concentration of 5ppm or less
400-550 ° C. in an inert gas atmosphere or in a vacuum,
Performing a first heat treatment for 30 to 120 seconds;
At the place in contact with the first metal silicide 109a such as C
oSi and Co2Si are formed, and then a chemical such as sulfuric acid
Unreacted metal and metal not silicided by hydrogen
The nitride film is removed.
【００１３】次に図２に示す如く、アンモニア雰囲気ま
たは窒素プラズマ等の活性ガス雰囲気中で６５０〜７５
０℃、３０〜６０秒間とする第２の熱処理を施す。この
場合、最も望ましくはアンモニア雰囲気中の７００℃で
ある。この熱処理で前記第１の金属シリサイド１０９ａ
である例えばＣｏＳｉ、Ｃｏ２Ｓｉを相変化させて第２
の金属シリサイド１０９である窒素を含有するＣｏＳｉ
２を形成する。このときの熱処理はシリサイド１０９の
表面を窒化もしくは窒素で終端することを目的とし、不
必要な高温で熱処理を行わないことが肝要である。つま
りこの過程で従来のように８００℃を超える高温で熱処
理を施すとシリサイド１０９の充分な窒化が行われる前
にシリサイド１０９の凝集が開始され、低抵抗材のシリ
サイド１０９がゲート電極１０４上や不純物拡散層１０
７上に散在することになり、安定した低抵抗のゲート配
線やコンタクト抵抗を得ることが出来なくなる。従って
凝集が生じない温度で、最も望ましくはアンモニア雰囲
気中で急速な熱処理を施すことが必要である。Next, as shown in FIG. 2, 650-75 in an active gas atmosphere such as an ammonia atmosphere or a nitrogen plasma.
A second heat treatment is performed at 0 ° C. for 30 to 60 seconds. In this case, the temperature is most preferably 700 ° C. in an ammonia atmosphere. By this heat treatment, the first metal silicide 109a is formed.
For example, by changing phase of CoSi and Co2Si,
NiSi containing metal silicide 109
Form 2 The heat treatment at this time aims at terminating the surface of the silicide 109 with nitride or nitrogen, and it is important that the heat treatment is not performed at an unnecessary high temperature. That is, in this process, if a heat treatment is performed at a high temperature exceeding 800 ° C. as in the prior art, agglomeration of the silicide 109 is started before sufficient silicidation of the silicide 109 is performed. Diffusion layer 10
7, it becomes impossible to obtain a stable low-resistance gate wiring or contact resistance. Therefore, it is necessary to perform a rapid heat treatment at a temperature at which aggregation does not occur, most preferably in an ammonia atmosphere.
【００１４】次に窒素またはアルゴン等の不活性ガス雰
囲気あるいは真空中で、前記第２の熱処理より高温の例
えば７７０〜９００℃の第３の熱処理を施す。このとき
の熱処理時間は、適用される半導体装置の用途、種類に
よって異なる構造、例えば層間絶縁膜のリフロ仕様によ
って３０秒から約１時間と広範囲にわたる。この第３の
熱処理を施す目的は、 （１）シリサイドのシート抵抗値の低減 （２）接合リーク電流の低減 である。前記（１）のシリサイドのシート抵抗値の低減
は、前記第２の熱処理でシリサイドＣｏＳｉ２を形成し
ているがその抵抗値はバルクの抵抗値に比較して高い。
しかしながらこの第３の熱処理のような高温で熱処理を
施すことにより抵抗値は減少する。従来はシリサイドの
凝集発生を防止する対策が採用されていなかったため
に、このような第３の高温熱処理を施すと凝集を生じか
えって抵抗値を上昇させ不良品を発生していた。しかし
ながら本実施の形態１ではシリサイドの凝集が発生しな
い温度でアンモニアまたは窒素プラズマ等の活性雰囲気
で熱処理を施しゲート電極上および不純物拡散層上に金
属シリサイドが凝集することなく均一に分布して形成さ
れているので、第３の高温熱処理を施すことが可能とな
っている。次に前記（２）の接合リーク電流の低減は、
前記第２の熱処理でＣｏＳｉまたはＣｏ２ＳｉからＣｏ
Ｓｉ２に相変化させたときに体積膨張を伴い、これによ
る基板の結晶欠陥は接合リーク電流の増大をもたらす。
しかしながらこの第３の高温熱処理は結晶欠陥を回復さ
せるので、接合リーク電流低減の目的に効果的である。
またこの第３の熱処理は、図３に示すように例えばシリ
コン酸化膜またはシリコン窒化膜の層間絶縁膜４をＣＶ
Ｄによって形成し、その後前記第３の熱処理を施すこと
でより効果的に凝集を抑制できる。この原因は明確では
ないが、ストレスに起因した効果と表面のＣｏの移動速
度を低下させる効果があるものと考えられる。Next, a third heat treatment at a temperature higher than that of the second heat treatment, for example, at 770 to 900 ° C., is performed in an inert gas atmosphere such as nitrogen or argon or in a vacuum. The heat treatment time at this time ranges from 30 seconds to about 1 hour, depending on the structure and application of the semiconductor device to be applied, depending on the structure, for example, the reflow specification of the interlayer insulating film. The purpose of the third heat treatment is to (1) reduce the sheet resistance value of silicide and (2) reduce the junction leakage current. The reduction in the sheet resistance value of the silicide in the above (1) is that the silicide CoSi2 is formed by the second heat treatment, but the resistance value is higher than the bulk resistance value.
However, by performing a heat treatment at a high temperature such as the third heat treatment, the resistance value decreases. Conventionally, measures for preventing the occurrence of agglomeration of silicide have not been adopted, and thus, when such a third high-temperature heat treatment is performed, agglomeration is caused, the resistance value is increased, and defective products are generated. However, in the first embodiment, a heat treatment is performed in an active atmosphere such as ammonia or nitrogen plasma at a temperature at which no silicide aggregation occurs, and metal silicide is formed uniformly on the gate electrode and the impurity diffusion layer without aggregation. Therefore, it is possible to perform the third high-temperature heat treatment. Next, the reduction of the junction leak current in the above (2) is as follows.
In the second heat treatment, CoSi or Co2Si
When the phase is changed to Si2, volume expansion is caused, and crystal defects of the substrate due to this cause an increase in junction leak current.
However, this third high-temperature heat treatment recovers crystal defects, and is effective for the purpose of reducing junction leakage current.
In the third heat treatment, as shown in FIG. 3, the interlayer insulating film 4 of, for example, a silicon oxide film or a silicon nitride film is CV
D is formed and then the third heat treatment is performed, whereby the aggregation can be more effectively suppressed. Although the cause is not clear, it is considered that there is an effect caused by the stress and an effect of reducing the moving speed of Co on the surface.
【００１５】図４にゲート電極の配線シート抵抗を従来
技術を○印で本実施の形態１を△印で示す。すなわち本
実施の形態１の方法で、ゲート長７０ｎｍのゲート電極
について窒素プラズマ雰囲気またはアンモニア雰囲気で
第２の熱処理を施し、ともに第３の熱処理として８５０
℃で処理した場合のシート抵抗を示している。図４に示
すように、本実施の形態１のシート抵抗値は分布が改善
され、抵抗値が減少していることが判り、本発明の効果
を明確に示している。またさらに、基板の不純物拡散層
１０７の上面の金属シリサイド１０９も凝集することな
く均一に分布して形成されているので、メモリ装置等こ
の拡散層に直接コンタクトをとる半導体装置において
も、安定したコンタクト抵抗を確保することができる。FIG. 4 shows the wiring sheet resistance of the gate electrode by a circle in the prior art and a triangle in the first embodiment. That is, in the method of the first embodiment, the second heat treatment is performed on the gate electrode having a gate length of 70 nm in a nitrogen plasma atmosphere or an ammonia atmosphere, and both are performed at 850 as the third heat treatment.
The sheet resistance in the case where the treatment is performed at ℃ is shown. As shown in FIG. 4, the distribution of the sheet resistance value of the first embodiment is improved and the resistance value is reduced, which clearly shows the effect of the present invention. Further, since the metal silicide 109 on the upper surface of the impurity diffusion layer 107 of the substrate is formed uniformly without being aggregated, a stable contact can be obtained even in a semiconductor device such as a memory device which directly contacts this diffusion layer. Resistance can be secured.
【００１６】実施の形態２．次に実施の形態２について
説明する。前記実施の形態１では第２の熱処理をアンモ
ニア雰囲気または窒素プラズマ等の活性ガス雰囲気中で
行っている。これは前記したようにシリサイドの表面を
窒化または窒素終端の効果を狙ったものであり、本実施
の形態２ではより効果的にするための手法を示す。実施
の形態１では図１の工程後、加熱装置にて第２の熱処理
を施すが、この時基板等の表面は大気にさらされている
ため自然酸化膜で覆われている。アンモニアは還元作用
があるが、より効果的には基板表面の自然酸化膜を除去
しそのまま大気の酸化性雰囲気にさらすことなく第２の
熱処理を施すことが肝要である。本実施の形態２では第
２の熱処理を施す前にフッ素系ガス、例えばＨＦとＨ２
との混合ガスのプラズマによるエッチングまたはＡｒと
Ｈ２との混合ガスのプラズマにさらすことにより、表面
をエッチングして自然酸化膜を除去する。従って実施の
形態１に示した図２の工程の前にこのプラズマ処理を追
加する。この場合の処理方法はマルチチャンバ装置を用
いて前記工程を連続的に行う。図５にマルチチャンバ装
置２００の概略平面構成を示す。図において２０はロー
ドロック室、２１はプラズマ処理室、２２は熱処理室、
２３は搬送用共通室である。基板はロードロック室２０
より搬送用共通室２３を経て真空搬送され、プラズマ処
理室２１で上記自然酸化膜の除去処理を施される。その
後再度搬送用共通室２３を経て熱処理室２２で第２の熱
処理を施す。その後は実施の形態１と同様の工程を踏ん
で半導体装置を製造する。または、本マルチチャンバ装
置２００内で処理してもよい。本実施の形態２では、実
施の形態１に比べて工程数は増加するものの、基板等の
表面を効果的に窒化でき、シリサイドの凝集による抵抗
値上昇をより効果的に防止できる。なお上記装置は真空
搬送の装置であるが、窒素ガスを充満させ酸素濃度を例
えば５ｐｐｍ以下に制御し常圧で搬送してもよい。な
お、前記実施の形態１および実施の形態２では、ＭＩＳ
ＦＥＴを主体とした構造および製造方法について示した
が、メモリや混載デバイス等他の半導体装置に適用して
もよいことは言うまでもない。Embodiment 2 Next, a second embodiment will be described. In the first embodiment, the second heat treatment is performed in an ammonia gas or an active gas atmosphere such as nitrogen plasma. This aims at the effect of nitriding or nitrogen termination on the surface of the silicide as described above, and the second embodiment shows a method for making the surface more effective. In the first embodiment, the second heat treatment is performed by the heating device after the step of FIG. 1. At this time, the surface of the substrate and the like is exposed to the atmosphere and is covered with a natural oxide film. Ammonia has a reducing action, but it is important to remove the natural oxide film on the substrate surface more effectively and to perform the second heat treatment without exposing it to the oxidizing atmosphere of the atmosphere. In the second embodiment, before performing the second heat treatment, a fluorine-based gas such as HF and H 2 gas is used.
Exposure to a plasma of a gas mixture of an etching or Ar and H 2 by the plasma of a gas mixture of by, the surface is etched to remove the native oxide film. Therefore, this plasma processing is added before the step of FIG. 2 shown in the first embodiment. In this case, the process is performed continuously using a multi-chamber apparatus. FIG. 5 shows a schematic plan configuration of the multi-chamber apparatus 200. In the figure, 20 is a load lock chamber, 21 is a plasma processing chamber, 22 is a heat treatment chamber,
23 is a common transfer chamber. The substrate is in the load lock chamber 20
Then, the wafer is vacuum-transferred through the common transfer chamber 23 and subjected to the above-mentioned natural oxide film removal processing in the plasma processing chamber 21. After that, a second heat treatment is performed again in the heat treatment chamber 22 through the transfer common chamber 23. After that, a semiconductor device is manufactured through steps similar to those in the first embodiment. Alternatively, the processing may be performed in the multi-chamber apparatus 200. In the second embodiment, although the number of steps is increased as compared with the first embodiment, the surface of the substrate or the like can be effectively nitrided, and the increase in resistance due to aggregation of silicide can be more effectively prevented. Although the above-mentioned apparatus is a vacuum transfer apparatus, the apparatus may be filled with nitrogen gas and controlled at an oxygen concentration of, for example, 5 ppm or less, and transferred at normal pressure. In the first and second embodiments, the MIS
Although the structure and manufacturing method mainly using FETs have been described, it is needless to say that the present invention may be applied to other semiconductor devices such as a memory and an embedded device.
【００１７】[0017]
【発明の効果】この発明は以上述べたような構成および
製造方法を採用しているので、以下に示すような効果を
奏する。Since the present invention employs the above-described configuration and manufacturing method, it has the following effects.
【００１８】ゲート電極上、不純物拡散層上に形成され
た金属シリサイドがそれらの上面に全面にわたって凝集
することなく均一に分布して形成されているので、ゲー
ト配線抵抗が安定した所望の低抵抗値となり、また、不
純物拡散層につながる配線とのコンタクト抵抗も安定す
るという優れた効果を奏する。Since the metal silicide formed on the gate electrode and the impurity diffusion layer is formed uniformly on the upper surface of the metal silicide without aggregating over the entire surface thereof, a desired low resistance value in which the gate wiring resistance is stable is obtained. And an excellent effect of stabilizing the contact resistance with the wiring connected to the impurity diffusion layer.
【００１９】また、基板上のゲート電極、不純物拡散層
上に金属膜、金属窒化膜を形成後、不活性ガス雰囲気ま
たは真空中で４００〜５５０℃、３０〜１２０秒間の第
１の熱処理を施し、次にアンモニアまたは窒素プラズマ
の活性ガス雰囲気で６５０〜７５０℃、３０〜６０秒間
の第２の熱処理を施して金属シリサイドを形成し、つづ
いて不活性ガスまたは真空中で７７０〜９００℃、３０
秒〜１時間の第３の熱処理を施すステップを有した半導
体装置の製造方法を採用しているので、ゲート電極や不
純物拡散層上の金属シリサイドが凝集することなく上面
に全面にわたって均一に分布して形成され、ゲート配線
が安定した低抵抗値となり、半導体装置の高集積度化、
高速化を実現でき、さらには製品歩留りの向上、コスト
の低減等数多くの優れた効果を奏する。また、不純物拡
散層上に直接コンタクトをとるプラグ配線等を有する半
導体装置においても、拡散層上の金属シリサイドが全面
にわたって均一に分布にて形成されているので、安定し
たコンタクト抵抗を有する半導体装置の製造が可能とな
り、前記と同様の効果を奏する。After forming a metal film and a metal nitride film on the gate electrode and the impurity diffusion layer on the substrate, a first heat treatment is performed at 400 to 550 ° C. for 30 to 120 seconds in an inert gas atmosphere or vacuum. Then, a second heat treatment is performed in an active gas atmosphere of ammonia or nitrogen plasma at 650 to 750 ° C. for 30 to 60 seconds to form a metal silicide, followed by 770 to 900 ° C., 30 ° C. in an inert gas or vacuum.
Since the method of manufacturing a semiconductor device having the step of performing the third heat treatment for one second to one hour is employed, the metal silicide on the gate electrode and the impurity diffusion layer is uniformly distributed over the entire surface without aggregation. Formed, the gate wiring has a stable low resistance value, and the degree of integration of the semiconductor device is increased.
Higher speed can be realized, and further, many excellent effects such as improvement of product yield and reduction of cost can be achieved. Also, in a semiconductor device having a plug wiring or the like that makes direct contact on an impurity diffusion layer, the metal silicide on the diffusion layer is uniformly distributed over the entire surface. Manufacture becomes possible, and the same effect as described above is achieved.
【００２０】またさらに、第２の熱処理の次に層間絶縁
膜を施し、その後第３の熱処理を行っているので、より
効果的に凝集を抑制できる。Further, since an interlayer insulating film is formed after the second heat treatment, and then the third heat treatment is performed, aggregation can be suppressed more effectively.
【００２１】また、第１の熱処理を行ったあと、マルチ
チャンバ装置内のプラズマ処理室内にて自然酸化膜を除
去し、次に同装置の熱処理室の活性ガス雰囲気内で第２
の熱処理を行いその後第３の熱処理を行っているので、
基板等の表面をより効果的に窒化でき、シリサイドの凝
集を抑制した方法で半導体装置を製造できる。After performing the first heat treatment, the natural oxide film is removed in the plasma processing chamber of the multi-chamber apparatus, and then the second oxide is removed in the active gas atmosphere of the heat processing chamber of the multi-chamber apparatus.
Since the third heat treatment is performed after that,
A surface of a substrate or the like can be more effectively nitrided, and a semiconductor device can be manufactured by a method in which aggregation of silicide is suppressed.
【図１】 この発明の実施の形態１の製造ステップを示
す図である。FIG. 1 is a diagram showing a manufacturing step according to a first embodiment of the present invention.
【図２】 この発明の実施の形態１の製造ステップを示
す図である。FIG. 2 is a diagram showing a manufacturing step according to the first embodiment of the present invention.
【図３】 この発明の実施の形態１の製造ステップを示
す図である。FIG. 3 is a diagram showing a manufacturing step according to the first embodiment of the present invention.
【図４】 この発明の実施の形態１と従来例にて製造し
たゲート電極の配線シート抵抗の比較を示す図である。FIG. 4 is a diagram showing a comparison of wiring sheet resistance of gate electrodes manufactured in the first embodiment of the present invention and a conventional example.
【図５】 この発明の実施の形態２の製造装置であるマ
ルチチャンバ装置の概略平面構成図である。FIG. 5 is a schematic plan configuration diagram of a multi-chamber apparatus which is a manufacturing apparatus according to a second embodiment of the present invention.
【図６】 この発明の実施の形態１、２および従来例の
製造ステップを示す図である。FIG. 6 is a diagram showing manufacturing steps of the first and second embodiments of the present invention and a conventional example.
【図７】 この発明の実施の形態１、２および従来例の
製造ステップを示す図である。FIG. 7 is a diagram showing manufacturing steps of the first and second embodiments of the present invention and a conventional example.
【図８】 この発明の実施の形態１、２および従来例の
製造ステップを示す図である。FIG. 8 is a diagram showing manufacturing steps of the first and second embodiments of the present invention and a conventional example.
【図９】 この発明の実施の形態１、２および従来例の
製造ステップを示す図である。FIG. 9 is a diagram showing manufacturing steps of the first and second embodiments of the present invention and a conventional example.
【図１０】 従来例の製造ステップを示す図である。FIG. 10 is a diagram showing manufacturing steps of a conventional example.
４ 層間絶縁膜、２０ ロードロック室、２１ プラズ
マ処理室、２２ 熱処理室、２３ 搬送用共通室、１０
１ 半導体基板、１０２ 絶縁膜、１０３ ゲート絶縁
膜、１０４ ゲート電極、１０５ 第１の不純物拡散
層、１０６ サイドウォール、１０７ 第２の不純物拡
散層、１０８ 金属膜、１０９，１０９ａ，１０９ｂ
金属シリサイド、２００ マルチチャンバ装置。4 interlayer insulating film, 20 load lock chamber, 21 plasma processing chamber, 22 heat treatment chamber, 23 common transfer chamber, 10
Reference Signs List 1 semiconductor substrate, 102 insulating film, 103 gate insulating film, 104 gate electrode, 105 first impurity diffusion layer, 106 sidewall, 107 second impurity diffusion layer, 108 metal film, 109, 109a, 109b
Metal silicide, 200 multi-chamber device.
フロントページの続き Ｆターム(参考） 4M104 AA01 AA09 BB01 BB20 BB21 BB22 BB24 BB25 CC01 CC05 DD02 DD22 DD26 DD37 DD43 DD79 DD80 DD84 FF14 GG09 GG10 GG14 GG16 HH15 HH16 5F033 GG03 HH03 HH04 HH05 HH25 HH27 MM07 PP06 PP15 QQ70 QQ73 QQ82 QQ84 QQ85 QQ91 QQ94 RR04 RR06 TT08 VV06 WW00 WW03 XX09 XX10 5F140 AA10 AC24 AC36 BA01 BA05 BD07 BD11 BF04 BF11 BF18 BF34 BG08 BG09 BG12 BG14 BG28 BG30 BG35 BG44 BG45 BG52 BG53 BG56 BH15 BK02 BK13 BK29 BK30 BK35 BK38 BK39 CB04 CE10 CF04 Front page of the continued F-term (reference) 4M104 AA01 AA09 BB01 BB20 BB21 BB22 BB24 BB25 CC01 CC05 DD02 DD22 DD26 DD37 DD43 DD79 DD80 DD84 FF14 GG09 GG10 GG14 GG16 HH15 HH16 5F033 GG03 HH03 HH04 HH05 HH25 HH27 MM07 PP06 PP15 QQ70 QQ73 QQ82 QQ84 QQ85 QS04
Claims (12)
されたゲート電極および不純物拡散層と、前記ゲート電
極、不純物拡散層上に形成された金属シリサイドとを備
えた半導体装置において、前記金属シリサイドが前記ゲ
ート電極、不純物拡散層の上面に均一に分布して形成さ
れていることを特徴とする半導体装置。1. A semiconductor device comprising: a semiconductor substrate; a gate electrode and an impurity diffusion layer formed on the semiconductor substrate; and a metal silicide formed on the gate electrode and the impurity diffusion layer. Are formed uniformly on the upper surfaces of the gate electrode and the impurity diffusion layer.
ＯＩ基板、またはシリコンとゲルマニウムとの化合物基
板とすることを特徴とする請求項１記載の半導体装置。2. A semiconductor substrate comprising: a single crystal silicon substrate;
2. The semiconductor device according to claim 1, wherein the semiconductor device is an OI substrate or a compound substrate of silicon and germanium.
ァスシリコンまたはシリコンとゲルマニウムとの化合物
であることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the gate electrode is made of polycrystalline silicon, amorphous silicon, or a compound of silicon and germanium.
チタンシリサイド、ニッケルシリサイド、白金シリサイ
ド、またはバナジウムシリサイドであることを特徴とす
る請求項１記載の半導体装置。4. The method according to claim 1, wherein the metal silicide is cobalt silicide,
2. The semiconductor device according to claim 1, wherein the semiconductor device is titanium silicide, nickel silicide, platinum silicide, or vanadium silicide.
半導体装置の製造方法。 （１）半導体基板上にゲート絶縁膜、ゲート電極とその
サイドウォールおよび不純物拡散層を形成するステッ
プ。 （２）全面に金属膜を形成し、次に金属窒化膜を形成す
るステップ。 （３）不活性ガス雰囲気または真空中で第１の熱処理を
施し第１の金属シリサイドを形成後、薬液によりシリサ
イド化しない未反応の前記金属膜および金属窒化膜を除
去するステップ。 （４）活性雰囲気中で第２の熱処理を施し、前記第１の
金属シリサイドを相変化させて第２の金属シリサイドと
するステップ。 （５）不活性ガス雰囲気または真空中で第３の熱処理を
施すステップ。5. A method for manufacturing a semiconductor device, comprising the following steps. (1) A step of forming a gate insulating film, a gate electrode, its side wall, and an impurity diffusion layer on a semiconductor substrate. (2) forming a metal film on the entire surface and then forming a metal nitride film; (3) a step of performing a first heat treatment in an inert gas atmosphere or vacuum to form a first metal silicide, and then removing the unreacted metal film and metal nitride film which are not silicided by a chemical solution. (4) performing a second heat treatment in an active atmosphere to change the phase of the first metal silicide into a second metal silicide. (5) performing a third heat treatment in an inert gas atmosphere or vacuum.
て、ステップ（４）とステップ（５）との間に、次のス
テップ（４Ａ）を挿入したことを特徴とする半導体装置
の製造方法。 （４Ａ）全面に層間絶縁膜を形成するステップ。6. The method of manufacturing a semiconductor device according to claim 5, wherein the following step (4A) is inserted between step (4) and step (5). (4A) forming an interlayer insulating film on the entire surface;
半導体装置の製造方法。 （１）半導体基板上にゲート絶縁膜、ゲート電極とその
サイドウォールおよび不純物拡散層を形成するステッ
プ。 （２）全面に金属膜を形成し、次に金属窒化膜を形成す
るステップ。 （３）不活性ガス雰囲気または真空中で第１の熱処理を
施し第１の金属シリサイドを形成後、薬液によりシリサ
イド化しない未反応の前記金属膜および金属窒化膜を除
去するステップ。 （４）マルチチャンバ装置内のプラズマ処理室にて自然
酸化膜を除去するステップ。 （５）前記装置内の熱処理室の活性雰囲気中で第２の熱
処理を施し、前記第１の金属シリサイドを相変化させて
第２の金属シリサイドとするステップ。 （６）不活性ガス雰囲気または真空中で第３の熱処理を
施すステップ。7. A method for manufacturing a semiconductor device, comprising the following steps. (1) A step of forming a gate insulating film, a gate electrode, its side wall, and an impurity diffusion layer on a semiconductor substrate. (2) forming a metal film on the entire surface and then forming a metal nitride film; (3) a step of performing a first heat treatment in an inert gas atmosphere or vacuum to form a first metal silicide, and then removing the unreacted metal film and metal nitride film which are not silicided by a chemical solution. (4) A step of removing a natural oxide film in a plasma processing chamber in the multi-chamber apparatus. (5) performing a second heat treatment in an active atmosphere of a heat treatment chamber in the apparatus to change a phase of the first metal silicide into a second metal silicide. (6) performing a third heat treatment in an inert gas atmosphere or vacuum.
て、ステップ（５）とステップ（６）との間に、次のス
テップ（５Ａ）を挿入したことを特徴とする半導体装置
の製造方法。 （５Ａ）全面に層間絶縁膜を形成するステップ。8. The method of manufacturing a semiconductor device according to claim 7, wherein the following step (5A) is inserted between step (5) and step (6). (5A) forming an interlayer insulating film on the entire surface;
ＯＩ基板、またはシリコンとゲルマニウムとの化合物基
板とすることを特徴とする請求項５または請求項７に記
載の半導体装置の製造方法。9. A semiconductor substrate comprising: a single crystal silicon substrate;
8. The method according to claim 5, wherein the substrate is an OI substrate or a compound substrate of silicon and germanium.
ファスシリコンまたはシリコンとゲルマニウムとの化合
物であることを特徴とする請求項５または請求項７に記
載の半導体装置の製造方法。10. The method according to claim 5, wherein the gate electrode is made of polycrystalline silicon, amorphous silicon, or a compound of silicon and germanium.
ド、チタンシリサイド、ニッケルシリサイド、白金シリ
サイド、またはバナジウムシリサイドであることを特徴
とする請求項５または請求項７に記載の半導体装置の製
造方法。11. The method for manufacturing a semiconductor device according to claim 5, wherein the metal silicide is cobalt silicide, titanium silicide, nickel silicide, platinum silicide, or vanadium silicide.
素またはアルゴンガス雰囲気とし、前記雰囲気または真
空中で温度４００〜５５０℃、３０〜１２０秒間の処理
を行うものであり、第２の熱処理は活性ガス雰囲気をア
ンモニアまたは窒素プラズマ雰囲気とし、前記雰囲気中
で温度６５０〜７５０℃、３０〜６０秒間の処理を行う
ものであり、第３の熱処理の不活性ガス雰囲気を窒素ま
たはアルゴンガス雰囲気とし、温度７７０〜９００℃、
３０秒から１時間の処理であることを特徴とする請求項
５または請求項７に記載の半導体装置の製造方法。12. A first heat treatment in which an inert gas atmosphere is a nitrogen or argon gas atmosphere, and a treatment is performed in the atmosphere or vacuum at a temperature of 400 to 550 ° C. for 30 to 120 seconds. Is a process in which the active gas atmosphere is an ammonia or nitrogen plasma atmosphere, and the treatment is performed in the atmosphere at a temperature of 650 to 750 ° C. for 30 to 60 seconds. The inert gas atmosphere of the third heat treatment is a nitrogen or argon gas atmosphere. , Temperature 770-900 ° C,
8. The method according to claim 5, wherein the process is performed for 30 seconds to 1 hour.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125277A JP2002319552A (en) | 2001-04-24 | 2001-04-24 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125277A JP2002319552A (en) | 2001-04-24 | 2001-04-24 | Semiconductor device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002319552A true JP2002319552A (en) | 2002-10-31 |
Family
ID=18974523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125277A Withdrawn JP2002319552A (en) | 2001-04-24 | 2001-04-24 | Semiconductor device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002319552A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008177B2 (en) | 2002-11-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a nickel salicide process |
-
2001
- 2001-04-24 JP JP2001125277A patent/JP2002319552A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008177B2 (en) | 2002-11-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a nickel salicide process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351907B1 (en) | method for forming gate electrode semiconductor device | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| KR100310494B1 (en) | Method of manufaturing semiconductor device using phase transition | |
| JP3248570B2 (en) | Method for manufacturing semiconductor device | |
| JPH0758773B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2630292B2 (en) | Method for manufacturing semiconductor device | |
| JPH06112158A (en) | Manufacture of semiconductor device | |
| JP2751859B2 (en) | Method for manufacturing semiconductor device | |
| JP3376158B2 (en) | Method for manufacturing semiconductor device | |
| JP3336604B2 (en) | Method for manufacturing semiconductor device | |
| JPH10335265A (en) | Manufacture of semiconductor device | |
| JP2002319552A (en) | Semiconductor device and its manufacturing method | |
| JP2003051459A (en) | Method of forming silicide film for semiconductor element | |
| JP2850883B2 (en) | Method for manufacturing semiconductor device | |
| US20070232043A1 (en) | Method for forming thermal stable silicide using surface plasma treatment | |
| JPH07161660A (en) | Manufacture of semiconductor device | |
| JP3444280B2 (en) | Method for manufacturing semiconductor device | |
| JP3387518B2 (en) | Semiconductor device | |
| KR20030013882A (en) | Method for manufacturing a silicide layer of semiconductor device | |
| JP3258934B2 (en) | Improved method for producing self-aligned silicides | |
| JPH11111975A (en) | Semiconductor device and manufacture thereof | |
| JPH08250717A (en) | Manufacture of semiconductor device | |
| JPH05291567A (en) | Semiconductor device and its manufacture | |
| JP2636787B2 (en) | Method for manufacturing semiconductor device | |
| JP3033521B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |