JPH07161660A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH07161660A JPH07161660A JP31143593A JP31143593A JPH07161660A JP H07161660 A JPH07161660 A JP H07161660A JP 31143593 A JP31143593 A JP 31143593A JP 31143593 A JP31143593 A JP 31143593A JP H07161660 A JPH07161660 A JP H07161660A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- refractory metal
- manufacturing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、シリコン上に高融点金属シリサイド層を
形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a refractory metal silicide layer on silicon.
【０００２】[0002]
【従来の技術】半導体装置の高集積化に伴ない、ＭＯＳ
トランジスタ等の構成素子が縮小化されている。この素
子の横方向の縮小化にともない、深さ方向の縮小化も進
むため、シリコン基板に形成された拡散層や多結晶シリ
コンによるゲート電極配線が高抵抗となってしまうとい
う問題がある。そこでシリコン上に高融点金属シリサイ
ド層を形成して低抵抗化を図ることが行なわれている。2. Description of the Related Art With the increasing integration of semiconductor devices, MOS
Components such as transistors have been miniaturized. As this device is reduced in size in the horizontal direction, reduction in size is also promoted, which causes a problem that the diffusion layer formed on the silicon substrate and the gate electrode wiring made of polycrystalline silicon have high resistance. Therefore, a refractory metal silicide layer is formed on silicon to reduce the resistance.
【０００３】その方法の１つとして、ＭＯＳトランジス
タのソース・ドレイン領域やゲート電極の表面に自己整
合的に高融点金属シリサイド層を形成する方法が注目さ
れている。この従来技術としては例えばアイ・イー・イ
ー・イー、トランザクション・オン エレクトロンデバ
イスイズ Ｖｏｌ ＥＤ−３２ Ｎｏ．２ １４１〜１
４９頁１９８５年（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏｌ
ＥＤ−３２ Ｎｏ．２ ＰＰ１４１〜１４９１９８５
年）に記載されているように、ソース・ドレイン領域と
ゲート電極の表面にＴｉシリサイド層を自己整合的に形
成する方法がある。As one of the methods, a method of forming a refractory metal silicide layer in a self-aligned manner on the surfaces of the source / drain regions and the gate electrodes of MOS transistors has attracted attention. As this prior art, for example, IEE, Transaction on Electron Devices is Vol ED-32 No. 2 141-1
P. 49 1985 (IEEE Transaction
on Electron Devices Vol
ED-32 No. 2 PP141-1491985
As described in (1998), there is a method of forming a Ti silicide layer on the surfaces of the source / drain regions and the gate electrode in a self-aligned manner.
【０００４】しかし、上述した従来の技術においては、
シリサイド層形成後、イオン注入で導入した不純物の活
性化や層間絶縁膜をリフローし平坦化するために必要な
熱処理、例えば９００℃３０分の熱処理によりＴｉシリ
サイドが島状に凝集し、シート抵抗の増大を引き起こ
し、ついには断線してしまうという問題点がある。この
問題はＴｉシリサイド層の厚さや幅が小さいほど起こり
やすい。Ｔｉシリサイドが薄いと凝集しやすいというこ
とは、例えばジャーナル オブ アプライド フィジィ
ックス Ｖｏｌ．７１ Ｎｏ．２ ７２０〜７２４頁１
９９２年（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐ
ｈｙｓｉｃｓ Ｖｏｌ．７１ Ｎｏ．２ＰＰ７２〜７２
４ １９９２年）にて報告されている。従って、ＭＯＳ
トランジスタの縮小化によりＴｉシリサイド層も薄く幅
は小さくなってくると凝集による問題が起こりやすくな
ってくる。However, in the above-mentioned conventional technique,
After formation of the silicide layer, Ti silicide is aggregated in an island shape by heat treatment necessary for activation of impurities introduced by ion implantation and reflow of the interlayer insulating film for flattening, for example, heat treatment at 900 ° C. for 30 minutes, and sheet resistance There is a problem that it causes an increase and eventually breaks. This problem is more likely to occur as the thickness or width of the Ti silicide layer is smaller. The fact that Ti silicide tends to aggregate when it is thin means that, for example, Journal of Applied Physics Vol. 71 No. 2 720-724 p. 1
992 (Journal of Applied P
hysics Vol. 71 No. 2PP72-72
4 1992). Therefore, MOS
As the Ti silicide layer becomes thinner and narrower as the transistor becomes smaller, problems due to aggregation tend to occur.
【０００５】この問題を解決するために、Ｔｉシリサイ
ド中にＴｉ酸化物やＴｉ窒化物を含有させる方法が提案
されている。たとえばＴｉ酸化物を含有させる方法は、
特開平２−５８８７４号公報に、Ｔｉ窒化物を含有させ
る方法は特開平２−９６３７４号公報に記載されてい
る。In order to solve this problem, a method of incorporating Ti oxide or Ti nitride in Ti silicide has been proposed. For example, the method of containing Ti oxide is
A method of incorporating a Ti nitride is described in JP-A-2-58874 and JP-A-2-96374.
【０００６】また、自己整合的に高融点金属シリサイド
層を形成する際の別の問題として均一で所望の抵抗値を
もつ高融点金属シリサイド層を常に形成された自然酸化
膜やドライエッチングなどによるダメージ層が考えら
れ、これを解決するために、高融点金属膜を形成する前
にＡｒプラズマでエッチングしてシリコン表面をクリー
ニングすることが、たとえば特開昭６２−９４９３７号
公報に提案されている。Another problem in forming the refractory metal silicide layer in a self-aligned manner is damage due to a natural oxide film or a dry etching film in which a refractory metal silicide layer having a uniform and desired resistance value is always formed. Layers are considered, and in order to solve this, it is proposed in JP-A-62-94937, for example, to etch the silicon surface by etching with Ar plasma before forming the refractory metal film.
【０００７】[0007]
【発明が解決しようとする課題】上述したＴｉシリサイ
ド層中にＴｉ酸化物やＴｉ窒化物を含有させて、凝集を
起こりにくくした従来の半導体装置の方法では、Ｔｉ膜
をシリコン上に形成する前に完全に自然酸化膜を除去し
ていないため、自然酸化膜はシリコン上に不均一に存在
しており、Ｔｉ膜とシリコンの反応が不均一におこりＴ
ｉシリサイド層の膜厚が不均一となる。In the conventional semiconductor device method in which the Ti oxide or Ti nitride is contained in the Ti silicide layer described above to prevent aggregation from occurring, the Ti film is not formed on silicon. Since the natural oxide film is not completely removed in the above, the natural oxide film exists unevenly on the silicon, and the reaction between the Ti film and the silicon occurs unevenly.
The film thickness of the i-silicide layer becomes uneven.
【０００８】さらにＴｉ膜中には微量ではあるが、酸素
や窒素が添加されているためＴｉ膜によりシリコン上の
自然酸化膜を完全しにくく、ねらい通りのＴｉシリサイ
ド層の膜厚を均一性良く形成することは、純なＴｉ膜に
比べ困難である。Further, although a small amount is added to the Ti film, it is difficult to complete the natural oxide film on silicon by the Ti film because oxygen and nitrogen are added, and the desired thickness of the Ti silicide layer is made uniform. It is more difficult to form than a pure Ti film.
【０００９】シリコン上に形成されたＴｉシリサイド層
の膜厚が不均一であるとその後の熱処理によりＴｉシリ
サイド層が凝集しやすく、シート抵抗が増大しやすいと
いう問題がある。If the thickness of the Ti silicide layer formed on silicon is non-uniform, there is a problem that the Ti silicide layer is likely to agglomerate by the subsequent heat treatment and the sheet resistance is likely to increase.
【００１０】また、Ｔｉ膜を形成する前に、Ａｒプラズ
マによるエッチングで、シリコン表面をクリーニングし
た後、Ｔｉ膜を形成し、加熱してＴｉシリサイド層を形
成する従来の半導体装置の製造方法では、Ｔｉシリサイ
ド層が形成されるパターン幅が大きい場合には均一にほ
ぼねらい通りの抵抗値が得られるが、Ｔｉシリサイド層
の幅が小さくなったり、薄いシリサイド層を形成しよう
とする場合、その後の熱処理で凝集が起こりやすいとい
う問題がある。Further, in the conventional method of manufacturing a semiconductor device, the silicon surface is cleaned by etching with Ar plasma before the Ti film is formed, and then the Ti film is formed and heated to form the Ti silicide layer. When the pattern width for forming the Ti silicide layer is large, the desired resistance value is uniformly obtained. However, when the width of the Ti silicide layer is reduced or a thin silicide layer is to be formed, the subsequent heat treatment is performed. However, there is a problem that aggregation easily occurs.
【００１１】それは、酸素や窒素などを含有しない純な
Ｔｉ膜を形成すると、基板に対して垂直な柱状に結晶成
長するが、それぞれの柱状の結晶粒の成長面方位が異な
るため、シリコンと反応して形成されるＴｉシリサイド
層の厚さが、微視的には不均一であることと、さらに、
シリサイド層形成後の熱処理によりシリサイドの結晶量
が２次成長しやすいことにより、Ｔｉシリサイド層は島
状に凝集して、Ｔｉシリサイド層の抵抗増大や断線など
の電気的特性が劣化してしまうという問題点がある。When a pure Ti film containing no oxygen, nitrogen, etc. is formed, the crystals grow in a columnar shape perpendicular to the substrate. However, since the crystallographic plane orientation of each columnar crystal grain is different, it reacts with silicon. The thickness of the Ti silicide layer formed by the above is microscopically non-uniform, and
Since the crystal amount of the silicide is likely to grow secondarily due to the heat treatment after the formation of the silicide layer, the Ti silicide layer aggregates in an island shape, and the electrical characteristics of the Ti silicide layer such as increased resistance and disconnection are deteriorated. There is a problem.
【００１２】この様子を図４を用いて説明する。図４
（ａ）に示すようにシリコン基板３１上に形成されたＴ
ｉシリサイド３２は比較的大きな結晶粒であり、それぞ
れの結晶粒の厚みは若干異なっている。その後９００℃
３０分程度の熱処理を行なうと、Ｔｉシリサイド３２の
結晶粒が大きく成長するが、図４（ｂ）に示すように凝
集して島状のシリサイド層に変形してしまう。この凝集
は、Ｔｉシリサイド層のパターン幅がせまく、また膜厚
が薄いほど起りやすい。This situation will be described with reference to FIG. Figure 4
T formed on the silicon substrate 31 as shown in FIG.
The i-silicide 32 is a relatively large crystal grain, and the thickness of each crystal grain is slightly different. Then 900 ° C
When the heat treatment is carried out for about 30 minutes, the crystal grains of the Ti silicide 32 grow large, but as shown in FIG. 4B, they are aggregated and transformed into an island-shaped silicide layer. This aggregation tends to occur as the pattern width of the Ti silicide layer becomes narrower and the film thickness becomes thinner.
【００１３】本発明の目的は、これらの問題を解決し、
高耐熱性を有し、微細なＴｉシリサイドの電気特性の劣
化を防いだ半導体装置の製造方法を提供することにあ
る。The object of the present invention is to solve these problems,
It is an object of the present invention to provide a method of manufacturing a semiconductor device having high heat resistance and preventing deterioration of electrical characteristics of fine Ti silicide.
【００１４】[0014]
【課題を解決するための手段】本発明の構成は、シリコ
ン基板あるいは多結晶シリコン層上に高融点金属を被着
して高融点金属を形成し熱処理により前記シリコン基板
あるいは多結晶シリコン層上に前記高融点金属のシリサ
イド層を形成する工程を含む半導体装置の製造方法にお
いて、前記高融点金属の被着に先立ち、前記シリコン基
板あるいは多結晶シリコン層上のシリコン酸化膜を前記
シリコン基板あるいは多結晶シリコン層に損傷を与える
ことなく除去する工程と、前記高融点金属層を酸素ある
いは窒素を微量に含む雰囲気中でスパッタリングにより
形成する工程とを同一真空室中で行なうことを特徴とす
る。SUMMARY OF THE INVENTION According to the present invention, a refractory metal is deposited on a silicon substrate or a polycrystalline silicon layer to form a refractory metal, and heat treatment is applied to the silicon substrate or the polycrystalline silicon layer. In a method of manufacturing a semiconductor device including a step of forming a silicide layer of a refractory metal, prior to the deposition of the refractory metal, a silicon oxide film on the silicon substrate or a polycrystal silicon layer is formed on the silicon substrate or the polycrystal. The step of removing the silicon layer without damaging it and the step of forming the refractory metal layer by sputtering in an atmosphere containing a small amount of oxygen or nitrogen are performed in the same vacuum chamber.
【００１５】さらに本発明のスパッタリング雰囲気中の
酸素あるいは窒素の分圧が、全圧の１０〜１０００ｐｐ
ｍであり、またそのシリコン基板あるいは多結晶シリコ
ン層上のシリコン酸化膜の除去を１０〜１００ｅＶの範
囲のエネルギーを持った不活性ガスイオンにてスパッタ
エッチングし、水素を含むプラズマにて還元するか、あ
るいは、その両方で行うことをできる。Further, the partial pressure of oxygen or nitrogen in the sputtering atmosphere of the present invention is 10 to 1000 pp of the total pressure.
m, and whether the silicon oxide film on the silicon substrate or the polycrystalline silicon layer is removed by sputter etching with an inert gas ion having an energy in the range of 10 to 100 eV and reducing with plasma containing hydrogen. , Or both.
【００１６】さらに、本発明の不活性ガスがＡｒであ
り、また、高融点金属がＴｉであり、また高融点金属を
酸素アルイハ窒素を含む雰囲気にてスパッタリングにて
形成する前に、不活性ガスのみで２０ｎｍ以下の前記高
融点金属をスパッタリングにて形成することもできる。Furthermore, the inert gas of the present invention is Ar, the refractory metal is Ti, and the inert gas is formed before the refractory metal is formed by sputtering in an atmosphere containing oxygen nitrogen. Alternatively, the refractory metal having a thickness of 20 nm or less can be formed by sputtering.
【００１７】[0017]
【実施例】図１は本発明の一実施例を説明するために工
程順に示した断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a sectional view showing the steps in order to explain one embodiment of the present invention.
【００１８】図１（ａ）に示すように、シリコン基板１
上にゲート酸化膜２が、さらにその上にゲート多結晶シ
リコン電極３が形成され、ゲート多結晶シリコン電極３
の側面にシリコン酸化膜４のサイドウォールを形成す
る。シリコン酸化膜４よりなるサイドウォールは、ゲー
ト多結晶シリコン電極３を形成後、シリコン基板１の全
面にシリコン酸化膜を形成した後、反応性ドライエッチ
ング法にて異方性エッチングを行なって形成する。この
場合、エッチングを真空中で行なった後、大気にさらさ
れるので、露出したシリコン基板１やゲート多結晶シリ
コン３の表面には大気中の酸素によって酸化された自然
酸化膜５が形成される。As shown in FIG. 1A, the silicon substrate 1
A gate oxide film 2 is formed on the gate oxide film 2, and a gate polycrystalline silicon electrode 3 is formed on the gate oxide film 2.
A side wall of the silicon oxide film 4 is formed on the side surface of the. The side wall made of the silicon oxide film 4 is formed by forming the gate polycrystalline silicon electrode 3, forming a silicon oxide film over the entire surface of the silicon substrate 1, and then anisotropically etching it by a reactive dry etching method. . In this case, since the etching is performed in vacuum and then exposed to the atmosphere, a natural oxide film 5 oxidized by oxygen in the atmosphere is formed on the exposed surfaces of the silicon substrate 1 and the gate polycrystalline silicon 3.
【００１９】次に、Ｔｉ膜の形成に先だち自然酸化膜５
を除去するために、１ｍｏｌ％程度の濃度のフッ酸溶液
で、湿式化学エッチング法によりエッチングする。しか
し、エッチング後の水洗やその後再び大気にさらされる
などして、薄い自然酸化膜５が形成されてしまう。Next, the natural oxide film 5 is formed prior to the formation of the Ti film.
In order to remove the impurities, a wet chemical etching method is used to perform etching with a hydrofluoric acid solution having a concentration of about 1 mol%. However, the thin natural oxide film 5 is formed by rinsing with water after etching and then again being exposed to the atmosphere.
【００２０】その後、シリコン基板１をスパッタリング
装置に移し、不活性ガスのイオンを用いたスパッタエッ
チンにより図１（ｂ）に示すように自然酸化膜５をエッ
チング除去する。このエッチングを対向電極を有する高
周波スパッタエッチング法にて行なう場合、アルゴン
（Ａｒ）ガスを２〜１５ｍＴｏｒｒの圧力となるように
導入してから、シリコン基板１に高周波バイアスを印加
する。その際基板にかかる電圧は１００Ｖ以下にする。After that, the silicon substrate 1 is transferred to a sputtering apparatus, and the natural oxide film 5 is removed by etching as shown in FIG. 1B by sputter etching using ions of an inert gas. When this etching is performed by a high frequency sputter etching method having a counter electrode, an argon (Ar) gas is introduced at a pressure of 2 to 15 mTorr, and then a high frequency bias is applied to the silicon substrate 1. At that time, the voltage applied to the substrate is set to 100 V or less.
【００２１】これは、Ａｒガスイオンのエネルギーがシ
リコン内にインオン注入されないようにしなければなら
ないからである。また、スパッタエッチングが可能なエ
ネレギーは必要であるから、Ａｒガスのイオンエネルギ
ーは１０〜１００ｅＶの範囲とするのが望ましい。ここ
ではＡｒガスを用いたが、他の不活性ガス例えばクリプ
トン（Ｋｒ）、キセノン（Ｘｅ）又はネオン（Ｎｅ）ガ
スを用いてもよい。This is because it is necessary to prevent the energy of Ar gas ions from being injected into silicon. Further, since the energy required for sputter etching is required, it is desirable that the ion energy of Ar gas is in the range of 10 to 100 eV. Although Ar gas is used here, other inert gas such as krypton (Kr), xenon (Xe) or neon (Ne) gas may be used.
【００２２】ひき続き、図１（ｃ）に示すように大気に
さらすことなくＴｉ膜６を３０〜１００ｎｍの厚さに形
成する。その際、Ａｒガスに全圧の１００〜１０００ｐ
ｐｍの分圧となるように酸素又は窒素を添加した雰囲気
中でＴｉターゲットをスパッタリングする。これにより
Ｔｉ膜６中に酸素又は窒素が５０〜１０００ｐｐｍ程度
微量に含まれる。Subsequently, as shown in FIG. 1C, the Ti film 6 is formed to a thickness of 30 to 100 nm without exposing it to the atmosphere. At that time, the total pressure of Ar gas is 100 to 1000 p
A Ti target is sputtered in an atmosphere to which oxygen or nitrogen is added so as to have a partial pressure of pm. As a result, the Ti film 6 contains a very small amount of oxygen or nitrogen of about 50 to 1000 ppm.
【００２３】次に、窒素雰囲気中で高速熱アニール装置
で６００〜７５０℃で１０〜６０秒の熱処理を行なう。
これにより図１（ｄ）に示すように、シリコンと接して
いるＴｉ膜６はＴｉシリサイド膜７とＴｉＮ膜８の積層
構造となり、シリコン酸化膜上のＴｉ膜６はＴｉＮ膜８
と未反応のＴｉ膜６の積層構造になる。Next, heat treatment is performed in a nitrogen atmosphere at 600 to 750 ° C. for 10 to 60 seconds using a rapid thermal annealing apparatus.
As a result, as shown in FIG. 1D, the Ti film 6 in contact with silicon has a laminated structure of the Ti silicide film 7 and the TiN film 8, and the Ti film 6 on the silicon oxide film is the TiN film 8
And the unreacted Ti film 6 is laminated.
【００２４】その後、図１（ｅ）に示すように、アンモ
ニアと過酸化水素の水溶液でＴｉＮ膜８と未反応Ｔｉ膜
６を選択的にエッチング除去する。この時できているＴ
ｉシリサイド膜７はＣ４９構造であり比抵抗で０．６×
１０-5〜１．５×１０-4Ωｃｍと抵抗が高いため、その
後、再度高速熱アニール装置で８５０〜９５０℃で１０
〜６０秒間窒素あるいは不活性ガス雰囲気中で熱処理し
てＴｉシリサイド膜７を安定なＣ５４構造に相転移させ
て１．５〜２．０×１０-5Ωｃｍと低抵抗にする。Thereafter, as shown in FIG. 1E, the TiN film 8 and the unreacted Ti film 6 are selectively removed by etching with an aqueous solution of ammonia and hydrogen peroxide. T made at this time
The i-silicide film 7 has a C49 structure and a specific resistance of 0.6 ×
Since the resistance is as high as 10 −5 to 1.5 × 10 −4 Ωcm, after that, again using a rapid thermal annealing apparatus at 850 to 950 ° C. for 10
The Ti silicide film 7 is heat-treated for about 60 seconds in a nitrogen or inert gas atmosphere to cause a phase transition of the Ti silicide film 7 into a stable C54 structure and have a low resistance of 1.5 to 2.0 × 10 −5 Ωcm.
【００２５】Ｔｉシリサイド膜７をＣ４９構造からＣ５
４構造へ変化させるための第２回目の熱処理温度は、Ｔ
ｉシリサイド層７の幅や膜厚が小さいほど高温が必要と
なりまた、熱処理時間も長くなる。次に図１（ｆ）に示
すように基板全面にＢＰＳＧ膜を９を化学気相成長法
（ＣＶＤ法）により形成後、窒素雰囲気中で７５０〜１
０００℃の温度で１０〜３０分程度熱処理して、ＢＰＳ
Ｇ膜９をリフローして平坦化する。The Ti silicide film 7 is formed from C49 structure to C5.
The second heat treatment temperature for changing the structure to the 4 structure is T
The smaller the width and the film thickness of the i-silicide layer 7, the higher the temperature is, and the longer the heat treatment time is. Next, as shown in FIG. 1F, a BPSG film 9 is formed on the entire surface of the substrate by a chemical vapor deposition method (CVD method), and then 750 to 1 in a nitrogen atmosphere.
Heat treatment at a temperature of 000 ° C for 10 to 30 minutes to obtain BPS
The G film 9 is reflowed and flattened.
【００２６】その後、図１（ｇ）に示すようにＢＰＳＧ
膜９の所望の位置にＴｉシリサイド層７に達する接続孔
を通常のリソグラフィ技術、エッチング技術により形成
後、Ａｌ合金膜１０をスパッタリング法により形成し、
所望の形状にパターニングして、Ａｌ配線を形成する。Thereafter, as shown in FIG. 1 (g), BPSG
After forming a contact hole reaching the Ti silicide layer 7 at a desired position of the film 9 by a normal lithography technique and an etching technique, an Al alloy film 10 is formed by a sputtering method,
By patterning into a desired shape, Al wiring is formed.
【００２７】本実施例においては、シリコン上に形成さ
れた自然酸化膜５の除去を１０〜１００ｅＶの低エネル
ギーのＡｒイオンにより行なっているが、シリコンに損
傷を与えない。他の方法で行なってもよい。In this embodiment, the natural oxide film 5 formed on the silicon is removed by Ar ions with low energy of 10 to 100 eV, but it does not damage the silicon. Other methods may be used.
【００２８】例えば、水素を含むプラズマにより、自然
酸化膜５を完全してしてもよい。しかし、水素プラズマ
のみで還元するには基板温度を高温にしたり、あるいは
長時間を必要とするため、水素とＡｒの両方を含むプラ
ズマにて自然酸化膜５を除去することにより低温化やエ
ッチング時間の短縮がはかれる。ただし、この場合にお
いても、プラズマ中のＡｒイオンのエネルギーは１０〜
１００ｅＶ以下にする必要がある。For example, the natural oxide film 5 may be completed by plasma containing hydrogen. However, reducing with only hydrogen plasma requires a high substrate temperature or a long time. Therefore, by removing the natural oxide film 5 with plasma containing both hydrogen and Ar, lowering the temperature and etching time. Can be shortened. However, even in this case, the energy of Ar ions in the plasma is 10 to 10.
It must be 100 eV or less.
【００２９】このように低エネルギーのイオンで、しか
も高密度のプラズマを発生させるためには、電子サイク
ロトロン共鳴（ＥＣＲ）プラズマ源やヘリコン波プラズ
マ源などが適している。An electron cyclotron resonance (ECR) plasma source, a helicon wave plasma source, or the like is suitable for generating a high-density plasma with such low-energy ions.
【００３０】また、本実施例においては、シリコン上の
自然酸化膜５を除去後、すぐにＡｒ中に酸素や窒素を微
量に含む雰囲気中でＴｉ膜６形成しているが、図２に示
すように、酸素あるいは窒素を微量に含むＴｉ膜６の下
にＡｒのみでスパッタリング法により形成した純Ｔｉ膜
１１を２０ｎｍ以下の厚さに形成しても良い。その理由
は、自然酸化膜５を除去後、酸素あるいは窒素を含んだ
雰囲気にさらすことにより、Ｔｉ膜６の形成前にシリコ
ン表面が酸化あるいは窒化されることがあるためであ
る。In this embodiment, the Ti film 6 is formed immediately after the natural oxide film 5 on silicon is removed in an atmosphere containing a small amount of oxygen or nitrogen in Ar. As described above, the pure Ti film 11 formed by the sputtering method using only Ar may be formed under the Ti film 6 containing a small amount of oxygen or nitrogen to a thickness of 20 nm or less. The reason is that the surface of silicon may be oxidized or nitrided before the formation of the Ti film 6 by exposing the natural oxide film 5 to an atmosphere containing oxygen or nitrogen.
【００３１】純Ｔｉ膜１１の膜厚は、全Ｔｉ膜圧にもよ
るが、２０ｎｍ以下が良い。２０ｎｍ以上では本発明の
効果が薄れて、Ｔｉシリサイド膜が凝集しやすくなるた
めである。The thickness of the pure Ti film 11 is preferably 20 nm or less, though it depends on the total Ti film pressure. This is because if the thickness is 20 nm or more, the effect of the present invention is weakened and the Ti silicide film is likely to aggregate.
【００３２】Ｔｉ膜６を形成する際の酸素あるいは窒素
の分圧は１００ｐｐｍ以下ではＴｉ膜６中の酸素あるい
は窒素の濃度が低すぎ、十分にＴｉシリサイド膜の凝集
をおさえることができない。逆に１０００ｐｐｍ以上で
は、Ｔｉ膜６中の酸素あるいは、所望の膜厚のＴｉシリ
サイド層が得られなくなったりする。したがって酸素あ
るいは窒素の分圧は１００〜１０００ｐｐｍが望まし
い。When the partial pressure of oxygen or nitrogen at the time of forming the Ti film 6 is 100 ppm or less, the concentration of oxygen or nitrogen in the Ti film 6 is too low to sufficiently suppress the aggregation of the Ti silicide film. On the other hand, if it is 1000 ppm or more, oxygen in the Ti film 6 or a Ti silicide layer having a desired film thickness may not be obtained. Therefore, the partial pressure of oxygen or nitrogen is preferably 100 to 1000 ppm.
【００３３】次に本発明によりＴｉシリサイド層が凝集
しにくくなる理由を述べる。Next, the reason why the Ti silicide layer is less likely to aggregate according to the present invention will be described.
【００３４】まず、Ｔｉ膜を形成する前にシリコン上の
自然酸化膜をシリコンに損傷を与えずに除去し、完全に
自然酸化膜の無い状態でＴｉ膜を形成していること。次
にＴｉ膜を酸素あるいは窒素を微量に含んだ雰囲気でス
パッタリング法により形成することにより非常に小さな
粒径の酸素あるいは窒素を微量に含んだＴｉ膜を形成す
ること。以上の２つを組み合わせることにより、その後
の熱処理により形成されるＴｉシリサイド層は微視的に
も均一性は良くできる。また、Ｔｉ膜中に酸素を微量に
含ませてＴｉシリサイド層を形成した場合、図２に示す
ようにＴｉシリサイド層１３とシリコン基板１１の間に
酸素が折出し、酸素を多量に含んだ層１２が形成され、
この層によりその後、熱処理を加えてもＴｉシリサイド
層中にシリコンがさらに拡散するのを防止して、Ｔｉシ
リサイド層の凝集をおさえている。First, before forming the Ti film, the natural oxide film on the silicon is removed without damaging the silicon, and the Ti film is formed completely without the natural oxide film. Next, a Ti film is formed by a sputtering method in an atmosphere containing a small amount of oxygen or nitrogen to form a Ti film containing a very small amount of oxygen or nitrogen. By combining the above two, the Ti silicide layer formed by the subsequent heat treatment can be microscopically improved in uniformity. Further, when a Ti silicide layer is formed by containing a small amount of oxygen in the Ti film, oxygen breaks out between the Ti silicide layer 13 and the silicon substrate 11 as shown in FIG. 2, and a layer containing a large amount of oxygen. 12 is formed,
This layer prevents silicon from further diffusing into the Ti silicide layer even if a heat treatment is applied thereafter, and suppresses agglomeration of the Ti silicide layer.
【００３５】また、Ｔｉ膜中に窒素を微量に含ませてＴ
ｉシリサイド層を形成した場合、図３に示すように、Ｔ
ｉシリサイド層２３の粒界に窒化チタニウム（ＴｉＮ）
２２が折出し、これにより、その後の高温熱処理によ
り、Ｔｉシリサイドの結晶粒の２次成長を抑制し、凝集
をおさえている。In addition, when a trace amount of nitrogen is contained in the Ti film, T
When the i-silicide layer is formed, as shown in FIG.
Titanium nitride (TiN) is formed on the grain boundaries of the i-silicide layer 23.
No. 22 is projected, whereby the subsequent high temperature heat treatment suppresses secondary growth of Ti silicide crystal grains and suppresses agglomeration.
【００３６】以上説明したように、本発明により微細な
シリサイド層も低抵抗に形成でき、その後の高温熱処理
においてもシリサイド層の形状劣化による電気特性の劣
化を防ぐことができる。なお、本発明の高融点金属とし
ては、Ｔｉの他、Ｃｏ，Ｗ，Ｎｉ等の場合にも全く同様
の効果が有る。As described above, according to the present invention, a fine silicide layer can be formed with a low resistance, and deterioration of electrical characteristics due to the shape deterioration of the silicide layer can be prevented even in the subsequent high temperature heat treatment. Incidentally, as the refractory metal of the present invention, not only Ti but also Co, W, Ni and the like have exactly the same effect.
【００３７】[0037]
【発明の効果】以上説明したように本発明は、シリコン
上のシリコン酸化膜をシリコンに損傷を与えることなく
除去した後、再び自然酸化膜が形成されないように、大
気にさらすことなく、Ｔｉ膜を不活性ガス中に酸素ある
いは窒素を微量に含んだ雰囲気中にてスパッタリング法
にて形成しているので、その後、Ｔｉ膜とシリコンの反
応によりＴｉシリサイド層を形成した場合、Ｔｉ膜が凝
集しにくいという効果がある。As described above, according to the present invention, after the silicon oxide film on silicon is removed without damaging the silicon, the Ti film is not exposed to the atmosphere so that the natural oxide film is not formed again. Is formed by a sputtering method in an atmosphere containing a trace amount of oxygen or nitrogen in an inert gas. Therefore, when a Ti silicide layer is formed by the reaction of the Ti film and silicon after that, the Ti film aggregates. It has the effect of being difficult.
【００３８】具体的には、Ｔｉシリサイド層の幅が０．
５μｍ以下あるいは膜厚が５０ｎｍ以下と薄い場合、従
来の技術では７５０℃以上の熱処理でＴｉシリサイド層
は凝集して抵抗が増大したり断線してしまうが、７５０
℃以下の低温ではＣ５４構造の低抵抗のＴｉシリサイド
を形成することができない。また、仮にＣ５４構造がで
きたとしてもその後、ＢＰＳＧ膜を堆積して平坦化リフ
ローのための８００〜９００℃の熱処理によりＴｉシリ
サイド層が凝集してしまうが、これに対して本発明の方
法では、８５０〜９００℃程度の熱処理まで凝集をおさ
えることが可能であるため、Ｃ５４構造の低抵抗の微細
なＴｉシリサイド層を形成でき、またその後ＢＰＳＧ膜
を堆積して平坦化リフローのための熱処理を行なっても
Ｔｉシリサイド層は凝集せず、Ｔｉシリサイド層の抵抗
増大や断線を防止できるという効果がある。Specifically, the width of the Ti silicide layer is 0.
When the thickness is 5 μm or less or the film thickness is as thin as 50 nm or less, in the conventional technique, the heat treatment at 750 ° C. or more causes the Ti silicide layer to agglomerate to increase the resistance or break the wire.
It is not possible to form a low-resistance Ti silicide having a C54 structure at a low temperature of ℃ or less. Further, even if the C54 structure is formed, the Ti suicide layer is agglomerated after the BPSG film is deposited and heat treatment at 800 to 900 ° C. for planarization reflow is performed. Since it is possible to suppress the agglomeration until the heat treatment at about 850 to 900 ° C., a fine Ti silicide layer having a C54 structure and a low resistance can be formed, and then a BPSG film is deposited and heat treatment for planarization reflow is performed. Even if it is performed, the Ti silicide layer does not aggregate, and there is an effect that an increase in resistance of the Ti silicide layer and a disconnection can be prevented.
【図１】本発明の一実施例を説明する工程順の断面図。1A to 1C are cross-sectional views in order of steps, illustrating an embodiment of the present invention.
【図２】本発明の効果を説明する一例の断面図。FIG. 2 is a sectional view of an example for explaining the effect of the present invention.
【図３】本発明の効果を説明する他の例の断面図。FIG. 3 is a sectional view of another example for explaining the effect of the present invention.
【図４】従来技術の問題点を説明する断面図。FIG. 4 is a cross-sectional view illustrating a problem of the conventional technique.
１，１１，２１，３１ シリコン基板 ２ ゲート酸化膜 ３ ゲート多結晶シリコン電極 ４ シリコン酸化膜 ５ 自然酸化膜 ６ Ｔｉ膜 ７，１３，２３，３２ Ｔｉシリサイド膜 ８，２２ ＴｉＮ膜 ９ ＢＰＳＧ膜 １０ Ａｌ合金膜 １２ 酸素を多量に含んだ層 ３３ 粒界 1, 11, 21, 31 Silicon substrate 2 Gate oxide film 3 Gate polycrystalline silicon electrode 4 Silicon oxide film 5 Natural oxide film 6 Ti film 7, 13, 23, 32 Ti silicide film 8, 22 TiN film 9 BPSG film 10 Al Alloy film 12 Layer containing a large amount of oxygen 33 Grain boundary
Claims (8)
上に高融点金属を被着して高融点金属を形成し熱処理に
より前記シリコン基板あるいは多結晶シリコン層上に前
記高融点金属のシリサイド層を形成する工程を含む半導
体装置の製造方法において、前記高融点金属の被着に先
立ち、前記シリコン基板あるいは多結晶シリコン層上の
シリコン酸化膜を前記シリコン基板あるいは多結晶シリ
コン層に損傷を与えることなく除去する工程と、前記高
融点金属層を酸素あるいは窒素を微量に含む雰囲気中で
スパッタリングにより形成する工程とを同一真空室中で
行なうことを特徴とする半導体装置の製造方法。1. A refractory metal is deposited on a silicon substrate or a polycrystalline silicon layer to form a refractory metal, and a heat treatment is performed to form a silicide layer of the refractory metal on the silicon substrate or the polycrystalline silicon layer. In a method of manufacturing a semiconductor device including a step, prior to depositing the refractory metal, a silicon oxide film on the silicon substrate or the polycrystalline silicon layer is removed without damaging the silicon substrate or the polycrystalline silicon layer. A method of manufacturing a semiconductor device, wherein the step and the step of forming the refractory metal layer by sputtering in an atmosphere containing a small amount of oxygen or nitrogen are performed in the same vacuum chamber.
窒素の分圧が全圧の１００〜１０００ｐｐｍである請求
項１記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the partial pressure of oxygen or nitrogen in the sputtering atmosphere is 100 to 1000 ppm of the total pressure.
上のシリコン酸化膜の除去を、１０〜１００ｅＶの範囲
のエネルギを持った不活性ガスイオンのスパッタエッチ
ングにより行う請求項２記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 2, wherein the removal of the silicon oxide film on the silicon substrate or the polycrystalline silicon layer is performed by sputter etching of inert gas ions having an energy in the range of 10 to 100 eV. .
上のシリコン酸化膜の除去を、水素を含むプラズマにて
還元して行う請求項２記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 2, wherein the removal of the silicon oxide film on the silicon substrate or the polycrystalline silicon layer is carried out by reducing with plasma containing hydrogen.
上のシリコン酸化膜の除去を、水素と不活性ガスの混合
雰囲気のプラズマにより行ない、その不活性ガスイオン
のエネルギ範囲が１０〜１００ｅＶである請求項２記載
の半導体装置の製造方法。5. A silicon oxide film on a silicon substrate or a polycrystalline silicon layer is removed by plasma in a mixed atmosphere of hydrogen and an inert gas, and the energy range of the inert gas ions is 10 to 100 eV. 2. The method for manufacturing a semiconductor device according to 2.
求項３または５記載の半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 3, wherein the inert gas is argon (Ar).
半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein the refractory metal is Ti.
含む雰囲気でスパッタリングにより形成する前に前記高
融点金属を２０ｎｍ以下の厚さに不活性ガスのみでスパ
ッタリングにより形成する工程を含む請求項１記載の半
導体装置の製造方法。8. The method according to claim 1, further comprising the step of forming the refractory metal to a thickness of 20 nm or less with an inert gas alone before forming the refractory metal by sputtering in an atmosphere containing a trace amount of oxygen or nitrogen. A method for manufacturing a semiconductor device as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31143593A JP2682410B2 (en) | 1993-12-13 | 1993-12-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31143593A JP2682410B2 (en) | 1993-12-13 | 1993-12-13 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161660A true JPH07161660A (en) | 1995-06-23 |
| JP2682410B2 JP2682410B2 (en) | 1997-11-26 |
Family
ID=18017183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31143593A Expired - Fee Related JP2682410B2 (en) | 1993-12-13 | 1993-12-13 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682410B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333381B1 (en) * | 1999-06-23 | 2002-04-18 | 박종섭 | Method of forming gate for semiconductor device |
| KR100342827B1 (en) * | 1995-08-22 | 2002-11-04 | 주식회사 하이닉스반도체 | Method for forming barrier metal layer of semiconductor device |
| US6514804B1 (en) | 1999-05-20 | 2003-02-04 | Nec Corporation | Thin-film transistor and fabrication method thereof |
| KR100588686B1 (en) * | 2001-08-10 | 2006-06-13 | 동부일렉트로닉스 주식회사 | Method for manufacturing a silicide layer of semiconductor device |
| US7132341B2 (en) | 2000-10-20 | 2006-11-07 | Renesas Technology Corp. | Semiconductor integrated circuit device and the process of the same |
-
1993
- 1993-12-13 JP JP31143593A patent/JP2682410B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342827B1 (en) * | 1995-08-22 | 2002-11-04 | 주식회사 하이닉스반도체 | Method for forming barrier metal layer of semiconductor device |
| US6514804B1 (en) | 1999-05-20 | 2003-02-04 | Nec Corporation | Thin-film transistor and fabrication method thereof |
| KR100333381B1 (en) * | 1999-06-23 | 2002-04-18 | 박종섭 | Method of forming gate for semiconductor device |
| US7132341B2 (en) | 2000-10-20 | 2006-11-07 | Renesas Technology Corp. | Semiconductor integrated circuit device and the process of the same |
| KR100588686B1 (en) * | 2001-08-10 | 2006-06-13 | 동부일렉트로닉스 주식회사 | Method for manufacturing a silicide layer of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682410B2 (en) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US5831335A (en) | Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom | |
| US6022805A (en) | Method of fabricating semiconductor device with a multi-layered interconnection structure having a low contact resistance | |
| JP2692554B2 (en) | Method for manufacturing semiconductor device | |
| JP3329128B2 (en) | Method for manufacturing semiconductor device | |
| JP3195197B2 (en) | Conductor and method for manufacturing semiconductor device | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JP3305301B2 (en) | Method for forming electrode structure and method for manufacturing semiconductor device | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JP2682410B2 (en) | Method for manufacturing semiconductor device | |
| JPH08250451A (en) | Manufacture of semiconductor device | |
| JPH11354467A (en) | Semiconductor device and its manufacture | |
| US5882975A (en) | Method of fabricating salicide-structure semiconductor device | |
| JPH0774129A (en) | Semiconductor device and its manufacture | |
| JPH10150188A (en) | Manufacture of semiconductor device | |
| JPH10199829A (en) | Manufacture of semiconductor device | |
| JPH10270381A (en) | Manufacture of semiconductor device | |
| JPH05335330A (en) | Embedding-formation of connection hole | |
| JPH10335265A (en) | Manufacture of semiconductor device | |
| JPH1126397A (en) | Manufacture of semiconductor device | |
| JP2003051459A (en) | Method of forming silicide film for semiconductor element | |
| KR950006974B1 (en) | Fabricating method of semiconductor | |
| JPH07273066A (en) | Manufacture of semiconductor device | |
| JP2001068670A (en) | Fabrication of semiconductor device | |
| JP3067433B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |
|
| LAPS | Cancellation because of no payment of annual fees |