JP2002318782A - バスシステム - Google Patents
バスシステムInfo
- Publication number
- JP2002318782A JP2002318782A JP2001123054A JP2001123054A JP2002318782A JP 2002318782 A JP2002318782 A JP 2002318782A JP 2001123054 A JP2001123054 A JP 2001123054A JP 2001123054 A JP2001123054 A JP 2001123054A JP 2002318782 A JP2002318782 A JP 2002318782A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- bus
- clock
- dedicated
- bus master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】バスの転送効率を向上させたバスシステムを提
供する。 【解決手段】バスマスタ装置2は、スレーブ専用インタ
フェース3−aを介してスレーブ専用バス1−aに接続
され、スレーブ専用バス1−aにはスレーブ装置4−a
が直接に接続される。スレーブ専用インタフェース3−
aは、スレーブ装置4−aに適合させたバスプロトコル
に従ってコマンド,データをプロトコル変換する。ま
た、スレーブ専用インタフェース3−aは、スレーブ装
置の動作クロックCLK(a)を整数分周したクロック
にデータが同期するようにクロック変換してスレーブ専
用バス1−aに出力する。したがって、スレーブ専用バ
ス1−aとスレーブ装置4−aとの間にはプロトコル変
換が不要であり、クロック変換時の不整合が発生しない
ので、バスの転送効率が向上する。
供する。 【解決手段】バスマスタ装置2は、スレーブ専用インタ
フェース3−aを介してスレーブ専用バス1−aに接続
され、スレーブ専用バス1−aにはスレーブ装置4−a
が直接に接続される。スレーブ専用インタフェース3−
aは、スレーブ装置4−aに適合させたバスプロトコル
に従ってコマンド,データをプロトコル変換する。ま
た、スレーブ専用インタフェース3−aは、スレーブ装
置の動作クロックCLK(a)を整数分周したクロック
にデータが同期するようにクロック変換してスレーブ専
用バス1−aに出力する。したがって、スレーブ専用バ
ス1−aとスレーブ装置4−aとの間にはプロトコル変
換が不要であり、クロック変換時の不整合が発生しない
ので、バスの転送効率が向上する。
Description
【0001】
【発明の属する技術分野】本発明は、バスシステムに関
し、特に、バスマスタ装置とスレーブ装置との間でライ
ト/リードの高速化を図ったバスシステムに関する。
し、特に、バスマスタ装置とスレーブ装置との間でライ
ト/リードの高速化を図ったバスシステムに関する。
【0002】
【従来の技術】複数の装置が共有バスに接続されている
情報処理システムにおいては、調停回路を設けて複数の
バスマスタとなる装置(例えばプロセッサなど)からの
共有バスの使用権を調停する方法が一般的に使用されて
いる。このような古典的なバスシステムでは、バスマス
タ装置がバス使用権要求を調停回路に通知し、調停回路
からのバス使用権承認を受け取ってから共有バスの使用
を開始し、スレーブとなる装置(たとえばメインメモリ
など)に対するライトまたはリードを実行する。
情報処理システムにおいては、調停回路を設けて複数の
バスマスタとなる装置(例えばプロセッサなど)からの
共有バスの使用権を調停する方法が一般的に使用されて
いる。このような古典的なバスシステムでは、バスマス
タ装置がバス使用権要求を調停回路に通知し、調停回路
からのバス使用権承認を受け取ってから共有バスの使用
を開始し、スレーブとなる装置(たとえばメインメモリ
など)に対するライトまたはリードを実行する。
【0003】図6は、古典的な第1の従来例のバスシス
テムの構成を示す図である。共有バス10には、バスマ
スタ装置2−1,2−2および2−3が、それぞれ共有
バス用インタフェース7−1,7−2および7−3を介
して接続され、スレーブ装置9−1,9−2,9−3
が、それぞれ共有バス用インタフェース8−1,8−2
および8−3を介して接続されている。調停回路11
は、共有バス用インタフェース7−1を介してバスマス
タ装置2−1のバス使用権要求REQ(1)を受けたと
きに、共有バス10が使用中でなく、競合するバス使用
権要求もない場合には、バス使用権承認GNT(1)を
共有バス用インタフェース7−1に通知する。同様に、
調停回路11は、共有バス用インタフェース7−2を介
してバスマスタ装置2−2からのバス使用権要求REQ
(2)を受けたときに、共有バス10が使用中でなく、
競合するバス使用権要求もない場合には、バス使用権承
認GNT(2)を共有バス用インタフェース7−2に通
知し、また、共有バス用インタフェース7−3を介して
バスマスタ装置2−3からのバス使用権要求REQ
(3)を受けたときに、共有バス10が使用中でなく、
競合するバス使用権要求もない場合には、バス使用権承
認GNT(3)を共有バス用インタフェース7−3に通
知する。複数のバスマスタ装置からのバス使用権要求が
競合する場合には、調停回路11に組み込まれた優先順
位決定法に基づいて調停し、優先度の最も高い1個のバ
スマスタ装置のみにバス使用権承認を通知する。したが
って同時にアクセス可能なバスマスタ装置とスレーブ装
置の組は、最大でも1組だけであるため、基本的な転送
効率の制限が存在する。
テムの構成を示す図である。共有バス10には、バスマ
スタ装置2−1,2−2および2−3が、それぞれ共有
バス用インタフェース7−1,7−2および7−3を介
して接続され、スレーブ装置9−1,9−2,9−3
が、それぞれ共有バス用インタフェース8−1,8−2
および8−3を介して接続されている。調停回路11
は、共有バス用インタフェース7−1を介してバスマス
タ装置2−1のバス使用権要求REQ(1)を受けたと
きに、共有バス10が使用中でなく、競合するバス使用
権要求もない場合には、バス使用権承認GNT(1)を
共有バス用インタフェース7−1に通知する。同様に、
調停回路11は、共有バス用インタフェース7−2を介
してバスマスタ装置2−2からのバス使用権要求REQ
(2)を受けたときに、共有バス10が使用中でなく、
競合するバス使用権要求もない場合には、バス使用権承
認GNT(2)を共有バス用インタフェース7−2に通
知し、また、共有バス用インタフェース7−3を介して
バスマスタ装置2−3からのバス使用権要求REQ
(3)を受けたときに、共有バス10が使用中でなく、
競合するバス使用権要求もない場合には、バス使用権承
認GNT(3)を共有バス用インタフェース7−3に通
知する。複数のバスマスタ装置からのバス使用権要求が
競合する場合には、調停回路11に組み込まれた優先順
位決定法に基づいて調停し、優先度の最も高い1個のバ
スマスタ装置のみにバス使用権承認を通知する。したが
って同時にアクセス可能なバスマスタ装置とスレーブ装
置の組は、最大でも1組だけであるため、基本的な転送
効率の制限が存在する。
【0004】この第1の従来例においては、各バスマス
タ装置は、スレーブ装置へのアクセスのために、それぞ
れに特有のコマンドを有し、また、それぞれ個別の動作
周波数のクロックCLK(M1),CLK(M2),C
LK(M3)で動作する。同様に、各スレーブ装置は、
バスマスタ装置との応答のために、それぞれに特有のコ
マンドを有し、また、それぞれ個別の動作周波数のクロ
ックCLK(S1),CLK(S2),CLK(S3)
で動作する。共有バス10のプロトコルと動作周波数C
LK(10)は、通常は、バスマスタ装置およびスレー
ブ装置の何れからも独立に設定されている。このため
に、バスマスタ装置から共有バス10に対象スレーブ装
置をアクセスするコマンド,データを出力する場合に
は、プロトコル変換とクロック変換が必要であり、スレ
ーブ装置が共有バス10からコマンド,データを入力す
る場合にもプロトコル変換とクロック変換が必要であ
る。同様に、スレーブ装置から共有バス10にコマン
ド,データを出力する場合には、プロトコル変換とクロ
ック変換が必要であり、バスマスタ装置が共有バス10
からコマンド,データを入力する場合にもプロトコル変
換とクロック変換が必要である。
タ装置は、スレーブ装置へのアクセスのために、それぞ
れに特有のコマンドを有し、また、それぞれ個別の動作
周波数のクロックCLK(M1),CLK(M2),C
LK(M3)で動作する。同様に、各スレーブ装置は、
バスマスタ装置との応答のために、それぞれに特有のコ
マンドを有し、また、それぞれ個別の動作周波数のクロ
ックCLK(S1),CLK(S2),CLK(S3)
で動作する。共有バス10のプロトコルと動作周波数C
LK(10)は、通常は、バスマスタ装置およびスレー
ブ装置の何れからも独立に設定されている。このため
に、バスマスタ装置から共有バス10に対象スレーブ装
置をアクセスするコマンド,データを出力する場合に
は、プロトコル変換とクロック変換が必要であり、スレ
ーブ装置が共有バス10からコマンド,データを入力す
る場合にもプロトコル変換とクロック変換が必要であ
る。同様に、スレーブ装置から共有バス10にコマン
ド,データを出力する場合には、プロトコル変換とクロ
ック変換が必要であり、バスマスタ装置が共有バス10
からコマンド,データを入力する場合にもプロトコル変
換とクロック変換が必要である。
【0005】図7(a),(b)は、共有バス用インタ
ーフェースの内部構成例を示す図である。図6の第1の
従来例で、調停回路11よりバス使用権承認GNT(M
1)が通知され、バスマスタ装置2−1からスレーブ装
置9−1へのデータライトを実行する場合を例としてい
る。バスマスタ装置2−1に接続された共有バス用イン
タフェース7−1では、 図7(a)のように、バスマ
スタ装置2−1からのコマンド,データを含む信号Sm
が、プロトコル変換部12で共有バス10のプロトコル
に適合した信号S1に変換され、クロック変換部13で
共有バス10のクロックCLK(10)に同期した信号
Sbに変換されて共有バス10に出力される。スレーブ
装置9−1に接続された共有バス用インタフェース8−
1では、図7(b)のように、共有バス10から信号S
bを入力してクロック変換部14でスレーブ装置9−1
の動作クロックCLK(S1)に同期した信号S2に変
換し、プロトコル変換部15でスレーブ装置9−1に適
合したコマンド、データの信号Ssに変換してデータの
ライトが実行される。
ーフェースの内部構成例を示す図である。図6の第1の
従来例で、調停回路11よりバス使用権承認GNT(M
1)が通知され、バスマスタ装置2−1からスレーブ装
置9−1へのデータライトを実行する場合を例としてい
る。バスマスタ装置2−1に接続された共有バス用イン
タフェース7−1では、 図7(a)のように、バスマ
スタ装置2−1からのコマンド,データを含む信号Sm
が、プロトコル変換部12で共有バス10のプロトコル
に適合した信号S1に変換され、クロック変換部13で
共有バス10のクロックCLK(10)に同期した信号
Sbに変換されて共有バス10に出力される。スレーブ
装置9−1に接続された共有バス用インタフェース8−
1では、図7(b)のように、共有バス10から信号S
bを入力してクロック変換部14でスレーブ装置9−1
の動作クロックCLK(S1)に同期した信号S2に変
換し、プロトコル変換部15でスレーブ装置9−1に適
合したコマンド、データの信号Ssに変換してデータの
ライトが実行される。
【0006】図7(c)は、プロトコル変換によって生
じる転送効率の低下を説明する動作タイミング図であ
る。説明を簡易化するために、バスマスタ装置2−1の
クロックCLK(M1)、共有バス10のクロックCL
K(10)およびスレーブ装置9−1のクロックCLK
(S1)が同一であるとし、プロトコル変換には2クロ
ックサイクルを要するものとする。すなわち、バスマス
タ装置2−1から共有バス10を介してライトコマンド
WCおよびライトデータD0,D1,D2,D3を転送
してデータのライトを実行する場合には、バスマスタ装
置2−1側の共有バス用インタフェース7−1において
と、スレーブ9−1側の共有バス用インタフェース8−
1においての計2回のプロトコル変換が必要であるの
で、図7(c)のように、プロトコル変換によって生じ
る遅延Tpは4クロックサイクルとなる。データリード
の場合には、リードコマンドがバスマスタ装置2−1か
ら共有バス10を介してスレーブ装置9−1に送られる
ときに2回のプロトコル変換が発生し、リードデータが
スレーブ装置9−1から共有バス10を介してバスマス
タ装置2−1に送られるときにも2回のプロトコル変換
が発生するので、合計4回のプロトコル変換すなわち8
クロックサイクルの遅延が発生する。
じる転送効率の低下を説明する動作タイミング図であ
る。説明を簡易化するために、バスマスタ装置2−1の
クロックCLK(M1)、共有バス10のクロックCL
K(10)およびスレーブ装置9−1のクロックCLK
(S1)が同一であるとし、プロトコル変換には2クロ
ックサイクルを要するものとする。すなわち、バスマス
タ装置2−1から共有バス10を介してライトコマンド
WCおよびライトデータD0,D1,D2,D3を転送
してデータのライトを実行する場合には、バスマスタ装
置2−1側の共有バス用インタフェース7−1において
と、スレーブ9−1側の共有バス用インタフェース8−
1においての計2回のプロトコル変換が必要であるの
で、図7(c)のように、プロトコル変換によって生じ
る遅延Tpは4クロックサイクルとなる。データリード
の場合には、リードコマンドがバスマスタ装置2−1か
ら共有バス10を介してスレーブ装置9−1に送られる
ときに2回のプロトコル変換が発生し、リードデータが
スレーブ装置9−1から共有バス10を介してバスマス
タ装置2−1に送られるときにも2回のプロトコル変換
が発生するので、合計4回のプロトコル変換すなわち8
クロックサイクルの遅延が発生する。
【0007】図8は、クロック変換とそれによる転送効
率への影響を説明する図である。説明を簡易化するため
に、プロトコル変換による遅れがないものとして説明す
る。同期クロックを高速のクロックから低速のクロック
に変換する場合には、例えば図8(a)の同期クロック
変換回路16を用いて変換することができ、逆に、低速
のクロックから高速のクロックに変換するときには、例
えば図8(b)の同期クロック変換回路17を用いて変
換することができる。クロック変換部13,14のそれ
ぞれの内部には、同期クロック変換回路16および17
を備えている。図8(c)は、バスマスタ装置2−1の
クロック動作CLK(M1)の周波数を150MHzと
し、共有バス10の動作クロックCLK(10)の周波
数を60MHzとし、スレーブ装置9−1の動作クロッ
クCLK(S1)の周波数を100MHzとした場合の
動作タイミング図である。バスマスタ装置2−1は、ク
ロックCLK(M1)の立ち上がりに同期して6.7n
s毎にライトデータD0,D1,D2,D3を共有バス
用インタフェース7−1に信号Smとして出力する。ラ
イトデータD0,D1,D2,D3は、共有バス用イン
タフェース7−1のクロック変換部13内の同期クロッ
ク変換回路16において同期クロックの変換が行われ、
共有バス10の動作クロックCLK(10)の立ち上が
りに同期して16.7ns毎に信号Sbとして転送さ
れ、共有バス用インタフェース8−1のクロック変換部
14内の同期クロック変換回路17において同期クロッ
クの変換が行われて信号Ssとしてスレーブ装置9−1
に入力される。
率への影響を説明する図である。説明を簡易化するため
に、プロトコル変換による遅れがないものとして説明す
る。同期クロックを高速のクロックから低速のクロック
に変換する場合には、例えば図8(a)の同期クロック
変換回路16を用いて変換することができ、逆に、低速
のクロックから高速のクロックに変換するときには、例
えば図8(b)の同期クロック変換回路17を用いて変
換することができる。クロック変換部13,14のそれ
ぞれの内部には、同期クロック変換回路16および17
を備えている。図8(c)は、バスマスタ装置2−1の
クロック動作CLK(M1)の周波数を150MHzと
し、共有バス10の動作クロックCLK(10)の周波
数を60MHzとし、スレーブ装置9−1の動作クロッ
クCLK(S1)の周波数を100MHzとした場合の
動作タイミング図である。バスマスタ装置2−1は、ク
ロックCLK(M1)の立ち上がりに同期して6.7n
s毎にライトデータD0,D1,D2,D3を共有バス
用インタフェース7−1に信号Smとして出力する。ラ
イトデータD0,D1,D2,D3は、共有バス用イン
タフェース7−1のクロック変換部13内の同期クロッ
ク変換回路16において同期クロックの変換が行われ、
共有バス10の動作クロックCLK(10)の立ち上が
りに同期して16.7ns毎に信号Sbとして転送さ
れ、共有バス用インタフェース8−1のクロック変換部
14内の同期クロック変換回路17において同期クロッ
クの変換が行われて信号Ssとしてスレーブ装置9−1
に入力される。
【0008】ここで、共有バス10の動作クロックCL
K(10)の周期がスレーブ装置9−1の動作クロック
CLK(S1)の周期のN(N≧1の正整数)倍または
(1/N)の関係でない場合には、両方のクロックの立
ち上がりエッジが揃わないため、クロック変換時に共有
バスからのデータ出力タイミングとスレーブ装置のデー
タ入力タイミングとの間に不整合が生じる。すなわち、
スレーブ装置9−1に入力される信号Ssでは、データ
D0,D1,D2,D3が連続または一定クロックサイ
クルおきに出現するような単純な関係になることが保証
されず、この例では、図8(c)のように、データD0
とデータD1との間が1クロックサイクル空いて入力さ
れ、データD1とデータD2は連続して入力され、デー
タD2とデータD3との間が1クロックサイクル空くと
いうように単純ではなくなるので、D0〜D3を連続し
たアドレスに対応するデータとして受け取るには共有バ
ス用インタフェース8−1またはスレーブ装置9−1の
いずれかにこれに合わせたタイミングでデータ取り込み
を行う付加回路が余分に必要となり、共有バス用インタ
フェース8−1またはスレーブ装置9−1の遅延を増大
させて転送効率を低下させる。同様のクロック周波数の
不整合による入力データ配列の複雑化は、スレーブ装置
9−1からのリードデータがバスマスタ装置2−1側の
共有バス用インタフェース7−1においても発生する
が、これが発生するのはデータのリードのときだけであ
るのに対して、スレーブ装置9−1側の共有バス用イン
タフェース8−1において発生する場合は、ライトとリ
ードの両方で発生するので、スレーブ装置側で発生する
クロック周波数の不整合の方が、転送効率の低下への影
響が大きい。このように、第1の従来例では、クロック
変換による転送効率の低下と、プロトコル変換による転
送効率低下との両方が作用する。
K(10)の周期がスレーブ装置9−1の動作クロック
CLK(S1)の周期のN(N≧1の正整数)倍または
(1/N)の関係でない場合には、両方のクロックの立
ち上がりエッジが揃わないため、クロック変換時に共有
バスからのデータ出力タイミングとスレーブ装置のデー
タ入力タイミングとの間に不整合が生じる。すなわち、
スレーブ装置9−1に入力される信号Ssでは、データ
D0,D1,D2,D3が連続または一定クロックサイ
クルおきに出現するような単純な関係になることが保証
されず、この例では、図8(c)のように、データD0
とデータD1との間が1クロックサイクル空いて入力さ
れ、データD1とデータD2は連続して入力され、デー
タD2とデータD3との間が1クロックサイクル空くと
いうように単純ではなくなるので、D0〜D3を連続し
たアドレスに対応するデータとして受け取るには共有バ
ス用インタフェース8−1またはスレーブ装置9−1の
いずれかにこれに合わせたタイミングでデータ取り込み
を行う付加回路が余分に必要となり、共有バス用インタ
フェース8−1またはスレーブ装置9−1の遅延を増大
させて転送効率を低下させる。同様のクロック周波数の
不整合による入力データ配列の複雑化は、スレーブ装置
9−1からのリードデータがバスマスタ装置2−1側の
共有バス用インタフェース7−1においても発生する
が、これが発生するのはデータのリードのときだけであ
るのに対して、スレーブ装置9−1側の共有バス用イン
タフェース8−1において発生する場合は、ライトとリ
ードの両方で発生するので、スレーブ装置側で発生する
クロック周波数の不整合の方が、転送効率の低下への影
響が大きい。このように、第1の従来例では、クロック
変換による転送効率の低下と、プロトコル変換による転
送効率低下との両方が作用する。
【0009】図9は、クロック変換およびプロトコル変
換による転送効率の低下を改善した第2の従来例のバス
システムの構成を示す図である。共有バス21には共有
バス用インタフェース23−1,23−2,23−3を
介してバスマスタ装置22−1,22−2,22−3が
接続され、調停回路26が設けられてそれぞれのバスマ
スタ装置からのバス使用権要求を調停して1個のバスマ
スタ装置のみにバス使用権承認を通知する点では第1の
従来例と同様であるが、スレーブ装置24−1がバスマ
スタ装置22−1に専属したスレーブ装置として共有バ
ス21を介さずに直接に接続され、スレーブ装置24−
2がバスマスタ装置22−2に専属したスレーブ装置と
して直接に接続されている点が異なっている。スレーブ
装置24−1とバスマスタ装置22−1とを共通のクロ
ックCLK(M1S1)で動作させてクロック変換を不
要とし、また、マスタ装置とスレーブ装置とに共通に設
定したコマンドを用意することによりプロトコル変換を
不要にできるので、バスマスタ装置22−1のスレーブ
装置24−1に対するライトおよびリードの効率向上が
得られる。同様に、バスマスタ装置22−2のスレーブ
装置24−2に対するライトおよびリードについても効
率向上が可能となる。さらに、この第2の従来例では、
バスマスタ装置22−1のスレーブ装置24−1に対す
るリードまたはライトと、バスマスタ装置22−2のス
レーブ装置24−2に対するリードまたはライトとを並
行して同時に実行できるので、さらに大きなデータ転送
効率の向上が得られる。
換による転送効率の低下を改善した第2の従来例のバス
システムの構成を示す図である。共有バス21には共有
バス用インタフェース23−1,23−2,23−3を
介してバスマスタ装置22−1,22−2,22−3が
接続され、調停回路26が設けられてそれぞれのバスマ
スタ装置からのバス使用権要求を調停して1個のバスマ
スタ装置のみにバス使用権承認を通知する点では第1の
従来例と同様であるが、スレーブ装置24−1がバスマ
スタ装置22−1に専属したスレーブ装置として共有バ
ス21を介さずに直接に接続され、スレーブ装置24−
2がバスマスタ装置22−2に専属したスレーブ装置と
して直接に接続されている点が異なっている。スレーブ
装置24−1とバスマスタ装置22−1とを共通のクロ
ックCLK(M1S1)で動作させてクロック変換を不
要とし、また、マスタ装置とスレーブ装置とに共通に設
定したコマンドを用意することによりプロトコル変換を
不要にできるので、バスマスタ装置22−1のスレーブ
装置24−1に対するライトおよびリードの効率向上が
得られる。同様に、バスマスタ装置22−2のスレーブ
装置24−2に対するライトおよびリードについても効
率向上が可能となる。さらに、この第2の従来例では、
バスマスタ装置22−1のスレーブ装置24−1に対す
るリードまたはライトと、バスマスタ装置22−2のス
レーブ装置24−2に対するリードまたはライトとを並
行して同時に実行できるので、さらに大きなデータ転送
効率の向上が得られる。
【0010】
【発明が解決しようとする課題】しかしながら、図9の
第2の従来例において、例えばバスマスタ装置22−3
がスレーブ装置24−1にアクセスする場合には、共有
バス用インタフェース23−3,共有バス21,共有バ
ス用インタフェース23−1およびバスマスタ22−1
を経由してスレーブ24−1にアクセスするために、第
1の従来例と同様に、ライトアクセスでは2回のプロト
コル変換が必要となり、リードアクセスでは4回のプロ
トコル変換が必要である。また、クロック変換において
も、バスマスタ装置22−3のクロックCLK(M3)
から共有バス21のクロックCLK(21)に変換し、
さらにバスマスタ装置22−1およびスレーブ装置24
−1に共通のクロックCLK(M1S1)に変換するの
で、共有バス21のクロックCLK(21)とバスマス
タ装置22−1およびスレーブ装置24−1に共通のク
ロックCLK(M1S1)との関係によっては、第1の
従来例と同様に転送効率への影響が生じることになる。
バスマスタ装置22−2から他のバスマスタに専属する
スレーブ24−1をアクセスする場合も同様の状態が生
じるので、プロトコル変換およびクロック変換による性
能低下が部分的に改善されたに過ぎない。
第2の従来例において、例えばバスマスタ装置22−3
がスレーブ装置24−1にアクセスする場合には、共有
バス用インタフェース23−3,共有バス21,共有バ
ス用インタフェース23−1およびバスマスタ22−1
を経由してスレーブ24−1にアクセスするために、第
1の従来例と同様に、ライトアクセスでは2回のプロト
コル変換が必要となり、リードアクセスでは4回のプロ
トコル変換が必要である。また、クロック変換において
も、バスマスタ装置22−3のクロックCLK(M3)
から共有バス21のクロックCLK(21)に変換し、
さらにバスマスタ装置22−1およびスレーブ装置24
−1に共通のクロックCLK(M1S1)に変換するの
で、共有バス21のクロックCLK(21)とバスマス
タ装置22−1およびスレーブ装置24−1に共通のク
ロックCLK(M1S1)との関係によっては、第1の
従来例と同様に転送効率への影響が生じることになる。
バスマスタ装置22−2から他のバスマスタに専属する
スレーブ24−1をアクセスする場合も同様の状態が生
じるので、プロトコル変換およびクロック変換による性
能低下が部分的に改善されたに過ぎない。
【0011】図10は、特開2000−339269号
公報に記載された第3の従来例のバスシステムの構成を
示す図である。第3の従来例では、バスマスタ装置(ト
ランスポートデコーダ、マイコン)と対応して設けられ
た複数のマスタバスと、スレーブ装置(周辺I/O、低
速アクセス主記憶、高速アクセス主記憶)と対応して設
けられた複数のスレーブバスと、バスマスタ装置からの
接続要求に基づいてマスタバスとスレーブバスとを接続
するクロスバススイッチとで構成されている。クロスバ
ススイッチ31の調停回路32によりスイッチ33を閉
とすることによりマスタバス34とスレーブバス35と
を接続することができ、調停回路36によりスイッチ3
7を閉とすることによりマスタバス38とスレーブバス
39とを接続することができるので、第2の従来例と同
様に、バスマスタ装置とスレーブ装置との複数の組で同
時にアクセスすることが可能であり、しかも同時にアク
セスできるバスマスタ装置とスレーブ装置との組み合わ
せが第2の従来例のように固定されていないので、転送
効率の向上に有効である。しかしながら、特開2000
−339269号公報には、バスマスタ装置、マスタバ
ス、スレーブバス、スレーブ装置のプロトコルおよびク
ロックについての記載が全くないため、プロトコル変換
およびクロック変換がどのように行われるのかについて
明らかにされていない。
公報に記載された第3の従来例のバスシステムの構成を
示す図である。第3の従来例では、バスマスタ装置(ト
ランスポートデコーダ、マイコン)と対応して設けられ
た複数のマスタバスと、スレーブ装置(周辺I/O、低
速アクセス主記憶、高速アクセス主記憶)と対応して設
けられた複数のスレーブバスと、バスマスタ装置からの
接続要求に基づいてマスタバスとスレーブバスとを接続
するクロスバススイッチとで構成されている。クロスバ
ススイッチ31の調停回路32によりスイッチ33を閉
とすることによりマスタバス34とスレーブバス35と
を接続することができ、調停回路36によりスイッチ3
7を閉とすることによりマスタバス38とスレーブバス
39とを接続することができるので、第2の従来例と同
様に、バスマスタ装置とスレーブ装置との複数の組で同
時にアクセスすることが可能であり、しかも同時にアク
セスできるバスマスタ装置とスレーブ装置との組み合わ
せが第2の従来例のように固定されていないので、転送
効率の向上に有効である。しかしながら、特開2000
−339269号公報には、バスマスタ装置、マスタバ
ス、スレーブバス、スレーブ装置のプロトコルおよびク
ロックについての記載が全くないため、プロトコル変換
およびクロック変換がどのように行われるのかについて
明らかにされていない。
【0012】本発明の目的は、バスマスタ装置からスレ
ーブ装置へデータをライトする場合およびバスマスタ装
置がスレーブ装置からデータをリードする場合において
生じるプロトコル変換の回数を減らして処理のオーバー
ヘッドを低減し、また、ライトとリードの両方に影響す
るバスのクロックからスレーブ装置のクロックへのクロ
ック変換における不整合が発生しないようにしてバスの
転送効率を向上させたバスシステムを提供することにあ
る。
ーブ装置へデータをライトする場合およびバスマスタ装
置がスレーブ装置からデータをリードする場合において
生じるプロトコル変換の回数を減らして処理のオーバー
ヘッドを低減し、また、ライトとリードの両方に影響す
るバスのクロックからスレーブ装置のクロックへのクロ
ック変換における不整合が発生しないようにしてバスの
転送効率を向上させたバスシステムを提供することにあ
る。
【0013】
【課題を解決するための手段】本発明の第1の発明のバ
スシステムは、バスマスタ装置と、m(m≧2の正整
数)個のスレーブ装置と、それぞれのスレーブ装置に専
用に接続され対応するスレーブ装置のコマンドおよびデ
ータに適当なプロトコルが定められ前記対応するスレー
ブ装置の動作クロックの周期のn(n≧1の正整数)
倍、(n/2)倍、(1/n)または(2/n)の周期
のクロックで動作するm個のスレーブ専用バスと、前記
バスマスタ装置とそれぞれのスレーブ専用バスとの間に
設けられ前記バスマスタ装置の入出力のコマンドおよび
データとスレーブ専用バスのプロトコルに従ったコマン
ドおよびデータとの間の相互変換を行うとともにスレー
ブ専用バスの動作クロックとバスマスタ装置の動作クロ
ックとの間のクロック変換を行うm個のスレーブ専用イ
ンタフェースとを備えて構成される。
スシステムは、バスマスタ装置と、m(m≧2の正整
数)個のスレーブ装置と、それぞれのスレーブ装置に専
用に接続され対応するスレーブ装置のコマンドおよびデ
ータに適当なプロトコルが定められ前記対応するスレー
ブ装置の動作クロックの周期のn(n≧1の正整数)
倍、(n/2)倍、(1/n)または(2/n)の周期
のクロックで動作するm個のスレーブ専用バスと、前記
バスマスタ装置とそれぞれのスレーブ専用バスとの間に
設けられ前記バスマスタ装置の入出力のコマンドおよび
データとスレーブ専用バスのプロトコルに従ったコマン
ドおよびデータとの間の相互変換を行うとともにスレー
ブ専用バスの動作クロックとバスマスタ装置の動作クロ
ックとの間のクロック変換を行うm個のスレーブ専用イ
ンタフェースとを備えて構成される。
【0014】第2の発明のバスシステムは、m(m≧2
の正整数)個のスレーブ装置と、それぞれのスレーブ装
置に専用に接続され対応するスレーブ装置に適合したプ
ロトコルが定められ前記対応するスレーブ装置の動作ク
ロックの周期のn(n≧1の正整数)倍、(n/2)
倍、(1/n)または(2/n)の周期のクロックで動
作するm個のスレーブ専用バスと、k(k≧1)個のバ
スマスタ装置と、前記k個のバスマスタ装置のそれぞれ
と前記m個のスレーブ専用バスとの間に選択的に設けら
れ一方の接続先のバスマスタ装置の入出力のコマンドお
よびデータと他方の接続先のスレーブ専用バスのプロト
コルに従ったコマンドおよびデータとの間の相互変換を
行うとともに前記一方の接続先のバスマスタ装置の動作
クロックと前記他方の接続先のスレーブ専用バスの動作
クロックとの間のクロック変換を行う複数のスレーブ専
用インタフェースとを備えて構成される。
の正整数)個のスレーブ装置と、それぞれのスレーブ装
置に専用に接続され対応するスレーブ装置に適合したプ
ロトコルが定められ前記対応するスレーブ装置の動作ク
ロックの周期のn(n≧1の正整数)倍、(n/2)
倍、(1/n)または(2/n)の周期のクロックで動
作するm個のスレーブ専用バスと、k(k≧1)個のバ
スマスタ装置と、前記k個のバスマスタ装置のそれぞれ
と前記m個のスレーブ専用バスとの間に選択的に設けら
れ一方の接続先のバスマスタ装置の入出力のコマンドお
よびデータと他方の接続先のスレーブ専用バスのプロト
コルに従ったコマンドおよびデータとの間の相互変換を
行うとともに前記一方の接続先のバスマスタ装置の動作
クロックと前記他方の接続先のスレーブ専用バスの動作
クロックとの間のクロック変換を行う複数のスレーブ専
用インタフェースとを備えて構成される。
【0015】第3の発明のバスシステムは、m(m≧1
の正整数)個の第1グループのスレーブ装置と、前記第
1グループのスレーブ装置のそれぞれに専用に接続され
対応するスレーブ装置に適合したプロトコルが定められ
前記対応するスレーブ装置の動作クロックの周期のn
(n≧1の正整数)倍、(n/2)倍、(1/n)また
は(2/n)の周期のクロックで動作するm個のスレー
ブ専用バスと、複数の第2グループのスレーブ装置と、
固有のプロトコルが定められ固有のクロックで動作する
共有バスと、前記第2グループのスレーブ装置のそれぞ
れと前記共有バスとの間に設けられ前記第2グループの
スレーブ装置の入出力のコマンドおよびデータと共有バ
スに固有のプロトコルに従ったコマンドおよびデータと
の間の相互変換を行うとともに前記第2グループのスレ
ーブ装置のそれぞれの動作クロックと前記共有バスの固
有の動作クロックとの間のクロック変換を行う複数の共
有バス用スレーブ側インタフェースと、k(k≧1)個
のバスマスタ装置と、前記k個のバスマスタ装置のそれ
ぞれと前記m個のスレーブ専用バスとの間に選択的に設
けられ一方の接続先のバスマスタ装置の入出力のコマン
ドおよびデータと他方の接続先のスレーブ専用バスのプ
ロトコルに従ったコマンドおよびデータとの間の相互変
換を行うとともに前記一方の接続先のバスマスタ装置の
動作クロックと前記他方の接続先のスレーブ専用バスの
動作クロックとの間のクロック変換を行う複数のスレー
ブ専用インタフェースと、前記k個のバスマスタ装置の
それぞれと前記共有バスとの間に選択的に設けられバス
マスタ装置の入出力のコマンドおよびデータと前記共有
バスに固有のプロトコルに従ったコマンドおよびデータ
との間の相互変換を行うとともにバスマスタ装置の動作
クロックと前記共有バスの固有の動作クロックとの間の
クロック変換を行う複数のバスマスタ側共有バス用イン
タフェースとを備えて構成される。
の正整数)個の第1グループのスレーブ装置と、前記第
1グループのスレーブ装置のそれぞれに専用に接続され
対応するスレーブ装置に適合したプロトコルが定められ
前記対応するスレーブ装置の動作クロックの周期のn
(n≧1の正整数)倍、(n/2)倍、(1/n)また
は(2/n)の周期のクロックで動作するm個のスレー
ブ専用バスと、複数の第2グループのスレーブ装置と、
固有のプロトコルが定められ固有のクロックで動作する
共有バスと、前記第2グループのスレーブ装置のそれぞ
れと前記共有バスとの間に設けられ前記第2グループの
スレーブ装置の入出力のコマンドおよびデータと共有バ
スに固有のプロトコルに従ったコマンドおよびデータと
の間の相互変換を行うとともに前記第2グループのスレ
ーブ装置のそれぞれの動作クロックと前記共有バスの固
有の動作クロックとの間のクロック変換を行う複数の共
有バス用スレーブ側インタフェースと、k(k≧1)個
のバスマスタ装置と、前記k個のバスマスタ装置のそれ
ぞれと前記m個のスレーブ専用バスとの間に選択的に設
けられ一方の接続先のバスマスタ装置の入出力のコマン
ドおよびデータと他方の接続先のスレーブ専用バスのプ
ロトコルに従ったコマンドおよびデータとの間の相互変
換を行うとともに前記一方の接続先のバスマスタ装置の
動作クロックと前記他方の接続先のスレーブ専用バスの
動作クロックとの間のクロック変換を行う複数のスレー
ブ専用インタフェースと、前記k個のバスマスタ装置の
それぞれと前記共有バスとの間に選択的に設けられバス
マスタ装置の入出力のコマンドおよびデータと前記共有
バスに固有のプロトコルに従ったコマンドおよびデータ
との間の相互変換を行うとともにバスマスタ装置の動作
クロックと前記共有バスの固有の動作クロックとの間の
クロック変換を行う複数のバスマスタ側共有バス用イン
タフェースとを備えて構成される。
【0016】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。図1は、本発明の第1実施形態の
バスシステムの構成を示す図である。バスマスタ装置2
は、スレーブ専用インタフェース3−aを介してスレー
ブ専用バス1−aに接続され、スレーブ専用バス1−a
にはスレーブ装置4−aが直接に接続されている。同様
に、バスマスタ装置2は、スレーブ専用インタフェース
3−bを介してスレーブ専用バス1−bに接続され、ス
レーブ専用バス1−bにはスレーブ装置4−bが直接に
接続されている。また、バスマスタ装置2は、スレーブ
専用インタフェース3−cを介してスレーブ専用バス1
−cに接続され、スレーブ専用バス1−cにはスレーブ
装置4−cが直接に接続されている。
して詳細に説明する。図1は、本発明の第1実施形態の
バスシステムの構成を示す図である。バスマスタ装置2
は、スレーブ専用インタフェース3−aを介してスレー
ブ専用バス1−aに接続され、スレーブ専用バス1−a
にはスレーブ装置4−aが直接に接続されている。同様
に、バスマスタ装置2は、スレーブ専用インタフェース
3−bを介してスレーブ専用バス1−bに接続され、ス
レーブ専用バス1−bにはスレーブ装置4−bが直接に
接続されている。また、バスマスタ装置2は、スレーブ
専用インタフェース3−cを介してスレーブ専用バス1
−cに接続され、スレーブ専用バス1−cにはスレーブ
装置4−cが直接に接続されている。
【0017】バスマスタ装置2はクロックCLK(M)
に同期して動作し、スレーブ装置4−aはクロックCL
K(a)に同期して動作し、スレーブ装置4−bはクロ
ックCLK(b)に同期して動作し、スレーブ装置4−
cはクロックCLK(c)に同期して動作する。スレー
ブ専用インタフェース3−aは、図2(a)のように構
成され、バスマスタ装置2からコマンド,データを含む
信号Smを入力し、スレーブ装置4−aのコマンドおよ
びデータに適合させて設定されたバスプロトコルに従っ
てプロトコル変換され、スレーブ専用バス1−aに出力
される。スレーブ専用バスのプロトコルは、例えばスレ
ーブ装置がSRAMである場合には、SRAMに適合さ
せたバスプロトコル、すなわち、CE,OE,WEの状
態やリード/ライトのアドレス等の情報を含みSRAM
専用に規定された種々のコマンドを許容するバスプロト
コルとし、スレーブ装置がシンクロナスDRAM(SD
RAM)の場合には、SDRAMに適合させたバスプロ
トコル、すなわち、SDRAMのリード/ライト/リフ
レッシュ等のためのCKE,CS,RAS,CAS,W
Eの状態やリード/ライトの開始アドレス,バースト長
等の情報を含みSDRAM専用に規定された種々のコマ
ンドを許容するバスプロトコルに設定される。また、ス
レーブ専用インタフェース3−aは、スレーブ装置の動
作クロックCLK(a)をNa(Na≧1の正整数)分
周してクロック周期がクロックCLK(a)のNa倍の
クロックCLK(a)/Naにデータが同期するように
クロック変換して信号Sb−aとしてスレーブ専用バス
1−aに出力する。このようにスレーブ専用インタフェ
ース3−aを構成することによりスレーブ専用バス1−
aとスレーブ装置4−aとの間にプロトコル変換、クロ
ック変換を行う必要がなくなり、図2(b)に示すよう
にスレーブ専用バス1−aとスレーブ装置4−aを直接
に接続することができる。スレーブ専用バスの入力信号
とスレーブ専用インタフェース3−bも同様に、バスマ
スタ装置2のコマンド,データをスレーブ装置4−bの
コマンド,データに適合させて設定されたバスプロトコ
ルに従ってプロトコル変換し、また、スレーブ装置の動
作クロックCLK(b)をNb(Nb≧1の正整数)分
周してクロック周期がクロックCLK(b)のNb倍の
クロックCLK(b)/Nbにデータが同期するように
クロック変換する。スレーブ専用インタフェース3−c
も同様に、バスマスタ装置2のコマンド,データをスレ
ーブ装置4−cに適合させて設定されたバスプロトコル
に従ってプロトコル変換し、また、スレーブ装置の動作
クロックCLK(c)をNc(Nc≧1の正整数)分周
してクロック周期がクロックCLK(c)のNc倍のク
ロックCLK(c)/Ncにデータが同期するようにク
ロック変換する。
に同期して動作し、スレーブ装置4−aはクロックCL
K(a)に同期して動作し、スレーブ装置4−bはクロ
ックCLK(b)に同期して動作し、スレーブ装置4−
cはクロックCLK(c)に同期して動作する。スレー
ブ専用インタフェース3−aは、図2(a)のように構
成され、バスマスタ装置2からコマンド,データを含む
信号Smを入力し、スレーブ装置4−aのコマンドおよ
びデータに適合させて設定されたバスプロトコルに従っ
てプロトコル変換され、スレーブ専用バス1−aに出力
される。スレーブ専用バスのプロトコルは、例えばスレ
ーブ装置がSRAMである場合には、SRAMに適合さ
せたバスプロトコル、すなわち、CE,OE,WEの状
態やリード/ライトのアドレス等の情報を含みSRAM
専用に規定された種々のコマンドを許容するバスプロト
コルとし、スレーブ装置がシンクロナスDRAM(SD
RAM)の場合には、SDRAMに適合させたバスプロ
トコル、すなわち、SDRAMのリード/ライト/リフ
レッシュ等のためのCKE,CS,RAS,CAS,W
Eの状態やリード/ライトの開始アドレス,バースト長
等の情報を含みSDRAM専用に規定された種々のコマ
ンドを許容するバスプロトコルに設定される。また、ス
レーブ専用インタフェース3−aは、スレーブ装置の動
作クロックCLK(a)をNa(Na≧1の正整数)分
周してクロック周期がクロックCLK(a)のNa倍の
クロックCLK(a)/Naにデータが同期するように
クロック変換して信号Sb−aとしてスレーブ専用バス
1−aに出力する。このようにスレーブ専用インタフェ
ース3−aを構成することによりスレーブ専用バス1−
aとスレーブ装置4−aとの間にプロトコル変換、クロ
ック変換を行う必要がなくなり、図2(b)に示すよう
にスレーブ専用バス1−aとスレーブ装置4−aを直接
に接続することができる。スレーブ専用バスの入力信号
とスレーブ専用インタフェース3−bも同様に、バスマ
スタ装置2のコマンド,データをスレーブ装置4−bの
コマンド,データに適合させて設定されたバスプロトコ
ルに従ってプロトコル変換し、また、スレーブ装置の動
作クロックCLK(b)をNb(Nb≧1の正整数)分
周してクロック周期がクロックCLK(b)のNb倍の
クロックCLK(b)/Nbにデータが同期するように
クロック変換する。スレーブ専用インタフェース3−c
も同様に、バスマスタ装置2のコマンド,データをスレ
ーブ装置4−cに適合させて設定されたバスプロトコル
に従ってプロトコル変換し、また、スレーブ装置の動作
クロックCLK(c)をNc(Nc≧1の正整数)分周
してクロック周期がクロックCLK(c)のNc倍のク
ロックCLK(c)/Ncにデータが同期するようにク
ロック変換する。
【0018】図2(c)は、本実施形態におけるプロト
コル変換が転送効率に及ぼす影響を示す動作タイミング
図である。説明を簡易化するために、第1の従来例の図
7(c)と同様に、バスマスタ装置2のクロックCLK
(M)、スレーブ専用バス1−aのクロックCLK
(a)/Naおよびスレーブ装置4−aのクロックCL
K(a)が同一である(すなわちNa=1)とし、プロ
トコル変換には2クロックサイクルを要するものとす
る。本実施形態では、バスマスタ装置2からスレーブ専
用バス1−aを介してライトコマンドWCおよびライト
データD0,D1,D2,D3を転送してデータのライ
トを実行する場合には、バスマスタ装置2の出力信号S
mからスレーブ装置4−aの入力信号Ss−aまでの間
に必要なプロトコル変換は1回なので、図2(c)のよ
うにプロトコル変換によって生じる遅延Tpは2クロッ
クサイクルとなり、図7(c)の第1の従来例における
遅延である4クロックサイクルの半分に低減することが
できる。データリードの場合には、リードコマンドがバ
スマスタ装置2からスレーブ専用バス1−aを介してス
レーブ装置4−aに送られるときに1回だけプロトコル
変換が発生し、リードデータがスレーブ装置4−aから
スレーブ専用バス1−aを介してバスマスタ装置2に送
られるときにも1回だけプロトコル変換が発生するの
で、合計2回のプロトコル変換すなわち4クロックサイ
クルの遅延となり、図7(c)の第1の従来例における
遅延である8クロックサイクルの半分に低減することが
できる。
コル変換が転送効率に及ぼす影響を示す動作タイミング
図である。説明を簡易化するために、第1の従来例の図
7(c)と同様に、バスマスタ装置2のクロックCLK
(M)、スレーブ専用バス1−aのクロックCLK
(a)/Naおよびスレーブ装置4−aのクロックCL
K(a)が同一である(すなわちNa=1)とし、プロ
トコル変換には2クロックサイクルを要するものとす
る。本実施形態では、バスマスタ装置2からスレーブ専
用バス1−aを介してライトコマンドWCおよびライト
データD0,D1,D2,D3を転送してデータのライ
トを実行する場合には、バスマスタ装置2の出力信号S
mからスレーブ装置4−aの入力信号Ss−aまでの間
に必要なプロトコル変換は1回なので、図2(c)のよ
うにプロトコル変換によって生じる遅延Tpは2クロッ
クサイクルとなり、図7(c)の第1の従来例における
遅延である4クロックサイクルの半分に低減することが
できる。データリードの場合には、リードコマンドがバ
スマスタ装置2からスレーブ専用バス1−aを介してス
レーブ装置4−aに送られるときに1回だけプロトコル
変換が発生し、リードデータがスレーブ装置4−aから
スレーブ専用バス1−aを介してバスマスタ装置2に送
られるときにも1回だけプロトコル変換が発生するの
で、合計2回のプロトコル変換すなわち4クロックサイ
クルの遅延となり、図7(c)の第1の従来例における
遅延である8クロックサイクルの半分に低減することが
できる。
【0019】図3は、本実施形態におけるクロック変換
とそれによる転送効率への影響を説明する図である。図
3(a)は、第1の従来例の図8(c)と比較のため
に、バスマスタ装置2のクロックCLK(M)の周波数
を150MHzとし、スレーブ装置4−aのクロックC
LK(a)のクロックを100MHzとし、スレーブ専
用バス1−aのクロックCLK(a)/Naの周波数を
50MHz(すなわちNa=2)とした場合の動作タイ
ミング図である。バスマスタ装置2は、クロックCLK
(M)の立ち上がりに同期して6.7ns毎にライトデ
ータD0,D1,D2,D3をスレーブ専用インタフェ
ース3−aに信号Smとして出力する。ライトデータD
0,D1,D2,D3は、スレーブ専用インタフェース
3−aのクロック変換部13において同期クロックの変
換が行われ、スレーブ専用バス1−aの動作クロックC
LK(a)/Naの立ち上がりに同期して20ns毎に
信号Sb−aとして転送され、信号Ss−aとしてスレ
ーブ装置4−aに入力される。信号Sb−aと信号Ss
−aとは実質的に同一である。
とそれによる転送効率への影響を説明する図である。図
3(a)は、第1の従来例の図8(c)と比較のため
に、バスマスタ装置2のクロックCLK(M)の周波数
を150MHzとし、スレーブ装置4−aのクロックC
LK(a)のクロックを100MHzとし、スレーブ専
用バス1−aのクロックCLK(a)/Naの周波数を
50MHz(すなわちNa=2)とした場合の動作タイ
ミング図である。バスマスタ装置2は、クロックCLK
(M)の立ち上がりに同期して6.7ns毎にライトデ
ータD0,D1,D2,D3をスレーブ専用インタフェ
ース3−aに信号Smとして出力する。ライトデータD
0,D1,D2,D3は、スレーブ専用インタフェース
3−aのクロック変換部13において同期クロックの変
換が行われ、スレーブ専用バス1−aの動作クロックC
LK(a)/Naの立ち上がりに同期して20ns毎に
信号Sb−aとして転送され、信号Ss−aとしてスレ
ーブ装置4−aに入力される。信号Sb−aと信号Ss
−aとは実質的に同一である。
【0020】図3(a)の例では、Na=2としたの
で、スレーブ装置4−aに入力される信号Ss−aにお
いて、データD0,D1,D2,D3が1クロックサイ
クルおきに出現するので、スレーブ装置4−aが1クロ
ックおきにデータを取り込むように構成しておけばよ
く、このために必要な回路は小規模で済むのでスレーブ
装置4−aの遅延増への影響は小さく、クロック変換に
伴う転送効率の低下を抑制することができる。なお、リ
ードデータについては、この場合にはスレーブ専用バス
1−aのクロック周波数が50MHzでバスマスタ装置
2のクロック周波数が3倍の周波数の150MHzであ
るのでクロック変換時に不整合は生じないが、バスマス
タ装置のクロック周波数がスレーブ専用バスの周波数の
正整数倍でない場合には、第1の従来例と同様に、クロ
ック変換時に不整合が生じる。図3(b)では、Na=
1としてスレーブ専用バス1−aのクロックCLK
(a)/Naとスレーブ装置4−aのクロックCLK
(a)をいずれも100MHzとしているので、スレー
ブ装置4−aにはデータD0,D1,D2,D3が連続
して10ns毎に入力されるので、図3(a)の場合よ
りもさらに転送効率が向上する。
で、スレーブ装置4−aに入力される信号Ss−aにお
いて、データD0,D1,D2,D3が1クロックサイ
クルおきに出現するので、スレーブ装置4−aが1クロ
ックおきにデータを取り込むように構成しておけばよ
く、このために必要な回路は小規模で済むのでスレーブ
装置4−aの遅延増への影響は小さく、クロック変換に
伴う転送効率の低下を抑制することができる。なお、リ
ードデータについては、この場合にはスレーブ専用バス
1−aのクロック周波数が50MHzでバスマスタ装置
2のクロック周波数が3倍の周波数の150MHzであ
るのでクロック変換時に不整合は生じないが、バスマス
タ装置のクロック周波数がスレーブ専用バスの周波数の
正整数倍でない場合には、第1の従来例と同様に、クロ
ック変換時に不整合が生じる。図3(b)では、Na=
1としてスレーブ専用バス1−aのクロックCLK
(a)/Naとスレーブ装置4−aのクロックCLK
(a)をいずれも100MHzとしているので、スレー
ブ装置4−aにはデータD0,D1,D2,D3が連続
して10ns毎に入力されるので、図3(a)の場合よ
りもさらに転送効率が向上する。
【0021】以上では、第1実施形態である図1のバス
マスタ装置2,スレーブ専用インタフェース3−a,ス
レーブ専用バス1−aおよびスレーブ装置4−aの経路
についてのみ、プロトコル変換とクロック変換における
転送効率の向上効果を説明したが、スレーブ専用インタ
フェース3−b,スレーブ専用バス1−bおよびスレー
ブ装置4−bの経路についても同様の効果があり、スレ
ーブ専用インタフェース3−c,スレーブ専用バス1−
cおよびスレーブ装置4−cの経路についても同様な効
果があることは明らかである。また、図1では、バスマ
スタ装置2がアクセス可能なスレーブ専用バスおよびス
レーブ装置の組が3組である場合を例として説明した
が、より一般化してm(m≧2)組をアクセス可能な構
成のバスシステムとしても同様の効果が得られることは
明らかである。図1では、スレーブバス1−a,1−
b、1−cの動作クロックの周期がスレーブ装置4−
a,4−b,4−cの動作クロックの周期のそれぞれN
a倍、Nb倍、Nc倍の場合を説明したが、スレーブ専
用バス1−a,1−b、1−cの動作クロックの周期が
スレーブ装置4−a,4−b,4−cの動作クロックの
周期のそれぞれ(1/Na)、(1/Nb)、(1/N
c)であってもクロック変換時に不整合が生じないので
同様の効果がある。さらに、図3では、クロックの立ち
上がりに同期してスレーブ専用バスが転送を行い、クロ
ックの立ち上がりに同期してスレーブ装置がデータを読
み込むとして説明したが、スレーブ装置がクロックの立
ち上がりと立ち下がりの両方に同期してデータの入出力
を行うDDR(Double Data Rate)方式である場合には、
スレーブバス1−a,1−b、1−cの動作クロックの
周期はスレーブ装置4−a,4−b,4−cの動作クロ
ックの周期のそれぞれ(Na/2)倍、(Nb/2)
倍、(Nc/2)倍であっても同様の効果がある。ま
た、スレーブ専用バスがクロックの立ち上がりと立ち下
がりの両方に同期して転送を行うDDR方式である場合
には、スレーブ専用バス1−a,1−b、1−cの動作
クロックの周期がスレーブ装置4−a,4−b,4−c
の動作クロックの周期のそれぞれ(2/Na)、(2/
Nb)、(2/Nc)であっても同様の効果がある。ま
た、図1では、本発明の特徴を明確にするために、バス
マスタ装置とこれに接続するスレーブ専用インタフェー
スを分離して図示したが、スレーブ専用インタフェース
の機能回路をバスマスタ装置内に搭載してもよい。
マスタ装置2,スレーブ専用インタフェース3−a,ス
レーブ専用バス1−aおよびスレーブ装置4−aの経路
についてのみ、プロトコル変換とクロック変換における
転送効率の向上効果を説明したが、スレーブ専用インタ
フェース3−b,スレーブ専用バス1−bおよびスレー
ブ装置4−bの経路についても同様の効果があり、スレ
ーブ専用インタフェース3−c,スレーブ専用バス1−
cおよびスレーブ装置4−cの経路についても同様な効
果があることは明らかである。また、図1では、バスマ
スタ装置2がアクセス可能なスレーブ専用バスおよびス
レーブ装置の組が3組である場合を例として説明した
が、より一般化してm(m≧2)組をアクセス可能な構
成のバスシステムとしても同様の効果が得られることは
明らかである。図1では、スレーブバス1−a,1−
b、1−cの動作クロックの周期がスレーブ装置4−
a,4−b,4−cの動作クロックの周期のそれぞれN
a倍、Nb倍、Nc倍の場合を説明したが、スレーブ専
用バス1−a,1−b、1−cの動作クロックの周期が
スレーブ装置4−a,4−b,4−cの動作クロックの
周期のそれぞれ(1/Na)、(1/Nb)、(1/N
c)であってもクロック変換時に不整合が生じないので
同様の効果がある。さらに、図3では、クロックの立ち
上がりに同期してスレーブ専用バスが転送を行い、クロ
ックの立ち上がりに同期してスレーブ装置がデータを読
み込むとして説明したが、スレーブ装置がクロックの立
ち上がりと立ち下がりの両方に同期してデータの入出力
を行うDDR(Double Data Rate)方式である場合には、
スレーブバス1−a,1−b、1−cの動作クロックの
周期はスレーブ装置4−a,4−b,4−cの動作クロ
ックの周期のそれぞれ(Na/2)倍、(Nb/2)
倍、(Nc/2)倍であっても同様の効果がある。ま
た、スレーブ専用バスがクロックの立ち上がりと立ち下
がりの両方に同期して転送を行うDDR方式である場合
には、スレーブ専用バス1−a,1−b、1−cの動作
クロックの周期がスレーブ装置4−a,4−b,4−c
の動作クロックの周期のそれぞれ(2/Na)、(2/
Nb)、(2/Nc)であっても同様の効果がある。ま
た、図1では、本発明の特徴を明確にするために、バス
マスタ装置とこれに接続するスレーブ専用インタフェー
スを分離して図示したが、スレーブ専用インタフェース
の機能回路をバスマスタ装置内に搭載してもよい。
【0022】図4は本発明の第2実施形態のバスシステ
ムの構成を示す図である。このバスシステムは、バスマ
スタ装置と複数のスレーブ専用バスおよびスレーブ装置
とを備えた第1実施形態のバスシステムをさらに複数個
重ね合わせ、それぞれのスレーブ専用バスに調停回路を
設けたものである。すなわち、各バスマスタ装置は、複
数のスレーブ装置に、それぞれに対応するスレーブ専用
インターフェースおよびスレーブ専用バスを介して接続
され、各スレーブ装置は、スレーブ専用バスおよびバス
マスタ装置毎に設けられたスレーブ専用インタフェース
を介して複数のバスマスタ装置に接続されている。次
に、第2実施形態の構成および動作について説明する。
ムの構成を示す図である。このバスシステムは、バスマ
スタ装置と複数のスレーブ専用バスおよびスレーブ装置
とを備えた第1実施形態のバスシステムをさらに複数個
重ね合わせ、それぞれのスレーブ専用バスに調停回路を
設けたものである。すなわち、各バスマスタ装置は、複
数のスレーブ装置に、それぞれに対応するスレーブ専用
インターフェースおよびスレーブ専用バスを介して接続
され、各スレーブ装置は、スレーブ専用バスおよびバス
マスタ装置毎に設けられたスレーブ専用インタフェース
を介して複数のバスマスタ装置に接続されている。次
に、第2実施形態の構成および動作について説明する。
【0023】スレーブ専用バス1−aには、バスマスタ
装置2−1がスレーブ専用インタフェース3−1aを介
して接続され、バスマスタ装置2−2がスレーブ専用イ
ンタフェース3−2aを介して接続され、バスマスタ装
置2−3がスレーブ専用インタフェース3−3aを介し
て接続されている。また、スレーブ専用バス1−aに
は、スレーブ装置4−aが直接に接続されている。バス
マスタ装置2−1がスレーブ装置4−aへアクセスする
ときには、スレーブ専用インタフェース3−1aからス
レーブ専用バス1−aに対応した調停回路6−aにバス
使用権要求REQ(1a)を通知し、バス使用権承認G
NT(1a)を受けたのちにスレーブ専用インタフェー
ス3−1aおよびスレーブ専用バス1−aを介してスレ
ーブ装置4−aをアクセスしてデータのライトまたはリ
ードを行う。同様に、バスマスタ装置2−2がスレーブ
装置4−aへアクセスするときには、スレーブ専用イン
タフェース3−2aから調停回路6−aにバス使用権要
求REQ(2a)を通知し、バス使用権承認GNT(2
a)を受けたのちにスレーブ専用インタフェース3−2
aおよびスレーブ専用バス1−aを介してスレーブ装置
4−aをアクセスする。バスマスタ装置2−3がスレー
ブ装置4−aへアクセスするときには、スレーブ専用イ
ンタフェース3−3aから調停回路6−aにバス使用権
要求REQ(3a)を通知し、バス使用権承認GNT
(3a)を受けたのちにスレーブ専用インタフェース3
−3aおよびスレーブ専用バス1−aを介してスレーブ
装置4−aをアクセスする。複数のバスマスタ装置から
同時にスレーブ専用バス1−aのバス使用権要求があっ
て競合が生じたときには、調停回路6−aが組み込まれ
た優先順位決定法に基づいて調停し、優先度の最も高い
1個のバスマスタ装置のみにスレーブ専用バス1−aの
バス使用権承認を通知する。
装置2−1がスレーブ専用インタフェース3−1aを介
して接続され、バスマスタ装置2−2がスレーブ専用イ
ンタフェース3−2aを介して接続され、バスマスタ装
置2−3がスレーブ専用インタフェース3−3aを介し
て接続されている。また、スレーブ専用バス1−aに
は、スレーブ装置4−aが直接に接続されている。バス
マスタ装置2−1がスレーブ装置4−aへアクセスする
ときには、スレーブ専用インタフェース3−1aからス
レーブ専用バス1−aに対応した調停回路6−aにバス
使用権要求REQ(1a)を通知し、バス使用権承認G
NT(1a)を受けたのちにスレーブ専用インタフェー
ス3−1aおよびスレーブ専用バス1−aを介してスレ
ーブ装置4−aをアクセスしてデータのライトまたはリ
ードを行う。同様に、バスマスタ装置2−2がスレーブ
装置4−aへアクセスするときには、スレーブ専用イン
タフェース3−2aから調停回路6−aにバス使用権要
求REQ(2a)を通知し、バス使用権承認GNT(2
a)を受けたのちにスレーブ専用インタフェース3−2
aおよびスレーブ専用バス1−aを介してスレーブ装置
4−aをアクセスする。バスマスタ装置2−3がスレー
ブ装置4−aへアクセスするときには、スレーブ専用イ
ンタフェース3−3aから調停回路6−aにバス使用権
要求REQ(3a)を通知し、バス使用権承認GNT
(3a)を受けたのちにスレーブ専用インタフェース3
−3aおよびスレーブ専用バス1−aを介してスレーブ
装置4−aをアクセスする。複数のバスマスタ装置から
同時にスレーブ専用バス1−aのバス使用権要求があっ
て競合が生じたときには、調停回路6−aが組み込まれ
た優先順位決定法に基づいて調停し、優先度の最も高い
1個のバスマスタ装置のみにスレーブ専用バス1−aの
バス使用権承認を通知する。
【0024】同様に、スレーブ専用バス1−bには、バ
スマスタ装置2−1がスレーブ専用インタフェース3−
1bを介して接続され、バスマスタ装置2−2がスレー
ブ専用インタフェース3−2aを介して接続されてい
る。スレーブ専用バス1−bには、スレーブ装置4−b
が直接に接続されており、バスマスタ装置2−1がスレ
ーブ装置4−bへアクセスするときには、スレーブ専用
インタフェース3−1bからスレーブ専用バス1−bに
対応した調停回路6−bにバス使用権要求REQ(1
b)を通知し、バス使用権承認GNT(1b)を受けた
のちにスレーブ専用インタフェース3−1bおよびスレ
ーブ専用バス1−bを介してスレーブ装置4−bをアク
セスしてデータのライトまたはリードを行う。バスマス
タ装置2−2がスレーブ装置4−bへアクセスするとき
には、スレーブ専用インタフェース3−2bから調停回
路6−bにバス使用権要求REQ(2b)を通知し、バ
ス使用権承認GNT(2b)を受けたのちにスレーブ専
用インタフェース3−2bおよびスレーブ専用バス1−
bを介してスレーブ装置4−bをアクセスする。複数の
バスマスタ装置から同時にスレーブ専用バス1−bのバ
ス使用権要求が競合したときには、調停回路6−bが調
停し、優先度の最も高いバスマスタ装置にスレーブ専用
バス1−bのバス使用権承認を通知する。
スマスタ装置2−1がスレーブ専用インタフェース3−
1bを介して接続され、バスマスタ装置2−2がスレー
ブ専用インタフェース3−2aを介して接続されてい
る。スレーブ専用バス1−bには、スレーブ装置4−b
が直接に接続されており、バスマスタ装置2−1がスレ
ーブ装置4−bへアクセスするときには、スレーブ専用
インタフェース3−1bからスレーブ専用バス1−bに
対応した調停回路6−bにバス使用権要求REQ(1
b)を通知し、バス使用権承認GNT(1b)を受けた
のちにスレーブ専用インタフェース3−1bおよびスレ
ーブ専用バス1−bを介してスレーブ装置4−bをアク
セスしてデータのライトまたはリードを行う。バスマス
タ装置2−2がスレーブ装置4−bへアクセスするとき
には、スレーブ専用インタフェース3−2bから調停回
路6−bにバス使用権要求REQ(2b)を通知し、バ
ス使用権承認GNT(2b)を受けたのちにスレーブ専
用インタフェース3−2bおよびスレーブ専用バス1−
bを介してスレーブ装置4−bをアクセスする。複数の
バスマスタ装置から同時にスレーブ専用バス1−bのバ
ス使用権要求が競合したときには、調停回路6−bが調
停し、優先度の最も高いバスマスタ装置にスレーブ専用
バス1−bのバス使用権承認を通知する。
【0025】同様に、スレーブ専用バス1−cには、バ
スマスタ装置2−1がスレーブ専用インタフェース3−
1cを介して接続され、バスマスタ装置2−2がスレー
ブ専用インタフェース3−2cを介して接続され、バス
マスタ装置2−3がスレーブ専用インタフェース3−3
cを介して接続されている。スレーブ専用バス1−cに
は、スレーブ装置4−cが直接に接続されており、バス
マスタ装置2−1がスレーブ装置4−cへアクセスする
ときには、スレーブ専用インタフェース3−1cからス
レーブ専用バス1−cに対応した調停回路6−cにバス
使用権要求REQ(1c)を通知し、バス使用権承認G
NT(1c)を受けたのちにスレーブ専用インタフェー
ス3−1cおよびスレーブ専用バス1−cを介してスレ
ーブ装置4−cをアクセスしてデータのライトまたはリ
ードを行う。バスマスタ装置2−2がスレーブ装置4−
cへアクセスするときには、スレーブ専用インタフェー
ス3−2cから調停回路6−cにバス使用権要求REQ
(2c)を通知し、バス使用権承認GNT(2c)を受
けたのちにスレーブ専用インタフェース3−2cおよび
スレーブ専用バス1−cを介してスレーブ装置4−cを
アクセスする。バスマスタ装置2−3がスレーブ装置4
−cへアクセスするときには、スレーブ専用インタフェ
ース3−3cから調停回路6−cにバス使用権要求RE
Q(3c)を通知し、バス使用権承認GNT(3c)を
受けたのちにスレーブ専用インタフェース3−3cおよ
びスレーブ専用バス1−cを介してスレーブ装置4−c
をアクセスする。複数のバスマスタ装置から同時にスレ
ーブ専用バス1−cのバス使用権要求が競合したときに
は、調停回路6−cが調停し、優先度の最も高いバスマ
スタ装置にスレーブ専用バス1−cのバス使用権承認を
通知する。
スマスタ装置2−1がスレーブ専用インタフェース3−
1cを介して接続され、バスマスタ装置2−2がスレー
ブ専用インタフェース3−2cを介して接続され、バス
マスタ装置2−3がスレーブ専用インタフェース3−3
cを介して接続されている。スレーブ専用バス1−cに
は、スレーブ装置4−cが直接に接続されており、バス
マスタ装置2−1がスレーブ装置4−cへアクセスする
ときには、スレーブ専用インタフェース3−1cからス
レーブ専用バス1−cに対応した調停回路6−cにバス
使用権要求REQ(1c)を通知し、バス使用権承認G
NT(1c)を受けたのちにスレーブ専用インタフェー
ス3−1cおよびスレーブ専用バス1−cを介してスレ
ーブ装置4−cをアクセスしてデータのライトまたはリ
ードを行う。バスマスタ装置2−2がスレーブ装置4−
cへアクセスするときには、スレーブ専用インタフェー
ス3−2cから調停回路6−cにバス使用権要求REQ
(2c)を通知し、バス使用権承認GNT(2c)を受
けたのちにスレーブ専用インタフェース3−2cおよび
スレーブ専用バス1−cを介してスレーブ装置4−cを
アクセスする。バスマスタ装置2−3がスレーブ装置4
−cへアクセスするときには、スレーブ専用インタフェ
ース3−3cから調停回路6−cにバス使用権要求RE
Q(3c)を通知し、バス使用権承認GNT(3c)を
受けたのちにスレーブ専用インタフェース3−3cおよ
びスレーブ専用バス1−cを介してスレーブ装置4−c
をアクセスする。複数のバスマスタ装置から同時にスレ
ーブ専用バス1−cのバス使用権要求が競合したときに
は、調停回路6−cが調停し、優先度の最も高いバスマ
スタ装置にスレーブ専用バス1−cのバス使用権承認を
通知する。
【0026】スレーブ専用インタフェース3−1a,3
−2a,3−3aはいずれも図2の第1実施形態のスレ
ーブ専用インタフェース3−aと同様に構成されてい
る。したがって、バスマスタ装置2−1からスレーブ装
置4−aにデータのライトを行う場合に生じるプロトコ
ル変換は、第1実施形態と同様に1回で、遅延は2クロ
ックサイクルとなり、バスマスタ装置2−1がスレーブ
装置4−aからデータのリードを行う場合に生じるプロ
トコル変換についても、第1実施形態と同様に2回とな
り、遅延は4クロックサイクルとなることは図1の第1
実施形態のバスシステムと同じである。同様に、バスマ
スタ装置2−2,2−3のそれぞれからスレーブ装置4
−aにデータのライトを行う場合に生じるプロトコル変
換は1回で遅延が2クロックサイクルとなり、バスマス
タ装置2−2,2−3のそれぞれがスレーブ装置4−a
からデータのリードを行う場合に生じるプロトコル変換
は2回で遅延が4クロックサイクルとなる。
−2a,3−3aはいずれも図2の第1実施形態のスレ
ーブ専用インタフェース3−aと同様に構成されてい
る。したがって、バスマスタ装置2−1からスレーブ装
置4−aにデータのライトを行う場合に生じるプロトコ
ル変換は、第1実施形態と同様に1回で、遅延は2クロ
ックサイクルとなり、バスマスタ装置2−1がスレーブ
装置4−aからデータのリードを行う場合に生じるプロ
トコル変換についても、第1実施形態と同様に2回とな
り、遅延は4クロックサイクルとなることは図1の第1
実施形態のバスシステムと同じである。同様に、バスマ
スタ装置2−2,2−3のそれぞれからスレーブ装置4
−aにデータのライトを行う場合に生じるプロトコル変
換は1回で遅延が2クロックサイクルとなり、バスマス
タ装置2−2,2−3のそれぞれがスレーブ装置4−a
からデータのリードを行う場合に生じるプロトコル変換
は2回で遅延が4クロックサイクルとなる。
【0027】バスマスタ装置2−1はクロックCLK
(M1)に同期して動作し、スレーブ装置4−aはクロ
ックCLK(a)に同期して動作するが、スレーブ専用
インタフェース3−1aにおいて信号をスレーブ装置4
−aの動作クロックCLK(a)をNa(Na≧1の正
整数)分周したクロックCLK(a)/Naにデータが
同期するようにクロック変換してスレーブ専用バス1−
aに出力するので、クロック変換に伴う転送効率の低下
を抑制することができることは、図1の第1実施形態と
同じである。同様に、バスマスタ装置2−2,2−3は
クロックCLK(M2),クロックCLK(M3)にそ
れぞれ同期して動作するが、スレーブ専用インタフェー
ス3−2a,3−3aにおいていずれもクロックCLK
(a)/Naにデータが同期するようにクロック変換し
てスレーブ専用バス1−aに出力するので、図3で説明
したと同様に、バスからスレーブ装置へのクロック変換
に伴う転送効率の低下を抑制することができる。
(M1)に同期して動作し、スレーブ装置4−aはクロ
ックCLK(a)に同期して動作するが、スレーブ専用
インタフェース3−1aにおいて信号をスレーブ装置4
−aの動作クロックCLK(a)をNa(Na≧1の正
整数)分周したクロックCLK(a)/Naにデータが
同期するようにクロック変換してスレーブ専用バス1−
aに出力するので、クロック変換に伴う転送効率の低下
を抑制することができることは、図1の第1実施形態と
同じである。同様に、バスマスタ装置2−2,2−3は
クロックCLK(M2),クロックCLK(M3)にそ
れぞれ同期して動作するが、スレーブ専用インタフェー
ス3−2a,3−3aにおいていずれもクロックCLK
(a)/Naにデータが同期するようにクロック変換し
てスレーブ専用バス1−aに出力するので、図3で説明
したと同様に、バスからスレーブ装置へのクロック変換
に伴う転送効率の低下を抑制することができる。
【0028】スレーブ専用インタフェース3−1b,3
−2bも図2のスレーブ専用インタフェース3−aと同
様に構成されている。したがって、バスマスタ装置2−
1,2−2のそれぞれからスレーブ装置4−bにデータ
のライトを行う場合に生じるプロトコル変換は1回で遅
延が2クロックサイクルとなり、バスマスタ装置2−
1,2−2のそれぞれがスレーブ装置4−bからデータ
のリードを行う場合に生じるプロトコル変換は2回で遅
延が4クロックサイクルとなる。また、バスマスタ装置
2−1,2−2はクロックCLK(M1),CLK(M
2)にそれぞれ同期して動作するが、スレーブ専用イン
タフェース3−1b,3−2bにおいていずれもスレー
ブ装置4−bの動作クロックCLK(b)をNb(Nb
≧1の正整数)分周したクロックCLK(b)/Nbに
データが同期するようにクロック変換してスレーブ専用
バス1−bに出力するので、バスからスレーブ装置への
クロック変換に伴う転送効率の低下を抑制することがで
きる。
−2bも図2のスレーブ専用インタフェース3−aと同
様に構成されている。したがって、バスマスタ装置2−
1,2−2のそれぞれからスレーブ装置4−bにデータ
のライトを行う場合に生じるプロトコル変換は1回で遅
延が2クロックサイクルとなり、バスマスタ装置2−
1,2−2のそれぞれがスレーブ装置4−bからデータ
のリードを行う場合に生じるプロトコル変換は2回で遅
延が4クロックサイクルとなる。また、バスマスタ装置
2−1,2−2はクロックCLK(M1),CLK(M
2)にそれぞれ同期して動作するが、スレーブ専用イン
タフェース3−1b,3−2bにおいていずれもスレー
ブ装置4−bの動作クロックCLK(b)をNb(Nb
≧1の正整数)分周したクロックCLK(b)/Nbに
データが同期するようにクロック変換してスレーブ専用
バス1−bに出力するので、バスからスレーブ装置への
クロック変換に伴う転送効率の低下を抑制することがで
きる。
【0029】同様に、スレーブ専用インタフェース3−
1c,3−2c,3−3cも図2のスレーブ専用インタ
フェース3−aと同様に構成されている。したがって、
バスマスタ装置2−1,2−2,2−3のそれぞれから
スレーブ装置4−cにデータのライトを行う場合に生じ
るプロトコル変換は1回で遅延が2クロックサイクルと
なり、バスマスタ装置2−1,2−2,2−3のそれぞ
れがスレーブ装置4−cからデータのリードを行う場合
に生じるプロトコル変換は2回で遅延が4クロックサイ
クルとなる。また、バスマスタ装置2−1,2−2,2
−3はクロックCLK(M1),CLK(M2),クロ
ックCLK(M3)にそれぞれ同期して動作するが、ス
レーブ専用インタフェース3−1c,3−2c,3−3
cにおいていずれもスレーブ装置4−cの動作クロック
CLK(c)をNc(Nc≧1の正整数)分周したクロ
ックCLK(c)/Ncにデータが同期するようにクロ
ック変換してスレーブ専用バス1−cに出力するので、
バスからスレーブ装置へのクロック変換に伴う転送効率
の低下を抑制することができる。また、スレーブ専用バ
ス1−a,1−b、1−cの動作クロックの周期がスレ
ーブ装置4−a,4−b,4−cの動作クロックの周期
のそれぞれ(1/Na)、(1/Nb)、(1/Nc)
であってもよいことは第1実施形態と同様である。ま
た、スレーブ装置がDDR方式である場合には、スレー
ブバス1−a,1−b、1−cの動作クロックの周期は
スレーブ装置4−a,4−b,4−cの動作クロックの
周期のそれぞれ(Na/2)倍、(Nb/2)倍、(N
c/2)倍であってもよいことも第1実施形態と同様で
ある。また、スレーブ専用バスがクロックの立ち上がり
と立ち下がりの両方に同期して転送を行うDDR方式で
ある場合には、スレーブ専用バス1−a,1−b、1−
cの動作クロックの周期がスレーブ装置4−a,4−
b,4−cの動作クロックの周期のそれぞれ(2/N
a)、(2/Nb)、(2/Nc)であってもよいこと
も第1実施形態と同様である。分周の比率Na,Nb,
NcをNa=1,Nb=1,Nc=1とすれば、さらに
転送効率を向上できることも第1実施形態と同様であ
る。
1c,3−2c,3−3cも図2のスレーブ専用インタ
フェース3−aと同様に構成されている。したがって、
バスマスタ装置2−1,2−2,2−3のそれぞれから
スレーブ装置4−cにデータのライトを行う場合に生じ
るプロトコル変換は1回で遅延が2クロックサイクルと
なり、バスマスタ装置2−1,2−2,2−3のそれぞ
れがスレーブ装置4−cからデータのリードを行う場合
に生じるプロトコル変換は2回で遅延が4クロックサイ
クルとなる。また、バスマスタ装置2−1,2−2,2
−3はクロックCLK(M1),CLK(M2),クロ
ックCLK(M3)にそれぞれ同期して動作するが、ス
レーブ専用インタフェース3−1c,3−2c,3−3
cにおいていずれもスレーブ装置4−cの動作クロック
CLK(c)をNc(Nc≧1の正整数)分周したクロ
ックCLK(c)/Ncにデータが同期するようにクロ
ック変換してスレーブ専用バス1−cに出力するので、
バスからスレーブ装置へのクロック変換に伴う転送効率
の低下を抑制することができる。また、スレーブ専用バ
ス1−a,1−b、1−cの動作クロックの周期がスレ
ーブ装置4−a,4−b,4−cの動作クロックの周期
のそれぞれ(1/Na)、(1/Nb)、(1/Nc)
であってもよいことは第1実施形態と同様である。ま
た、スレーブ装置がDDR方式である場合には、スレー
ブバス1−a,1−b、1−cの動作クロックの周期は
スレーブ装置4−a,4−b,4−cの動作クロックの
周期のそれぞれ(Na/2)倍、(Nb/2)倍、(N
c/2)倍であってもよいことも第1実施形態と同様で
ある。また、スレーブ専用バスがクロックの立ち上がり
と立ち下がりの両方に同期して転送を行うDDR方式で
ある場合には、スレーブ専用バス1−a,1−b、1−
cの動作クロックの周期がスレーブ装置4−a,4−
b,4−cの動作クロックの周期のそれぞれ(2/N
a)、(2/Nb)、(2/Nc)であってもよいこと
も第1実施形態と同様である。分周の比率Na,Nb,
NcをNa=1,Nb=1,Nc=1とすれば、さらに
転送効率を向上できることも第1実施形態と同様であ
る。
【0030】このように、図4の第2実施形態では、図
1の第1実施形態と同様にプロトコル変換の回数を半減
することができるので、これにによる遅延を低減するこ
とができ、また、スレーブ装置の動作クロックを分周し
たクロックでスレーブ専用バス上をデータ転送させるた
めバスからスレーブ装置へのクロック変換に伴う転送効
率の低下を抑制することが可能である。加えて、第2実
施形態では第3の従来例と同様の各バスマスタ装置と各
スレーブ装置との結合関係を実現できるので、複数のバ
スマスタ装置がそれぞれに同時に異なるスレーブ装置に
アクセスすることが可能であり、例えば、バスマスタ装
置2−1がスレーブ専用インタフェース3−1bおよび
スレーブ専用バス1−bを介してスレーブ装置4−bに
アクセスし、また、バスマスタ装置2−2がスレーブ専
用インタフェース3−1cおよびスレーブ専用バス1−
cを介してスレーブ装置4−cにアクセスし、また、バ
スマスタ装置2−3がスレーブ専用インタフェース3−
3aおよびスレーブ専用バス1−aを介してスレーブ装
置4−aにアクセスすることを同時に実行することが可
能である。なお、図4では、バスマスタ装置が3個でス
レーブ装置およびスレーブ専用バスの組が3個の場合を
例として説明したが、これに限定されるものではなく、
バスマスタ装置の個数とスレーブ装置およびスレーブ専
用バスの組の個数はそれぞれ任意の個数としてよく、ま
た、バスマスタ装置をどのスレーブ専用バスに対して専
用インタフェースを設けて接続するかについても任意に
設定可能である。また、図4では、本発明の特徴を明確
にするために、バスマスタ装置とこれに接続するスレー
ブ専用インタフェースを分離して図示したが、スレーブ
専用インタフェースの機能回路をバスマスタ装置内に搭
載してもよい。
1の第1実施形態と同様にプロトコル変換の回数を半減
することができるので、これにによる遅延を低減するこ
とができ、また、スレーブ装置の動作クロックを分周し
たクロックでスレーブ専用バス上をデータ転送させるた
めバスからスレーブ装置へのクロック変換に伴う転送効
率の低下を抑制することが可能である。加えて、第2実
施形態では第3の従来例と同様の各バスマスタ装置と各
スレーブ装置との結合関係を実現できるので、複数のバ
スマスタ装置がそれぞれに同時に異なるスレーブ装置に
アクセスすることが可能であり、例えば、バスマスタ装
置2−1がスレーブ専用インタフェース3−1bおよび
スレーブ専用バス1−bを介してスレーブ装置4−bに
アクセスし、また、バスマスタ装置2−2がスレーブ専
用インタフェース3−1cおよびスレーブ専用バス1−
cを介してスレーブ装置4−cにアクセスし、また、バ
スマスタ装置2−3がスレーブ専用インタフェース3−
3aおよびスレーブ専用バス1−aを介してスレーブ装
置4−aにアクセスすることを同時に実行することが可
能である。なお、図4では、バスマスタ装置が3個でス
レーブ装置およびスレーブ専用バスの組が3個の場合を
例として説明したが、これに限定されるものではなく、
バスマスタ装置の個数とスレーブ装置およびスレーブ専
用バスの組の個数はそれぞれ任意の個数としてよく、ま
た、バスマスタ装置をどのスレーブ専用バスに対して専
用インタフェースを設けて接続するかについても任意に
設定可能である。また、図4では、本発明の特徴を明確
にするために、バスマスタ装置とこれに接続するスレー
ブ専用インタフェースを分離して図示したが、スレーブ
専用インタフェースの機能回路をバスマスタ装置内に搭
載してもよい。
【0031】図5は、本発明の第3実施形態のバスシス
テムの構成を示す図である。このバスシステムは、図4
の第2実施形態のバスシステムにおけるスレーブ専用バ
ス1−cおよびスレーブ装置4−cを、図6の第1の従
来例と同様な共有バス10とスレーブ9−1,9−2に
置き換えたものに相当し、バスマスタ装置は、スレーブ
専用バスを介してこれと直接に接続するスレーブにアク
セスすることが可能であるとともに、古典的な第1の従
来例の共有バスに接続されるスレーブに対しても共有バ
ス用インタフェースを介してアクセスすることが可能で
ある。次に、第3実施形態の構成および動作について説
明する。
テムの構成を示す図である。このバスシステムは、図4
の第2実施形態のバスシステムにおけるスレーブ専用バ
ス1−cおよびスレーブ装置4−cを、図6の第1の従
来例と同様な共有バス10とスレーブ9−1,9−2に
置き換えたものに相当し、バスマスタ装置は、スレーブ
専用バスを介してこれと直接に接続するスレーブにアク
セスすることが可能であるとともに、古典的な第1の従
来例の共有バスに接続されるスレーブに対しても共有バ
ス用インタフェースを介してアクセスすることが可能で
ある。次に、第3実施形態の構成および動作について説
明する。
【0032】スレーブ専用バス1−aには、バスマスタ
装置2−1がスレーブ専用インタフェース3−1aを介
して接続され、バスマスタ装置2−2がスレーブ専用イ
ンタフェース3−2aを介して接続され、バスマスタ装
置2−3がスレーブ専用インタフェース3−3aを介し
て接続されている。また、スレーブ専用バス1−aに
は、スレーブ装置4−aが直接に接続されている。複数
のバスマスタ装置から同時にスレーブ専用バス1−aの
バス使用権要求があって競合が生じたときには、調停回
路6−aが組み込まれた優先順位決定法に基づいて調停
し、優先度の最も高い1個のバスマスタ装置のみにスレ
ーブ専用バス1−aのバス使用権承認を通知する。
装置2−1がスレーブ専用インタフェース3−1aを介
して接続され、バスマスタ装置2−2がスレーブ専用イ
ンタフェース3−2aを介して接続され、バスマスタ装
置2−3がスレーブ専用インタフェース3−3aを介し
て接続されている。また、スレーブ専用バス1−aに
は、スレーブ装置4−aが直接に接続されている。複数
のバスマスタ装置から同時にスレーブ専用バス1−aの
バス使用権要求があって競合が生じたときには、調停回
路6−aが組み込まれた優先順位決定法に基づいて調停
し、優先度の最も高い1個のバスマスタ装置のみにスレ
ーブ専用バス1−aのバス使用権承認を通知する。
【0033】同様に、スレーブ専用バス1−bには、バ
スマスタ装置2−1がスレーブ専用インタフェース3−
1bを介して接続され、バスマスタ装置2−2がスレー
ブ専用インタフェース3−2aを介して接続されてい
る。また、スレーブ専用バス1−bには、スレーブ装置
4−bが直接に接続されている。複数のバスマスタ装置
から同時にスレーブ専用バス1−bのバス使用権要求が
競合したときには、調停回路6−bが調停し、優先度の
最も高いバスマスタ装置にスレーブ専用バス1−bのバ
ス使用権承認を通知する。
スマスタ装置2−1がスレーブ専用インタフェース3−
1bを介して接続され、バスマスタ装置2−2がスレー
ブ専用インタフェース3−2aを介して接続されてい
る。また、スレーブ専用バス1−bには、スレーブ装置
4−bが直接に接続されている。複数のバスマスタ装置
から同時にスレーブ専用バス1−bのバス使用権要求が
競合したときには、調停回路6−bが調停し、優先度の
最も高いバスマスタ装置にスレーブ専用バス1−bのバ
ス使用権承認を通知する。
【0034】共有バス10には、バスマスタ装置2−1
が共有バス用インタフェース7−1を介して接続され、
バスマスタ装置2−2が共有バス用インタフェース7−
2を介して接続され、バスマスタ装置2−3が共有バス
用インタフェース7−3を介して接続されている。ま
た、共有バス10には、スレーブ装置9−1が共有バス
用インタフェース8−1を介して接続され、スレーブ装
置9−2が共有バス用インタフェース8−2を介して接
続されている。バスマスタ装置2−1が共通バス10を
介してスレーブ装置9−1または9−2にアクセスする
場合には、調停回路11にバス使用権要求REQ(1)
を通知し、バス使用権承認GNT(1)を受けてから共
有バス10を介してスレーブ装置へライトまたはリード
のアクセスを行う。同様に、バスマスタ装置2−2が共
通バス10を介してスレーブ装置9−1または9−2に
アクセスする場合には、調停回路11にバス使用権要求
REQ(2)を通知し、バス使用権承認GNT(2)を
受けてから共有バス10を介してアクセスを行い、バス
マスタ装置2−3が共通バス10を介してスレーブ装置
9−1または9−2にアクセスする場合には、調停回路
11にバス使用権要求REQ(3)を通知し、バス使用
権承認GNT(3)を受けてから共有バス10を介して
アクセスを行う。複数のバスマスタ装置から同時に共有
バス10のバス使用権要求が競合したときには、調停回
路11が調停し、優先度の最も高いバスマスタ装置に共
有バス10のバス使用権承認を通知する。
が共有バス用インタフェース7−1を介して接続され、
バスマスタ装置2−2が共有バス用インタフェース7−
2を介して接続され、バスマスタ装置2−3が共有バス
用インタフェース7−3を介して接続されている。ま
た、共有バス10には、スレーブ装置9−1が共有バス
用インタフェース8−1を介して接続され、スレーブ装
置9−2が共有バス用インタフェース8−2を介して接
続されている。バスマスタ装置2−1が共通バス10を
介してスレーブ装置9−1または9−2にアクセスする
場合には、調停回路11にバス使用権要求REQ(1)
を通知し、バス使用権承認GNT(1)を受けてから共
有バス10を介してスレーブ装置へライトまたはリード
のアクセスを行う。同様に、バスマスタ装置2−2が共
通バス10を介してスレーブ装置9−1または9−2に
アクセスする場合には、調停回路11にバス使用権要求
REQ(2)を通知し、バス使用権承認GNT(2)を
受けてから共有バス10を介してアクセスを行い、バス
マスタ装置2−3が共通バス10を介してスレーブ装置
9−1または9−2にアクセスする場合には、調停回路
11にバス使用権要求REQ(3)を通知し、バス使用
権承認GNT(3)を受けてから共有バス10を介して
アクセスを行う。複数のバスマスタ装置から同時に共有
バス10のバス使用権要求が競合したときには、調停回
路11が調停し、優先度の最も高いバスマスタ装置に共
有バス10のバス使用権承認を通知する。
【0035】共有バス用インタフェース7−1,7−
2,7−3は、図7(a)の共有バス用インタフェース
7−1と同様に構成されており、共有バス用インタフェ
ース8−1,8−2は、図7(b)の共有バス用インタ
フェース8−1と同様に構成されている。バスマスタ装
置2−1がスレーブ装置4−aまたはスレーブ装置4−
bにデータのライトを行う場合に生じるプロトコル変換
は1回で遅延は2クロックサイクルとなり、バスマスタ
装置2−1がスレーブ装置4−aまたはスレーブ装置4
−bからデータのリードを行う場合に生じるプロトコル
変換は2回で遅延は4クロックサイクルとなることは第
2実施形態のバスシステムと同じである。バスマスタ装
置2−1が共有バス10を介してスレーブ装置9−1ま
たはスレーブ装置9−2にデータのライトを行う場合に
生じるプロトコル変換は2回で遅延は4クロックサイク
ルとなり、バスマスタ装置2−1がスレーブ装置9−1
またはスレーブ装置9−2からデータのリードを行う場
合に生じるプロトコル変換は4回で遅延は8クロックサ
イクルとなることは第1の従来例のバスシステムと同じ
である。同様に、バスマスタ装置2−2,2−3のそれ
ぞれからスレーブ装置4−aにデータのライトを行う場
合に生じるプロトコル変換は1回で遅延が2クロックサ
イクルとなり、バスマスタ装置2−2,2−3のそれぞ
れがスレーブ装置4−aからデータのリードを行う場合
に生じるプロトコル変換は2回で遅延が4クロックサイ
クルとなる。
2,7−3は、図7(a)の共有バス用インタフェース
7−1と同様に構成されており、共有バス用インタフェ
ース8−1,8−2は、図7(b)の共有バス用インタ
フェース8−1と同様に構成されている。バスマスタ装
置2−1がスレーブ装置4−aまたはスレーブ装置4−
bにデータのライトを行う場合に生じるプロトコル変換
は1回で遅延は2クロックサイクルとなり、バスマスタ
装置2−1がスレーブ装置4−aまたはスレーブ装置4
−bからデータのリードを行う場合に生じるプロトコル
変換は2回で遅延は4クロックサイクルとなることは第
2実施形態のバスシステムと同じである。バスマスタ装
置2−1が共有バス10を介してスレーブ装置9−1ま
たはスレーブ装置9−2にデータのライトを行う場合に
生じるプロトコル変換は2回で遅延は4クロックサイク
ルとなり、バスマスタ装置2−1がスレーブ装置9−1
またはスレーブ装置9−2からデータのリードを行う場
合に生じるプロトコル変換は4回で遅延は8クロックサ
イクルとなることは第1の従来例のバスシステムと同じ
である。同様に、バスマスタ装置2−2,2−3のそれ
ぞれからスレーブ装置4−aにデータのライトを行う場
合に生じるプロトコル変換は1回で遅延が2クロックサ
イクルとなり、バスマスタ装置2−2,2−3のそれぞ
れがスレーブ装置4−aからデータのリードを行う場合
に生じるプロトコル変換は2回で遅延が4クロックサイ
クルとなる。
【0036】バスマスタ装置2−1がスレーブ装置4−
aをアクセスするときには、スレーブ専用インタフェー
ス3−1aにおいてクロックCLK(M1)に同期して
動作する信号をスレーブ装置4−aの動作クロックCL
K(a)をNa分周したクロックCLK(a)/Naに
同期するようにクロック変換してスレーブ専用バス1−
aに出力するので、クロック変換に伴う転送効率の低下
を抑制することができる。これに対して、バスマスタ装
置2−1がスレーブ装置9−1をアクセスするときに
は、バスマスタ装置2−1の動作クロックCLK(M
1)に同期した信号を共有バス用インタフェース7−1
で共有バス10のクロックCLK(10)に同期した信
号にクロック変換し、共有バス用インタフェース8−1
でスレーブ装置9−1の動作クロックCLK(S1)に
変換するので、第1の従来例で図8(c)により説明し
たように、共有バス10のクロックCLK(10)とス
レーブ装置9−1の動作クロックCLK(S1)との周
波数の関係によっては不整合が生じクロック変換に伴う
転送効率の低下が生じる。バスマスタ装置2−1がスレ
ーブ装置9−2をアクセスするときにも、バスマスタ装
置2−1の動作クロックCLK(M1)に同期した信号
を共有バス用インタフェース7−1で共有バス10のク
ロックCLK(10)に同期した信号にクロック変換
し、共有バス用インタフェース8−2でスレーブ装置9
−2の動作クロックCLK(S2)に変換するので周波
数の関係によっては不整合が生じクロック変換に伴う転
送効率の低下が生じる。
aをアクセスするときには、スレーブ専用インタフェー
ス3−1aにおいてクロックCLK(M1)に同期して
動作する信号をスレーブ装置4−aの動作クロックCL
K(a)をNa分周したクロックCLK(a)/Naに
同期するようにクロック変換してスレーブ専用バス1−
aに出力するので、クロック変換に伴う転送効率の低下
を抑制することができる。これに対して、バスマスタ装
置2−1がスレーブ装置9−1をアクセスするときに
は、バスマスタ装置2−1の動作クロックCLK(M
1)に同期した信号を共有バス用インタフェース7−1
で共有バス10のクロックCLK(10)に同期した信
号にクロック変換し、共有バス用インタフェース8−1
でスレーブ装置9−1の動作クロックCLK(S1)に
変換するので、第1の従来例で図8(c)により説明し
たように、共有バス10のクロックCLK(10)とス
レーブ装置9−1の動作クロックCLK(S1)との周
波数の関係によっては不整合が生じクロック変換に伴う
転送効率の低下が生じる。バスマスタ装置2−1がスレ
ーブ装置9−2をアクセスするときにも、バスマスタ装
置2−1の動作クロックCLK(M1)に同期した信号
を共有バス用インタフェース7−1で共有バス10のク
ロックCLK(10)に同期した信号にクロック変換
し、共有バス用インタフェース8−2でスレーブ装置9
−2の動作クロックCLK(S2)に変換するので周波
数の関係によっては不整合が生じクロック変換に伴う転
送効率の低下が生じる。
【0037】バスマスタ装置2−2,2−3についても
同様であり、スレーブ専用バス1−aに接続されたスレ
ーブ装置4−aまたはスレーブ専用バス1−bに接続さ
れたに接続されたスレーブ装置4−bをアクセスする場
合には、バスプロトコル変換の回数が少なく、また、ク
ロック変換に伴う転送効率の低下が生じないため転送デ
ータの遅延量が小さいが、共有バス10に接続されたス
レーブ装置9−1または9−2をアクセスする場合に
は、バスプロトコル変換の回数が多くなり、また、クロ
ック周波数の関係によっては不整合が生じクロック変換
に伴う転送効率の低下が生じるので、転送データの遅延
量が大きくなる。したがって、スレーブ専用バスに接続
されるスレーブ装置にはリードおよびライトが高速なス
レーブ装置を配し、共有バス10に接続されるスレーブ
装置にはリードおよびライトが低速のスレーブ装置を配
することにより、多数のスレーブ装置が接続され且つ高
速動作のスレーブ装置には高速にリードおよびライトが
可能なバスシステムを、小さなハードウェア量で実現す
ることができる。なお、図5では、3個のバスマスタ装
置と、スレーブ装置およびスレーブ専用バスの組を2組
と、2個のスレーブ装置が接続された共有バスとを有す
るバスシステムを例として説明したが、これに限定され
るものではなく、バスマスタ装置の個数、スレーブ装置
およびスレーブ専用バスの組の個数および共有バスに接
続されるスレーブ装置の個数は、それぞれ任意の個数と
してよく、また、バスマスタ装置をどのスレーブ専用バ
スに対して専用インタフェースを設けて接続するかにつ
いて任意に設定可能であり、また、どのマスタ装置を共
有バスと接続するかについても任意に設定可能である。
また、図5では、本発明の特徴を明確にするために、バ
スマスタ装置とこれに接続するスレーブ専用インタフェ
ースを分離して図示したが、スレーブ専用インタフェー
スの機能回路をバスマスタ装置内に搭載してもよい。
同様であり、スレーブ専用バス1−aに接続されたスレ
ーブ装置4−aまたはスレーブ専用バス1−bに接続さ
れたに接続されたスレーブ装置4−bをアクセスする場
合には、バスプロトコル変換の回数が少なく、また、ク
ロック変換に伴う転送効率の低下が生じないため転送デ
ータの遅延量が小さいが、共有バス10に接続されたス
レーブ装置9−1または9−2をアクセスする場合に
は、バスプロトコル変換の回数が多くなり、また、クロ
ック周波数の関係によっては不整合が生じクロック変換
に伴う転送効率の低下が生じるので、転送データの遅延
量が大きくなる。したがって、スレーブ専用バスに接続
されるスレーブ装置にはリードおよびライトが高速なス
レーブ装置を配し、共有バス10に接続されるスレーブ
装置にはリードおよびライトが低速のスレーブ装置を配
することにより、多数のスレーブ装置が接続され且つ高
速動作のスレーブ装置には高速にリードおよびライトが
可能なバスシステムを、小さなハードウェア量で実現す
ることができる。なお、図5では、3個のバスマスタ装
置と、スレーブ装置およびスレーブ専用バスの組を2組
と、2個のスレーブ装置が接続された共有バスとを有す
るバスシステムを例として説明したが、これに限定され
るものではなく、バスマスタ装置の個数、スレーブ装置
およびスレーブ専用バスの組の個数および共有バスに接
続されるスレーブ装置の個数は、それぞれ任意の個数と
してよく、また、バスマスタ装置をどのスレーブ専用バ
スに対して専用インタフェースを設けて接続するかにつ
いて任意に設定可能であり、また、どのマスタ装置を共
有バスと接続するかについても任意に設定可能である。
また、図5では、本発明の特徴を明確にするために、バ
スマスタ装置とこれに接続するスレーブ専用インタフェ
ースを分離して図示したが、スレーブ専用インタフェー
スの機能回路をバスマスタ装置内に搭載してもよい。
【0038】
【発明の効果】以上のように、本発明のバスシステムで
は、スレーブ装置とこれに適したバスプロトコルのスレ
ーブ専用バスの組に対して、バスマスタ装置は、接続す
るスレーブ専用バスのバスプロトコルおよびクロック周
波数に従ってプロトコル変換およびクロック変換を行う
スレーブ専用インタフェースを備えている。このため、
第1に、バスマスタ装置からスレーブ装置へアクセスす
る場合において生じるプロトコル変換の回数を、従来の
共有バスを介してスレーブ装置にアクセスする場合と比
較して低減することができるので、プロトコル変換に伴
う遅延によって生じる転送効率の低下を低減でき、バス
使用効率を向上させる効果がある。第2に、スレーブ専
用バスからスレーブ装置に入力される有効データの配列
が連続または一定個数おきの単純な配列となるので、従
来の共有バスを介してスレーブ装置に入力する場合に、
共有バスのクロックの周波数とスレーブ装置の動作クロ
ックの周波数との不整合により生じる入力データの複雑
な配列から有効なデータを抽出するための付加回路が必
要なくなり、付加回路での遅延により生じる転送効率の
低下を回避することが可能となる。
は、スレーブ装置とこれに適したバスプロトコルのスレ
ーブ専用バスの組に対して、バスマスタ装置は、接続す
るスレーブ専用バスのバスプロトコルおよびクロック周
波数に従ってプロトコル変換およびクロック変換を行う
スレーブ専用インタフェースを備えている。このため、
第1に、バスマスタ装置からスレーブ装置へアクセスす
る場合において生じるプロトコル変換の回数を、従来の
共有バスを介してスレーブ装置にアクセスする場合と比
較して低減することができるので、プロトコル変換に伴
う遅延によって生じる転送効率の低下を低減でき、バス
使用効率を向上させる効果がある。第2に、スレーブ専
用バスからスレーブ装置に入力される有効データの配列
が連続または一定個数おきの単純な配列となるので、従
来の共有バスを介してスレーブ装置に入力する場合に、
共有バスのクロックの周波数とスレーブ装置の動作クロ
ックの周波数との不整合により生じる入力データの複雑
な配列から有効なデータを抽出するための付加回路が必
要なくなり、付加回路での遅延により生じる転送効率の
低下を回避することが可能となる。
【図1】本発明の第1実施形態のバスシステムの構成を
示す図である。
示す図である。
【図2】(a)は、第1実施形態のバスマスタ装置とス
レーブ専用バスとの間の接続を示す図であり、(b)
は、スレーブ専用バスとバスマスタ装置との間の接続を
示す図であり、(c)は、プロトコル変換による遅れを
示す動作タイミング図である。
レーブ専用バスとの間の接続を示す図であり、(b)
は、スレーブ専用バスとバスマスタ装置との間の接続を
示す図であり、(c)は、プロトコル変換による遅れを
示す動作タイミング図である。
【図3】第1実施形態のバスシステムのクロック変換と
それによる転送効率への影響を説明する図である。
それによる転送効率への影響を説明する図である。
【図4】第2実施形態のバスシステムの構成を示す図で
ある。
ある。
【図5】第3実施形態のバスシステムの構成を示す図で
ある。
ある。
【図6】第1の従来例のバスシステムの構成を示す図で
ある。
ある。
【図7】(a)および(b)は、第1の従来例の共有バ
ス用インターフェースの内部構成例を示す図であり、
(c)は、プロトコル変換による遅れを示す動作タイミ
ング図である。
ス用インターフェースの内部構成例を示す図であり、
(c)は、プロトコル変換による遅れを示す動作タイミ
ング図である。
【図8】第1の従来例のバスシステムのクロック変換と
それによる転送効率への影響を説明する図である。
それによる転送効率への影響を説明する図である。
【図9】第2の従来例のバスシステムの構成を示す図で
ある。
ある。
【図10】第3の従来例のバスシステムの構成を示す図
である。
である。
1−a,1−b,1−c スレーブ専用バス 2,2−1,2−2,2−3 バスマスタ装置 3−1a,3−1b,3−1c,3−2a,3−2b,
3−2c,3−3a,3−3c,3−a,3−b,3−
c スレーブ専用インタフェース 4−a,4−b,4−c,9−1,9−2,9−3
スレーブ装置 6−a,6−b,6−c,11 調停回路 7−1,7−2,7−3,8−1,8−2,8−3
共有バス用インタフェース 10 共有バス
3−2c,3−3a,3−3c,3−a,3−b,3−
c スレーブ専用インタフェース 4−a,4−b,4−c,9−1,9−2,9−3
スレーブ装置 6−a,6−b,6−c,11 調停回路 7−1,7−2,7−3,8−1,8−2,8−3
共有バス用インタフェース 10 共有バス
Claims (9)
- 【請求項1】 バスマスタ装置と、m(m≧2の正整
数)個のスレーブ装置と、 それぞれのスレーブ装置に専用に接続され対応するスレ
ーブ装置のコマンドおよびデータに適合させてプロトコ
ルが定められ前記対応するスレーブ装置の動作クロック
の周期のn(n≧1の正整数)倍、(n/2)倍、(1
/n)または(2/n)の周期のクロックで動作するm
個のスレーブ専用バスと、 前記バスマスタ装置とそれぞれのスレーブ専用バスとの
間に設けられ前記バスマスタ装置の入出力のコマンドお
よびデータとスレーブ専用バスのプロトコルに従ったコ
マンドおよびデータとの間の相互変換を行うとともにス
レーブ専用バスの動作クロックとバスマスタ装置の動作
クロックとの間のクロック変換を行うm個のスレーブ専
用インタフェースとを備えることを特徴とするバスシス
テム。 - 【請求項2】 前記m個のスレーブ専用バスのそれぞれ
の動作クロックの周期が、前記対応するスレーブ装置の
動作クロックの周期と等しいことを特徴とする請求項1
記載のバスシステム。 - 【請求項3】 前記m個のスレーブ専用インタフェース
は、前記バスマスタ装置内に搭載されていることを特徴
とする請求項1または2記載のバスシステム。 - 【請求項4】 m(m≧2の正整数)個のスレーブ装置
と、 それぞれのスレーブ装置に専用に接続され対応するスレ
ーブ装置のコマンドおよびデータに適合させてプロトコ
ルが定められ前記対応するスレーブ装置の動作クロック
の周期のn(n≧1の正整数)倍、(n/2)倍、(1
/n)または(2/n)の周期のクロックで動作するm
個のスレーブ専用バスと、 k(k≧1)個のバスマスタ装置と、 前記k個のバスマスタ装置のそれぞれと前記m個のスレ
ーブ専用バスとの間に選択的に設けられ一方の接続先の
バスマスタ装置の入出力のコマンドおよびデータと他方
の接続先のスレーブ専用バスのプロトコルに従ったコマ
ンドおよびデータとの間の相互変換を行うとともに前記
一方の接続先のバスマスタ装置の動作クロックと前記他
方の接続先のスレーブ専用バスの動作クロックとの間の
クロック変換を行うスレーブ専用インタフェースとを備
えることを特徴とするバスシステム。 - 【請求項5】 前記m個のスレーブ専用バスのそれぞれ
の動作クロックの周期が、前記対応するスレーブ装置の
動作クロックの周期と等しいことを特徴とする請求項4
記載のバスシステム。 - 【請求項6】 前記スレーブ専用インタフェースのそれ
ぞれは、前記一方の接続先のバスマスタ装置内に搭載さ
れていることを特徴とする請求項4または5記載のバス
システム。 - 【請求項7】 m(m≧1の正整数)個の第1グループ
のスレーブ装置と、 前記第1グループのスレーブ装置のそれぞれに専用に接
続され対応するスレーブ装置のコマンドおよびデータに
適合させてプロトコルが定められ前記対応するスレーブ
装置の動作クロックの周期のn(n≧1の正整数)倍、
(n/2)倍、(1/n)または(2/n)の周期のク
ロックで動作するm個のスレーブ専用バスと、 複数の第2グループのスレーブ装置と、 固有のプロトコルが定められ固有のクロックで動作する
共有バスと、 前記第2グループのスレーブ装置のそれぞれと前記共有
バスとの間に設けられ前記第2グループのスレーブ装置
の入出力のコマンドおよびデータと共有バスに固有のプ
ロトコルに従ったコマンドおよびデータとの間の相互変
換を行うとともに前記第2グループのスレーブ装置のそ
れぞれの動作クロックと前記共有バスの固有の動作クロ
ックとの間のクロック変換を行う複数のスレーブ側共有
バス用インタフェースと、 k(k≧1)個のバスマスタ装置と、 前記k個のバスマスタ装置のそれぞれと前記m個のスレ
ーブ専用バスとの間に選択的に設けられ一方の接続先の
バスマスタ装置の入出力のコマンドおよびデータと他方
の接続先のスレーブ専用バスのプロトコルに従ったコマ
ンドおよびデータとの間の相互変換を行うとともに前記
一方の接続先のバスマスタ装置の動作クロックと前記他
方の接続先のスレーブ専用バスの動作クロックとの間の
クロック変換を行う複数のスレーブ専用インタフェース
と、 前記k個のバスマスタ装置のそれぞれと前記共有バスと
の間に選択的に設けられバスマスタ装置の入出力のコマ
ンドおよびデータと前記共有バスに固有のプロトコルに
従ったコマンドおよびデータとの間の相互変換を行うと
ともにバスマスタ装置の動作クロックと前記共有バスの
固有の動作クロックとの間のクロック変換を行う複数の
バスマスタ側共有バス用インタフェースとを備えること
を特徴とするバスシステム。 - 【請求項8】 前記m個のスレーブ専用バスのそれぞれ
の動作クロックの周期が、前記対応するスレーブ装置の
動作クロックの周期と等しいことを特徴とする請求項7
記載のバスシステム。 - 【請求項9】 前記スレーブ専用インタフェースのそれ
ぞれは、前記一方の接続先のバスマスタ装置内に搭載さ
れていることを特徴とする請求項7または8記載のバス
システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001123054A JP2002318782A (ja) | 2001-04-20 | 2001-04-20 | バスシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001123054A JP2002318782A (ja) | 2001-04-20 | 2001-04-20 | バスシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002318782A true JP2002318782A (ja) | 2002-10-31 |
Family
ID=18972667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001123054A Pending JP2002318782A (ja) | 2001-04-20 | 2001-04-20 | バスシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002318782A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004213644A (ja) * | 2003-01-08 | 2004-07-29 | Samsung Electronics Co Ltd | デュアルプロセッサのip共有装置及びその方法 |
EP1601125A2 (en) | 2004-05-28 | 2005-11-30 | Hitachi, Ltd. | Storage system, computer system and interface module |
US7155556B2 (en) * | 2003-07-08 | 2006-12-26 | Samsung Electronics Co., Ltd. | Devices and methods for converting remote device formats to host device formats for access to host associated resources |
JP2007026438A (ja) * | 2005-07-15 | 2007-02-01 | Samsung Electronics Co Ltd | 通信システム |
JP2009519524A (ja) * | 2005-12-14 | 2009-05-14 | トムソン ライセンシング | データ伝送バスにアクセスする方法、対応する装置およびシステム |
JP2011065685A (ja) * | 2004-02-11 | 2011-03-31 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
US9652422B2 (en) | 2013-01-25 | 2017-05-16 | Samsung Electronics Co., Ltd. | Multi-bus system |
JP2017523518A (ja) * | 2014-07-23 | 2017-08-17 | セインチップス テクノロジー カンパニーリミテッド | クロックツリーの実現方法、システムオンチップ及びコンピュータ記憶媒体 |
-
2001
- 2001-04-20 JP JP2001123054A patent/JP2002318782A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004213644A (ja) * | 2003-01-08 | 2004-07-29 | Samsung Electronics Co Ltd | デュアルプロセッサのip共有装置及びその方法 |
US7155556B2 (en) * | 2003-07-08 | 2006-12-26 | Samsung Electronics Co., Ltd. | Devices and methods for converting remote device formats to host device formats for access to host associated resources |
JP2011065685A (ja) * | 2004-02-11 | 2011-03-31 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
US8098654B2 (en) | 2004-05-28 | 2012-01-17 | Hitachi, Ltd. | Storage system, computer system and interface module |
US7411947B2 (en) | 2004-05-28 | 2008-08-12 | Hitachi, Ltd. | Storage system, computer system and interface module |
EP1601125A3 (en) * | 2004-05-28 | 2006-03-29 | Hitachi, Ltd. | Storage system, computer system and interface module |
EP1601125A2 (en) | 2004-05-28 | 2005-11-30 | Hitachi, Ltd. | Storage system, computer system and interface module |
JP2007026438A (ja) * | 2005-07-15 | 2007-02-01 | Samsung Electronics Co Ltd | 通信システム |
JP4568703B2 (ja) * | 2005-07-15 | 2010-10-27 | 三星電子株式会社 | 通信システム |
US8274972B2 (en) | 2005-07-15 | 2012-09-25 | Samsung Electronics Co., Ltd. | Communication system with switchable connection |
JP2009519524A (ja) * | 2005-12-14 | 2009-05-14 | トムソン ライセンシング | データ伝送バスにアクセスする方法、対応する装置およびシステム |
US9652422B2 (en) | 2013-01-25 | 2017-05-16 | Samsung Electronics Co., Ltd. | Multi-bus system |
JP2017523518A (ja) * | 2014-07-23 | 2017-08-17 | セインチップス テクノロジー カンパニーリミテッド | クロックツリーの実現方法、システムオンチップ及びコンピュータ記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5274763A (en) | Data path apparatus for IO adapter | |
US5191653A (en) | Io adapter for system and io buses having different protocols and speeds | |
US5253348A (en) | Method of arbitration for buses operating at different speeds | |
US6401176B1 (en) | Multiple agent use of a multi-ported shared memory | |
KR100814904B1 (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
US6314499B1 (en) | Non-preemptive memory locking mechanism in a shared resource system | |
JP2002318782A (ja) | バスシステム | |
US20060026330A1 (en) | Bus arbitration system that achieves power savings based on selective clock control | |
US6163831A (en) | Minimum refractory period in a multiple agent resource sharing environment | |
US8799699B2 (en) | Data processing system | |
JPS589461B2 (ja) | マルチプロセッサ・システム | |
KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
US6499087B1 (en) | Synchronous memory sharing based on cycle stealing | |
JPH022445A (ja) | 多重バスシステム | |
KR100579419B1 (ko) | Ddr sdram 데이터 전송을 위한 amba인터페이스 장치 | |
JP2973734B2 (ja) | 競合制御回路 | |
JP2005322068A (ja) | メモリインタフェース統合システム | |
JP2632049B2 (ja) | マルチプロセッサシステム | |
JP3047874B2 (ja) | システムバス回路およびマルチプロセサ | |
JPH08180027A (ja) | 調停回路 | |
JPS6160162A (ja) | バス調停方式 | |
JP2000357153A (ja) | バスブリッジ回路およびデータ処理システム | |
JP2009129307A (ja) | データ転送装置 | |
JPH05204832A (ja) | Dmaバス調停方式 | |
JPH03201054A (ja) | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |