JP4568703B2 - 通信システム - Google Patents

通信システム Download PDF

Info

Publication number
JP4568703B2
JP4568703B2 JP2006184742A JP2006184742A JP4568703B2 JP 4568703 B2 JP4568703 B2 JP 4568703B2 JP 2006184742 A JP2006184742 A JP 2006184742A JP 2006184742 A JP2006184742 A JP 2006184742A JP 4568703 B2 JP4568703 B2 JP 4568703B2
Authority
JP
Japan
Prior art keywords
master device
communication
master
protocol
common slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006184742A
Other languages
English (en)
Other versions
JP2007026438A (ja
Inventor
廷 基 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007026438A publication Critical patent/JP2007026438A/ja
Application granted granted Critical
Publication of JP4568703B2 publication Critical patent/JP4568703B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Telephonic Communication Services (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

本発明は通信システムに係わり、より詳しくは、複数のマスターデバイスが同一な機能を有するスレーブデバイスと通信をする通信システムに関する。
一般に。DTV(デジタルテレビジョン)などの電子装置は多くのデバイスを含み、各デバイスは互いに通信が可能である。
デバイス間の通信のための一例がI2C(インター集積回路)通信である。I2C通信はフィリップス社が提案した通信方式であって、SCLおよびSDAの2種類の通信ラインを利用してマスターデバイスとスレーブデバイス間に通信をする。
ここで、スレーブデバイスは複数個で設けられ、マスターデバイスは必要なスレーブデバイスとアドレスに基づいた通信をすることができる。
このように、マスターデバイスは必要なスレーブデバイスと連結されてI2C通信をすることができるが、時には複数のマスターデバイスが同一な機能をするスレーブデバイス(以下、“共通スレーブデバイス”という)と連結されて通信をしなければならない場合がある。
このために、図1Aおよび図1Bに示された連結方式が提示されたことがある。
図1Aはそれぞれのマスターデバイスが別個の通信ラインを利用して共通スレーブデバイスと連結されている構成を示す。
この場合、第1マスターデバイスと第2マスターデバイスはそれぞれ自分と連結された別個の通信ラインを通じて常に共通スルレイブディバスと通信することができる。しかし、同一な機能をする共通スレーブデバイスがそれぞれのマスターデバイスとの連結された通信ラインにそれぞれ設けられるので、費用が増加する。
一方、図1Bはそれぞれのマスターデバイスが共通した通信ラインを利用して共通スレーブデバイスと連結されている構成を示す。
これは、図1Aに示された構成とは異なって、共通スレーブデバイスが一つだけ必要であるので、追加的な費用が発生しない。しかし、第1マスターデバイスと第2マスターデバイスは自分にマスターの権限がある時にのみ、共通スレーブデバイスはもちろんその他のスレーブデバイスと通信することができるので、第1マスターデバイスおよび第2マスターデバイスは同時に共通スレーブデバイスおよびその他のスレーブデバイスと通信することができない。例えば、第1マスターデバイスが共通スレーブデバイスと通信をしている間には、第2マスターデバイスは共通スレーブデバイスはもちろん、その他のいずれのスレーブデバイスと通信をすることができないため、システムの全体的な通信速度が遅くなる問題点がある。
したがって、本発明の目的は、複数のマスターデバイスと通信する同一な機能を遂行する共通スレーブデバイスがある場合に、費用の上昇およびシステム全体の通信速度の低下を最少化することができる通信システムを提供することにある。
前記目的は、本発明によって、通信システムにおいて、第1プロトコルによる通信上のマスターとして動作する第1マスターデバイスと;第2プロトコルによる通信上のマスターとして動作する第2マスターデバイスと;前記第1マスターデバイスおよび前記第2マスターデバイスに対して各々前記第1プロトコルおよび前記第2プロトコルによる通信上のスレーブとして動作する共通スレーブデバイスと;前記共通スレーブデバイスと前記第1マスターデバイスおよび第2マスターデバイスのうちのいずれか一つとの通信のために前記共通スレーブデバイスと前記第1マスターデバイスおよび第2マスタージバイスとの連結を断続するスイッチング部とを含むことを特徴とする通信システムによって達成される。
ここで、前記第1プロトコルと第2プロトコルのうちの少なくとも一つはI2C通信プロトコルであることができる。
ここで、前記第1マスターデバイスは前記共通スレーブデバイスと前記I2Cプロトコルによる通信をしようとする場合、前記共通スレーブデバイスと前記第1マスターデバイスとの連結のための第1スイッチング制御信号を前記スイッチング部に印加することができる。
ここで、前記第2マスターデバイスは前記共通スレーブデバイスと前記I2Cプロトコルによる通信をしようとする場合、前記第1マスターデバイスにスイッチング連結要請をし、前記第1マスターデバイスは前記スイッチング連結要請によって前記共通スレーブデバイスと前記第2マスターデバイスとの連結のための第2スイッチング制御信号を前記スイッチング部に印加することができる。
ここで、前記第1マスターデバイスは前記共通スレーブデバイスと前記I2Cプロトコルによる通信をしようとする場合、前記第2マスターデバイスと前記共通スレーブデバイスとの前記I2Cプロトコルによる通信が終了したか否かを判断し、前記判断の結果、前記第2マスターデバイスと前記共通スレーブデバイスとの前記I2Cプロトコルによる通信が終了した場合、前記共通スレーブデバイスと前記第1マスターデバイスが連結されるようにする前記第1スイッチング制御信号を前記スイッチング部に印加することができる。
ここで、前記第1マスターデバイスは前記第2マスターデバイスと双方向通信をし、前記双方向通信による前記第2マスターデバイスの応答に基づいて、前記第2マスターデバイスと前記共通スレーブデバイスとの前記I2Cプロトコルによる通信の終了如何を判断することができる。
本発明によると、複数のマスターデバイスが同一な機能を遂行するスレーブデバイスと通信をする通信システムにおいて、費用の上昇および通信速度の低下を最少化することができる。
以下、添付図面を参照して本発明について詳しく説明する。
ここで、本発明の実施例を説明することにおいて、同一な構成要素は同一な参照番号を使用して説明し、その説明は省略することができる。
図2に示されているように、本発明による通信システムは、第1マスターデバイス10および第2マスターデバイス20と、共通スレーブデバイス4と、スイッチング部3とを含む。
第1マスターデバイス10は第1プロトコルによる通信上のマスターとして動作するデバイスであり、第2マスターデバイス20は第2プロトコルによる通信上のマスターとして動作するデバイスである。ここで、第1プロトコルおよび第2プロトコルは同一なプロトコルであることもでき、互いに異なるプロトコルであることもできる。例えば、第1プロトコルはI2C通信プロトコルであり、第2プロトコルはUARTを利用する直列データ通信プロトコルであることもできる。
以下では、第1プロトコルおよび第2プロトコルが全てI2C通信プロトコルであるものを一例として説明する。
共通スレーブデバイス4は、I2C通信プロトコルによってスレーブとして動作するデバイスであって、後述するスイッチング部3の動作によって第1マスターデバイス10または第2マスターデバイス20と通信可能なように連結される。
スイッチング部3は、共通スレーブデバイス4と第1マスターデバイス10および第2マスターデバイス20のうちのいずれか一つとの通信のために、共通スレーブデバイス4と第1マスターデバイス10および/または第2マスターデバイス20との連結を断続する。
つまり、スイッチング部3は、第1マスターデバイス10と共通スレーブデバイス4との相互通信のために共通スレーブデバイス4と第1通信ラインを連結する。ここで、第1通信ラインは、第1マスターデバイス10と少なくとも一つのスレーブデバイスとの通信をするための通信ラインであって、クロックが伝送されるSCLラインとデータが伝送されるSDAラインとを含む。
また、スイッチング部3は、第2マスターデバイス20と共通スレーブデバイス4との相互通信のために、共通スレーブデバイス4と第2通信ラインを連結する。ここで、第2通信ラインは、前述の第1通信ラインに対応する通信ラインであって、第2マスターデバイス20と少なくとも一つのスレーブデバイスとの通信のための通信ラインである。
ここで、第1通信ラインと第2通信ラインはスイッチング部3によって分離されている。
第1マスターデバイス10は共通スレーブデバイス4と通信をしようとする場合、共通スレーブデバイス4との連結のための第1スイッチング制御信号をスイッチング部3に印加する。スイッチング部3は印加された第1スイッチング制御信号によって第1通信ラインと共通スレーブデバイス4を連結する。
これによって、第1マスターデバイス10は共通スレーブデバイス4と連結された通信ラインを通じてI2Cプロトコルによる通信をすることができる。
一方、第2マスターデバイス20は共通スレーブデバイス4と通信をしようとする場合、第1マスターデバイス10にスイッチング連結の要請ができる。第1マスターデバイス10はスイッチング連結の要請によって共通スレーブデバイス4と第2マスターデバイス20との連結のための第2スイッチング制御信号をスイッチング部3に印加する。スイッチング部3は印加された第2スイッチング制御信号によって第2通信ラインと共通スレーブデバイス4を連結する。この時、第1通信ラインと共通スレーブデバイス4との連結は遮断されることができる。
これによって、第2マスターデバイス20は共通スレーブデバイス4と連結された通信ラインを通じてI2Cプロトコルによる通信をすることができる。
しかし、第2マスターデバイス20が共通スレーブデバイス4と連結されて通信をしている場合に、第1マスターデバイス10がスイッチング部3に第1スイッチング制御信号を印加すると、スイッチング部3は共通スレーブデバイス4と第2通信ラインとの連結を遮断し、共通スレーブデバイス4と第1通信ラインを連結するので、第2マスターデバイス20と共通スレーブデバイス4との通信は途中で強制的に遮断されることができる。
これを防止するために、第1マスターデバイス10は第1スイッチング制御信号を印加する前に、第2マスターデバイス20と共通スレーブデバイス4との通信が終了したかを確認することができる。
第1マスターデバイス10が、第2マスターデバイス20と共通スレーブデバイス4との通信が終了したか確認する一つの方法は、第2マスターデバイス20と双方向通信をすることによって第2マスターデバイス20から通信終了如何の応答を要請することである。ここで、第1マスターデバイス10と第2マスターデバイス20との双方向通信は、前述の第1通信ラインおよび第2通信ラインとは独立的に設けられた通信ラインを利用し、別途のプロトコルに基づいて行われることができる。
第2マスターデバイス20から共通スレーブデバイス4との通信が終了したという応答を受けた場合、第1マスターデバイス10は共通スレーブデバイス4との連結のための第1スイッチング制御信号をスイッチング部3に印加することができる。
これによって、第1マスターデバイス10は第2マスターデバイス20と共通スレーブデバイス4との通信を強制的に終了させずに共通スレーブデバイス4と通信することができる。
前述の内容は、第1マスターデバイス10が第2マスターデバイス20と共通スレーブデバイス4との通信の終了如何を確認するために第2マスターデバイス20と双方向通信をすることを一例として説明したが、第2マスターデバイス20が共通スレーブデバイス4との通信が終了した場合、第1マスターデバイス10にその終了状態を単方向通信を通じて知らせることもできる。
また、図2に示されているように、第2マスターデバイス20は共通スレーブデバイス4と通信のために第1マスターデバイス10を通じてスイッチング部3に第2スイッチング制御信号を印加しているが、第2マスターデバイス20は直接スイッチング部3に第2スイッチング制御信号を印加することもできる。
図2のスイッチング部3の回路構成の一例を図3を参照して説明する。
第1マスターデバイス10は共通スレーブデバイス4との通信をしようとする場合、スイッチング制御信号にオン信号を印加し、これによって、Q2は導通され共通スレーブデバイス4と第1通信ラインは連結される。この時、Q1は導通した状態であるので、R3を通じて流れる電流は減少し、これによってQ3はオフ状態になり、共通スレーブデバイス4と第2通信ラインは連結が遮断される。
一方、第1マスターデバイス10は第2マスターデバイス20と共通スレーブデバイス4との通信のためにスイッチング制御信号にオフ信号を印加し、これによってQ2はオフされ、共通スレーブデバイス4と第1通信ラインは連結が遮断される。また、Q1がオフされることによってR3を通じて電流が流れるようになり、これによってQ3は導通され、共通スレーブデバイス4と第2通信ラインは連結される。
前述のように、スイッチング部3はトランジスターおよび抵抗を利用して設けられることもできるが、単一IC(集積回路)で設けられることもできる。
本発明の幾つかの実施例が図示されて説明されたが、本発明が属する技術分野における通常の知識を有する当業者であれば、本発明の原則や精神から外れず本実施例を変形することができることが分かる。発明の範囲は添付された請求項とその均等物によって決められる。
複数のマスターデバイスと共通スレーブデバイスを含む従来の通信システムのブロック図である。 複数のマスターデバイスと共通スレーブデバイスを含む従来の通信システムのブロック図である。 本発明による通信システムのブロック図である。 図2のスイッチング部の構成の一例を示した図である。
符号の説明
10 第1マスターデバイス
20 第2マスターデバイス
3 スイッチング部
4 共通スレーブデバイス

Claims (6)

  1. マスターとして動作する複数のマスターデバイスと、各マスターデバイスに対してスレーブとして動作する複数のスレーブデバイスとを有する通信システムにおいて、
    各マスターデバイスは、該マスターデバイスに対する複数のスレーブデバイスのうち1のスレーブデバイスと通信可能であり、
    第1プロトコルによる通信上のマスターとして動作する第1マスターデバイスと、
    第2プロトコルによる通信上のマスターとして動作する第2マスターデバイスと、
    前記第1マスターデバイスおよび前記第2マスターデバイスに対して、各々前記第1プロトコルおよび前記第2プロトコルによる通信上のスレーブとして動作する共通スレーブデバイスと、
    前記共通スレーブデバイスと前記第1マスターデバイスおよび第2マスターデバイスのうちのいずれか一つとの通信のために、前記共通スレーブデバイスと前記第1のマスターデバイスとの連結を要請するための第1スイッチング制御信号又は前記共通スレーブデバイスと前記第2のマスターデバイスとの連結を要請するための第2スイッチング制御信号が印加された場合に、前記共通スレーブデバイスと前記第1マスターデバイス又は第2マスターデバイスとを連結するスイッチング部と
    を含み、
    前記スイッチング部は、前記第1のマスターデバイスによ記第2スイッチング制御信号が印加された場合に、前記第2のマスターデバイスと前記共通スレーブデバイスとの間の連結を行い、
    前記第1マスターデバイスは、前記第2スイッチング制御信号の印加を行った後、前記共通スレーブデバイスと通信をすべき場合、前記第2マスターデバイスからの通知に基づいて、前記第2マスターデバイスと前記共通スレーブデバイスとの通信が終了したかどうかを判断し、
    前記判断の結果、前記第2マスターデバイスと前記共通スレーブデバイスとの通信が終了したと判断した場合、前記第1スイッチング制御信号を前記スイッチング部に印加することを特徴とする通信システム。
  2. 前記第1プロトコル及び第2プロトコルのうちの少なくとも一つはI2C通信プロトコルであることを特徴とする請求項1に記載の通信システム。
  3. 前記第1マスターデバイスは前記共通スレーブデバイスと前記I2Cプロトコルによる通信をしようとする場合、前記共通スレーブデバイスと前記第1マスターデバイスとの連結のための第1スイッチング制御信号を前記スイッチング部に印加することを特徴とする請求項2に記載の通信システム。
  4. 前記第2マスターデバイスは前記共通スレーブデバイスと前記I2Cプロトコルによる通信をしようとする場合、前記第1マスターデバイスにスイッチング連結要請をし、
    前記第1マスターデバイスは前記スイッチング連結要請によって、前記共通スレーブデバイスと前記第2マスターデバイスとの連結のための第2スイッチング制御信号を前記スイッチング部に印加することを特徴とする請求項2又は3に記載の通信システム。
  5. 前記第1マスターデバイスは、前記共通スレーブデバイスと前記I2Cプロトコルによる通信をしようとする場合、前記第2マスターデバイスと前記共通スレーデバイスとの前記I2Cプロトコルによる通信が終了したか否かを判断し、
    前記判断の結果、前記第2マスターデバイスと前記共通スレーブデバイスとの前記I2Cプロトコルによる通信が終了した場合、前記共通スレーブデバイスと前記第1マスターデバイスが連結されるようにする前記第1スイッチング制御信号を前記スイッチング部に印加することを特徴とする請求項4に記載の通信システム。
  6. 前記第1マスターデバイスは、前記第2マスターデバイスと双方向通信をし、前記双方向通信による前記第2マスターデバイスの応答に基づいて、前記第2マスターデバイスと前記共通スレーブデバイスとの前記I2Cプロトコルによる通信の終了如何を判断することを特徴とする請求項5に記載の通信システム。
JP2006184742A 2005-07-15 2006-07-04 通信システム Expired - Fee Related JP4568703B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064371A KR100696111B1 (ko) 2005-07-15 2005-07-15 통신시스템

Publications (2)

Publication Number Publication Date
JP2007026438A JP2007026438A (ja) 2007-02-01
JP4568703B2 true JP4568703B2 (ja) 2010-10-27

Family

ID=37609511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006184742A Expired - Fee Related JP4568703B2 (ja) 2005-07-15 2006-07-04 通信システム

Country Status (4)

Country Link
US (1) US8274972B2 (ja)
JP (1) JP4568703B2 (ja)
KR (1) KR100696111B1 (ja)
CN (1) CN100485649C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096421A1 (ja) * 2008-01-28 2009-08-06 Panasonic Electric Works Co., Ltd. 通信システム
JP5369010B2 (ja) * 2010-01-25 2013-12-18 パナソニック株式会社 通信システム
US8601190B2 (en) * 2011-06-24 2013-12-03 Teco-Westinghouse Motor Company Providing multiple communication protocols for a control system having a master controller and a slave controller
CN105474191B (zh) * 2013-07-31 2019-04-19 慧与发展有限责任合伙企业 为电子设备配置通信互连的方法和***
CN104571294A (zh) * 2013-10-22 2015-04-29 英业达科技有限公司 服务器***
CN106462526B (zh) * 2014-02-07 2019-12-31 安晟信医疗科技控股公司 用于多主总线协议的方法及装置
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US10241955B2 (en) 2014-06-18 2019-03-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
KR102285749B1 (ko) * 2014-11-10 2021-08-05 삼성전자주식회사 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
US9665528B2 (en) 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
JP6511921B2 (ja) * 2015-03-31 2019-05-15 オムロン株式会社 マスタ装置、およびマスタ装置の設定方法
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线***中的从设备报警信号
KR102368600B1 (ko) * 2017-05-31 2022-03-02 현대자동차주식회사 이종망 데이터 전송이 가능한 i2c 통신 고속화 시스템
CN111124979B (zh) * 2019-10-31 2021-07-06 苏州浪潮智能科技有限公司 一种基于堆栈结构的i2c多主访问方法和***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133154A (ja) * 1990-09-26 1992-05-07 Fujitsu Ltd バス切換制御方式
JP2002318782A (ja) * 2001-04-20 2002-10-31 Nec Corp バスシステム
JP2003085126A (ja) * 2001-09-14 2003-03-20 Fuji Electric Co Ltd 入力データ処理装置および方法
US20040059852A1 (en) * 2002-09-24 2004-03-25 Weiyun Sun System and method of mastering a serial bus
WO2004109996A1 (en) * 2003-06-02 2004-12-16 Matsushita Electric Industrial Co., Ltd. Device, method, and program for performing master/slave switching process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3792203A (en) * 1972-03-10 1974-02-12 Honeywell Inf Systems Automatic redial memory device for telephones
US5963450A (en) * 1996-12-20 1999-10-05 Square D Company Operator interface unit for monitoring and controlling devices having dissimilar data structures
JP2964975B2 (ja) * 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
JP3133732B2 (ja) 1998-11-25 2001-02-13 甲府日本電気株式会社 マルチスレーブバスラインシステム及びシリアル転送方法
US6769078B2 (en) * 2001-02-08 2004-07-27 International Business Machines Corporation Method for isolating an I2C bus fault using self bus switching device
JP2002278852A (ja) 2001-03-21 2002-09-27 Toshiba Corp バス切替え方法及びバス切替え装置
CN1184568C (zh) 2001-09-06 2005-01-12 英业达股份有限公司 保护笔记型电脑的bios数据的装置及方法
JP3949429B2 (ja) 2001-11-05 2007-07-25 シャープ株式会社 Iicバス制御システム
JP2003242048A (ja) 2002-02-14 2003-08-29 Hitachi Ltd バスシステム
US6968406B2 (en) * 2003-02-20 2005-11-22 Dell Products L.P. System and method for arbitrating access between common access requests on a bus
CN2629126Y (zh) 2003-05-27 2004-07-28 深圳市兆日信息技术有限公司 一种cpu接口转换装置及使用ps2接口的税控收款机
US7054417B2 (en) * 2003-08-19 2006-05-30 Qwest Communications International Inc. Advanced call screening appliance
CN1294504C (zh) 2004-03-18 2007-01-10 上海交通大学 基于usb总线的数据隔离切换传输方法
US7281070B2 (en) * 2005-01-28 2007-10-09 International Business Machines Corporation Multiple master inter integrated circuit bus system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133154A (ja) * 1990-09-26 1992-05-07 Fujitsu Ltd バス切換制御方式
JP2002318782A (ja) * 2001-04-20 2002-10-31 Nec Corp バスシステム
JP2003085126A (ja) * 2001-09-14 2003-03-20 Fuji Electric Co Ltd 入力データ処理装置および方法
US20040059852A1 (en) * 2002-09-24 2004-03-25 Weiyun Sun System and method of mastering a serial bus
WO2004109996A1 (en) * 2003-06-02 2004-12-16 Matsushita Electric Industrial Co., Ltd. Device, method, and program for performing master/slave switching process

Also Published As

Publication number Publication date
US8274972B2 (en) 2012-09-25
US20070016708A1 (en) 2007-01-18
KR20070009250A (ko) 2007-01-18
JP2007026438A (ja) 2007-02-01
KR100696111B1 (ko) 2007-03-20
CN100485649C (zh) 2009-05-06
CN1896983A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
JP4568703B2 (ja) 通信システム
US6629172B1 (en) Multi-chip addressing for the I2C bus
JP4480897B2 (ja) インターフェースの選択的交互使用
US5919261A (en) Methods and apparatus for controlling operation of a link layer controller based upon a state of connection between multiple electronic apparatus
US20170177531A1 (en) Bus serialization for devices without multi-device support
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
KR20160077189A (ko) 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들
JP2002328879A (ja) Pci延伸機能インタフェース及びそれを使用したpci装置
US20060200605A1 (en) Electronic apparatus system with master node and slave node
TWI620068B (zh) 支援多主機的通用序列匯流排集線設備及使用其之車用主機
JP2006101432A (ja) 光送受信モジュール
JP3133732B2 (ja) マルチスレーブバスラインシステム及びシリアル転送方法
US10013374B2 (en) Bidirectional communication method between a master terminal and a slave terminal on a single transmission line
US9684619B2 (en) I2C router system
KR100787054B1 (ko) I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치
JPH02170638A (ja) バスラインで接続されたic回路網
EP4086778A1 (en) Pcie-based data transmission method, apparatus and system
CN108055212B (zh) 一种兼容pse芯片的方法及装置
CN103368802A (zh) 用于配置可编程的硬件的通信装置和方法
JP2007316755A (ja) PCI−Express通信システム
JP2007116263A (ja) 電子装置及びデータ通信制御方法
JP2007508620A (ja) マルチマスタ共用資源システム中で使用するための通信ステアリング
JP2004038384A (ja) 電子機器における仕様設定用制御システム
KR100698303B1 (ko) 직렬 버스 디렉션 컨트롤러
JP2020154345A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

R150 Certificate of patent or registration of utility model

Ref document number: 4568703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees