JP2002315311A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JP2002315311A JP2002315311A JP2001119194A JP2001119194A JP2002315311A JP 2002315311 A JP2002315311 A JP 2002315311A JP 2001119194 A JP2001119194 A JP 2001119194A JP 2001119194 A JP2001119194 A JP 2001119194A JP 2002315311 A JP2002315311 A JP 2002315311A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control pulse
- pulse
- transistor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
電源から得られる電圧に対してレギュレーションを行
い、かつ、電圧安定化動作速度が速いスイッチングレギ
ュレータを提供することにある。 【解決手段】この発明は、低い電圧の制御パルスを発生
してレベルシフト回路で高い電圧で立上がり、立下がり
の速い制御パルスに変換してHi側の出力段MOSトラ
ンジスタをスイッチング制御するものであって、レベル
シフト回路をコンパレータで構成して第1の制御パルス
の“H”と“L”との中間のレベルを基準として第1の
制御パルスと比較することで、第1の制御パルスのレベ
ルが基準レベルを超えたか、これ以下になったかの時点
で、“L”と“H”の出力をそれぞれに得ることができ
るので、その分、出力信号の立上がり、立下がりが速く
なる。特に、カレントスイッチの回路をコンパレータと
して利用すれば、スルーレートが大きいので、立上が
り、立下がり時間を短縮できる。
Description
ギュレータに関し、詳しくは、低い電圧の制御パルスを
発生して高い入力直流電源から得られる電圧に対してレ
ギュレーションをするブートストラップ方式の同期整流
型のDC/DCコンバータにおいて、電圧安定化動作速
度が速いスイッチングレギュレータの改良に関する。
ナルコンピュータ、ノート型パーソナルコンピュータ等
の携帯型電子機器などにあっては、効率よく電力変換し
て所定の電源電圧を得るためにスイッチングレギュレー
タを用いたDC/DCコンバータが利用されている。特
に、携帯型電子機器では、ドライバでの電力損失を低減
するために、出力段のスイッチングトランジスタをMO
SFETトランジスタとし、ブートストランプ方式で電
源電圧に近いか、これよりも高いゲート電圧を発生して
駆動するDC/DCコンバータが用いられる。ドライブ
回路の電源電圧+VDDは、例えば5V程度の低い電圧に
抑えられ、最終段で高い電源電圧+Vcc、例えば、10
V〜30Vを受けて高い電圧の電源ラインをスイッチン
グして高いDCの出力電圧を得ている。
タ(DC/DCコンバータ)の一例である。10は、ス
イッチングレギュレータであって、制御回路11とレベ
ルシフト回路12、ブートストラップスイッチング回路
13、平滑回路14、そして出力電圧検出用の抵抗分圧
回路15とからなる。なお、16は、入力電源Vinが入
力される入力端子、17は、電圧Voの電力が出力され
る出力端子である。制御回路11は、例えば、誤差増幅
器11aが出力側の検出電圧Vsと基準電圧VREFとを比
較して、誤差に応じたレベルの検出信号を発生して、こ
の検出信号に応じてデューティ比が変化する制御パルス
PLをPWMパルス発生回路11bで発生する。レベル
シフト回路12は、制御パルスPLを受けてこれを高い
電圧のレベル変換制御パルスPhに変換してブートスト
ラップスイッチング回路13のハイ(Hi)側ドライバ
13aを駆動する。ブートストラップスイッチング回路
13は、Hi側ドライバ13aとロウ(Lo)側ドライ
バ13b、そしてブートストラップ回路13cとを有し
ている。Hi側ドライバ13aは、レベル変換制御パル
スPhを受けて最終出力段のnチャネルMOSトランジ
スタTr1をスイッチング駆動し、Lo側ドライバ13
bは、制御パルスPLを受けて最終出力段のnチャネル
MOSトランジスタTr2をスイッチング駆動する。
タTr2とは、入力端子16から入力される入力電源Vi
nのライン(高い電圧の電源ライン19)+Vccとグラ
ンドGND間に積み上げ従属接続され、トランジスタT
r1のソースとトランジスタTr2のドレインとの接続点
が出力端子13dとなっている。ブートストラップ回路
13cは、出力端子13dとデバイスの電源のライン
(低い電圧の電源電圧ライン20)+VDD(=5V)と
の間に逆方向(電源電圧ライン+VDDの電源からの電流
に対しては順方向)に挿入されたダイオードDとコンデ
ンサCの直列回路からなり、その接続点N1がブースト
電圧ライン18とされ、これがHi側ドライバ13aの
電源端子に接続されている。また、出力端子13dとス
イッチングレギュレータ10の出力端子17との間に
は、コイルLとコンデンサCoとからなるL型フィルタ
の平滑回路14が設けられている。ここで、コンデンサ
Cは、スイッチングOFF時の還流電流によりダイオー
ドDを介して充電されて電圧+5Vの電池となる。入力
電源ラインの電圧+Vccを、例えば、25Vとし、トラ
ンジスタTr1がONになったとすると、ブースト電圧ラ
イン18の電圧は、このとき30Vになる。これによ
り、nチャネルMOSトランジスタTr1のゲート電圧
を入力電源電圧より高い、入力電源電圧+5V程度(5
V=+VDD)として、トランジスタTr1を十分にON
駆動にしてそのON抵抗値を小さくすることができる。
出力電圧検出用の抵抗分圧回路15は、出力端子17と
グランドGNDとの間に設けられた抵抗R1と抵抗R2の
直列回路からなり、抵抗R1と抵抗R2との接続点N2の
電圧が出力電圧Voの検出電圧Vsとして制御回路11の
誤差増幅器11aに入力される。ここで、制御回路11
とLo側ドライバ13bとは、低い電源電圧ライン+V
DDからの電力で動作し、これにより、この電源回路全体
の電力消費が抑えられる。
イッチングレギュレータにあっては、レベルシフト回路
12として、図4,図5に示すような回路が用いられる
ため、レベル変換制御パルスPhの立上がり、立下がり
の動作遅れによりHi側ドライバ13aの動作が遅れが
発生し、電圧安定化動作速度が遅くなる欠点がある。図
4(a)は、レベルシフト回路12として、初段にNP
NバイポーラトランジスタQ1を設け、これによりNP
NバイポーラトランジスタQ2をドライブする。トラン
ジスタQ1のコレクタは、定電流源121を介して電源
電圧ライン+VDDに接続され、そのエミッタは接地され
ている。トランジスタQ2のコレクタは、抵抗R3を介し
てブーストされた電圧ライン18に接続され、そのエミ
ッタは接地されている。これによりコレクタ(A点=H
i側ドライバ13aの入力端子)側に高い電圧のレベル
変換制御パルスPhを発生してHi側ドライバ13aを
駆動する。この構成のレベルシフト回路12は、トラン
ジスタQ1がOFFしたときに、トランジスタQ2が飽和
するため、レベル変換制御パルスPh(A点の電圧)が
LOWレベル(以下“L”)からHIGHレベル(以下
“H”)へ遷移するときの時間が遅くなる欠点がある。
であって、レベルシフト回路12として、図(a)のバ
イポーラトランジスタQ2に換えてnチャンネルMOS
トランジスタQ3を設け、トランジスタQ1に換えてイン
バータ122を介して制御パルスPLをトランジスタQ3
のゲートに受ける。これによりトランジスタQ3のドレ
インにレベル変換制御パルスPhを発生してHi側ドラ
イバ13aを駆動する。トランジスタQ2がMOSトラ
ンジスタQ3に置き換えられているので、A点の立上が
りは図4(a)の回路よりも速くなるが、抵抗R3は、
通常、150kΩ程度であるため、Hi側ドライバ13
aの入力寄生容量Cinとこの抵抗R3の時定数分だけ
“H”の立ち上がりが遅くなる欠点がある。抵抗R3の
値を小さくすればA点の立上がりは速くなるが、その
分、消費電力が大きくなる。
記の図4(a),(b)の欠点を改善したものであっ
て、(a)のトランジスタQ1,Q2に換えてトランジス
タQ1,Q2からなるカレントミラー回路123とし、イ
ンバータ122をCMOSインバータ回路124に換え
て、これの出力によりこのカレントミラー回路123を
駆動する。このとき、CMOSインバータ回路124の
出力電流値を抵抗R4により制限しかつ定電流とする。
この電流をカレントミラー回路123の入力側トランジ
スタQ1を介して出力側トランジスタQ2に転送してトラ
ンジスタQ2のコレクタに直列に挿入された抵抗R5を介
してHi側ドライバ13aの入力端子(A点)に出力す
る。なお、この回路では、A点にNPNトランジスタQ
4,PNPトランジスタQ5からなるオーバーシュートク
ランプ回路125が接続されている。このレベルシフト
回路12は、トランジスタQ2がOFFしたときにレベ
ル変換制御パルスPhが立上がり、トランジスタQ2がO
Nしたときにレベル変換制御パルスPhが立下がる。レ
ベル変換制御パルスPhの立上がり、立下がりレート速
度は、抵抗R4,抵抗R5の値と入力段の寄生容量CINと
により決定される。この場合、抵抗R4の値を選択する
ことで、駆動電流を小さくできる。また、抵抗R3を小
さくすることで、消費電力の低減とA点の立上がりを速
くできる利点がある。しかし、この回路は、レベル変換
制御パルスPh(A点)が“H”から“L”になるとき
にNPNトランジスタQ2がONになり、抵抗R5が挿入
されている分だけ電圧降下が遅れ、入力段の寄生容量C
INとの関係でレベル変換制御パルスPhの立下がりが遅
くなる欠点がある。この発明の目的は、このような従来
技術の問題点を解決するものであって、低い電圧の制御
パルスを発生して高い入力直流電源から得られる電圧に
対してレギュレーションを行い、かつ、電圧安定化動作
速度が速いスイッチングレギュレータを提供することに
ある。
るためのこの発明のスイッチングレギュレータの特徴
は、入力電源の電圧より低い電圧で動作して“H”が入
力電源の電圧より低い電圧で所定のパルス幅の第1の制
御パルスを発生する制御回路と、入力電源の電圧より高
い電圧の電力を受けて第1の制御パルスに応じてこれの
パルス幅あるいは第1の制御パルスを反転したパルス幅
に対応するパルス幅で“H”を第1の制御パルスより高
い電圧にレベルシフトした第2の制御パルスを発生する
レベルシフト回路とを有し、入力電源からの電力をMO
SFETトランジスタで受けて、出力電圧が目標電圧に
なるように第2の制御パルスに応じてMOSFETトラ
ンジスタをスイッチングして出力電圧が目標電圧になる
ように制御するスイッチングレギュレータにおいて、前
記のレベルシフト回路が第1の制御パルスの“H”と
“L”との中間のレベルを基準としてこれと第1の制御
パルスの電圧とを比較して比較結果に応じて出力パルス
を発生するコンパレータと、入力電源の電圧より高い電
圧を受けて出力パルスに応じてONになり出力パルスの
電圧を第1の制御パルスの“H”より高い電圧にコンパ
レータのHIGHレベルの出力動作よりも急速に引上げ
るスイッチ回路とを備えていて、出力パルスを第2の制
御パルスとして発生するものである。
圧の制御パルスを発生してレベルシフト回路で高い電圧
で立上がり、立下がりの速い制御パルスに変換してHi
側の出力段MOSトランジスタをスイッチング制御する
ものであって、レベルシフト回路をコンパレータで構成
して第1の制御パルスの“H”と“L”との中間のレベ
ルを基準としてこれと第1の制御パルスとを比較するこ
とで、第1の制御パルスのレベルが基準レベルを超えた
か、これ以下になったかの時点で、“L”と“H”の出
力をそれぞれにコンパレータから得ることができる。そ
の分、第2の制御パルスの立上がり、立下がり速度が速
くなり、特に、カレントスイッチの回路をコンパレータ
として利用すれば、スルーレートが大きいので、立上が
り、立下がり時間を短縮できる。その結果、高い入力直
流電圧のレギュレーションに対して電圧安定化動作速度
が速いスイッチングレギュレータを容易に実現できる。
タを適用した一実施例のブロック図である。なお、図
3、図4、そして図5と同一の構成要素は同一の符号で
示し、その説明を割愛する。図1のスイッチングレギュ
レータ1においては、図4、図5に示すレベルシフト回
路12に換えてレベルシフト回路2をコンパレータを主
体として構成したものである。レベルシフト回路2は、
インバータ3とカレントスイッチ回路4、そしてpチャ
ネルMOSトランジスタQ8からなるスイッチ回路5、
抵抗Rとから構成されている。カレントスイッチ回路4
は、NチャネルMOSトランジスタQ6,Q7の差動トラ
ンジスタを有し、これらのエミッタが共通に接続され
て、これの下流に設けられた電流値Iの定電流源4aを
介して接地されている。トランジスタQ6,Q7のそれぞ
れのコレクタは、等しい抵抗値の抵抗R,Rを介してそ
れぞれがブースト電圧ライン18に接続されている。ト
ランジスタQ6のゲートは、インバータ3を介して制御
回路11から制御パルスPLを受ける。トランジスタQ7
のゲートは、基準電圧発生回路6を介して接地されてい
る。そして、トランジスタQ8のソースがブースト電圧
ライン18に接続され、そのドレインがトランジスタQ
7のドレインに接続され、そのゲートがトランジスタQ6
のドレインに接続されている。なお、抵抗Rは、定電流
源4aの電流値Iであるので、その電圧降下分、I×R
(ただし、Rは抵抗Rの抵抗値とする。)がトランジス
タQ8のゲート閾値以上の値、例えば、この電圧値>
0.7Vになるようにその抵抗値が選択されている。
電圧発生回路6と入力信号とをコンパレートして切換動
作をするコンパレータとなっていて、基準電圧発生回路
6が発生する基準電圧は、5V電源+VDDにおける
“H”、“L”の中間レベル、例えば2.5Vに設定さ
れている。そこで、制御パルスPLが“L”から“H”
に遷移するとき、それがインバータ3により反転されて
“H”と“L”の中間レベルより下がったときにトラン
ジスタQ7がONとなり、トランジスタQ6がOFFな
る。逆に、制御パルスPLが“H”から“L”に遷移す
るとき、それがインバータ3により反転されて“H”と
“L”の中間レベルを超えたときにトランジスタQ6が
ONとなり、トランジスタQ7がOFFする。これによ
り、制御パルスPLのレベルが基準レベルを超えたか、
これ以下になったかの時点で、“H”と“L”の出力を
カレントスイッチ回路4からそれぞれに得ることができ
るので、その分、レベル変換制御パルスPhの立上が
り、立下がりが速くなる。しかも、インバータ3の入力
に加えられる制御パルスPLが“H”から“L”に遷移
したときにはトランジスタQ6がONとなるので、抵抗
Rの電圧降下により発生する電圧でスイッチ回路5(ト
ランジスタQ8)がONとなり、Hi側ドライバ13a
の入力端子(A点)の電圧が本来のカレントスイッチ回
路4の出力動作よりも急速に“H”となる。逆に、制御
パルスPLが“L”から“H”に遷移するときには、制
御パルスPLが中間レベル(基準電圧発生回路6の電圧
VREF)より降下したときに(インバータ3の出力が中
間レベルより上昇したとき)、トランジスタQ6がOF
Fとなり、トランジスタQ7がONとなって、トランジ
スタQ5がOFFとなる。このとき、Hi側ドライバ1
3aの入力端子(A点)にトランジスタQ7が直接接続
されているので、レベル変換制御パルスPhは、高速に
立下がることができる。
1の実施例との立上がりと立下がりの遅れ時間の一例を
示す表である。ただし、+VDD=5V,+Vcc=25V
〜30Vとし、制御パルスPLを“L”≒0、“H”≒
5Vとし、レベル変換制御パルスPhを“L”≒5V、
“H”≒25V〜30Vとして、レベルシフト回路2の
Hi側ドライバ13aに対する駆動電流(A点に電圧
“L”を発生する電流)を200μAに設定した場合で
ある。表1に示すように、図1の実施例では、立上がり
が10nsec、立下がりが30nsecとなり、立上がり、
立下がり時間とも従来のものより大きく改善されてい
る。
様に、制御パルスPLを制御回路11から受けて動作す
ることになるが、ここでは、Hi側ドライバ13aと同
時にONすることを防止するために、遅延回路7を介し
てレベル変換制御パルスPhに対してタイミングをずら
せて制御パルスPLがLo側ドライバ13bに入力され
るようになっている。このLo側ドライバ13bは、レ
ベルシフト回路2の出力を受けないHi側ドライバ13
aと同様な回路を用いることができる。この場合、ブー
スト電圧ライン18は、デバイス電源電圧である+VDD
のラインとなり、コイルLに接続される端子13dのラ
インがグランドGNDとなる。以上説明してきたが、実
施例では、コンパレータの一例としてカレントスイッチ
回路を利用しているが、この発明は、他の構成のコンパ
レータを使用してもよいことはもちろんである。
っては、低い電圧の制御パルスを発生してレベルシフト
回路で高い電圧で立上がり、立下がりの速い制御パルス
に変換してHi側の出力段MOSトランジスタをスイッ
チング制御するものであって、レベルシフト回路をコン
パレータで構成して第1の制御パルスの“H”と“L”
との中間のレベルを基準としてこれと第1の制御パルス
とを比較することで、第2の制御パルスの立上がり、立
下がりが速くなり、特に、カレントスイッチの回路をコ
ンパレータとして利用すれば、スルーレートが大きいの
で、立上がり、立下がり時間を短縮できる。その結果、
高い入力直流電圧のレギュレーションに対して電圧安定
化動作速度が速いスイッチングレギュレータを容易に実
現できる。
を適用した一実施例のブロック図である。
の比較例の説明図である。
レギュレータの一例の説明図である。
の説明図である。
の他の1例の説明図である。
ギュレータ、2,12…レベルシフト回路、3…インバ
ータ、4…カレントスイッチ回路、5…pチャネルMO
Sトランジスタ、11…制御回路、11a…誤差増幅
器、11b…PWMパルス発生回路、12…レベルシフ
ト回路、13…ブートストラップスイッチング回路、1
4…平滑回路、15…出力電圧検出用の抵抗分圧回路、
16…入力端子、17…出力端子、18…ブート電圧ラ
イン、131…入力段回路、13a…Hi側ドライバ、
13b…Lo側ドライバ、13d…出力端子、Tr1,T
r2,Q1〜Q7…トランジスタ、C,Co…コンデンサ、
R,R1〜R5…抵抗。
Claims (3)
- 【請求項1】入力電源の電圧より低い電圧で動作してH
IGHレベルが前記入力電源の電圧より低い電圧で所定
のパルス幅の第1の制御パルスを発生する制御回路と、
前記入力電源の電圧より高い電圧の電力を受けて前記第
1の制御パルスに応じてこれのパルスあるいは前記第1
の制御パルスを反転したパルスに対応するパルスでHI
GHレベルを前記第1の制御パルスより高い電圧にレベ
ルシフトした第2の制御パルスを発生するレベルシフト
回路とを有し、前記入力電源からの電力をMOSFET
トランジスタで受けて、出力電圧が目標電圧になるよう
に前記第2の制御パルスに応じて前記MOSFETトラ
ンジスタをスイッチングして前記出力電圧が前記目標電
圧になるように制御するスイッチングレギュレータにお
いて、 前記レベルシフト回路は、前記第1の制御パルスのHI
GHレベルとLOWレベルとの中間のレベルを基準とし
てこれと前記第1の制御パルスの電圧とを比較して比較
結果に応じてHIGHレベルの出力パルスを発生するコ
ンパレータと、 前記入力電源の電圧より高い電圧を受けて前記出力パル
スに応じてONになり前記出力パルスのHIGHレベル
の電圧を前記第1の制御パルスのHIGHレベルより高
い電圧に、前記コンパレータのHIGHレベルの出力動
作よりも急速に引上げるスイッチ回路とを備え、前記出
力パルスを前記第2の制御パルスとして発生することを
特徴とするスイッチングレギュレータ。 - 【請求項2】前記コンパレータは、一対の差動のNチャ
ネルMOSFETトランジスタからなるカレントスイッ
チ回路であって、差動の一方の前記トランジスタがその
ゲートに前記第1の制御パルスのHIGHレベルとLO
Wレベルとの中間の基準レベルの電圧を受け、差動の他
方の前記トランジスタがそのゲートに前記第1の制御パ
ルスを受け、差動の各前記トランジスタのドレインがそ
れぞれ抵抗を介して前記入力電源の電圧より高い電圧の
ラインに接続され、前記第1の制御パルスを反転したパ
ルスを前記出力パルスとして発生し、前記スイッチ回路
は、前記他方のトランジスタのドレインにゲートが接続
され、ソースが前記入力電源の電圧より高い電圧のライ
ンに接続され、ドレインが前記一方のトランジスタのド
レインに接続されたpチャネルのMOSFETトランジ
スタである請求項1記載のスイッチングレギュレータ。 - 【請求項3】さらに、前記入力電源のラインとグランド
との間に出力側が従属接続された2個のNチャネルのM
OSFETトランジスタを有し、これらトランジスタ接
続点と前記入力電源の電圧より低い電圧の電源との間に
この低い電源からの電流に対して順方向となるダイオー
ドとコンデンサの直列回路が接続され、前記低い電圧の
電源により前記コンデンサが充電されることで前記入力
電源の電圧より高い電圧を前記コンデンサの端子に得、
前記2個のNチャネルのMOSFETトランジスタのう
ち前記入力電源のライン側に接続されたトランジスタが
前記第2の制御パルスに応じてスイッチングされる前記
MOSFETトランジスタであり、前記2個のNチャネ
ルのMOSFETトランジスタのうち前記グランド側に
接続されたトランジスタが前記第1の制御パルスに応じ
てスイッチングされる請求項2記載のスイッチングレギ
ュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001119194A JP4705264B2 (ja) | 2001-04-18 | 2001-04-18 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001119194A JP4705264B2 (ja) | 2001-04-18 | 2001-04-18 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002315311A true JP2002315311A (ja) | 2002-10-25 |
JP4705264B2 JP4705264B2 (ja) | 2011-06-22 |
Family
ID=18969451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001119194A Expired - Fee Related JP4705264B2 (ja) | 2001-04-18 | 2001-04-18 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4705264B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074110A1 (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp. | スイッチング電源と半導体集積回路 |
JP2005304218A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
US7167028B2 (en) | 2004-04-13 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Voltage detection circuit, power supply unit and semiconductor device |
KR100716107B1 (ko) * | 2003-09-29 | 2007-05-09 | 인터실 아메리카스 인코포레이티드 | 다중위상 dc-dc 조정기용 다중위상 합성 리플전압 발생기 및 이에 관련된 방법 |
KR100716125B1 (ko) * | 2003-09-29 | 2007-05-10 | 인터실 아메리카스 인코포레이티드 | 다중위상 dc-dc 조정기용 다중위상 합성 리플전압 발생기 및 이에 관련된 방법 |
CN100536303C (zh) * | 2006-12-25 | 2009-09-02 | 普诚科技股份有限公司 | 升压电路与电压电平移位器 |
JP2012186990A (ja) * | 2011-02-14 | 2012-09-27 | Rohm Co Ltd | 半導体装置、スイッチングレギュレータ、テレビ |
JP2013127939A (ja) * | 2011-12-19 | 2013-06-27 | Panasonic Corp | 点灯装置及びそれを用いた照明器具 |
US9083237B2 (en) | 2010-07-13 | 2015-07-14 | O2Micro, Inc. | Circuits and methods for controlling a DC/DC converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201475A (ja) * | 1999-01-04 | 2000-07-18 | Texas Instr Japan Ltd | 電源装置 |
JP2001061271A (ja) * | 1999-08-23 | 2001-03-06 | Toshiba Corp | 直流電圧変換回路とこれを用いた集積回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350412A (ja) * | 1993-06-02 | 1994-12-22 | Hitachi Ltd | レベルシフト回路 |
-
2001
- 2001-04-18 JP JP2001119194A patent/JP4705264B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201475A (ja) * | 1999-01-04 | 2000-07-18 | Texas Instr Japan Ltd | 電源装置 |
JP2001061271A (ja) * | 1999-08-23 | 2001-03-06 | Toshiba Corp | 直流電圧変換回路とこれを用いた集積回路 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100716107B1 (ko) * | 2003-09-29 | 2007-05-09 | 인터실 아메리카스 인코포레이티드 | 다중위상 dc-dc 조정기용 다중위상 합성 리플전압 발생기 및 이에 관련된 방법 |
KR100716125B1 (ko) * | 2003-09-29 | 2007-05-10 | 인터실 아메리카스 인코포레이티드 | 다중위상 dc-dc 조정기용 다중위상 합성 리플전압 발생기 및 이에 관련된 방법 |
JP2010136620A (ja) * | 2004-01-28 | 2010-06-17 | Renesas Technology Corp | 半導体装置 |
US8305060B2 (en) | 2004-01-28 | 2012-11-06 | Renesas Electronics Corporation | Switching power supply device and a semiconductor integrated circuit |
US9369045B2 (en) | 2004-01-28 | 2016-06-14 | Renesas Electronics Corporation | Switching power supply device and a semiconductor integrated circuit |
US8604764B2 (en) | 2004-01-28 | 2013-12-10 | Renesas Electronics Corporation | Switching power supply device and a semiconductor integrated circuit |
JPWO2005074110A1 (ja) * | 2004-01-28 | 2008-01-10 | 株式会社ルネサステクノロジ | スイッチング電源と半導体集積回路 |
US8471541B2 (en) | 2004-01-28 | 2013-06-25 | Renesas Electronics Corporation | Switching power supply device and a semiconductor integrated circuit |
US7514908B2 (en) | 2004-01-28 | 2009-04-07 | Renesas Technology Corp. | Switching power supply device and a semiconductor integrated circuit |
JP2012139096A (ja) * | 2004-01-28 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
WO2005074110A1 (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp. | スイッチング電源と半導体集積回路 |
US7902799B2 (en) | 2004-01-28 | 2011-03-08 | Renesas Electronics Corporation | Switching power supply device and semiconductor integrated circuit |
US8063620B2 (en) | 2004-01-28 | 2011-11-22 | Renesas Electronics Corporation | Switching power supply device and semiconductor integrated circuit |
US7167028B2 (en) | 2004-04-13 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Voltage detection circuit, power supply unit and semiconductor device |
CN100449921C (zh) * | 2004-04-13 | 2009-01-07 | 松下电器产业株式会社 | 电压检测电路、电源装置以及半导体装置 |
JP2005304218A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
CN100536303C (zh) * | 2006-12-25 | 2009-09-02 | 普诚科技股份有限公司 | 升压电路与电压电平移位器 |
US9083237B2 (en) | 2010-07-13 | 2015-07-14 | O2Micro, Inc. | Circuits and methods for controlling a DC/DC converter |
JP2012186990A (ja) * | 2011-02-14 | 2012-09-27 | Rohm Co Ltd | 半導体装置、スイッチングレギュレータ、テレビ |
JP2013127939A (ja) * | 2011-12-19 | 2013-06-27 | Panasonic Corp | 点灯装置及びそれを用いた照明器具 |
US9320110B2 (en) | 2011-12-19 | 2016-04-19 | Panasonic Intellectual Property Management Co., Ltd. | Lighting device and illumination apparatus including same |
Also Published As
Publication number | Publication date |
---|---|
JP4705264B2 (ja) | 2011-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090153122A1 (en) | Dropper-type regulator | |
US20040189362A1 (en) | Driver circuit having a slew rate control system with improved linear ramp generator including ground | |
US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
JP2006158067A (ja) | 電源ドライバ回路 | |
JP2012070333A (ja) | レベルシフト回路及びそれを用いたスイッチングレギュレータ | |
JP4265894B2 (ja) | Dc/dcコンバータの制御回路及びdc/dcコンバータ | |
JP3637904B2 (ja) | 電源回路 | |
KR100834219B1 (ko) | 레벨 시프트 회로 및 이를 구비한 스위칭 레귤레이터 | |
JP2007209054A (ja) | スイッチングレギュレータ及びその制御回路 | |
JP4705264B2 (ja) | スイッチングレギュレータ | |
JP4066231B2 (ja) | スイッチングレギュレータ | |
JP2007201595A (ja) | ドライブ装置 | |
JP3608472B2 (ja) | 出力回路 | |
WO2011013692A1 (ja) | Dc-dcコンバータ | |
US20020005748A1 (en) | H-bridge driver | |
JP2820980B2 (ja) | 論理回路 | |
JP2002271145A (ja) | 半導体集積回路装置 | |
JP2001186754A (ja) | 負電圧発生回路 | |
JP5130896B2 (ja) | 半導体素子の駆動回路 | |
JP2006187138A (ja) | ハイサイド駆動回路 | |
JP2001251848A (ja) | スイッチングレギュレータ | |
US20240213879A1 (en) | Switching power supply device | |
JP4400992B2 (ja) | 駆動信号供給回路 | |
JP4980652B2 (ja) | チャージポンプ回路 | |
JP3633540B2 (ja) | 降圧コンバータおよび降圧コンバータのfet駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4705264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |