WO2011013692A1 - Dc-dcコンバータ - Google Patents
Dc-dcコンバータ Download PDFInfo
- Publication number
- WO2011013692A1 WO2011013692A1 PCT/JP2010/062672 JP2010062672W WO2011013692A1 WO 2011013692 A1 WO2011013692 A1 WO 2011013692A1 JP 2010062672 W JP2010062672 W JP 2010062672W WO 2011013692 A1 WO2011013692 A1 WO 2011013692A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transistor
- voltage
- circuit
- electrode
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the present invention relates to a switching power supply device, and more particularly to a switching power supply device having a backup function and an overvoltage protection function.
- the present invention relates to a DC-DC converter and a driving method thereof, and more particularly to a device suitable for a semiconductor integrated circuit.
- FIG. 4 shows an overvoltage protection circuit of the power supply device shown in FIG.
- the reference numerals are changed from those in Patent Document 1.
- the power supply input voltage input from the power supply input terminal 401 is applied to the power supply terminal 402 of the switching control IC 418 and the source of the power MOSFET 403 which are part of the switching power supply device.
- the switching control IC 418 includes an oscillator 404, which generates a triangular wave signal having a constant frequency, and this triangular wave signal is input to the inverting input terminal of the PWM comparator 405.
- the PWM comparator 405 outputs a pulse with a duty ratio determined according to the input to the PWM comparator 405, and this output is output from the output terminal 407 of the switching control IC 418 via the control circuit 406.
- the switch 426 is normally in a state where the terminal 426a and the terminal 426c are connected, and the voltage V412a of the resistance dividing point 412a of the external resistors 412 and 413 is connected to the inverting input terminal of the error amplifier 416. It is input via 426a and 426c.
- the overvoltage protection circuit disclosed in Patent Document 1 is summarized as follows. That is, adjustment means, that is, resistors 412 and 413 for adjusting the output voltage Vo of the power supply device, and two or more resistors 419 and 420 provided in the switching control IC 418 that divides the output voltage Vo are provided. Further, a window comparator (comparison means) 423 is provided for comparing the voltage V419a at the voltage dividing point 419a of the resistors 419 and 420 with a predetermined limit value. Whether the output voltage Vo is adjusted using the resistors 412 and 413 constituting the adjusting unit based on the comparison result by the comparing unit 423 or whether the output voltage Vo is fixed to a constant value using the resistors 419 and 420. A switch 426 constituting selection means for selection is provided.
- the voltage at the connection point according to the selection result by the switch 426 is input to the inverting input terminal, the predetermined constant voltage 415 is input to the non-inverting input terminal, and is proportional to the voltage difference between the two input terminals.
- An error amplifier 416 that outputs a voltage and a control unit that controls an output voltage according to the output of the error amplifier 416 are provided.
- the control means includes a power MOSFET 403, a PWM comparator 405, and a control circuit 406.
- Patent Document 1 The technical idea disclosed in Patent Document 1 is that the output voltage is an abnormally high value when the variable resistor is short-circuited due to excessive rotation of the variable resistor used for adjusting the output voltage in the set of switching power supply devices. Or it is what suppresses becoming a low value.
- the thing of such patent document 1 overcomes the malfunction by adjustment of a variable resistance. Therefore, the thing of patent document 1 does not suggest at all about the backup function and overvoltage protection function about the case where a variable resistance will be in an open state electrically or physically. Further, Patent Document 1 has a problem that a circuit configuration becomes complicated because a window comparator, an error amplifier, and a switch must be prepared as a protection circuit.
- Patent Document 2 proposes a synchronous rectification type switching regulator for eliminating the problem that an output voltage is generated at an output terminal when a boosting operation is stopped by a parasitic diode peculiar to a MOS transistor when the switching regulator is constituted by a semiconductor integrated circuit. To do.
- Patent Document 2 proposes switching the substrate potential of the MOS transistor using two MOS transistors when the switching regulator is boosted and when the boosting is stopped, in order to eliminate such a problem. Specifically, the current leakage from the output terminal side to the input terminal side due to the parasitic diode formed in the synchronous rectification transistor during boosting is suppressed, and the input terminal due to the parasitic diode formed on the synchronous rectification transistor side during boosting. Current leakage from the output side to the output terminal side is suppressed. In order to achieve such an object, the direction of the parasitic diode formed on the synchronous rectification transistor side is switched during the boosting operation and when the boosting is stopped.
- Patent Document 3 relates to a step-up DC-DC converter and a semiconductor integrated circuit.
- Patent Document 3 when the boost operation is started after the boost is stopped, if the substrate bias state of the synchronous rectification transistor is also switched together, the input terminal via the parasitic transistor formed in the synchronous rectification transistor at that moment This suggests that a rush current flows from the side toward the output terminal side and the synchronous rectification transistor may be destroyed.
- Patent Document 3 prevents the flow of a rush current by charging the electrode on the output terminal side of the synchronous rectification transistor when the boost operation is started after the boost is stopped. It is supposed to prevent the possibility of being destroyed.
- the third MOS transistor M3 is connected between the substrate M2b of the second MOS transistor M2 and the electrode M2d
- the fourth MOS transistor M4 is connected between the substrate M2b of the second MOS transistor M2 and the electrode M2s. Further, in the step-up operation, the third MOS transistor M3 is turned off and the fourth MOS transistor M4 is turned on.
- the third MOS transistor M3 When boosting is stopped, the third MOS transistor M3 is turned on and the fourth MOS transistor M4 is turned off to suppress current leakage from the input terminal Vin side to the output terminal Vout side due to the parasitic diode formed in the second MOS transistor M2. is doing.
- the electrode M2s on the output terminal Vout side of the second MOS transistor M2 is charged before switching the bias state of the substrate M2b of the second MOS transistor M2. This eliminates the problem that a rush current flows from the input terminal Vin side to the output terminal Vout through a parasitic diode formed in the second MOS transistor M2, and the second MOS transistor M2 is destroyed by such a rush current. It is said that it is possible to prevent such a risk.
- Patent Document 4 relates to a power supply device, and specifically discloses a synchronous rectification step-up DC-DC converter.
- the switching transistor and the synchronous rectification transistor are surely turned off when boosting is stopped to reduce leakage current.
- the power supply device 500 constitutes a so-called step-up switching regulator.
- the power supply device 500 includes an inductor L50, MOS transistors Q51, Q52, Q61, Q62, resistors R51, R52, R61, R62, a capacitor C51, a control circuit 512, and an inverter 513.
- the diodes D51 and D52 are parasitic diodes formed between the substrate B52 and the first main electrode Q52d of the MOS transistor Q52 and between the substrate B52 and the second main electrode Q52s, respectively.
- the MOS transistors Q51 and Q52 correspond to a switching transistor and a synchronous rectification transistor, respectively.
- Diode D63 is a parasitic diode formed between substrate B62 of MOS transistor Q62 and its first main electrode Q62d.
- the control circuit 512 sets the gate potential of the MOS transistor Q51 to low level and sets the gate potential of the MOS transistor Q52 to high level. And thereby, both MOS transistors Q51 and Q52 are turned on, and power supply device 500 operates so that output of output voltage Vout from output terminal Tout is stopped.
- MOS transistor Q61 When the output signal of the inverter 513 is at a low level, the gate potential of the MOS transistor Q61 is at a low level, so it is turned off. When MOS transistor Q61 is turned off, MOS transistor Q62 follows MOS transistor Q61 and is turned off.
- FIG. 12A and 12B show an equivalent circuit around the synchronous rectification transistor of the step-up DC-DC converter shown in FIG. 11, that is, the MOS transistor Q52.
- the MOS transistor Q52 includes a first main electrode Q52d, a second main electrode Q52s, a control electrode Q52g, and a substrate electrode B52.
- the MOS transistor Q52 is provided between the input terminal Tin and the output terminal Tout.
- the power supply voltage VDD is supplied to the input terminal Tin.
- FIG. 12A shows the boost DC-DC converter when boosting
- FIG. 12B shows the equivalent circuit when boosting is stopped.
- the control signal supplied to the control terminal Tcnt is set to the low level.
- the low level control signal is inverted by the inverter 513 to be high level and supplied to the control circuit 512 and the control (gate) of the MOS transistor Q61.
- the control circuit 512 turns on the MOS transistor Q51 and the MOS transistor Q52 alternately.
- MOS transistor Q61 maintains the on state because the gate electrode is at a high level.
- the MOS transistor Q61 is turned on, the gate potential of the MOS transistor Q62 becomes low level, so that the MOS transistor Q62 follows the MOS transistor Q61 and is turned on.
- the control signal supplied to the control terminal Tcon is set to the high level.
- the output of the inverter 513 is at a low level, and the control circuit 512 keeps both the MOS transistors Q51 and Q52 off. Further, when the output of the inverter 513 becomes low level, both the MOS transistors Q61 and Q62 are turned off.
- the power supply voltage VDD is supplied from the input terminal Tin to the substrate B52 of the MOS transistor Q52 via the resistor R61. For this reason, it can be represented by an equivalent circuit shown in FIG.
- the MOS transistors Q51, Q52, Q61, and Q62 are all turned off, so that the resistor R61 and the diodes D51, D52, and D63 appear on the equivalent circuit.
- Patent Document 4 when the output from the output terminal Tout is stopped, the MOS transistors Q52 and Q61 can be surely turned off, and at this time, the diodes D52 and D63 can also be reversed. The problem that a leakage current flows from the power supply 61 to the output terminal Tout can be prevented.
- the resistors R61 and R62 can adjust the potential of the substrate B52 of the MOS transistor Q52 and the voltage of the control (gate) electrode of the MOS transistor Q62, the design can be easily performed.
- Patent Documents 2 to 4 are common in that the electrical connection of the parasitic diode formed in the synchronous rectification transistor is switched during the boosting operation and when the boosting is stopped. Further, it can be seen that the equivalent circuits around the synchronous rectification transistor at the time of boosting are the same in Patent Documents 2 to 4.
- FIG. 13 shows an equivalent circuit around the synchronous rectification transistor during the step-up operation of the step-up DC-DC converter disclosed in Patent Documents 2 to 4.
- the synchronous rectification transistor referred to in this document corresponds to, for example, the second MOS transistor M2 in Patent Document 3 and the MOS transistor Q52 in Patent Document 4, respectively.
- a parasitic diode Di is connected between the electrode TR2D on the input terminal SI side of the synchronous rectification transistor TR2 and the substrate electrode TR2B, and the substrate TR2B and the electrode TR2S on the output terminal So side of the synchronous rectification transistor TR2 Is electrically shorted. Therefore, the parasitic diode Di is connected between the input terminal SI and the output terminal So.
- FIG. 13 shows the input voltage source VI, the inductor L, the switching transistor TR1, and the capacitor C, description of these electrical operations is omitted.
- FIG. 14 shows the output voltage characteristics of the output voltage Vo output to the output terminal So of the step-up DC-DC converter shown in FIG.
- the vertical axis represents the output voltage Vo output to the output terminal So
- the horizontal axis represents time t.
- the scales on the vertical axis and the horizontal axis are not necessarily represented by actual reduction or enlargement.
- the time T3 when the boosting operation of the step-up DC-DC converter is started appears later than the time T2 when the output voltage (VI-Vdi) appears at the output terminal So.
- a pulse width modulated so-called PWM drive signal is applied to the gate electrode side of the switching transistor TR1 and the synchronous rectification transistor TR2 from a control circuit (not shown) that controls the on / off operation of both transistors.
- this PWM drive signal is controlled by a so-called soft start signal, and the signal is gradually increased with the passage of time, so that it takes time for both transistors to operate steadily.
- the output voltage (VI ⁇ Vdi) appears at the time T2 simultaneously with the application of the input voltage source VI.
- the output voltage Vo is output to the output terminal So.
- the output voltage Vo corresponds to the final power supply voltage to be boosted. For example, when the input voltage source VI is 5V, the output voltage Vo is 15V.
- time T1-T2-T3-T4 is a boosting operation period
- a substantial boosting operation is a period of time T3-T4.
- the inventor considered the technical ideas disclosed in Patent Documents 2 to 4, and as a result of various examinations, the inventor formed the transistor for synchronous rectification during the boosting operation. It has been found that the parasitic diode to be affected affects the electrical characteristics of the DC-DC converter. That is, as indicated by reference numeral X1 in FIG. 14, during the boosting operation at time T1-T2-T3, the output voltage Vo transitions stepwise, so that a rush current is applied to the capacitor C connected to the output terminal So. I found out that the problem of flow occurred. The transition of the output voltage Vo in a step-like manner is due to the influence of the diode Di, and the ideal characteristic is a characteristic in which the output voltage Vo gradually increases with the passage of time as indicated by the reference symbol Y1. .
- a switching regulator is also called a DC-DC converter, and is known to have high output voltage ripple and large noise during operation, although the efficiency at a rated load is high. It is also known that the efficiency when the output current is small decreases because the internal power consumption is relatively large. On the other hand, the linear regulator is known to have low efficiency because the power consumed by the output transistor is large when the load current is large, but the output voltage ripple is small and the noise during operation is also small. It is also known that the linear regulator shortens the response time in the rise of the output voltage, input voltage fluctuation, and load fluctuation.
- Patent Document 5 discloses an example of a DC-DC converter and a power supply circuit having both a switching regulator and a linear regulator.
- Patent Document 6 also discloses a power supply device having both a switching regulator and a linear regulator such as LDO (Low Drop Output).
- Patent Document 6 provides a power supply device that selects and switches both of them according to the magnitude of the load current and does not cause fluctuations in the output voltage at the time of switching.
- the power supply device includes a switching regulator and a linear regulator having a soft start function using the charging voltage of the capacitor. Then, the output of the switching regulator and the linear regulator is switched by the standby signal. When the standby signal is switched from the switching regulator to the linear regulator, the switching is performed immediately. When the standby signal is switched from the linear regulator to the switching regulator, the switching regulator is soft-started.
- Patent Document 7 discloses a power supply driving device capable of sharing a time constant circuit of a soft start circuit of a plurality of power supply devices.
- the present invention when the voltage dividing resistor constituting the first voltage dividing circuit prepared for adjusting the output voltage of the switching power supply device is electrically short-circuited or opened, the second voltage dividing circuit is automatically selected.
- the present invention provides a switching power supply device having a so-called protection function and backup function that can be switched to a voltage circuit.
- An object of the present invention is to provide a power supply device that can overcome such problems, that is, can operate a switching regulator and a linear regulator in synchronization.
- the switching power supply according to the present invention is (A) A switching power supply device including an error amplifier (130) in which the output power supply voltage (VOUT) of the switching power supply device (100) is divided and the divided voltage is supplied as a feedback voltage (V120, V120a). There, (B) The error amplifier (130) has three input terminals (-(IN1),-) to which the divided first feedback voltage (V120), second feedback voltage (V120a) and reference voltage (Vref) are applied.
- Another switching power supply device is: (A) input power supply voltage (VIN); (B) a power input terminal (160) to which an input power supply voltage is supplied; (C) a power output terminal (180) for outputting an output power supply voltage (VOUT) after converting the input power supply voltage to a predetermined magnitude; (D) a first voltage dividing circuit (120) provided between the power output terminal and the ground terminal; (E) a second voltage dividing circuit (120A) provided in parallel with the first voltage dividing circuit (120); (F) an error amplifier (130) to which a feedback voltage (V120, V120a) is separately supplied from the first voltage dividing circuit (120) and the second voltage dividing circuit (120A) and a reference voltage (Vref) is applied; , (G) a PWM circuit (140) for comparing the output signal of the error amplifier (130) and the triangular wave signal (Ps); (H) a drive circuit (150) for outputting a pulse width modulation signal generated by the PWM
- the feedback voltage from the first voltage dividing circuit having the first priority is not supplied to the error amplifier due to some trouble, the feedback voltage from the second voltage dividing circuit is not changed to the error amplifier. Since the error amplifier itself is automatically switched so as to be supplied to the switching power supply, the backup power supply function and the overvoltage protection function of the switching power supply device can be exhibited despite the relatively simple circuit configuration.
- the DC-DC converter (200) of the present invention includes: (A) an input voltage source (210); (B) an input terminal (220) connected to the input voltage source (210); (C) an output terminal (260) for outputting an output voltage (VO) obtained by converting the input voltage source into a predetermined voltage; (D) It has a first main electrode (Q22d), a second main electrode (Q22s), a control electrode and a substrate electrode (Q22b), and the first main electrode (Q22d) is connected to the input terminal (220).
- the input voltage (VI) is generated by the parasitic diode (D21) interposed between the first main electrode (Q22d) and the substrate electrode (Q22b) by the first short circuit means (Q25, Q23).
- the problem of being transmitted to the output terminal (260) can be eliminated.
- Another DC-DC converter (200) of the present invention is: (A) an input voltage source (210); (B) an inductor (L11) having one end connected to the input voltage source (210); (C) an input terminal (220) connected to the other end of the inductor (L21); (D) a first transistor (Q21) connected between the input terminal (220) and the ground terminal (270); (E) a second transistor (Q22) connected between the input terminal (220) and the output terminal (260) and having a first main electrode, a second main electrode, a control electrode, and a substrate electrode; , (F) the first main electrode is connected to the input terminal and the second main electrode is connected to the output terminal separately; (G) a first control circuit that generates a control signal for turning on and off the first transistor and the second transistor; (H) first shorting means for electrically shorting a conductive path between the first main electrode and the substrate electrode; (I) A first operation that operates complementarily with the first short circuit, electrically shorts the conductive
- the first control circuit causes the first short circuit before the substantial boosting operation to be started by the parasitic diode interposed between the first main electrode and the substrate electrode of the second transistor. Since the circuit connection is electrically short-circuited, the problem that the input voltage (VI) is transmitted to the output terminal (260) can be eliminated.
- Yet another DC-DC converter of the present invention is: (A) an input voltage source (210); (B) an inductor (L21) having one end connected to the input voltage source (210); (C) an input terminal to which the other end of the inductor (L21) is connected; (D) a first transistor (Q21) connected between the input terminal and the ground terminal (270); (E) a second transistor (Q22) connected between the input terminal (220) and the output terminal (260); (F) Connected between the substrate electrode (Q22b) of the second transistor (Q22) and the first main electrode (Q22d) on the input terminal (220) side of the second transistor (Q22).
- the voltages applied between the first main electrode of the second transistor Q22 for synchronous rectification and the substrate electrode, and between the second main electrode and the substrate electrode are set to the third and second voltages.
- the four transistors Q23 and Q24 can be controlled separately.
- the bias applied to the second transistor Q22 for synchronous rectification during the boosting operation can be set to a desired condition.
- the first and second resistors are connected to the gate electrodes, which are the control electrodes of the third and fourth transistors. If these resistance values are matched, the third transistor Q23 is turned on.
- these transistors can be operated under the same bias conditions even when the fourth transistor is on. Accordingly, it is possible to eliminate the problem that the bias state becomes unstable when the operation of the transistor to be turned on / off is switched.
- the driving method of the DC-DC converter of the present invention is as follows: (A) an input voltage source; (B) an input terminal connected to the input voltage source; (C) an output terminal for outputting an output voltage obtained by converting the input voltage source into a predetermined voltage; (D) a transistor having a first main electrode, a second main electrode, a control electrode, and a substrate electrode, the first main electrode being connected to the input terminal, and the second main electrode being connected to the output terminal; (E) first shorting means for electrically shorting a conductive path between the first main electrode and the substrate electrode; (F) A method for driving a DC-DC converter comprising second shorting means for electrically shorting a conductive path between a second main electrode and a substrate electrode, (G) a first step of operating the first shorting means; (H) A DC-DC converter driving method including a second step of operating the second short-circuit means following the first step.
- the problem that the voltage is transmitted from the input voltage source side to the output terminal side caused by a parasitic diode interposed between the main electrode and the substrate electrode of the transistor before the substantial boost operation is started is eliminated.
- the circuit operation from the start of operation of the DC-DC converter to the start of the boost operation can be performed smoothly.
- Another DC-DC converter driving method of the present invention includes: (A) an input voltage source; (B) an inductor having one end connected to the input voltage source; (C) an input terminal to which the other end of the inductor is connected; (D) a first transistor connected between the input terminal and the ground terminal; (E) a second transistor connected between the input terminal and the output terminal and having a first main electrode, a second main electrode, a control electrode, and a substrate electrode; (F) The first main electrode is connected to the input terminal, and the second main electrode is connected to the output terminal side separately, (G) a first control circuit that generates a control signal for turning on and off the first transistor and the second transistor; (H) first short-circuit means for electrically short-circuiting the conductive path between the first main electrode and the substrate electrode; (i) electrically connecting the conductive path between the second main electrode and the substrate electrode; A method for driving a DC-DC converter comprising a second control circuit having a second shorting means for short-circuiting, compris
- the problem that the voltage is transmitted from the input voltage source side to the output terminal side caused by a parasitic diode interposed between the main electrode and the substrate electrode of the transistor before the substantial boost operation is started is eliminated.
- the circuit operation from the start of operation of the DC-DC converter to the start of the boost operation can be performed smoothly.
- the power supply device of the present invention is (A) a first input voltage source (VIN1); (B) a switching regulator (300A) for converting the first input voltage source (VIN1) into the first output voltage source (VOUT1) by the switching operation of the transistor (Q1); (C) a first control circuit (340) for controlling the switching regulator (300A); (D) a linear regulator (300B) that generates a second output voltage source (VOUT2) using the first output voltage source (VOUT1) as a second input voltage source (VIN2); (E) a second control circuit (360) for controlling the linear regulator (300B) in an analog manner; (F) A start slope signal generation circuit (380) that supplies the same start slope signal (SS) to the first control circuit (340) and the second control circuit (360) is provided.
- the linear regulator can always be operated in synchronization with the switching regulator, so that stable output voltage characteristics can be obtained.
- Another power supply apparatus of the present invention is (A) a first input voltage source (VIN1); (B) an inductor (L31) having one end connected to the first input voltage source (VIN1); (C) a first transistor (Q31) connected between the other end of the inductor (L31) and the ground terminal (330) and having first and second main electrodes and a control electrode; (D) a rectifying element (D31, Q33) connected between the other end of the inductor (L31) and the first output voltage source (VOUT1) and having at least two terminals; (E) a first voltage dividing circuit (R31, R32) connected between the first output voltage source (VOUT1) and the ground terminal (330); (F) A first control circuit connected between the first intermediate connection point (N36) of the first voltage dividing circuit (R31, R32) and the control electrode (N33) of the first transistor (Q31).
- the output voltage of the switching regulator is used as an input voltage source. Since the circuit operation can always follow the operation of the switching regulator, stable output voltage characteristics can be obtained.
- the rectifying element (d) (D1) comprising a third transistor having first and second main electrodes, a control electrode and a substrate electrode;
- D2 A diode series connection body in which the first diode and the second diode are connected in series in the reverse direction is connected in parallel between the first and second main electrodes of the third transistor,
- D3 The common connection point of the diode series connection body is connected to the substrate electrode of the third transistor,
- the first and second main electrodes of the fourth transistor are individually connected to the anode and cathode of the first diode,
- the first and second main electrodes of the fifth transistor are respectively connected to the anode and the cathode of the second diode,
- D6 The first diode is electrically shorted when the fourth transistor is turned on, and the second diode is electrically shorted when the fifth transistor is turned on.
- the rectifying element of the switching regulator is a so-called synchronous rectification type, and the circuit operation of the third transistor of the synchronous rectifying element can be controlled by the fourth transistor and the fifth transistor. A rush current flowing from the input side of the switching regulator to the output side (input side of the linear regulator) can be prevented. This allows the linear regulator to respond faithfully following the switching regulator.
- the switching power supply device of the present invention includes two voltage dividing circuits, and always supplies the feedback voltage from the two voltage dividing circuits to the error amplifier side, and from the first priority first voltage dividing circuit. Even if the feedback voltage is not supplied to the error amplifier, the error amplifier is activated by the feedback voltage generated by the second voltage dividing circuit having the second priority, so that the switching power supply device functions as a backup and overvoltage protection. It can be demonstrated.
- the whole boosting operation can be smoothly performed by combining the boosting operation with the first boosting operation and the second boosting operation.
- the rush current flowing in the capacitor connected to the output terminal side can be suppressed, and deterioration and malfunction of the synchronous rectification transistor due to the rush current can be prevented.
- the linear regulator circuit activation using the output power supply voltage of the switching regulator as the input power source is activated by the same signal as the activation slope signal for activating the switching regulator circuit. It is possible to provide a power supply apparatus that can improve the following characteristics.
- FIG. 1 is a circuit diagram showing a power supply device according to a first embodiment of the present invention. It is a circuit diagram which shows the power supply device concerning the 2nd Embodiment of this invention. It is a figure which shows the specific circuit structure of the error amplifier used for the 1st and 2nd embodiment of this invention. It is a circuit diagram which shows the overvoltage protection circuit of the conventional power supply device.
- 1 is a circuit diagram showing a DC-DC converter according to an embodiment of the present invention.
- FIG. FIG. 3 is an equivalent circuit diagram around a synchronous rectification transistor during a first step-up operation of the DC-DC converter according to the embodiment of the present invention.
- FIG. 6 is an equivalent circuit diagram around a synchronous rectification transistor during a second boosting operation of the DC-DC converter according to the embodiment of the present invention.
- FIG. 3 is an equivalent circuit diagram around a synchronous rectification transistor when boosting is stopped in the DC-DC converter according to the embodiment of the present invention.
- 3 is a timing chart of a DC-DC converter according to an embodiment of the present invention. It is a figure which shows the output voltage characteristic of the DC-DC converter concerning one embodiment of this invention. 3 is a specific example of a first control circuit and a second control circuit according to the present invention.
- 6 is a circuit diagram of a conventional DC-DC converter introduced in Patent Document 2.
- FIG. FIG. 11 is a circuit diagram of a conventional DC-DC converter introduced in Patent Document 3.
- FIG. 10 is an equivalent circuit diagram at the time of step-up operation around a synchronous rectification transistor of a conventional DC-DC converter introduced in Patent Document 4.
- FIG. 10 is an equivalent circuit diagram when boosting is stopped around a synchronous rectifying transistor of a conventional DC-DC converter introduced in Patent Document 4.
- FIG. 6 is an equivalent circuit diagram in the step-up operation around the synchronous rectification transistor of the conventional DC-DC converter introduced in Patent Documents 2 to 4. It is a figure which shows the output voltage characteristic of the conventional DC-DC converter.
- 1 is a circuit diagram of a power supply device according to a first embodiment of the present invention. It is a circuit diagram of the power supply device concerning the 2nd Embodiment of this invention.
- FIG. 1 shows a switching power supply apparatus 100 according to a first embodiment of the present invention.
- the switching power supply apparatus 100 includes a switching control circuit 110, a first voltage dividing circuit 120, an inductor L1, and a capacitor C1.
- the inductor L1 and the capacitor C1 are connected in series, and their common connection point is connected to the power output terminal 180.
- the first voltage dividing circuit 120 is composed of a series connection body of voltage dividing resistors R1 and R2 made up of individual resistors. That is, the first voltage dividing circuit 120 is electrically connected to the single voltage dividing resistor R1 and the single voltage dividing resistor R2, and is provided outside the switching control circuit 110.
- the reason why the first voltage dividing circuit 120 is configured by a combination of individual resistors is to make it possible to adjust the magnitude of the output power supply voltage VOUT of the power supply output terminal 180 as needed.
- the common connection point of the voltage dividing resistors R1 and R2 is indicated by a node N120, and the node N120 has a first feedback voltage obtained by dividing the output power supply voltage VOUT output to the power output terminal 180 by the voltage dividing resistors R1 and R2.
- V120 is generated.
- the first feedback voltage V120 is supplied from the node N120 to the external terminal 116 via the feedback voltage supply line 122.
- the first feedback voltage V120 supplied to the external terminal 116 is input to an inverting input terminal ⁇ (IN1) of an error amplifier 130 described later.
- the feedback voltage supply line 122 is composed of a wiring pattern formed on a printed circuit board.
- the voltage dividing resistors R1 and R2 are mounted on the printed circuit board, they may be disconnected from the printed circuit board due to long-term use or external vibration, or may be electrically opened, or the external terminal 116 may be shorted to the ground terminal GND. May cause a malfunction.
- a switching power supply device is provided with a voltage dividing circuit.
- the voltage dividing circuit forms part of the negative feedback circuit system, generates a feedback voltage, and is prepared for setting the output power supply voltage of the switching power supply device to a predetermined magnitude. If a malfunction occurs in the voltage divider circuit and the negative feedback circuit does not operate normally, the output power supply voltage of the switching power supply device deviates greatly from the predetermined range. This may cause a problem that each electronic circuit to which the output power supply voltage is supplied is deteriorated or damaged.
- the present invention is devised to eliminate such problems, and details will be made clear later.
- the switching control circuit 110 includes a second voltage dividing circuit 120A, an error amplifier 130, a PWM circuit 140, a drive circuit 150, a high side transistor QH, and a low side transistor QL.
- the high-side transistor QH and the low-side transistor QL have a function as a so-called switching transistor that performs a switching operation in a complementary manner.
- FIG. 1 shows a synchronous rectification step-down DC-DC converter having two switching transistors, but the technical idea of the present invention is not limited to such a circuit configuration.
- a diode step-down DC-DC converter may be used instead of the synchronous rectification method.
- one switching transistor is configured.
- the switching control circuit 110 shown in FIG. 1 is composed of one semiconductor integrated circuit, and the semiconductor integrated circuit is provided with external terminals 112, 114, and 116.
- the switching control circuit 110 may be constituted by two semiconductor integrated circuits instead of one semiconductor integrated circuit.
- the high side transistor QH and the low side transistor QL are connected in series between the power input terminal 160 and the ground terminal GND.
- the power supply input terminal 160 is supplied with the input power supply voltage VIN.
- the magnitude of the input power supply voltage VIN can be set in the range of 30V to 50V, for example. Of course, it may be smaller or larger than these ranges.
- the high side transistor QH and the low side transistor QL are alternately turned on and off by a pulse width modulation signal, that is, a PWM signal, and the two transistors operate in a complementary manner.
- the PWM signal is supplied from the drive circuit 150 to each control electrode of the high-side transistor QH and the low-side transistor, that is, each gate.
- the error output signal (not shown) of the error amplifier 130 is supplied to the inverting input terminal ( ⁇ ) of the PWM circuit 140, and the triangular wave signal Ps is supplied to the non-inverting input terminal (+).
- the frequency of the triangular wave signal Ps can be in the range of several hundred KHz to 1 MHz.
- the output of the PWM circuit 140 is a signal obtained by comparing the triangular wave signal Ps with the error output signal output from the output terminal 130a of the error amplifier 130.
- the error amplifier 130 is supplied with the power supply voltage VCC.
- the drive circuit 150 is prepared to drive the high-side transistor QH and the low-side transistor QL in the subsequent stage, and a complementary drive signal is output from the drive circuit 150 to drive both transistors in synchronization.
- the switching power supply according to the present invention is a synchronous rectification step-up DC-DC converter and a step-up / step-down DC-DC converter.
- the present invention can be applied to an inverting DC-DC converter. That is, a power supply device that converts an input power supply voltage VIN supplied to the power supply input terminal 160 into an output power supply voltage VOUT having a magnitude or polarity different from that of the power supply input terminal 160, and includes a voltage dividing circuit that divides the output power supply voltage VOUT. Any system can be applied as long as the feedback voltage generated by the voltage dividing circuit is fed back to the circuit portion of the power supply device.
- the second voltage dividing circuit 120A is prepared as a backup function and an overvoltage protection circuit for the first voltage dividing circuit 120, and is built in the semiconductor integrated circuit. That is, it is built in the switching control circuit 110.
- the voltage dividing resistors R1a and R2a constituting the second voltage dividing circuit 120A are made of, for example, polysilicon or diffused resistors. One end of the voltage dividing resistor R1a is connected to the power output terminal 180 via the external terminal 112, the other end is connected to one end of the voltage dividing resistor R2a, and the other end of the voltage dividing resistor R2a is connected to the ground terminal GND.
- the second voltage dividing circuit 120A and the first voltage dividing circuit 120 are connected in parallel between the power output terminal 180 and the ground terminal GND.
- the common connection point of the voltage dividing resistors R1a and R2a is indicated by a node N120a.
- the node N120a has a second feedback obtained by dividing the output power supply voltage VOUT output to the power supply output terminal 180 by the voltage dividing resistors R1a and R2a.
- the second feedback voltage V120a is supplied from the node N120a to the inverting input terminal ⁇ (IN2) of the error amplifier 130.
- the reliability that can reliably supply the second feedback voltage V120a to the inverting input terminal ⁇ (IN2) of the error amplifier 130 is that the first feedback voltage V120 on the first voltage dividing circuit 120 side is supplied to the inverting input terminal of the error amplifier 130. -Much higher than the reliability that can be reliably supplied to (IN1). This is because the voltage dividing resistors R1a and R2a that generate the second feedback voltage V120a are formed of a semiconductor integrated circuit and the same semiconductor integrated circuit as the error amplifier 130, but the first feedback voltage V120 is the error amplifier 130. And is supplied to the error amplifier 130 via a feedback voltage supply line such as a copper foil and the external terminal 116.
- the reference voltage Vref is applied to the non-inverting input terminal + (IN3) of the error amplifier 130.
- the reference voltage Vref is, for example, a band gap type reference voltage source and is set to a magnitude of 1 V, for example, so as not to depend on the magnitude of the power supply voltage.
- the switching power supply device 100 is a synchronous rectification step-down DC-DC converter as described above.
- the output power supply voltage VOUT output to the power supply output terminal 180 is set to 3.3 V, for example. Therefore, in order to match the first feedback voltage V120 generated at the node N120 of the first voltage dividing circuit 120 to 1 V of the reference voltage Vref, if the voltage dividing resistors R1 and R2 are selected to be 23 K ⁇ and 10 K ⁇ , respectively, The feedback voltage V120 can be set to 1V which is substantially equal to the reference voltage Vref.
- the second feedback voltage V120a generated by the second voltage dividing circuit 120A is set to a level lower than the first feedback voltage V120 generated by the first voltage dividing circuit 120.
- the second feedback voltage V120a has resistance values of the voltage dividing resistors R1a and R2a as r1a and r2a, respectively.
- the second feedback voltage 0.66V is lower than 1V of the first feedback voltage V120.
- the reference voltage Vref is an error amplifier to be compared with the higher feedback voltage, that is, the first feedback voltage V120.
- the circuit configuration of the error amplifier 130 is such that the first voltage dividing circuit 120 that generates the first feedback voltage V120 operates in preference to the second voltage dividing circuit that generates the second feedback voltage V120a. It is made.
- the error amplifier 130 operates in response to the supply of the second feedback voltage V120a from the second voltage dividing circuit 120A, and is supplied from the first voltage dividing circuit 120 to the inverting input terminal ⁇ (IN1) of the error amplifier 130. This is when the first feedback voltage V120 is lower than the second feedback voltage V120a.
- the feedback voltage supply line 122 is disconnected due to some trouble.
- the voltage supplied to the inverting input terminal ⁇ (IN1) of the error amplifier 130 is substantially the voltage of the ground terminal GND, that is, zero volts, and the output power supply voltage VOUT output to the power supply output terminal 180 is normal.
- the magnitude for example, exceeds 3.3V and rises to, for example, 5V and falls into an abnormal circuit state.
- this abnormal voltage is supplied to the second voltage dividing circuit 120A.
- This 1V becomes equal to 1V of the reference voltage Vref, the error amplifier 130 operates normally, and the output power supply voltage VOUT output to the power supply output terminal 180 is restored to the original normal level.
- the following case can be considered when the first feedback voltage V120 supplied to the inverting input terminal ⁇ (IN1) of the error amplifier 130 falls below the magnitude of the second feedback voltage V120a.
- the electrical connection between the voltage dividing resistors R 1 and R 2 is opened due to some trouble, and the first feedback voltage V 120 is not transmitted to the feedback voltage supply line 122. Also in this case, the voltage at the inverting input terminal ⁇ (IN1) of the error amplifier 130 is maintained at approximately zero volts at the ground terminal GND.
- the feedback voltage supply line 122 is disconnected for some reason. In this case, even if the connection between the power supply output terminal 180 and the voltage dividing resistor R1, the connection between the voltage dividing resistors R1 and R2, and the connection between the voltage dividing resistor R2 and the ground terminal are normal, the inverting input of the error amplifier 130 is obtained.
- the voltage at the terminal-(IN1) is substantially equal to the ground terminal GND.
- the external terminal 116 that is, the node N120 is short-circuited to the ground terminal GND due to some trouble.
- the voltage at the inverting input terminal ⁇ (IN1) of the error amplifier 130 is substantially equal to the ground terminal GND.
- the error amplifier 130 can be operated by the second feedback voltage supplied from the second voltage dividing circuit 120A. That is, the second feedback voltage V120a generated at the node N120 may be set to have the same magnitude as the first feedback voltage V120.
- the error amplifier 130 is operated by both the first feedback voltage V120 and the second feedback voltage V120a.
- FIG. 2 shows a circuit diagram according to a second embodiment of the present invention.
- the second embodiment differs from the first embodiment shown in FIG. 1 in that the second voltage dividing circuit 120A is not provided on the switching control circuit 110 side but on the other integrated circuit 170 side.
- the circuit portion 172 is shown in addition to the second voltage dividing circuit 120A.
- the circuit unit 172 does not require a specific circuit function.
- the circuit operation of the first voltage dividing circuit 120 is cut off as well as the usage method that can be realized in the first embodiment, and the second voltage dividing circuit is cut off. Only the circuit 120A is used, the second feedback voltage V120a is used in preference to the first feedback voltage V120, and the first voltage dividing circuit 120 is used as a backup function and overvoltage protection for the second voltage dividing circuit. Can be used as a function.
- the error output signal generated at the collector of the transistor Q11 is transmitted to the control electrode of the PNP transistor Q16, that is, the base, and is derived from the collector side of the transistor Q16 to the output terminal 130a of the error amplifier 130.
- a constant current source CC2 is connected as a collector load of the transistor Q16.
- FIG. 5 shows a DC-DC converter 200 according to the present invention.
- the DC-DC converter 200 has an input voltage source 210 that supplies a positive power supply voltage VDD.
- One end of the inductor L 21 is connected to the positive terminal of the input voltage source 210, and the other end is connected to the input terminal 220.
- the input terminal 220 is connected to the first main electrode Q21d of the transistor Q21 and the first main electrode Q22d of the transistor Q22.
- the conductivity types of the transistors Q21 and Q22 are selected complementarily to each other.
- the transistor Q21 is selected as an N-channel MOS transistor
- the transistor Q22 is selected as a P-channel MOS transistor.
- the second main electrode Q21s of the transistor Q21 is connected to the ground terminal 270, and the second main electrode Q22s of the transistor Q22 is connected to the output terminal 260.
- the ground terminal 270 is maintained at the ground potential GND.
- a capacitor C21 for removing ripples is connected between the output terminal 260 and the ground terminal 270.
- the first control circuit 230 has a function as a so-called switching regulator that intermittently turns on / off the transistors Q21 and Q22. Although the detailed circuit configuration of the first control circuit 230 will be clarified later, in short, it is almost the same as that often used in the past.
- the second control circuit 240 has a function as a so-called linear regulator that linearly controls the transistor Q22.
- the first main electrode of the transistor Q24 is connected to the cathode side of the diode D22, and the second main electrode is connected to the anode side of the diode D22. Therefore, when the transistor Q24 is turned on, the diode D22 is equivalent to an electrically shorted state.
- the resistor R22 maintains the gate electrode of the transistor Q24 at a low level when the transistor Q26 is turned on, thereby reliably turning on the transistor Q24.
- the resistors R21 and R22 can be formed of polysilicon or diffused resistors when configured by a semiconductor integrated circuit. If these resistance values are the same, the transistors Q25 and Q26 can be operated at the same circuit operating point. As a result, the circuit operating points of the transistors in the first boosting operation and the second boosting operation can be matched, and a stable boosting operation can be obtained.
- FIG. 6A shows an equivalent circuit during the first step-up operation.
- the second control circuit 240 is in an operating state, and the transistors Q25 and Q23 constituting the first short circuit are both turned on. That is, the first boosting operation corresponds to the time when the first short circuit is operating.
- the transistor Q23 is on, the conductive path between the first main electrode Q22d of the transistor Q23 and the substrate electrode Q22b is electrically short-circuited. That is, although the diode D21 is interposed in this conductive path, the anode and cathode of the diode D21 are electrically short-circuited.
- the diode D22 is interposed in the conductive path, the anode and cathode of the diode D22 are short-circuited.
- One end of the resistor R22 is connected to the substrate electrode Q22b of the transistor Q22, and the other end is connected to the ground potential GND. Since the transistors Q25 and Q23 constituting the first short circuit are off while the second short circuit is operating, the diode D21 appears on the equivalent circuit as it is. Therefore, it can be represented by FIG. 6B. Since the diode D21 is reversely connected between the output terminal 260 and the input terminal 220, it is possible to eliminate the problem that current flows from the output terminal 260 to the input terminal 220 side.
- FIG. 7B shows the soft start signal SS supplied to the node N22, that is, the first control circuit 230 and the second control circuit 240.
- the soft start signal SS is supplied from the soft start circuit 250.
- As the soft start signal SS a signal often used in this type of DC-DC converter can be adopted.
- the level of the soft start signal SS starts to gradually increase from time T2 slightly delayed from time T1.
- the timing at which the DC-DC converter 200 starts to operate is uniquely determined by the level of the soft start signal SS, and is shown as the time when the level reaches the threshold SSth, that is, the time T3.
- FIG. 7C shows the PWM signal supplied to the node N23, that is, the control electrode of the transistor Q21. If the transistor Q21 is an N-channel MOS transistor, it is turned on when the PWM signal is at a high level and turned off when it is at a low level. The PWM signal starts to be output at time T3. That is, the PWM signal is generated only when the soft start signal SS exceeds the threshold value SSth.
- FIG. 7D shows a drive signal supplied to the node N24, that is, the gate electrode of the transistor Q22.
- This drive signal is generated by the first control circuit 230 and the second control circuit 240.
- the potential of the node N24 gradually decreases from the level of the power supply voltage VDD. This is because the level of the soft start signal SS has reached the threshold value SSth at which the second control circuit 240 operates.
- the second transistor Q22 is gradually turned on. If the transistor Q22 is a P-channel MOS transistor, it is turned on when the PWM signal is at a low level and turned off when it is at a high level.
- the PWM signal supplied to the transistor Q22 starts to be output at the time T3 in the same manner as that supplied to the transistor Q21, and the amplitude of the PWM signal gradually increases. When the time reaches the time T4, the amplitude value becomes constant.
- FIG. 7F shows a control signal supplied from the node N26, that is, the second control circuit 240 to the gate electrode of the transistor Q25.
- the period from time T1 to T3 is maintained at the high level (VDD), and at time T3, that is, at the timing when the first control circuit 230 starts to operate, the control signal of the node N26 transitions from the high level to the low level.
- the second control circuit 240 incorporates a comparator that compares the power supply voltage VDD of the input terminal 220 with the output voltage VO generated at the output terminal 260.
- the voltage of the node N26 is set to be substantially equal to the power supply voltage VDD in a state where the power supply voltage VDD> the output voltage VO, and a low level is generated in a state where VDD ⁇ VO. Note that a comparator built in the second control circuit 240 will be described later.
- FIG. 7G shows a signal generated at the node N27, that is, the control electrode Q23g of the transistor Q23.
- the signal shown in FIG. 7G is a signal obtained by inverting the polarity of the signal shown in FIG. 7F during the period from time T1 to T3.
- the voltage rises to the power supply voltage VDD, and gradually rises toward the output voltage VO of the output terminal 260 from time T3 to time T4.
- the output voltage VO in the present invention has a characteristic that it gradually rises following time T2, that is, when the DC-DC converter is turned on, so that the rush current flowing from the input terminal 220 toward the output terminal 260 is shown. Current can be suppressed.
- FIG. 8 is an enlarged view of the output voltage characteristic shown in FIG. 7 (j).
- the vertical axis in FIG. 8 represents the output voltage VO output to the output terminal 260, and the horizontal axis represents time t.
- the output voltage characteristic according to the present invention is indicated by reference numeral Y1.
- the conventional output voltage characteristic is indicated by reference numeral X1.
- the output voltage characteristic indicated by reference numeral X1 is the same as that shown in FIG.
- the output voltage VO appearing at the output terminal 260 gradually increases toward time T4 after time T2 and T3.
- the conventional output voltage characteristic is such that the output voltage VO instantaneously increases to (VDD ⁇ Vdi) in the period from time T1 to T2.
- the output voltage VO appearing at the output terminal 260 at time T2 can be suppressed to be smaller than (VDD ⁇ Vd), as indicated by voltage V2. This is because the diode D21 is electrically shorted during the period from time T1 to T3, and the electrical action of the diode D21 is eliminated. The electrical short of the diode D21 is released, and the output voltage VO gradually increases toward time T3 when the substantial boosting operation is started.
- the period from the time T1 to T3 does not reach the actual boosting operation.
- the circuit operation performed in these periods is positioned as a preliminary operation until the transition to the substantial boosting operation, and the period indicated by the reference symbol Y1-1 is defined as the “first boosting operation”.
- the output voltage characteristics shown in FIG. 8 are, in other words, boosted power supply voltage characteristics.
- the boosted voltage characteristic according to the present invention can increase the output voltage VO with a gentle slope from time T1 when the power supply voltage VDD is applied to time T4 when the boosting operation is completed.
- a rush current flowing in the capacitor C21 connected between the terminal 260 and the ground terminal 270 can be suppressed.
- the synchronous rectification transistor that is, the transistor Q22 is deteriorated or destroyed can be prevented.
- the soft start signal SS is supplied from the soft start circuit 250 to one inverting input terminal + (S) of the error amplifier 232.
- the soft start circuit 250 generates a signal having a predetermined gradient.
- the basic circuit configuration includes a constant current source CC, a capacitor C23 and a transistor Q26, and supplies a control pulse VP to the control electrode of the transistor Q26.
- the transistor Q26 is turned on / off to generate the soft start signal SS having a gradient with excellent linearity.
- the time width and amplitude of the gradient of the soft start signal SS can be determined by the duty ratio of the constant current source CC, the capacitor C23, and the control pulse VP.
- the error amplifier 232 has a potential difference between a higher level input signal of the inverting input terminal ⁇ (S) and the inverting input terminal ⁇ (R) and the divided voltage VF supplied to the non-inverting input terminal + (F). Based on this, an output signal Pe1 is output. That is, when the divided voltage VF becomes higher than the soft start signal SS supplied to the inverting input terminal ⁇ (S) and the first reference voltage Vref1, the output signal Pe1 rises, and the input of any inverting input terminal If the voltage is lower than the voltage, the output signal Pe1 decreases.
- the error amplifier 232 has two inverting input terminals and one non-inverting input terminal, but this combination may be changed.
- two non-inverting input terminals and one inverting input terminal may be used.
- the divided voltage VF may be supplied to the inverting input terminal, and the soft start signal SS and the reference voltage Vref1 may be supplied to the two non-inverting input terminals.
- the output signal Pe 1 extracted from the error amplifier 232 is supplied to the inverting input terminal ( ⁇ ) of the PWM circuit 234.
- a triangular wave signal Ps is supplied to the non-inverting input terminal (+) of the PWM circuit 234.
- a so-called PWM signal subjected to pulse width modulation by the PWM circuit 234 is supplied to the driver 236, and the driver 236 drives the switching transistor Q22.
- the soft start signal SS is supplied from the soft start signal circuit 250 to one inverting input terminal ⁇ (S) of the error amplifier 248.
- the soft start signal SS is the same as that supplied to the error amplifier 232.
- the error amplifier 248 can be synchronized with the operation of the error amplifier 232.
- the error amplifier 248 has a potential difference between a higher level input signal of the inverting input terminal ⁇ (S) and the inverting input terminal ⁇ (R) and the divided voltage VF supplied to the non-inverting input terminal + (F). Based on this, an output signal Pe2 is output. That is, if the divided voltage VF becomes higher than the soft start signal SS and the reference voltage Vref2 supplied to the inverting input terminal side, the output signal Pe2 rises, and if the divided voltage VF becomes lower than the input voltage of any inverting input terminal, the output is output. The signal Pe2 decreases.
- the output signal Pe2 taken out from the error amplifier 248 drives the control transistor Q22.
- the error amplifier 248 is prepared for controlling the step-down operation of the switching regulator unlike the error amplifier 232 as described above. That is, since the DC converter 200 of the present invention includes the first control circuit 230 that controls the boosting operation and the second control circuit 240 that controls the step-down operation, it has the circuit function of a step-up / step-down DC-DC converter. .
- the second control circuit 240 of the present invention includes a comparator 246, an inverter 247 and a through current prevention circuit 249 in addition to the error amplifier 248.
- the comparator 246 compares the input voltage VI generated at the node N25, that is, the input terminal 220, with the output voltage VO generated at the node N20, that is, the output terminal 260.
- the output 246a of the comparator 246 outputs a low level control signal when VI> VO, and a high level control signal when VI ⁇ VO, that is, the same level as the power supply voltage VDD.
- Nodes N26 and N28 correspond to the inputs of the first short-circuit means and the second short-circuit means, and these control signals are set to have complementary polarities. That is, when the control signal output to the node N26 is high level and low level, the control signal output to the node N28 is set to be low level and high level, respectively. To be precise, these control signals do not have a completely complementary relationship, and a period of overlap is provided at the rise and fall of both control signals.
- the through current prevention circuit 249 has such a circuit function. By providing the through current prevention circuit 249, the transistors Q25 and Q23 constituting the first short circuit and the transistors Q26 and Q24 constituting the second short circuit are simultaneously turned off.
- the levels of the node N26 and the node N28 transition to a low level and a high level, respectively. Therefore, after time T3, the operations of the first shorting means and the second shorting means are reversed, the first shorting means is turned off, and the second shorting means is activated.
- the first short circuit configured by the transistors Q25 and Q23 operates.
- the second short circuit configured by the transistors Q26 and Q24 is off.
- the first short-circuit means operates before the second short-circuit means, and the first short-circuit means operates in the second short-circuit means. It is set to work later.
- the second shorting means is placed off while the first shorting means is operating. Also, while the second shorting means is operating, the first shorting means is turned off. That is, the first shorting means and the second shorting means operate complementarily.
- the main circuit function of the comparator 246 is to generate the control signal for controlling the first shorting means for controlling the first boosting operation and the second shorting means for controlling the second boosting operation as described above. It is. However, as a secondary function, it also has a circuit function as overvoltage protection. Details will be described later.
- the voltage at the node N25 and the voltage at the node N20 are supplied to the inverting input terminal ( ⁇ ) and the non-inverting input terminal (+), respectively. That is, the input voltage VI and the output voltage VO are supplied to the inverting input terminal ( ⁇ ) and the non-inverting input terminal (+) of the comparator 246, respectively.
- FIG. 7E shows a transition of the node N25, that is, the input voltage VI.
- the step-up operation in the second step corresponds to time T3 and thereafter.
- the input voltage VI after time T3 starts to gradually increase from the power supply voltage VDD and reaches a level equal to the output voltage VO at time T4.
- FIG. 7J shows the transition of the node N20, that is, the output voltage VO.
- the boosting operation in the second step corresponds to time T3 and thereafter.
- the voltage at the node N20 after time T3 gradually increases from the voltage (VDD ⁇ Vdi) toward the output voltage VO.
- the comparator 246 incorporated in the second control circuit 240 also has a so-called overvoltage protection circuit function that prevents such a problem.
- overvoltage protection circuit function As is clear from FIG. 9, when the voltage at the node N25 (VI) becomes higher than the voltage at the node N20 (VO), a low level is output to the output 246a of the comparator 246. This low level is converted to a high level by the inverter 247, supplied to the through current prevention circuit 249, and supplied to the node N26, that is, the control (gate) electrode of the transistor Q25.
- the transistor Q25 is an input of the first short circuit that controls the first boosting operation. When the control electrode of the transistor Q25 becomes high level, the transistors Q25 and Q23 are turned on.
- the first short circuit is turned on. For this reason, it becomes the same as in the first step-up operation, and the diode D21 transitions from the open state to the short state. At this time, the first main electrode Q22d of the transistor Q22 and the substrate electrode Q22b are electrically short-circuited.
- the second control circuit 240 controls the first boosting operation and the second boosting operation and has a circuit function as overvoltage protection.
- FIG. 15 shows a power supply apparatus 300 according to the first embodiment of the present invention.
- the power supply device 300 is roughly composed of a switching regulator 300A, a linear regulator 300B, a startup slope signal generation circuit 380, and a load 390.
- the switching regulator 300A constitutes a so-called diode type step-up DC-DC converter.
- the diode system uses a diode as a rectifying element, and the boost type is a system that converts the output power supply voltage to a level higher than the input power supply voltage level.
- the DC-DC converter is a power converter in which both the input power supply voltage and the output power supply voltage are direct current (DC) voltages.
- a switching regulator is one of the stabilized DC power supplies controlled by a switching method.
- a semiconductor switch such as a power MOS transistor by feedback control
- the output power is switched by switching input power.
- the pulse signal generated by the switching to be controlled is suppressed by a smoothing circuit to generate a constant voltage.
- a step-up DC-DC converter using a diode as a rectifying element is illustrated, but the present invention is not limited to this.
- the present invention can also be applied to step-up, step-down, step-up / step-down, and inversion type DC-DC converters using synchronous rectification transistors as rectification elements.
- a switching regulator 300A according to the present invention shown in FIG. 15 includes a first power input terminal 310, a first input voltage source VIN1, a first output voltage source VOUT1, a ground terminal 330, a first control circuit 340, and an inductor L31.
- the voltage dividing resistors R31 and R32 are connected in series to form a voltage dividing circuit.
- the positive terminal of the first input voltage source VIN1 and one end of the inductor L31 are connected to the first power input terminal 310.
- the other end of the inductor L31 is connected to the first main electrode of the switching transistor Q31 and the anode of the rectifying diode D31.
- the second main electrode of the switching transistor Q31 is connected to the ground terminal 330, and the first control circuit 340 is connected. Is connected between the common connection point of the voltage dividing resistors R31 and R32, that is, the node N36 and the control (gate) electrode of the switching transistor Q31, that is, the node N33.
- the cathode of the rectifying diode D31 is connected to the node N35, that is, the first output voltage source VOUT1.
- the switching transistor Q31 having the first main electrode connected to the other end of the inductor L31 is composed of, for example, an N-channel MOS transistor, and periodically shorts the inductor L31 to the ground terminal 330.
- the inductor L31 is short-circuited, energy is magnetically stored in the inductor L31.
- the short circuit is released, the voltage across the inductor L31 and the voltage supplied from the first input voltage source VIN1 are combined, and the combined voltage is passed through the rectifying diode D31 and the first output voltage source VOUT1. Is stored in the capacitor C31 connected to.
- the switching transistor Q31 may be an NPN-type bipolar transistor.
- the capacitor C31 is connected between the first output voltage source VOUT1 and the ground terminal 330, and has a capacitance value of several ⁇ F to several hundred ⁇ F.
- the on / off of the switching transistor Q31 is controlled by the first control circuit 340.
- the first control circuit 340 includes a PWM circuit, an error amplifier, and the like described later, and a pulse width modulation (PWM) signal generated by the PWM circuit is supplied to the control electrode of the switching transistor Q31, that is, the node N33.
- PWM pulse width modulation
- the first control circuit 340 is supplied with the first reference voltage Vref1, the first feedback voltage VF1 is compared with the first reference voltage Vref1, and the voltage of the compared difference is the first control circuit.
- the signal is amplified at 340, and the operation of the switching transistor Q31 is controlled by the amplified signal.
- the start slope signal generation circuit 380 supplies a so-called start slope signal SS to the first control circuit 340.
- the starting slope signal SS is generated as a signal having a predetermined gradient so that the first control circuit 340 operates gently.
- the start slope signal SS generally corresponds to a soft start signal.
- a linear regulator is a power supply circuit that makes an output voltage constant in an analog manner by feedback control.
- the linear regulator 300B according to the present invention includes a second input voltage source VIN2, a second output voltage source VOUT2, a ground terminal 330, a second control circuit 360, a third voltage dividing resistor RB3, and a fourth voltage dividing resistor.
- RB4 and capacitor C32 are provided.
- the third voltage dividing resistor RB3 and the fourth voltage dividing resistor RB4 are connected in series to constitute a voltage dividing circuit.
- a first main electrode of the control transistor Q32 is connected to the second input voltage source VIN2, its second main electrode is connected to the second output voltage source VOUT2, and its control (gate) electrode is the second input voltage source VIN2.
- Control transistor Q32 is formed of, for example, a P-channel MOS transistor.
- the control transistor Q32 may be a PNP bipolar transistor.
- the on / off operation of the control transistor Q32 is controlled in an analog manner by the second control circuit 360.
- the first control circuit 340 is different in that it controls switching, that is, digitally controls the switching transistor Q31, whereas the second control circuit 360 controls the control transistor Q32 in an analog manner. Therefore, the second control circuit 360 does not include a PWM circuit. This point is different from the first control circuit 340 having a built-in PWM circuit.
- a conductive path connected from the first main electrode to the second main electrode of the control transistor Q32 is connected in series with the load 390. Such a circuit configuration is also called a series regulator.
- the second control circuit 360 includes an error amplifier described later. Unlike the first control circuit 340, the second control circuit 360 can be configured with a relatively simple circuit, but details will be described later.
- the third and fourth voltage dividing resistors RB3 and RB4 are connected in series between the second output voltage source VOUT2 and the ground terminal 330.
- One end of the third voltage dividing resistor RB3 is connected to the second output voltage source VOUT2, the other end is connected to one end of the fourth voltage dividing resistor RB4, and the other end is connected to the ground terminal 330.
- a second feedback voltage VF2 is generated at a common connection point of the third and fourth voltage dividing resistors RB3 and RB4, that is, the node N39, and the second feedback voltage VF2 is supplied to the second control circuit 360.
- the second reference voltage Vref2 is supplied to the second control circuit 360, the second feedback voltage VF2 is compared with the second reference voltage Vref2, and the voltage of the compared difference is the second control circuit. 360 is amplified, and the control transistor Q32 is controlled in an analog manner by the amplified signal.
- a capacitor C32 is connected between the second output voltage source VOUT2 and the ground terminal 330 in order to suppress a ripple component.
- Capacitor C32 may have a smaller capacitance value than capacitor C31 used in switching regulator 300A, and may have a relatively small capacitance value of several ⁇ F or less.
- FIG. 16 shows a power supply apparatus 300 according to the second embodiment of the present invention.
- the switching regulator 300A shown in FIG. 16 differs from that shown in FIG. 15 in that a synchronous rectification transistor Q33 is employed instead of the rectification diode D31. More specifically, the difference is that the circuit portion denoted by reference numeral D31C is replaced with a rectifying diode D31 shown in FIG.
- the linear regulator 300B is exactly the same as that of FIG. Therefore, here, only the periphery of the switching regulator 300A, particularly the synchronous rectification transistor Q33, will be described, and the description of the linear regulator 300B will be omitted.
- the switching regulator 300A shown in FIG. 16 is a synchronous rectification step-up DC-DC converter that employs a transistor instead of a diode.
- the first power input terminal 310 is connected to the positive terminal of the first input voltage source VIN1 and one end of the inductor L31.
- the other end of the inductor L31 is connected to the first main electrode of the switching transistor Q31 and the first main electrode of the synchronous rectification transistor Q33, that is, the node N34.
- the conduction types of the switching transistor Q31 and the synchronous rectification transistor Q33 are selected to be complementary to each other.
- the switching transistor Q31 is selected as an N-channel MOS transistor, and the synchronous rectification transistor Q33 is selected as a P-channel MOS transistor. .
- the switching transistor Q31 performs a switching operation, and the synchronous rectification transistor Q33 performs a rectifying operation in synchronization with the switching transistor Q31.
- the second main electrode of the switching transistor Q31 is connected to the ground terminal 330, and the second main electrode of the synchronous rectification transistor Q33, that is, the node N35 is connected to the first output voltage source VOUT1.
- the diode D33a is between the first main electrode of the synchronous rectification transistor Q33, that is, the node N34 and the substrate electrode Q33b, and the diode D33b is the second main electrode of the synchronous rectification transistor Q33, that is, the node N35 and the substrate electrode Q33b.
- These are so-called parasitic diodes formed between the two.
- the diodes D33a and D33b are formed parasitically when, for example, an N-type well layer is formed on a silicon P-type semiconductor substrate and a P-channel MOS transistor is formed in the well layer. Therefore, when the synchronous rectification transistor Q33 is formed of a P-channel MOS transistor, the diodes D33a and D33b are inevitably formed due to the structure of the semiconductor integrated circuit.
- the transistors Q34 and Q35 are prepared for switching the electrical operation state of the diodes D33a and D33b. That is, the operating state of the diode D33a is uniquely determined according to the on / off state of the transistor Q34. When the transistor D34 is on, the diode D33a is electrically short-circuited. Show properties. The operating state of the diode D33b is uniquely determined according to the on / off state of the transistor Q35. When the transistor D35b is on, the diode D33b is electrically short-circuited. Show properties. The diodes D33a and D33b are switched when the boosting operation of the switching regulator 300A is started.
- the diode D33a when boosting is started, first, only the diode D33a is electrically shorted, and then the diode D33b is electrically shorted so that the diode D33a returns to the circuit operation as shown in the circuit diagram so that the boosting start operation can be performed smoothly. I have to.
- a resistor R34 is connected between the control electrode Q34g of the transistor Q34 and the substrate electrode Q34b.
- the substrate electrodes Q33b, Q34b, and Q35b of the transistors Q33, Q34, and Q35 are connected to a common connection point D31S.
- a resistor R35 is connected between the control electrode Q35g of the transistor Q35 and the substrate electrode Q35b. One end of the resistor R35 is connected to the common connection point D31S, and the other end is connected to the control electrode Q35g of the transistor Q35.
- Resistors R34 and R35 serve to fix the control (gate) potentials of the transistors Q34 and Q35 to a predetermined potential.
- the resistor R34 maintains the gate electrode of the transistor Q34 at the low level when the third control circuit 370 side is set at the low level, and reliably turns on the transistor Q34.
- the resistor R35 maintains the gate electrode of the transistor Q35 at a low level when the third control circuit 370 side is set at a low level, thereby reliably turning on the transistor Q35.
- the resistors R34 and R35 can be formed of polysilicon or a diffused resistor when configured by a semiconductor integrated circuit. If these resistance values are the same, the transistors Q34 and Q35 can be operated at the same circuit operating point.
- the third control circuit 370 supplies a control signal to each control electrode of the transistors Q34 and Q35.
- the control signal supplied from the third control circuit 370 can be a pulse signal synchronized with the control signal supplied from the first control circuit 340 to the switching transistor Q31 and the synchronous rectification transistor Q33.
- the pulse signal is, for example, a signal set so that the transistor Q35 is turned off when the transistor Q34 is on, and the transistor Q34 is turned off when the transistor Q35 is on.
- the startup slope signal generation circuit 380 supplies the startup slope signal SS to the first control circuit 340 and the second control circuit 360.
- the starting slope signal SS is a signal having a predetermined gradient so that the first control circuit 340 and the second control circuit 360 operate gently.
- the second control circuit 360 incorporates an error amplifier that is often used in this type of linear regulator, and details will be described later.
- the same startup slope signal SS as that supplied to the first control circuit 340 is supplied to the second control circuit 360, and the second control circuit 360 follows the operation of the first control circuit 340. It is set to do.
- the linear regulator 300B synchronized with the switching regulator 300A can be provided.
- the switching regulator 300A of FIGS. 15 and 16 includes an inductor L31, a rectifying diode D31, a synchronous rectifying transistor Q33, and the like between the first input voltage source VIN1 and the first output voltage source VOUT1.
- a so-called step-up type in which a rectifying semiconductor element is connected in series and a switching transistor Q31 is provided between the common connection point and the ground terminal 330 is shown.
- the inductor L31 and the switching transistor Q31 are connected between the first input voltage source VIN1 and the first output voltage source, and the rectifying diode D31 or the synchronization is connected between the common connection point and the ground terminal 330.
- the present invention can also be applied to a so-called step-down switching regulator provided with a rectifying semiconductor element such as the rectifying transistor Q33.
- the power supply device can also be applied to a so-called step-up / step-down switching regulator that has both functions of a step-up type and a step-down type.
- the power supply device can also be applied to a so-called inverting switching regulator that generates a negative power supply voltage from a positive power supply voltage.
- FIG. 17 shows a third embodiment according to the present invention.
- specific circuit configurations of the first control circuit 340, the second control circuit 360, and the startup slope signal generation circuit 380 in the first and second embodiments shown in FIGS. Indicates.
- the configuration and operation of these circuits will be described.
- the first control circuit 340 includes an error amplifier 342, a PWM circuit 344, and a driver 346.
- the error amplifier 342 includes one non-inverting input terminal (+) FB. Further, two inverting input terminals ( ⁇ ) SS and ( ⁇ ) Ref are provided.
- a first feedback voltage VF1 generated by the first voltage dividing resistor R31 and the second voltage dividing resistor R32 is supplied to the non-inverting input terminal (+) FB.
- the first feedback voltage VF1 has a magnitude obtained by dividing the power supply voltage output to the first output voltage source VOUT1 by the voltage dividing resistors R31 and R32.
- the start slope signal SS is supplied from the start slope signal generation circuit 380 to one inverting input terminal ( ⁇ ) SS of the error amplifier 342.
- the operation of the error amplifier 342 is performed slowly by the activation slope signal SS.
- the startup slope signal generation circuit 380 generates a signal having a predetermined gradient.
- the basic circuit configuration includes a power supply voltage VCC, a constant current source CC, a capacitor C33, and a transistor Q36.
- a control pulse VP is supplied to turn on / off the transistor Q36, and generate a starting slope signal SS having a gradient with excellent linearity.
- the gradient time and amplitude of the start slope signal SS can be determined by the duty ratio of the constant current source CC, the capacitor C33, and the control pulse VP.
- a reference voltage Vref1 which is a constant DC voltage, is supplied to another inverting input terminal ( ⁇ ) Ref of the error amplifier 342.
- the reference voltage Vref1 can be generated by, for example, a band gap type reference voltage source.
- the error amplifier 342 includes a higher level input signal of the inverting input terminal ( ⁇ ) SS and the inverting input terminal ( ⁇ ) Ref and the first feedback voltage VF1 supplied to the non-inverting input terminal (+) FB.
- An output signal Pe based on the potential difference is output. That is, if the first feedback voltage VF1 becomes higher than the starting slope signal SS supplied to the inverting input terminal side and the first reference voltage Vref1, the output signal Pe rises, and from the input voltage of any inverting input terminal The output signal Pe decreases as the signal becomes lower.
- the error amplifier 342 has two inverting input terminals and one non-inverting input terminal, this combination may be changed.
- two non-inverting input terminals and one inverting input terminal may be used.
- the first feedback voltage VF1 may be supplied to the inverting input terminal, and the activation slope signal SS and the first reference voltage Vref1 may be supplied to the two non-inverting input terminals.
- the output signal Pe extracted from the error amplifier 342 is supplied to the inverting input terminal ( ⁇ ) of the PWM circuit 344.
- a triangular wave signal Ps is supplied to the non-inverting input terminal (+) of the PWM circuit 344.
- a so-called PWM signal pulse-width modulated by the PWM circuit 344 is supplied to the driver 346, and the driver 346 drives the switching transistor Q31.
- the second control circuit 360 built in the linear regulator 300B includes an error amplifier 362.
- the circuit configuration of the error amplifier 362 is almost the same as that of the error amplifier 342 used in the switching regulator 300A.
- the error amplifier 362 includes one non-inverting input terminal (+) FB. Further, two inverting input terminals ( ⁇ ) SS and ( ⁇ ) Ref are provided.
- the non-inverting input terminal (+) FB is supplied with the second feedback voltage VF2 generated by the third voltage dividing resistor RB3 and the fourth voltage dividing resistor RB4.
- the second feedback voltage VF2 has a magnitude obtained by dividing the power supply voltage output to the second output voltage source VOUT2 by the third voltage dividing resistor RB3 and the fourth voltage dividing resistor RB4.
- the starting slope signal SS is supplied from the starting slope signal generation circuit 380 to one inverting input terminal ( ⁇ ) SS of the error amplifier 362.
- the startup slope signal SS is the same as that supplied to the inverting input terminal ( ⁇ ) SS of the error amplifier 342 of the switching regulator 300A.
- the starting slope signal SS supplied to the error amplifier 362 is exactly the same as that supplied to the error amplifier 342, but may be different as long as it is synchronized with the starting slope signal SS.
- the startup slope signal generation circuit 380 that generates the startup slope signal SS generates a signal having a predetermined gradient.
- the basic circuit configuration includes a constant current source CC, a capacitor C33, and a transistor Q36.
- a control pulse VP is supplied to the control electrode to turn on / off the transistor Q36, and generate an activation slope signal SS having a gradient with excellent linearity.
- the second reference voltage Vref2 which is a constant DC voltage, is supplied to the other inverting input terminal ( ⁇ ) of the error amplifier 362.
- the second reference voltage Vref1 can be generated by a well-known bandgap type reference voltage source in the same manner as the first reference voltage Vref2.
- the error amplifier 362 includes a higher-level input signal of the inverting input terminal ( ⁇ ) SS and the inverting input terminal ( ⁇ ) Ref and a second feedback voltage VF2 supplied to the non-inverting input terminal (+) FB.
- An output signal Pe2 based on the potential difference is output. That is, if the second feedback voltage VF2 becomes higher than the start slope signal SS and the second reference voltage Vref2 supplied to the inverting input terminal side, the output signal Pe2 rises, and from the input voltage of any inverting input terminal The output signal Pe2 decreases as the signal becomes lower.
- the error amplifier 362 may be composed of two non-inverting input terminals and one inverting input terminal.
- the second feedback voltage VF2 may be supplied to the inverting input terminal, and the activation slope signal SS and the second reference voltage Vref2 may be supplied separately to the two non-inverting input terminals.
- the output signal Pe2 taken out from the error amplifier 362 drives the control transistor Q32.
- the second input voltage source VIN2 supplied to the first main electrode of the control transistor Q32 is converted to the second output voltage source VOUT2 and supplied to the load 390.
- the capacitor C32 is prepared to suppress the ripple component.
- FIG. 18 shows a timing chart of voltages and signals appearing at each node of the power supply apparatus 300 shown in FIG.
- FIGS. 18A to 18F are timing charts for the switching regulator 300A
- FIGS. 18G to 18I are timing charts for the linear regulator 300B. Note that the voltage and signal waveforms shown in FIGS. 18A to 18I are schematically shown, and the vertical and horizontal scales do not necessarily faithfully represent the substance.
- FIG. 18A shows a transition state of the node N31, that is, the first input voltage source VIN1.
- the first input voltage source VIN1 When the first input voltage source VIN1 is turned on at time T1, it shows a state where the constant power supply voltage Vin1 is maintained without changing with respect to the period of time T2 to T4 and the elapse of time t.
- FIG. 18B shows a signal extracted to the node N32, that is, the startup slope signal SS supplied from the startup slope signal generation circuit 380 to the first control circuit 340 and the second control circuit 360.
- the startup slope signal SS a signal often used in this type of step-up DC-DC converter can be adopted.
- the start-up slope signal SS starts to be generated not at the same time as the generation of the first input voltage source VIN1, but at the time when the operation of the step-up DC-DC converter is started, that is, the time T2 slightly delayed from the time T1. Therefore, the substantial operation start of the power supply apparatus 300 according to the present invention is from time T2.
- FIG. 18C shows a pulse width modulated PWM drive signal supplied to the node N33, that is, the control (gate) electrode of the switching transistor Q31.
- the switching transistor Q31 is an N-channel MOS transistor, the PWM drive signal is supplied to the gate electrode which is a control electrode.
- the switching transistor Q31 may be constituted by an NPN bipolar transistor, for example. In this case, the PWM drive signal is supplied to the base electrode that is the control electrode.
- the first control circuit 340 incorporates circuit functions such as a PWM circuit, an error amplifier, and a driver (not shown), and a PWM drive signal is generated by such circuit functions to control the switching of the switching transistor Q31.
- FIG. 18 (d) shows a switching signal generated at the node N34, that is, the other end of the inductor L31, that is, the anode of the rectifying diode D31.
- This switching signal is generated in response to both the PWM drive signal (node N33) and the start slope signal SS (node N32) supplied to the control electrode of the switching transistor Q31. Since the error amplifier 342 included in the first control circuit 340 starts to operate after the activation slope signal SS reaches a predetermined level, that is, the threshold value SSth, a time T3 after a while from the time T2 at which the activation slope signal SS is generated.
- a predetermined level that is, the threshold value SSth
- the amplitude value of the switching signal begins to increase gradually, and when the time T4 is reached, the amplitude value becomes constant.
- a DC voltage (Vin1-Vd1) is generated at the node N34 until time T3 simultaneously with time T1 when the first input voltage source VIN1 is supplied. This is because when the first input voltage source VIN1 is supplied, the rising voltage in the forward direction of the rectifying diode D31 drops at the node N34.
- FIG. 18E shows the power supply voltage generated at the node N35, that is, the first output voltage source VOUT1.
- the voltage generated at node N35 is substantially equal to the DC voltage generated by smoothing the PWM signal generated at node N34 by capacitor C31.
- a voltage in which the forward voltage Vd1 of the rectifying diode D31 drops from the power supply voltage Vin1, that is, (Vin1-Vd1) is generated.
- the voltage gradually increases.
- the boosted first output voltage source VOUT1 becomes substantially constant.
- FIG. 18F shows the first feedback voltage VF1 generated at the node N36, that is, the common connection point of the voltage dividing resistors R31 and R32.
- the first feedback voltage VF1 has a magnitude obtained by dividing the power supply voltage generated in the first output voltage source VOUT1 by the voltage dividing resistors R31 and R32.
- the first feedback voltage VF1 is controlled to be substantially equal to the first reference voltage Vref1.
- FIG. 18G shows a control signal supplied to the node N37, that is, the control electrode of the control transistor Q32.
- the control signal appearing at the node N37 is generated by the second control circuit 360.
- the timing at which the second control circuit 360 is activated depends on the slope of the activation slope signal SS and the level thereof.
- the voltage of the node N37 shows the input voltage Vin from time T1 to T2, and the level decreases with the gradient n7r from time T2 to time T3. This is because the second control circuit 360 starts to operate when the activation slope signal SS supplied to the node N32 is supplied at time T2.
- Transistor Q32 begins to turn on as the voltage level at node N37 decreases.
- the voltage generated at the node N37 gradually increases following the voltage level of the node N35, and reaches the second output voltage source VOUT2 when time T4 is reached.
- FIG. 18 (h) shows the power supply voltage output to the node N38, that is, the second output voltage source VOUT2.
- the rise of the second output voltage source VOUT2 depends on the activation start signal SS supplied from the node N32. Therefore, the magnitude of the second output voltage source VOUT2 gradually increases from time T2 when the startup slope signal SS starts to increase. Such an increasing state continues until time T4 when the activation slope signal SS reaches a certain level.
- Time T4 is timing when the boosting start-up operation of the switching regulator 300A is completed.
- FIG. 18 (i) shows the second feedback voltage VF2 generated at the node N39, that is, the common connection point of the voltage dividing resistors RB3 and RB4.
- the magnitude of the second feedback voltage VF2 is determined by the resistance ratio between the power supply voltage of the second output voltage source VOUT2 and the voltage dividing resistors RB3 and RB4.
- the second feedback voltage VF2 is controlled to be approximately equal to the second reference voltage Vref2.
- FIG. 19 shows a state in which the switching regulator 300A and the linear regulator 300B of the power supply apparatus 300 according to the present invention are controlled by the same start slope signal SS and start up in a synchronized state.
- reference numeral X1 indicates the rising characteristic of the power output voltage of the diode rectification method shown in FIG.
- the DC voltage of the first output voltage source VOUT1 reaches (Vin1-Vd1) at time T2. That is, when the first input voltage source VIN1 is turned on at time T1, the diode D31 is also turned on immediately. Therefore, at time T2 a little after time T1, the first input to the first output voltage source VOUT1 is the first input.
- a power supply voltage appears that is lower than the power supply voltage Vin1 of the voltage source VIN1 by the forward rising voltage Vd1 of the diode D31.
- the first control circuit 340 and the switching transistor Q31 start to operate, and the boost start-up operation starts in earnest, so that the voltage level of the first output voltage source VOUT1 gradually increases from the power supply voltage Vin1.
- the boost start-up operation is completed at time T4.
- the boost operation starts.
- the preset power supply voltage of the first output voltage source VOUT2 is maintained.
- reference symbol X2 indicates the rising characteristic of the power supply output voltage of the synchronous rectification method shown in FIG.
- the difference from the reference symbol X1 is the period from time T1 to T3. After time T3, both exhibit the same characteristics.
- Reference symbol X2 indicates a characteristic in which the source output voltage increases approximately linearly during the period of time T1-T2-T3-T4. This is a characteristic obtained by turning on the transistor Q34 to short-circuit the diode D33a from time T1 to time T3.
- the transistor Q35 is turned on and the transistor Q34 is turned off to release the diode D33a from the shorted state.
- the characteristic indicated by reference character X2 has a gradual rise of the power supply output voltage, so that a rush current flows through the capacitor C31, which deteriorates the rectifying transistor. Can be eliminated.
- Reference symbols Y1 to Y3 indicate the rising characteristics of the second output voltage source VOUT2 of the linear regulator 300B, and reference symbol Y1 schematically illustrates a state in which the linear regulator 300B operates almost simultaneously with the operation of the switching regulator 300A.
- the switching regulator 300A and the linear regulator 300B are supplied with a startup slope signal SS from a common startup slope signal generation circuit 380, and the linear regulator 300B is supplied with a first output voltage source VOUT1 generated by the switching regulator 300A. Since the power supply voltage operates as the second input voltage source VIN2, the power supply voltage rising characteristic indicated by the reference sign Y1 temporally precedes the rising characteristic of the switching regulator 300A indicated by the reference sign X1. Can be eliminated.
- the rising characteristic of the second output voltage source VOUT2 of the linear regulator 300B indicated by the reference symbol Y2 schematically shows a state of starting after the rising characteristic indicated by the reference symbol Y1.
- the rising characteristic indicated by the reference symbol Y2 indicates a state in which the rising characteristic is synchronized with the rising characteristic of the switching regulator 300A indicated by the reference symbols X1 and X2.
- the rising characteristic of the second output voltage source VOUT2 of the linear regulator 300B indicated by the reference sign Y3 starts further later than the rising characteristic indicated by the reference signs Y1 and Y2, and the switching indicated by the reference signs X1 and X2
- a state in which the regulator 300A gradually rises from time T4 when the boost start-up operation of the regulator 300A is completed is schematically shown.
- the power supply device 300 may be set so that the timing at which the linear regulator 300B operates is uniquely determined by the activation slope signal SS supplied to the switching regulator 300A.
- the switching power supply device of the present invention has a backup function and an overvoltage protection function, the life of the switching power supply device is extended, and priority is given to the first voltage dividing circuit and the second voltage dividing circuit depending on the environmental conditions to be used. Since the ranking can also be selected, its industrial applicability is high.
- the DC-DC converter according to the present invention can smoothly perform the boosting operation, the rush current flowing from the input side to the output side can be suppressed, and the overvoltage protection circuit function and the driving method thereof can be provided.
- the availability of is high.
- the circuit operating point of both regulators is controlled by the same start slope signal in a power supply device including a switching regulator and a linear regulator.
- the linear regulator operates following the switching regulator, so that a stable power supply device can be provided, so that its industrial applicability is high.
- Switching power supply device 110 Switching control circuit 112,112A, 114,116,118,118A External terminal 120 1st voltage dividing circuit 120A 2nd voltage dividing circuit 122 Feedback voltage supply line 130 Error amplifier 140 PWM circuit 150 Drive circuit 160 Power source input terminal 170 Integrated circuit 172 Circuit unit 180 Power source output terminal C1 Capacitor CC1, CC2 Constant current source L1 Inductor N120, N120a Node Q11, Q12, Q13, Q14, Q15, Q16 Transistor QH High side transistor QL Low side transistor R1, R2, R1a, R2a Voltage dividing resistor VIN Input power supply voltage VOUT Output power supply voltage Vref Reference voltage 200 DC-DC converter 210 Input voltage source 20 input terminal 230 first control circuit 232,248 error amplifier 234 PWM circuit 236 driver 240 second control circuit 241,242,243,244,245 signal derivation line 246 comparator 247 inverter 249 through current prevention circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本発明に係るDC-DCコンバータは、入力電圧源と、前記入力電圧源に接続された入力端子と、前記入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、第1の主電極、第2の主電極、制御電極及び基板電極を有し前記入力端子に前記第1の主電極が、前記出力端子に前記第2の主電極が各別に接続されたトランジスタと、前記第1の主電極と前記基板電極との間の導電路を電気的にショートさせる第1のショート手段と、前記第1のショート手段と相補的に作動し、前記第2の主電極と前記基板電極との間の導電路を電気的にショートさせ、かつ、前記第1のショート手段が作動した後に作動する第2のショート手段と、を備えている。
Description
本発明は、DC-DCコンバータに関するものである。なお、より具体的に述べると、本明細書中には、下記第1~第3の技術分野に関わる技術的特徴が開示されている。
<第1の技術分野>
本発明は、スイッチング電源装置に関し、特にバックアップ機能及び過電圧保護機能を備えたスイッチング電源装置に関する。
本発明は、スイッチング電源装置に関し、特にバックアップ機能及び過電圧保護機能を備えたスイッチング電源装置に関する。
<第2の技術分野>
本発明は、DC-DCコンバータ及びその駆動方法に関し、特に半導体集積回路化に好適なものに関する。
本発明は、DC-DCコンバータ及びその駆動方法に関し、特に半導体集積回路化に好適なものに関する。
<第3の技術分野>
本発明は、スイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えた電源供給装置に関する。
本発明は、スイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えた電源供給装置に関する。
<第1の背景技術>
従来、スイッチング電源装置には昇圧型、降圧型、昇降圧型及び反転型などの方式が知られている。これらのスイッチング電源装置には過電圧保護回路を設ける場合も少なくない。特許文献1は降圧型のスイッチング電源装置に用いる過電圧保護回路を開示する。
従来、スイッチング電源装置には昇圧型、降圧型、昇降圧型及び反転型などの方式が知られている。これらのスイッチング電源装置には過電圧保護回路を設ける場合も少なくない。特許文献1は降圧型のスイッチング電源装置に用いる過電圧保護回路を開示する。
特許文献1はスイッチング電源装置のセットにおいて、出力電圧の調整中に誤って出力電圧を高くし過ぎたり、逆に低くし過ぎたりすることがあることを示唆する。又、出力電圧の調整中において出力端子から電源の供給を受ける回路や装置を破壊したり、誤動作を引き起こしたりする可能性があることも示唆する。
図4は特許文献1の図1に示された電源装置の過電圧保護回路を示す。なお、参照符号は特許文献1のものからは替えている。電源入力端子401から入力された電源入力電圧はスイッチング電源装置の一部であるスイッチング制御IC418の電源端子402とパワーMOSFET403のソースとに印加される。スイッチング制御IC418は発振器404を内蔵しており発振器404は一定周波数の三角波信号を発生し、この三角波信号はPWM比較器405の反転入力端子に入力される。PWM比較器405は、このPWM比較器405への入力に応じて決まるデューティ比のパルスを出力し、この出力は制御回路406を介してスイッチング制御IC418の出力端子407から出力される。
図4に示す電源装置の過電圧保護回路は、電源入力端子401と電源出力端子411との端子間にパワーMOSFET403、ダイオード408、インダクタ409、キャパシタ410が設けられている。
電源出力端子411の出力電圧Voは抵抗412,413で抵抗分割され、この抵抗分割点412aがスイッチング制御IC418のフィードバック端子414に接続されている。
スイッチング制御IC418はフィードバック端子414のほかに電源端子402、出力端子407、入力端子422、接地端子417を備える。
図4に示す電源装置の過電圧保護回路において、調整中に可変抵抗を回し過ぎなどして、抵抗412あるいは413がショート状態となった場合には瞬間的に電源出力端子411の出力電圧Voが異常に高い値、あるいは低い値となる。
電源出力端子411の出力電圧Voはスイッチング制御IC418に内蔵された抵抗419及び420によっても分圧されていて、これらの抵抗の抵抗分割点419aの電圧V419aは、ウィンドウコンパレータ423の±入力端子に入力されている。
抵抗419及び420の抵抗値は一定の値に設定されている。抵抗419と420はどちらもスイッチング制御IC418の内部抵抗なので相対誤差は小さく温度特性もそろうとしている。
スイッチ426は通常は端子426aと端子426cとが接続された状態になっていて、誤差増幅器416の反転入力端子には外付けの抵抗412及び413の抵抗分割点412aの電圧V412aがスイッチ426の端子426a及び426cを介して入力されている。
定電圧源424及び425の電圧は電源出力端子411に出力された出力電圧Voの下限値及び上限値を抵抗419,420で分圧した値に設定されている。これにより、抵抗412,413を回し過ぎなどして、出力電圧Voが異常に高い値、あるいは低い値になり、上限値あるいは下限値を超えた場合には、ウインドウコンパレータ423の出力がスイッチ426を切り替え、端子426cと端子426bが接続され、端子426cと端子426aは切断された状態となる。これにより、たとえ抵抗412,413を誤って調整し、極端な場合にはショートしてしまったとしても出力電圧Voを上限値と下限値の間に入るように設定されるとしている。
特許文献1に開示された過電圧保護回路は要約すると次のとおりである。すなわち、電源装置の出力電圧Voを調節するための調節手段すなわち抵抗412,413と、出力電圧Voを分圧するスイッチング制御IC418内に設けられた2つ以上の抵抗419,420を備えている。さらに、抵抗419,420の分圧点419aの電圧V419aと既定の限界値とを比較するウインドウコンパレータ(比較手段)423を備える。比較手段423による比較結果に基づいて、調節手段を構成する抵抗412,413を用いて出力電圧Voを調節するか、あるいは、抵抗419,420を用いて出力電圧Voを一定値に固定するかを選択する選択手段を構成するスイッチ426を備えている。
さらに過電圧保護回路は、スイッチ426による選択結果に応じた接続点の電圧が反転入力端子に入力され、既定の一定電圧415が非反転入力端子に入力され、両入力端子の電圧の差に比例する電圧を出力する誤差増幅器416及び誤差増幅器416の出力に応じて出力電圧を制御する制御手段を備える。制御手段は、パワーMOSFET403、PWM比較器405、制御回路406を備えている。そして、比較手段を構成するウインドウコンパレータ423が抵抗419,420の分圧点419aの電圧V419aが所定の限界値を超えたことを検出した場合に、選択手段であるスイッチ426は、抵抗419,420を用いて出力電圧Voを一定値に固定することを選択し、この選択結果に応じた接続点である抵抗419,420の分圧点の電圧V419aを誤差増幅器416の反転入力端子に入力させるものである。
特許文献1に開示された技術的思想はスイッチング電源装置のセットにおいて出力電圧の調整に使用する可変抵抗の回し過ぎなどで、可変抵抗がショート状態になった場合に、出力電圧が異常に高い値あるいは低い値になることを抑止するものである。こうした特許文献1のものは可変抵抗の調整での不具合を克服するものである。したがって特許文献1のものは可変抵抗が電気的又は物理的にオープン状態になった場合についてのバックアップ機能及び過電圧保護機能については何ら示唆していない。又、特許文献1は保護回路としてウインドウコンパレータ、誤差増幅器及びスイッチを用意しなければならないので回路構成が複雑になるという不具合を有する。
<第2の背景技術>
DC-DCコンバータは、ある直流入力電圧をそれよりも高い直流出力電圧又は低い電圧に変換する電源回路装置の1つである。なお、DC-DCコンバータはスイッチングレギュレータとも呼ばれている。DC-DCコンバータの中のいわゆる同期整流型は、インダクタに流れる電流をオン/オフさせるいわゆるスイッチングトランジスタと、このスイッチングトランジスタのオン期間にオフし、オフ期間にオンとなる、いわゆる相補的な動作を行う同期整流用トランジスタとを備える。
DC-DCコンバータは、ある直流入力電圧をそれよりも高い直流出力電圧又は低い電圧に変換する電源回路装置の1つである。なお、DC-DCコンバータはスイッチングレギュレータとも呼ばれている。DC-DCコンバータの中のいわゆる同期整流型は、インダクタに流れる電流をオン/オフさせるいわゆるスイッチングトランジスタと、このスイッチングトランジスタのオン期間にオフし、オフ期間にオンとなる、いわゆる相補的な動作を行う同期整流用トランジスタとを備える。
DC-DCコンバータの主回路部は半導体集積回路で構成されるのが一般的である。しかし、半導体集積回路には、いわゆる寄生素子が形成され、その寄生素子がDC-DCコンバータの本来の動作や電気的特性に影響を与えることもよく知られている。そうした寄生素子による影響を排除するために従来いくつかの改善案が提案されている。
特許文献2は、スイッチングレギュレータを半導体集積回路で構成したときに、MOSトランジスタ特有の寄生ダイオードによって昇圧動作停止時に出力端子に出力電圧が生じるという不具合を排除するための同期整流型のスイッチングレギュレータを提案する。
特許文献2は、こうした不具合を排除するために、スイッチングレギュレータの昇圧動作時と昇圧停止時にMOSトランジスタの基板電位を2つのMOSトランジスタを用いて切り替えることを提案する。具体的には、昇圧時には同期整流用トランジスタに形成される寄生ダイオードによる出力端子側から入力端子側への電流リークを抑制し、昇圧時は同期整流用トランジスタ側に形成される寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制させるというものである。こうした目的を達成するために、同期整流用トランジスタ側に形成される寄生ダイオードの向きを昇圧動作時と昇圧停止時に切り替えるとしている。
特許文献3は、昇圧型DC-DCコンバータ及び半導体集積回路にかかる。特許文献3は、昇圧停止時から昇圧動作を開始するとき、同期整流用トランジスタの基板バイアス状態も一緒に切り替えてしまうと、その瞬間、同期整流用トランジスタに形成される寄生トランジスタを介して入力端子側から出力端子側に向けてラッシュ電流が流れ、同期整流用トランジスタが破壊される虞があることを示唆する。
特許文献3はこうした不具合を排除するために、昇圧停止時から昇圧動作を開始するとき、同期整流用トランジスタの出力端子側の電極を充電してラッシュ電流の流れを防止し、同期整流用トランジスタが破壊される虞を未然に防止するとしている。
図10は特許文献2の図1に示された昇圧型DC-DCコンバータの一部を示す。特許文献2に開示された昇圧型DC-DCコンバータBSTは、インダクタL1を介して入力端子Vinに電力が供給され、出力端子Voutに昇圧電圧を得る。入力端子Vinに供給される電力はたとえば、バッテリ電源BATから与えられる。昇圧を行う基本構成はスイッチングレギュレータの構成を成している。すなわち、入力端子Vinに一端が結合され、他端が回路のグランドGNDに接続されたNチャネル型の第1MOSトランジスタM1と、入力端子Vinに一端が結合され、他端が出力端子Voutに接続されたPチャネル型の第2MOSトランジスタM2とを備え、第1MOSトランジスタM1と第2MOSトランジスタM2は昇圧制御回路BSTCNTによってスイッチ制御される。
第2MOSトランジスタM2の基板M2bと電極M2dとの間には第3MOSトランジスタM3を接続し、第2MOSトランジスタM2の基板M2bと電極M2sとの間には第4MOSトランジスタM4を接続する。さらに昇圧動作において、第3MOSトランジスタM3をオフとし、第4MOSトランジスタM4をオンするものである。
第1MOSトランジスタM1及び第2MOSトランジスタM2が共にオフにされる昇圧停止時においては、第3MOSトランジスタM3をオンとし、第4MOSトランジスタM4をオフとする。昇圧停止時から昇圧動作を開始するときは、その前に第2MOSトランジスタM2の出力端子Vout側の電極M2sを充電するための基板バイアススイッチ制御回路BGCNT及び昇圧制御回路BSTCNTを備える。なお説明の便宜上、本書においては、昇圧制御回路BSTCNT及び基板バイアススイッチ制御回路BGCNTはそれぞれドライバDRV1及びDRV2のみを抜き出して表示した。
昇圧動作時は第3MOSトランジスタM3をオフとし、第4MOSトランジスタM4をオンとすることにより、第2MOSトランジスタM2に形成される寄生ダイオードによる出力端子Vout側から入力端子Vin側への電流リークを抑制している。
昇圧停止時は、第3MOSトランジスタM3をオンとし、第4MOSトランジスタM4をオフとすることにより、第2MOSトランジスタM2に形成される寄生ダイオードによる入力端子Vin側から出力端子Vout側への電流リークを抑制している。
昇圧停止時から昇圧動作を開始するときには、第2MOSトランジスタM2の基板M2bのバイアス状態を切り替える前に、第2MOSトランジスタM2の出力端子Vout側の電極M2sを充電する。これによって、第2MOSトランジスタM2に形成される寄生ダイオードを介して、入力端子Vin側から出力端子Voutに向けてラッシュ電流が流れるという不具合を排除し、そのようなラッシュ電流によって第2MOSトランジスタM2が破壊される虞を未然に防止することができるとしている。
特許文献4は電源装置に関し、具体的には同期整流型の昇圧型DC-DCコンバータを開示する。昇圧停止時にスイッチングトランジスタ及び同期整流用トランジスタを確実にオフさせ、リーク電流を低減させるとしている。
図11は特許文献4の図1に示された従来の電源装置を示す。なお、図11に用いた参照符号は特許文献3のものから替えている。又、一部の参照符号は本書で付け加えている。
図11において電源装置500は、いわゆる昇圧型スイッチングレギュレータを構成している。電源装置500は、インダクタL50、MOSトランジスタQ51,Q52,Q61,Q62、抵抗R51,R52,R61,R62、キャパシタC51、制御回路512、インバータ513から構成されている。なお、ダイオードD51,D52は、MOSトランジスタQ52の基板B52と第1の主電極Q52dとの間、及び基板B52と第2の主電極Q52sとの間にそれぞれ形成される寄生ダイオードである。なお、MOSトランジスタQ51及びQ52はスイッチングトランジスタ及び同期整流用トランジスタにそれぞれ相当する。ダイオードD63はMOSトランジスタQ62の基板B62とその第1の主電極Q62dとの間に形成される寄生ダイオードである。
制御回路512はコントロール端子Tcntに供給されるコントロール信号がハイレベルであり、インバータ513の出力信号がローレベルのときには、MOSトランジスタQ51のゲート電位をローレベルとし、MOSトランジスタQ52のゲート電位をハイレベルとする。これにより、MOSトランジスタQ51,Q52を共にオンとし、出力端子Toutからの出力電圧Voutの出力が停止されるよう電源装置500が作動する。
インバータ513の出力信号がローレベルのときには、MOSトランジスタQ61のゲート電位がローレベルになるのでオフとなる。MOSトランジスタQ61がオフすると、MOSトランジスタQ62はMOSトランジスタQ61に追随してオフする。
図12A、図12Bは図11に示した昇圧型DC-DCコンバータの同期整流用トランジスタ、すなわちMOSトランジスタQ52の周辺の等価回路を表す。MOSトランジスタQ52は、第1の主電極Q52d及び第2の主電極Q52s、制御電極Q52g及び基板電極B52を備える。MOSトランジスタQ52は入力端子Tinと出力端子Toutとの間に設けられている。入力端子Tinには電源電圧VDDが供給されている。なお、図12A、図12Bは特許文献4の図2に示された等価回路に相当するが参照符号は替えている。図12Aは昇圧型DC-DCコンバータの昇圧時を、図12Bは昇圧停止時の等価回路をそれぞれ表す。
図12Aに示す昇圧動作時には、コントロール端子Tcntに供給されるコントロール信号がローレベルとされる。ローレベルのコントロール信号はインバータ513により反転されてハイレベルとされ、制御回路512及びMOSトランジスタQ61の制御(ゲート)に供給される。
制御回路512はMOSトランジスタQ51とMOSトランジスタQ52とを交互にオンさせる。MOSトランジスタQ61はゲート電極がハイレベルとなるのでオン状態を維持する。MOSトランジスタQ61がオンすると、MOSトランジスタQ62のゲート電位がローレベルとなるのでMOSトランジスタQ62はMOSトランジスタQ61に追随してオンする。
MOSトランジスタQ61,Q62の両者がオンすると、これらのトランジスタの第1の主電極と第2の主電極との間の導電路は、小さな抵抗でショートされた状態とほぼ等価となり、ショート時の抵抗成分を無視すれば図12Aの等価回路で表すことができる。すなわち、MOSトランジスタQ52の基板B52と出力端子Toutとがショートされた状態に等しくなる。又、MOSトランジスタQ61がオンしているので基板B52と接地端子Tgndとの間には抵抗R62が接続され、基板B52は接地電位に維持される状態と等価となる。
図12Bに示す昇圧停止時には、コントロール端子Tconに供給されるコントロール信号はハイレベルとされる。このとき、インバータ513の出力はローレベルとなり、制御回路512は、MOSトランジスタQ51,Q52を共にオフに維持する。又、インバータ513の出力がローレベルとなることにより、MOSトランジスタQ61,Q62は共にオフとなる。このときMOSトランジスタQ52の基板B52には抵抗R61を介して入力端子Tinより電源電圧VDDが供給されることになる。このため、昇圧停止時には図12Bに示す等価回路で表すことができる。
すなわち、昇圧停止時にはMOSトランジスタQ51,Q52,Q61,Q62がすべてオフすることによって、抵抗R61とダイオードD51,D52,D63が等価回路上に現れる。
特許文献4によれば出力端子Toutからの出力を停止したときに、MOSトランジスタQ52及びQ61を確実にオフさせることができ、また、このときダイオードD52,D63も逆方向とすることができるため、電源61から出力端子Toutにリーク電流が流れるという不具合を防止することができるとしている。又、抵抗R61,R62によりMOSトランジスタQ52の基板B52の電位及びMOSトランジスタQ62の制御(ゲート)電極の電圧を調整できるため設計を容易に行えるとしている。
特許文献2~4は昇圧動作時と昇圧停止時に同期整流用トランジスタに形成される寄生ダイオードの電気的な接続を切り替えるという点では共通する。又、昇圧時における同期整流用トランジスタの周辺の等価回路は特許文献2~4において同じであることが分かる。
図13は、特許文献2~4に開示された昇圧型DC-DCコンバータの昇圧動作時における同期整流用トランジスタの周辺の等価回路を表す。本書でいう同期整流用トランジスタは、たとえば特許文献3での第2MOSトランジスタM2が、特許文献4においては、MOSトランジスタQ52がそれぞれ相当する。
図13において、同期整流用トランジスタTR2の入力端子SI側の電極TR2Dと基板電極TR2Bとの間に寄生ダイオードDiが接続され、基板電極TR2Bと同期整流用トランジスタTR2の出力端子So側の電極TR2Sとは電気的にショートされる。したがって、寄生ダイオードDiは入力端子SIと出力端子Soとの間に接続される。なお、図13には入力電圧源VI、インダクタL、スイッチングトランジスタTR1及びキャパシタCを示すが、これらの電気的な動作の説明については割愛する。
図14は、図13に示した昇圧型DC-DCコンバータの出力端子Soに出力される出力電圧Voの出力電圧特性を示す。縦軸は出力端子Soに出力される出力電圧Voを、横軸は時間tをそれぞれ表す。なお、作図及び説明の便宜上、縦軸、横軸の目盛りは適宜縮小したりあるいは拡大したりして必ずしも実体を表していない。
時刻T1で入力電圧源VIが入力端子SIに印加されると、時刻T2で出力端子Soには出力電圧(VI-Vdi)が表れる。ここで、参照符号Vdiは寄生ダイオードDiの順方向の立ち上がり電圧である。すなわち、出力端子Soには寄生ダイオードDiによって入力端子SIに印加された入力電圧源VIよりも寄生ダイオードDiの順方向立ち上がり電圧分だけ降下した電圧が表れる。時刻T3に達すると、スイッチングトランジスタTR1及び同期整流用トランジスタTR2がオンする。すなわち、時刻T3に達して初めて本来の昇圧動作が開始されることになる。
昇圧型DC-DCコンバータの昇圧動作が開始される時刻T3は、出力端子Soに出力電圧(VI-Vdi)が表れる時刻T2よりも遅く現れる。なぜならば、スイッチングトランジスタTR1及び同期整流用トランジスタTR2のゲート電極側には両者のトランジスタのオン/オフ動作を制御する図示しない制御回路から、パルス幅変調されたいわゆるPWM駆動信号が印加されるが、このPWM駆動信号はいわゆるソフトスタート信号によって制御され時間の経過とともに徐々に信号が増加されるために、両者のトランジスタが定常的に作動するまでに時間を要するからである。これに対して寄生ダイオードDiの動作は電気的に何ら制御されていないために、入力電圧源VIの印加と同時に時刻T2のタイミングで出力電圧(VI-Vdi)が表れるからである。
時刻T4に達すると、出力端子Soには出力電圧Voが出力される。出力電圧Voは昇圧しようとする最終的な電源電圧に相当する。たとえば、入力電圧源VIが5Vであるとき、出力電圧Voは15Vという具合である。
時刻T1-T2-T3-T4は昇圧動作期間ではあるが、実体的な昇圧動作は時刻T3-T4の期間である。時刻T4に達すると昇圧動作は完了し、時刻T4以降は昇圧動作がすべて完了し、昇圧動作に入っている期間である。
本発明者はDC-DCコンバータにおける各種の問題点を克服するために、特許文献2~4に開示された技術的思想も勘案し、種々吟味した結果、昇圧動作中に同期整流用トランジスタに形成される寄生ダイオードが、DC-DCコンバータの電気的特性に影響を与えていることを知見した。すなわち、図14に参照符号X1で示すように、時刻T1-T2-T3の昇圧動作中において、出力電圧Voがステップ状に遷移するために、出力端子Soに接続されるキャパシタCにラッシュ電流が流れるという不具合が生じることを知見した。このようにステップ状に出力電圧Voが遷移するのはダイオードDiの影響によるものであり、理想的な特性は参照符号Y1で示すように時間の経過とともに出力電圧Voが徐々に増加する特性である。
<第3の背景技術>
スイッチングレギュレータはDC-DCコンバータとも称され、定格負荷での効率は高いが、出力電圧のリプルや作動時のノイズが大きいことが知られている。また、内部での消費電力が比較的大きいため、出力電流が小さい場合の効率は低下することも知られている。一方、リニアレギュレータは、負荷電流が大きい場合は出力トランジスタで消費する電力が大きいため効率は低いが、出力電圧のリプルが少なく、作動時のノイズも小さいことが知られている。また、リニアレギュレータは出力電圧の立ち上がりや入力電圧変動及び負荷変動におけるそれぞれの応答時間を短縮することも知られている。
スイッチングレギュレータはDC-DCコンバータとも称され、定格負荷での効率は高いが、出力電圧のリプルや作動時のノイズが大きいことが知られている。また、内部での消費電力が比較的大きいため、出力電流が小さい場合の効率は低下することも知られている。一方、リニアレギュレータは、負荷電流が大きい場合は出力トランジスタで消費する電力が大きいため効率は低いが、出力電圧のリプルが少なく、作動時のノイズも小さいことが知られている。また、リニアレギュレータは出力電圧の立ち上がりや入力電圧変動及び負荷変動におけるそれぞれの応答時間を短縮することも知られている。
特許文献5にはスイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えたDC-DCコンバータ及び電源回路の一例が開示されている。
特許文献6にもスイッチングレギュレータ及びLDO(Low Drop Output)などのリニアレギュレータの両方を兼ね備えた電源供給装置が開示されている。特許文献6は負荷電流の大きさにより両者を選択して切り換え、切り換え時に出力電圧の変動をきたさない電源供給装置を提供するとしている。そのために電源供給装置は、コンデンサの充電電圧を用いたソフトスタート機能を有するスイッチングレギュレータ及びリニアレギュレータを備える。そして、スタンバイ信号によって、スイッチングレギュレータ及びリニアレギュレータの出力を切り換える。スタンバイ信号がスイッチングレギュレータからリニアレギュレータに切り換えるときには直ちに切り換え、リニアレギュレータからスイッチングレギュレータに切り換えるときにはスイッチングレギュレータのソフトスタートを起動し、コンデンサの充電電圧が所定値に達するとスイッチングレギュレータに切り換えるとしている。
特許文献7には複数の電源装置のソフトスタート回路の時定数回路を共通化することができる電源駆動装置が示されている。
本発明者は特許文献5,6及び7に開示されている技術的思想に鑑み、スイッチングレギュレータ及びリニアレギュレータの両者を含む電源供給装置について種々検討を重ねた結果、特にスイッチングレギュレータとリニアレギュレータのいずれか一方に切り換える方式ではなく両者を同時に作動させる方式においては、同期整流型及び非同期型コンバータとに関わらずLDOなどのリニアレギュレータとの間に出力電圧の立ち上がり特性にずれが生じることを知見した。
<第1の課題>
本発明はスイッチング電源装置の出力電圧を調整するために用意された第1の分圧回路を構成する分圧抵抗が電気的にショート状態又はオープン状態に陥ったときに自動的に第2の分圧回路に切り替えることができるいわゆる保護機能及びバックアップ機能を備えたスイッチング電源装置を提供するものである。
本発明はスイッチング電源装置の出力電圧を調整するために用意された第1の分圧回路を構成する分圧抵抗が電気的にショート状態又はオープン状態に陥ったときに自動的に第2の分圧回路に切り替えることができるいわゆる保護機能及びバックアップ機能を備えたスイッチング電源装置を提供するものである。
<第2の課題>
本発明は上記の不具合を克服したDC-DCコンバータ及びその駆動方法を提供することを目的とする。
本発明は上記の不具合を克服したDC-DCコンバータ及びその駆動方法を提供することを目的とする。
<第3の課題>
本発明はこうした不具合を克服した、すなわちスイチングレギュレータとリニアレギュレータを同期させて作動させることができる電源供給装置を提供することを目的とする。
本発明はこうした不具合を克服した、すなわちスイチングレギュレータとリニアレギュレータを同期させて作動させることができる電源供給装置を提供することを目的とする。
<第1の課題を解決するための手段>
本発明にかかるスイッチング電源装置は、
(a)スイッチング電源装置(100)の出力電源電圧(VOUT)が分圧され、分圧された電圧が帰還電圧(V120,V120a)として供給される誤差増幅器(130)を備えたスイッチング電源装置であって、
(b)誤差増幅器(130)は分圧した第1の帰還電圧(V120),第2の帰還電圧(V120a)及び基準電圧(Vref)が印加される3つの入力端子(-(IN1),-(IN2),+(IN3))を備え、
(c)第1の帰還電圧(V120)と基準電圧(Vref)の大きさを比較する回路動作が遮断されたとき、
(d)第2の帰還電圧(V120a)と基準電圧(Vref)により誤差増幅器(130)が作動するスイッチング電源装置(100)である。
本発明にかかるスイッチング電源装置は、
(a)スイッチング電源装置(100)の出力電源電圧(VOUT)が分圧され、分圧された電圧が帰還電圧(V120,V120a)として供給される誤差増幅器(130)を備えたスイッチング電源装置であって、
(b)誤差増幅器(130)は分圧した第1の帰還電圧(V120),第2の帰還電圧(V120a)及び基準電圧(Vref)が印加される3つの入力端子(-(IN1),-(IN2),+(IN3))を備え、
(c)第1の帰還電圧(V120)と基準電圧(Vref)の大きさを比較する回路動作が遮断されたとき、
(d)第2の帰還電圧(V120a)と基準電圧(Vref)により誤差増幅器(130)が作動するスイッチング電源装置(100)である。
こうした構成によれば、この種のスイッチング電源装置には必須の構成要件である誤差増幅器を3つの入力端子を備えた差動増幅器で構成とするという比較的簡易な回路構成にもかかわらず、分圧回路の抵抗がオープン又はショートしたときのスイッチング電源装置のバックアップ機能及び過電圧保護機能を容易に発揮することができる。
本発明にかかる別のスイッチング電源装置は、
(a)入力電源電圧(VIN)と、
(b)入力電源電圧が供給される電源入力端子(160)と、
(c)入力電源電圧を所定の大きさに変換した後の出力電源電圧(VOUT)を出力する電源出力端子(180)と、
(d)電源出力端子と接地端子との間に設けられた第1の分圧回路(120)と、
(e)第1の分圧回路(120)と並列に設けられた第2の分圧回路(120A)と、
(f)第1の分圧回路(120)及び第2の分圧回路(120A)から各別に帰還電圧(V120,V120a)が供給され基準電圧(Vref)が印加される誤差増幅器(130)と、
(g)誤差増幅器(130)の出力信号と三角波信号(Ps)を比較するPWM回路(140)と、
(h)PWM回路(140)で生成されたパルス幅変調信号を出力する駆動回路(150)と、
(i)駆動回路(150)で駆動されるスイッチング用トランジスタ(QH,QL)を備えたスイッチング電源装置(100)である。
(a)入力電源電圧(VIN)と、
(b)入力電源電圧が供給される電源入力端子(160)と、
(c)入力電源電圧を所定の大きさに変換した後の出力電源電圧(VOUT)を出力する電源出力端子(180)と、
(d)電源出力端子と接地端子との間に設けられた第1の分圧回路(120)と、
(e)第1の分圧回路(120)と並列に設けられた第2の分圧回路(120A)と、
(f)第1の分圧回路(120)及び第2の分圧回路(120A)から各別に帰還電圧(V120,V120a)が供給され基準電圧(Vref)が印加される誤差増幅器(130)と、
(g)誤差増幅器(130)の出力信号と三角波信号(Ps)を比較するPWM回路(140)と、
(h)PWM回路(140)で生成されたパルス幅変調信号を出力する駆動回路(150)と、
(i)駆動回路(150)で駆動されるスイッチング用トランジスタ(QH,QL)を備えたスイッチング電源装置(100)である。
こうした構成によれば、第1の優先順位の第1の分圧回路からの帰還電圧が何らかの不具合によって、誤差増幅器に供給されなくなったとしても、第2の分圧回路からの帰還電圧が誤差増幅器に供給されるよう、誤差増幅器そのものが自動的に切り替えるので、比較的簡易な回路構成にも関わらずスイッチング電源装置のバックアップ機能及び過電圧保護機能を発揮することができる。
<第2の課題を解決するための手段>
本発明のDC-DCコンバータ(200)は、
(a)入力電圧源(210)と、
(b)入力電圧源(210)に接続された入力端子(220)と、
(c)入力電圧源を所定の電圧に変換した出力電圧(VO)を出力する出力端子(260)と、
(d)第1の主電極(Q22d)、第2の主電極(Q22s)、制御電極及び基板電極(Q22b)を有し入力端子(220)に第1の主電極(Q22d)が、出力端子(260)に第2の主電極(Q22s)が各別に接続されたトランジスタ(Q22)と、
(e)第1の主電極(Q22d)と基板電極(Q22b)との間の導電路を電気的にショートさせる第1のショート手段(Q25,Q23)と、
(f)第1のショート手段と相補的に作動し、第2の主電極(Q22d)と基板電極(Q22b)との間の導電路を電気的にショートさせ、かつ、前記第1のショート手段(Q25,Q23)が作動した後に作動する第2のショート手段(Q26,Q24)を備えたDC-DCコンバータである。
本発明のDC-DCコンバータ(200)は、
(a)入力電圧源(210)と、
(b)入力電圧源(210)に接続された入力端子(220)と、
(c)入力電圧源を所定の電圧に変換した出力電圧(VO)を出力する出力端子(260)と、
(d)第1の主電極(Q22d)、第2の主電極(Q22s)、制御電極及び基板電極(Q22b)を有し入力端子(220)に第1の主電極(Q22d)が、出力端子(260)に第2の主電極(Q22s)が各別に接続されたトランジスタ(Q22)と、
(e)第1の主電極(Q22d)と基板電極(Q22b)との間の導電路を電気的にショートさせる第1のショート手段(Q25,Q23)と、
(f)第1のショート手段と相補的に作動し、第2の主電極(Q22d)と基板電極(Q22b)との間の導電路を電気的にショートさせ、かつ、前記第1のショート手段(Q25,Q23)が作動した後に作動する第2のショート手段(Q26,Q24)を備えたDC-DCコンバータである。
こうした構成によれば第1のショート手段(Q25,Q23)によって、第1の主電極(Q22d)と基板電極(Q22b)との間に介在される寄生ダイオード(D21)によって入力電圧(VI)が出力端子(260)に伝達されるという不具合を排除することができる。
本発明の別のDC-DCコンバータ(200)は、
(a)入力電圧源(210)と、
(b)入力電圧源(210)に一端が接続されるインダクタ(L11)と、
(c)インダクタ(L21)の他端に接続される入力端子(220)と、
(d)入力端子(220)と接地端子(270)との間に接続される第1のトランジスタ(Q21)と、
(e)入力端子(220)と出力端子(260)との間に接続され、第1の主電極、第2の主電極、制御電極及び基板電極を有する第2のトランジスタ(Q22)とを備え、
(f)第1の主電極は入力端子に、第2の主電極は出力端子に各別に接続され、
(g)第1のトランジスタ及び第2のトランジスタをオン/オフさせる制御信号を生成する第1の制御回路と、
(h)第1の主電極と基板電極との間の導電路を電気的にショートさせる第1のショート手段と、
(i)第1のショート手段と相補的に作動し、第2の主電極と基板電極との間の導電路を電気的にショートさせ、かつ、第1のショート手段が作動した後に作動する第2のショート手段を備えたDC-DCコンバータである。
(a)入力電圧源(210)と、
(b)入力電圧源(210)に一端が接続されるインダクタ(L11)と、
(c)インダクタ(L21)の他端に接続される入力端子(220)と、
(d)入力端子(220)と接地端子(270)との間に接続される第1のトランジスタ(Q21)と、
(e)入力端子(220)と出力端子(260)との間に接続され、第1の主電極、第2の主電極、制御電極及び基板電極を有する第2のトランジスタ(Q22)とを備え、
(f)第1の主電極は入力端子に、第2の主電極は出力端子に各別に接続され、
(g)第1のトランジスタ及び第2のトランジスタをオン/オフさせる制御信号を生成する第1の制御回路と、
(h)第1の主電極と基板電極との間の導電路を電気的にショートさせる第1のショート手段と、
(i)第1のショート手段と相補的に作動し、第2の主電極と基板電極との間の導電路を電気的にショートさせ、かつ、第1のショート手段が作動した後に作動する第2のショート手段を備えたDC-DCコンバータである。
こうした構成によれば第1の制御回路によって、実質的な昇圧動作に入る前に第1のショート手段によって、第2のトランジスタの第1の主電極と基板電極とに介在される寄生ダイオードによっての回路接続を電気的にショートさせるので、入力電圧(VI)が出力端子(260)に伝達されるという不具合を排除することができる。
さらに本発明のさらに別のDC-DCコンバータは、
(a)入力電圧源(210)と、
(b)前記入力電圧源(210)に一端が接続されるインダクタ(L21)と、
(c)前記インダクタ(L21)の他端が接続される入力端子と、
(d)前記入力端子と接地端子(270)との間に接続される第1のトランジスタ(Q21)と、
(e)前記入力端子(220)と出力端子(260)との間に接続される第2のトランジスタ(Q22)と、
(f)前記第2のトランジスタ(Q22)の基板電極(Q22b)と前記第2のトランジスタ(Q22)の前記入力端子(220)側の第1の主電極(Q22d)との間に接続される第3のトランジスタ(Q23)と、
(g)前記第2のトランジスタ(Q22)の基板電極(Q22b)と前記第2のトランジスタ(Q22)の前記出力端子(260)側の第2の電極(Q22s)との間に接続される第4のトランジスタ(Q24)と、
(h)前記第3のトランジスタ(Q23)の制御電極(Q23g)と基板電極(Q23b)との間に接続される第1の抵抗(R21)と、
(i)前記第4のトランジスタ(Q24)の制御電極(Q24g)と基板電極(Q24b)との間に接続される第2の抵抗(R22)と、
(j)前記第2のトランジスタ(Q22)の前記基板電極(Q22b)と前記第3及び第4のトランジスタ(Q23,Q24)の前記基板電極(Q23b,Q24b)を共通接続する共通接続体(280)と、
(k)前記第3のトランジスタ(Q23)の制御電極(Q23g)に接続される第5のトランジスタ(Q25)と、
(l)前記第4のトランジスタ(Q24)の制御電極(Q24g)に接続される第6のトランジスタ(Q26)と、
(m)前記第1及び第2のトランジスタ(Q21,Q22)を駆動する駆動信号を生成する第1の制御回路(230)と、
(n)前記第5及び第6のトランジスタを制御する制御信号を生成する第2の制御回路(240)を備えるDC-DCコンバータである。
(a)入力電圧源(210)と、
(b)前記入力電圧源(210)に一端が接続されるインダクタ(L21)と、
(c)前記インダクタ(L21)の他端が接続される入力端子と、
(d)前記入力端子と接地端子(270)との間に接続される第1のトランジスタ(Q21)と、
(e)前記入力端子(220)と出力端子(260)との間に接続される第2のトランジスタ(Q22)と、
(f)前記第2のトランジスタ(Q22)の基板電極(Q22b)と前記第2のトランジスタ(Q22)の前記入力端子(220)側の第1の主電極(Q22d)との間に接続される第3のトランジスタ(Q23)と、
(g)前記第2のトランジスタ(Q22)の基板電極(Q22b)と前記第2のトランジスタ(Q22)の前記出力端子(260)側の第2の電極(Q22s)との間に接続される第4のトランジスタ(Q24)と、
(h)前記第3のトランジスタ(Q23)の制御電極(Q23g)と基板電極(Q23b)との間に接続される第1の抵抗(R21)と、
(i)前記第4のトランジスタ(Q24)の制御電極(Q24g)と基板電極(Q24b)との間に接続される第2の抵抗(R22)と、
(j)前記第2のトランジスタ(Q22)の前記基板電極(Q22b)と前記第3及び第4のトランジスタ(Q23,Q24)の前記基板電極(Q23b,Q24b)を共通接続する共通接続体(280)と、
(k)前記第3のトランジスタ(Q23)の制御電極(Q23g)に接続される第5のトランジスタ(Q25)と、
(l)前記第4のトランジスタ(Q24)の制御電極(Q24g)に接続される第6のトランジスタ(Q26)と、
(m)前記第1及び第2のトランジスタ(Q21,Q22)を駆動する駆動信号を生成する第1の制御回路(230)と、
(n)前記第5及び第6のトランジスタを制御する制御信号を生成する第2の制御回路(240)を備えるDC-DCコンバータである。
こうした構成によれば同期整流用の第2のトランジスタQ22の第1の主電極とその基板電極との間、及び第2の主電極と基板電極との間に印加される電圧を第3及び第4のトランジスタQ23,Q24で各別に制御することができる。これによって、昇圧動作時における同期整流用である第2のトランジスタQ22に与えるバイアスを所望する条件に設定することができる。又、第3及び第4のトランジスタの制御電極であるゲート電極には第1及び第2の抵抗を接続するも、これらの抵抗値を合わせるならば、第3のトランジスタQ23がオンしているときも、第4のトランジスタがオンしているときでも同じバイアス条件下でこれらのトランジスタを作動させることができる。これによって、オン/オフするトランジスタの動作が切り替えられたときにバイアス状態が不安定になるという不具合を排除することができる。
本発明のDC-DCコンバータの駆動方法は、
(a)入力電圧源と、
(b)入力電圧源に接続された入力端子と、
(c)入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、
(d)第1の主電極、第2の主電極、制御電極及び基板電極を有し入力端子に第1の主電極が、出力端子に第2の主電極が各別に接続されたトランジスタと、
(e)第1の主電極と基板電極との間の導電路を電気的にショートさせる第1のショート手段と、
(f)第2の主電極と基板電極との間の導電路を電気的にショートさせる第2のショート手段を備えたDC-DCコンバータの駆動方法であって、
(g)第1のショート手段を作動させる第1のステップと、
(h)第1のステップに続いて第2のショート手段を作動させる第2のステップを備えたDC-DCコンバータの駆動方法である。
(a)入力電圧源と、
(b)入力電圧源に接続された入力端子と、
(c)入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、
(d)第1の主電極、第2の主電極、制御電極及び基板電極を有し入力端子に第1の主電極が、出力端子に第2の主電極が各別に接続されたトランジスタと、
(e)第1の主電極と基板電極との間の導電路を電気的にショートさせる第1のショート手段と、
(f)第2の主電極と基板電極との間の導電路を電気的にショートさせる第2のショート手段を備えたDC-DCコンバータの駆動方法であって、
(g)第1のショート手段を作動させる第1のステップと、
(h)第1のステップに続いて第2のショート手段を作動させる第2のステップを備えたDC-DCコンバータの駆動方法である。
こうした構成によれば、実質的な昇圧動作を始める前にトランジスタの主電極と基板電極との間に介在する寄生ダイオードによって生じる入力電圧源側から出力端子側に電圧が伝達されるという不具合を排除し、DC-DCコンバータの動作スタートから昇圧動作に入るまでの回路動作をスムーズに行うことができる。
本発明の別のDC-DCコンバータの駆動方法は、
(a)入力電圧源と、
(b)入力電圧源に一端が接続されるインダクタと、
(c)インダクタの他端が接続される入力端子と、
(d)入力端子と接地端子との間に接続される第1のトランジスタと、
(e)入力端子と出力端子との間に接続され、第1の主電極、第2の主電極、制御電極及び基板電極を有する第2のトランジスタとを備え、
(f)第1の主電極は入力端子に、第2の主電極は出力端子側に各別に接続され、
(g)第1のトランジスタ及び第2のトランジスタをオン/オフさせる制御信号を生成する第1の制御回路と、
(h)第1の主電極と基板電極との間の導電路を電気的にショートさせる第1のショート手段と
(i)第2の主電極と基板電極との間の導電路を電気的にショートさせる第2のショート手段を有する第2の制御回路を備えたDC-DCコンバータの駆動方法であって、
(j)第1の制御回路の作動に先行して第1のショート手段を作動させて、第1の主電極と基板電極のとの間の導電路を電気的にショートさせる第1のステップと、
(k)第1のステップの後に、第2のショート手段によって、第2の主電極と基板電極との間の導電路を電気的にショートさせる第2のステップと、
(l)第2のステップの後に、第1の制御回路を作動させる第3のステップを備えたDC-DCコンバータの駆動方法である。
(a)入力電圧源と、
(b)入力電圧源に一端が接続されるインダクタと、
(c)インダクタの他端が接続される入力端子と、
(d)入力端子と接地端子との間に接続される第1のトランジスタと、
(e)入力端子と出力端子との間に接続され、第1の主電極、第2の主電極、制御電極及び基板電極を有する第2のトランジスタとを備え、
(f)第1の主電極は入力端子に、第2の主電極は出力端子側に各別に接続され、
(g)第1のトランジスタ及び第2のトランジスタをオン/オフさせる制御信号を生成する第1の制御回路と、
(h)第1の主電極と基板電極との間の導電路を電気的にショートさせる第1のショート手段と
(i)第2の主電極と基板電極との間の導電路を電気的にショートさせる第2のショート手段を有する第2の制御回路を備えたDC-DCコンバータの駆動方法であって、
(j)第1の制御回路の作動に先行して第1のショート手段を作動させて、第1の主電極と基板電極のとの間の導電路を電気的にショートさせる第1のステップと、
(k)第1のステップの後に、第2のショート手段によって、第2の主電極と基板電極との間の導電路を電気的にショートさせる第2のステップと、
(l)第2のステップの後に、第1の制御回路を作動させる第3のステップを備えたDC-DCコンバータの駆動方法である。
こうした構成によれば、実質的な昇圧動作を始める前にトランジスタの主電極と基板電極との間に介在する寄生ダイオードによって生じる入力電圧源側から出力端子側に電圧が伝達されるという不具合を排除し、DC-DCコンバータの動作スタートから昇圧動作に入るまでの回路動作をスムーズに行うことができる。
<第3の課題を解決するための手段>
本発明の電源供給装置は、
(a)第1の入力電圧源(VIN1)と、
(b)第1の入力電圧源(VIN1)をトランジスタ(Q1)のスイッチング動作によって第1の出力電圧源(VOUT1)に変換するスイッチングレギュレータ(300A)と、
(c)スイッチングレギュレータ(300A)を制御する第1の制御回路(340)と、
(d)第1の出力電圧源(VOUT1)を第2の入力電圧源(VIN2)として第2の出力電圧源(VOUT2)を生成するリニアレギュレータ(300B)と、
(e)リニアレギュレータ(300B)をアナログ的に制御する第2の制御回路(360)と、
(f)第1の制御回路(340)及び第2の制御回路(360)に同じ起動スロープ信号(SS)を供給する起動スロープ信号生成回路(380)を備える。
本発明の電源供給装置は、
(a)第1の入力電圧源(VIN1)と、
(b)第1の入力電圧源(VIN1)をトランジスタ(Q1)のスイッチング動作によって第1の出力電圧源(VOUT1)に変換するスイッチングレギュレータ(300A)と、
(c)スイッチングレギュレータ(300A)を制御する第1の制御回路(340)と、
(d)第1の出力電圧源(VOUT1)を第2の入力電圧源(VIN2)として第2の出力電圧源(VOUT2)を生成するリニアレギュレータ(300B)と、
(e)リニアレギュレータ(300B)をアナログ的に制御する第2の制御回路(360)と、
(f)第1の制御回路(340)及び第2の制御回路(360)に同じ起動スロープ信号(SS)を供給する起動スロープ信号生成回路(380)を備える。
こうした構成によれば、リニアレギュレータをスイッチングレギュレータに常に同期させて作動させることができるので安定した出力電圧特性を得ることができる。
本発明の別の電源供給装置は、
(a)第1の入力電圧源(VIN1)と、
(b)第1の入力電圧源(VIN1)に一端が接続されるインダクタ(L31)と、
(c)インダクタ(L31)の他端と接地端子(330)との間に接続され第1,第2の主電極及び制御電極を有する第1のトランジスタ(Q31)と、
(d)インダクタ(L31)の他端と第1の出力電圧源(VOUT1)との間に接続され少なくとも2つの端子を有する整流用素子(D31,Q33)と、
(e)第1の出力電圧源(VOUT1)と接地端子(330)との間に接続される第1の分圧回路(R31,R32)と、
(f)第1の分圧回路(R31,R32)の第1の中間接続点(N36)と第1のトランジスタ(Q31)の制御電極(N33)との間に接続される第1の制御回路(340)と、
(g)第1,第2の主電極及び制御電極を有し第1の主電極が第1の出力電圧源(VOUT1)に第2の主電極が第2の出力電圧源(VOUT2)に接続される第2のトランジスタ(Q32)と、
(h)第2の出力電圧源(VOUT2)と接地端子(330)との間に接続され第2の分圧回路(RB3,RB4)と、
(i)第2の分圧回路の第2の中間接続点(N39)と第2のトランジスタ(Q32)の制御電極との間に接続される第2の制御回路(360)と、
(j)第1の制御回路(340)及び第2の制御回路(360)に同じ起動スロープ信号を供給する起動スロープ信号生成回路(380)を備える。
(a)第1の入力電圧源(VIN1)と、
(b)第1の入力電圧源(VIN1)に一端が接続されるインダクタ(L31)と、
(c)インダクタ(L31)の他端と接地端子(330)との間に接続され第1,第2の主電極及び制御電極を有する第1のトランジスタ(Q31)と、
(d)インダクタ(L31)の他端と第1の出力電圧源(VOUT1)との間に接続され少なくとも2つの端子を有する整流用素子(D31,Q33)と、
(e)第1の出力電圧源(VOUT1)と接地端子(330)との間に接続される第1の分圧回路(R31,R32)と、
(f)第1の分圧回路(R31,R32)の第1の中間接続点(N36)と第1のトランジスタ(Q31)の制御電極(N33)との間に接続される第1の制御回路(340)と、
(g)第1,第2の主電極及び制御電極を有し第1の主電極が第1の出力電圧源(VOUT1)に第2の主電極が第2の出力電圧源(VOUT2)に接続される第2のトランジスタ(Q32)と、
(h)第2の出力電圧源(VOUT2)と接地端子(330)との間に接続され第2の分圧回路(RB3,RB4)と、
(i)第2の分圧回路の第2の中間接続点(N39)と第2のトランジスタ(Q32)の制御電極との間に接続される第2の制御回路(360)と、
(j)第1の制御回路(340)及び第2の制御回路(360)に同じ起動スロープ信号を供給する起動スロープ信号生成回路(380)を備える。
こうした構成によれば、スイッチングレギュレータを構成するスイッチングトランジスタQ31と、リニアレギュレータを構成するトランジスタQ32の動作を同じ起動スロープ信号SSで駆動するのでスイッチングレギュレータの出力電圧を入力電圧源とする、リニアレギュレータの回路動作をスイッチングレギュレータの動作に常に追随させることができるので安定した出力電圧特性を得ることができる。
また、本発明の別の電源供給装置は、整流用素子(d)が、
(d1)第1,第2の主電極、制御電極及び基板電極を有する第3のトランジスタを備え、
(d2)第3のトランジスタの第1,第2の主電極の間には第1のダイオード及び第2のダイオードが直列に逆方向に接続されたダイオード直列接続体が並列に接続され、
(d3)ダイオード直列接続体の共通接続点は第3のトランジスタの基板電極に接続され、
(d4)第1のダイオードのアノード及びカソードには第4のトランジスタの第1及び第2の主電極が各別に接続され、
(d5)第2のダイオードのアノード及びカソードには第5のトランジスタの第1及び第2の主電極が各別に接続され、
(d6)第4のトランジスタがオンされたときに第1のダイオードは電気的にショートされ、第5のトランジスタがオンされたときに第2のダイオードが電気的にショートされる。
(d1)第1,第2の主電極、制御電極及び基板電極を有する第3のトランジスタを備え、
(d2)第3のトランジスタの第1,第2の主電極の間には第1のダイオード及び第2のダイオードが直列に逆方向に接続されたダイオード直列接続体が並列に接続され、
(d3)ダイオード直列接続体の共通接続点は第3のトランジスタの基板電極に接続され、
(d4)第1のダイオードのアノード及びカソードには第4のトランジスタの第1及び第2の主電極が各別に接続され、
(d5)第2のダイオードのアノード及びカソードには第5のトランジスタの第1及び第2の主電極が各別に接続され、
(d6)第4のトランジスタがオンされたときに第1のダイオードは電気的にショートされ、第5のトランジスタがオンされたときに第2のダイオードが電気的にショートされる。
こうした構成によればスイッチングレギュレータの整流用素子はいわゆる同期整流型を成し、さらに同期整流用素子の第3のトランジスタの回路動作を第4のトランジスタ及び第5のトランジスタによって制御することができ、スイッチングレギュレータの入力側から出力側(リニアレギュレータの入力側)に流れるラッシュ電流を防止することができる。これによって、リニアレギュレータは忠実にスイッチングレギュレータに追随して応答することができる。
<第1の効果>
本発明のスイッチング電源装置は2つの分圧回路を備え、2つの分圧回路からの帰還電圧を常時、誤差増幅器側に供給するようにし、かつ、第1優先の第1の分圧回路からの帰還電圧が誤差増幅器に供給されなくなったとしても、第2優先の第2の分圧回路で生成された帰還電圧によって誤差増幅器が作動するので、スイッチング電源装置のバックアップ用及び過電圧保護としての機能を発揮させることができる。
本発明のスイッチング電源装置は2つの分圧回路を備え、2つの分圧回路からの帰還電圧を常時、誤差増幅器側に供給するようにし、かつ、第1優先の第1の分圧回路からの帰還電圧が誤差増幅器に供給されなくなったとしても、第2優先の第2の分圧回路で生成された帰還電圧によって誤差増幅器が作動するので、スイッチング電源装置のバックアップ用及び過電圧保護としての機能を発揮させることができる。
<第2の効果>
本発明のDC-DCコンバータ及びその駆動方法によれば、昇圧動作を第1昇圧動作及び第2の昇圧動作を組み合わせることで昇圧動作全体を滑らかに行うことができる。これによって出力端子側に接続されるキャパシタに流れるラッシュ電流を抑制し、ラッシュ電流による同期整流用トランジスタの劣化や不具合を未然に防止することができる。
本発明のDC-DCコンバータ及びその駆動方法によれば、昇圧動作を第1昇圧動作及び第2の昇圧動作を組み合わせることで昇圧動作全体を滑らかに行うことができる。これによって出力端子側に接続されるキャパシタに流れるラッシュ電流を抑制し、ラッシュ電流による同期整流用トランジスタの劣化や不具合を未然に防止することができる。
<第3の効果>
本発明の電源供給装置はスイッチングレギュレータの出力電源電圧を入力電源とするリニアレギュレータの回路起動を、スイッチングレギュレータの回路起動を行う起動スロープ信号と同じ信号で起動させるようにしたのでリニアレギュレータのスイッチングレギュレータの追随特性の向上が図れた電源供給装置を提供することができる。
本発明の電源供給装置はスイッチングレギュレータの出力電源電圧を入力電源とするリニアレギュレータの回路起動を、スイッチングレギュレータの回路起動を行う起動スロープ信号と同じ信号で起動させるようにしたのでリニアレギュレータのスイッチングレギュレータの追随特性の向上が図れた電源供給装置を提供することができる。
<電源装置>
(第1の実施の形態)
図1は本発明の第1の実施の形態にかかるスイッチング電源装置100を示す。スイッチング電源装置100はスイッチング制御回路110、第1の分圧回路120、インダクタL1及びキャパシタC1を備える。インダクタL1とキャパシタC1は直列に接続され、それらの共通接続点は電源出力端子180に接続される。
(第1の実施の形態)
図1は本発明の第1の実施の形態にかかるスイッチング電源装置100を示す。スイッチング電源装置100はスイッチング制御回路110、第1の分圧回路120、インダクタL1及びキャパシタC1を備える。インダクタL1とキャパシタC1は直列に接続され、それらの共通接続点は電源出力端子180に接続される。
第1の分圧回路120は個別抵抗から成る分圧抵抗R1とR2との直列接続体で構成される。すなわち、第1の分圧回路120は、単体の分圧抵抗R1と、単体の分圧抵抗R2とを電気的に接続し、スイッチング制御回路110の外部に設ける。第1の分圧回路120を個別抵抗の組み合わせで構成する理由は、電源出力端子180の出力電源電圧VOUTの大きさを随時、調整できるようにしておくためである。
分圧抵抗R1とR2の共通接続点はノードN120で表示され、ノードN120には電源出力端子180に出力された出力電源電圧VOUTを分圧抵抗R1とR2とで分圧した第1の帰還電圧V120が生成される。第1の帰還電圧V120は、分圧抵抗R1,R2の抵抗値をそれぞれr1,r2とすると、V120=VOUT×r2/(r1+r2)で表すことができる。
第1の帰還電圧V120は、ノードN120より帰還電圧供給線122を介して外部端子116に供給される。外部端子116に供給された第1の帰還電圧V120は後述の誤差増幅器130の反転入力端子-(IN1)に入力される。
通常、帰還電圧供給線122は、プリント基板に形成された配線パターンで構成される。分圧抵抗R1,R2はプリント基板上に取り付けられるが、長年にわたっての使用や外部からの振動などでプリント基板からはずれ電気的にオープン状態に陥ったり、あるいは外部端子116が接地端子GNDにショートしてしまったりするという不具合が生じ得る。
一般的に、スイッチング電源装置には分圧回路が設けられる。分圧回路は、負帰還回路系の一部を構成し、帰還電圧を生成すると共に、スイッチング電源装置の出力電源電圧を所定の大きさに設定するために用意される。分圧回路に何らかに不具合が生じ、負帰還回路が正常に作動しなくなると、スイッチング電源装置の出力電源電圧は、所定の範囲から大きく逸脱し、場合によっては、所定の出力電源電圧の大きさを超えてしまい、出力電源電圧が供給される各電子回路が劣化又は破損するという不具合が生じ得る。本発明はこうした不具合を排除するために考案するものであり、詳細は後述で明らかにされる。
スイッチング制御回路110は、第2の分圧回路120A、誤差増幅器130、PWM回路140、駆動回路150、ハイサイドトランジスタQH及びローサイドトランジスタQLを備える。ハイサイドトランジスタQH及びローサイドトランジスタQLは、相補的にスイッチング動作を行ういわゆるスイッチング用トランジスタとしての機能を有する。
図1には同期整流方式の降圧型DC-DCコンバータを示し、スイッチング用トランジスタを2つで構成したが、本発明の技術的思想を発揮することができるのはこうした回路構成だけに限定されない。たとえば、同期整流方式ではなく、ダイオード方式の降圧型DC-DCコンバータであってもかまわない。こうした回路構成においては、スイッチング用トランジスタは1つで構成される。
図1に示したスイッチング制御回路110は、1つの半導体集積回路で構成されるものとし、半導体集積回路には外部端子112,114及び116が設けられている。もちろん、スイッチング制御回路110は1つの半導体集積回路ではなく、2つの半導体集積回路で構成してもよい。
ハイサイドトランジスタQHとローサイドトランジスタQLは電源入力端子160と接地端子GNDとの間に直列に接続される。電源入力端子160には入力電源電圧VINが供給される。入力電源電圧VINの大きさはたとえば30V~50Vの範囲とすることができる。もちろん、これらの範囲よりも小さくても大きくてもかまわない。
ハイサイドトランジスタQHとローサイドトランジスタQLはパルス幅変調信号、すなわちPWM信号によって交互にオン,オフされ、2つのトランジスタは相補的に作動する。PWM信号は駆動回路150より、ハイサイドトランジスタQH及びローサイドトランジスタの各制御電極、すなわち、各ゲートに供給される。
PWM回路140の反転入力端子(-)には誤差増幅器130の誤差出力信号(図示せず)が、その非反転入力端子(+)には三角波信号Psがそれぞれ供給される。三角波信号Psの周波数は数百KHzから1MHzの範囲とすることができる。
PWM回路140の出力には三角波信号Psと誤差増幅器130の出力端子130aから出力された誤差出力信号が比較された信号が出力される。誤差増幅器130には電源電圧VCCが供給される。
駆動回路150は後段のハイサイドトランジスタQH及びローサイドトランジスタQLを駆動するために用意され、駆動回路150からは両トランジスタを同期させて駆動するために相補的な駆動信号が出力される。
図1に示したスイッチング電源装置100は、同期整流方式の降圧型DC-DCコンバータであるが、本発明にかかるスイッチング電源装置は同期整流方式の昇圧型DC-DCコンバータ、昇降圧型DC-DCコンバータ、反転型DC-DCコンバータなどに適用することができる。すなわち、電源入力端子160に供給される入力電源電圧VINを、それとは大きさ又は極性の異なる出力電源電圧VOUTに変換する電源装置であって、出力電源電圧VOUTを分圧する分圧回路を備え、その分圧回路で生成した帰還電圧を電源装置の回路部に帰還する方式のものであればすべて適用することができる。
第2の分圧回路120Aは、第1の分圧回路120のバックアップ機能及び過電圧保護回路として用意され、半導体集積回路に内蔵される。すなわち、スイッチング制御回路110に内蔵されている。
第2の分圧回路120Aを構成する分圧抵抗R1a及びR2aは、たとえば、ポリシリコンや拡散抵抗で形成される。分圧抵抗R1aの一端は外部端子112を介して電源出力端子180に接続され、その他端は分圧抵抗R2aの一端に、分圧抵抗R2aの他端は接地端子GNDにそれぞれ接続される。
第2の分圧回路120Aと第1の分圧回路120は、電源出力端子180と接地端子GNDとの間に並列に接続される。
分圧抵抗R1aとR2aの共通接続点は、ノードN120aで表示され、ノードN120aには電源出力端子180に出力された出力電源電圧VOUTを分圧抵抗R1aとR2aとで分圧した第2の帰還電圧V120aが生成される。すなわち、第2の帰還電圧V120aは、分圧抵抗R1a,R2aの抵抗値をそれぞれr1a,r2aとすると、V120a=VOUT×r2a/(r1a+r2a)で表すことができる。
第2の帰還電圧V120aは、ノードN120aから誤差増幅器130の反転入力端子-(IN2)に供給される。第2の帰還電圧V120aを誤差増幅器130の反転入力端子-(IN2)まで確実に供給できる信頼性は、第1の分圧回路120側の第1の帰還電圧V120を誤差増幅器130の反転入力端子-(IN1)に確実に供給できる信頼性に比べるとはるかに高い。なぜならば、第2の帰還電圧V120aを生成する分圧抵抗R1a,R2aは半導体集積回路で構成され、誤差増幅器130と同じ半導体集積回路で構成されるが、第1の帰還電圧V120は誤差増幅器130の外部に設けられ、かつ、たとえば銅箔などの帰還電圧供給線及び外部端子116を介して、誤差増幅器130に供給されるからである。
誤差増幅器130の非反転入力端子+(IN3)には基準電圧Vrefが印加される。基準電圧Vrefは電源電圧の大きさに依存しないよう、たとえば、バンドギャップ型の基準電圧源で、たとえば1Vの大きさに設定される。
こうした回路構成によって、誤差増幅器130の反転入力端子-(IN1)及び反転入力端子-(IN2)に供給される第1の帰還電圧V120,第2の帰還電圧V120aは、基準電圧Vrefに維持されよう負帰還が施される。
スイッチング電源装置100は、上述のとおり同期整流方式の降圧型DC-DCコンバータである。電源出力端子180に出力される出力電源電圧VOUTはたとえば、3.3Vに設定されている。したがって、第1の分圧回路120のノードN120に生じる第1の帰還電圧V120を基準電圧Vrefの1Vに合わせるために、分圧抵抗R1及びR2をそれぞれ23KΩ,10KΩに選ぶとすると、第1の帰還電圧V120はほぼ基準電圧Vrefに等しい1Vに合わせることができる。
第2の分圧回路120Aで生成される第2の帰還電圧V120aは、第1の分圧回路120で生成される第1の帰還電圧V120よりも低いレベルに設定される。たとえば、分圧抵抗R1a及びR2aをそれぞれ40KΩ及び10KΩに選び、出力電源電圧VOUTを3.3Vとすると、第2の帰還電圧V120aは、分圧抵抗R1a,R2aの抵抗値をそれぞれr1a,r2aとすると、V120a=VOUT×r2a/(r1a+r2a)=3.3V×10/(40+10)=0.66Vとなる。この第2の帰還電圧0.66Vは第1の帰還電圧V120の1Vよりも低い。
第1の帰還電圧V120が1Vであり、第2の帰還電圧V120aが0.66Vであるとき、基準電圧Vrefは高い方の帰還電圧、すなわち、第1の帰還電圧V120と比較されるよう誤差増幅器130の回路構成が成されている。すなわち、第1の帰還電圧V120を生成する第1の分圧回路120が第2の帰還電圧V120aを生成する第2の分圧回路よりも優先して作動するように誤差増幅器130の回路構成が成されている。
誤差増幅器130が、第2の分圧回路120Aからの第2の帰還電圧V120aの供給を受け作動するのは、第1の分圧回路120から誤差増幅器130の反転入力端子-(IN1)に供給される第1の帰還電圧V120が第2の帰還電圧V120aを下回ったときである。
いま、帰還電圧供給線122が何らかの不具合によって断線したと仮定する。この場合は、誤差増幅器130の反転入力端子-(IN1)に供給される電圧は、ほぼ接地端子GNDの電圧、すなわち、零ボルトとなり、電源出力端子180に出力される出力電源電圧VOUTは正規の大きさである、たとえば、3.3Vを超え、たとえば、5Vまで上昇して異常な回路状態に陥る。出力電源電圧VOUTが5Vに上昇した場合、この異常な電圧は、第2の分圧回路120Aには供給される。ここで、分圧抵抗R1a及びR2aの抵抗値をそれぞれr1a,r2aとし、r1a=40KΩ及びr2a=10KΩに設定すると、第2の分圧回路120AのノードN120aに生成される第2の帰還電圧V120aは、V120a=VOUT×r2a/(r1a+r2a)=5V×10/(40+10)=1Vとなる。この1Vは基準電圧Vrefの1Vと等しくなり、誤差増幅器130は正常に作動し、電源出力端子180に出力される出力電源電圧VOUTは本来の正規の大きさに復元戻する。これによって、電源出力端子180に接続される図示しない回路部に過大な電圧が供給されるという不具合を排除することができる。
誤差増幅器130の反転入力端子-(IN1)に供給される第1の帰還電圧V120が第2の帰還電圧V120aの大きさを下回るときとは次のケースが考えられる。
第1に、分圧抵抗R1の電源出力端子180側の端子が何らかの不具合によってオープンになり、電源出力端子180との電気的な接続が遮断される場合である。この場合には出力電源電圧VOUTは第1の分圧回路120に供給されなくなるので、誤差増幅器130の反転入力端子-(IN1)の電圧はほぼ接地端子GNDの零ボルトに維持される。
第2に、分圧抵抗R1とR2の電気的接続が何らかの不具合によってオープンになり、帰還電圧供給線122に第1の帰還電圧V120が伝達されない場合である。この場合も、誤差増幅器130の反転入力端子-(IN1)の電圧はほぼ接地端子GNDの零ボルトに維持される。
第3に、帰還電圧供給線122が何らかの原因によって切断された場合である。この場合は、電源出力端子180と分圧抵抗R1との接続、分圧抵抗R1とR2との接続及び分圧抵抗R2と接地端子との接続が正常であっても、誤差増幅器130の反転入力端子-(IN1)の電圧はほぼ接地端子GNDとほぼ等しくなる。
第4に、外部端子116、すなわち、ノードN120が何らかの不具合によって、接地端子GNDにショートされた場合である。この場合には、誤差増幅器130の反転入力端子-(IN1)の電圧は接地端子GNDとほぼ等しくなる。
誤差増幅器130の反転入力端子-(IN1)に供給される第1の帰還電圧V120が第2の帰還電圧V120aの大きさを下回るときとは、外部端子116に供給される電圧が何らかの不具合によって、遮断されるか又は接地端子GNDに維持される場合である。
したがって、外部端子116が天絡した場合、すなわち、外部端子116が、電源電圧が供給される電源端子に接触した場合は、誤差増幅器130の反転入力端子-(IN1)には依然として、第2の帰還電圧V120aよりもハイレベルの電圧が印加されることになるので第2の分圧回路120Aは作動しない。
上述は、誤差増幅器130は、正規の通常動作状態では、第1の分圧回路120から供給される第1の帰還電圧V120によって作動し、第1の分圧回路120に何らかの不具合が生じた場合に、第2の分圧回路120Aで生成された第2の帰還電圧V120aによって、誤差増幅器130が作動するものとした。
しかし、正規の通常動作状態であっても、第2の分圧回路120Aから供給される第2の帰還電圧によって誤差増幅器130を作動させることも可能である。すなわち、ノードN120に生成される第2の帰還電圧V120aを第1の帰還電圧V120と同じ大きさになるよう設定すればよい。
分圧抵抗R1a,R2aをそれぞれ分圧抵抗R1,R2と等しく設定するならば、第1の帰還電圧V120及び第2の帰還電圧V120aの両者によって、誤差増幅器130は作動することになる。
上述のとおり、本発明のスイッチング電源装置は、従前の1つの分圧回路ではなく、第1及び第2の2つの分圧回路構成とし、さらに、誤差増幅器130に3つの入力端子を持たせるという比較的簡易な回路構成によって、分圧回路のバックアップ機能及びスイッチング電源装置全体の過電圧保護機能を発揮することができる。2つの分圧回路のそれぞれは、2つの抵抗で構成されるという極めて簡易な回路構成であり、又、誤差増幅器130も従前のものを大きく変更させるものではないので、その実用的な効果は大きいと言える。
(第2の実施の形態)
図2は本発明の第2の実施の形態にかかる回路図を示す。図1に示した第1の実施の形態とは第2の分圧回路120Aをスイッチング制御回路110側に設けるのではなく、別の集積回路170側に設けたことで相違する。集積回路170の中には第2の分圧回路120Aの他に回路部172が内蔵されるものとして示した。回路部172には特定の回路機能は要求されない。
図2は本発明の第2の実施の形態にかかる回路図を示す。図1に示した第1の実施の形態とは第2の分圧回路120Aをスイッチング制御回路110側に設けるのではなく、別の集積回路170側に設けたことで相違する。集積回路170の中には第2の分圧回路120Aの他に回路部172が内蔵されるものとして示した。回路部172には特定の回路機能は要求されない。
集積回路170は外部端子112A及び118Aを備え、外部端子112Aには電源出力端子180に出力された出力電源電圧VOUTが供給される。出力電源電圧VOUTは集積回路170、すなわち、第2の分圧回路120A及び回路部172に供給される。
外部端子118Aは分圧抵抗R1aとR2aの共通接続点、すなわちノードN120aに接続される。集積回路170に設けられた外部端子118Aはスイッチング制御回路110に設けた外部端子118に接続され、外部端子118は誤差増幅器130の反転入力端子-(IN2)に接続される。こうした回路構成によって、誤差増幅器130はスイッチング制御回路110とは別の集積回路170から第2の帰還電圧V120aの供給を受ける。
図2に示したスイッチング電源装置100は、集積回路170に外付端子118Aを用意しなければならない。しかしこうした構成を採用すれば新たなメリットを得ることもできる。すなわち、第1の分圧回路120のノードN120及び第2の分圧回路120AのノードN120aの両方を集積回路の外部に取り出しているので、これらの各ノードと電源出力端子180との間及び接地端子GNDとの間の少なくとも一方にたとえば可変抵抗を接続すれば出力電源電圧VOUTを調整することができる。
図2に示したスイッチング電源装置100は図1に示した第1の実施の形態のものと同様に第1の分圧回路120を第2の分圧回路120Aよりも優先させて使用することができる。すなわち、通常動作状態では、第1の分圧回路120で生成される第1の帰還電圧V120に基づき誤差増幅器130が作動し、外部端子116に供給される第1の帰還電圧が何らかの不具合によって、第2の帰還電圧V120aを下回った場合には、第2の分圧回路120Aで生成した第2の帰還電圧V120aに基づき、誤差増幅器130が作動するようにする。
又、第2の実施の形態においても、第1の実施の形態と同様に、第1の帰還電圧V120と第2の帰還電圧V120aの両者を基準電圧Vrefと同じ大きさになるよう、あらかじめ設定しておけば、通常の動作状態から、両者の分圧回路で生成された帰還電圧を併用することができる。
両者の分圧回路の帰還電圧を併用してスイッチング電源装置100を作動させ、何らかの不具合が生じ、第1の帰還電圧V120が第2の帰還電圧V120aの大きさを下回った場合には、第2の分圧回路120Aで生成された帰還電圧120aに基づき誤差増幅器130が作動することになる。
図2に示した第2の実施の形態によれば、第1の実施の形態では困難な使用方法を提供することが可能となる。すなわち、第1の実施の形態は、第1の分圧回路120で生成された第1の帰還電圧V120を第2の帰還電圧V120aよりも優先して採用するか、あるいは第1及び第2の帰還電圧を併用するかのいずれかであった。
しかし、図2に示した第2の実施の形態では、第1の実施の形態で実現できる使用方法はもちろんのこと、第1の分圧回路120の回路動作を遮断させ、第2の分圧回路120Aのみを使用すること、又、第2の帰還電圧V120aを第1の帰還電圧V120よりも優先させて使用し、第1の分圧回路120を第2分圧回路のバックアップ機能及び過電圧保護機能として使用することができる。
第1の分圧回路120の回路動作を遮断して、第2の分圧回路120Aを使用するには、外部端子116を接地端子に接続するか、又は外部端子116と接地端子GNDとの間にたとえば抵抗を接続すればよい。そして、集積回路170側に設けた外部端子118Aとスイッチング制御回路110側に設けた外部端子118とを電気的に接続すればよい。なお、誤差増幅器130の反転入力端子-(IN2)に供給する帰還電圧V120aは基準電圧Vrefとの関係で調整する必要がでてきた場合には、外部端子118Aと接地端子GNDとの間、又は、外部端子112Aとの間に可変抵抗を介在して調整すればよい。
図3は本発明の第1及び第2の実施の形態に使用する誤差増幅器130の具体的な回路構成及びその周辺回路を示す。
図3に示す誤差増幅器130は、図1,図2に示したように、2つの反転入力端子、-(IN1),-(IN2)と、1つの非反転入力端子+(IN3)と、1つの出力端子130aを備える。反転入力端子-(IN1)は、外部端子116を介してノードN120に接続される。したがって、反転入力端子-(IN1)には第1の分圧回路120で生成された第1の帰還電圧V120が供給される。第1の帰還電圧V120は通常動作状態ではたとえば1Vに設定されている。
反転入力端子-(IN2)は、ノードN120aに接続され、第2の分圧回路120Aで生成された第2の帰還電圧V120aが供給される。第2の帰還電圧V120aは通常動作状態では、第1の帰還電圧V120の1Vよりも低いたとえば、0.66Vに設定されている。
非反転入力端子+(IN3)には、基準電圧Vrefが印加される。基準電圧Vrefは、たとえばバンドギャップ型の基準電圧源で生成された、たとえば1Vの直流電圧が印加される。基準電圧Vrefは電源電圧VCCの大きさに関わらず所定の大きさに固定されている。
誤差増幅器130の差動対、すなわち、反転入力端子-(IN1),反転入力端子-(IN2)及び非反転入力端子+(IN3)が接続される回路部は、バイポーラNPNトランジスタQ11,Q12及びQ13の3つがエミッタ共通接続された、いわゆる差動形式の差動増幅回路で構成される。これら3つのNPNトランジスタの共通エミッタは定電流源CC1に接続される。したがって、3つのNPNトランジスタの総エミッタ(コレクタ)電流は定電流源CC1によって決定される。
トランジスタQ11の制御電極、すなわちベースは非反転入力端子+(IN3)に接続され、そのコレクタはトランジスタQ14のコレクタ及びトランジスタQ16の制御電極、すなわちベースに接続される。
トランジスタQ14の制御電極、すなわち、ベースは、トランジスタQ15の制御電極であるベースと、コレクタとの共通接続点に接続される。トランジスタQ14及びQ15の各エミッタには電源電圧VCCが供給される。
トランジスタQ12とQ13のコレクタは共通接続され、トランジスタQ15のべース・コレクタの共通接点に接続される。トランジスタQ12及びQ13の各ベースは、反転入力端子-(IN2)及び反転入力端子-(IN1)に各別に接続される。トランジスタQ12,Q13のエミッタ同士は共通接続されているので、反転入力端子-(IN1)及び反転入力端子-(IN2)のいずれか高い方の電圧が供給されるトランジスタがオンする。
いま、スイッチング電源装置100が通常動作状態、すなわち、正常に作動しており、非反転入力端子+(IN3)に基準電圧Vrefが印加され、反転入力端子-(IN1)に供給される第1の帰還電圧V120が1V、反転入力端子-(IN2)に供給される第2の帰還電圧V120aが0.66Vであるとすると、トランジスタQ13がオンし、トランジスタQ12がオフする。こうした条件下における誤差増幅器130は、トランジスタQ11とQ13との間で、基準電圧Vrefと第1の帰還電圧V120とのレベル比較を行い、比較した出力電圧、すなわち、誤差増幅器130の誤差出力信号はトランジスタQ11のコレクタに生じる。第1の帰還電圧V120が基準電圧Vrefよりも高くなると、トランジスタQ11はオフする。逆に、第1の帰還電圧V120が基準電圧Vrefよりも低くなると、トランジスタQ11はオンし、誤差増幅器130の出力端子130aのレベルがハイレベルになるよう制御される。
トランジスタQ11のコレクタに生じた誤差出力信号は、PNP型のトランジスタQ16の制御電極、すなわちベースに伝達され、トランジスタQ16のコレクタ側から、誤差増幅器130の出力端子130aに導出される。トランジスタQ16のコレクタ負荷としては定電流源CC2が接続されている。
誤差増幅器130の出力端子130aに導出され図示しない誤差出力信号は、PWM回路140の反転入力端子(-)に供給される。PWM回路140の非反転入力端子(+)にはパルス幅変調(PWM)信号を生成するための三角波信号Psが供給される。
PWM回路140の出力側には、誤差増幅器130の出力端子130aから導出された誤差出力信号と三角波信号Psのレベルを比較した結果が2値化信号、すなわち、パルス幅変調されたPWM信号として出力される。三角波信号Psが誤差出力信号よりも高ければハイレベルが、低ければローレベルを有するPWM信号がPWM回路140の出力側にそれぞれ出力される。
PWM回路140の出力側に出力される図示しないPWM信号は、駆動回路150に供給される。駆動回路150は図1,図2に示したハイサイドトランジスタQH及びローサイドトランジスタQLを駆動する。
反転入力端子-(IN1)に供給される第1の帰還電圧V120が、第2の帰還電圧V120aを下回った場合、すなわち、0.66Vよりも低くなった場合は、トランジスタQ12がオンし、トランジスタQ13はオフとなる。こうした条件下における誤差増幅器130は、トランジスタQ11とQ12との間で、基準電圧Vrefと第2の帰還電圧V120aとのレベル比較を行い、第2の帰還電圧V120aが基準電圧Vrefよりも高くなると、誤差増幅器130の出力端子130aのレベルがローレベルになるよう制御される。
上述のとおり、反転入力端子-(IN1)に供給される第1の帰還電圧V120と、反転入力端子-(IN2)に供給される第2の帰還電圧V120aとをほぼ同じ大きさに設定しておくこともできる。こうした条件下においては、通常動作状態においては、トランジスタQ12とQ13は共に作動状態に置かれるが、第1の分圧回路120が何らかの不具合に陥り、反転入力端子-(IN1)に第1の帰還電圧V120が供給されなくなった場合は、トランジスタQ12及びQ13の回路構成によって、自動的にトランジスタQ13はオフし、トランジスタQ12はオンすることになる。
図3には、バイポーラトランジスタで構成した誤差増幅器を例示したが、当然、MOSトランジスタで構成してもよい。MOSトランジスタで図3に示した誤差増幅器130を構成する場合は、トランジスタQ11,Q12及びQ13をNMOSトランジスタで、トランジスタQ14,Q15及びQ16をPMOSトランジスタでそれぞれ構成する。
<DC-DCコンバータ>
図5は本発明にかかるDC-DCコンバータ200を示す。DC-DCコンバータ200は正の電源電圧VDDを供給する入力電圧源210を有する。インダクタL21の一端を入力電圧源210の正極端子に接続し、その他端を入力端子220に接続する。入力端子220にはトランジスタQ21の第1の主電極Q21d及びトランジスタQ22の第1の主電極Q22dが接続される。トランジスタQ21及びQ22の導電形式は互いに相補的に選ばれ、たとえばトランジスタQ21はNチャネル型MOSトランジスタ、トランジスタQ22はPチャネル型のMOSトランジスタにそれぞれ選ばれている。トランジスタQ21はスイッチング動作を、トランジスタQ22はトランジスタQ21に同期して整流動作をそれぞれ行う。したがって、トランジスタQ21及びQ22をそれぞれスイッチングトランジスタ及び同期整流用トランジスタと称することができる。
図5は本発明にかかるDC-DCコンバータ200を示す。DC-DCコンバータ200は正の電源電圧VDDを供給する入力電圧源210を有する。インダクタL21の一端を入力電圧源210の正極端子に接続し、その他端を入力端子220に接続する。入力端子220にはトランジスタQ21の第1の主電極Q21d及びトランジスタQ22の第1の主電極Q22dが接続される。トランジスタQ21及びQ22の導電形式は互いに相補的に選ばれ、たとえばトランジスタQ21はNチャネル型MOSトランジスタ、トランジスタQ22はPチャネル型のMOSトランジスタにそれぞれ選ばれている。トランジスタQ21はスイッチング動作を、トランジスタQ22はトランジスタQ21に同期して整流動作をそれぞれ行う。したがって、トランジスタQ21及びQ22をそれぞれスイッチングトランジスタ及び同期整流用トランジスタと称することができる。
トランジスタQ21の第2の主電極Q21sは接地端子270に接続され、トランジスタQ22の第2の主電極Q22sは出力端子260に接続されている。接地端子270は接地電位GNDに維持されている。出力端子260と接地端子270の間にはリプルを除去するためのキャパシタC21が接続されている。
ダイオードD21のアノード及びカソードは、トランジスタQ22の第1の主電極Q22d及び基板電極Q22bに各別に接続されている。ダイオードD22のアノード及びカソードは、トランジスタQ22の第2の主電極Q22s及び基板電極Q22にそれぞれ接続されている。なお、ダイオードD21,D22の実体はトランジスタQ22に形成される寄生ダイオードである。ここで、トランジスタQ22とダイオードD21,D22の回路接続に注目すれば次のことが言える。すなわち、ダイオードD21及びD22は互いに逆方向に接続された直列接続体を成し、この直列接続体は、トランジスタQ22の第1の主電極Q22dと第2の主電極Q22sとの間に並列に接続されている。
第1の制御回路230は、トランジスタQ21及びQ22を、断続的にオン/オフさせるいわゆるスイチングレギュレータとしての機能を有する。第1の制御回路230の詳細な回路構成は後述で明らかにされるが、端的に言えば従前よく用いられているものとほぼ同じである。第2の制御回路240は、トランジスタQ22をリニア的に制御するいわゆるリニアレギュレータとしての機能を有する。
第2の制御回路240には2つの信号が供給され、3つの信号が出力される。供給される1つの信号は出力端子260に出力された出力電圧VOを分圧抵抗RB1,RB2で分圧した分圧電圧VFであり、信号導出線241を介して供給される。供給される2つの信号は信号導出線242を介してソフトスタート回路250から供給される、いわゆるソフトスタート信号SSである。ソフトスタート機能はインダクタやスイッチング素子の破壊や劣化を未然に防止するためにこれらの素子に流れる電流を徐々に増加させ、キャパシタC21を徐々に充電させるために用意されている。こうしたソフトスタート機能を有するソフトスタート回路2250は、この種のDC-DCコンバータではよく用いられている。ソフトスタート回路250は、図5には示していないトランジスタ,キャパシタ,定電流源及びスイッチ等の組み合わせで構成することができる。
第2の制御回路240から出力される3つの信号の1つは、同期整流用トランジスタ、すなわちトランジスタQ22の制御(ゲート)電極に供給される第1の制御信号である。この制御信号は、信号導出線243を介して第1の制御回路230から出力される駆動信号と合成され、この合成された駆動信号はトランジスタQ21の制御(ゲート)電極に供給される。
第2の制御回路240から出力される2つの信号は、信号導出線244を介してトランジスタQ25の制御電極すなわちゲート電極に供給される第2の制御信号である。トランジスタQ25のゲート電極はノードN26で表示している。トランジスタQ25をたとえばNチャネル型のMOSトランジスタで構成したときには、そのゲート電極がハイレベルのときにオンとなり、ローレベルのときにオフとなる。トランジスタQ25をN型のバイポーラトランジスタで構成することも可能である。いずれにしてもトランジスタQ25のオン/オフ動作が急峻ではなく緩やかに行われるように緩やかな勾配を有するソフトスタート信号SSをそのゲート電極に供給する。
トランジスタQ25の第1の主電極Q25dにはトランジスタQ23の制御(ゲート)電極Q23gが接続されている。トランジスタQ25の第2の主電極Q25sは接地端子270に接続されている。トランジスタQ23としてトランジスタQ25の導電型とは相補的なPチャネル型MOSトランジスタを用いたときには、トランジスタQ23はトランジスタQ25の動作に追随する。すなわち、トランジスタQ25がオンのときにトランジスタQ23もオンする。又、トランジスタQ25がオフのときにはトランジスタQ23もオフとなる。トランジスタQ25をN型のバイポーラトランジスタで構成した場合、トランジスタQ23はP型のバイポーラトランジスタで構成することもできる。
トランジスタQ25及びQ23がオンのとき、DC-DCコンバータ200は、第1の昇圧動作を行う。本発明の特徴の1つは昇圧動作を2つのステップで行うことである。1つのステップは第1の昇圧動作であり、もう1つのステップは後述の第2の昇圧動作である。第1の昇圧動作時は、後述の第2の昇圧動作はオフである。
第2の制御回路240から出力される3つの信号は、信号導出線245を介してトランジスタQ26の制御電極すなわちゲート電極に供給される第3の制御信号である。トランジスタQ26の制御電極は、ノードN28で表示している。トランジスタQ26をたとえばNチャネル型のMOSトランジスタで構成したときには、そのゲート電極がハイレベルのときにオンとなり、ローレベルのときにオフとされる。トランジスタQ26をN型のバイポーラトランジスタで構成することも可能である。第3の制御信号のハイレベル及びローレベルのタイミングは前述の第2の制御信号、すなわち、トランジスタQ25のゲート電極に供給するものとは異なる。端的に言えば、第3の制御信号がハイレベルに置かれたときは、第2の制御信号はローレベルになるよう設定されている。したがって、トランジスタQ25とQ26を同じ導電型のたとえばNチャネル型のMOSトランジスタで構成すれば、トランジスタQ25及びQ26は互いに相補的な動作を行う。すなわち、トランジスタQ25がたとえばオンのときには、トランジスタQ26はオフに置かれる。トランジスタQ26をN型のバイポーラトランジスタで構成した場合、トランジスタQ24はP型のバイポーラトランジスタで構成することもできる。
トランジスタQ26の第1の主電極Q26dには、トランジスタQ24の制御電極Q24gが接続されている。トランジスタQ26の第2の主電極Q26sは、接地端子270に接続されている。トランジスタQ24はトランジスタQ26の導電型とは相補的なPチャネル型MOSトランジスタであるときには、トランジスタQ24はトランジスタQ26の動作に追随する。すなわち、トランジスタQ26がオンのときにトランジスタQ24もオンする。又、トランジスタQ26がオフのときにはトランジスタQ24もオフとなる。
トランジスタQ24の第1の主電極は、ダイオードD22のカソード側に接続され、第2の主電極はダイオードD22のアノード側に接続されている。したがって、トランジスタQ24がオンしたときには、ダイオードD22は電気的にショートされた状態に等しくなる。
トランジスタQ23の制御電極Q23gと基板電極Q23bとの間には抵抗R21が接続されている。トランジスタQ22,Q23及びQ24の各基板電極Q22b,Q23b及びQ24bは、共通接続体280で共通接続されている。共通接続体280には、ダイオードD21及びD22の各カソードが共通接続されている。又、共通接続体280には、抵抗R21及び抵抗R22の一端同士は共通接続されている。抵抗R21の他端は、トランジスタQ23の制御電極Q23gと共通接続され、その共通接続点はノードN27で示され、ノードN27はトランジスタQ25の第1の主電極Q25d(たとえばドレイン電極)に接続される。
トランジスタQ24の制御電極Q24gと基板電極Q24bとの間には、抵抗R22が接続されている。抵抗R22の一端は共通接続体280に接続され、その他端はトランジスタQ24の制御電極Q24gと共通接続され、その共通接続点はノードN29で示され、ノードN29はトランジスタQ26の第1の主電極Q26d(たとえばドレイン電極)に接続される。抵抗R21及びR22はトランジスタQ23及びQ24のゲート電位を所定の電位に維持する機能を有する。抵抗R21はトランジスタQ25がオンしたときに、トランジスタQ23のゲート電極をローレベルに維持し、トランジスタQ23を確実にオンさせる。又、抵抗R22はトランジスタQ26がオンしたときにトランジスタQ24のゲート電極をローレベルに維持してトランジスタQ24を確実にオンさせる。抵抗R21及びR22は、半導体集積回路で構成する場合、ポリシリコン又は拡散抵抗で形成することができる。又、これらの抵抗値を同じにすればトランジスタQ25及びQ26を同じ回路動作点で作動させることができる。これによって、第1の昇圧動作と第2の昇圧動作でのトランジスタの回路動作点を合致させることができるので安定した昇圧動作が得られる。
トランジスタQ26,Q24がオンのとき、DC-DCコンバータ200は、第2の昇圧動作に置かれる。第2の昇圧動作時には、第1の昇圧動作はオフの状態に置かれている。すなわち、トランジスタQ25,Q23はオフ状態である。
第1及び第2の昇圧動作が共にオフのとき、すなわち、トランジスタQ25,Q23及びトランジスタQ26,Q24はオフとなり、ダイオードD21及びD22が等価回路上に現れる。
第1の制御回路230には、出力端子260の出力電圧VOが分圧抵抗RB1,RB2で分圧された分圧電圧VFが供給される。第1の制御回路230は分圧電圧VFに応じたパルス幅を有する駆動信号を生成し、その駆動信号をトランジスタQ21及びQ22の制御(ゲート)電極に供給する。トランジスタQ21がオンのときトランジスタQ22はオフであり、トランジスタQ21がオフのときトランジスタQ22はオンであるという具合に、両者のトランジスタは相補的な動作を行う。第1の制御回路230はトランジスタQ21,Q22の制御電極に供給する駆動信号のパルス幅を出力端子260から出力される出力電圧VOが一定の電圧となるよう制御する。
第1の制御回路230からトランジスタQ21,Q22に供給される駆動信号は、パルス幅変調されたいわゆるPWM信号である。第1の制御回路230は、トランジスタQ22をオン又はオフさせるいわゆるスイッチング制御を行う。第1の制御回路230には、ソフトスタート回路250から、いわゆるソフトスタート信号SSが供給されている。一般的にDC-DCコンバータではソフトスタート回路を設けること、又、同期整流用トランジスタをソフトスタート動作させることはよく知られたことである。
本発明にかかるDC-DCコンバータ200は、従来のものに比べると、第2の制御回路240を設けなければならない。又、第1及び第2のショート手段を構成するトランジスタQ23,Q24,Q25及びQ26も設けなければならない。したがって本発明にかかるDC-DCコンバータは従前のDC-DCコンバータのものに比べて素子数が増大する。しかし、半導体集積回路のチップサイズを大きく増大させるほどでもないので半導体集積回路で構成するのに好適である。
図6A、図6B、及び図6Cは図5に示した本発明にかかるDC-DCコンバータ200の昇圧動作時及び昇圧停止時の同期整流用トランジスタ、すなわちトランジスタQ22の周辺の等価回路を示す。
図6Aは第1の昇圧動作時の等価回路を表す。第1の昇圧動作時は、第2の制御回路240が作動状態であり、第1のショート手段を構成するトランジスタQ25,Q23が共にオンである。すなわち、第1の昇圧動作時は、第1のショート手段が作動しているときに相当する。トランジスタQ23がオンのとき、トランジスタQ23の第1の主電極Q22dと基板電極Q22bとの間の導電路は電気的にショートされる。すなわち、この導電路にはダイオードD21が介在されているが、ダイオードD21のアノード-カソード間は電気的にショートされることになる。
ダイオードD21が電気的にショートされると、トランジスタQ22の第1の主電極Q22dとその基板電極Q22bとが電気的にショートされた状態と等価となるので、図6Aで表すことができる。このとき、図6Aから明らかなように、ダイオードD21の電気的な機能が排除されていることが分かる。又、抵抗R21の一端はトランジスタQ22の基板電極Q22bに接続され、その他端は接地電位GNDに接続される状態となる。
第1のショート手段、すなわち、トランジスタQ25,Q23が作動している間、第2のショート手段を構成するトランジスタQ26,Q24はオフであるので、ダイオードD22の電気的な機能はそのまま存在していることになる。ダイオードD22は入力端子220と出力端子260との間に逆方向に接続されるも、入力電圧源210から出力端子260側に電流が流れるという不具合を排除することができる。
図6Bは、本発明にかかるDC-DCコンバータ200の第2の昇圧動作時の等価回路を表す。第2の昇圧動作時は、第1の制御回路230が作動するとともに第2の制御回路240も作動状態に置かれている。このとき、第1のショート手段を構成するトランジスタQ25及びQ23はオフであるが、第2のショート手段を構成するトランジスタQ26,Q24がオンとなる。すなわち、第2の昇圧動作時は、第1のショート手段はオフであり、第2のショート手段が作動している状態である。第2のショート手段が作動すると、トランジスタQ22の第2の主電極Q22sと基板電極Q22bとの間の導電路は電気的にショートされる。すなわち、この導電路には、ダイオードD22が介在されているので、ダイオードD22のアノード-カソード間はショートされた状態となる。又、抵抗R22の一端は、トランジスタQ22の基板電極Q22bに一端が接続され、その他端は接地電位GNDに接続される状態となる。第2のショート手段が作動している間は、第1のショート手段を構成するトランジスタQ25,Q23はオフであるので、ダイオードD21はそのまま等価回路上に現れることになる。したがって図6Bで表すことができる。ダイオードD21は、出力端子260と入力端子220との間に逆接続される状態であるから出力端子260から入力端子220側に電流が流れるという不具合を排除することができる。
図6Cは本発明にかかるDC-DCコンバータ200の昇圧停止時の等価回路を表す。第1の制御回路230及び第2の制御回路240が共にオフであるからダイオードD21及びD22は共に等価回路上に現れる。
図7(a)~(j)は図5のDC-DCコンバータ200が作動したときのタイミングチャートを示す。
タイミングチャートの縦軸は電圧又は信号を、その横軸には時間tをそれぞれ表す。時間tには特定の時刻T1,T2,T3及びT4を設けている。
時刻T1は入力電圧源210がオンされるタイミングを表す。時刻T2は、ソフトスタート信号SSが生じ始めDC-DCコンバータ200がオンし始めるタイミングであり、かつ、第1の昇圧動作のスタート点にも相当する。時刻T3は第2の昇圧動作がスタートするタイミングであり、時刻T3から本発明にかかるPWM信号が生じ始める。時刻T4は第2の昇圧動作が完了するタイミングである。時刻T4以降は昇圧動作が定常的に作動している期間である。
図7(a)は、ノードN21、すなわち入力電圧源210の電源電圧VDDの遷移を示す。時刻T1で入力電圧源210がオンされると、時刻T4の経過後も電源電圧VDDが持続して供給されている状態を示す。
図7(b)は、ノードN22、すなわち第1の制御回路230及び第2の制御回路240に供給されるソフトスタート信号SSを示す。ソフトスタート信号SSはソフトスタート回路250から供給される。ソフトスタート信号SSは、この種のDC-DCコンバータによく用いられているものを採用することができる。ソフトスタート信号SSのレベルは時刻T1から少し遅れた時刻T2から徐々に上昇し始める。DC-DCコンバータ200が作動し始めるタイミングはソフトスタート信号SSのレベルによって一義的に決定され、そのレベルが閾値SSthに達した時刻、すなわち時刻T3であるとして示している。
図7(c)は、ノードN23、すなわちトランジスタQ21の制御電極に供給されるPWM信号を示す。トランジスタQ21がNチャネル型のMOSトランジスタであれば、PWM信号がハイレベルのときにオンし、ローレベルのときにオフする。PWM信号は時刻T3で出力し始める。すなわち、PWM信号は、ソフトスタート信号SSが閾値SSthを超えて初めて生成されることになる。
図7(d)は、ノードN24、すなわちトランジスタQ22のゲート電極に供給される駆動信号を示す。この駆動信号は第1の制御回路230及び第2の制御回路240で生成されるものである。時刻T2からT3に向かって、ノードN24の電位は電源電圧VDDの大きさから徐々に低下する。これはソフトスタート信号SSのレベルが第2の制御回路240が作動する閾値SSthに達したためである。ノードN24の電位が低下するにつれて、第2のトランジスタQ22は徐々にオンしていく。トランジスタQ22がPチャネル型のMOSトランジスタであれば、PWM信号がローレベルのときにオンし、ハイレベルのときにオフする。トランジスタQ22に供給されるPWM信号はトランジスタQ21に供給されるものと同じように時刻T3で出力し始め、徐々にPWM信号の振幅が大きくなり、時刻T4に達するとその振幅値は一定となる。
図7(e)はインダクタL21の他端側であるノードN25、すなわち入力端子220に表れるスイッチング信号を表す。時刻T1からT3までの間、ノードN25には電源電圧VDDと同じ大きさが生じる。この期間においては、スイッチング動作を行う第1の制御回路230は作動していないので、インダクタL21の他端に昇圧電圧は生じない。昇圧される電圧は、時刻T3から出力し始め時刻T4までに徐々に振幅値が大きくなり、時刻T4に達すると昇圧動作が安定し、ほぼ一定のPWM信号が表れる。ノードN25に表れるPWMスイッチング信号はトランジスタQ21の制御電極、すなわちノードN23に供給されるPWM駆動信号に応動する。
時刻T3に達すると、ソフトスタート信号SSは閾値レベルSSthに達し、第1の制御回路230に内蔵されているPWM回路が作動し始めるとともに、PWM駆動信号が出力され、トランジスタQ21が作動し始める。
図7(f)はノードN26、すなわち第2の制御回路240からトランジスタQ25のゲート電極に供給される制御信号を示す。時刻T1からT3までの期間はハイレベル(VDD)に維持され、時刻T3、すなわち、第1の制御回路230が作動し始めタイミングでノードN26の制御信号はハイレベルからローレベルに遷移する。
第2の制御回路240には、入力端子220の電源電圧VDDと出力端子260に生じる出力電圧VOの大きさを比較するコンパレータが内蔵されている。ここで、ノードN26の電圧は、電源電圧VDD>出力電圧VOの状態においては、電源電圧VDDとほぼ等しく、VDD<VOの状態においてはローレベルが生じるように設定されている。なお、第2の制御回路240に内蔵されるコンパレータについては後述する。
図7(g)はノードN27、すなわちトランジスタQ23の制御電極Q23gに生じる信号を示す。図7(g)に示す信号は、時刻T1~T3の期間は、図7(f)に示す信号の極性が反転された信号となる。時刻T3に達すると、電源電圧VDDまで上昇し、時刻T3から時刻T4までの間は、出力端子260の出力電圧VOに向かって徐々に上昇する。
図7(h)はノードN28、すなわち第2の制御回路240からトランジスタQ26の制御電極に供給される制御信号を示す。図7(h)に示す制御信号は、時刻T3に到達して初めてローレベルからハイレベルに遷移する。これはトランジスタQ25のゲート電極に供給される図7(f)に示す制御信号が、ハイレベルからローレベルに遷移するタイミングに一致させているからである。こうした設定によって、トランジスタQ26の動作は、トランジスタQ25と相補的に切り替えられる。図7(h)に示す制御信号は、図7(f)に示した制御信号、すなわち、ノードN26に供給される制御信号を反転させることによって容易に生成することができる。
図7(i)はノードN29、すなわちトランジスタQ24の制御電極Q24gに生じる信号を示す。図7(i)に示す信号は、図7(h)に示す信号の極性が反転された信号となる。すなわち、時刻T3に達すると電源電圧VDDからローレベルに遷移するのでトランジスタQ24はオフからオンに遷移する。
図7(j)はノードN20、すなわち出力端子260に出力される最終的な出力電圧を示す。本発明にかかる特性は、参照符号Y1で示すように、時刻T2から時刻T3の間、すなわち第1の昇圧時であっても出力電圧は徐々に増加する特性を示す。従来は、参照符号X1で示すように、時刻T1で電源電圧VDDが印加されると、時刻T2では出力電圧(VDD-Vdi)が出力され、時刻T2からT3まではほぼ一定となり、時刻T3から時刻T4に向かって出力電圧VOが上昇する特性であった。なお、参照符号Vdiは図5、図6B、及び図6CにおいてのダイオードD21の立ち上がり順方向電圧である。これに対して、本発明での出力電圧VOは、時刻T2、すなわち、DC-DCコンバータのオンに追随して緩やかに上昇する特性を示すので、入力端子220から出力端子260に向かって流れるラッシュ電流を抑制することができる。
図8は、図7(j)に示す出力電圧特性を拡大した図面である。図8の縦軸は、出力端子260に出力される出力電圧VOを、横軸は時間tをそれぞれ表す。なお、作図及び説明の便宜上、縦軸,横軸の大きさは適宜縮小したりあるいは拡大したりして必ずしも実体を表していない。なお、本発明にかかる出力電圧特性は参照符号Y1で示す。従前の出力電圧特性は参照符号X1で示している。なお、参照符号X1で示す出力電圧特性は図14に示したものと同じである。
図8において、時刻T1で電源電圧VDDが入力端子220に印加されると、時刻T2,T3を経て時刻T4に向かって出力端子260に表れる出力電圧VOは、徐々に増加していく。参照符号X1で示したように、従来の出力電圧特性は、時刻T1からT2の期間で瞬時に出力電圧VOが(VDD-Vdi)まで増加するものであった。しかし、本発明においては、時刻T2では出力端子260に表れる出力電圧VOは電圧V2で示すように、出力電圧VOが(VDD-Vd)よりは小さく抑えることができる。なぜならば、時刻T1からT3までの期間はダイオードD21を電気的にショートさせ、ダイオードD21の電気的な作用を排除しているからである。ダイオードD21の電気的なショートは解除され、実質的な昇圧動作がスタートされる時刻T3に向かって徐々に出力電圧VOが徐々に増加する特性を示すことになる。
図8において、時刻T1からT3までの期間は実質的な昇圧動作を実行するまでには至ってはいない。しかし、本発明においてはこれらの期間で行われる回路動作を実質的な昇圧動作に移行するまでの予備動作として位置づけ、参照符号Y1-1で示す期間を「第1の昇圧動作」として定義する。
第1の昇圧動作が完了し、時刻T3に達するとトランジスタQ21及びQ22が交互にオン/オフし昇圧動作が開始される。このため出力端子260に出力される出力電圧VOは、時刻T4に向かって徐々に増加していく。時刻T3からT4までは昇圧動作によって出力端子260に昇圧電圧が出力される。本発明において参照符号Y1-2で示す期間を「第2の昇圧動作」として定義する。
図8に示す出力電圧特性は、言い換えれば昇圧電源電圧特性でもある。参照符号Y1で示すように本発明にかかる昇圧電圧特性は、電源電圧VDDが印加される時刻T1から昇圧動作が完了する時刻T4まで緩やかな傾きもって出力電圧VOを増加させることができるので、出力端子260と接地端子270との間に接続されるキャパシタC21に流れるラッシュ電流を抑制することができる。ラッシュ電流を抑制することによって、同期整流用トランジスタ、すなわち、トランジスタQ22が、劣化又は破壊されるという不具合を未然に防止することができる。
図9は、第1の制御回路230及び第2の制御回路240の具体的な回路構成を示す。第1の制御回路230は、端的に言えば本発明のDC-DCコンバータのスイッチング制御を行う。すなわち、第1の制御回路230は、昇圧型のDC-DCコンバータとしての役割を有する。これに対して第2の制御回路240はリニア制御、すなわち降圧動作を行う。第1の制御回路230及び第2の制御回路240を組み合わせることによって本発明のDC-DCコンバータはいわゆる昇降圧型のDC-DCコンバータの回路機能を有する。
図9において、第1の制御回路230は、誤差増幅器232,PWM回路2324及びドライバー236を備える。誤差増幅器232は、1つの非反転入力端子+(F)を備える。さらに2つの反転入力端子-(R),-(S)を備える。非反転入力端子+(F)には分圧抵抗RB1とRB2で生成された分圧電圧VFが供給される。分圧電圧VFは出力端子260に出力された電源電圧を分圧抵抗RB1とRB2で分圧された大きさである。
誤差増幅器232の1つの反転入力端子+(S)には、ソフトスタート回路250からソフトスタート信号SSが供給される。ソフトスタート回路250は所定の勾配をもった信号を生成するもので、基本的な回路構成は、定電流源CC、キャパシタC23及びトランジスタQ26からなり、トランジスタQ26の制御電極に制御パルスVPを供給してトランジスタQ26をオン/オフさせ、直線性に優れた勾配をもったソフトスタート信号SSを生成する。ソフトスタート信号SSの勾配の時間幅や振幅の大きさは、定電流源CC、キャパシタC23及び制御パルスVPのデューティ比などで決めることができる。
誤差増幅器232のもう1つの反転入力端子-(R)には、一定の直流電圧である基準電圧Vref1が供給される。基準電圧Vref1は、たとえばバンドギャップ型の基準電圧源で生成することができる。
誤差増幅器232は、反転入力端子-(S)及び反転入力端子-(R)のうち、より高レベルの入力信号と非反転入力端子+(F)に供給された分圧電圧VFとの電位差に基づく出力信号Pe1を出力する。すなわち、分圧電圧VFが反転入力端子-(S)に供給されるソフトスタート信号SS及び第1の基準電圧Vref1よりも高くなれば、出力信号Pe1は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Pe1は低下する。
なお、誤差増幅器232は2つの反転入力端子と、1つの非反転入力端子を有するものとしたが、この組み合わせを変えてもよい。たとえば2つの非反転入力端子と1つの反転入力端子で構成してもよい。この場合、反転入力端子に分圧電圧VFを供給し、2つの非反転入力端子にソフトスタート信号SS及び基準電圧Vref1を各別に供給すればよい。
誤差増幅器232から取り出された出力信号Pe1は、PWM回路234の反転入力端子(-)に供給される。PWM回路234の非反転入力端子(+)には三角波信号Psが供給される。PWM回路234でパルス幅変調されたいわゆるPWM信号は、ドライバー236に供給され、ドライバー236はスイッチングトランジスタQ22を駆動する。
第2の制御回路240は、誤差増幅器248を備える。誤差増幅器248の回路構成は第1の制御回路230に用いた誤差増幅器232とほぼ同じである。すなわち、誤差増幅器248は、1つの非反転入力端子+(F)を備える。さらに2つの反転入力端子-(S)及び-(R)を備える。非反転入力端子+(F)には誤差増幅器232に供給された分圧電圧VFと同じ電圧が供給されている。
誤差増幅器248の1つの反転入力端子-(S)には、ソフトスタート信号回路250からソフトスタート信号SSが供給される。ソフトスタート信号SSは、誤差増幅器232に供給したものを共用している。これによって、誤差増幅器248は誤差増幅器232の動作に同期させることができる。
誤差増幅器248のもう1つの反転入力端子-(R)には、一定の直流電圧である基準電圧Vref2が供給される。基準電圧Vref2は、基準電圧Vref1と同じ大きさに設定することができる。第2の基準電圧Vref2は、よく知られたバンドギャップ型の基準電圧源で生成することができる。
誤差増幅器248は、反転入力端子-(S)及び反転入力端子-(R)のうち、より高レベルの入力信号と非反転入力端子+(F)に供給される分圧電圧VFとの電位差に基づく出力信号Pe2を出力する。すなわち、分圧電圧VFが反転入力端子側に供給されるソフトスタート信号SS及び基準電圧Vref2よりも高くなれば出力信号Pe2は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Pe2は低下する。
なお、誤差増幅器248は2つの反転入力端子と、1つの非反転入力端子を有するものとしたが、2つの非反転入力端子と1つの反転入力端子で構成してもよい。この場合、反転入力端子に分圧電圧VFを供給し、2つの非反転入力端子にソフトスタート信号SS及び基準電圧Vref2を各別に供給すればよい。
誤差増幅器248から取り出された出力信号Pe2は、制御トランジスタQ22を駆動する。誤差増幅器248は前に述べたように誤差増幅器232とは異なり、スイッチングレギュレータの降圧動作の制御のために用意されている。すなわち、本発明のDCコンバータ200は、昇圧動作を制御する第1の制御回路230と、降圧動作を制御する第2の制御回路240を備えるので、昇降圧型のDC-DCコンバータの回路機能を有する。
本発明の第2の制御回路240は、誤差増幅器248の他にコンパレータ246,インバータ247及び貫通電流防止回路249を備える。コンパレータ246は、ノードN25、すなわち、入力端子220に生じる入力電圧VIと、ノードN20、すなわち、出力端子260に生じる出力電圧VOとを比較する。コンパレータ246の出力246aには、VI>VOの状態ではローレベルの制御信号が、VI<VOの状態ではハイレベルの制御信号、すなわち、電源電圧VDDと同じレベルが出力される。
出力246aに出力された制御信号の1つは、インバータ247及び貫通電流防止回路249を介してノードN26に、制御信号のもう1つはインバータ247を介さずに直接、貫通電流防止回路249を介してノードN28に各別に供給される。
ノードN26及びN28は、第1のショート手段及び第2のショート手段のそれぞれ入力に相当し、これらの制御信号は相補的な極性を有するよう設定されている。すなわち、ノードN26に出力される制御信号がハイレベル及びローレベルのとき、ノードN28に出力される制御信号はそれぞれローレベル及びハイレベルになるよう設定される。なお、正確にはこれらの制御信号は完全に相補的な関係を有するものではなく、両者の制御信号の立ち上がり及び立下りにおいて一部重なる期間を設けている。こうした回路機能を有するのが貫通電流防止回路249である。貫通電流防止回路249を設けることによって、第1のショート手段を構成するトランジスタQ25,Q23と、第2のショート手段を構成するトランジスタQ26,Q24が同時にオンする状態を排除している。
ここでコンパレータ246の回路動作を、図9に加えて図5,図7を用いて説明する。コンパレータ246は図7(f)に示したノードN26に生じる制御信号及び図7(h)に示したノードN28に生じる制御信号を生成する。ノードN26に生じる制御信号は時刻T1からT3までの間ハイレベルを維持する。このため、図5に示すトランジスタQ25をNチャネルMOSトランジスタ、トランジスタQ23をPチャネルMOSトランジスタで構成すれば、時刻T1からT3までの間、これらのトランジスタは共にオンするので、第1のショート手段が作動し、トランジスタQ22の第1の主電極Q22dと基板電極Q22bの間の導電路、すなわち、ダイオードD21のアノード-カソードの導電路をショートさせる。
一方、ノードN28の制御信号に注目すると、時刻T1からT3までの間、ローレベルを維持していることが分かる。このとき、トランジスタQ26及びQ24はオフであるから第2のショート手段はオフに置かれている。
時刻T3を過ぎるとノードN26及びノードN28のレベルは、それぞれローレベル及びハイレベルに遷移する。したがって、時刻T3以降は第1のショート手段と第2のショート手段の動作は逆転し、第1のショート手段がオフとなり、第2のショート手段が作動する。
時刻T1において、電源電圧VDDがオンされると、トランジスタQ25,Q23で構成された第1のショート手段が作動する。又、時刻T1では、トランジスタQ26,Q24で構成される第2のショート手段はオフである。すなわち、本発明において、電源電圧VDDが投入された時点からみると、第1のショート手段は第2のショート手段に先行して作動し、第2のショート手段は第1のショート手段が作動した後に作動するよう設定されている。又、第1のショート手段が作動している間、第2のショート手段はオフに置かれている。又、第2のショート手段が作動している間は、第1のショート手段はオフに置かれる。すなわち、第1のショート手段と第2のショート手段は相補的に作動する。
コンパレータ246の主な回路機能は、前述のように第1の昇圧動作を制御する第1のショート手段と、第2の昇圧動作を制御する第2のショート手段を制御する制御信号を生成することである。しかし、副次的には、過電圧保護としての回路機能も備える。詳細は後述する。
図9のコンパレータ246を参照すると、その反転入力端子(-)及び非反転入力端子(+)には、ノードN25の電圧及びノードN20の電圧がそれぞれ供給されている。すなわち、コンパレータ246の反転入力端子(-)及び非反転入力端子(+)には、入力電電圧VI及び出力電圧VOが各別に供給される。
ここで、再度、図6B及び図7(e),(j)を参照する。図6Bは、第2ステップの昇圧動作時、すなわち、昇圧動作が実質的に実行されているときのトランジスタQ22の周辺の等価回路を表す。このとき、第1の制御回路230は作動し、又、第2の制御回路240の第2のショート手段、すなわち、トランジスタQ24,Q26がオンしている状態である。しかし、第1のショート手段を構成するトランジスタQ23,Q25はオフ状態に置かれている。すなわち、実質的な昇圧動作を実行している期間は、第2の制御回路240に注目すれば、第1のショート手段はオフであり、第2のショート手段はオンである。
次に、図7(e)を参照する。図7(e)は、ノードN25、すなわち、入力電圧VIの遷移を示す。これまでの説明から明らかになるように、第2ステップの昇圧動作時とは、時刻T3以降に相当する。時刻T3以降の入力電圧VIは、電源電圧VDDから次第に上昇し始め時刻T4で出力電圧VOと等しい大きさに到達する。
次に、図7(j)を参照する。図7(j)は、ノードN20、すなわち、出力電圧VOの遷移を示す。これまでの説明から明らかになるように、第2ステップの昇圧動作時は、時刻T3以降に相当する。時刻T3以降のノードN20の電圧は電圧(VDD-Vdi)から徐々に出力電圧VOに向かって上昇していく。
すなわち、第2の昇圧動作時での、ノードN25とN20の電圧は、一方がパルス状のスイッチング電圧、他方が直流電圧という違いはあるが、その大きさは同じであることが分かる。したがって、入力電圧VIが出力電圧VOを超えるという事態は排除することができる。
しかし、いま、何らかの不具合によって、ノードN25の入力電圧VIがノードN20の出力電圧VOを大きく超えた場合を仮定する。ノードN25の電圧VIが出力電圧VOよりも高くなると、高く上昇した入力電圧は、ノードN20にそのまま伝達される。このため、出力端子260に接続される図示しない回路部が劣化し、又は破壊するという不具合が生じ得る。
第2の制御回路240に内蔵されるコンパレータ246は、こうした不具合を防止する、いわゆる過電圧保護の回路機能も有する。図9から明らかなように、ノードN25(VI)の電圧がノードN20(VO)の電圧より大きくなると、コンパレータ246の出力246aには、ローレベルが出力される。このローレベルは、インバータ247でハイレベルに変換されて、貫通電流防止回路249に供給され、ノードN26、すなわち、トランジスタQ25の制御(ゲート)電極に供給される。トランジスタQ25は、第1の昇圧動作を制御する第1のショート手段の入力である。トランジスタQ25の制御電極がハイレベルになると、トランジスタQ25,Q23はオンする。すなわち、第1のショート手段はオンする。このため、第1の昇圧動作時と同じになり、ダイオードD21は、オープン状態からショート状態に遷移する。このとき、トランジスタQ22の第1の主電極Q22dと基板電極Q22bとは電気的にショートされた状態となる。
又、コンパレータ246の出力246aがローレベルとなると、このローレベルは、貫通電流防止回路249を介して、ノードN28、すなわち、トランジスタQ26の制御(ゲート)電極に供給される。トランジスタQ26は、第2の昇圧動作を制御する第2のショート手段の入力である。トランジスタQ26の制御電極がローレベルになると、トランジスタQ26及びトランジスタQ24はオフする。すなわち、第2のショート手段はオフする。このため、第2の昇圧動作時では、電気的にショートされていたダイオードD22は、ショート状態から解除され、本来のダイオード動作を呈するようになる。
すなわち、入力電圧VIが、出力電圧VOを超えるという不具合が生じた場合、コンパレータ246の作動によって、図6Aに示すような等価回路を呈する。これによって、入力端子220側の高電圧が出力端子260側に伝達されるという不具合をダイオードD22がブロックする。又、入力端子220側に生じた高電圧は、抵抗R21を介して接地電位GND側にバイパスされるので出力端子260側に電圧が伝達されるという不具合を排除することができる。これによって、出力端子260に接続される図示しない回路部が、劣化又は破壊するという不具合を排除することができる。
以上に述べたように、第2の制御回路240は第1の昇圧動作及び第2の昇圧動作を制御すると共に過電圧保護としての回路機能も有する。
<電源供給装置>
(第1の実施の形態)
図15は本発明の第1の実施の形態にかかる電源供給装置300を示す。電源供給装置300は、大きく分けるとスイッチングレギュレータ300A、リニアレギュレータ300B、起動スロープ信号生成回路380及び負荷390で構成される。スイッチングレギュレータ300Aは、いわゆるダイオード方式の昇圧型DC-DCコンバータを構成している。ダイオード方式とは整流用素子としてダイオードを用いるものであり、昇圧型とは入力電源電圧のレベルよりも高いレベルの出力電源電圧に変換する方式である。また、DC-DCコンバータは入力電源電圧及び出力電源電圧が共に直流(DC)電圧である電力変換器のことを言う。
(第1の実施の形態)
図15は本発明の第1の実施の形態にかかる電源供給装置300を示す。電源供給装置300は、大きく分けるとスイッチングレギュレータ300A、リニアレギュレータ300B、起動スロープ信号生成回路380及び負荷390で構成される。スイッチングレギュレータ300Aは、いわゆるダイオード方式の昇圧型DC-DCコンバータを構成している。ダイオード方式とは整流用素子としてダイオードを用いるものであり、昇圧型とは入力電源電圧のレベルよりも高いレベルの出力電源電圧に変換する方式である。また、DC-DCコンバータは入力電源電圧及び出力電源電圧が共に直流(DC)電圧である電力変換器のことを言う。
一般的に、スイッチングレギュレータは、スイッチング方式で制御される直流安定化電源の1つであり、フィードバックの制御によってパワーMOSトランジスタなどの半導体スイッチをオン/オフして入力電力をスイッチして出力電圧を制御するスイッチングによって生成したパルス信号を平滑回路によりリプルを抑圧して定電圧を生成する。
なお、本発明の第1の実施の形態では、整流用素子としてダイオードを用いた昇圧型DC-DCコンバータを例示するがこれに限定されない。たとえば、整流用素子として同期整流用トランジスタを用いた昇圧型,降圧型,昇降圧及び反転型の各DC-DCコンバータにも適用することができる。
図15に示す本発明にかかるスイッチングレギュレータ300Aは、第1の電源入力端子310、第1の入力電圧源VIN1、第1の出力電圧源VOUT1、接地端子330、第1の制御回路340、インダクタL31、スイッチングトランジスタQ31、整流用ダイオードD31、分圧抵抗R31,R32及びキャパシタC31を備える。分圧抵抗R31及びR32は直列に接続されて分圧回路を構成している。
第1の電源入力端子310には第1の入力電圧源VIN1の正極端子及びインダクタL31の一端が接続されている。インダクタL31の他端にはスイッチングトランジスタQ31の第1の主電極及び整流用ダイオードD31のアノードが接続され、スイッチングトランジスタQ31の第2の主電極は接地端子330に接続され、第1の制御回路340は分圧抵抗R31及びR32の共通接続点、すなわちノードN36とスイッチングトランジスタQ31の制御(ゲート)電極、すなわちノードN33との間に接続されている。整流用ダイオードD31のカソードはノードN35、すなわち第1の出力電圧源VOUT1に接続される。
インダクタL31の他端に第1の主電極が接続されるスイッチングトランジスタQ31は、たとえば、Nチャネル型MOSトランジスタで構成され、インダクタL31を周期的に接地端子330にショートする。インダクタL31をショートすると、インダクタL31に磁気的にエネルギーが蓄えられる。ショートが解除されると、インダクタL31の両端の電圧と第1の入力電圧源VIN1から供給される電圧が合成され、合成された電圧が整流用ダイオードD31を介して、第1の出力電圧源VOUT1に接続されるキャパシタC31に蓄えられる。なお、スイッチングトランジスタQ31はNPN型のバイポーラトランジスタで構成してもよい。キャパシタC31は第1の出力電圧源VOUT1と接地端子330との間に接続され、その容量値は数μFから数百μFの大きさである。
スイッチングトランジスタQ31のオン/オフは第1の制御回路340によって制御される。第1の制御回路340には後述するPWM回路、誤差増幅器等が内蔵されており、PWM回路で生成されたパルス幅変調(PWM)信号はスイッチングトランジスタQ31の制御電極、すなわちノードN33に供給され、そのハイレベル及びローレベルに応じてスイッチングトランジスタQ31はオン/オフを繰り返す。
第1及び第2の分圧抵抗R31,R32は第1の出力電圧源VOUT1と接地端子330との間に直列に接続される。第1の分圧抵抗R31の一端は第1の出力電圧源VOUT1に、その他端は第2の分圧抵抗R32の一端に、さらに、その他端は接地端子330にそれぞれ接続されている。第1及び第2の分圧抵抗R31,R32の共通接続点、すなわちノードN36には第1の帰還電圧VF1が生成され、第1の帰還電圧VF1は第1の制御回路340に供給される。第1の制御回路340には第1の基準電圧Vref1が与えられていて、第1の帰還電圧VF1は第1の基準電圧Vref1と比較され、その比較された差分の電圧が第1の制御回路340で増幅され、その増幅された信号によってスイッチングトランジスタQ31の動作が制御される。
起動スロープ信号生成回路380は、第1の制御回路340にいわゆる起動スロープ信号SSを供給する。起動スロープ信号SSは第1の制御回路340が緩やかに作動するために所定の勾配をもった信号に生成されている。起動スロープ信号SSは、一般的にはソフトスタート信号に相当する。
一般的に、リニアレギュレータはフィードバックの制御によって、アナログ的に出力電圧を一定にする電源回路である。本発明にかかるリニアレギュレータ300Bは、第2の入力電圧源VIN2、第2の出力電圧源VOUT2、接地端子330、第2の制御回路360、第3の分圧抵抗RB3、第4の分圧抵抗RB4及びキャパシタC32を備える。第3の分圧抵抗RB3、第4の分圧抵抗RB4は直列に接続されて分圧回路を構成している。
第2の入力電圧源VIN2は、リニアレギュレータ300Bの入力電圧源として、スイッチングレギュレータ300Aの第1の出力電圧源VOUT1から供給される。
第2の入力電圧源VIN2には制御トランジスタQ32の第1の主電極が接続され、その第2の主電極は、第2の出力電圧源VOUT2に接続され、その制御(ゲート)電極は第2の制御回路360に接続されている。制御トランジスタQ32はたとえばPチャネル型MOSトランジスタで構成されている。なお、制御トランジスタQ32はPNP型のバイポーラトランジスタで構成してもよい。
制御トランジスタQ32のオン/オフ動作は第2の制御回路360によってアナログ的に制御される。第1の制御回路340がスイッチング制御、すなわち、デジタル的にスイッチングトランジスタQ31を制御するのに対し、第2の制御回路360はアナログ的に制御トランジスタQ32を制御する点で相違する。したがって、第2の制御回路360は、PWM回路を内蔵していない。この点はPWM回路を内蔵する第1の制御回路340と相違する。制御トランジスタQ32の第1の主電極から第2の主電極に繋がる導電路は負荷390と直列に接続されている。こうした回路構成はシリーズレギュレータとも称されている。第2の制御回路360には後述する誤差増幅器が内蔵されている。第2の制御回路360は第1の制御回路340とは異なり、比較的簡便な回路で構成することができるが詳細については後述する。
第3及び第4の分圧抵抗RB3,RB4は第2の出力電圧源VOUT2と接地端子330との間に直列に接続される。第3の分圧抵抗RB3の一端は第2の出力電圧源VOUT2に、その他端は第4の分圧抵抗RB4の一端に、さらに、その他端は接地端子330にそれぞれ接続されている。第3及び第4の分圧抵抗RB3,RB4の共通接続点、すなわちノードN39には第2の帰還電圧VF2が生成され、第2の帰還電圧VF2は第2の制御回路360に供給される。第2の制御回路360には第2の基準電圧Vref2が与えられていて、第2の帰還電圧VF2は第2の基準電圧Vref2と比較され、その比較された差分の電圧が第2の制御回路360で増幅され、その増幅された信号によって制御トランジスタQ32がアナログ的に制御される。
第2の出力電圧源VOUT2と接地端子330との間にはリプル成分を抑圧するためにキャパシタC32が接続されている。キャパシタC32はスイッチングレギュレータ300Aに用いたキャパシタC31に比べてその容量値は小さくてよく、数μF以下の比較的容量値の小さなものでよい。
(第2の実施の形態)
図16は本発明の第2の実施の形態にかかる電源供給装置300を示す。図16に示すスイッチングレギュレータ300Aは、図15のものとは整流用ダイオードD31に替えて同期整流用トランジスタQ33を採用したことで相違する。さらに詳しくいえば、参照符号D31Cで示す回路部を図15に示す整流用ダイオードD31に置き替えた点で相違する。リニアレギュレータ300Bは図15のものとまったく同じである。したがって、ここでは、スイッチングレギュレータ300A、とりわけ同期整流用トランジスタQ33の周辺の説明にとどめ、リニアレギュレータ300Bの説明は割愛する。
図16は本発明の第2の実施の形態にかかる電源供給装置300を示す。図16に示すスイッチングレギュレータ300Aは、図15のものとは整流用ダイオードD31に替えて同期整流用トランジスタQ33を採用したことで相違する。さらに詳しくいえば、参照符号D31Cで示す回路部を図15に示す整流用ダイオードD31に置き替えた点で相違する。リニアレギュレータ300Bは図15のものとまったく同じである。したがって、ここでは、スイッチングレギュレータ300A、とりわけ同期整流用トランジスタQ33の周辺の説明にとどめ、リニアレギュレータ300Bの説明は割愛する。
図16に示すスイッチングレギュレータ300Aは前述のとおり、ダイオードに替えてトランジスタを採用した同期整流方式の昇圧型DC-DCコンバータを示す。第1の電源入力端子310には第1の入力電圧源VIN1の正極端子及びインダクタL31の一端が接続される。インダクタL31の他端にはスイッチングトランジスタQ31の第1の主電極及び同期整流用トランジスタQ33の第1の主電極、すなわちノードN34が接続される。スイッチングトランジスタQ31と同期整流用トランジスタQ33の導電形式は互いに相補的に選ばれ、たとえばスイッチングトランジスタQ31はNチャネル型MOSトランジスタに、同期整流用トランジスタQ33はPチャネル型のMOSトランジスタにそれぞれ選ばれている。スイッチングトランジスタQ31はスイッチング動作を、同期整流用トランジスタQ33はスイッチングトランジスタQ31に同期してそれぞれ整流動作を行う。
スイッチングトランジスタQ31の第2の主電極は接地端子330に接続され、同期整流用トランジスタQ33の第2の主電極、すなわちノードN35は第1の出力電圧源VOUT1に接続されている。
ダイオードD33aは同期整流用トランジスタQ33の第1の主電極、すなわちノードN34と基板電極Q33bとの間に、ダイオードD33bは同期整流用トランジスタQ33の第2の主電極、すなわちノードN35と基板電極Q33bとの間にそれぞれ形成される、いわゆる寄生ダイオードである。ダイオードD33a,D33bは、たとえばシリコンのP型半導体基板にN型のウエル層を形成し、そのウエル層にPチャネル型のMOSトランジスタを形成したときに寄生的に形成される。したがって、同期整流用トランジスタQ33をPチャネル型のMOSトランジスタで形成すると、ダイオードD33a,D33bが半導体集積回路の構造上、必然的に形成されることになる。
ここで、同期整流用トランジスタQ33とダイオードD33a,D33bの回路接続に注目すれば次のことが言える。すなわち、ダイオードD33a及びダイオードD33bは互いに逆方向に接続された直列接続体を成し、この直列接続体は、同期整流用トランジスタQ33の第1の主電極、すなわちノードN34と、第2の主電極、すなわちノードN35との間に並列に接続される。ダイオードD33aのカソードとダイオードD33bのカソードが共通接続され、この共通接続点は同期整流用トランジスタQ33の基板電極Q33bに接続され、この共通接続点は参照符号D31Sで表示されている。同期整流用トランジスタQ33がPチャネル型のMOSトランジスタであるとき、第1の主電極及び第2の主電極はそれぞれドレイン電極及びソース電極が相当する。
トランジスタQ34,Q35は端的に言えばダイオードD33a及びD33bの電気的な動作状態を切り替えるために用意されている。すなわち、ダイオードD33aの動作状態はトランジスタQ34のオン/オフに応じて一義的に定まり、オンのときにはダイオードD33aは電気的にショートされた状態となり、オフのときには回路図どおりにダイオード本来の電気的な特性を示す。また、ダイオードD33bの動作状態はトランジスタQ35のオン/オフに応じて一義的に定まり、オンのときにはダイオードD33bは電気的にショートされた状態となり、オフのときには回路図どおりにダイオード本来の電気的な特性を示す。なお、ダイオードD33a,D33bはスイッチングレギュレータ300Aの昇圧動作の起動時に切り替えられる。たとえば、昇圧起動時にはまずダイオードD33aのみを電気的にショートさせ、その後はダイオードD33bを電気的にショートさせてダイオードD33aは回路図どおりの回路動作に戻すなどして、昇圧起動動作をスムーズに行えるようにしている。
トランジスタQ34の制御電極Q34gと基板電極Q34bとの間には抵抗R34が接続されている。トランジスタQ33,Q34及びQ35の各基板電極Q33b,Q34b及びQ35bは共通接続点D31Sに接続されている。
トランジスタQ35の制御電極Q35gと基板電極Q35bとの間には抵抗R35が接続されている。抵抗R35の一端は共通接続点D31Sに接続され、その他端はトランジスタQ35の制御電極Q35gに接続されている。
抵抗R34及びR35はトランジスタQ34及びQ35の制御(ゲート)電位を所定の電位に固定する役目を有する。抵抗R34は第3の制御回路370側がローレベルに置かれたときにトランジスタQ34のゲート電極をローレベルに維持してトランジスタQ34を確実にオンさせる。また、抵抗R35は第3の制御回路370側がローレベルに置かれたときにトランジスタQ35のゲート電極をローレベルに維持してトランジスタQ35を確実にオンさせる。抵抗R34及びR35は半導体集積回路で構成する場合、ポリシリコンまたは拡散抵抗で形成することができる。また、これらの抵抗値を同じにすればトランジスタQ34及びQ35を同じ回路動作点で作動させることができる。
第3の制御回路370はトランジスタQ34及びQ35の各制御電極に制御信号を供給する。第3の制御回路370から供給される制御信号は第1の制御回路340からスイッチングトランジスタQ31及び同期整流用トランジスタQ33に供給される制御信号に同期されたパルス信号とすることができる。パルス信号は、たとえば、トランジスタQ34がオンのときにはトランジスタQ35がオフとなり、トランジスタQ35がオンのときにはトランジスタQ34がオフとなるように設定された信号である。
起動スロープ信号生成回路380は、第1の制御回路340及び第2の制御回路360に起動スロープ信号SSを供給する。起動スロープ信号SSは第1の制御回路340及び第2の制御回路360が緩やかに作動するために所定の勾配をもった信号である。第2の制御回路360にはこの種のリニアレギュレータには従前よく採用される誤差増幅器が内蔵されているが詳細については後述する。いずれにしても第2の制御回路360には第1の制御回路340に供給されたものと同じ起動スロープ信号SSが供給され、第2の制御回路360が第1の制御回路340の動作に追随するよう設定されている。第2の制御回路360を第1の制御回路340に同期させることによって、スイッチングレギュレータ300Aに同期したリニアレギュレータ300Bを提供することができる。
なお、図15,図16のスイッチングレギュレータ300Aとしては、第1の入力電圧源VIN1と第1の出力電圧源VOUT1との間に、インダクタL31と、整流用ダイオードD31または同期整流用トランジスタQ33などの整流用半導体素子とを直列に接続し、これらの共通接続点と接地端子330との間にスイッチングトランジスタQ31を設けるという、いわゆる昇圧型を示した。しかし、第1の入力電圧源VIN1と、第1の出力電圧源との間にインダクタL31とスイッチングトランジスタQ31を接続し、これらの共通接続点と接地端子330との間に整流用ダイオードD31または同期整流用トランジスタQ33などの整流用半導体素子を設けた、いわゆる降圧型のスイッチングレギュレータにも適当することができる。
また、本発明にかかる電源供給装置は、昇圧型と降圧型の両者の機能を兼ね備えた、いわゆる昇降圧型のスイッチングレギュレータにも適用することができる。
また、本発明にかかる電源供給装置は、正の電源電圧から負の電源電圧を生成する、いわゆる反転型のスイッチングレギュレータにも適用することができる。
(第3の実施の形態)
図17は本発明にかかる第3の実施の形態を示す。特に図15,図16に示した第1の実施の形態及び第2の実施の形態での第1の制御回路340、第2の制御回路360及び起動スロープ信号生成回路380の具体的な回路構成を示す。ここではこれらの回路の構成及び動作について説明する。
図17は本発明にかかる第3の実施の形態を示す。特に図15,図16に示した第1の実施の形態及び第2の実施の形態での第1の制御回路340、第2の制御回路360及び起動スロープ信号生成回路380の具体的な回路構成を示す。ここではこれらの回路の構成及び動作について説明する。
図17において、第1の制御回路340は、誤差増幅器342,PWM回路344及びドライバー346を備える。誤差増幅器342は1つの非反転入力端子(+)FBを備える。さらに2つの反転入力端子(-)SS及び(-)Refを備える。非反転入力端子(+)FBには第1の分圧抵抗R31と第2の分圧抵抗R32で生成された第1の帰還電圧VF1が供給される。第1の帰還電圧VF1は第1の出力電圧源VOUT1に出力された電源電圧を分圧抵抗R31とR32で分圧された大きさである。
誤差増幅器342の1つの反転入力端子(-)SSには、起動スロープ信号生成回路380から起動スロープ信号SSが供給される。起動スロープ信号SSによって、誤差増幅器342の動作は緩やか行われる。起動スロープ信号生成回路380は所定の勾配をもった信号を生成するもので、基本的な回路構成は、電源電圧VCC,定電流源CC,キャパシタC33及びトランジスタQ36からなり、トランジスタQ36の制御電極に制御パルスVPを供給してトランジスタQ36をオン/オフさせ、直線性に優れた勾配をもった起動スロープ信号SSを生成する。起動スロープ信号SSの勾配の時間や振幅の大きさは定電流源CC、キャパシタC33及び制御パルスVPのデューティ比などで決めることができる。
誤差増幅器342のもう1つの反転入力端子(-)Refには一定の直流電圧である基準電圧Vref1が供給される。基準電圧Vref1はたとえばバンドギャップ型の基準電圧源で生成することができる。
誤差増幅器342は、反転入力端子(-)SS及び反転入力端子(-)Refのうち、より高レベルの入力信号と非反転入力端子(+)FBに供給された第1の帰還電圧VF1との電位差に基づく出力信号Peを出力する。すなわち、第1の帰還電圧VF1が反転入力端子側に供給される起動スロープ信号SS及び第1の基準電圧Vref1よりも高くなれば出力信号Peは上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Peは低下する。
なお、誤差増幅器342は2つの反転入力端子と、1つの非反転入力端子を有するものとしたが、この組み合わせを替えてもよい。たとえば2つの非反転入力端子と1つの反転入力端子で構成してもよい。こうした場合は、たとえば、反転入力端子に第1の帰還電圧VF1を供給し、2つの非反転入力端子に起動スロープ信号SS及び第1の基準電圧Vref1を各別に供給すればよい。
誤差増幅器342から取り出された出力信号Peは、PWM回路344の反転入力端子(-)に供給される。PWM回路344の非反転入力端子(+)には三角波信号Psが供給される。PWM回路344でパルス幅変調されたいわゆるPWM信号はドライバー346に供給され、ドライバー346はスイッチングトランジスタQ31を駆動する。
図17において、リニアレギュレータ300Bに内蔵される第2の制御回路360は誤差増幅器362を備える。誤差増幅器362の回路構成は、スイッチングレギュレータ300Aに用いた誤差増幅器342とほぼ同じである。すなわち、誤差増幅器362は、1つの非反転入力端子(+)FBを備える。さらに2つの反転入力端子(-)SS及び(-)Refを備える。非反転入力端子(+)FBには第3の分圧抵抗RB3と第4の分圧抵抗RB4で生成された第2の帰還電圧VF2が供給されている。第2の帰還電圧VF2は第2の出力電圧源VOUT2に出力された電源電圧を第3の分圧抵抗RB3と第4の分圧抵抗RB4で分圧された大きさである。
誤差増幅器362の1つの反転入力端子(-)SSには、起動スロープ信号生成回路380から起動スロープ信号SSが供給される。起動スロープ信号SSはスイッチングレギュレータ300Aの誤差増幅器342の反転入力端子(-)SSに供給したものと同じである。なお、誤差増幅器362に供給する起動スロープ信号SSは誤差増幅器342に供給したものとまったく同じものを用いたが、起動スロープ信号SSに同期していれば別のものであってもかまわない。起動スロープ信号SSを生成する起動スロープ信号生成回路380は所定の勾配をもった信号を生成するもので、基本的な回路構成は、定電流源CC、キャパシタC33及びトランジスタQ36からなり、トランジスタQ36の制御電極に制御パルスVPを供給してトランジスタQ36をオン/オフさせ、直線性に優れた勾配をもった起動スロープ信号SSを生成する。
誤差増幅器362のもう1つの反転入力端子(-)には一定の直流電圧である第2の基準電圧Vref2が供給される。第2の基準電圧Vref1は第1の基準電圧Vref2と同様によく知られたバンドギャップ型の基準電圧源で生成することができる。
誤差増幅器362は、反転入力端子(-)SS及び反転入力端子(-)Refのうち、より高レベルの入力信号と非反転入力端子(+)FBに供給される第2の帰還電圧VF2との電位差に基づく出力信号Pe2を出力する。すなわち、第2の帰還電圧VF2が反転入力端子側に供給される起動スロープ信号SS及び第2の基準電圧Vref2よりも高くなれば出力信号Pe2は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Pe2は低下する。
なお、誤差増幅器362は2つの反転入力端子と、1つの非反転入力端子を有するものとしたが、2つの非反転入力端子と1つの反転入力端子で構成してもよい。この場合、反転入力端子に第2の帰還電圧VF2を供給し、2つの非反転入力端子に起動スロープ信号SS及び第2の基準電圧Vref2を各別に供給すればよい。
誤差増幅器362から取り出された出力信号Pe2は、制御トランジスタQ32を駆動する。制御トランジスタQ32の第1の主電極に供給された第2の入力電圧源VIN2は第2の出力電圧源VOUT2に変換され、負荷390に供給される。
第2の入力電圧源VIN2と第2の出力電圧源VOUT2との差、すなわち、(VIN2-VOUT2)を小さくすることができるのがLDOタイプのリニアレギュレータである。
第2の出力電圧源VOUT2に出力される電源電圧Vout2は、第3の分圧抵抗RB3及び第4の分圧抵抗RB4の抵抗値をそれぞれrb3,rb4とすると、Vout2=Vref2×(rb3+rb4)/rb4で表すことができる。なお、キャパシタC32はリプル成分を抑圧するために用意されている。
図18は、図15に示した電源供給装置300の各ノードに表れる電圧、信号のタイミングチャートを示す。図18(a)~(f)はスイッチングレギュレータ300A、図18(g)~(i)はリニアレギュレータ300Bにかかるそれぞれタイミングチャートである。なお、図18(a)~(i)に示す電圧、信号波形は模式的に示したものであって縦軸、横軸のスケールは必ずしも実体を忠実には表していない。
図18(a)は、ノードN31、すなわち第1の入力電圧源VIN1の遷移状態を示す。第1の入力電圧源VIN1は時刻T1において投入されると、時刻T2~T4の期間及び時間tの経過に対して変化せずに一定の電源電圧Vin1が維持されている状態を示す。
図18(b)は、ノードN32に取り出される信号、すなわち起動スロープ信号生成回路380から第1の制御回路340及び第2の制御回路360に供給される起動スロープ信号SSを示す。起動スロープ信号SSは、この種の昇圧型DC-DCコンバータによく用いられているものを採用することができる。起動スロープ信号SSが生成され始めるのは第1の入力電圧源VIN1の発生と同時ではなく、昇圧型DC-DCコンバータの動作がスタートされる時刻すなわち時刻T1から少し遅れた時刻T2である。したがって、本発明にかかる電源供給装置300の実質的な作動スタートは時刻T2からとなる。
図18(c)は、ノードN33、すなわちスイッチングトランジスタQ31の制御(ゲート)電極に供給されるパルス幅変調されたPWM駆動信号を示す。スイッチングトランジスタQ31がNチャネル型のMOSトランジスタであれば、PWM駆動信号は制御電極であるゲート電極に供給される。スイッチングトランジスタQ31をたとえばNPN型のバイポーラトランジスタで構成してもよい。その場合、PWM駆動信号は制御電極であるベース電極に供給されることになる。
第1の制御回路340には図示しないPWM回路、誤差増幅器、ドライバー等の回路機能が内蔵されており、PWM駆動信号はそうした回路機能によって生成され、スイッチングトランジスタQ31をスイッチング制御する。
図18(d)は、ノードN34、すなわちインダクタL31の他端すなわち整流用ダイオードD31のアノードに生じるスイッチング信号を示す。このスイッチング信号はスイッチングトランジスタQ31の制御電極に供給されるPWM駆動信号(ノードN33)及び起動スロープ信号SS(ノードN32)の両者に応動して生成される。第1の制御回路340に内蔵される誤差増幅器342は起動スロープ信号SSが所定のレベル、すなわち閾値SSthに達してから動作し始めるので、起動スロープ信号SSが発生する時刻T2からしばらく経過した時刻T3からスイッチング信号の振幅値は徐々に増加し始め、時刻T4に達するとその振幅値は一定となる。なお、ノードN34には第1の入力電圧源VIN1が供給される時刻T1と同時に直流電圧(Vin1-Vd1)が時刻T3までの間生じる。これは第1の入力電圧源VIN1が供給されると、ノードN34には整流用ダイオードD31の順方向の立ち上がり電圧分が降下するためである。
図18(e)はノードN35、すなわち第1の出力電圧源VOUT1に生じる電源電圧である。ノードN35に生じる電圧はノードN34に生じたPWM信号がキャパシタC31によって平滑されて生成される直流電圧にほぼ等しくなる。時刻T1からT3までの期間は、電源電圧Vin1から整流用ダイオードD31の順方向電圧Vd1が降下した電圧すなわち(Vin1-Vd1)が生じる。時刻T3から時刻T4までの期間は電圧が徐々に増加し、時刻T4に達すると昇圧された第1の出力電圧源VOUT1はほぼ一定となる。
図18(f)はノードN36、すなわち分圧抵抗R31とR32の共通接続点に生じる第1の帰還電圧VF1を示す。第1の帰還電圧VF1は、第1の出力電圧源VOUT1に生じる電源電圧が分圧抵抗R31及びR32とで分割された大きさである。第1の帰還電圧VF1はほぼ第1の基準電圧Vref1に等しくなるよう制御される。
図18(g)はノードN37、すなわち制御トランジスタQ32の制御電極に供給される制御信号である。ノードN37に表れる制御信号は第2の制御回路360で生成される。第2の制御回路360が作動するタイミングは起動スロープ信号SSの勾配とそのレベルの大きさに依存する。ノードN37の電圧は時刻T1からT2までの間は入力電圧Vinが表れ、時刻T2から時刻T3までの間、そのレベルは勾配n7rで低下する。これはノードN32に供給される起動スロープ信号SSが時刻T2で供給されると第2の制御回路360が作動し始めるからである。ノードN37の電圧レベルが低下するにつれてトランジスタQ32はオンし始める。ノードN37に生じる電圧は、ノードN35の電圧レベルに追随し次第に上昇し、時刻T4に達すると、第2の出力電圧源VOUT2に到達する。
図18(h)はノードN38、すなわち第2の出力電圧源VOUT2に出力される電源電圧を示す。第2の出力電圧源VOUT2の立ち上がりは、ノードN32から供給される起動スタート信号SSに依存する。したがって、起動スロープ信号SSが増加し始める時刻T2から徐々に第2の出力電圧源VOUT2の大きさも増加する。こうした増加する状態は起動スロープ信号SSが一定に達する時刻T4まで続く。時刻T4はスイッチングレギュレータ300Aの昇圧起動動作が完了するタイミングである。
図18(i)はノードN39、すなわち分圧抵抗RB3とRB4の共通接続点に生じる第2の帰還電圧VF2を示す。第2の帰還電圧VF2の大きさは、第2の出力電圧源VOUT2の電源電圧と分圧抵抗RB3及びRB4との抵抗比に決定される。第2の帰還電圧VF2はほぼ第2の基準電圧Vref2に等しくなるよう制御される。
図19は、本発明にかかる電源供給装置300のスイッチングレギュレータ300A及びリニアレギュレータ300Bが同じ起動スロープ信号SSによって制御され同期した状態で立ち上がる状態を示す。
図19において、参照符号X1は、図15に示したダイオード整流方式の電源出力電圧の立ち上がり特性を示す。第1の入力電圧源VIN1が時刻T1でオンされると、時刻T2で第1の出力電圧源VOUT1の直流電圧は(Vin1-Vd1)に達する。すなわち、時刻T1で第1の入力電圧源VIN1がオンされると、ダイオードD31もすぐにオンするので、時刻T1より少し経過した時刻T2において、第1の出力電圧源VOUT1には第1の入力電圧源VIN1の電源電圧Vin1からダイオードD31の順方向立ち上がり電圧Vd1だけ降下した電源電圧が表れる。
時刻T3に達すると、第1の制御回路340及びスイッチングトランジスタQ31が作動し始め、昇圧起動動作が本格的にスタートするので、第1の出力電圧源VOUT1の電圧レベルは電源電圧Vin1から徐々に増加し始め、時刻T4で昇圧起動動作は完了する。
時刻T4以降は昇圧動作に入る。昇圧動作ではあらかじめ設定された第1の出力電圧源VOUT2の電源電圧が維持される。
図19において、参照符号X2は図16に示した同期整流方式の電源出力電圧の立ち上がり特性を示す。参照符号X1との違いは時刻T1~T3までの期間である。時刻T3以降において両者は同じ特性を示す。参照符号X2は、時刻T1-T2-T3-T4の期間、ほぼ直線的に源出力電圧が増加する特性を示している。これは時刻T1からT3までの間、トランジスタQ34をオンさせてダイオードD33aをショートさせることによって得られた特性である。時刻T3から時刻T4までの期間、及び時刻T4以降は、トランジスタQ35をオンさせてさせるとともにトランジスタQ34をオフさせてダイオードD33aをショートの状態から解除する。参照符号X2で示した特性は参照符号X1で示すものとは異なり、電源出力電圧の立ち上がりが緩やかなものとなるので、キャパシタC31にラッシュ電流が流れ、そのために整流用トランジスタが劣化するという不具合を排除することができる。
参照符号Y1~Y3はリニアレギュレータ300Bの第2の出力電圧源VOUT2の立ち上がり特性を示し、参照符号Y1はリニアレギュレータ300Bがスイッチングレギュレータ300Aの動作とほぼ同時に作動する状態を模式的に示す。
スイッチングレギュレータ300A及びリニアレギュレータ300Bには共通の起動スロープ信号生成回路380から起動スロープ信号SSが供給され、また、リニアレギュレータ300Bはスイッチングレギュレータ300Aで生成された第1の出力電圧源VOUT1から供給を受け、その電源電圧を第2の入力電圧源VIN2として作動するものであるから、参照符号Y1で示す電源電圧立ち上がり特性は時間的に参照符号X1で示すスイッチングレギュレータ300Aの立ち上がり特性よりも先行するという不具合を排除することができる。
参照符号Y2で示したリニアレギュレータ300Bの第2の出力電圧源VOUT2の立ち上がり特性は、参照符号Y1で示した立ち上がり特性よりも遅れてスタートする状態を模式的に示している。いずれにしても、参照符号Y2で示した立ち上がり特性は、参照符号X1及びX2で示したスイッチングレギュレータ300Aの立ち上がり特性に同期している状態を示している。
参照符号Y3で示したリニアレギュレータ300Bの第2の出力電圧源VOUT2の立ち上がり特性は参照符号Y1,Y2で示した立ち上がり特性よりもさらに遅れてスタートし、かつ、参照符号X1及びX2で示したスイッチングレギュレータ300Aの昇圧起動動作が完了した時刻T4から徐々に立ち上がる状態を模式的に示している。
リニアレギュレータ300Bの立ち上がり特性を参照符号Y1~Y3の中のいずれに設定するかは設計的事項の1つである。第2の制御回路360に設定された第2の基準電圧Vref2の設定によって決めることができる。また、起動スロープ信号SSに応動して生成される別の起動スロープ信号を、第2の制御回路360側に設け、その別の起動スロープ信号によって制御トランジスタQ32を制御するようにしてもよい。いずれにしても本発明にかかる電源供給装置300は、リニアレギュレータ300Bが作動するタイミングがスイッチングレギュレータ300Aに供給する起動スロープ信号SSによって一義的に決まるように設定すればよい。
本発明のスイッチング電源装置は、バックアップ機能及び過電圧保護機能を備えているので、スイッチング電源装置の寿命を拡大させ、又使用する環境条件によって第1の分圧回路及び第2の分圧回路の優先順位も選択することができるのでその産業上の利用可能性は高い。
本発明のDC-DCコンバータは、昇圧動作を滑らかに行えるので入力側から出力側に流れるラッシュ電流を抑制することができると共に過電圧保護の回路機能その駆動方法を提供することができるのでその産業上の利用可能性は高い。
本発明は、スイッチングレギュレータとリニアレギュレータとを備えた電源供給装置において両者のレギュレータの回路動作点を同じ起動スロープ信号によって制御する。これによってリニアレギュレータはスイッチングレギュレータに追随して作動するので安定した電源供給装置を提供することができるのでその産業上の利用可能性は高い。
100 スイッチング電源装置
110 スイッチング制御回路
112,112A,114,116,118,118A 外部端子
120 第1の分圧回路
120A 第2の分圧回路
122 帰還電圧供給線
130 誤差増幅器
140 PWM回路
150 駆動回路
160 電源入力端子
170 集積回路
172 回路部
180 電源出力端子
C1 キャパシタ
CC1,CC2 定電流源
L1 インダクタ
N120,N120a ノード
Q11,Q12,Q13,Q14,Q15,Q16 トランジスタ
QH ハイサイドトランジスタ
QL ローサイドトランジスタ
R1,R2,R1a,R2a 分圧抵抗
VIN 入力電源電圧
VOUT 出力電源電圧
Vref 基準電圧
200 DC-DCコンバータ
210 入力電圧源
220 入力端子
230 第1の制御回路
232,248 誤差増幅器
234 PWM回路
236 ドライバー
240 第2の制御回路
241,242,243,244,245 信号導出線
246 コンパレータ
247 インバータ
249 貫通電流防止回路
250 ソフトスタート回路
260 出力端子
270 接地端子
280 共通接続体
512 制御回路
513 インバータ
C,C21,C51 キャパシタ
D21,D22,D51,D52,D63 ダイオード
L,L21,L50 インダクタ
N20,N21,N22,N23,N24,N25,N26,N27,N28,N29 ノード
Q21,Q22,Q23,Q24,Q25,Q26,Q51,Q52,Q61 トランジスタ
Q21d,Q22d 第1の主電極
Q21s,Q22s 第2の主電極
Q22b,Q23b,Q24b 基板電極
Q23g,Q24g 制御電極
R21,R22,R51,R52,R61,R62 抵抗
RB1,RB2 分圧抵抗
VDD 電源電圧
VI 入力電圧
VO 出力電圧
300 電源供給装置
300A スイッチングレギュレータ
300B リニアレギュレータ
310 第1の電源入力端子
330 接地端子
340 第1の制御回路
342,362 誤差増幅器
344 PWM回路
346 ドライバー
360 第2の制御回路
370 第3の制御回路
380 起動スロープ信号生成回路
390 負荷
CC 定電流源
C31,C32,C33 キャパシタ
D31 整流用ダイオード
D33a,D33b ダイオード
L31 インダクタ
N31,N32,N33,N34,N35,N36,N37,N38,N39 ノード
Q31 スイッチングトランジスタ
Q32 制御トランジスタ
Q33 整流用トランジスタ
Q34,Q35,Q36 トランジスタ
R31,R32,RB3,RB4 分圧抵抗
R34,R35 抵抗
VIN1 第1の入力電圧源
VOUT1 第1の出力電圧
VIN2 第2の入力電圧源
VOUT2 第2の出力電圧
110 スイッチング制御回路
112,112A,114,116,118,118A 外部端子
120 第1の分圧回路
120A 第2の分圧回路
122 帰還電圧供給線
130 誤差増幅器
140 PWM回路
150 駆動回路
160 電源入力端子
170 集積回路
172 回路部
180 電源出力端子
C1 キャパシタ
CC1,CC2 定電流源
L1 インダクタ
N120,N120a ノード
Q11,Q12,Q13,Q14,Q15,Q16 トランジスタ
QH ハイサイドトランジスタ
QL ローサイドトランジスタ
R1,R2,R1a,R2a 分圧抵抗
VIN 入力電源電圧
VOUT 出力電源電圧
Vref 基準電圧
200 DC-DCコンバータ
210 入力電圧源
220 入力端子
230 第1の制御回路
232,248 誤差増幅器
234 PWM回路
236 ドライバー
240 第2の制御回路
241,242,243,244,245 信号導出線
246 コンパレータ
247 インバータ
249 貫通電流防止回路
250 ソフトスタート回路
260 出力端子
270 接地端子
280 共通接続体
512 制御回路
513 インバータ
C,C21,C51 キャパシタ
D21,D22,D51,D52,D63 ダイオード
L,L21,L50 インダクタ
N20,N21,N22,N23,N24,N25,N26,N27,N28,N29 ノード
Q21,Q22,Q23,Q24,Q25,Q26,Q51,Q52,Q61 トランジスタ
Q21d,Q22d 第1の主電極
Q21s,Q22s 第2の主電極
Q22b,Q23b,Q24b 基板電極
Q23g,Q24g 制御電極
R21,R22,R51,R52,R61,R62 抵抗
RB1,RB2 分圧抵抗
VDD 電源電圧
VI 入力電圧
VO 出力電圧
300 電源供給装置
300A スイッチングレギュレータ
300B リニアレギュレータ
310 第1の電源入力端子
330 接地端子
340 第1の制御回路
342,362 誤差増幅器
344 PWM回路
346 ドライバー
360 第2の制御回路
370 第3の制御回路
380 起動スロープ信号生成回路
390 負荷
CC 定電流源
C31,C32,C33 キャパシタ
D31 整流用ダイオード
D33a,D33b ダイオード
L31 インダクタ
N31,N32,N33,N34,N35,N36,N37,N38,N39 ノード
Q31 スイッチングトランジスタ
Q32 制御トランジスタ
Q33 整流用トランジスタ
Q34,Q35,Q36 トランジスタ
R31,R32,RB3,RB4 分圧抵抗
R34,R35 抵抗
VIN1 第1の入力電圧源
VOUT1 第1の出力電圧
VIN2 第2の入力電圧源
VOUT2 第2の出力電圧
Claims (20)
- 入力電圧源と、
前記入力電圧源に接続された入力端子と、
前記入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、
第1の主電極、第2の主電極、制御電極及び基板電極を有し前記入力端子に前記第1の主電極が、前記出力端子に前記第2の主電極が各別に接続されたトランジスタと、
前記第1の主電極と前記基板電極との間の導電路を電気的にショートさせる第1のショート手段と、
前記第1のショート手段と相補的に作動し、前記第2の主電極と前記基板電極との間の導電路を電気的にショートさせ、かつ、前記第1のショート手段が作動した後に作動する第2のショート手段と、
を備えたDC-DCコンバータ。 - 前記出力端子に出力された前記出力電圧を分圧する分圧回路と、前記分圧回路から分圧電圧が供給されスイッチング制御を行う第1の制御回路と、前記第1の制御回路に供給された分圧電圧と同じ電圧が供給されリニア制御を行う第2の制御回路を備え、前記第1の制御回路の出力信号と前記第2の制御回路の出力信号が合成されて前記トランジスタの前記制御電極に供給される請求項1に記載のDC-DCコンバータ。
- 入力電圧源と、前記入力電圧源に一端が接続されるインダクタと、前記インダクタの他端に接続される入力端子と、前記入力端子と接地端子との間に接続される第1のトランジスタと、前記入力端子と出力端子との間に接続され、第1の主電極、第2の主電極、制御電極及び基板電極を有する第2のトランジスタとを備え、前記第1の主電極は前記入力端子に、前記第2の主電極は前記出力端子に各別に接続され、前記第1のトランジスタ及び前記第2のトランジスタをオン/オフさせる制御信号を生成する第1の制御回路と、前記第1の主電極と前記基板電極との間の導電路を電気的にショートさせる第1のショート手段と、前記第1のショート手段と相補的に作動し、前記第2の主電極と前記基板電極との間の導電路を電気的にショートさせ、かつ、前記第1のショート手段が作動した後に作動する第2のショート手段を備えたDC-DCコンバータ。
- 前記第1の制御回路及び前記第2の制御回路は各別に誤差増幅器を備え、前記各誤差増幅器には、前記出力端子と前記接地端子の間に設けた分圧回路から同じ分圧電圧が供給される請求項3に記載のDC-DCコンバータ。
- 前記第2の制御回路は前記誤差増幅器の他に、前記入力端子に生じた入力電圧と前記出力端子に生じた出力電圧を比較するコンパレータを備え、前記コンパレータの出力によって前記第1のショート手段及び第2のショート手段が制御される請求項3に記載のDC-DCコンバータ。
- 前記入力端子に生じた入力電圧が前記出力端子に生じた出力電圧よりも大きくなったとき、前記コンパレータは、前記第2のショート手段がオフする制御信号を生成する請求項5に記載のDC-DCコンバータ。
- 前記第1のトランジスタ、第2のトランジスタ、第1のショート手段及び第2のショート手段は、同一の半導体集積回路に内蔵される請求項3に記載のDC-DCコンバータ。
- 前記第1の主電極にアノードが、前記基板電極にカソードが各別に接続された第1のダイオードを有する請求項1又は3に記載のDC-DCコンバータ。
- 前記第1のダイオードのカソードにカソードが接続され、前記第2の主電極にアノードが接続された第2のダイオードを含む請求項8に記載のDC-DCコンバータ。
- 前記第1のダイオードと前記第2のダイオードは逆方向に直列接続されたダイオード直列接続体を成し、前記ダイオード直列接続体は前記第2のトランジスタの第1の主電極と第2の主電極との間の導電路と並列に接続される請求項9に記載のDC-DCコンバータ。
- 前記第1のショート手段は前記第1のダイオードに並列に接続された第3のトランジスタを備え、前記第2のショート手段は前記第2のダイオードに並列に接続された第4のトランジスタを備える請求項10に記載のDC-DCコンバータ。
- 前記第1のショート手段は、前記第3のトランジスタを制御する第5のトランジスタを備え、前記第2のショート手段は前記第4のトランジスタを制御する第6のトランジスタを備え、前記第5及び第6のトランジスタは前記第1及び第2のトランジスタの動作を制御する制御信号とは別の制御信号によって制御され、前記第5及び第6のトランジスタの動作は前記別の制御信号によって制御され、前記第3及び第4のトランジスタの動作はそれぞれ前記第5及び第6のトランジスタによって制御され、前記第1及び第2のダイオードはそれぞれ前記第3及び第4のトランジスタの動作によって制御される請求項11に記載のDC-DCコンバータ。
- 前記第3のトランジスタの第1の主電極とその基板電極との間に接続される第1の抵抗と、前記第4のトランジスタの第1の主電極とその基板電極との間に接続される第2の抵抗を備える請求項11に記載のDC-DCコンバータ。
- 前記第1の抵抗と前記第2の抵抗の抵抗値は等しく設定される請求項12に記載のDC-DCコンバータ。
- 前記第1,第5及び第6のトランジスタは第1の導電型であり、前記第2,第3及び第4のトランジスタは第2の導電型であり、前記第1及び第2の導電型は互いに相補型である請求項12に記載のDC-DCコンバータ。
- 前記第1の導電型のトランジスタはNチャネル型MOSトランジスタであり、前記第2の導電型のトランジスタはPチャネル型MOSトランジスタである請求項15に記載のDC-DCコンバータ。
- 前記第1の導電型のトランジスタはN型のバイポーラトランジスタであり、前記第2の導電型のトランジスタはP型のバイポーラトランジスタである請求項15に記載のDC-DCコンバータ。
- 入力電圧源と、前記入力電圧源に一端が接続されるインダクタと、前記インダクタの他端が接続される入力端子と、前記入力端子と接地端子との間に接続される第1のトランジスタと、前記入力端子と出力端子との間に接続される第2のトランジスタと、前記第2のトランジスタの基板電極と前記第2のトランジスタの前記入力端子側の第1の主電極との間に接続される第3のトランジスタと、前記第2のトランジスタ)の基板電極と前記第2のトランジスタの前記出力端子側の第2の電極との間に接続される第4のトランジスタと、前記第3のトランジスタの制御電極と基板電極との間に接続される第1の抵抗と、前記第4のトランジスタの制御電極と基板電極との間に接続される第2の抵抗と、前記第2のトランジスタの前記基板電極と前記第3及び第4のトランジスタの前記基板電極を共通接続する共通接続体と、前記第3のトランジスタの制御電極に接続される第5のトランジスタと、前記第4のトランジスタの制御電極に接続される第6のトランジスタと、前記第1及び第2のトランジスタを駆動する駆動信号を生成する第1の制御回路と、前記第5及び第6のトランジスタを制御する制御信号を生成する第2の制御回路を備えるDC-DCコンバータ。
- 前記第2の制御回路から前記第5のトランジスタ及び第6のトランジスタには極性が反転された互いに相補的な制御信号が供給され、前記第5のトランジスタがオンであるとき前記第6のトランジスタはオフであり、前記第5のトランジスタがオンしたときに前記第3のトランジスタがオンし、前記第2のトランジスタの前記入力電圧源)側の電極と前記第2のトランジスタの前記基板電極を電気的にショートさせる請求項18に記載のDC-DCコンバータ。
- 前記第2の制御回路から前記第5のトランジスタに供給される前記制御信号がオンからオフするよう切り替えられたとき、前記第6のトランジスタがオンするよう制御信号が前記第6のトランジスタの制御電極に供給される請求項18に記載のDC-DCコンバータ。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-176128 | 2009-07-29 | ||
JP2009176129A JP2011030392A (ja) | 2009-07-29 | 2009-07-29 | Dc−dcコンバータ及びその駆動方法 |
JP2009176128A JP2011030391A (ja) | 2009-07-29 | 2009-07-29 | 電源供給装置 |
JP2009-176129 | 2009-07-29 | ||
JP2009176127A JP5421683B2 (ja) | 2009-07-29 | 2009-07-29 | スイッチング電源装置 |
JP2009-176127 | 2009-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011013692A1 true WO2011013692A1 (ja) | 2011-02-03 |
Family
ID=43529345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/062672 WO2011013692A1 (ja) | 2009-07-29 | 2010-07-28 | Dc-dcコンバータ |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2011013692A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015007865A (ja) * | 2013-06-25 | 2015-01-15 | 富士通テン株式会社 | 電圧出力回路、及び、車両制御システム |
JP2017027445A (ja) * | 2015-07-24 | 2017-02-02 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
EP3276830A1 (en) * | 2016-07-27 | 2018-01-31 | Rohm Co., Ltd. | Semiconductor device |
CN110971114A (zh) * | 2019-12-19 | 2020-04-07 | 北京德亚特应用科技有限公司 | 一种过电压保护电路及供电设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5687117A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Switching regulator |
JPS60257766A (ja) * | 1984-05-31 | 1985-12-19 | Panafacom Ltd | Dc−dc電力変換器 |
WO2007010801A1 (ja) * | 2005-07-15 | 2007-01-25 | Rohm Co., Ltd. | 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
-
2010
- 2010-07-28 WO PCT/JP2010/062672 patent/WO2011013692A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5687117A (en) * | 1979-12-19 | 1981-07-15 | Fujitsu Ltd | Switching regulator |
JPS60257766A (ja) * | 1984-05-31 | 1985-12-19 | Panafacom Ltd | Dc−dc電力変換器 |
WO2007010801A1 (ja) * | 2005-07-15 | 2007-01-25 | Rohm Co., Ltd. | 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015007865A (ja) * | 2013-06-25 | 2015-01-15 | 富士通テン株式会社 | 電圧出力回路、及び、車両制御システム |
JP2017027445A (ja) * | 2015-07-24 | 2017-02-02 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
EP3276830A1 (en) * | 2016-07-27 | 2018-01-31 | Rohm Co., Ltd. | Semiconductor device |
CN110971114A (zh) * | 2019-12-19 | 2020-04-07 | 北京德亚特应用科技有限公司 | 一种过电压保护电路及供电设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10075073B2 (en) | DC/DC converter and switching power supply having overcurrent protection | |
JP5169170B2 (ja) | 降圧型スイッチングレギュレータ | |
US8686705B2 (en) | Current mode synchronous rectification DC/DC converter | |
JP4791132B2 (ja) | 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路 | |
US7541859B2 (en) | Charge pump circuit | |
US7893667B2 (en) | PWM power supply apparatus having a controlled duty ratio without causing overall system oscillation | |
US8836300B2 (en) | Step-down switching regulator | |
US8928302B2 (en) | Step-up/down type power supply circuit | |
US7567069B2 (en) | Step-up power supply device | |
EP3046240B1 (en) | Integrated circuit charge pump with failure protection | |
JP2011142795A (ja) | 半導体装置及びこれを用いたスイッチングレギュレータ | |
US20120127151A1 (en) | Power supply device, liquid crystal drive device, and liquid crystal display device | |
JP2008072872A (ja) | スイッチングレギュレータ | |
JP3637904B2 (ja) | 電源回路 | |
US9531259B2 (en) | Power supply circuit | |
US20080018311A1 (en) | Level Shift Circuit And Switching Regulator Therewith | |
WO2011013692A1 (ja) | Dc-dcコンバータ | |
JP2004280704A (ja) | 電源装置の逆流防止回路 | |
JP2018133916A (ja) | ブートストラップ回路 | |
JP2008193866A (ja) | 昇圧型スイッチングレギュレータ | |
JP4066231B2 (ja) | スイッチングレギュレータ | |
JP2011030391A (ja) | 電源供給装置 | |
JP5421683B2 (ja) | スイッチング電源装置 | |
JP2011030392A (ja) | Dc−dcコンバータ及びその駆動方法 | |
US20240204777A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10804438 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10804438 Country of ref document: EP Kind code of ref document: A1 |