JP2002311918A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2002311918A
JP2002311918A JP2001120222A JP2001120222A JP2002311918A JP 2002311918 A JP2002311918 A JP 2002311918A JP 2001120222 A JP2001120222 A JP 2001120222A JP 2001120222 A JP2001120222 A JP 2001120222A JP 2002311918 A JP2002311918 A JP 2002311918A
Authority
JP
Japan
Prior art keywords
liquid crystal
display
memory
data
display data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001120222A
Other languages
English (en)
Inventor
Minoru Niimura
稔 新村
Takashi Kimura
隆 木村
Katsumi Tsukada
克巳 塚田
Hirotsuna Miura
弘綱 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001120222A priority Critical patent/JP2002311918A/ja
Priority to US10/124,628 priority patent/US7116304B2/en
Publication of JP2002311918A publication Critical patent/JP2002311918A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/125—Frame memory handling using unified memory architecture [UMA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 ＵＭＡを採用したシステムでは、ＣＰＵのメ
モリアクセス帯域幅が制限され、システム全体の性能が
落ち込む。また表示にかかるメモリアクセスが常に発生
するためシステム全体の消費電力が増大する。 【解決手段】 ＵＭＡメモリ内の画像表示用メモリ領域
から読み出した表示用データをＦＩＦＯに書きこみ、液
晶パネルの必要とするタイミングでＦＩＦＯから表示用
データを送ることにより、表示用データをＵＭＡ領域か
ら読み出すタイミングと、液晶パネルに表示用データを
伝送するタイミングを非同期化した。また表示用データ
領域への書き込みがなされたことを検出して、フレーム
１画面分の表示データを液晶パネルに送付することで、
ＵＭＡにかかるＣＰＵのメモリアクセス帯域幅の減少を
防ぐとともに、表示システム全体の消費電力低減を実現
した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示用メモリとＣ
ＰＵの実行コードやデータの記憶用メモリを兼用した、
いわゆる、Unified Memory Architecture (ＵＭＡ) を
用いた、液晶表示装置に関する。特に、液晶パネルのラ
イン駆動用ドライバにメモリを搭載し、液晶コントロー
ラの表示用メモリにＵＭＡを採用した、液晶表示装置に
関する。
【０００２】
【従来の技術】従来の液晶表示装置は、図1に示される
ようにＵＭＡ構成をとるものも見られたが、液晶表示の
リフレッシュに同期させて表示用データを転送しなけれ
ばならず、ＵＭＡメモリの接続されたバスの帯域をある
程度占有していた。図１の矢印は、表示に関するデータ
の流れを示したものである。
【０００３】ＣＰＵ１は、ＵＭＡメモリ３を、プログラ
ムの実行とともに、表示用データの保管場所としても使
用する。液晶コントローラ５は、ＣＰＵインターフェイ
ス２を介してＵＭＡメモリ３にアクセスして表示用デー
タを読み出し、液晶のライン駆動用ドライバ７に送る。
液晶パネル９はラインドライバ７とコモンドライバ８を
使って表示を行う。
【０００４】この時、液晶コントローラ５は、ラインド
ライバ７の要求するタイミングに合わせてデータを書き
込まなければならない。表示のためのメモリアクセス
は、ＣＰＵや他のバスマスターと同じメモリバス４を使
用するが、表示を最優先させないと表示にちらつきが発
生するので、ＣＰＵや他のバスマスターはその間待ちの
状態となる。そのタイミングを図２に示した。
【０００５】タイミングチャート２０は、ＣＰＵ１がＵ
ＭＡメモリ３へアクセス可能な期間を示した。タイミン
グチャート２１は、液晶コントローラ５がＵＭＡメモリ
３へ定期的にアクセスするタイミングを示した。液晶表
示のリフレッシュが５０Ｈｚの場合、表示データのアク
セスは２０ｍｓおきに発生する。その結果、ＣＰＵ１が
ＵＭＡメモリ３へアクセスできる期間が分断されてい
る。
【０００６】
【発明が解決しようとする課題】つまり、従来のＵＭＡ
メモリを使った表示装置では、ＣＰＵや他のバスマスタ
ーがメモリバスを使用する帯域幅が制限され、動画処理
のように頻繁にメモリをアクセスするようなアプリケー
ションの動作に、しばしば支障を来すことがあった。
【０００７】本発明では、かかるメモリバスの帯域幅減
少の影響を下げつつ、表示を効率的に行い、かつ、表示
にかかる全体の消費電力の低減を図ることを目的とす
る。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の液晶表示装置は、コモン駆動用ドライバ
と、ライン駆動用ドライバとを備えた液晶表示パネル
と、液晶表示パネルに表示用データを送る手段と、デー
タを保持する半導体メモリと、中央演算処理装置とのイ
ンターフェイス手段とを備え、該半導体メモリが、ＣＰ
Ｕの実行用コードとデータと、該液晶コントローラ用の
表示データを保持し、かつ、該液晶コントローラが複数
ワードの深さのＦＩＦＯを持ち、該ＵＭＡメモリ内の画
像表示用メモリ領域から読み出した表示用データを該Ｆ
ＩＦＯに書きこみ、該液晶パネルの必要とするタイミン
グでＦＩＦＯから表示用データを送ることにより、表示
用データを該ＵＭＡ領域から読み出すタイミングと、該
液晶パネルに表示用データを伝送するタイミングを非同
期化し、ＵＭＡメモリの帯域の有効利用を図れ、かつ表
示にかかる全体の消費電力の低減を図れることを特徴と
する。
【０００９】また、該ライン駆動用ドライバが表示デー
タ記憶用メモリを搭載し、液晶パネル自身で表示のリフ
レッシュができることで、ＵＭＡメモリバスの帯域幅の
減少を押さえることを特徴とする。
【００１０】また、該液晶コントローラが、複数ワード
の深さのＦＩＦＯを持ち、該半導体メモリ内のＵＭＡ領
域に設定された画像表示用メモリ領域のデータが書き換
えられることを検出し、該半導体メモリから表示用デー
タを取得し、該表示用データを該ＦＩＦＯに書き込み、
該液晶パネルの必要とするタイミングで該ＦＩＦＯから
該表示用データを送ることにより、表示用データをＵＭ
Ａ領域から読み出すタイミングと、液晶パネルに表示用
データを伝送するタイミングの非同期化を図れることを
特徴とする。
【００１１】また、該液晶コントローラが、複数ワード
の深さのＦＩＦＯを持ち、ソフトウェアの指示により、
該半導体メモリから表示用データを取得し、該表示用デ
ータを該ＦＩＦＯに書き込み、該液晶パネルの必要とす
るタイミングで該ＦＩＦＯから該表示用データを送るこ
とにより、表示用データをＵＭＡ領域から読み出すタイ
ミングと、液晶パネルに表示用データを伝送するタイミ
ングの非同期化を図れることを特徴とする。
【００１２】また、該液晶コントローラが保有する複数
ワードの深さのＦＩＦＯの空き状況を監視する手段と、
該ＦＩＦＯのしきい値をプログラムするレジスタを持
ち、該レジスタに書き込まれた値と該ＦＩＦＯの空き状
況が一致する状況になったときに、該液晶コントローラ
が該ＵＭＡメモリ内の画像表示用メモリ領域から、表示
用データを読み出し、該ＦＩＦＯに書きこむことを特徴
とする。
【００１３】また、該半導体メモリ内のＵＭＡ領域に設
定された、画像表示用メモリ領域のデータの書き換えが
一定時間以上発生しないとき、該液晶コントローラの動
作クロックを停止させ、低消費電力モードに入りつつ、
表示を持続させられることを特徴とする。
【００１４】また、該半導体メモリ内のＵＭＡ領域に設
定された、画像表示用メモリ領域へのデータ書き込み発
生を検出して、前記表示用クロックを再開させることを
特徴とする。
【００１５】また、本発明の装置がＦＩＦＯを持たず、
該ライン駆動用ドライバが表示データ記憶用メモリを搭
載する場合、該液晶コントローラが、該半導体メモリ内
のＵＭＡメモリに設定された画像表示用メモリ領域のデ
ータが書き換えられることを検出し、該半導体メモリか
ら表示用データを取得して、該表示用データを該ライン
駆動用ドライバのメモリに書き込むことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の液晶表示装置につ
いて、図面を参照しつつ詳細に説明する。
【００１７】図３は請求項１記載の液晶表示装置の構成
を示した図である。従来の構成を示した図1に対して、
ＦＩＦＯ６を追加して、液晶コントローラ５のＵＭＡメ
モリ３への読み出しサイクルと、ラインドライバ７への
書き込みタイミングを切り離すことが可能となってい
る。
【００１８】図４は図３の装置の動作を説明したタイミ
ングチャートである。ＦＩＦＯ６は複数ワードの深さを
持つが、中身が空の場合、タイミングチャート２４のよ
うに、液晶コントローラ５にデータ要求を発する。液晶
コントローラ５はその要求に合わせてＵＭＡメモリ３か
らデータを読み出し、ラインドライバ７へデータをタイ
ミングチャート２５のように書き込む。つまり液晶コン
トローラは、ＦＩＦＯのワードの深さ分だけまとまって
表示データを取りこめるので、ＣＰＵのメモリアクセス
を分断する機会が減少し、ＣＰＵのメモリ帯域の減少を
少なくすることが可能となる。
【００１９】図５は請求項２記載の液晶表示装置の構成
を示した図である。図３の装置のラインドライバ７にメ
モリ１０を搭載していることで、液晶コントローラ５の
ＵＭＡメモリ３へのアクセス頻度を更に低下させること
が可能となっている。
【００２０】図６は図５の装置の動作を説明したタイミ
ングチャートである。液晶パネル９は、表示に必要なデ
ータをメモリ１０に記憶しているので、そのデータを使
ってリフレッシュすることが可能である。つまりリフレ
ッシュサイクルよりも間引いたタイミングで表示データ
を取りこんでも、表示にちらつきが発生することがな
い。例えばリフレッシュ５０Ｈｚの場合、その４分の１
の１５Ｈｚで表示データを液晶パネルに送り込んでも、
表示にちらつきが出ないのである。タイミングチャート
２８、２９は、ＦＩＦＯ６からのデータ要求が画面１フ
レーム分続き、画面１フレーム分の表示データをライン
ドライバ搭載のメモリ１０に送りこみ、しばらくしてか
らまた画面１フレーム分の表示データを送ることを示し
ている。つまりＣＰＵのメモリアクセスの帯域幅は、タ
イミングチャート２７で示されるバースト的に発生する
表示メモリアクセスの間のみ制限を受けるが、その割合
は液晶のリフレッシュを間引くことが可能となったた
め、大幅に減少している。
【００２１】図７は請求項３記載の液晶表示装置の構成
を示した図である。請求項２記載の液晶表示装置では、
表示データのラインドライバへの転送を間引いたが、そ
の間引きの間にＵＭＡメモリ領域の表示データが更新さ
れた場合、その更新は表示に反映されない場合がある。
請求項３記載の装置はその可能性を排除するため、ＣＰ
Ｕ１や他のバスマスターがＵＭＡメモリの表示データ保
管領域のデータを書き換えることを検出する手段、ＵＭ
Ａメモリアドレス領域を保持するレジスタ１１とアドレ
スコンパレータ１２を追加した。つまり、メモリバス４
に現れるメモリ書き込みサイクルの上位アドレスを、ア
ドレスコンパレータ１２が１１に保管されたアドレスと
比較し、一致した場合液晶コントローラ５に信号を出力
し、液晶コントローラ５はＵＭＡメモリ３から表示デー
タを読み出し、ラインドライバ搭載のメモリ１０に書き
込む。ただし、液晶コントローラ５とラインドライバ７
の間には、前述のＦＩＦＯ６を入れているため、液晶コ
ントローラ５のＵＭＡメモリ３からの読み出しタイミン
グと、ラインドライバ７へのＦＩＦＯ６の書き込みタイ
ミングの非同期化を図っている。
【００２２】図８は図７の装置の動作を説明したタイミ
ングチャートである。タイミングチャート３０のように
ＣＰＵ１からＵＭＡメモリ３への書き込みが発生する
と、タイミングチャート３１のようにアドレスコンパレ
ータ１２から信号が出力される。その信号を受け液晶コ
ントローラ５はタイミングチャート３２のようにＵＭＡ
メモリ３から表示データを読み出し、ＦＩＦＯ６へと書
き込む。タイミングチャート３３はＦＩＦＯ６が空にな
ってデータを液晶コントローラ５に要求しているタイミ
ングを示している。タイミングチャート３４はＦＩＦＯ
６からラインドライバ搭載メモリ１０への表示データの
書き込みタイミングを示している。
【００２３】図９は請求項４記載の液晶表示装置の構成
を示した図である。基本構成は請求項２記載の装置と似
ているが、ＣＰＵ１が液晶コントローラ５に明示的に表
示データの転送を指示する点で異なる。ソフトウェアが
画面１フレーム分、ないし部分的に書き換えを行った場
合、その作業終了をもって液晶パネルの表示更新を指令
することが可能となる。つまり、画面データの更新をソ
フトウェアが指示しない限り、液晶パネル９はラインド
ライバ搭載メモリ１０に保持された表示データを使って
画面のリフレッシュを行うことが可能となるので、メモ
リバス４のトラフィックを大幅に減らすことが可能とな
る。
【００２４】図１０は図９の装置の動作を説明したタイ
ミングチャートである。タイミングチャート３６のよう
にＣＰＵ１からソフトウェアでの指示が発生すると、そ
の信号を受け液晶コントローラ５はタイミングチャート
３７のようにＵＭＡメモリ３から表示データを読み出
し、ＦＩＦＯ６へと書き込む。タイミングチャート３８
はＦＩＦＯ６が空になってデータを液晶コントローラ５
に要求しているタイミングを示している。タイミングチ
ャート３９はＦＩＦＯ６からラインドライバ搭載メモリ
１０への表示データの書き込みタイミングを示してい
る。
【００２５】図１１は請求項５記載の液晶表示装置の構
成を示した図である。請求項１ないし請求項２では、Ｆ
ＩＦＯ６からのデータ要求はＦＩＦＯが空になったとき
に発生していたが、ＦＩＦＯがある程度の深さ、例えば
１２８ワードなど、になると、ある程度のワードまでＦ
ＩＦＯが空いてきた段階でデータ転送要求を出せば、Ｆ
ＩＦＯが空になってから初めて新しいデータを転送する
よりも待ち時間が短くなり、転送の効率が向上する。１
３はデータ転送を開始すべきＦＩＦＯの深さを管理する
レジスタで、１４はＦＩＦＯ６の空き具合と１３で保持
された値とを比較し、ＦＩＦＯ６の空きが一致したと
き、液晶コントローラ５にデータ転送開始を指示する。
【００２６】図１２は図１１の装置の動作を説明したタ
イミングチャートである。タイミングチャート４２のよ
うにＦＩＦＯコンパレータ１４がＦＩＦＯ６の空き状態
がプログラムされた値１３と一致したことを検出すると
液晶コントローラ５へ通知し、液晶コントローラ５はタ
イミングチャート４１のように、ＦＩＦＯ６が満杯にな
るまで表示データをＵＭＡメモリ３の表示データ領域か
ら読み出して書き込む。ＦＩＦＯ６はタイミングチャー
ト４３にあるように、ラインドライバ搭載のメモリ１０
に一気に表示データを転送する。
【００２７】図１３は請求項６記載の液晶表示装置の構
成を示した図である。請求項３記載の装置に、ダウンカ
ウンタ１５とダウンカウンタ１５の出力で制御可能なク
ロック発生器１６を追加した。ダウンカウンタ１５はア
ドレスコンパレータ１２の出力を監視し、一定期間該出
力が観測されないと値がゼロになり、クロック発生器１
６の出力を停止させる。つまり、ＣＰＵ１や他のバスマ
スターがＵＭＡメモリ３の表示データ領域への書き込み
がない場合、表示系の動作クロックを停止させ、表示に
係わる消費電力を低減させる。この場合、液晶パネル９
はラインドライバ搭載のメモリ１０に表示データが保持
されているので、そのデータを使って表示のリフレッシ
ュを行うので、表示には一切影響が出ない。表示クロッ
クの再開は、図に矢印１７にあるようにＣＰＵ１が明示
的に指示を出し、ダウンカウンタを初期値に戻すことで
行う。
【００２８】図１４は図１３の装置の動作を説明したタ
イミングチャートである。タイミングチャート４４はＣ
ＰＵ１がＵＭＡメモリ３の表示データ領域への書き込み
があることを示し、タイミングチャート４５は、該書き
込みをアドレスコンパレータ１２が検出していることを
示している。該検出があるまではダウンカウンタ１５は
カウントダウンを続け、該検出があるとダウンカウンタ
はリセットされ、また該検出がないとカウントダウンを
続け、値がゼロになることを、タイミングチャート４６
が表している。ダウンカウンタ１５の値がゼロになった
とき、タイミングチャート４７のようにダウンカウンタ
１５の出力が変化し、タイミングチャート４８にあるよ
うに表示クロックが停止する。
【００２９】図１５は請求項７記載の液晶表示装置の構
成を示した図である。請求項６記載の装置と基本構成は
同じであるが、クロック発生器１６の再開手段が異な
る。図１６を使いその動作を説明する。タイミングチャ
ート５４に示されるようにダウンカウンタ１５は停止し
ている状態にある。タイミングチャート５２にあるよう
にＣＰＵ１がＵＭＡメモリ３の表示データ領域への書き
込みを行うと、タイミングチャート５３のようにアドレ
スコンパレータ１２が出力信号を出し、該信号を受けダ
ウンカウンタ１５は初期値に戻り、クロック発生器１６
へ出していた停止信号を解除する。この動作は請求項７
にあるようなＣＰＵ１からの明示的な指示を必要としな
い。
【００３０】図１７は請求項８記載の液晶表示装置の構
成を示した図である。請求項３記載の装置と基本構成は
同じであるが、本発明はＦＩＦＯを有しない。図１８を
使いその動作を説明する。タイミングチャート６０は、
ＣＰＵ１がＵＭＡメモリ３の表示データ領域への書き込
みタイミングを示し、タイミングチャート６１はそれを
アドレスコンパレータ１２が検出しているところを示し
ている。液晶コントローラ５は検出の後一定時間経過
後、タイミングチャート６３にあるようにＵＭＡメモリ
３からの読み出しとラインドライバ搭載のメモリ１０へ
の書き込みを交互に行い、１フレーム分の表示データを
転送する。
【００３１】
【発明の効果】このように本発明の液晶表示装置は、Ｕ
ＭＡメモリを採用しながら、液晶表示への影響を与えず
にＣＰＵのＵＭＡメモリアクセス帯域幅の減少を抑制
し、また表示に伴う消費電力の減少に寄与することが可
能である。
【図面の簡単な説明】
【図１】従来の技術を説明した図。
【図２】従来の技術を用いた場合の、ＵＭＡメモリへの
アクセスタイミングを示した図。
【図３】請求項１記載の液晶表示装置を説明した図。
【図４】請求項１記載の液晶表示装置の、ＵＭＡメモリ
へのアクセスタイミングを示した図。
【図５】請求項２記載の液晶表示装置を説明した図。
【図６】請求項２記載の液晶表示装置の、ＵＭＡメモリ
へのアクセスタイミングを示した図。
【図７】請求項３記載の液晶表示装置を説明した図。
【図８】請求項３記載の液晶表示装置の、ＵＭＡメモリ
へのアクセスタイミングを示した図。
【図９】請求項４記載の液晶表示装置を説明した図。
【図１０】請求項４記載の液晶表示装置の、ＵＭＡメモ
リへのアクセスタイミングを示した図。
【図１１】請求項５記載の液晶表示装置を説明した図。
【図１２】請求項５記載の液晶表示装置の、ＵＭＡメモ
リへのアクセスタイミングを示した図。
【図１３】請求項６記載の液晶表示装置を説明した図。
【図１４】請求項６記載の液晶表示装置の、表示クロッ
クの動作を示した図。
【図１５】請求項７記載の液晶表示装置を説明した図。
【図１６】請求項７記載の液晶表示装置の、表示クロッ
クの動作を示した図。
【図１７】請求項８記載の液晶表示装置を説明した図。
【図１８】請求項８記載の液晶表示装置の、ＵＭＡメモ
リへのアクセスタイミングを示した図。
【符号の説明】
１ ＣＰＵ ２ ＣＰＵインターフェイス ３ ＵＭＡメモリ ４ メモリバス ５ 液晶コントローラ ６ ＦＩＦＯ ７ ラインドライバ ８ コモンドライバ ９ 液晶パネル １０ ラインドライバ搭載メモリ １１ ＵＭＡメモリのうち表示メモリアドレス領域を保
持するジスタ １２ アドレスコンパレータ １３ ＦＩＦＯのデータの深さを管理するレジスタ １４ ＦＩＦＯの空き具合を監視するコンパレータ １５ ダウンカウンタ １６ 表示クロック発生器 １７ 表示クロック再開の指示
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚田 克巳 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 三浦 弘綱 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 2H093 NC11 NC28 NC50 ND39 5C006 AC21 AF03 AF04 AF44 BB11 BF02 BF16 FA44 FA47 5C080 AA10 BB05 DD22 DD26 EE26 FF12 GG02 GG15 GG17 JJ02 JJ04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 コモン駆動用ドライバと、ライン駆動用
    ドライバとを備えた液晶表示パネル（以下液晶表示パネ
    ルと呼ぶ）と、 液晶表示パネルに表示用データを送る手段（以下液晶コ
    ントローラと呼ぶ）と、 データを保持する半導体メモリと、 中央演算処理装置（以下ＣＰＵと呼ぶ）とのインターフ
    ェイス手段とを備えた液晶表示装置において、 該半導体メモリが、ＣＰＵの実行用コードとデータと、
    該液晶コントローラ用の表示データを保持し（以下、Ｕ
    ＭＡメモリと呼ぶ）、 かつ、 該液晶コントローラが複数ワードの深さのＦＩＦＯを持
    ち、該ＵＭＡメモリ内の画像表示用メモリ領域から読み
    出した表示用データを該ＦＩＦＯに書きこみ、該液晶パ
    ネルの必要とするタイミングでＦＩＦＯから表示用デー
    タを送ることにより、表示用データを該ＵＭＡ領域から
    読み出すタイミングと、該液晶パネルに表示用データを
    伝送するタイミングを非同期化し、ＵＭＡメモリの帯域
    の有効利用を図れることを特徴とする、液晶表示装置。
  2. 【請求項２】 請求項１記載の液晶表示装置において、 該ライン駆動用ドライバが表示データ記憶用メモリを搭
    載し、液晶パネル自身で表示のリフレッシュができるこ
    とで、ＵＭＡメモリバスの帯域幅の減少を押さえること
    を特徴とする、液晶表示装置。
  3. 【請求項３】 請求項２記載の液晶表示装置において、 該液晶コントローラが、複数ワードの深さのＦＩＦＯを
    持ち、該半導体メモリ内のＵＭＡ領域に設定された画像
    表示用メモリ領域のデータが書き換えられることを検出
    し、該半導体メモリから表示用データを取得し、該表示
    用データを該ＦＩＦＯに書き込み、該液晶パネルの必要
    とするタイミングで該ＦＩＦＯから該表示用データを送
    ることにより、表示用データをＵＭＡ領域から読み出す
    タイミングと、液晶パネルに表示用データを伝送するタ
    イミングの非同期化を図れることを特徴とする、液晶表
    示装置。
  4. 【請求項４】 請求項２記載の液晶表示装置において、 該液晶コントローラが、複数ワードの深さのＦＩＦＯを
    持ち、ソフトウェアの指示により、該半導体メモリから
    表示用データを取得し、該表示用データを該ＦＩＦＯに
    書き込み、該液晶パネルの必要とするタイミングで該Ｆ
    ＩＦＯから該表示用データを送ることにより、表示用デ
    ータをＵＭＡ領域から読み出すタイミングと、液晶パネ
    ルに表示用データを伝送するタイミングの非同期化を図
    れることを特徴とする、液晶表示装置。
  5. 【請求項５】 請求項３記載の液晶表示装置において、 該液晶コントローラが保有する複数ワードの深さのＦＩ
    ＦＯの空き状況を監視する手段と、該ＦＩＦＯのしきい
    値をプログラムするレジスタを持ち、該レジスタに書き
    込まれた値と該ＦＩＦＯの空き状況が一致する状況にな
    ったときに、該液晶コントローラが該ＵＭＡメモリ内の
    画像表示用メモリ領域から、表示用データを読み出し、
    該ＦＩＦＯに書きこむことを特徴とする、液晶表示装
    置。
  6. 【請求項６】 請求項３記載の液晶表示装置において、 該半導体メモリ内のＵＭＡ領域に設定された、画像表示
    用メモリ領域のデータの書き換えが一定時間以上発生し
    ないとき、該液晶コントローラの動作クロック（以下、
    表示用クロックと呼ぶ）を停止させ、低消費電力モード
    に入りつつ、表示を持続させられることを特徴とする、
    液晶表示装置。
  7. 【請求項７】 請求項６記載の液晶表示装置において、 該半導体メモリ内のＵＭＡ領域に設定された、画像表示
    用メモリ領域へのデータ書き込み発生を検出して、前記
    表示用クロックを再開させることを特徴とする、液晶表
    示装置。
  8. 【請求項８】 コモン駆動用ドライバと、ライン駆動用
    ドライバとを備えた液晶表示パネルと、 液晶表示パネルに表示用データを送る手段と、 データを保持する半導体メモリと、 中央演算処理装置とのインターフェイス手段とを備えた
    液晶表示装置において、 該半導体メモリが、ＣＰＵの実行用コードとデータと、
    該液晶コントローラ用の表示データを保持し（ＵＭＡメ
    モリ）、該ライン駆動用ドライバが表示データ記憶用メ
    モリを搭載し、該液晶コントローラが、該半導体メモリ
    内のＵＭＡメモリに設定された画像表示用メモリ領域の
    データが書き換えられることを検出し、該半導体メモリ
    から表示用データを取得し、該表示用データを該ライン
    駆動用ドライバのメモリに書き込むことを特徴とする、
    液晶表示装置。
JP2001120222A 2001-04-18 2001-04-18 液晶表示装置 Withdrawn JP2002311918A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001120222A JP2002311918A (ja) 2001-04-18 2001-04-18 液晶表示装置
US10/124,628 US7116304B2 (en) 2001-04-18 2002-04-17 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120222A JP2002311918A (ja) 2001-04-18 2001-04-18 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2002311918A true JP2002311918A (ja) 2002-10-25

Family

ID=18970303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120222A Withdrawn JP2002311918A (ja) 2001-04-18 2001-04-18 液晶表示装置

Country Status (2)

Country Link
US (1) US7116304B2 (ja)
JP (1) JP2002311918A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517315A (ja) * 2003-01-09 2006-07-20 インテル コーポレイション プロセッサ電力状態を考慮するメモリコントローラ
JP2006527403A (ja) * 2003-06-13 2006-11-30 ノキア コーポレイション ディスプレイ装置とプロセッサとの間に改良ディスプレイ装置インターフェースを適合するための方法及び装置
JP2015176569A (ja) * 2014-03-18 2015-10-05 日本電気株式会社 情報処理装置、描画方法、及びプログラム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070148A (ja) * 2002-08-08 2004-03-04 Oki Electric Ind Co Ltd 液晶表示制御装置
FR2868854B1 (fr) * 2004-04-08 2006-08-04 Herve Rostan Procede et systeme pour gerer des objets multimedia a diffuser, au moyen d'une unite de traitement associee a un accelerateur multimedia
US20060082580A1 (en) * 2004-10-05 2006-04-20 Raymond Chow Method and apparatus for triggering frame updates
CN106293747A (zh) * 2016-08-12 2017-01-04 京东方科技集团股份有限公司 电子设备以及电子设备的驱动方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5576393A (en) * 1978-12-04 1980-06-09 Hitachi Ltd Matrix drive method for guestthostttype phase transfer liquid crystal
US4870406A (en) * 1987-02-12 1989-09-26 International Business Machines Corporation High resolution graphics display adapter
JPS63296093A (ja) 1987-05-28 1988-12-02 キヤノン株式会社 液晶表示型の電子機器
US5036317A (en) * 1988-08-22 1991-07-30 Tektronix, Inc. Flat panel apparatus for addressing optical data storage locations
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JP3430270B2 (ja) 1993-02-22 2003-07-28 カシオ計算機株式会社 表示制御装置
JPH07261709A (ja) 1994-03-24 1995-10-13 Matsushita Electric Ind Co Ltd 液晶表示方法
US6067098A (en) * 1994-11-16 2000-05-23 Interactive Silicon, Inc. Video/graphics controller which performs pointer-based display list video refresh operation
US5673416A (en) * 1995-06-07 1997-09-30 Seiko Epson Corporation Memory request and control unit including a mechanism for issuing and removing requests for memory access
JPH09297562A (ja) 1996-05-09 1997-11-18 Tamura Electric Works Ltd Ｌｃｄ表示装置
US6215497B1 (en) * 1998-08-12 2001-04-10 Monolithic System Technology, Inc. Method and apparatus for maximizing the random access bandwidth of a multi-bank DRAM in a computer graphics system
US6657634B1 (en) * 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
JP2001005632A (ja) 1999-06-18 2001-01-12 Matsushita Electric Ind Co Ltd Ｌｃｄコントロール回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517315A (ja) * 2003-01-09 2006-07-20 インテル コーポレイション プロセッサ電力状態を考慮するメモリコントローラ
JP2006527403A (ja) * 2003-06-13 2006-11-30 ノキア コーポレイション ディスプレイ装置とプロセッサとの間に改良ディスプレイ装置インターフェースを適合するための方法及び装置
JP2015176569A (ja) * 2014-03-18 2015-10-05 日本電気株式会社 情報処理装置、描画方法、及びプログラム

Also Published As

Publication number Publication date
US20020154130A1 (en) 2002-10-24
US7116304B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
US7245272B2 (en) Continuous graphics display for dual display devices during the processor non-responding period
KR101534474B1 (ko) 디스플레이 이미지의 선택적 갱신을 이용하는 플랫폼 전력 소비의 제어
US6836829B2 (en) Peripheral device interface chip cache and data synchronization method
US20070297433A1 (en) Method and apparatus for double buffering
JP3083565B2 (ja) タイママネージャ
EP1399816A2 (en) Apparatus, method and system with a graphics-rendering engine having a graphics context manager
CN114661368B (zh) 一种芯片及其启动方法
JP4350808B2 (ja) バースト・ダイレクトメモリアクセスを備えた表示制御装置を有するデータ処理システム、および同システムにおいて命令を周期的に供給する方法
JP2002311918A (ja) 液晶表示装置
JP3444154B2 (ja) メモリアクセス制御回路
JPH06214945A (ja) コンピュータシステム及び情報の高速転送方法
JPH09297562A (ja) Ｌｃｄ表示装置
JP2003122335A (ja) 表示制御装置
JP3438503B2 (ja) 表示制御装置
JPH11312138A (ja) 割込み制御システム及びその制御方法
JP2003281083A (ja) バスコントロール回路
JP4416575B2 (ja) メモリ制御方法及びメモリ制御装置
JP2002259229A (ja) メモリデータ誤り訂正方式
JP2001243170A (ja) データ転送装置
JPH09212134A (ja) 液晶表示装置
JP2001175544A (ja) 情報通信装置および情報通信方法
JP2582417Y2 (ja) マイクロコンピュータ
JP2003131624A (ja) 表示制御装置
JPH1195975A (ja) 表示装置
JP2002091899A (ja) データ転送制御装置およびデータ転送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060217