JP2002311918A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002311918A JP2002311918A JP2001120222A JP2001120222A JP2002311918A JP 2002311918 A JP2002311918 A JP 2002311918A JP 2001120222 A JP2001120222 A JP 2001120222A JP 2001120222 A JP2001120222 A JP 2001120222A JP 2002311918 A JP2002311918 A JP 2002311918A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- memory
- data
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Memory System (AREA)
Abstract
モリアクセス帯域幅が制限され、システム全体の性能が
落ち込む。また表示にかかるメモリアクセスが常に発生
するためシステム全体の消費電力が増大する。 【解決手段】 UMAメモリ内の画像表示用メモリ領域
から読み出した表示用データをFIFOに書きこみ、液
晶パネルの必要とするタイミングでFIFOから表示用
データを送ることにより、表示用データをUMA領域か
ら読み出すタイミングと、液晶パネルに表示用データを
伝送するタイミングを非同期化した。また表示用データ
領域への書き込みがなされたことを検出して、フレーム
1画面分の表示データを液晶パネルに送付することで、
UMAにかかるCPUのメモリアクセス帯域幅の減少を
防ぐとともに、表示システム全体の消費電力低減を実現
した。
Description
PUの実行コードやデータの記憶用メモリを兼用した、
いわゆる、Unified Memory Architecture (UMA) を
用いた、液晶表示装置に関する。特に、液晶パネルのラ
イン駆動用ドライバにメモリを搭載し、液晶コントロー
ラの表示用メモリにUMAを採用した、液晶表示装置に
関する。
ようにUMA構成をとるものも見られたが、液晶表示の
リフレッシュに同期させて表示用データを転送しなけれ
ばならず、UMAメモリの接続されたバスの帯域をある
程度占有していた。図1の矢印は、表示に関するデータ
の流れを示したものである。
ムの実行とともに、表示用データの保管場所としても使
用する。液晶コントローラ5は、CPUインターフェイ
ス2を介してUMAメモリ3にアクセスして表示用デー
タを読み出し、液晶のライン駆動用ドライバ7に送る。
液晶パネル9はラインドライバ7とコモンドライバ8を
使って表示を行う。
ライバ7の要求するタイミングに合わせてデータを書き
込まなければならない。表示のためのメモリアクセス
は、CPUや他のバスマスターと同じメモリバス4を使
用するが、表示を最優先させないと表示にちらつきが発
生するので、CPUや他のバスマスターはその間待ちの
状態となる。そのタイミングを図2に示した。
MAメモリ3へアクセス可能な期間を示した。タイミン
グチャート21は、液晶コントローラ5がUMAメモリ
3へ定期的にアクセスするタイミングを示した。液晶表
示のリフレッシュが50Hzの場合、表示データのアク
セスは20msおきに発生する。その結果、CPU1が
UMAメモリ3へアクセスできる期間が分断されてい
る。
メモリを使った表示装置では、CPUや他のバスマスタ
ーがメモリバスを使用する帯域幅が制限され、動画処理
のように頻繁にメモリをアクセスするようなアプリケー
ションの動作に、しばしば支障を来すことがあった。
少の影響を下げつつ、表示を効率的に行い、かつ、表示
にかかる全体の消費電力の低減を図ることを目的とす
る。
め、本発明の液晶表示装置は、コモン駆動用ドライバ
と、ライン駆動用ドライバとを備えた液晶表示パネル
と、液晶表示パネルに表示用データを送る手段と、デー
タを保持する半導体メモリと、中央演算処理装置とのイ
ンターフェイス手段とを備え、該半導体メモリが、CP
Uの実行用コードとデータと、該液晶コントローラ用の
表示データを保持し、かつ、該液晶コントローラが複数
ワードの深さのFIFOを持ち、該UMAメモリ内の画
像表示用メモリ領域から読み出した表示用データを該F
IFOに書きこみ、該液晶パネルの必要とするタイミン
グでFIFOから表示用データを送ることにより、表示
用データを該UMA領域から読み出すタイミングと、該
液晶パネルに表示用データを伝送するタイミングを非同
期化し、UMAメモリの帯域の有効利用を図れ、かつ表
示にかかる全体の消費電力の低減を図れることを特徴と
する。
タ記憶用メモリを搭載し、液晶パネル自身で表示のリフ
レッシュができることで、UMAメモリバスの帯域幅の
減少を押さえることを特徴とする。
の深さのFIFOを持ち、該半導体メモリ内のUMA領
域に設定された画像表示用メモリ領域のデータが書き換
えられることを検出し、該半導体メモリから表示用デー
タを取得し、該表示用データを該FIFOに書き込み、
該液晶パネルの必要とするタイミングで該FIFOから
該表示用データを送ることにより、表示用データをUM
A領域から読み出すタイミングと、液晶パネルに表示用
データを伝送するタイミングの非同期化を図れることを
特徴とする。
の深さのFIFOを持ち、ソフトウェアの指示により、
該半導体メモリから表示用データを取得し、該表示用デ
ータを該FIFOに書き込み、該液晶パネルの必要とす
るタイミングで該FIFOから該表示用データを送るこ
とにより、表示用データをUMA領域から読み出すタイ
ミングと、液晶パネルに表示用データを伝送するタイミ
ングの非同期化を図れることを特徴とする。
ワードの深さのFIFOの空き状況を監視する手段と、
該FIFOのしきい値をプログラムするレジスタを持
ち、該レジスタに書き込まれた値と該FIFOの空き状
況が一致する状況になったときに、該液晶コントローラ
が該UMAメモリ内の画像表示用メモリ領域から、表示
用データを読み出し、該FIFOに書きこむことを特徴
とする。
定された、画像表示用メモリ領域のデータの書き換えが
一定時間以上発生しないとき、該液晶コントローラの動
作クロックを停止させ、低消費電力モードに入りつつ、
表示を持続させられることを特徴とする。
定された、画像表示用メモリ領域へのデータ書き込み発
生を検出して、前記表示用クロックを再開させることを
特徴とする。
該ライン駆動用ドライバが表示データ記憶用メモリを搭
載する場合、該液晶コントローラが、該半導体メモリ内
のUMAメモリに設定された画像表示用メモリ領域のデ
ータが書き換えられることを検出し、該半導体メモリか
ら表示用データを取得して、該表示用データを該ライン
駆動用ドライバのメモリに書き込むことを特徴とする。
いて、図面を参照しつつ詳細に説明する。
を示した図である。従来の構成を示した図1に対して、
FIFO6を追加して、液晶コントローラ5のUMAメ
モリ3への読み出しサイクルと、ラインドライバ7への
書き込みタイミングを切り離すことが可能となってい
る。
ングチャートである。FIFO6は複数ワードの深さを
持つが、中身が空の場合、タイミングチャート24のよ
うに、液晶コントローラ5にデータ要求を発する。液晶
コントローラ5はその要求に合わせてUMAメモリ3か
らデータを読み出し、ラインドライバ7へデータをタイ
ミングチャート25のように書き込む。つまり液晶コン
トローラは、FIFOのワードの深さ分だけまとまって
表示データを取りこめるので、CPUのメモリアクセス
を分断する機会が減少し、CPUのメモリ帯域の減少を
少なくすることが可能となる。
を示した図である。図3の装置のラインドライバ7にメ
モリ10を搭載していることで、液晶コントローラ5の
UMAメモリ3へのアクセス頻度を更に低下させること
が可能となっている。
ングチャートである。液晶パネル9は、表示に必要なデ
ータをメモリ10に記憶しているので、そのデータを使
ってリフレッシュすることが可能である。つまりリフレ
ッシュサイクルよりも間引いたタイミングで表示データ
を取りこんでも、表示にちらつきが発生することがな
い。例えばリフレッシュ50Hzの場合、その4分の1
の15Hzで表示データを液晶パネルに送り込んでも、
表示にちらつきが出ないのである。タイミングチャート
28、29は、FIFO6からのデータ要求が画面1フ
レーム分続き、画面1フレーム分の表示データをライン
ドライバ搭載のメモリ10に送りこみ、しばらくしてか
らまた画面1フレーム分の表示データを送ることを示し
ている。つまりCPUのメモリアクセスの帯域幅は、タ
イミングチャート27で示されるバースト的に発生する
表示メモリアクセスの間のみ制限を受けるが、その割合
は液晶のリフレッシュを間引くことが可能となったた
め、大幅に減少している。
を示した図である。請求項2記載の液晶表示装置では、
表示データのラインドライバへの転送を間引いたが、そ
の間引きの間にUMAメモリ領域の表示データが更新さ
れた場合、その更新は表示に反映されない場合がある。
請求項3記載の装置はその可能性を排除するため、CP
U1や他のバスマスターがUMAメモリの表示データ保
管領域のデータを書き換えることを検出する手段、UM
Aメモリアドレス領域を保持するレジスタ11とアドレ
スコンパレータ12を追加した。つまり、メモリバス4
に現れるメモリ書き込みサイクルの上位アドレスを、ア
ドレスコンパレータ12が11に保管されたアドレスと
比較し、一致した場合液晶コントローラ5に信号を出力
し、液晶コントローラ5はUMAメモリ3から表示デー
タを読み出し、ラインドライバ搭載のメモリ10に書き
込む。ただし、液晶コントローラ5とラインドライバ7
の間には、前述のFIFO6を入れているため、液晶コ
ントローラ5のUMAメモリ3からの読み出しタイミン
グと、ラインドライバ7へのFIFO6の書き込みタイ
ミングの非同期化を図っている。
ングチャートである。タイミングチャート30のように
CPU1からUMAメモリ3への書き込みが発生する
と、タイミングチャート31のようにアドレスコンパレ
ータ12から信号が出力される。その信号を受け液晶コ
ントローラ5はタイミングチャート32のようにUMA
メモリ3から表示データを読み出し、FIFO6へと書
き込む。タイミングチャート33はFIFO6が空にな
ってデータを液晶コントローラ5に要求しているタイミ
ングを示している。タイミングチャート34はFIFO
6からラインドライバ搭載メモリ10への表示データの
書き込みタイミングを示している。
を示した図である。基本構成は請求項2記載の装置と似
ているが、CPU1が液晶コントローラ5に明示的に表
示データの転送を指示する点で異なる。ソフトウェアが
画面1フレーム分、ないし部分的に書き換えを行った場
合、その作業終了をもって液晶パネルの表示更新を指令
することが可能となる。つまり、画面データの更新をソ
フトウェアが指示しない限り、液晶パネル9はラインド
ライバ搭載メモリ10に保持された表示データを使って
画面のリフレッシュを行うことが可能となるので、メモ
リバス4のトラフィックを大幅に減らすことが可能とな
る。
ミングチャートである。タイミングチャート36のよう
にCPU1からソフトウェアでの指示が発生すると、そ
の信号を受け液晶コントローラ5はタイミングチャート
37のようにUMAメモリ3から表示データを読み出
し、FIFO6へと書き込む。タイミングチャート38
はFIFO6が空になってデータを液晶コントローラ5
に要求しているタイミングを示している。タイミングチ
ャート39はFIFO6からラインドライバ搭載メモリ
10への表示データの書き込みタイミングを示してい
る。
成を示した図である。請求項1ないし請求項2では、F
IFO6からのデータ要求はFIFOが空になったとき
に発生していたが、FIFOがある程度の深さ、例えば
128ワードなど、になると、ある程度のワードまでF
IFOが空いてきた段階でデータ転送要求を出せば、F
IFOが空になってから初めて新しいデータを転送する
よりも待ち時間が短くなり、転送の効率が向上する。1
3はデータ転送を開始すべきFIFOの深さを管理する
レジスタで、14はFIFO6の空き具合と13で保持
された値とを比較し、FIFO6の空きが一致したと
き、液晶コントローラ5にデータ転送開始を指示する。
イミングチャートである。タイミングチャート42のよ
うにFIFOコンパレータ14がFIFO6の空き状態
がプログラムされた値13と一致したことを検出すると
液晶コントローラ5へ通知し、液晶コントローラ5はタ
イミングチャート41のように、FIFO6が満杯にな
るまで表示データをUMAメモリ3の表示データ領域か
ら読み出して書き込む。FIFO6はタイミングチャー
ト43にあるように、ラインドライバ搭載のメモリ10
に一気に表示データを転送する。
成を示した図である。請求項3記載の装置に、ダウンカ
ウンタ15とダウンカウンタ15の出力で制御可能なク
ロック発生器16を追加した。ダウンカウンタ15はア
ドレスコンパレータ12の出力を監視し、一定期間該出
力が観測されないと値がゼロになり、クロック発生器1
6の出力を停止させる。つまり、CPU1や他のバスマ
スターがUMAメモリ3の表示データ領域への書き込み
がない場合、表示系の動作クロックを停止させ、表示に
係わる消費電力を低減させる。この場合、液晶パネル9
はラインドライバ搭載のメモリ10に表示データが保持
されているので、そのデータを使って表示のリフレッシ
ュを行うので、表示には一切影響が出ない。表示クロッ
クの再開は、図に矢印17にあるようにCPU1が明示
的に指示を出し、ダウンカウンタを初期値に戻すことで
行う。
イミングチャートである。タイミングチャート44はC
PU1がUMAメモリ3の表示データ領域への書き込み
があることを示し、タイミングチャート45は、該書き
込みをアドレスコンパレータ12が検出していることを
示している。該検出があるまではダウンカウンタ15は
カウントダウンを続け、該検出があるとダウンカウンタ
はリセットされ、また該検出がないとカウントダウンを
続け、値がゼロになることを、タイミングチャート46
が表している。ダウンカウンタ15の値がゼロになった
とき、タイミングチャート47のようにダウンカウンタ
15の出力が変化し、タイミングチャート48にあるよ
うに表示クロックが停止する。
成を示した図である。請求項6記載の装置と基本構成は
同じであるが、クロック発生器16の再開手段が異な
る。図16を使いその動作を説明する。タイミングチャ
ート54に示されるようにダウンカウンタ15は停止し
ている状態にある。タイミングチャート52にあるよう
にCPU1がUMAメモリ3の表示データ領域への書き
込みを行うと、タイミングチャート53のようにアドレ
スコンパレータ12が出力信号を出し、該信号を受けダ
ウンカウンタ15は初期値に戻り、クロック発生器16
へ出していた停止信号を解除する。この動作は請求項7
にあるようなCPU1からの明示的な指示を必要としな
い。
成を示した図である。請求項3記載の装置と基本構成は
同じであるが、本発明はFIFOを有しない。図18を
使いその動作を説明する。タイミングチャート60は、
CPU1がUMAメモリ3の表示データ領域への書き込
みタイミングを示し、タイミングチャート61はそれを
アドレスコンパレータ12が検出しているところを示し
ている。液晶コントローラ5は検出の後一定時間経過
後、タイミングチャート63にあるようにUMAメモリ
3からの読み出しとラインドライバ搭載のメモリ10へ
の書き込みを交互に行い、1フレーム分の表示データを
転送する。
MAメモリを採用しながら、液晶表示への影響を与えず
にCPUのUMAメモリアクセス帯域幅の減少を抑制
し、また表示に伴う消費電力の減少に寄与することが可
能である。
アクセスタイミングを示した図。
へのアクセスタイミングを示した図。
へのアクセスタイミングを示した図。
へのアクセスタイミングを示した図。
リへのアクセスタイミングを示した図。
リへのアクセスタイミングを示した図。
クの動作を示した図。
クの動作を示した図。
リへのアクセスタイミングを示した図。
持するジスタ 12 アドレスコンパレータ 13 FIFOのデータの深さを管理するレジスタ 14 FIFOの空き具合を監視するコンパレータ 15 ダウンカウンタ 16 表示クロック発生器 17 表示クロック再開の指示
Claims (8)
- 【請求項1】 コモン駆動用ドライバと、ライン駆動用
ドライバとを備えた液晶表示パネル(以下液晶表示パネ
ルと呼ぶ)と、 液晶表示パネルに表示用データを送る手段(以下液晶コ
ントローラと呼ぶ)と、 データを保持する半導体メモリと、 中央演算処理装置(以下CPUと呼ぶ)とのインターフ
ェイス手段とを備えた液晶表示装置において、 該半導体メモリが、CPUの実行用コードとデータと、
該液晶コントローラ用の表示データを保持し(以下、U
MAメモリと呼ぶ)、 かつ、 該液晶コントローラが複数ワードの深さのFIFOを持
ち、該UMAメモリ内の画像表示用メモリ領域から読み
出した表示用データを該FIFOに書きこみ、該液晶パ
ネルの必要とするタイミングでFIFOから表示用デー
タを送ることにより、表示用データを該UMA領域から
読み出すタイミングと、該液晶パネルに表示用データを
伝送するタイミングを非同期化し、UMAメモリの帯域
の有効利用を図れることを特徴とする、液晶表示装置。 - 【請求項2】 請求項1記載の液晶表示装置において、 該ライン駆動用ドライバが表示データ記憶用メモリを搭
載し、液晶パネル自身で表示のリフレッシュができるこ
とで、UMAメモリバスの帯域幅の減少を押さえること
を特徴とする、液晶表示装置。 - 【請求項3】 請求項2記載の液晶表示装置において、 該液晶コントローラが、複数ワードの深さのFIFOを
持ち、該半導体メモリ内のUMA領域に設定された画像
表示用メモリ領域のデータが書き換えられることを検出
し、該半導体メモリから表示用データを取得し、該表示
用データを該FIFOに書き込み、該液晶パネルの必要
とするタイミングで該FIFOから該表示用データを送
ることにより、表示用データをUMA領域から読み出す
タイミングと、液晶パネルに表示用データを伝送するタ
イミングの非同期化を図れることを特徴とする、液晶表
示装置。 - 【請求項4】 請求項2記載の液晶表示装置において、 該液晶コントローラが、複数ワードの深さのFIFOを
持ち、ソフトウェアの指示により、該半導体メモリから
表示用データを取得し、該表示用データを該FIFOに
書き込み、該液晶パネルの必要とするタイミングで該F
IFOから該表示用データを送ることにより、表示用デ
ータをUMA領域から読み出すタイミングと、液晶パネ
ルに表示用データを伝送するタイミングの非同期化を図
れることを特徴とする、液晶表示装置。 - 【請求項5】 請求項3記載の液晶表示装置において、 該液晶コントローラが保有する複数ワードの深さのFI
FOの空き状況を監視する手段と、該FIFOのしきい
値をプログラムするレジスタを持ち、該レジスタに書き
込まれた値と該FIFOの空き状況が一致する状況にな
ったときに、該液晶コントローラが該UMAメモリ内の
画像表示用メモリ領域から、表示用データを読み出し、
該FIFOに書きこむことを特徴とする、液晶表示装
置。 - 【請求項6】 請求項3記載の液晶表示装置において、 該半導体メモリ内のUMA領域に設定された、画像表示
用メモリ領域のデータの書き換えが一定時間以上発生し
ないとき、該液晶コントローラの動作クロック(以下、
表示用クロックと呼ぶ)を停止させ、低消費電力モード
に入りつつ、表示を持続させられることを特徴とする、
液晶表示装置。 - 【請求項7】 請求項6記載の液晶表示装置において、 該半導体メモリ内のUMA領域に設定された、画像表示
用メモリ領域へのデータ書き込み発生を検出して、前記
表示用クロックを再開させることを特徴とする、液晶表
示装置。 - 【請求項8】 コモン駆動用ドライバと、ライン駆動用
ドライバとを備えた液晶表示パネルと、 液晶表示パネルに表示用データを送る手段と、 データを保持する半導体メモリと、 中央演算処理装置とのインターフェイス手段とを備えた
液晶表示装置において、 該半導体メモリが、CPUの実行用コードとデータと、
該液晶コントローラ用の表示データを保持し(UMAメ
モリ)、該ライン駆動用ドライバが表示データ記憶用メ
モリを搭載し、該液晶コントローラが、該半導体メモリ
内のUMAメモリに設定された画像表示用メモリ領域の
データが書き換えられることを検出し、該半導体メモリ
から表示用データを取得し、該表示用データを該ライン
駆動用ドライバのメモリに書き込むことを特徴とする、
液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001120222A JP2002311918A (ja) | 2001-04-18 | 2001-04-18 | 液晶表示装置 |
US10/124,628 US7116304B2 (en) | 2001-04-18 | 2002-04-17 | Liquid crystal display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001120222A JP2002311918A (ja) | 2001-04-18 | 2001-04-18 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002311918A true JP2002311918A (ja) | 2002-10-25 |
Family
ID=18970303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001120222A Withdrawn JP2002311918A (ja) | 2001-04-18 | 2001-04-18 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7116304B2 (ja) |
JP (1) | JP2002311918A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517315A (ja) * | 2003-01-09 | 2006-07-20 | インテル コーポレイション | プロセッサ電力状態を考慮するメモリコントローラ |
JP2006527403A (ja) * | 2003-06-13 | 2006-11-30 | ノキア コーポレイション | ディスプレイ装置とプロセッサとの間に改良ディスプレイ装置インターフェースを適合するための方法及び装置 |
JP2015176569A (ja) * | 2014-03-18 | 2015-10-05 | 日本電気株式会社 | 情報処理装置、描画方法、及びプログラム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004070148A (ja) * | 2002-08-08 | 2004-03-04 | Oki Electric Ind Co Ltd | 液晶表示制御装置 |
FR2868854B1 (fr) * | 2004-04-08 | 2006-08-04 | Herve Rostan | Procede et systeme pour gerer des objets multimedia a diffuser, au moyen d'une unite de traitement associee a un accelerateur multimedia |
US20060082580A1 (en) * | 2004-10-05 | 2006-04-20 | Raymond Chow | Method and apparatus for triggering frame updates |
CN106293747A (zh) * | 2016-08-12 | 2017-01-04 | 京东方科技集团股份有限公司 | 电子设备以及电子设备的驱动方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5576393A (en) * | 1978-12-04 | 1980-06-09 | Hitachi Ltd | Matrix drive method for guestthostttype phase transfer liquid crystal |
US4870406A (en) * | 1987-02-12 | 1989-09-26 | International Business Machines Corporation | High resolution graphics display adapter |
JPS63296093A (ja) | 1987-05-28 | 1988-12-02 | キヤノン株式会社 | 液晶表示型の電子機器 |
US5036317A (en) * | 1988-08-22 | 1991-07-30 | Tektronix, Inc. | Flat panel apparatus for addressing optical data storage locations |
JP3582082B2 (ja) | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
JP3430270B2 (ja) | 1993-02-22 | 2003-07-28 | カシオ計算機株式会社 | 表示制御装置 |
JPH07261709A (ja) | 1994-03-24 | 1995-10-13 | Matsushita Electric Ind Co Ltd | 液晶表示方法 |
US6067098A (en) * | 1994-11-16 | 2000-05-23 | Interactive Silicon, Inc. | Video/graphics controller which performs pointer-based display list video refresh operation |
US5673416A (en) * | 1995-06-07 | 1997-09-30 | Seiko Epson Corporation | Memory request and control unit including a mechanism for issuing and removing requests for memory access |
JPH09297562A (ja) | 1996-05-09 | 1997-11-18 | Tamura Electric Works Ltd | Lcd表示装置 |
US6215497B1 (en) * | 1998-08-12 | 2001-04-10 | Monolithic System Technology, Inc. | Method and apparatus for maximizing the random access bandwidth of a multi-bank DRAM in a computer graphics system |
US6657634B1 (en) * | 1999-02-25 | 2003-12-02 | Ati International Srl | Dynamic graphics and/or video memory power reducing circuit and method |
JP2001005632A (ja) | 1999-06-18 | 2001-01-12 | Matsushita Electric Ind Co Ltd | Lcdコントロール回路 |
-
2001
- 2001-04-18 JP JP2001120222A patent/JP2002311918A/ja not_active Withdrawn
-
2002
- 2002-04-17 US US10/124,628 patent/US7116304B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517315A (ja) * | 2003-01-09 | 2006-07-20 | インテル コーポレイション | プロセッサ電力状態を考慮するメモリコントローラ |
JP2006527403A (ja) * | 2003-06-13 | 2006-11-30 | ノキア コーポレイション | ディスプレイ装置とプロセッサとの間に改良ディスプレイ装置インターフェースを適合するための方法及び装置 |
JP2015176569A (ja) * | 2014-03-18 | 2015-10-05 | 日本電気株式会社 | 情報処理装置、描画方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20020154130A1 (en) | 2002-10-24 |
US7116304B2 (en) | 2006-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245272B2 (en) | Continuous graphics display for dual display devices during the processor non-responding period | |
KR101534474B1 (ko) | 디스플레이 이미지의 선택적 갱신을 이용하는 플랫폼 전력 소비의 제어 | |
US6836829B2 (en) | Peripheral device interface chip cache and data synchronization method | |
US20070297433A1 (en) | Method and apparatus for double buffering | |
JP3083565B2 (ja) | タイママネージャ | |
EP1399816A2 (en) | Apparatus, method and system with a graphics-rendering engine having a graphics context manager | |
CN114661368B (zh) | 一种芯片及其启动方法 | |
JP4350808B2 (ja) | バースト・ダイレクトメモリアクセスを備えた表示制御装置を有するデータ処理システム、および同システムにおいて命令を周期的に供給する方法 | |
JP2002311918A (ja) | 液晶表示装置 | |
JP3444154B2 (ja) | メモリアクセス制御回路 | |
JPH06214945A (ja) | コンピュータシステム及び情報の高速転送方法 | |
JPH09297562A (ja) | Lcd表示装置 | |
JP2003122335A (ja) | 表示制御装置 | |
JP3438503B2 (ja) | 表示制御装置 | |
JPH11312138A (ja) | 割込み制御システム及びその制御方法 | |
JP2003281083A (ja) | バスコントロール回路 | |
JP4416575B2 (ja) | メモリ制御方法及びメモリ制御装置 | |
JP2002259229A (ja) | メモリデータ誤り訂正方式 | |
JP2001243170A (ja) | データ転送装置 | |
JPH09212134A (ja) | 液晶表示装置 | |
JP2001175544A (ja) | 情報通信装置および情報通信方法 | |
JP2582417Y2 (ja) | マイクロコンピュータ | |
JP2003131624A (ja) | 表示制御装置 | |
JPH1195975A (ja) | 表示装置 | |
JP2002091899A (ja) | データ転送制御装置およびデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060217 |