JP2002311908A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JP2002311908A JP2002311908A JP2001115373A JP2001115373A JP2002311908A JP 2002311908 A JP2002311908 A JP 2002311908A JP 2001115373 A JP2001115373 A JP 2001115373A JP 2001115373 A JP2001115373 A JP 2001115373A JP 2002311908 A JP2002311908 A JP 2002311908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- signal line
- operation mode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 保持回路付アクティブマトリクス型表示装置
の動作を確実にする。 【解決手段】 各画素毎に映像信号を保持する保持回路
１１０を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。メモリ動作モード時にゲート信号
線５１もしくは／及びドレイン信号線６１を所定の電圧
に固定する。従って、ゲート信号線５１もしくは／及び
ドレイン信号線６１に接続されるトランジスタの誤動作
を防止することができる。ゲート信号線５１もしくは／
及びドレイン信号線６１に接続された接地トランジスタ
４０１、４０２をメモリ動作モード時にオンすることで
実現する。
の動作を確実にする。 【解決手段】 各画素毎に映像信号を保持する保持回路
１１０を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。メモリ動作モード時にゲート信号
線５１もしくは／及びドレイン信号線６１を所定の電圧
に固定する。従って、ゲート信号線５１もしくは／及び
ドレイン信号線６１に接続されるトランジスタの誤動作
を防止することができる。ゲート信号線５１もしくは／
及びドレイン信号線６１に接続された接地トランジスタ
４０１、４０２をメモリ動作モード時にオンすることで
実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
【０００２】
【従来の技術】近年、表示装置は携帯可能な表示装置、
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。各表示画素にスタティック型メモリ（Static
Random Access Memory；ＳＲＡＭ）を備え、静止画像
を表示する液晶表示装置が特開平２０００−２８２１６
８号に開示されている。
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。各表示画素にスタティック型メモリ（Static
Random Access Memory；ＳＲＡＭ）を備え、静止画像
を表示する液晶表示装置が特開平２０００−２８２１６
８号に開示されている。
【０００３】図５に従来例に係る液晶表示装置（Liquid
Crystal Display；ＬＣＤ）の回路構成図を示す。液晶
表示パネル１００には、絶縁基板１０上に複数の画素電
極１７がマトリックス状に配置されている。そして、ゲ
ート信号を供給するゲートドライバ５０に接続された複
数のゲート信号線５１が一方向に配置されており、これ
らのゲート信号線５１と交差する方向に複数のドレイン
信号線６１が配置されている。
Crystal Display；ＬＣＤ）の回路構成図を示す。液晶
表示パネル１００には、絶縁基板１０上に複数の画素電
極１７がマトリックス状に配置されている。そして、ゲ
ート信号を供給するゲートドライバ５０に接続された複
数のゲート信号線５１が一方向に配置されており、これ
らのゲート信号線５１と交差する方向に複数のドレイン
信号線６１が配置されている。
【０００４】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
・・・，ＳＰｎがオンし、データ信号線６２のデータ信
号（アナログ映像信号又はデジタル映像信号）が供給さ
れる。
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
・・・，ＳＰｎがオンし、データ信号線６２のデータ信
号（アナログ映像信号又はデジタル映像信号）が供給さ
れる。
【０００５】ゲートドライバ５０は、あるゲート信号線
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
【０００６】以下、各画素の詳細な構成について説明す
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。
【０００７】これにより、後述する通常動作モードであ
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。
【０００８】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７１のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
補助容量８５は所定の面積を有して対向する１組の電極
によって構成され、その一方の電極は画素選択ＴＦＴ７
１と一体の半導体層、他方の電極は補助容量線８７であ
る。補助容量線８７は、行方向の複数画素で連結されて
おり、電圧VSCが印加されている。
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７１のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
補助容量８５は所定の面積を有して対向する１組の電極
によって構成され、その一方の電極は画素選択ＴＦＴ７
１と一体の半導体層、他方の電極は補助容量線８７であ
る。補助容量線８７は、行方向の複数画素で連結されて
おり、電圧VSCが印加されている。
【０００９】この補助容量８５と画素電極１７との間に
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４０の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４０の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
【００１０】また、画素選択回路７０のＴＦＴ７２と画
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するＳＲＡＭを構成している。
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するＳＲＡＭを構成している。
【００１１】また、信号選択回路１２０は、２つのイン
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
【００１２】ここで、ＴＦＴ１２１がオンすると直流電
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２２がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４
５、コンタクト１６を介して、液晶の画素電極１７に供
給される。回路選択ＴＦＴ４２がオンし、保持回路１１
０に保持されたデータに基づいて表示をする動作モード
をメモリモードもしくはデジタル動作モードと呼ぶ。
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２２がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４
５、コンタクト１６を介して、液晶の画素電極１７に供
給される。回路選択ＴＦＴ４２がオンし、保持回路１１
０に保持されたデータに基づいて表示をする動作モード
をメモリモードもしくはデジタル動作モードと呼ぶ。
【００１３】上述した構成を要約すれば、画素選択素子
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの表示画素内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの表示画素内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
【００１４】次に、液晶パネル１００の周辺回路につい
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、駆動信号発生回路９
１、昇圧回路９２、電圧生成回路９３が設けられてい
る。外付け回路基板９０には電池９５が接続されてい
る。
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、駆動信号発生回路９
１、昇圧回路９２、電圧生成回路９３が設けられてい
る。外付け回路基板９０には電池９５が接続されてい
る。
【００１５】電池９５は電池電圧VBを出力し、昇圧回路
９２がこれをより高い昇圧電圧VVDDに昇圧し、電圧生成
回路９３はＬＣＤパネル１００の各部に接続された配線
にそれぞれ所定の電圧を出力する。昇圧VVDDは例えばゲ
ートドライバ５０の駆動用正電圧として用いられる。昇
圧負電圧VVEEはゲートドライバの駆動用負電圧として用
いられる。基準電圧VSSは通常グランドである。信号
Ａ、信号Ｂは保持回路１１０の保持データによって選択
されて液晶に印加される電圧である。PCG、PCDはドレイ
ン信号線６１をプリチャージするための信号である。ま
た、駆動信号発生回路９１から垂直スタート信号ＳＴＶ
がゲートドライバ５０に入力され、水平スタート信号Ｓ
ＴＨがドレインドライバ６０に入力される。また映像信
号がデータ線６２に入力される。
９２がこれをより高い昇圧電圧VVDDに昇圧し、電圧生成
回路９３はＬＣＤパネル１００の各部に接続された配線
にそれぞれ所定の電圧を出力する。昇圧VVDDは例えばゲ
ートドライバ５０の駆動用正電圧として用いられる。昇
圧負電圧VVEEはゲートドライバの駆動用負電圧として用
いられる。基準電圧VSSは通常グランドである。信号
Ａ、信号Ｂは保持回路１１０の保持データによって選択
されて液晶に印加される電圧である。PCG、PCDはドレイ
ン信号線６１をプリチャージするための信号である。ま
た、駆動信号発生回路９１から垂直スタート信号ＳＴＶ
がゲートドライバ５０に入力され、水平スタート信号Ｓ
ＴＨがドレインドライバ６０に入力される。また映像信
号がデータ線６２に入力される。
【００１６】次に、上述した構成の表示装置の駆動方法
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、駆動信号発生回路９１はデータ信号線６２にアナロ
グ信号を供給する状態に設定されると共に、回路選択信
号線８８の電位がＬ（ロウ）となり、回路選択回路４
０，４３のＰチャネル回路選択ＴＦＴ４１，４４がオン
し、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、駆動信号発生回路９１はデータ信号線６２にアナロ
グ信号を供給する状態に設定されると共に、回路選択信
号線８８の電位がＬ（ロウ）となり、回路選択回路４
０，４３のＰチャネル回路選択ＴＦＴ４１，４４がオン
し、Ｎチャネル回路選択ＴＦＴ４２、４５がオフする。
【００１７】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線
６２のアナログ映像信号がドレイン信号線６１に供給さ
れる。
ンプリング信号に応じてサンプリングトランジスタＳＰ
１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線
６２のアナログ映像信号がドレイン信号線６１に供給さ
れる。
【００１８】また、垂直スタート信号ＳＴＶに基づい
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７に印加された映像信号電圧が液晶
に印加され、その電圧に応じて液晶が配向することによ
り液晶表示を得ることができる。
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７に印加された映像信号電圧が液晶
に印加され、その電圧に応じて液晶が配向することによ
り液晶表示を得ることができる。
【００１９】ドレイン信号線６１は、多くのトランジス
タに接続されているため、容量が大きく、映像信号を瞬
時に印加することが困難である。そこで、プリチャージ
トランジスタＰＣＴ１，、ＰＣＴ２、・・・、ＰＣＴｎ
より、各ドレイン信号線６１に所定電圧のプリチャージ
信号PCDを供給する。プリチャージトランジスタはプリ
チャージ信号PCGによって、水平帰線期間毎にオンす
る。
タに接続されているため、容量が大きく、映像信号を瞬
時に印加することが困難である。そこで、プリチャージ
トランジスタＰＣＴ１，、ＰＣＴ２、・・・、ＰＣＴｎ
より、各ドレイン信号線６１に所定電圧のプリチャージ
信号PCDを供給する。プリチャージトランジスタはプリ
チャージ信号PCGによって、水平帰線期間毎にオンす
る。
【００２０】このアナログ表示モードでは、随時入力さ
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０の駆動信号発生回路９１、各ドライ
バ５０，６０にはそれらを駆動するために、絶えず電力
が消費されている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、駆動信号発生回路９１は映像信号をデジタル変換し
て上位１ビットを抽出したデジタルデータをデータ信号
線６２に出力する状態に設定されると共に、回路選択信
号線８８の電位がハイとなり、回路選択回路４０，４３
の回路選択ＴＦＴ４１，４４がオフすると共に、回路選
択ＴＦＴ４２，４５がオンして保持回路１１０が有効な
状態になる。
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０の駆動信号発生回路９１、各ドライ
バ５０，６０にはそれらを駆動するために、絶えず電力
が消費されている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、駆動信号発生回路９１は映像信号をデジタル変換し
て上位１ビットを抽出したデジタルデータをデータ信号
線６２に出力する状態に設定されると共に、回路選択信
号線８８の電位がハイとなり、回路選択回路４０，４３
の回路選択ＴＦＴ４１，４４がオフすると共に、回路選
択ＴＦＴ４２，４５がオンして保持回路１１０が有効な
状態になる。
【００２１】また、外付け回路基板９０の駆動信号発生
回路９１から、ゲートドライバ５０及びドレインドライ
バ６０にスタート信号ＳＴＶ、ＳＴＨがそれぞれ入力さ
れる。それに応じてサンプリング信号が順次発生し、そ
れぞれのサンプリング信号に応じてサンプリングトラン
ジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順にオンして
デジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレ
イン信号線６１に供給する。
回路９１から、ゲートドライバ５０及びドレインドライ
バ６０にスタート信号ＳＴＶ、ＳＴＨがそれぞれ入力さ
れる。それに応じてサンプリング信号が順次発生し、そ
れぞれのサンプリング信号に応じてサンプリングトラン
ジスタＳＰ１，ＳＰ２，・・・，ＳＰｎが順にオンして
デジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレ
イン信号線６１に供給する。
【００２２】次に保持回路１１０について説明する。ま
ず、ゲート信号Ｇ１によってゲート信号線５１に接続さ
れた各表示画素の各画素選択ＴＦＴ７２が１水平走査期
間オンする。第１行第１列の表示画素に注目すると、サ
ンプリング信号ＳＰ１によってサンプリングしたデジタ
ル映像信号Ｓ１１がドレイン信号線６１に入力される。
そして画素選択ＴＦＴ７２がゲート信号によってオン状
態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１
０に入力され、２つのインバータによって保持される。
ず、ゲート信号Ｇ１によってゲート信号線５１に接続さ
れた各表示画素の各画素選択ＴＦＴ７２が１水平走査期
間オンする。第１行第１列の表示画素に注目すると、サ
ンプリング信号ＳＰ１によってサンプリングしたデジタ
ル映像信号Ｓ１１がドレイン信号線６１に入力される。
そして画素選択ＴＦＴ７２がゲート信号によってオン状
態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１
０に入力され、２つのインバータによって保持される。
【００２３】このインバータで保持された信号は、信号
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶に印加される。
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶に印加される。
【００２４】こうして１行目のゲート信号線から最終行
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
【００２５】ここで、１画面が表示されると、ゲートド
ライバ５０並びにドレインドライバ６０及び外付け基板
の駆動信号発生回路９１への電圧供給を停止しそれらの
駆動を止める。保持回路１１０には常に参照電圧として
昇圧電圧VVDD，基準電圧ＶSSを供給して駆動し、また対
向電極電圧を対向電極に、各信号Ａ及びＢを選択回路１
２０に供給する。
ライバ５０並びにドレインドライバ６０及び外付け基板
の駆動信号発生回路９１への電圧供給を停止しそれらの
駆動を止める。保持回路１１０には常に参照電圧として
昇圧電圧VVDD，基準電圧ＶSSを供給して駆動し、また対
向電極電圧を対向電極に、各信号Ａ及びＢを選択回路１
２０に供給する。
【００２６】即ち、保持回路１１０にこの保持回路を駆
動するためのVVDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOMを印加し、液晶表示パネル１００がノーマ
リーホワイト（ＮＷ）の場合には、信号Ａには対向電極
電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液
晶を駆動するための交流電圧（例えば６０Ｈｚ３０Ｈ
ｚ）を印加するのみである。そうすることにより、１画
面分を保持して静止画像として表示することができる。
また他のゲートドライバ５０、ドレインドライバ６０及
び駆動信号発生回路９１には電圧が印加されていない状
態である。
動するためのVVDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOMを印加し、液晶表示パネル１００がノーマ
リーホワイト（ＮＷ）の場合には、信号Ａには対向電極
電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液
晶を駆動するための交流電圧（例えば６０Ｈｚ３０Ｈ
ｚ）を印加するのみである。そうすることにより、１画
面分を保持して静止画像として表示することができる。
また他のゲートドライバ５０、ドレインドライバ６０及
び駆動信号発生回路９１には電圧が印加されていない状
態である。
【００２７】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１にはロウが入力されることになるので第１のＴＦ
Ｔ１２１はオフとなり、他方の第２のＴＦＴ１２２には
ハイが入力されることになるので第２のＴＦＴ１２２は
オンとなる。そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が
印加され、液晶が電界によって立ち上がるため、ＮＷの
表示パネルでは表示としては黒表示として観察できる。
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１にはロウが入力されることになるので第１のＴＦ
Ｔ１２１はオフとなり、他方の第２のＴＦＴ１２２には
ハイが入力されることになるので第２のＴＦＴ１２２は
オンとなる。そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が
印加され、液晶が電界によって立ち上がるため、ＮＷの
表示パネルでは表示としては黒表示として観察できる。
【００２８】ドレイン信号線６１にデジタル映像信号で
ロウが保持回路１１０に入力された場合には、信号選択
回路１２０において第１のＴＦＴ１２１にはハイが入力
されることになるので第１のＴＦＴ１２１はオンとな
り、他方の第２のＴＦＴ１２２にはロウが入力されるこ
とになるので第２のＴＦＴ１２２はオフとなる。そうす
ると、信号Ａが選択されて液晶には信号Ａの電圧が印加
される。即ち、対向電極と同じ電圧が印加されるため、
電界が発生せず液晶は立ち上がらないため、ＮＷの表示
パネルでは表示としては白表示として観察できる。
ロウが保持回路１１０に入力された場合には、信号選択
回路１２０において第１のＴＦＴ１２１にはハイが入力
されることになるので第１のＴＦＴ１２１はオンとな
り、他方の第２のＴＦＴ１２２にはロウが入力されるこ
とになるので第２のＴＦＴ１２２はオフとなる。そうす
ると、信号Ａが選択されて液晶には信号Ａの電圧が印加
される。即ち、対向電極と同じ電圧が印加されるため、
電界が発生せず液晶は立ち上がらないため、ＮＷの表示
パネルでは表示としては白表示として観察できる。
【００２９】このように、１画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及び駆動信号発生回路９
１の駆動を停止するので、その分低消費電力化すること
ができる。
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及び駆動信号発生回路９
１の駆動を停止するので、その分低消費電力化すること
ができる。
【００３０】
【発明が解決しようとする課題】しかしながら、従来の
保持回路つきアクティブマトリクス型表示装置は、メモ
リ動作モード時にゲート信号線やドレイン信号線がフロ
ーティングとなり、表示装置内の他の回路素子との容量
結合が生じ、他の回路素子に印加される電圧の影響を受
け、表示装置が誤動作する恐れがあった。
保持回路つきアクティブマトリクス型表示装置は、メモ
リ動作モード時にゲート信号線やドレイン信号線がフロ
ーティングとなり、表示装置内の他の回路素子との容量
結合が生じ、他の回路素子に印加される電圧の影響を受
け、表示装置が誤動作する恐れがあった。
【００３１】そこで、本発明は、保持回路を有するアク
ティブマトリクス表示装置を、メモリ動作モード時によ
り確実に動作させることを目的とする。
ティブマトリクス表示装置を、メモリ動作モード時によ
り確実に動作させることを目的とする。
【００３２】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされ、基板上の一方向に配置された複数
のゲート信号線と、ゲート信号線に交差する方向に配置
された複数のドレイン信号線と、ゲート信号線からの走
査信号により選択されると共にドレイン信号線から映像
信号が供給される複数の画素電極と、画素電極に対応し
て配置され、映像信号に応じたデータを記憶する保持回
路とを有し、随時入力される映像信号に応じた画素電圧
を随時印加して表示する通常動作モードと、保持回路が
記憶したデータに応じて表示するメモリ動作モードとを
有するアクティブマトリクス型表示装置において、メモ
リ動作モード時に、ゲート信号線もしくは／及びドレイ
ン信号線が所定の電位に固定されるアクティブマトリク
ス型表示装置である。
決するためになされ、基板上の一方向に配置された複数
のゲート信号線と、ゲート信号線に交差する方向に配置
された複数のドレイン信号線と、ゲート信号線からの走
査信号により選択されると共にドレイン信号線から映像
信号が供給される複数の画素電極と、画素電極に対応し
て配置され、映像信号に応じたデータを記憶する保持回
路とを有し、随時入力される映像信号に応じた画素電圧
を随時印加して表示する通常動作モードと、保持回路が
記憶したデータに応じて表示するメモリ動作モードとを
有するアクティブマトリクス型表示装置において、メモ
リ動作モード時に、ゲート信号線もしくは／及びドレイ
ン信号線が所定の電位に固定されるアクティブマトリク
ス型表示装置である。
【００３３】また、基板上の一方向に配置された複数の
ゲート信号線と、ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、ゲート信号線からの走査
信号により選択されると共にドレイン信号線から映像信
号が供給される複数の画素電極と、画素電極に対応して
配置され、映像信号に応じたデータを記憶する保持回路
とを有し、随時入力される映像信号に応じた画素電圧を
随時印加して表示する通常動作モードと、保持回路が記
憶したデータに応じて表示するメモリ動作モードとを有
するアクティブマトリクス型表示装置において、ゲート
信号線もしくは／及びドレイン信号線に、メモリ動作モ
ード時に、オンし、ゲート信号線もしくは／及びドレイ
ン信号線を所定の電位に固定するトランジスタが接続さ
れているアクティブマトリクス型表示装置である。
ゲート信号線と、ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、ゲート信号線からの走査
信号により選択されると共にドレイン信号線から映像信
号が供給される複数の画素電極と、画素電極に対応して
配置され、映像信号に応じたデータを記憶する保持回路
とを有し、随時入力される映像信号に応じた画素電圧を
随時印加して表示する通常動作モードと、保持回路が記
憶したデータに応じて表示するメモリ動作モードとを有
するアクティブマトリクス型表示装置において、ゲート
信号線もしくは／及びドレイン信号線に、メモリ動作モ
ード時に、オンし、ゲート信号線もしくは／及びドレイ
ン信号線を所定の電位に固定するトランジスタが接続さ
れているアクティブマトリクス型表示装置である。
【００３４】
【発明の実施の形態】本発明の実施形態に係る表示装置
について説明する。図１に本発明の表示装置を液晶表示
装置に応用した場合の回路構成図を示す。本実施形態の
表示装置の画素部分は従来とほぼ同様である。即ち、本
実施形態は、回路選択回路４０、４３によって選択ＴＦ
Ｔ７１、補助容量８５を有するアナログ動作回路と、保
持回路１１０を有するメモリ動作回路とを切り換えるこ
とによって、通常動作モードとメモリ動作モードとを切
り換えて表示する。従来と同様の構成については同一の
番号を付し、詳しい説明を省略する。
について説明する。図１に本発明の表示装置を液晶表示
装置に応用した場合の回路構成図を示す。本実施形態の
表示装置の画素部分は従来とほぼ同様である。即ち、本
実施形態は、回路選択回路４０、４３によって選択ＴＦ
Ｔ７１、補助容量８５を有するアナログ動作回路と、保
持回路１１０を有するメモリ動作回路とを切り換えるこ
とによって、通常動作モードとメモリ動作モードとを切
り換えて表示する。従来と同様の構成については同一の
番号を付し、詳しい説明を省略する。
【００３５】本実施形態の表示装置は、ＬＣＤパネル１
００内部に、昇圧回路２００、発振部３００、接地スイ
ッチ４０１、接地スイッチ４０２を有する点で、従来の
表示装置と大きく異なっている。そして、保持回路には
高低２種類の参照電圧が入力されている点では従来の表
示装置と同様であるが、本願においては、高い方の参照
電圧として、昇圧回路２００の出力Ｃ１が供給されてい
る点で従来と異なっている。低い方の参照電圧は従来同
様、基準電位VSSであり、通常グランド電位である。
００内部に、昇圧回路２００、発振部３００、接地スイ
ッチ４０１、接地スイッチ４０２を有する点で、従来の
表示装置と大きく異なっている。そして、保持回路には
高低２種類の参照電圧が入力されている点では従来の表
示装置と同様であるが、本願においては、高い方の参照
電圧として、昇圧回路２００の出力Ｃ１が供給されてい
る点で従来と異なっている。低い方の参照電圧は従来同
様、基準電位VSSであり、通常グランド電位である。
【００３６】まず、昇圧回路２００について説明する。
図２は昇圧回路２００をより詳細に示した図である。昇
圧回路２００は電池電圧VBと基準電圧VSSが供給された
チャージポンプ２０１と、切換信号が供給される第１の
切換回路２０２、昇圧電圧VVDDが供給される第２の切換
回路２０３、トランジスタ２０４を有する。
図２は昇圧回路２００をより詳細に示した図である。昇
圧回路２００は電池電圧VBと基準電圧VSSが供給された
チャージポンプ２０１と、切換信号が供給される第１の
切換回路２０２、昇圧電圧VVDDが供給される第２の切換
回路２０３、トランジスタ２０４を有する。
【００３７】チャージポンプ２０１は、電源電圧VBが供
給され、これを昇圧して所定の電圧LVDDを出力する。第
１の切換回路２０２は、ＰチャネルトランジスタとＮチ
ャネルトランジスタのゲート電極に切り換え信号が入力
され、切り換え信号に応じてチャージポンプの出力LVDD
と負電圧VVEEとを選択して第１の制御信号Ｃ１を出力す
る。第２の切換回路２０３は、Ｐチャネルトランジスタ
とＮチャネルトランジスタのゲート電極にVVDDが入力さ
れ、VVDDに応じてチャージポンプの出力LVDDと負電圧VV
EEとを選択して第２の制御信号Ｃ２を出力する。
給され、これを昇圧して所定の電圧LVDDを出力する。第
１の切換回路２０２は、ＰチャネルトランジスタとＮチ
ャネルトランジスタのゲート電極に切り換え信号が入力
され、切り換え信号に応じてチャージポンプの出力LVDD
と負電圧VVEEとを選択して第１の制御信号Ｃ１を出力す
る。第２の切換回路２０３は、Ｐチャネルトランジスタ
とＮチャネルトランジスタのゲート電極にVVDDが入力さ
れ、VVDDに応じてチャージポンプの出力LVDDと負電圧VV
EEとを選択して第２の制御信号Ｃ２を出力する。
【００３８】昇圧回路２００の第１の制御信号Ｃ１は、
回路選択回路４０，４３のゲート電圧として、及び、保
持回路１１０の高電圧側参照電圧として供給されてい
る。第２の制御信号Ｃ２は、発振部３００、接地スイッ
チ４０１、接地スイッチ４０２の各トランジスタのゲー
ト電圧として供給されている。
回路選択回路４０，４３のゲート電圧として、及び、保
持回路１１０の高電圧側参照電圧として供給されてい
る。第２の制御信号Ｃ２は、発振部３００、接地スイッ
チ４０１、接地スイッチ４０２の各トランジスタのゲー
ト電圧として供給されている。
【００３９】次に発振部３００について説明する。図３
は発振部３００をより詳細に示した図である。発振部３
００は発信回路３０１、分周回路３０２、複数のインバ
ータを有する。発信回路３０１は、例えば１２０Ｈｚ周
期の矩形波を出力する。分周回路３０２は、発信回路３
０１の出力を４分周し、３０Ｈｚ周期の矩形波を出力す
る。分周回路３０２の出力は、インバータ３０７、３０
８で２回反転された後、第１出力トランジスタ３０３を
介して第１の交流信号として出力される。また、分周回
路３０２の出力は、インバータ３０７、３０９、３１０
で３回反転された後、第２出力トランジスタ３０４を介
して第２の交流信号として出力される。第１と第２の交
流信号は互いに反転された矩形波である。
は発振部３００をより詳細に示した図である。発振部３
００は発信回路３０１、分周回路３０２、複数のインバ
ータを有する。発信回路３０１は、例えば１２０Ｈｚ周
期の矩形波を出力する。分周回路３０２は、発信回路３
０１の出力を４分周し、３０Ｈｚ周期の矩形波を出力す
る。分周回路３０２の出力は、インバータ３０７、３０
８で２回反転された後、第１出力トランジスタ３０３を
介して第１の交流信号として出力される。また、分周回
路３０２の出力は、インバータ３０７、３０９、３１０
で３回反転された後、第２出力トランジスタ３０４を介
して第２の交流信号として出力される。第１と第２の交
流信号は互いに反転された矩形波である。
【００４０】次に、本実施形態の動作について、図４を
用いて３つの場合に分けて順次説明する。図４は昇圧回
路２００と発振部３００とを詳細に記し、図面の簡略化
のために、画素部を１画素のみ描き他の画素を省略した
図であり、図１と同様の実施形態を示している。
用いて３つの場合に分けて順次説明する。図４は昇圧回
路２００と発振部３００とを詳細に記し、図面の簡略化
のために、画素部を１画素のみ描き他の画素を省略した
図であり、図１と同様の実施形態を示している。
【００４１】（１）通常動作モード まず、通常動作モードにおいて、外付け回路基板９０の
昇圧回路９２は動作しており、ゲートドライバ５０の駆
動用正電圧として所定電圧のVVDDが出力されている。通
常動作モード時、ゲートドライバ５０とドレインドライ
バ６０は、駆動信号発生回路９１が出力する各種タイミ
ング信号に基づいて動作している。切換信号はハイにな
っており、昇圧回路２００の第１の切換回路２０２は、
低電圧VVEEを選択して第１の制御信号Ｃ１として出力
し、Ｐチャネル回路選択ＴＦＴ４１，４４がオンし、Ｎ
チャネル回路選択ＴＦＴ４２、４５がオフする。これに
よって、ゲート信号に応じて、画素選択ＴＦＴ７１がオ
ンすると、ドレイン信号線６１からアナログ映像信号Ａ
ｎ．Ｓｉｇが画素電極１７、補助容量８５に伝達されて
表示を行う。
昇圧回路９２は動作しており、ゲートドライバ５０の駆
動用正電圧として所定電圧のVVDDが出力されている。通
常動作モード時、ゲートドライバ５０とドレインドライ
バ６０は、駆動信号発生回路９１が出力する各種タイミ
ング信号に基づいて動作している。切換信号はハイにな
っており、昇圧回路２００の第１の切換回路２０２は、
低電圧VVEEを選択して第１の制御信号Ｃ１として出力
し、Ｐチャネル回路選択ＴＦＴ４１，４４がオンし、Ｎ
チャネル回路選択ＴＦＴ４２、４５がオフする。これに
よって、ゲート信号に応じて、画素選択ＴＦＴ７１がオ
ンすると、ドレイン信号線６１からアナログ映像信号Ａ
ｎ．Ｓｉｇが画素電極１７、補助容量８５に伝達されて
表示を行う。
【００４２】この時、保持回路１１０の高電圧参照電圧
は第１の制御信号Ｃ１が供給されているため、保持回路
１１０は、保持内容が消去され、動作を停止している。
通常動作モード時には保持回路１１０は不要であるの
で、回路選択回路４０、４３のゲート電極と信号を共有
し、画素内の省スペース化を実現している。さらに、チ
ャージポンプ２０１に電源である電池電圧VBを供給する
トランジスタ２０４が切換信号に応じてオフするので、
チャージポンプ２０１も動作を停止し、チャージポンプ
２０１の動作電流を、回路のリーク電流なども含めて、
削減できる。
は第１の制御信号Ｃ１が供給されているため、保持回路
１１０は、保持内容が消去され、動作を停止している。
通常動作モード時には保持回路１１０は不要であるの
で、回路選択回路４０、４３のゲート電極と信号を共有
し、画素内の省スペース化を実現している。さらに、チ
ャージポンプ２０１に電源である電池電圧VBを供給する
トランジスタ２０４が切換信号に応じてオフするので、
チャージポンプ２０１も動作を停止し、チャージポンプ
２０１の動作電流を、回路のリーク電流なども含めて、
削減できる。
【００４３】また、VVDDがハイであるので、第２の切換
回路２０３も低電圧VVEEを選択し、第２の制御信号Ｃ２
として出力し、発振部３００の第１出力トランジスタ３
０３，第２出力トランジスタ３０４、接地スイッチ４０
１、接地スイッチ４０２の各トランジスタはオフする。
そして、発振器３０１に電源を供給するトランジスタ３
０５がオフするので、発振器３０１は動作を停止し、発
振器３０１の動作電流を削減することができる。一方、
第３の出力トランジスタ３０６はオンするので、補助容
量SC85の電極に所定の電圧VSCが印加される。
回路２０３も低電圧VVEEを選択し、第２の制御信号Ｃ２
として出力し、発振部３００の第１出力トランジスタ３
０３，第２出力トランジスタ３０４、接地スイッチ４０
１、接地スイッチ４０２の各トランジスタはオフする。
そして、発振器３０１に電源を供給するトランジスタ３
０５がオフするので、発振器３０１は動作を停止し、発
振器３０１の動作電流を削減することができる。一方、
第３の出力トランジスタ３０６はオンするので、補助容
量SC85の電極に所定の電圧VSCが印加される。
【００４４】発振部３００は、後述するメモリ動作モー
ドで用い、通常動作モードでは用いない。ところが、ト
ランジスタ３０３、３０４をオフにしただけでは、発振
器３００を構成する回路素子の一部がフローティングと
なり、周囲の回路の動作によってそれら回路の一部の電
位が変動し、表示に予期しないノイズを乗せる恐れがあ
る。そこで、本実施形態においては、ゲートに第２の制
御信号Ｃ２が入力される一対のＰチャネルトランジスタ
３１１、３１２が設置されている。トランジスタ３１
１、３１２は通常動作モード時にオンし、発振部３００
の回路素子を接地することで、予期しないノイズによる
影響を防止している。トランジスタ３１１、３１２の接
続する位置は、発振部３００を構成する回路で、通常動
作モード時にフローティングとなる個所であれば、どこ
に接地しても効果を奏するが、図示したように、最終段
のインバータ３０８、３１０と発振部３００の出力トラ
ンジスタ３０３、３０４との間に接続すれば、最も確実
にノイズによる影響を防止することができる。
ドで用い、通常動作モードでは用いない。ところが、ト
ランジスタ３０３、３０４をオフにしただけでは、発振
器３００を構成する回路素子の一部がフローティングと
なり、周囲の回路の動作によってそれら回路の一部の電
位が変動し、表示に予期しないノイズを乗せる恐れがあ
る。そこで、本実施形態においては、ゲートに第２の制
御信号Ｃ２が入力される一対のＰチャネルトランジスタ
３１１、３１２が設置されている。トランジスタ３１
１、３１２は通常動作モード時にオンし、発振部３００
の回路素子を接地することで、予期しないノイズによる
影響を防止している。トランジスタ３１１、３１２の接
続する位置は、発振部３００を構成する回路で、通常動
作モード時にフローティングとなる個所であれば、どこ
に接地しても効果を奏するが、図示したように、最終段
のインバータ３０８、３１０と発振部３００の出力トラ
ンジスタ３０３、３０４との間に接続すれば、最も確実
にノイズによる影響を防止することができる。
【００４５】（２）保持回路書き込みモード 次に、保持回路書き込みモードにおいて、外付け回路基
板９０の昇圧回路９２は動作しており、ゲートドライバ
５０の駆動用正電圧として所定電圧のVVDDが出力されて
いる。ゲートドライバ５０とドレインドライバ６０は、
各種タイミング信号に基づいて動作している。切換信号
がロウに切り替わる。これによって昇圧回路２００のト
ランジスタ２０４がオンし、チャージポンプ２０１が動
作する。そして第１の切換回路２０２がチャージポンプ
２０１の出力を第１の制御信号として出力し、Ｐチャネ
ル回路選択ＴＦＴ４１，４４がオフし、Ｎチャネル回路
選択ＴＦＴ４２、４５がオンする。保持回路１１０の参
照電圧もオンとなるので、保持回路１１０が動作し、ゲ
ートドライバ５０、ドレインドライバ６０の制御に基づ
いて、各画素の保持回路１１０に映像信号に基づいたデ
ータが順次書き込まれる。
板９０の昇圧回路９２は動作しており、ゲートドライバ
５０の駆動用正電圧として所定電圧のVVDDが出力されて
いる。ゲートドライバ５０とドレインドライバ６０は、
各種タイミング信号に基づいて動作している。切換信号
がロウに切り替わる。これによって昇圧回路２００のト
ランジスタ２０４がオンし、チャージポンプ２０１が動
作する。そして第１の切換回路２０２がチャージポンプ
２０１の出力を第１の制御信号として出力し、Ｐチャネ
ル回路選択ＴＦＴ４１，４４がオフし、Ｎチャネル回路
選択ＴＦＴ４２、４５がオンする。保持回路１１０の参
照電圧もオンとなるので、保持回路１１０が動作し、ゲ
ートドライバ５０、ドレインドライバ６０の制御に基づ
いて、各画素の保持回路１１０に映像信号に基づいたデ
ータが順次書き込まれる。
【００４６】保持回路書き込みモードにおいて、昇圧回
路９２からVVDDが出力されているので、昇圧回路２００
の出力する第２の制御信号Ｃ２は、ロウのままである。
従って、発振部３００のトランジスタ３０３、３０４、
３０５はオフのままである。
路９２からVVDDが出力されているので、昇圧回路２００
の出力する第２の制御信号Ｃ２は、ロウのままである。
従って、発振部３００のトランジスタ３０３、３０４、
３０５はオフのままである。
【００４７】（３）メモリ動作モード そして、メモリ動作モードになると、外付け回路基板９
０の駆動信号発生回路９１及び昇圧回路９２は動作を停
止する。従って、ゲートドライバ５０の駆動用電圧VVDD
がロウとなり、ゲートドライバ５０やドレインドライバ
６０も動作を停止する。切換信号はハイのままであるの
で、回路選択回路４０、４３は保持回路１１０を選択
し、表示装置は保持回路１１０に保持された映像データ
に応じた表示を行う。
０の駆動信号発生回路９１及び昇圧回路９２は動作を停
止する。従って、ゲートドライバ５０の駆動用電圧VVDD
がロウとなり、ゲートドライバ５０やドレインドライバ
６０も動作を停止する。切換信号はハイのままであるの
で、回路選択回路４０、４３は保持回路１１０を選択
し、表示装置は保持回路１１０に保持された映像データ
に応じた表示を行う。
【００４８】本実施形態において、メモリ動作モード時
には、外付け回路基板９０に配置される駆動信号発生回
路９１及び昇圧回路９２は、完全に動作を停止し、何ら
の出力も行わない。唯一電池９５から供給される電池電
圧VBが直接液晶表示パネル１００に供給されるのみであ
る。保持回路１１０に供給するための参照電圧は、液晶
表示パネル１００内部に配置される昇圧回路２００によ
って電池電圧VBを昇圧して用いる。従って、外付け回路
基板９０に対する電圧供給を完全に停止することがで
き、メモリ動作モードにおける消費電力は、従来に比較
して大きく削減される。
には、外付け回路基板９０に配置される駆動信号発生回
路９１及び昇圧回路９２は、完全に動作を停止し、何ら
の出力も行わない。唯一電池９５から供給される電池電
圧VBが直接液晶表示パネル１００に供給されるのみであ
る。保持回路１１０に供給するための参照電圧は、液晶
表示パネル１００内部に配置される昇圧回路２００によ
って電池電圧VBを昇圧して用いる。従って、外付け回路
基板９０に対する電圧供給を完全に停止することがで
き、メモリ動作モードにおける消費電力は、従来に比較
して大きく削減される。
【００４９】また、外付けの昇圧回路９２が停止するこ
とによってVVDDがロウになり、昇圧回路２００の第２の
選択回路２０３がチャージポンプ２０１の出力を選択し
て第２の制御信号Ｃ２として出力するように切り替わ
る。これによって、発振器３０１に電源を供給するトラ
ンジスタ３０５がオンし、発振器３０１が動作する。発
振器３０１の出力は、分周回路３０２によって分周され
て、インバータ３０７〜３１０によって反転され、トラ
ンジスタ３０３、３０４を介して出力される。同時に、
トランジスタ３０６はオフとなる。トランジスタ３０３
の出力を第１の交流信号、トランジスタ３０４の出力を
第２の交流信号と呼ぶ。第１、第２の交流信号は、位相
が互いに１８０度ずれた波形となる。保持回路１１０
は、映像データに応じてトランジスタ１２１、１２２の
一方をオン、他方をオフするので、トランジスタ１２１
がオンの時第１の交流信号が、トランジスタ１２２がオ
ンの時第２の交流信号がそれぞれ液晶に供給される。第
２の交流信号は、図示しない対向電極にも対向電極信号
ＶCOMとして供給されている。従って、トランジスタ１
２２が選択された画素では、液晶が駆動されず、ノーマ
リーブラックの場合は「黒」表示となる。
とによってVVDDがロウになり、昇圧回路２００の第２の
選択回路２０３がチャージポンプ２０１の出力を選択し
て第２の制御信号Ｃ２として出力するように切り替わ
る。これによって、発振器３０１に電源を供給するトラ
ンジスタ３０５がオンし、発振器３０１が動作する。発
振器３０１の出力は、分周回路３０２によって分周され
て、インバータ３０７〜３１０によって反転され、トラ
ンジスタ３０３、３０４を介して出力される。同時に、
トランジスタ３０６はオフとなる。トランジスタ３０３
の出力を第１の交流信号、トランジスタ３０４の出力を
第２の交流信号と呼ぶ。第１、第２の交流信号は、位相
が互いに１８０度ずれた波形となる。保持回路１１０
は、映像データに応じてトランジスタ１２１、１２２の
一方をオン、他方をオフするので、トランジスタ１２１
がオンの時第１の交流信号が、トランジスタ１２２がオ
ンの時第２の交流信号がそれぞれ液晶に供給される。第
２の交流信号は、図示しない対向電極にも対向電極信号
ＶCOMとして供給されている。従って、トランジスタ１
２２が選択された画素では、液晶が駆動されず、ノーマ
リーブラックの場合は「黒」表示となる。
【００５０】なお、通常動作モード時対向電極に供給さ
れる電圧VSCは、メモリ動作モード時にフローティング
となる場合は、トランジスタ３０６は設置しなくてもよ
い。しかし、VSCは外付け回路基板９０から供給され、
外付け回路基板９０と配線で接続されているので、この
配線がノイズを拾って動作に支障をきたす恐れもある。
従って、トランジスタ３０６は設置する方がより好適で
ある。
れる電圧VSCは、メモリ動作モード時にフローティング
となる場合は、トランジスタ３０６は設置しなくてもよ
い。しかし、VSCは外付け回路基板９０から供給され、
外付け回路基板９０と配線で接続されているので、この
配線がノイズを拾って動作に支障をきたす恐れもある。
従って、トランジスタ３０６は設置する方がより好適で
ある。
【００５１】本実施形態において、メモリ動作モード時
には、外付け回路基板９０に配置される駆動信号発生回
路９１及び昇圧回路９２は、完全に動作を停止し、液晶
に印加される電圧は、液晶表示パネル１００内部に配置
される発振部３００によって電池電圧VBを用いて作成す
る。従って、外付け回路基板９０に対する電圧供給を完
全に停止することができ、メモリ動作モードにおける消
費電力は、従来に比較して大きく削減される。
には、外付け回路基板９０に配置される駆動信号発生回
路９１及び昇圧回路９２は、完全に動作を停止し、液晶
に印加される電圧は、液晶表示パネル１００内部に配置
される発振部３００によって電池電圧VBを用いて作成す
る。従って、外付け回路基板９０に対する電圧供給を完
全に停止することができ、メモリ動作モードにおける消
費電力は、従来に比較して大きく削減される。
【００５２】次に、昇圧回路２００の出力電位について
説明する。昇圧回路２００の出力は、発振部３００の出
力が取りうる最も高い電位よりも高い電位となるように
設定する。発振部３００の出力は、データ出力トランジ
スタ１２１もしくは１２２、回路選択回路４３のトラン
ジスタ４５を順次介して画素電極１７に入力される。こ
の時、回路選択トランジスタ４５、データ出力トランジ
スタ１２１、１２２のゲート電位がこの発振部３００の
電位よりも低い場合、トランジスタ４５、１２１、１２
２を確実にオンすることができなくなってしまう。従っ
て、トランジスタ４５、１２１、１２２のゲート電圧
は、発振部３００の出力する最大の電圧よりもさらに高
くする必要がある。本実施形態の場合、回路選択トラン
ジスタ４５のゲート電圧は昇圧回路２００の出力電圧で
あり、データ出力トランジスタ１２１、１２２をオンす
るときのゲート電圧は、保持回路１００の高い参照電
圧、即ちこちらも昇圧回路２００の出力電圧である。従
って、昇圧回路２００の出力電位を、発振部３００の出
力が取りうる最も高い電位よりもトランジスタ４５、１
２１、１２２のしきい値だけ高く設定しておけば、トラ
ンジスタ４５を確実にオンすることができる。
説明する。昇圧回路２００の出力は、発振部３００の出
力が取りうる最も高い電位よりも高い電位となるように
設定する。発振部３００の出力は、データ出力トランジ
スタ１２１もしくは１２２、回路選択回路４３のトラン
ジスタ４５を順次介して画素電極１７に入力される。こ
の時、回路選択トランジスタ４５、データ出力トランジ
スタ１２１、１２２のゲート電位がこの発振部３００の
電位よりも低い場合、トランジスタ４５、１２１、１２
２を確実にオンすることができなくなってしまう。従っ
て、トランジスタ４５、１２１、１２２のゲート電圧
は、発振部３００の出力する最大の電圧よりもさらに高
くする必要がある。本実施形態の場合、回路選択トラン
ジスタ４５のゲート電圧は昇圧回路２００の出力電圧で
あり、データ出力トランジスタ１２１、１２２をオンす
るときのゲート電圧は、保持回路１００の高い参照電
圧、即ちこちらも昇圧回路２００の出力電圧である。従
って、昇圧回路２００の出力電位を、発振部３００の出
力が取りうる最も高い電位よりもトランジスタ４５、１
２１、１２２のしきい値だけ高く設定しておけば、トラ
ンジスタ４５を確実にオンすることができる。
【００５３】発振部３００の出力振幅は、電池電圧VBに
よって左右される。発振部３００の振幅によって、液晶
に印加する電圧が決定されるので、もしも電池電圧VBの
みで得られる出力振幅で表示を行ってオン、オフのコン
トラスト比が充分に得られない場合は、発振器３０１と
トランジスタ３０５との間に昇圧回路を挿入し、電圧を
高める必要がある。本実施形態においては、電池電圧VB
を3Vにすることで、充分なコントラスト比を得ることが
でき、発振器３０１とトランジスタ３０５との間に昇圧
回路は挿入する必要がなかった。
よって左右される。発振部３００の振幅によって、液晶
に印加する電圧が決定されるので、もしも電池電圧VBの
みで得られる出力振幅で表示を行ってオン、オフのコン
トラスト比が充分に得られない場合は、発振器３０１と
トランジスタ３０５との間に昇圧回路を挿入し、電圧を
高める必要がある。本実施形態においては、電池電圧VB
を3Vにすることで、充分なコントラスト比を得ることが
でき、発振器３０１とトランジスタ３０５との間に昇圧
回路は挿入する必要がなかった。
【００５４】ところで、液晶表示パネル１００上の回路
素子は、アモルファスシリコンをレーザなどによって結
晶化させたポリシリコンを用いて形成される。このポリ
シリコンは、結晶化レーザの出力ばらつきなどに起因し
て結晶性がばらつくため、半導体ウエハ上に形成する回
路素子に比較して、特性のばらつきが大きい。その為、
発振器３０１は、出力信号のデューティ、即ちハイとロ
ウとのバランスが崩れる場合がある。デューティバラン
スが崩れると、液晶に直流成分の電圧がかかってしま
い、液晶の劣化を招く。これに対し、本実施形態によれ
ば、発振器３０１の出力を分周回路３０２によって分周
して出力するので、発振器３０１の出力デューティを補
正し、デューティのそろった波形の出力を得ることがで
きる。また、第１、第２の交流信号は、３０Ｈｚを例示
しているが、液晶の劣化を招かない程度の周期で反転す
れば充分であり、ゲートドライバ５０の動作周期などに
比較して遅い周期である。このような遅い周期の交流出
力を発振器３０１で直接出力するためには、発振器３０
１を構成する容量や抵抗を大きくしたり、インバータの
段数を多く設定せねばならず、大きな回路面積が必要と
なるが、本実施形態では、高い周波数の発振器３０１の
出力を分周回路３０２で分周するので、発振器３０１を
構成する容量や抵抗を小さくし、インバータの段数を少
なく設定することができるので、より回論面積を縮小す
ることができる。
素子は、アモルファスシリコンをレーザなどによって結
晶化させたポリシリコンを用いて形成される。このポリ
シリコンは、結晶化レーザの出力ばらつきなどに起因し
て結晶性がばらつくため、半導体ウエハ上に形成する回
路素子に比較して、特性のばらつきが大きい。その為、
発振器３０１は、出力信号のデューティ、即ちハイとロ
ウとのバランスが崩れる場合がある。デューティバラン
スが崩れると、液晶に直流成分の電圧がかかってしま
い、液晶の劣化を招く。これに対し、本実施形態によれ
ば、発振器３０１の出力を分周回路３０２によって分周
して出力するので、発振器３０１の出力デューティを補
正し、デューティのそろった波形の出力を得ることがで
きる。また、第１、第２の交流信号は、３０Ｈｚを例示
しているが、液晶の劣化を招かない程度の周期で反転す
れば充分であり、ゲートドライバ５０の動作周期などに
比較して遅い周期である。このような遅い周期の交流出
力を発振器３０１で直接出力するためには、発振器３０
１を構成する容量や抵抗を大きくしたり、インバータの
段数を多く設定せねばならず、大きな回路面積が必要と
なるが、本実施形態では、高い周波数の発振器３０１の
出力を分周回路３０２で分周するので、発振器３０１を
構成する容量や抵抗を小さくし、インバータの段数を少
なく設定することができるので、より回論面積を縮小す
ることができる。
【００５５】次にインバータ３０８、３１０について説
明する。分周回路３０２の出力は、それぞれトランジス
タ１２１、１２２を介して液晶に印加されるが、分周回
路３０２は画素部の周辺に配置され、配線によって各画
素に供給される。この配線は、細く長い。また、各画素
には液晶容量やラインクロス容量があるので、分周回路
の出力先は、大きな負荷であると言える。このように大
きな負荷に対してインバータ３０７の出力を供給する
と、インバータ３０７の出力波形がなまってしまう。イ
ンバータの出力波形がなまると、出力が完全に反転する
までの間に貫通電流が流れてしまい、消費電力が大きく
なる。インバータ３０７のサイズを大きくすることで、
ある程度出力波形を急峻にすることはできるが、回路面
積の増大につながってしまう。そこで、インバータ３０
８、３１０を配置することによって電流駆動能力を高
め、出力波形を急峻にして、貫通電流を小さくすること
ができる。このようなインバータは多く配置するほど貫
通電流を小さくすることができる。本実施形態において
は、さらに、トランジスタ３０３、３０４のオン抵抗を
インバータを構成するトランジスタのオン抵抗よりもあ
る程度大きく設定し、貫通電流を少なくしている。本実
施形態において、トランジスタ３０３、３０４の長さ／
幅の比を１／４０にした場合と、１／２０にした場合と
では、１／２０にした場合の方が貫通電流が小さく、メ
モリ動作モード時の消費電力を小さくすることができ
た。このようにトランジスタ３０３、３０４のオン抵抗
を意図的に大きく設定することによって、インバータ３
０８、３１０の個数を最小限にとどめ、回路面積の増大
を極力抑えている。トランジスタ３０３、３０４のオン
抵抗を大きくすることによって、貫通電流を充分に小さ
くすることができ、出力波形を吸収にすることができる
のであれば、インバータ３０８、３１０は省略すること
ができる。本実施形態では、図示は省略したが、インバ
ータ３０８、３１０は、それぞれ５乃至１０個ずつ配置
した。
明する。分周回路３０２の出力は、それぞれトランジス
タ１２１、１２２を介して液晶に印加されるが、分周回
路３０２は画素部の周辺に配置され、配線によって各画
素に供給される。この配線は、細く長い。また、各画素
には液晶容量やラインクロス容量があるので、分周回路
の出力先は、大きな負荷であると言える。このように大
きな負荷に対してインバータ３０７の出力を供給する
と、インバータ３０７の出力波形がなまってしまう。イ
ンバータの出力波形がなまると、出力が完全に反転する
までの間に貫通電流が流れてしまい、消費電力が大きく
なる。インバータ３０７のサイズを大きくすることで、
ある程度出力波形を急峻にすることはできるが、回路面
積の増大につながってしまう。そこで、インバータ３０
８、３１０を配置することによって電流駆動能力を高
め、出力波形を急峻にして、貫通電流を小さくすること
ができる。このようなインバータは多く配置するほど貫
通電流を小さくすることができる。本実施形態において
は、さらに、トランジスタ３０３、３０４のオン抵抗を
インバータを構成するトランジスタのオン抵抗よりもあ
る程度大きく設定し、貫通電流を少なくしている。本実
施形態において、トランジスタ３０３、３０４の長さ／
幅の比を１／４０にした場合と、１／２０にした場合と
では、１／２０にした場合の方が貫通電流が小さく、メ
モリ動作モード時の消費電力を小さくすることができ
た。このようにトランジスタ３０３、３０４のオン抵抗
を意図的に大きく設定することによって、インバータ３
０８、３１０の個数を最小限にとどめ、回路面積の増大
を極力抑えている。トランジスタ３０３、３０４のオン
抵抗を大きくすることによって、貫通電流を充分に小さ
くすることができ、出力波形を吸収にすることができる
のであれば、インバータ３０８、３１０は省略すること
ができる。本実施形態では、図示は省略したが、インバ
ータ３０８、３１０は、それぞれ５乃至１０個ずつ配置
した。
【００５６】次に、接地トランジスタ４０１、４０２に
ついて説明する。メモリ動作モード時には、ゲートドラ
イバ５０、ドレインドライバ６０は停止しているため、
ゲートラインゲート信号線５１、ドレインラインドレイ
ン信号線６１は、フローティングとなるので、画素内の
各回路素子との間で容量結合が生じる。その為、ゲート
ラインゲート信号線５１、ドレインラインドレイン信号
線６１の電位が変動し、本来オフでなければならない画
素内のトランジスタ４１、７１、７２がオンしてしまう
恐れがある。これに対し、本実施形態においては、接地
トランジスタ４０１、４０２のゲートに第２の制御信号
Ｃ２が入力されているので、メモリ動作モード時にオン
する。これによって、ゲートラインゲート信号線５１、
ドレインラインドレイン信号線６１が接地され、電位が
変動することに起因する誤動作を防止している。本実施
形態では、接地トランジスタ４０１、４０２の先に接地
電位であるVSSを入力しているが、この限りではなく、
画素内のトランジスタ４１、７１、７２がオンしないよ
う、しきい値電圧以下の任意の電圧に接続すれば、どの
ような電位であっても良い。
ついて説明する。メモリ動作モード時には、ゲートドラ
イバ５０、ドレインドライバ６０は停止しているため、
ゲートラインゲート信号線５１、ドレインラインドレイ
ン信号線６１は、フローティングとなるので、画素内の
各回路素子との間で容量結合が生じる。その為、ゲート
ラインゲート信号線５１、ドレインラインドレイン信号
線６１の電位が変動し、本来オフでなければならない画
素内のトランジスタ４１、７１、７２がオンしてしまう
恐れがある。これに対し、本実施形態においては、接地
トランジスタ４０１、４０２のゲートに第２の制御信号
Ｃ２が入力されているので、メモリ動作モード時にオン
する。これによって、ゲートラインゲート信号線５１、
ドレインラインドレイン信号線６１が接地され、電位が
変動することに起因する誤動作を防止している。本実施
形態では、接地トランジスタ４０１、４０２の先に接地
電位であるVSSを入力しているが、この限りではなく、
画素内のトランジスタ４１、７１、７２がオンしないよ
う、しきい値電圧以下の任意の電圧に接続すれば、どの
ような電位であっても良い。
【００５７】上記実施形態では、保持回路１１０は１ビ
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。
【００５８】上述したように、本発明の実施形態によれ
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示を行う通常動作モード（アナログ表示モード）と、
低消費電力でデジタル階調表示を行うメモリ動作モード
（デジタル表示モードの場合）という２種類の表示に対
応することができる。
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示を行う通常動作モード（アナログ表示モード）と、
低消費電力でデジタル階調表示を行うメモリ動作モード
（デジタル表示モードの場合）という２種類の表示に対
応することができる。
【００５９】上記実施形態では、画素電極を反射電極と
した反射型ＬＣＤとすれば、保持回路１１０等を画素電
極下に配置でき、好適であるが、もちろん透過型ＬＣＤ
に適用し、透明な画素電極と保持回路とを重畳して配置
することも可能である。しかし透過型ＬＣＤでは、金属
配線が配置されているところは遮光されるので、開口率
の低下が避けられない。また、透過型ＬＣＤで画素電極
の下に保持回路を配置すると、透過する光によって保持
回路や選択回路のトランジスタが誤動作する恐れがある
ため、全てのトランジスタのゲート上に遮光膜を儲ける
必要がある。従って、透過型ＬＣＤでは開口率を高くす
ることが困難である。これに対し、反射型ＬＣＤは、画
素電極下にどのような回路が配置されても開口率に影響
を与えることはない。更に、透過型の液晶表示装置のよ
うに、観察者側と反対側にいわゆるバックライトを用い
る必要が無いため、バックライトを点灯させるための電
力を必要としない。保持回路付きＬＣＤのそもそもの目
的が消費電力の削減であるから、本発明の表示装置とし
ては、バックライト不要で低消費電力化に適した反射型
ＬＣＤであることが好ましい。
した反射型ＬＣＤとすれば、保持回路１１０等を画素電
極下に配置でき、好適であるが、もちろん透過型ＬＣＤ
に適用し、透明な画素電極と保持回路とを重畳して配置
することも可能である。しかし透過型ＬＣＤでは、金属
配線が配置されているところは遮光されるので、開口率
の低下が避けられない。また、透過型ＬＣＤで画素電極
の下に保持回路を配置すると、透過する光によって保持
回路や選択回路のトランジスタが誤動作する恐れがある
ため、全てのトランジスタのゲート上に遮光膜を儲ける
必要がある。従って、透過型ＬＣＤでは開口率を高くす
ることが困難である。これに対し、反射型ＬＣＤは、画
素電極下にどのような回路が配置されても開口率に影響
を与えることはない。更に、透過型の液晶表示装置のよ
うに、観察者側と反対側にいわゆるバックライトを用い
る必要が無いため、バックライトを点灯させるための電
力を必要としない。保持回路付きＬＣＤのそもそもの目
的が消費電力の削減であるから、本発明の表示装置とし
ては、バックライト不要で低消費電力化に適した反射型
ＬＣＤであることが好ましい。
【００６０】また、上記実施形態は、液晶表示装置を用
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
【００６１】
【発明の効果】以上に説明したように、本発明のアクテ
ィブマトリクス型表示装置は、メモリ動作モード時に、
ゲート信号線もしくは／及びドレイン信号線が所定の電
位に固定されるので、ゲート信号線もしくは／及びドレ
イン信号線の電位が変動することで、アクティブマトリ
クス型表示装置が誤動作することを防止することができ
る。
ィブマトリクス型表示装置は、メモリ動作モード時に、
ゲート信号線もしくは／及びドレイン信号線が所定の電
位に固定されるので、ゲート信号線もしくは／及びドレ
イン信号線の電位が変動することで、アクティブマトリ
クス型表示装置が誤動作することを防止することができ
る。
【００６２】またゲート信号線もしくは／及びドレイン
信号線に、メモリ動作モード時にオンし、ゲート信号線
もしくは／及びドレイン信号線を所定の電位に固定する
トランジスタを接続することで、本発明を容易に実施す
ることが可能である。
信号線に、メモリ動作モード時にオンし、ゲート信号線
もしくは／及びドレイン信号線を所定の電位に固定する
トランジスタを接続することで、本発明を容易に実施す
ることが可能である。
【図１】本発明の実施形態に係るアクティブマトリクス
型表示装置を示す回路図である。
型表示装置を示す回路図である。
【図２】本発明の昇圧回路を示す回路図である。
【図３】本発明の発振部を示す回路図である。
【図４】本発明の実施形態を示す回路図である。
【図５】従来のアクティブマトリクス型表示装置を示す
回路図である。
回路図である。
１７ 画素電極 ４０、４３ 回路選択回路 ５１ ゲート信号線 ６１ ドレイン信号線 ７０ 画素選択回路 ８５ 補助容量 １１０ 保持回路 ２００ 昇圧回路 ３００ 発振部 ４０１、４０２ 接地トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６３１Ｈ ６８０ ６８０Ｇ Ｆターム(参考） 2H093 NA16 NC15 NC33 ND39 ND60 5C006 AA01 BB16 BC03 BC06 BC12 BC20 BF23 BF27 BF31 BF37 BF46 BF49 EB05 FA37 5C080 AA10 BB05 DD09 FF11 JJ02 JJ03
Claims (2)
- 【請求項１】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線からの
走査信号により選択されると共に前記ドレイン信号線か
ら映像信号が供給される複数の画素電極と、前記画素電
極に対応して配置され、映像信号に応じたデータを記憶
する保持回路とを有し、随時入力される映像信号に応じ
た画素電圧を随時印加して表示する通常動作モードと、
前記保持回路が記憶したデータに応じて表示するメモリ
動作モードとを有するアクティブマトリクス型表示装置
において、前記メモリ動作モード時に、前記ゲート信号
線もしくは／及び前記ドレイン信号線が所定の電位に固
定されることを特徴とするアクティブマトリクス型表示
装置。 - 【請求項２】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線からの
走査信号により選択されると共に前記ドレイン信号線か
ら映像信号が供給される複数の画素電極と、前記画素電
極に対応して配置され、映像信号に応じたデータを記憶
する保持回路とを有し、随時入力される映像信号に応じ
た画素電圧を随時印加して表示する通常動作モードと、
前記保持回路が記憶したデータに応じて表示するメモリ
動作モードとを有するアクティブマトリクス型表示装置
において、前記ゲート信号線もしくは／及び前記ドレイ
ン信号線に、前記メモリ動作モード時に、オンし、前記
ゲート信号線もしくは／及び前記ドレイン信号線を所定
の電位に固定するトランジスタが接続されていることを
特徴とするアクティブマトリクス型表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115373A JP4204204B2 (ja) | 2001-04-13 | 2001-04-13 | アクティブマトリクス型表示装置 |
| TW091102167A TW562958B (en) | 2001-04-13 | 2002-02-07 | Active matrix type display device |
| KR10-2002-0019920A KR100508050B1 (ko) | 2001-04-13 | 2002-04-12 | 액티브 매트릭스형 표시 장치 |
| CNB021055254A CN1264126C (zh) | 2001-04-13 | 2002-04-12 | 有源矩阵型显示装置 |
| US10/122,142 US6803896B2 (en) | 2001-04-13 | 2002-04-15 | Display device |
| EP02008515A EP1251485A3 (en) | 2001-04-13 | 2002-04-15 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115373A JP4204204B2 (ja) | 2001-04-13 | 2001-04-13 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002311908A true JP2002311908A (ja) | 2002-10-25 |
| JP4204204B2 JP4204204B2 (ja) | 2009-01-07 |
Family
ID=18966282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115373A Expired - Fee Related JP4204204B2 (ja) | 2001-04-13 | 2001-04-13 | アクティブマトリクス型表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6803896B2 (ja) |
| EP (1) | EP1251485A3 (ja) |
| JP (1) | JP4204204B2 (ja) |
| KR (1) | KR100508050B1 (ja) |
| CN (1) | CN1264126C (ja) |
| TW (1) | TW562958B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011033809A1 (ja) * | 2009-09-16 | 2011-03-24 | シャープ株式会社 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
| JP2011091376A (ja) * | 2009-09-24 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2012145947A (ja) * | 2002-12-27 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162938A (ja) * | 2000-11-22 | 2002-06-07 | Toshiba Corp | 液晶表示装置 |
| TWI236558B (en) * | 2001-04-13 | 2005-07-21 | Sanyo Electric Co | Active matrix type display device |
| TWI248600B (en) * | 2003-05-08 | 2006-02-01 | Ind Tech Res Inst | Apparatus and method for supplying the video signal with time-division multiplexing |
| JP2006330701A (ja) * | 2005-04-26 | 2006-12-07 | Canon Inc | 走査回路、走査装置、画像表示装置およびテレビジョン装置 |
| KR101151797B1 (ko) * | 2005-06-10 | 2012-06-01 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 및 그 제조방법 |
| TWI391890B (zh) * | 2006-10-11 | 2013-04-01 | Japan Display West Inc | 顯示裝置 |
| JP5046226B2 (ja) * | 2007-04-02 | 2012-10-10 | 株式会社ジャパンディスプレイウェスト | 画像表示装置 |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| KR101082286B1 (ko) * | 2010-02-11 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 액정표시장치 및 그의 구동방법 |
| CN109256075B (zh) * | 2017-07-13 | 2020-08-25 | 昆山国显光电有限公司 | 显示屏电源控制方法、装置、存储介质及电子设备 |
| JP7084770B2 (ja) | 2018-04-27 | 2022-06-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN112863415A (zh) * | 2019-11-28 | 2021-05-28 | 京东方科技集团股份有限公司 | 像素驱动电路和显示设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JPH09212140A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 表示装置 |
| JPH09331490A (ja) * | 1996-06-11 | 1997-12-22 | Hitachi Ltd | 液晶表示装置 |
| JPH10282468A (ja) * | 1997-04-08 | 1998-10-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH10301537A (ja) * | 1997-04-25 | 1998-11-13 | Nec Corp | マトリクス表示装置 |
| JP2002229526A (ja) * | 2000-12-20 | 2002-08-16 | Samsung Electronics Co Ltd | 液晶表示装置及びこれの駆動方法 |
| JP2002533762A (ja) * | 1998-12-21 | 2002-10-08 | ローズ リサーチ エル．エル．シー． | 液晶ディスプレイ技術のための低消費電力ドライバ |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823091A (ja) | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| JPH06102530A (ja) * | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
| US5471225A (en) | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
| JPH06337658A (ja) * | 1993-05-26 | 1994-12-06 | Keibunshiya:Kk | 液晶表示装置 |
| JPH08201841A (ja) * | 1994-11-24 | 1996-08-09 | Toshiba Electron Eng Corp | 表示装置及びその検査方法 |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| US5945972A (en) | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| JP3319561B2 (ja) | 1996-03-01 | 2002-09-03 | 株式会社東芝 | 液晶表示装置 |
| US6072454A (en) | 1996-03-01 | 2000-06-06 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| JP3305946B2 (ja) | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| EP0797182A1 (en) | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| KR100245921B1 (ko) * | 1996-04-23 | 2000-03-02 | 가나이 쓰도무 | 아날로그 인터페이스 액정표시장치와 아날로그 인터페이스 표시 장치 |
| US5790090A (en) | 1996-10-16 | 1998-08-04 | International Business Machines Corporation | Active matrix liquid crystal display with reduced drive pulse amplitudes |
| US5952991A (en) | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| TW530180B (en) * | 1998-04-27 | 2003-05-01 | Hitachi Ltd | Active matrix type liquid crystal display |
| JP3629712B2 (ja) | 1998-08-04 | 2005-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TW421740B (en) * | 1999-01-13 | 2001-02-11 | Acer Peripherals Inc | Power source circuit of the electronic apparatus |
| JP2001249319A (ja) * | 2000-03-02 | 2001-09-14 | Hitachi Ltd | 液晶表示装置 |
| US6825834B2 (en) * | 2000-11-06 | 2004-11-30 | Sanyo Electric Co., Ltd. | Active matrix display device |
| JP2001242819A (ja) | 2000-12-28 | 2001-09-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
2001
- 2001-04-13 JP JP2001115373A patent/JP4204204B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-07 TW TW091102167A patent/TW562958B/zh not_active IP Right Cessation
- 2002-04-12 KR KR10-2002-0019920A patent/KR100508050B1/ko not_active IP Right Cessation
- 2002-04-12 CN CNB021055254A patent/CN1264126C/zh not_active Expired - Fee Related
- 2002-04-15 EP EP02008515A patent/EP1251485A3/en not_active Withdrawn
- 2002-04-15 US US10/122,142 patent/US6803896B2/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JPH09212140A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 表示装置 |
| JPH09331490A (ja) * | 1996-06-11 | 1997-12-22 | Hitachi Ltd | 液晶表示装置 |
| JPH10282468A (ja) * | 1997-04-08 | 1998-10-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH10301537A (ja) * | 1997-04-25 | 1998-11-13 | Nec Corp | マトリクス表示装置 |
| JP2002533762A (ja) * | 1998-12-21 | 2002-10-08 | ローズ リサーチ エル．エル．シー． | 液晶ディスプレイ技術のための低消費電力ドライバ |
| JP2002229526A (ja) * | 2000-12-20 | 2002-08-16 | Samsung Electronics Co Ltd | 液晶表示装置及びこれの駆動方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012145947A (ja) * | 2002-12-27 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| WO2011033809A1 (ja) * | 2009-09-16 | 2011-03-24 | シャープ株式会社 | メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法 |
| JP2011091376A (ja) * | 2009-09-24 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9305481B2 (en) | 2009-09-24 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10181481B2 (en) | 2009-09-24 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020154107A1 (en) | 2002-10-24 |
| JP4204204B2 (ja) | 2009-01-07 |
| EP1251485A2 (en) | 2002-10-23 |
| KR20020079598A (ko) | 2002-10-19 |
| CN1381822A (zh) | 2002-11-27 |
| CN1264126C (zh) | 2006-07-12 |
| TW562958B (en) | 2003-11-21 |
| KR100508050B1 (ko) | 2005-08-17 |
| US6803896B2 (en) | 2004-10-12 |
| EP1251485A3 (en) | 2003-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| JP4420080B2 (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2012088736A (ja) | 表示装置 | |
| JP2012088737A (ja) | 表示装置 | |
| WO2012023467A1 (ja) | 表示装置 | |
| KR100468174B1 (ko) | 표시 장치 | |
| JP2002311911A (ja) | アクティブマトリクス型表示装置 | |
| KR100497455B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| KR100459624B1 (ko) | 표시 장치 | |
| KR100481108B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP2002297082A (ja) | 表示装置 | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| WO2012023329A1 (ja) | 表示装置 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 | |
| US20050073349A1 (en) | Voltage level transferring circuit | |
| KR100469193B1 (ko) | 표시 장치 | |
| JP2001249321A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |