JP2002311054A - プローブカード、電子回路装置の測定装置および測定方法 - Google Patents
プローブカード、電子回路装置の測定装置および測定方法Info
- Publication number
- JP2002311054A JP2002311054A JP2001111562A JP2001111562A JP2002311054A JP 2002311054 A JP2002311054 A JP 2002311054A JP 2001111562 A JP2001111562 A JP 2001111562A JP 2001111562 A JP2001111562 A JP 2001111562A JP 2002311054 A JP2002311054 A JP 2002311054A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- electronic circuit
- measuring
- circuit device
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【課題】半導体チップ等の電子回路装置の電気的特性を
測定するのに用いられるプローブカードおよび測定装置
において、電子回路装置とプローブカードとの接触不良
を確実に検出でき、電子回路装置の電気的特性を正確に
測定することができるプローブカードおよび電子回路装
置の測定装置および測定方法を提供する。 【解決手段】基板２２と、チップに形成されたパッドに
接触可能に前記基板に保持されたプローブピン２６と、
チップに形成されたパッドに接触可能に基板２２に保持
され、パッドの表面を引っ掻くためのダミーピン２６と
を有する。
測定するのに用いられるプローブカードおよび測定装置
において、電子回路装置とプローブカードとの接触不良
を確実に検出でき、電子回路装置の電気的特性を正確に
測定することができるプローブカードおよび電子回路装
置の測定装置および測定方法を提供する。 【解決手段】基板２２と、チップに形成されたパッドに
接触可能に前記基板に保持されたプローブピン２６と、
チップに形成されたパッドに接触可能に基板２２に保持
され、パッドの表面を引っ掻くためのダミーピン２６と
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ等の
電子回路装置の電気的特性を測定するのに用いられるプ
ローブカード、測定装置および測定方法に関する。
電子回路装置の電気的特性を測定するのに用いられるプ
ローブカード、測定装置および測定方法に関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおける、た
とえば、シリコン等の半導体ウェーハの検査工程では、
ウェーハ上に形成された半導体チップの電極と半導体装
置の試験装置（ＬＳＩテスター）とをプローブカードに
よって電気的に接続し、半導体チップの電気的特性のテ
ストをしている。上記のプローブカードは、ＬＳＩテス
ターと電気的に接続される配線が形成された基板と、基
端側が基板に形成された配線と電気的に接続され、先端
側が測定する半導体チップの各電極の配置に合わせて配
列された導電性の複数のプローブピン（探針）とを備え
ている。半導体チップの電気的測定に際しては、プロー
ブカードを測定する半導体チップに対して位置決めし、
プローブピンを対応する電極に接触させる。プローブピ
ンを通じて、半導体チップに電力が供給され、各種の電
気的測定が行われる。
とえば、シリコン等の半導体ウェーハの検査工程では、
ウェーハ上に形成された半導体チップの電極と半導体装
置の試験装置（ＬＳＩテスター）とをプローブカードに
よって電気的に接続し、半導体チップの電気的特性のテ
ストをしている。上記のプローブカードは、ＬＳＩテス
ターと電気的に接続される配線が形成された基板と、基
端側が基板に形成された配線と電気的に接続され、先端
側が測定する半導体チップの各電極の配置に合わせて配
列された導電性の複数のプローブピン（探針）とを備え
ている。半導体チップの電気的測定に際しては、プロー
ブカードを測定する半導体チップに対して位置決めし、
プローブピンを対応する電極に接触させる。プローブピ
ンを通じて、半導体チップに電力が供給され、各種の電
気的測定が行われる。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
なプローブカードを用いた半導体チップの電気的特性の
測定においては、プローブカードのプローブピンを半導
体チップのパッドに接触させ、試験装置からの信号を半
導体チップに伝達している。このため、半導体チップの
パッドを構成している金属がプローブピンの先端に付着
することがある。パッドを構成している金属がプローブ
ピンの先端に付着すると、プローブピンとパッドとの間
の電気抵抗が上昇し、プローブピンとパッドとの間の接
触不良が発生し、正常な測定を行うことができない可能
性がある。従来においては、プローブピンとパッドとの
間の接触不良が発生していても、接触不良を検出する機
構がなかった。このため、試験装置による測定データを
確認したのち、接触不良が発生していると推定される場
合には、半導体チップの電気的特性を再び測定する必要
があり、結果として、全体の測定時間が長時間化すると
いう不利益が存在した。また、試験装置による測定デー
タに基づいて、接触不良が発生しているか否かを正確に
判別することは容易ではなかった。すなわち、測定デー
タの異常には、製品自体に起因する異常と、接触不良等
の測定系に起因する異常とが存在する。これらの異常を
測定データから判別するには、良品の製品を再測定し、
再測定データと異常測定データとを比較する必要があ
り、非常に手間のかかる作業であった。
なプローブカードを用いた半導体チップの電気的特性の
測定においては、プローブカードのプローブピンを半導
体チップのパッドに接触させ、試験装置からの信号を半
導体チップに伝達している。このため、半導体チップの
パッドを構成している金属がプローブピンの先端に付着
することがある。パッドを構成している金属がプローブ
ピンの先端に付着すると、プローブピンとパッドとの間
の電気抵抗が上昇し、プローブピンとパッドとの間の接
触不良が発生し、正常な測定を行うことができない可能
性がある。従来においては、プローブピンとパッドとの
間の接触不良が発生していても、接触不良を検出する機
構がなかった。このため、試験装置による測定データを
確認したのち、接触不良が発生していると推定される場
合には、半導体チップの電気的特性を再び測定する必要
があり、結果として、全体の測定時間が長時間化すると
いう不利益が存在した。また、試験装置による測定デー
タに基づいて、接触不良が発生しているか否かを正確に
判別することは容易ではなかった。すなわち、測定デー
タの異常には、製品自体に起因する異常と、接触不良等
の測定系に起因する異常とが存在する。これらの異常を
測定データから判別するには、良品の製品を再測定し、
再測定データと異常測定データとを比較する必要があ
り、非常に手間のかかる作業であった。
【０００４】本発明は、上述の問題に鑑みて成されたも
のであって、電子回路装置とプローブカードとの接触不
良を確実に検出でき、電子回路装置の電気的特性を正確
に測定することができるプローブカードおよび電子回路
装置の測定装置および測定方法を提供することを目的と
する。
のであって、電子回路装置とプローブカードとの接触不
良を確実に検出でき、電子回路装置の電気的特性を正確
に測定することができるプローブカードおよび電子回路
装置の測定装置および測定方法を提供することを目的と
する。
【０００５】
【課題を解決するための手段】本発明のプローブカード
は、電子回路装置の電気的特性を測定する測定装置と前
記電子回路装置とを電気的に接続するプローブカードあ
って、基板と、前記電子回路装置に形成された接続端子
に接触可能に前記基板に保持されたプローブピンと、前
記電子回路装置に形成された接続端子に接触可能に前記
基板に保持され、当該接続端子の表面を引っ掻くための
ダミーピンとを有する。
は、電子回路装置の電気的特性を測定する測定装置と前
記電子回路装置とを電気的に接続するプローブカードあ
って、基板と、前記電子回路装置に形成された接続端子
に接触可能に前記基板に保持されたプローブピンと、前
記電子回路装置に形成された接続端子に接触可能に前記
基板に保持され、当該接続端子の表面を引っ掻くための
ダミーピンとを有する。
【０００６】好適には、前記電子回路装置は、ウェーハ
上に整列して複数形成されており、前記ダミーピンが一
の電子回路装置の接続端子に接触した状態において、前
記プローブピンが前記一の電子回路装置に隣り合う電子
回路装置の接続端子に接触可能に配置されている。
上に整列して複数形成されており、前記ダミーピンが一
の電子回路装置の接続端子に接触した状態において、前
記プローブピンが前記一の電子回路装置に隣り合う電子
回路装置の接続端子に接触可能に配置されている。
【０００７】本発明の電子回路装置の測定装置は、電子
回路装置の電気的特性を測定する測定装置本体と、基
板、前記電子回路装置に形成された接続端子に接触可能
に前記基板に保持されたプローブピン、および、前記電
子回路装置に形成された接続端子に接触可能に前記基板
に保持され、当該接続端子の表面を引っ掻くためのダミ
ーピンを備え、前記測定装置本体と前記電子回路装置と
を電気的に接続するプローブカードと、前記ダミーピン
が前記接続端子に当接した状態において、前記ダミーピ
ンが前記接続端子の表面を引っ掻くように、前記プロー
ブカードと前記電子回路装置とを相対移動させる移動手
段とを有する。
回路装置の電気的特性を測定する測定装置本体と、基
板、前記電子回路装置に形成された接続端子に接触可能
に前記基板に保持されたプローブピン、および、前記電
子回路装置に形成された接続端子に接触可能に前記基板
に保持され、当該接続端子の表面を引っ掻くためのダミ
ーピンを備え、前記測定装置本体と前記電子回路装置と
を電気的に接続するプローブカードと、前記ダミーピン
が前記接続端子に当接した状態において、前記ダミーピ
ンが前記接続端子の表面を引っ掻くように、前記プロー
ブカードと前記電子回路装置とを相対移動させる移動手
段とを有する。
【０００８】また、本発明の電子回路装置の測定装置
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定する第１の抵抗値測定手段と、前記ダミーピン
によって引っ掻かれた前記接続端子の表面に前記プロー
ブピンを当接させた際に、前記プローブピンと接続端子
との間の抵抗値を測定する第２の抵抗値測定手段と、測
定した前記各抵抗値を比較し、当該抵抗値間の差が所定
の範囲外にあるか否かを判別する判別手段とをさらに有
する。
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定する第１の抵抗値測定手段と、前記ダミーピン
によって引っ掻かれた前記接続端子の表面に前記プロー
ブピンを当接させた際に、前記プローブピンと接続端子
との間の抵抗値を測定する第２の抵抗値測定手段と、測
定した前記各抵抗値を比較し、当該抵抗値間の差が所定
の範囲外にあるか否かを判別する判別手段とをさらに有
する。
【０００９】また、本発明の電子回路装置の測定装置
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定する第１の抵抗値測定手段と、前記ダミーピン
によって引っ掻かれた前記接続端子の表面に前記プロー
ブピンを当接させた際に、前記プローブピンと接続端子
との間の抵抗値を測定する第２の抵抗値測定手段と、を
さらに有し、前記測定装置本体は、測定した前記ダミー
ピンと接続端子との間の抵抗値および前記プローブピン
と接続端子との間の抵抗値に基づいて、前記電子回路装
置の電気的特性の測定処理を行う。
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定する第１の抵抗値測定手段と、前記ダミーピン
によって引っ掻かれた前記接続端子の表面に前記プロー
ブピンを当接させた際に、前記プローブピンと接続端子
との間の抵抗値を測定する第２の抵抗値測定手段と、を
さらに有し、前記測定装置本体は、測定した前記ダミー
ピンと接続端子との間の抵抗値および前記プローブピン
と接続端子との間の抵抗値に基づいて、前記電子回路装
置の電気的特性の測定処理を行う。
【００１０】本発明の電子回路装置の測定方法は、基板
と、電子回路装置に形成された接続端子に接触可能に前
記基板に保持されたプローブピンと、前記電子回路装置
に形成された接続端子に接触可能に前記基板に保持さ
れ、当該接続端子の表面を引っ掻くためのダミーピンと
を有するプローブカードを用いて、前記電子回路装置の
電気的特性を測定する電子回路装置の測定方法であっ
て、前記ダミーピンを接続端子の表面に当接させ、摺動
させることによりを当該接続端子の表面を引っ掻くステ
ップと、前記ダミーピンによって引っ掻かれた前記接続
端子の表面に前記プローブピンを当接させて前記電子回
路装置の電気的特性を測定するステップとを有する。
と、電子回路装置に形成された接続端子に接触可能に前
記基板に保持されたプローブピンと、前記電子回路装置
に形成された接続端子に接触可能に前記基板に保持さ
れ、当該接続端子の表面を引っ掻くためのダミーピンと
を有するプローブカードを用いて、前記電子回路装置の
電気的特性を測定する電子回路装置の測定方法であっ
て、前記ダミーピンを接続端子の表面に当接させ、摺動
させることによりを当該接続端子の表面を引っ掻くステ
ップと、前記ダミーピンによって引っ掻かれた前記接続
端子の表面に前記プローブピンを当接させて前記電子回
路装置の電気的特性を測定するステップとを有する。
【００１１】また、本発明の電子回路装置の測定方法
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定するステップと、前記ダミーピンによって引っ
掻かれた前記接続端子の表面に前記プローブピンを当接
させた際に、前記プローブピンと接続端子との間の抵抗
値を測定するステップと、測定した前記ダミーピンと接
続端子との間の抵抗値および前記プローブピンと接続端
子との間の抵抗値を比較し、当該抵抗値間の差が所定の
範囲外にあるか否かを判別するステップとをさらに有す
る。
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定するステップと、前記ダミーピンによって引っ
掻かれた前記接続端子の表面に前記プローブピンを当接
させた際に、前記プローブピンと接続端子との間の抵抗
値を測定するステップと、測定した前記ダミーピンと接
続端子との間の抵抗値および前記プローブピンと接続端
子との間の抵抗値を比較し、当該抵抗値間の差が所定の
範囲外にあるか否かを判別するステップとをさらに有す
る。
【００１２】また、本発明の電子回路装置の測定方法
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定するステップと、前記ダミーピンによって引っ
掻かれた前記接続端子の表面に前記プローブピンを当接
させた際に、前記プローブピンと接続端子との間の抵抗
値を測定するステップと、測定した前記ダミーピンと接
続端子との間の抵抗値および前記プローブピンと接続端
子との間の抵抗値に基づいて、前記電子回路装置の電気
的特性の測定処理を行うステップとをさらに有する。
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定するステップと、前記ダミーピンによって引っ
掻かれた前記接続端子の表面に前記プローブピンを当接
させた際に、前記プローブピンと接続端子との間の抵抗
値を測定するステップと、測定した前記ダミーピンと接
続端子との間の抵抗値および前記プローブピンと接続端
子との間の抵抗値に基づいて、前記電子回路装置の電気
的特性の測定処理を行うステップとをさらに有する。
【００１３】本発明では、プローブピンを電子回路装置
の接続端子に接触させる前に、ダミーピンによって接続
端子の表面を引っ掻く。これにより、接続端子の表面に
形成された酸化膜や表面に付着した異物が除去される。
このダミーピンによって引っ掻かれた接続端子の表面に
プローブピンを接触させ、電子回路装置と測定装置とを
電気的に接続する。
の接続端子に接触させる前に、ダミーピンによって接続
端子の表面を引っ掻く。これにより、接続端子の表面に
形成された酸化膜や表面に付着した異物が除去される。
このダミーピンによって引っ掻かれた接続端子の表面に
プローブピンを接触させ、電子回路装置と測定装置とを
電気的に接続する。
【００１４】また、本発明では、ダミーピンによって接
続端子の表面を引っ掻いた際に、接続端子とダミーピン
との間の抵抗値を測定する。さらに、プローブピンを接
続端子の表面に接触させた際に、プローブピンと接続端
子との間の抵抗値を測定する。そして、これらの抵抗値
を比較し、両者の差が所定の範囲外にある場合には、た
とえば、プローブピンと接続端子とは接続不良であると
判断することができる。
続端子の表面を引っ掻いた際に、接続端子とダミーピン
との間の抵抗値を測定する。さらに、プローブピンを接
続端子の表面に接触させた際に、プローブピンと接続端
子との間の抵抗値を測定する。そして、これらの抵抗値
を比較し、両者の差が所定の範囲外にある場合には、た
とえば、プローブピンと接続端子とは接続不良であると
判断することができる。
【００１５】さらに、本発明では、接続端子とダミーピ
ンとの間の抵抗値およびプローブピンと接続端子との間
の抵抗値の情報を電子回路装置の電気的特性を測定する
のに利用する。これにより、電子回路装置の電気的特性
が不良である場合に、プローブピンと接続端子との間の
接続不良によるものと、接続不良によらないものとに確
実に分けることが可能となる。
ンとの間の抵抗値およびプローブピンと接続端子との間
の抵抗値の情報を電子回路装置の電気的特性を測定する
のに利用する。これにより、電子回路装置の電気的特性
が不良である場合に、プローブピンと接続端子との間の
接続不良によるものと、接続不良によらないものとに確
実に分けることが可能となる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の一実施形
態に係る測定装置の構成を示す図である。測定装置１
は、ウェーハＷを載置するＸＹステージ２と、プローブ
カード２１と、プローブカード２１を保持するＺ軸移動
機構４と、テスタ１１とを有する。
て図面を参照して説明する。図１は、本発明の一実施形
態に係る測定装置の構成を示す図である。測定装置１
は、ウェーハＷを載置するＸＹステージ２と、プローブ
カード２１と、プローブカード２１を保持するＺ軸移動
機構４と、テスタ１１とを有する。
【００１７】ウェーハＷは、たとえば、ＳｉやＧａＰ等
の単結晶を薄い板状にしたものであり、図２に示すよう
に、表面に複数のチップＣｐが形成される。ウェーハＷ
上に形成されたチップＣｐは、等間隔で縦横に整列され
ており、図２（ｂ）に示すように、ウェーハＷ表面から
突出している。このチップＣｐは、受動素子、能動素
子、集積回路等が形成された電子回路装置であり、ウェ
ーハＷ上に形成されたのち、ダイシング装置等を用いて
細片（ダイ）に切断される。切断されたチップＣｐは、
通常、パッケージされる。
の単結晶を薄い板状にしたものであり、図２に示すよう
に、表面に複数のチップＣｐが形成される。ウェーハＷ
上に形成されたチップＣｐは、等間隔で縦横に整列され
ており、図２（ｂ）に示すように、ウェーハＷ表面から
突出している。このチップＣｐは、受動素子、能動素
子、集積回路等が形成された電子回路装置であり、ウェ
ーハＷ上に形成されたのち、ダイシング装置等を用いて
細片（ダイ）に切断される。切断されたチップＣｐは、
通常、パッケージされる。
【００１８】チップＣｐの表面には、複数のパッドＰｄ
が形成されている。このパッドＰｄは、チップＣｐをパ
ッケージする際に、外部引出し線とチップＣｐとを電気
的に接続するために形成された、アルミニウム合金や銅
合金等の金属被膜による接続端子である。このパッドＰ
ｄを通じて、チップＣｐに形成された電子回路を駆動す
る電力の供給や、各種の電気信号が送受される。本実施
形態の測定装置１は、ウェーハＷ上に形成されたチップ
Ｃｐをパッケージする前に、上記のパッドＰｄを通じ
て、電力供給や各種電気信号の送受によって、チップＣ
ｐの電気的特性を測定し、チップＣｐの良品、不良品の
判別を行う装置である。
が形成されている。このパッドＰｄは、チップＣｐをパ
ッケージする際に、外部引出し線とチップＣｐとを電気
的に接続するために形成された、アルミニウム合金や銅
合金等の金属被膜による接続端子である。このパッドＰ
ｄを通じて、チップＣｐに形成された電子回路を駆動す
る電力の供給や、各種の電気信号が送受される。本実施
形態の測定装置１は、ウェーハＷ上に形成されたチップ
Ｃｐをパッケージする前に、上記のパッドＰｄを通じ
て、電力供給や各種電気信号の送受によって、チップＣ
ｐの電気的特性を測定し、チップＣｐの良品、不良品の
判別を行う装置である。
【００１９】ＸＹステージ２は、ウェーハＷのチップＣ
ｐの形成面とは反対の裏面側を保持し、ウェーハＷをＸ
−Ｙ平面（水平面）に沿って所望の位置に位置決めする
ための装置である。なお、ＸＹステージ２はウェーハＷ
を固定するために、たとえば、真空吸着機構等のチャッ
ク機構を備えている。
ｐの形成面とは反対の裏面側を保持し、ウェーハＷをＸ
−Ｙ平面（水平面）に沿って所望の位置に位置決めする
ための装置である。なお、ＸＹステージ２はウェーハＷ
を固定するために、たとえば、真空吸着機構等のチャッ
ク機構を備えている。
【００２０】プローブカード２１は、後述するテスタ１
１とウェーハＷに形成されたチップＣｐとを電気的に接
続する。なお、プローブカード２１の具体的構造につい
ては後述する。
１とウェーハＷに形成されたチップＣｐとを電気的に接
続する。なお、プローブカード２１の具体的構造につい
ては後述する。
【００２１】Ｚ軸移動機構４は、プローブカード２１を
水平に保持し、このプローブカード２１をＸ−Ｙ平面に
垂直なＺ軸方向（鉛直方向）に移動位置決めする。Ｚ軸
移動機構４によって、プローブカード２１を下降させ、
ウェーハＷに形成されたチップＣｐに当接する位置に位
置決めする。
水平に保持し、このプローブカード２１をＸ−Ｙ平面に
垂直なＺ軸方向（鉛直方向）に移動位置決めする。Ｚ軸
移動機構４によって、プローブカード２１を下降させ、
ウェーハＷに形成されたチップＣｐに当接する位置に位
置決めする。
【００２２】図３は、プローブカード２１の構成を示す
図であって、（ａ）は平面図であり、（ｂ）は側面図で
ある。図３に示すように、プローブカード２１は、基板
２２と、基板２２の中央部に設けられたプローブピン搭
載部２３と、このプローブピン搭載部２３に隣接する位
置に設けられたダミーピン搭載部２５とを有している。
図であって、（ａ）は平面図であり、（ｂ）は側面図で
ある。図３に示すように、プローブカード２１は、基板
２２と、基板２２の中央部に設けられたプローブピン搭
載部２３と、このプローブピン搭載部２３に隣接する位
置に設けられたダミーピン搭載部２５とを有している。
【００２３】基板２２は、円板状の部材からなり、たと
えば、ポリイミド等の樹脂で形成されている。この基板
２２には、配線パターンおよび電子部品を搭載するため
のスルーホール等が形成されている。基板２２に形成さ
れた配線パターンは、テスタ１１と接続されている。
えば、ポリイミド等の樹脂で形成されている。この基板
２２には、配線パターンおよび電子部品を搭載するため
のスルーホール等が形成されている。基板２２に形成さ
れた配線パターンは、テスタ１１と接続されている。
【００２４】プローブピン搭載部２３は、上記したウェ
ーハＷに形成されたチップＣｐのパッドＰｄの配置に合
わせて、パッドＰｄに接触可能な複数のプローブピン２
４を保持している。プローブピン２４は、たとえば、金
属等の導電性の材料から形成されており、基板２２に形
成された配線パターンと接続されている。プローブピン
２４を通じて、チップＣｐに電力が供給され、各種電気
信号の送受が行われる。
ーハＷに形成されたチップＣｐのパッドＰｄの配置に合
わせて、パッドＰｄに接触可能な複数のプローブピン２
４を保持している。プローブピン２４は、たとえば、金
属等の導電性の材料から形成されており、基板２２に形
成された配線パターンと接続されている。プローブピン
２４を通じて、チップＣｐに電力が供給され、各種電気
信号の送受が行われる。
【００２５】ダミーピン搭載部２５は、上記したウェー
ハＷに形成されたチップＣｐのパッドＰｄの配置に合わ
せて、パッドＰｄに接触可能な複数のダミーピン２６を
保持している。ダミーピン２６は、たとえば、金属等の
導電性の材料から形成されており、基板２２に形成され
た配線パターンと接続されている。このダミーピン２６
は、パッドＰｄの表面を引っ掻くためのものである。
ハＷに形成されたチップＣｐのパッドＰｄの配置に合わ
せて、パッドＰｄに接触可能な複数のダミーピン２６を
保持している。ダミーピン２６は、たとえば、金属等の
導電性の材料から形成されており、基板２２に形成され
た配線パターンと接続されている。このダミーピン２６
は、パッドＰｄの表面を引っ掻くためのものである。
【００２６】ダミーピン２６およびプローブピン２４
は、ダミーピン２６があるチップＣｐのパッドＰｄに接
触した状態において、プローブピン２４が上記のチップ
Ｃｐにに隣り合うチップＣｐのパッドＰｄに接触可能に
配置されている。
は、ダミーピン２６があるチップＣｐのパッドＰｄに接
触した状態において、プローブピン２４が上記のチップ
Ｃｐにに隣り合うチップＣｐのパッドＰｄに接触可能に
配置されている。
【００２７】ここで、ダミーピン２６について、図４お
よび図５を参照してさらに詳述する。図４は、チップＣ
ｐのパッドＰｄ上に酸化膜が形成されている場合に、プ
ローブピン２４とパッドＰｄとの間に発生する接続不良
を説明するための図である。上記したように、パッドＰ
ｄは、アルミニウム合金や銅合金等の金属被膜によって
形成されている。このため、パッドＰｄは酸化しやす
い。パッドＰｄの表面に酸化膜が形成されると、図４に
示すように、プローブピン２４をパッドＰｄの表面に接
触させた際に、プローブピン２４とパッドＰｄとの間に
抵抗Ｒｅが形成されてしまう。このような抵抗Ｒｅが存
在すると、チップＣｐの電気的特性を正常に測定するこ
とができない可能性がある。また、上記のような酸化膜
だけでなく、パッドＰｄの表面に異物が存在する場合に
も、同様な抵抗Ｒｅが形成される可能性がある。
よび図５を参照してさらに詳述する。図４は、チップＣ
ｐのパッドＰｄ上に酸化膜が形成されている場合に、プ
ローブピン２４とパッドＰｄとの間に発生する接続不良
を説明するための図である。上記したように、パッドＰ
ｄは、アルミニウム合金や銅合金等の金属被膜によって
形成されている。このため、パッドＰｄは酸化しやす
い。パッドＰｄの表面に酸化膜が形成されると、図４に
示すように、プローブピン２４をパッドＰｄの表面に接
触させた際に、プローブピン２４とパッドＰｄとの間に
抵抗Ｒｅが形成されてしまう。このような抵抗Ｒｅが存
在すると、チップＣｐの電気的特性を正常に測定するこ
とができない可能性がある。また、上記のような酸化膜
だけでなく、パッドＰｄの表面に異物が存在する場合に
も、同様な抵抗Ｒｅが形成される可能性がある。
【００２８】このため、本実施形態では、プローブピン
２４をパッドＰｄの表面に接触させる前に、ダミーピン
２６によってパッドＰｄの表面を引っ掻くことにより、
酸化膜や異物を除去する。図５は、ダミーピン２６によ
る酸化膜等の除去作用を説明するための図である。ダミ
ーピン２６によって酸化膜等を除去するためには、たと
えば、図５（ａ）に示すように、表面に酸化膜ＩＬの形
成されたパッドＰｄにダミーピン２６の先端を押し当て
る。パッドＰｄにダミーピン２６の先端を押し当てるに
は、上記したＸＹステージ２を位置決めし、ダミーピン
２６が対応するパッドＰｄ上に位置させる。その後に、
Ｚ軸移動機構４を動作させて、プローブカード２１を下
降させ、パッドＰｄにダミーピン２６の先端が接触する
位置に位置決めする。
２４をパッドＰｄの表面に接触させる前に、ダミーピン
２６によってパッドＰｄの表面を引っ掻くことにより、
酸化膜や異物を除去する。図５は、ダミーピン２６によ
る酸化膜等の除去作用を説明するための図である。ダミ
ーピン２６によって酸化膜等を除去するためには、たと
えば、図５（ａ）に示すように、表面に酸化膜ＩＬの形
成されたパッドＰｄにダミーピン２６の先端を押し当て
る。パッドＰｄにダミーピン２６の先端を押し当てるに
は、上記したＸＹステージ２を位置決めし、ダミーピン
２６が対応するパッドＰｄ上に位置させる。その後に、
Ｚ軸移動機構４を動作させて、プローブカード２１を下
降させ、パッドＰｄにダミーピン２６の先端が接触する
位置に位置決めする。
【００２９】次いで、図５（ｂ）に示すように、パッド
Ｐｄにダミーピン２６の先端が接触した状態で、ＸＹス
テージ２を所定の向きに所定量移動させ、パッドＰｄと
ダミーピン２６とを相対移動させる。これにより、パッ
ドＰｄの表面はダミーピン２６の先端により引っ掻か
れ、パッドＰｄの表面に形成された酸化膜ＩＬの一部が
除去される。
Ｐｄにダミーピン２６の先端が接触した状態で、ＸＹス
テージ２を所定の向きに所定量移動させ、パッドＰｄと
ダミーピン２６とを相対移動させる。これにより、パッ
ドＰｄの表面はダミーピン２６の先端により引っ掻か
れ、パッドＰｄの表面に形成された酸化膜ＩＬの一部が
除去される。
【００３０】次いで、図５（ｃ）に示すように、ＸＹス
テージ２を元の位置に復帰させ、その後に、Ｚ軸移動機
構４を動作させて、プローブカード２１を上昇させる。
テージ２を元の位置に復帰させ、その後に、Ｚ軸移動機
構４を動作させて、プローブカード２１を上昇させる。
【００３１】図１に示したように、テスタ１１は、プロ
ーブカード２１の各プローブピン２４およびダミーピン
２６と電気的に接続されており、プローブピン２４に電
力や各種電気信号を供給し、プローブピン２４から入力
される電気信号を受信する。このテスタ１１は、特性測
定部１２と、第１抵抗値測定部１３と、第２抵抗値測定
部１４と、比較判定部１５と、アラーム出力部１６とを
有する。
ーブカード２１の各プローブピン２４およびダミーピン
２６と電気的に接続されており、プローブピン２４に電
力や各種電気信号を供給し、プローブピン２４から入力
される電気信号を受信する。このテスタ１１は、特性測
定部１２と、第１抵抗値測定部１３と、第２抵抗値測定
部１４と、比較判定部１５と、アラーム出力部１６とを
有する。
【００３２】特性測定部１２は、プローブピン２４から
入力される電気信号に基づいて、チップＣｐの電気的特
性を測定し、チップＣｐの良否を判別するテスト回路を
備えている。一般的には、この特性測定部１２によって
不良と判断されたチップＣｐは、識別のために、図示し
ないインクマーカ等により、インクが付着される。
入力される電気信号に基づいて、チップＣｐの電気的特
性を測定し、チップＣｐの良否を判別するテスト回路を
備えている。一般的には、この特性測定部１２によって
不良と判断されたチップＣｐは、識別のために、図示し
ないインクマーカ等により、インクが付着される。
【００３３】第１抵抗値測定部１３は、ダミーピン２６
と電気的に接続されており、パッドＰｄの表面をダミー
ピン２６の先端で引っ掻いた際に、パッドＰｄとダミー
ピン２６との間の抵抗値Ｒ1 を測定する。
と電気的に接続されており、パッドＰｄの表面をダミー
ピン２６の先端で引っ掻いた際に、パッドＰｄとダミー
ピン２６との間の抵抗値Ｒ1 を測定する。
【００３４】第２抵抗値測定部１４は、プローブピン２
４と電気的に接続されており、パッドＰｄの表面にプロ
ーブピン２４を接触させた際に、パッドＰｄとプローブ
ピン２６との間の抵抗値Ｒ2 を測定する。
４と電気的に接続されており、パッドＰｄの表面にプロ
ーブピン２４を接触させた際に、パッドＰｄとプローブ
ピン２６との間の抵抗値Ｒ2 を測定する。
【００３５】比較判定部１５は、第１抵抗値測定部１３
で測定された抵抗値Ｒ1 と第２抵抗値測定部１４で測定
された抵抗値Ｒ2 を比較し、抵抗値Ｒ1 と抵抗値Ｒ2 と
の抵抗値差ΔＲを算出する。比較判定部１５は、算出し
た抵抗値差ΔＲを特性測定部１２に出力する。さらに、
比較判定部１５は、抵抗値差ΔＲが予め規定された範囲
内にあるか否かを判断し、規定範囲外の場合には、アラ
ーム出力部１６に起動信号１５ｓを出力する。すなわ
ち、比較判定部１５は、抵抗値差ΔＲが規定範囲外の場
合には、プローブピン２４とパッドＰｄとが接続不良で
あると判断する。
で測定された抵抗値Ｒ1 と第２抵抗値測定部１４で測定
された抵抗値Ｒ2 を比較し、抵抗値Ｒ1 と抵抗値Ｒ2 と
の抵抗値差ΔＲを算出する。比較判定部１５は、算出し
た抵抗値差ΔＲを特性測定部１２に出力する。さらに、
比較判定部１５は、抵抗値差ΔＲが予め規定された範囲
内にあるか否かを判断し、規定範囲外の場合には、アラ
ーム出力部１６に起動信号１５ｓを出力する。すなわ
ち、比較判定部１５は、抵抗値差ΔＲが規定範囲外の場
合には、プローブピン２４とパッドＰｄとが接続不良で
あると判断する。
【００３６】アラーム出力部１６は、起動信号１５ｓが
入力された場合には、測定装置１によりチップＣｐの電
気的特性の測定作業を行っている作業者に、プローブピ
ン２４とパッドＰｄとが接続不良であることを知らせる
アラームを、たとえば、視覚的あるいは聴覚的に知らせ
る。また、アラーム出力部１６は、測定装置１の測定動
作を中断させる信号を出力することも可能である。
入力された場合には、測定装置１によりチップＣｐの電
気的特性の測定作業を行っている作業者に、プローブピ
ン２４とパッドＰｄとが接続不良であることを知らせる
アラームを、たとえば、視覚的あるいは聴覚的に知らせ
る。また、アラーム出力部１６は、測定装置１の測定動
作を中断させる信号を出力することも可能である。
【００３７】次に、上記構成の測定装置１を用いたウェ
ーハＷに形成されたチップＣｐの電気的特性の測定方法
の一例について図６および図７に示すフローチャートを
参照して説明する。まず、ウェーハＷをＸＹステージ２
に搭載し、ウェーハＷ上に形成された測定すべきチップ
ＣｐのパッドＰｄとプローブカード２１の対応するダミ
ーピン２６との位置合わせを行う（ステップＳ１）。ウ
ェーハＷに形成されたチップＣｐのうち、最初に測定を
開始するチップＣｐを、たとえば、図８に示すＣｐａと
する。
ーハＷに形成されたチップＣｐの電気的特性の測定方法
の一例について図６および図７に示すフローチャートを
参照して説明する。まず、ウェーハＷをＸＹステージ２
に搭載し、ウェーハＷ上に形成された測定すべきチップ
ＣｐのパッドＰｄとプローブカード２１の対応するダミ
ーピン２６との位置合わせを行う（ステップＳ１）。ウ
ェーハＷに形成されたチップＣｐのうち、最初に測定を
開始するチップＣｐを、たとえば、図８に示すＣｐａと
する。
【００３８】次いで、プローブカード２１をＺ軸方向に
下降させ、ダミーピン２６をチップＣＰａの対応するパ
ッドＰｄに押し当てる（ステップＳ２）。ＸＹステージ
２を所定量移動させて、ダミーピン２６とチップＣＰａ
とを相対移動させ、ダミーピン２６によりチップＣＰａ
のパッドＰｄの表面を引っ掻く（ステップＳ３）。
下降させ、ダミーピン２６をチップＣＰａの対応するパ
ッドＰｄに押し当てる（ステップＳ２）。ＸＹステージ
２を所定量移動させて、ダミーピン２６とチップＣＰａ
とを相対移動させ、ダミーピン２６によりチップＣＰａ
のパッドＰｄの表面を引っ掻く（ステップＳ３）。
【００３９】次いで、ＸＹステージ２を元の位置に復帰
させ、ダミーピン２６とパッドＰｄとの間の抵抗値Ｒ1
を測定する（ステップＳ４）。この状態では、パッドＰ
ｄの表面に存在する酸化膜や異物が除去されているの
で、抵抗値Ｒ1 の値は低い値を示す。
させ、ダミーピン２６とパッドＰｄとの間の抵抗値Ｒ1
を測定する（ステップＳ４）。この状態では、パッドＰ
ｄの表面に存在する酸化膜や異物が除去されているの
で、抵抗値Ｒ1 の値は低い値を示す。
【００４０】抵抗値Ｒ1 の測定が完了したのち、プロー
ブカード２１をＺ軸方向に上昇させ、パッドＰｄとダミ
ーピン２６とを離隔させる（ステップＳ５）。次いで、
ウェーハＷ上に形成された測定すべきチップＣｐのパッ
ドＰｄとプローブカード２１の対応するプローブピン２
４との位置合わせを行う（ステップＳ６）。この位置合
わせは、チップＣｐａのパッドＰｄのダミーピン２６に
よって引っ掻いた位置にプローブピン２４が位置するよ
うに行う。
ブカード２１をＺ軸方向に上昇させ、パッドＰｄとダミ
ーピン２６とを離隔させる（ステップＳ５）。次いで、
ウェーハＷ上に形成された測定すべきチップＣｐのパッ
ドＰｄとプローブカード２１の対応するプローブピン２
４との位置合わせを行う（ステップＳ６）。この位置合
わせは、チップＣｐａのパッドＰｄのダミーピン２６に
よって引っ掻いた位置にプローブピン２４が位置するよ
うに行う。
【００４１】次いで、プローブカード２１をＺ軸方向に
下降させ、プローブピン２４をチップＣＰａの対応する
パッドＰｄに押し当てる。なお、このとき、ダミーピン
２６は、チップＣＰａに隣接するチップＣｐｂのパッド
Ｐｄに接触した状態となっている。この状態において、
チップＣＰａにプローブピン２４を通じて電力を供給
し、チップＣＰａの電気的特性を測定する（ステップＳ
７）。
下降させ、プローブピン２４をチップＣＰａの対応する
パッドＰｄに押し当てる。なお、このとき、ダミーピン
２６は、チップＣＰａに隣接するチップＣｐｂのパッド
Ｐｄに接触した状態となっている。この状態において、
チップＣＰａにプローブピン２４を通じて電力を供給
し、チップＣＰａの電気的特性を測定する（ステップＳ
７）。
【００４２】さらに、プローブピン２４をパッドＰｄに
押し当てた状態において、プローブピン２４とパッドＰ
ｄとの間の抵抗値Ｒ2 を測定する（ステップＳ８）。プ
ローブピン２４が接触しているパッドＰｄの表面がダミ
ーピン２６により引っ掻かれ、酸化膜あるいは異物が適
切に除去されている場合には、抵抗値Ｒ2 は抵抗値Ｒ1
と同様に低い値を示す。一方、パッドＰｄの表面の酸化
膜あるいは異物がダミーピン２６により適切に除去され
ていない場合や、プローブピン２４がパッドＰｄの表面
に適切に接触していない場合には、抵抗値Ｒ2 は抵抗値
Ｒ1 と比べて高い値を示す。
押し当てた状態において、プローブピン２４とパッドＰ
ｄとの間の抵抗値Ｒ2 を測定する（ステップＳ８）。プ
ローブピン２４が接触しているパッドＰｄの表面がダミ
ーピン２６により引っ掻かれ、酸化膜あるいは異物が適
切に除去されている場合には、抵抗値Ｒ2 は抵抗値Ｒ1
と同様に低い値を示す。一方、パッドＰｄの表面の酸化
膜あるいは異物がダミーピン２６により適切に除去され
ていない場合や、プローブピン２４がパッドＰｄの表面
に適切に接触していない場合には、抵抗値Ｒ2 は抵抗値
Ｒ1 と比べて高い値を示す。
【００４３】この後は、上記と同様に、抵抗値Ｒ2 を測
定後に、ＸＹステージ２を所定量移動させて、ダミーピ
ン２６によりチップＣｐａに隣接するチップＣＰｂの対
応するパッドＰｄの表面を引っ掻き、さらに、ＸＹステ
ージ２を元の位置に復帰させ、ダミーピン２６とパッド
Ｐｄとの間の抵抗値Ｒ1 を測定し、電気的特性の測定を
行い、抵抗値Ｒ2 を測定する動作を、図８に示す順序で
全てのチップＣｐについて測定を行う。
定後に、ＸＹステージ２を所定量移動させて、ダミーピ
ン２６によりチップＣｐａに隣接するチップＣＰｂの対
応するパッドＰｄの表面を引っ掻き、さらに、ＸＹステ
ージ２を元の位置に復帰させ、ダミーピン２６とパッド
Ｐｄとの間の抵抗値Ｒ1 を測定し、電気的特性の測定を
行い、抵抗値Ｒ2 を測定する動作を、図８に示す順序で
全てのチップＣｐについて測定を行う。
【００４４】図７は、テスタ１１における処理の一例を
示すフローチャートである。テスタ１１は、測定が開始
されると、抵抗値Ｒ1 および抵抗値Ｒ2 を取得する（ス
テップＳ１１）。
示すフローチャートである。テスタ１１は、測定が開始
されると、抵抗値Ｒ1 および抵抗値Ｒ2 を取得する（ス
テップＳ１１）。
【００４５】さらに、特性測定部１２は、電気的特性を
測定するための各種信号を受信する（ステップＳ１
２）。
測定するための各種信号を受信する（ステップＳ１
２）。
【００４６】比較判定部１５では、抵抗値Ｒ1 および抵
抗値Ｒ2 を比較し、抵抗値差ΔＲを算出する（ステップ
Ｓ１３）。算出した抵抗値差ΔＲを特性測定部１２に出
力する（ステップＳ１４）。また、抵抗値差ΔＲが規格
範囲内にあるかを判断する（ステップＳ１５）。
抗値Ｒ2 を比較し、抵抗値差ΔＲを算出する（ステップ
Ｓ１３）。算出した抵抗値差ΔＲを特性測定部１２に出
力する（ステップＳ１４）。また、抵抗値差ΔＲが規格
範囲内にあるかを判断する（ステップＳ１５）。
【００４７】規格範囲外の場合には、プローブピン２４
とパッドＰｄとの間の接続が不良であると判断し、アラ
ーム出力を行う（ステップＳ１６）。規格範囲内の場合
には、次のチップＣｐについての処理を行う。
とパッドＰｄとの間の接続が不良であると判断し、アラ
ーム出力を行う（ステップＳ１６）。規格範囲内の場合
には、次のチップＣｐについての処理を行う。
【００４８】一方、チップＣｐに係わる電気信号および
抵抗値差ΔＲを取得した特性測定部１２は、チップＣｐ
の電気的特性を測定し、チップＣｐが良品か不良品かを
判断する。たとえば、不良品と判断した場合に、抵抗値
差ΔＲの値を判断し、不良品と判断された原因がプロー
ブピン２４とパッドＰｄとの間の接続不良によるものな
のか、その他の原因によるものであるのかを特定する。
抵抗値差ΔＲを取得した特性測定部１２は、チップＣｐ
の電気的特性を測定し、チップＣｐが良品か不良品かを
判断する。たとえば、不良品と判断した場合に、抵抗値
差ΔＲの値を判断し、不良品と判断された原因がプロー
ブピン２４とパッドＰｄとの間の接続不良によるものな
のか、その他の原因によるものであるのかを特定する。
【００４９】以上のように、本実施形態によれば、プロ
ーブピン２４をチップＣｐのパッドＰｄに接触させる前
に、ダミーピン２６によりパッドＰｄの表面を引っ掻く
ことにより、プローブピン２４とパッドＰｄとの接続不
良を低減することができる。また、本実施形態によれ
ば、ダミーピン２６およびプローブピン２４とパッドＰ
ｄとの間の抵抗値Ｒ1 ，Ｒ2 を測定し、これらの抵抗値
Ｒ1 ，Ｒ2 からプローブピン２４とパッドＰｄとの接続
状態を検出することができるため、不適切な測定を継続
して行うことを未然に防止することができる。さらに、
本実施形態によれば、プローブピン２４を通じて得られ
たチップＣｐの電気的特性を測定するための信号に基づ
いて、チップＣｐの良品、不良品を判断する際に、抵抗
値差ΔＲを参照することによりプローブピン２４とパッ
ドＰｄとの間の接続状態が正常か異常かの情報が得られ
るため、チップＣｐ自体が原因で不良と判断されたの
か、接続不良によるものなのかを容易に区別することが
できる。
ーブピン２４をチップＣｐのパッドＰｄに接触させる前
に、ダミーピン２６によりパッドＰｄの表面を引っ掻く
ことにより、プローブピン２４とパッドＰｄとの接続不
良を低減することができる。また、本実施形態によれ
ば、ダミーピン２６およびプローブピン２４とパッドＰ
ｄとの間の抵抗値Ｒ1 ，Ｒ2 を測定し、これらの抵抗値
Ｒ1 ，Ｒ2 からプローブピン２４とパッドＰｄとの接続
状態を検出することができるため、不適切な測定を継続
して行うことを未然に防止することができる。さらに、
本実施形態によれば、プローブピン２４を通じて得られ
たチップＣｐの電気的特性を測定するための信号に基づ
いて、チップＣｐの良品、不良品を判断する際に、抵抗
値差ΔＲを参照することによりプローブピン２４とパッ
ドＰｄとの間の接続状態が正常か異常かの情報が得られ
るため、チップＣｐ自体が原因で不良と判断されたの
か、接続不良によるものなのかを容易に区別することが
できる。
【００５０】
【発明の効果】本発明によれば、半導体チップ等の電子
回路装置の接続端子とプローブピンとの接触不良を確実
に検出できる。また、本発明によれば、電子回路装置の
接続端子の表面に存在する接続不良を発生させる金属酸
化膜や異物をダミーピンによって除去することにより、
接続不良による誤測定を低減することができる。また、
本発明によれば、プローブピンおよびダミーピンと接続
端子との間の抵抗値をそれぞれ測定し、これらの抵抗値
を電気的特性試験に利用することにより、電気的特性が
不良である場合に、接続不良によるものと、電子回路装
置自体のの異常によるものとを容易に区別することがで
き、測定精度を向上させることができる。
回路装置の接続端子とプローブピンとの接触不良を確実
に検出できる。また、本発明によれば、電子回路装置の
接続端子の表面に存在する接続不良を発生させる金属酸
化膜や異物をダミーピンによって除去することにより、
接続不良による誤測定を低減することができる。また、
本発明によれば、プローブピンおよびダミーピンと接続
端子との間の抵抗値をそれぞれ測定し、これらの抵抗値
を電気的特性試験に利用することにより、電気的特性が
不良である場合に、接続不良によるものと、電子回路装
置自体のの異常によるものとを容易に区別することがで
き、測定精度を向上させることができる。
【図１】本発明の一実施形態に係る電子回路装置の測定
装置の構成を示す図である。
装置の構成を示す図である。
【図２】ウェーハＷに形成されたチップＣｐを説明する
ための図である。
ための図である。
【図３】本発明の一実施形態に係るプローブカードの構
成を示す図であって、（ａ）は平面図であり、（ｂ）は
側面図である。
成を示す図であって、（ａ）は平面図であり、（ｂ）は
側面図である。
【図４】チップのパッドＰｄ上に酸化膜が形成されてい
る場合に発生する接続不良を説明するための図である。
る場合に発生する接続不良を説明するための図である。
【図５】ダミーピンによる酸化膜除去作用を説明するた
めの図である。
めの図である。
【図６】本発明の測定方法の手順を説明するためのフロ
ーチャートである。
ーチャートである。
【図７】テスタ１１における処理の一例を説明するため
のフローチャートである。
のフローチャートである。
【図８】ウェーハＷに形成されたチップＣｐの測定順序
の一例を説明するための図である。
の一例を説明するための図である。
１…測定装置、２…ＸＹステージ、４…Ｚ軸移動機構、
１１…テスタ、１２…特性測定部、１３…第１抵抗値測
定部、１４…第２抵抗値測定部、１５…比較判定部、１
６…アラーム出力部、２１…プローブカード、２２…基
板、２３…プローブピン搭載部、２４…プローブピン、
２５…ダミーピン搭載部、２６…ダミーピン、Ｗ…ウェ
ーハ。
１１…テスタ、１２…特性測定部、１３…第１抵抗値測
定部、１４…第２抵抗値測定部、１５…比較判定部、１
６…アラーム出力部、２１…プローブカード、２２…基
板、２３…プローブピン搭載部、２４…プローブピン、
２５…ダミーピン搭載部、２６…ダミーピン、Ｗ…ウェ
ーハ。
フロントページの続き Ｆターム(参考） 2G003 AA07 AA10 AG03 AG08 AG12 AH05 AH06 2G011 AA02 AA17 AB06 AB07 AC00 AC04 AC14 AF07 2G132 AE01 AE14 AE16 AF02 AF06 AL00 AL03 AL04 AL38 4M106 AA01 AA02 BA01 CA70 DD03 DD10 DD13 DD30 DJ04 DJ05
Claims (8)
- 【請求項１】電子回路装置の電気的特性を測定する測定
装置と前記電子回路装置とを電気的に接続するプローブ
カードあって、 基板と、 前記電子回路装置に形成された接続端子に接触可能に前
記基板に保持されたプローブピンと、 前記電子回路装置に形成された接続端子に接触可能に前
記基板に保持され、当該接続端子の表面を引っ掻くため
のダミーピンとを有するプローブカード。 - 【請求項２】前記電子回路装置は、ウェーハ上に整列し
て複数形成されており、 前記ダミーピンが一の電子回路装置の接続端子に接触し
た状態において、前記プローブピンが前記一の電子回路
装置に隣り合う電子回路装置の接続端子に接触可能に配
置されている請求項１に記載のプローブカード。 - 【請求項３】電子回路装置の電気的特性を測定する測定
装置本体と、 基板、前記電子回路装置に形成された接続端子に接触可
能に前記基板に保持されたプローブピン、および、前記
電子回路装置に形成された接続端子に接触可能に前記基
板に保持され、当該接続端子の表面を引っ掻くためのダ
ミーピンを備え、前記測定装置本体と前記電子回路装置
とを電気的に接続するプローブカードと、 前記ダミーピンが前記接続端子に当接した状態におい
て、前記ダミーピンが前記接続端子の表面を引っ掻くよ
うに、前記プローブカードと前記電子回路装置とを相対
移動させる移動手段とを有する電子回路装置の測定装
置。 - 【請求項４】前記ダミーピンによって前記接続端子の表
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定する第１の抵抗値測定手段と、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定する第２の抵抗値
測定手段と、 測定した前記各抵抗値を比較し、当該抵抗値間の差が所
定の範囲外にあるか否かを判別する判別手段とをさらに
有する請求項３に記載の電子回路装置の測定装置。 - 【請求項５】前記ダミーピンによって前記接続端子の表
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定する第１の抵抗値測定手段と、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定する第２の抵抗値
測定手段と、をさらに有し、 前記測定装置本体は、測定した前記ダミーピンと接続端
子との間の抵抗値および前記プローブピンと接続端子と
の間の抵抗値に基づいて、前記電子回路装置の電気的特
性の測定処理を行う請求項３に記載の電子回路装置の測
定装置。 - 【請求項６】基板と、電子回路装置に形成された接続端
子に接触可能に前記基板に保持されたプローブピンと、
前記電子回路装置に形成された接続端子に接触可能に前
記基板に保持され、当該接続端子の表面を引っ掻くため
のダミーピンとを有するプローブカードを用いて、前記
電子回路装置の電気的特性を測定する電子回路装置の測
定方法であって、 前記ダミーピンを接続端子の表面に当接させ、摺動させ
ることによりを当該接続端子の表面を引っ掻くステップ
と、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させて前記電子回路装置の
電気的特性を測定するステップとを有する電子回路装置
の測定方法。 - 【請求項７】前記ダミーピンによって前記接続端子の表
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定するステップと、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定するステップと、 測定した前記ダミーピンと接続端子との間の抵抗値およ
び前記プローブピンと接続端子との間の抵抗値を比較
し、当該抵抗値間の差が所定の範囲外にあるか否かを判
別するステップとをさらに有する請求項６に記載の電子
回路装置の測定方法。 - 【請求項８】前記ダミーピンによって前記接続端子の表
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定するステップと、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定するステップと、 測定した前記ダミーピンと接続端子との間の抵抗値およ
び前記プローブピンと接続端子との間の抵抗値に基づい
て、前記電子回路装置の電気的特性の測定処理を行うス
テップとをさらに有する請求項６に記載の電子回路装置
の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111562A JP2002311054A (ja) | 2001-04-10 | 2001-04-10 | プローブカード、電子回路装置の測定装置および測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111562A JP2002311054A (ja) | 2001-04-10 | 2001-04-10 | プローブカード、電子回路装置の測定装置および測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002311054A true JP2002311054A (ja) | 2002-10-23 |
Family
ID=18963141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111562A Pending JP2002311054A (ja) | 2001-04-10 | 2001-04-10 | プローブカード、電子回路装置の測定装置および測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002311054A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252048A (ja) * | 2007-03-30 | 2008-10-16 | Tokyo Electron Ltd | プロービング方法、プローブ装置及び記憶媒体 |
-
2001
- 2001-04-10 JP JP2001111562A patent/JP2002311054A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252048A (ja) * | 2007-03-30 | 2008-10-16 | Tokyo Electron Ltd | プロービング方法、プローブ装置及び記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567652A (ja) | プローブ装置 | |
| KR100268414B1 (ko) | 반도체 장치를 테스트하기 위한 프로브 카드 | |
| US7495464B2 (en) | Inspection device of a semiconductor device | |
| US7274196B2 (en) | Apparatus and method for testing electrical characteristics of semiconductor workpiece | |
| JPH09107011A (ja) | 半導体装置、およびこの半導体装置の位置合わせ方法 | |
| JP3828299B2 (ja) | ウェーハテストシステムでのｚ軸の高さ設定装置及び方法 | |
| JP2002311054A (ja) | プローブカード、電子回路装置の測定装置および測定方法 | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| TWI604204B (zh) | 用於電測探針頭的電測裝置及其電測方法 | |
| JPH05206233A (ja) | 半導体のエージング装置 | |
| JPH1012679A (ja) | プローブカードおよびこのプローブカードを用いた試験 方法 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
| JP4185225B2 (ja) | コンタクトプローブの検査装置 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JP2932999B2 (ja) | 半導体チップ | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP2002100658A (ja) | 半導体装置の検査装置 | |
| JP2001196721A (ja) | 基板歪み計測方法および装置 | |
| JPH04342150A (ja) | 半導体装置の検査方法 | |
| JPH0921841A (ja) | 半田付け検査方法 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 |