JP2002311054A - Probe card, measuring device and measuring method of electronic circuit device - Google Patents
Probe card, measuring device and measuring method of electronic circuit deviceInfo
- Publication number
- JP2002311054A JP2002311054A JP2001111562A JP2001111562A JP2002311054A JP 2002311054 A JP2002311054 A JP 2002311054A JP 2001111562 A JP2001111562 A JP 2001111562A JP 2001111562 A JP2001111562 A JP 2001111562A JP 2002311054 A JP2002311054 A JP 2002311054A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- electronic circuit
- measuring
- circuit device
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップ等の
電子回路装置の電気的特性を測定するのに用いられるプ
ローブカード、測定装置および測定方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card, a measuring device, and a measuring method used for measuring electric characteristics of an electronic circuit device such as a semiconductor chip.
【０００２】[0002]
【従来の技術】半導体装置の製造プロセスにおける、た
とえば、シリコン等の半導体ウェーハの検査工程では、
ウェーハ上に形成された半導体チップの電極と半導体装
置の試験装置（ＬＳＩテスター）とをプローブカードに
よって電気的に接続し、半導体チップの電気的特性のテ
ストをしている。上記のプローブカードは、ＬＳＩテス
ターと電気的に接続される配線が形成された基板と、基
端側が基板に形成された配線と電気的に接続され、先端
側が測定する半導体チップの各電極の配置に合わせて配
列された導電性の複数のプローブピン（探針）とを備え
ている。半導体チップの電気的測定に際しては、プロー
ブカードを測定する半導体チップに対して位置決めし、
プローブピンを対応する電極に接触させる。プローブピ
ンを通じて、半導体チップに電力が供給され、各種の電
気的測定が行われる。2. Description of the Related Art In an inspection process of a semiconductor wafer such as silicon in a semiconductor device manufacturing process, for example,
Electrodes of a semiconductor chip formed on a wafer are electrically connected to a semiconductor device test device (LSI tester) using a probe card to test the electrical characteristics of the semiconductor chip. The probe card has a substrate on which wiring to be electrically connected to an LSI tester is formed, a base end side electrically connected to wiring formed on the substrate, and a front end side on which electrodes of a semiconductor chip to be measured are arranged. And a plurality of conductive probe pins (tips) arranged in accordance with. At the time of electrical measurement of the semiconductor chip, the probe card is positioned with respect to the semiconductor chip to be measured,
The probe pins are brought into contact with the corresponding electrodes. Power is supplied to the semiconductor chip through the probe pins, and various electrical measurements are performed.
【０００３】[0003]
【発明が解決しようとする課題】ところで、上記のよう
なプローブカードを用いた半導体チップの電気的特性の
測定においては、プローブカードのプローブピンを半導
体チップのパッドに接触させ、試験装置からの信号を半
導体チップに伝達している。このため、半導体チップの
パッドを構成している金属がプローブピンの先端に付着
することがある。パッドを構成している金属がプローブ
ピンの先端に付着すると、プローブピンとパッドとの間
の電気抵抗が上昇し、プローブピンとパッドとの間の接
触不良が発生し、正常な測定を行うことができない可能
性がある。従来においては、プローブピンとパッドとの
間の接触不良が発生していても、接触不良を検出する機
構がなかった。このため、試験装置による測定データを
確認したのち、接触不良が発生していると推定される場
合には、半導体チップの電気的特性を再び測定する必要
があり、結果として、全体の測定時間が長時間化すると
いう不利益が存在した。また、試験装置による測定デー
タに基づいて、接触不良が発生しているか否かを正確に
判別することは容易ではなかった。すなわち、測定デー
タの異常には、製品自体に起因する異常と、接触不良等
の測定系に起因する異常とが存在する。これらの異常を
測定データから判別するには、良品の製品を再測定し、
再測定データと異常測定データとを比較する必要があ
り、非常に手間のかかる作業であった。In the measurement of the electrical characteristics of a semiconductor chip using the above-described probe card, the probe pins of the probe card are brought into contact with the pads of the semiconductor chip, and the signal from the test apparatus is measured. To the semiconductor chip. For this reason, the metal constituting the pad of the semiconductor chip may adhere to the tip of the probe pin. If the metal constituting the pad adheres to the tip of the probe pin, the electrical resistance between the probe pin and the pad increases, causing a contact failure between the probe pin and the pad, preventing normal measurement. there is a possibility. Conventionally, there is no mechanism for detecting a contact failure even if a contact failure occurs between the probe pin and the pad. For this reason, after checking the measurement data by the test equipment, if it is estimated that a contact failure has occurred, it is necessary to measure the electrical characteristics of the semiconductor chip again, and as a result, the overall measurement time There was a disadvantage of longer time. Further, it has not been easy to accurately determine whether or not a contact failure has occurred based on measurement data obtained by a test apparatus. That is, the abnormality of the measurement data includes an abnormality caused by the product itself and an abnormality caused by the measurement system such as a poor contact. To determine these abnormalities from the measurement data, re-measure good products,
It was necessary to compare the re-measurement data with the abnormal measurement data, which was a very laborious operation.
【０００４】本発明は、上述の問題に鑑みて成されたも
のであって、電子回路装置とプローブカードとの接触不
良を確実に検出でき、電子回路装置の電気的特性を正確
に測定することができるプローブカードおよび電子回路
装置の測定装置および測定方法を提供することを目的と
する。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to reliably detect a poor contact between an electronic circuit device and a probe card and accurately measure the electrical characteristics of the electronic circuit device. It is an object of the present invention to provide a probe card and a measurement device and a measurement method for an electronic circuit device which can perform the measurement.
【０００５】[0005]
【課題を解決するための手段】本発明のプローブカード
は、電子回路装置の電気的特性を測定する測定装置と前
記電子回路装置とを電気的に接続するプローブカードあ
って、基板と、前記電子回路装置に形成された接続端子
に接触可能に前記基板に保持されたプローブピンと、前
記電子回路装置に形成された接続端子に接触可能に前記
基板に保持され、当該接続端子の表面を引っ掻くための
ダミーピンとを有する。A probe card according to the present invention is a probe card for electrically connecting a measuring device for measuring an electrical characteristic of an electronic circuit device and the electronic circuit device, wherein the substrate and the electronic device are connected to each other. A probe pin held on the board so as to be able to contact a connection terminal formed on the circuit device, and a probe pin held on the board so as to be able to contact a connection terminal formed on the electronic circuit device, for scratching a surface of the connection terminal. And a dummy pin.
【０００６】好適には、前記電子回路装置は、ウェーハ
上に整列して複数形成されており、前記ダミーピンが一
の電子回路装置の接続端子に接触した状態において、前
記プローブピンが前記一の電子回路装置に隣り合う電子
回路装置の接続端子に接触可能に配置されている。Preferably, a plurality of the electronic circuit devices are formed on a wafer in alignment with each other, and when the dummy pin is in contact with a connection terminal of one electronic circuit device, the probe pin is connected to the one electronic circuit device. It is arranged so as to be able to contact a connection terminal of an electronic circuit device adjacent to the circuit device.
【０００７】本発明の電子回路装置の測定装置は、電子
回路装置の電気的特性を測定する測定装置本体と、基
板、前記電子回路装置に形成された接続端子に接触可能
に前記基板に保持されたプローブピン、および、前記電
子回路装置に形成された接続端子に接触可能に前記基板
に保持され、当該接続端子の表面を引っ掻くためのダミ
ーピンを備え、前記測定装置本体と前記電子回路装置と
を電気的に接続するプローブカードと、前記ダミーピン
が前記接続端子に当接した状態において、前記ダミーピ
ンが前記接続端子の表面を引っ掻くように、前記プロー
ブカードと前記電子回路装置とを相対移動させる移動手
段とを有する。A measuring device for an electronic circuit device according to the present invention comprises a measuring device main body for measuring electrical characteristics of the electronic circuit device, a substrate, and a substrate held by the substrate so as to be in contact with connection terminals formed on the electronic circuit device. A probe pin, and a dummy pin for holding the connection terminal formed on the electronic circuit device so as to be able to come into contact with the substrate and scratching the surface of the connection terminal.The measurement device main body and the electronic circuit device A probe card to be electrically connected, and moving means for relatively moving the probe card and the electronic circuit device such that the dummy pin scratches the surface of the connection terminal when the dummy pin is in contact with the connection terminal. And
【０００８】また、本発明の電子回路装置の測定装置
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定する第１の抵抗値測定手段と、前記ダミーピン
によって引っ掻かれた前記接続端子の表面に前記プロー
ブピンを当接させた際に、前記プローブピンと接続端子
との間の抵抗値を測定する第２の抵抗値測定手段と、測
定した前記各抵抗値を比較し、当該抵抗値間の差が所定
の範囲外にあるか否かを判別する判別手段とをさらに有
する。[0008] The measuring device for an electronic circuit device according to the present invention may further comprise a first resistance value measuring device for measuring a resistance value between the dummy pin and the connection terminal in a state where the surface of the connection terminal is scratched by the dummy pin. Means, when the probe pin is brought into contact with the surface of the connection terminal scratched by the dummy pin, a second resistance value measurement means for measuring a resistance value between the probe pin and the connection terminal, And determining means for comparing the measured resistance values to determine whether a difference between the resistance values is outside a predetermined range.
【０００９】また、本発明の電子回路装置の測定装置
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定する第１の抵抗値測定手段と、前記ダミーピン
によって引っ掻かれた前記接続端子の表面に前記プロー
ブピンを当接させた際に、前記プローブピンと接続端子
との間の抵抗値を測定する第２の抵抗値測定手段と、を
さらに有し、前記測定装置本体は、測定した前記ダミー
ピンと接続端子との間の抵抗値および前記プローブピン
と接続端子との間の抵抗値に基づいて、前記電子回路装
置の電気的特性の測定処理を行う。The measuring device for an electronic circuit device according to the present invention may further comprise a first resistance value measuring device for measuring a resistance value between the dummy pin and the connection terminal while the surface of the connection terminal is scratched by the dummy pin. Means, when the probe pin is brought into contact with the surface of the connection terminal scratched by the dummy pin, a second resistance value measurement means for measuring a resistance value between the probe pin and the connection terminal, Further comprising: measuring the electrical characteristics of the electronic circuit device based on the measured resistance value between the dummy pin and the connection terminal and the resistance value between the probe pin and the connection terminal. Perform processing.
【００１０】本発明の電子回路装置の測定方法は、基板
と、電子回路装置に形成された接続端子に接触可能に前
記基板に保持されたプローブピンと、前記電子回路装置
に形成された接続端子に接触可能に前記基板に保持さ
れ、当該接続端子の表面を引っ掻くためのダミーピンと
を有するプローブカードを用いて、前記電子回路装置の
電気的特性を測定する電子回路装置の測定方法であっ
て、前記ダミーピンを接続端子の表面に当接させ、摺動
させることによりを当該接続端子の表面を引っ掻くステ
ップと、前記ダミーピンによって引っ掻かれた前記接続
端子の表面に前記プローブピンを当接させて前記電子回
路装置の電気的特性を測定するステップとを有する。[0010] The method for measuring an electronic circuit device according to the present invention includes the steps of: connecting a substrate, a probe pin held on the substrate so as to be able to contact a connection terminal formed on the electronic circuit device, and a connection terminal formed on the electronic circuit device; A probe card having a dummy pin for scratching the surface of the connection terminal, the measurement method for an electronic circuit device measuring the electrical characteristics of the electronic circuit device, wherein the probe card has a dummy pin for scratching the surface of the connection terminal. A step of scratching the surface of the connection terminal by bringing the dummy pin into contact with the surface of the connection terminal, and sliding the probe pin into contact with the surface of the connection terminal scratched by the dummy pin; Measuring the electrical characteristics of the circuit device.
【００１１】また、本発明の電子回路装置の測定方法
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定するステップと、前記ダミーピンによって引っ
掻かれた前記接続端子の表面に前記プローブピンを当接
させた際に、前記プローブピンと接続端子との間の抵抗
値を測定するステップと、測定した前記ダミーピンと接
続端子との間の抵抗値および前記プローブピンと接続端
子との間の抵抗値を比較し、当該抵抗値間の差が所定の
範囲外にあるか否かを判別するステップとをさらに有す
る。Further, in the method for measuring an electronic circuit device according to the present invention, a step of measuring a resistance value between the dummy pin and the connection terminal in a state where the surface of the connection terminal is scratched by the dummy pin; Measuring the resistance between the probe pin and the connection terminal when the probe pin is brought into contact with the surface of the connection terminal that has been scratched; and measuring the resistance between the dummy pin and the connection terminal. Comparing the resistance value with the resistance value between the probe pin and the connection terminal, and determining whether or not the difference between the resistance values is outside a predetermined range.
【００１２】また、本発明の電子回路装置の測定方法
は、前記ダミーピンによって前記接続端子の表面を引っ
掻いた状態で、当該ダミーピンと接続端子との間の抵抗
値を測定するステップと、前記ダミーピンによって引っ
掻かれた前記接続端子の表面に前記プローブピンを当接
させた際に、前記プローブピンと接続端子との間の抵抗
値を測定するステップと、測定した前記ダミーピンと接
続端子との間の抵抗値および前記プローブピンと接続端
子との間の抵抗値に基づいて、前記電子回路装置の電気
的特性の測定処理を行うステップとをさらに有する。[0012] Also, the method of measuring an electronic circuit device according to the present invention includes a step of measuring a resistance value between the dummy pin and the connection terminal while the surface of the connection terminal is scratched by the dummy pin; Measuring the resistance between the probe pin and the connection terminal when the probe pin is brought into contact with the surface of the connection terminal that has been scratched; and measuring the resistance between the dummy pin and the connection terminal. Performing a measurement process of electrical characteristics of the electronic circuit device based on the value and a resistance value between the probe pin and the connection terminal.
【００１３】本発明では、プローブピンを電子回路装置
の接続端子に接触させる前に、ダミーピンによって接続
端子の表面を引っ掻く。これにより、接続端子の表面に
形成された酸化膜や表面に付着した異物が除去される。
このダミーピンによって引っ掻かれた接続端子の表面に
プローブピンを接触させ、電子回路装置と測定装置とを
電気的に接続する。According to the present invention, the surface of the connection terminal is scratched by the dummy pin before the probe pin is brought into contact with the connection terminal of the electronic circuit device. As a result, the oxide film formed on the surface of the connection terminal and the foreign matter attached to the surface are removed.
The probe pins are brought into contact with the surfaces of the connection terminals scratched by the dummy pins to electrically connect the electronic circuit device and the measurement device.
【００１４】また、本発明では、ダミーピンによって接
続端子の表面を引っ掻いた際に、接続端子とダミーピン
との間の抵抗値を測定する。さらに、プローブピンを接
続端子の表面に接触させた際に、プローブピンと接続端
子との間の抵抗値を測定する。そして、これらの抵抗値
を比較し、両者の差が所定の範囲外にある場合には、た
とえば、プローブピンと接続端子とは接続不良であると
判断することができる。Further, in the present invention, when the surface of the connection terminal is scratched by the dummy pin, the resistance value between the connection terminal and the dummy pin is measured. Further, when the probe pin is brought into contact with the surface of the connection terminal, a resistance value between the probe pin and the connection terminal is measured. Then, these resistance values are compared, and if the difference between them is out of the predetermined range, for example, it can be determined that the connection between the probe pin and the connection terminal is defective.
【００１５】さらに、本発明では、接続端子とダミーピ
ンとの間の抵抗値およびプローブピンと接続端子との間
の抵抗値の情報を電子回路装置の電気的特性を測定する
のに利用する。これにより、電子回路装置の電気的特性
が不良である場合に、プローブピンと接続端子との間の
接続不良によるものと、接続不良によらないものとに確
実に分けることが可能となる。Further, in the present invention, information on the resistance value between the connection terminal and the dummy pin and the resistance value between the probe pin and the connection terminal is used to measure the electrical characteristics of the electronic circuit device. Thus, when the electrical characteristics of the electronic circuit device are poor, it is possible to reliably separate the electronic circuit device into those due to poor connection between the probe pins and the connection terminals and those not due to poor connection.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の一実施形
態に係る測定装置の構成を示す図である。測定装置１
は、ウェーハＷを載置するＸＹステージ２と、プローブ
カード２１と、プローブカード２１を保持するＺ軸移動
機構４と、テスタ１１とを有する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration of a measuring device according to one embodiment of the present invention. Measuring device 1
Has an XY stage 2 on which a wafer W is placed, a probe card 21, a Z-axis moving mechanism 4 for holding the probe card 21, and a tester 11.
【００１７】ウェーハＷは、たとえば、ＳｉやＧａＰ等
の単結晶を薄い板状にしたものであり、図２に示すよう
に、表面に複数のチップＣｐが形成される。ウェーハＷ
上に形成されたチップＣｐは、等間隔で縦横に整列され
ており、図２（ｂ）に示すように、ウェーハＷ表面から
突出している。このチップＣｐは、受動素子、能動素
子、集積回路等が形成された電子回路装置であり、ウェ
ーハＷ上に形成されたのち、ダイシング装置等を用いて
細片（ダイ）に切断される。切断されたチップＣｐは、
通常、パッケージされる。The wafer W is, for example, a single plate made of a single crystal such as Si or GaP, and has a plurality of chips Cp formed on its surface as shown in FIG. Wafer W
The chips Cp formed thereon are arranged vertically and horizontally at equal intervals and protrude from the surface of the wafer W as shown in FIG. The chip Cp is an electronic circuit device on which a passive element, an active element, an integrated circuit, and the like are formed. After being formed on the wafer W, the chip Cp is cut into small pieces (dies) using a dicing apparatus or the like. The cut chip Cp is
Usually packaged.
【００１８】チップＣｐの表面には、複数のパッドＰｄ
が形成されている。このパッドＰｄは、チップＣｐをパ
ッケージする際に、外部引出し線とチップＣｐとを電気
的に接続するために形成された、アルミニウム合金や銅
合金等の金属被膜による接続端子である。このパッドＰ
ｄを通じて、チップＣｐに形成された電子回路を駆動す
る電力の供給や、各種の電気信号が送受される。本実施
形態の測定装置１は、ウェーハＷ上に形成されたチップ
Ｃｐをパッケージする前に、上記のパッドＰｄを通じ
て、電力供給や各種電気信号の送受によって、チップＣ
ｐの電気的特性を測定し、チップＣｐの良品、不良品の
判別を行う装置である。A plurality of pads Pd are provided on the surface of the chip Cp.
Are formed. The pad Pd is a connection terminal formed by a metal film such as an aluminum alloy or a copper alloy formed for electrically connecting the external lead wire and the chip Cp when the chip Cp is packaged. This pad P
Through d, supply of electric power for driving an electronic circuit formed on the chip Cp and various electric signals are transmitted and received. Before packaging the chip Cp formed on the wafer W, the measuring apparatus 1 according to the present embodiment supplies the chip Cp by supplying power and transmitting / receiving various electric signals through the pad Pd.
This is an apparatus that measures the electrical characteristics of p and determines good or defective chips Cp.
【００１９】ＸＹステージ２は、ウェーハＷのチップＣ
ｐの形成面とは反対の裏面側を保持し、ウェーハＷをＸ
−Ｙ平面（水平面）に沿って所望の位置に位置決めする
ための装置である。なお、ＸＹステージ２はウェーハＷ
を固定するために、たとえば、真空吸着機構等のチャッ
ク機構を備えている。The XY stage 2 is used for the chip C of the wafer W.
Holding the back surface opposite to the surface on which p is formed,
-A device for positioning at a desired position along a Y plane (horizontal plane). Note that the XY stage 2 is
For example, a chuck mechanism such as a vacuum suction mechanism is provided in order to fix.
【００２０】プローブカード２１は、後述するテスタ１
１とウェーハＷに形成されたチップＣｐとを電気的に接
続する。なお、プローブカード２１の具体的構造につい
ては後述する。The probe card 21 includes a tester 1 described later.
1 is electrically connected to the chip Cp formed on the wafer W. The specific structure of the probe card 21 will be described later.
【００２１】Ｚ軸移動機構４は、プローブカード２１を
水平に保持し、このプローブカード２１をＸ−Ｙ平面に
垂直なＺ軸方向（鉛直方向）に移動位置決めする。Ｚ軸
移動機構４によって、プローブカード２１を下降させ、
ウェーハＷに形成されたチップＣｐに当接する位置に位
置決めする。The Z-axis moving mechanism 4 holds the probe card 21 horizontally, and moves and positions the probe card 21 in the Z-axis direction (vertical direction) perpendicular to the XY plane. The probe card 21 is lowered by the Z-axis moving mechanism 4,
It is positioned at a position where it comes into contact with the chip Cp formed on the wafer W.
【００２２】図３は、プローブカード２１の構成を示す
図であって、（ａ）は平面図であり、（ｂ）は側面図で
ある。図３に示すように、プローブカード２１は、基板
２２と、基板２２の中央部に設けられたプローブピン搭
載部２３と、このプローブピン搭載部２３に隣接する位
置に設けられたダミーピン搭載部２５とを有している。FIGS. 3A and 3B are views showing the structure of the probe card 21, wherein FIG. 3A is a plan view and FIG. 3B is a side view. As shown in FIG. 3, the probe card 21 includes a substrate 22, a probe pin mounting portion 23 provided at the center of the substrate 22, and a dummy pin mounting portion 25 provided at a position adjacent to the probe pin mounting portion 23. And
【００２３】基板２２は、円板状の部材からなり、たと
えば、ポリイミド等の樹脂で形成されている。この基板
２２には、配線パターンおよび電子部品を搭載するため
のスルーホール等が形成されている。基板２２に形成さ
れた配線パターンは、テスタ１１と接続されている。The substrate 22 is made of a disk-shaped member, and is made of, for example, a resin such as polyimide. The substrate 22 has a wiring pattern and a through hole for mounting electronic components. The wiring pattern formed on the substrate 22 is connected to the tester 11.
【００２４】プローブピン搭載部２３は、上記したウェ
ーハＷに形成されたチップＣｐのパッドＰｄの配置に合
わせて、パッドＰｄに接触可能な複数のプローブピン２
４を保持している。プローブピン２４は、たとえば、金
属等の導電性の材料から形成されており、基板２２に形
成された配線パターンと接続されている。プローブピン
２４を通じて、チップＣｐに電力が供給され、各種電気
信号の送受が行われる。The probe pin mounting section 23 is provided with a plurality of probe pins 2 which can be in contact with the pads Pd according to the arrangement of the pads Pd of the chips Cp formed on the wafer W.
4 is held. The probe pins 24 are formed of, for example, a conductive material such as a metal, and are connected to a wiring pattern formed on the substrate 22. Power is supplied to the chip Cp through the probe pins 24, and various electric signals are transmitted and received.
【００２５】ダミーピン搭載部２５は、上記したウェー
ハＷに形成されたチップＣｐのパッドＰｄの配置に合わ
せて、パッドＰｄに接触可能な複数のダミーピン２６を
保持している。ダミーピン２６は、たとえば、金属等の
導電性の材料から形成されており、基板２２に形成され
た配線パターンと接続されている。このダミーピン２６
は、パッドＰｄの表面を引っ掻くためのものである。The dummy pin mounting section 25 holds a plurality of dummy pins 26 that can contact the pads Pd in accordance with the arrangement of the pads Pd of the chips Cp formed on the wafer W. The dummy pins 26 are formed of, for example, a conductive material such as a metal, and are connected to a wiring pattern formed on the substrate 22. This dummy pin 26
Is for scratching the surface of the pad Pd.
【００２６】ダミーピン２６およびプローブピン２４
は、ダミーピン２６があるチップＣｐのパッドＰｄに接
触した状態において、プローブピン２４が上記のチップ
Ｃｐにに隣り合うチップＣｐのパッドＰｄに接触可能に
配置されている。Dummy pin 26 and probe pin 24
The probe pins 24 are arranged to be able to contact the pads Pd of the chip Cp adjacent to the chip Cp in a state where the dummy pins 26 are in contact with the pads Pd of the chip Cp.
【００２７】ここで、ダミーピン２６について、図４お
よび図５を参照してさらに詳述する。図４は、チップＣ
ｐのパッドＰｄ上に酸化膜が形成されている場合に、プ
ローブピン２４とパッドＰｄとの間に発生する接続不良
を説明するための図である。上記したように、パッドＰ
ｄは、アルミニウム合金や銅合金等の金属被膜によって
形成されている。このため、パッドＰｄは酸化しやす
い。パッドＰｄの表面に酸化膜が形成されると、図４に
示すように、プローブピン２４をパッドＰｄの表面に接
触させた際に、プローブピン２４とパッドＰｄとの間に
抵抗Ｒｅが形成されてしまう。このような抵抗Ｒｅが存
在すると、チップＣｐの電気的特性を正常に測定するこ
とができない可能性がある。また、上記のような酸化膜
だけでなく、パッドＰｄの表面に異物が存在する場合に
も、同様な抵抗Ｒｅが形成される可能性がある。Here, the dummy pin 26 will be described in more detail with reference to FIGS. FIG. 4 shows a chip C
FIG. 9 is a diagram for explaining a connection failure generated between the probe pin 24 and the pad Pd when an oxide film is formed on the p pad Pd of p. As mentioned above, pad P
d is formed by a metal coating such as an aluminum alloy or a copper alloy. Therefore, the pad Pd is easily oxidized. When an oxide film is formed on the surface of the pad Pd, as shown in FIG. 4, when the probe pin 24 is brought into contact with the surface of the pad Pd, a resistance Re is formed between the probe pin 24 and the pad Pd. Would. If such a resistance Re exists, the electrical characteristics of the chip Cp may not be measured normally. Further, not only the oxide film as described above, but also a foreign substance present on the surface of the pad Pd, a similar resistance Re may be formed.
【００２８】このため、本実施形態では、プローブピン
２４をパッドＰｄの表面に接触させる前に、ダミーピン
２６によってパッドＰｄの表面を引っ掻くことにより、
酸化膜や異物を除去する。図５は、ダミーピン２６によ
る酸化膜等の除去作用を説明するための図である。ダミ
ーピン２６によって酸化膜等を除去するためには、たと
えば、図５（ａ）に示すように、表面に酸化膜ＩＬの形
成されたパッドＰｄにダミーピン２６の先端を押し当て
る。パッドＰｄにダミーピン２６の先端を押し当てるに
は、上記したＸＹステージ２を位置決めし、ダミーピン
２６が対応するパッドＰｄ上に位置させる。その後に、
Ｚ軸移動機構４を動作させて、プローブカード２１を下
降させ、パッドＰｄにダミーピン２６の先端が接触する
位置に位置決めする。For this reason, in the present embodiment, before the probe pin 24 is brought into contact with the surface of the pad Pd, the dummy pin 26 scratches the surface of the pad Pd.
Remove oxide film and foreign matter. FIG. 5 is a view for explaining the action of removing the oxide film and the like by the dummy pin 26. In order to remove the oxide film and the like by the dummy pin 26, for example, as shown in FIG. 5A, the tip of the dummy pin 26 is pressed against the pad Pd on which the oxide film IL is formed. In order to press the tip of the dummy pin 26 against the pad Pd, the XY stage 2 is positioned and the dummy pin 26 is positioned on the corresponding pad Pd. Then,
By operating the Z-axis moving mechanism 4, the probe card 21 is lowered to position the probe card 21 at a position where the tip of the dummy pin 26 contacts the pad Pd.
【００２９】次いで、図５（ｂ）に示すように、パッド
Ｐｄにダミーピン２６の先端が接触した状態で、ＸＹス
テージ２を所定の向きに所定量移動させ、パッドＰｄと
ダミーピン２６とを相対移動させる。これにより、パッ
ドＰｄの表面はダミーピン２６の先端により引っ掻か
れ、パッドＰｄの表面に形成された酸化膜ＩＬの一部が
除去される。Next, as shown in FIG. 5B, the XY stage 2 is moved in a predetermined direction by a predetermined amount while the tip of the dummy pin 26 is in contact with the pad Pd, and the pad Pd and the dummy pin 26 are relatively moved. Let it. Thereby, the surface of the pad Pd is scratched by the tip of the dummy pin 26, and a part of the oxide film IL formed on the surface of the pad Pd is removed.
【００３０】次いで、図５（ｃ）に示すように、ＸＹス
テージ２を元の位置に復帰させ、その後に、Ｚ軸移動機
構４を動作させて、プローブカード２１を上昇させる。Next, as shown in FIG. 5C, the XY stage 2 is returned to the original position, and then the Z-axis moving mechanism 4 is operated to raise the probe card 21.
【００３１】図１に示したように、テスタ１１は、プロ
ーブカード２１の各プローブピン２４およびダミーピン
２６と電気的に接続されており、プローブピン２４に電
力や各種電気信号を供給し、プローブピン２４から入力
される電気信号を受信する。このテスタ１１は、特性測
定部１２と、第１抵抗値測定部１３と、第２抵抗値測定
部１４と、比較判定部１５と、アラーム出力部１６とを
有する。As shown in FIG. 1, the tester 11 is electrically connected to each of the probe pins 24 and the dummy pins 26 of the probe card 21, supplies power and various electric signals to the probe pins 24, and 24, an electric signal input thereto is received. The tester 11 has a characteristic measuring unit 12, a first resistance value measuring unit 13, a second resistance value measuring unit 14, a comparison determining unit 15, and an alarm output unit 16.
【００３２】特性測定部１２は、プローブピン２４から
入力される電気信号に基づいて、チップＣｐの電気的特
性を測定し、チップＣｐの良否を判別するテスト回路を
備えている。一般的には、この特性測定部１２によって
不良と判断されたチップＣｐは、識別のために、図示し
ないインクマーカ等により、インクが付着される。The characteristic measuring section 12 has a test circuit for measuring the electric characteristics of the chip Cp based on the electric signal input from the probe pin 24 and judging the quality of the chip Cp. Generally, ink is attached to the chip Cp determined to be defective by the characteristic measuring unit 12 by an ink marker (not shown) or the like for identification.
【００３３】第１抵抗値測定部１３は、ダミーピン２６
と電気的に接続されており、パッドＰｄの表面をダミー
ピン２６の先端で引っ掻いた際に、パッドＰｄとダミー
ピン２６との間の抵抗値Ｒ1 を測定する。The first resistance value measuring section 13 includes a dummy pin 26
It is electrically connected and, when scratched the surface of the pad Pd at the tip of the dummy pin 26, to measure the resistance value R 1 between the pad Pd and dummy pins 26.
【００３４】第２抵抗値測定部１４は、プローブピン２
４と電気的に接続されており、パッドＰｄの表面にプロ
ーブピン２４を接触させた際に、パッドＰｄとプローブ
ピン２６との間の抵抗値Ｒ2 を測定する。The second resistance value measuring section 14 is connected to the probe pin 2
When the probe pin 24 comes into contact with the surface of the pad Pd, the resistance value R 2 between the pad Pd and the probe pin 26 is measured.
【００３５】比較判定部１５は、第１抵抗値測定部１３
で測定された抵抗値Ｒ1 と第２抵抗値測定部１４で測定
された抵抗値Ｒ2 を比較し、抵抗値Ｒ1 と抵抗値Ｒ2 と
の抵抗値差ΔＲを算出する。比較判定部１５は、算出し
た抵抗値差ΔＲを特性測定部１２に出力する。さらに、
比較判定部１５は、抵抗値差ΔＲが予め規定された範囲
内にあるか否かを判断し、規定範囲外の場合には、アラ
ーム出力部１６に起動信号１５ｓを出力する。すなわ
ち、比較判定部１５は、抵抗値差ΔＲが規定範囲外の場
合には、プローブピン２４とパッドＰｄとが接続不良で
あると判断する。The comparison / determination unit 15 includes a first resistance value measurement unit 13
In comparison measured the resistance value R 1 of the resistance value R 2 measured by the second resistance value measuring section 14 calculates the resistance value difference ΔR of the resistance value R 1 and the resistance value R 2. The comparison determination unit 15 outputs the calculated resistance value difference ΔR to the characteristic measurement unit 12. further,
The comparison determination unit 15 determines whether the resistance value difference ΔR is within a predetermined range, and outputs a start signal 15 s to the alarm output unit 16 if the resistance difference ΔR is outside the predetermined range. That is, when the resistance value difference ΔR is out of the specified range, the comparison determination unit 15 determines that the connection between the probe pin 24 and the pad Pd is defective.
【００３６】アラーム出力部１６は、起動信号１５ｓが
入力された場合には、測定装置１によりチップＣｐの電
気的特性の測定作業を行っている作業者に、プローブピ
ン２４とパッドＰｄとが接続不良であることを知らせる
アラームを、たとえば、視覚的あるいは聴覚的に知らせ
る。また、アラーム出力部１６は、測定装置１の測定動
作を中断させる信号を出力することも可能である。When the start signal 15s is input, the alarm output unit 16 connects the probe pin 24 and the pad Pd to an operator who is performing the measurement operation of the electrical characteristics of the chip Cp by the measuring device 1. An alarm indicating a failure is visually or audibly notified, for example. Further, the alarm output unit 16 can also output a signal for interrupting the measurement operation of the measurement device 1.
【００３７】次に、上記構成の測定装置１を用いたウェ
ーハＷに形成されたチップＣｐの電気的特性の測定方法
の一例について図６および図７に示すフローチャートを
参照して説明する。まず、ウェーハＷをＸＹステージ２
に搭載し、ウェーハＷ上に形成された測定すべきチップ
ＣｐのパッドＰｄとプローブカード２１の対応するダミ
ーピン２６との位置合わせを行う（ステップＳ１）。ウ
ェーハＷに形成されたチップＣｐのうち、最初に測定を
開始するチップＣｐを、たとえば、図８に示すＣｐａと
する。Next, an example of a method for measuring the electrical characteristics of the chips Cp formed on the wafer W using the measuring apparatus 1 having the above configuration will be described with reference to the flowcharts shown in FIGS. First, the wafer W is moved to the XY stage 2
And the pads Pd of the chips Cp to be measured formed on the wafer W are aligned with the corresponding dummy pins 26 of the probe card 21 (step S1). Among the chips Cp formed on the wafer W, the chip Cp for which measurement is first started is, for example, Cpa shown in FIG.
【００３８】次いで、プローブカード２１をＺ軸方向に
下降させ、ダミーピン２６をチップＣＰａの対応するパ
ッドＰｄに押し当てる（ステップＳ２）。ＸＹステージ
２を所定量移動させて、ダミーピン２６とチップＣＰａ
とを相対移動させ、ダミーピン２６によりチップＣＰａ
のパッドＰｄの表面を引っ掻く（ステップＳ３）。Next, the probe card 21 is lowered in the Z-axis direction, and the dummy pins 26 are pressed against the corresponding pads Pd of the chip CPa (step S2). By moving the XY stage 2 by a predetermined amount, the dummy pin 26 and the chip CPa are moved.
And the dummy pin 26 moves the chip CPa
The surface of the pad Pd is scratched (step S3).
【００３９】次いで、ＸＹステージ２を元の位置に復帰
させ、ダミーピン２６とパッドＰｄとの間の抵抗値Ｒ1
を測定する（ステップＳ４）。この状態では、パッドＰ
ｄの表面に存在する酸化膜や異物が除去されているの
で、抵抗値Ｒ1 の値は低い値を示す。Next, the XY stage 2 is returned to the original position, and the resistance R 1 between the dummy pin 26 and the pad Pd is changed.
Is measured (step S4). In this state, the pad P
Since the oxide film and foreign matter existing on the surface of d is removed, the value of resistance R 1 is a lower value.
【００４０】抵抗値Ｒ1 の測定が完了したのち、プロー
ブカード２１をＺ軸方向に上昇させ、パッドＰｄとダミ
ーピン２６とを離隔させる（ステップＳ５）。次いで、
ウェーハＷ上に形成された測定すべきチップＣｐのパッ
ドＰｄとプローブカード２１の対応するプローブピン２
４との位置合わせを行う（ステップＳ６）。この位置合
わせは、チップＣｐａのパッドＰｄのダミーピン２６に
よって引っ掻いた位置にプローブピン２４が位置するよ
うに行う。After the measurement of the resistance value R 1 is completed, the probe card 21 is raised in the Z-axis direction to separate the pad Pd from the dummy pin 26 (step S5). Then
Pad Pd of chip Cp to be measured formed on wafer W and corresponding probe pin 2 of probe card 21
4 (step S6). This alignment is performed so that the probe pin 24 is located at a position where the probe pin 24 is scratched by the dummy pin 26 of the pad Pd of the chip Cpa.
【００４１】次いで、プローブカード２１をＺ軸方向に
下降させ、プローブピン２４をチップＣＰａの対応する
パッドＰｄに押し当てる。なお、このとき、ダミーピン
２６は、チップＣＰａに隣接するチップＣｐｂのパッド
Ｐｄに接触した状態となっている。この状態において、
チップＣＰａにプローブピン２４を通じて電力を供給
し、チップＣＰａの電気的特性を測定する（ステップＳ
７）。Next, the probe card 21 is lowered in the Z-axis direction, and the probe pins 24 are pressed against the corresponding pads Pd of the chip CPa. At this time, the dummy pins 26 are in contact with the pads Pd of the chip Cpb adjacent to the chip CPa. In this state,
Power is supplied to the chip CPa through the probe pins 24 to measure the electrical characteristics of the chip CPa (step S
7).
【００４２】さらに、プローブピン２４をパッドＰｄに
押し当てた状態において、プローブピン２４とパッドＰ
ｄとの間の抵抗値Ｒ2 を測定する（ステップＳ８）。プ
ローブピン２４が接触しているパッドＰｄの表面がダミ
ーピン２６により引っ掻かれ、酸化膜あるいは異物が適
切に除去されている場合には、抵抗値Ｒ2 は抵抗値Ｒ1
と同様に低い値を示す。一方、パッドＰｄの表面の酸化
膜あるいは異物がダミーピン２６により適切に除去され
ていない場合や、プローブピン２４がパッドＰｄの表面
に適切に接触していない場合には、抵抗値Ｒ2 は抵抗値
Ｒ1 と比べて高い値を示す。Further, when the probe pin 24 is pressed against the pad Pd, the probe pin 24 and the pad Pd are pressed.
measuring the resistance value R 2 between the d (step S8). When the surface of the pad Pd in contact with the probe pin 24 is scratched by the dummy pin 26 and an oxide film or foreign matter is appropriately removed, the resistance value R 2 becomes the resistance value R 1.
It shows a low value similarly to. On the other hand, when the oxide film or the foreign matter on the surface of the pad Pd is not properly removed by the dummy pin 26, or when the probe pin 24 is not properly in contact with the surface of the pad Pd, the resistance value R 2 is equal to the resistance value. shows a higher value in comparison with R 1.
【００４３】この後は、上記と同様に、抵抗値Ｒ2 を測
定後に、ＸＹステージ２を所定量移動させて、ダミーピ
ン２６によりチップＣｐａに隣接するチップＣＰｂの対
応するパッドＰｄの表面を引っ掻き、さらに、ＸＹステ
ージ２を元の位置に復帰させ、ダミーピン２６とパッド
Ｐｄとの間の抵抗値Ｒ1 を測定し、電気的特性の測定を
行い、抵抗値Ｒ2 を測定する動作を、図８に示す順序で
全てのチップＣｐについて測定を行う。Thereafter, similarly to the above, after measuring the resistance value R 2 , the XY stage 2 is moved by a predetermined amount, and the surface of the corresponding pad Pd of the chip CPb adjacent to the chip Cpa is scratched by the dummy pin 26. Further, the operation of returning the XY stage 2 to the original position, measuring the resistance value R 1 between the dummy pin 26 and the pad Pd, measuring the electrical characteristics, and measuring the resistance value R 2 is shown in FIG. Are measured for all the chips Cp in the order shown in FIG.
【００４４】図７は、テスタ１１における処理の一例を
示すフローチャートである。テスタ１１は、測定が開始
されると、抵抗値Ｒ1 および抵抗値Ｒ2 を取得する（ス
テップＳ１１）。FIG. 7 is a flowchart showing an example of the processing in the tester 11. Tester 11, the measurement is started, to obtain the resistance value R 1 and the resistance value R 2 (step S11).
【００４５】さらに、特性測定部１２は、電気的特性を
測定するための各種信号を受信する（ステップＳ１
２）。Further, the characteristic measuring section 12 receives various signals for measuring electric characteristics (step S1).
2).
【００４６】比較判定部１５では、抵抗値Ｒ1 および抵
抗値Ｒ2 を比較し、抵抗値差ΔＲを算出する（ステップ
Ｓ１３）。算出した抵抗値差ΔＲを特性測定部１２に出
力する（ステップＳ１４）。また、抵抗値差ΔＲが規格
範囲内にあるかを判断する（ステップＳ１５）。The comparison / determination unit 15 compares the resistance value R 1 and the resistance value R 2 to calculate a resistance value difference ΔR (step S13). The calculated resistance difference ΔR is output to the characteristic measuring unit 12 (step S14). Further, it is determined whether or not the resistance difference ΔR is within the specified range (step S15).
【００４７】規格範囲外の場合には、プローブピン２４
とパッドＰｄとの間の接続が不良であると判断し、アラ
ーム出力を行う（ステップＳ１６）。規格範囲内の場合
には、次のチップＣｐについての処理を行う。When the value is out of the standard range, the probe pin 24
It is determined that the connection between the pad and the pad Pd is defective, and an alarm is output (step S16). If it is within the standard range, the process for the next chip Cp is performed.
【００４８】一方、チップＣｐに係わる電気信号および
抵抗値差ΔＲを取得した特性測定部１２は、チップＣｐ
の電気的特性を測定し、チップＣｐが良品か不良品かを
判断する。たとえば、不良品と判断した場合に、抵抗値
差ΔＲの値を判断し、不良品と判断された原因がプロー
ブピン２４とパッドＰｄとの間の接続不良によるものな
のか、その他の原因によるものであるのかを特定する。On the other hand, the characteristic measuring section 12 that has acquired the electric signal and the resistance difference ΔR relating to the chip Cp
Is measured to determine whether the chip Cp is good or defective. For example, when it is determined that the product is defective, the value of the resistance difference ΔR is determined, and whether the cause of the defective product is determined to be a poor connection between the probe pin 24 and the pad Pd or to another cause Is specified.
【００４９】以上のように、本実施形態によれば、プロ
ーブピン２４をチップＣｐのパッドＰｄに接触させる前
に、ダミーピン２６によりパッドＰｄの表面を引っ掻く
ことにより、プローブピン２４とパッドＰｄとの接続不
良を低減することができる。また、本実施形態によれ
ば、ダミーピン２６およびプローブピン２４とパッドＰ
ｄとの間の抵抗値Ｒ1 ，Ｒ2 を測定し、これらの抵抗値
Ｒ1 ，Ｒ2 からプローブピン２４とパッドＰｄとの接続
状態を検出することができるため、不適切な測定を継続
して行うことを未然に防止することができる。さらに、
本実施形態によれば、プローブピン２４を通じて得られ
たチップＣｐの電気的特性を測定するための信号に基づ
いて、チップＣｐの良品、不良品を判断する際に、抵抗
値差ΔＲを参照することによりプローブピン２４とパッ
ドＰｄとの間の接続状態が正常か異常かの情報が得られ
るため、チップＣｐ自体が原因で不良と判断されたの
か、接続不良によるものなのかを容易に区別することが
できる。As described above, according to the present embodiment, before the probe pin 24 comes into contact with the pad Pd of the chip Cp, the dummy pin 26 scratches the surface of the pad Pd, so that the probe pin 24 and the pad Pd Connection failure can be reduced. Further, according to the present embodiment, the dummy pin 26, the probe pin 24 and the pad P
Since the resistance values R 1 and R 2 between the probe pin 24 and the pad P can be detected from these resistance values R 1 and R 2 , the inappropriate measurement is continued. Can be prevented beforehand. further,
According to the present embodiment, the resistance value difference ΔR is referred to when determining whether the chip Cp is good or defective based on the signal for measuring the electrical characteristics of the chip Cp obtained through the probe pins 24. As a result, information as to whether the connection state between the probe pin 24 and the pad Pd is normal or abnormal can be obtained. Therefore, it is easy to determine whether the chip Cp itself is determined to be defective due to a failure or is due to a poor connection. be able to.
【００５０】[0050]
【発明の効果】本発明によれば、半導体チップ等の電子
回路装置の接続端子とプローブピンとの接触不良を確実
に検出できる。また、本発明によれば、電子回路装置の
接続端子の表面に存在する接続不良を発生させる金属酸
化膜や異物をダミーピンによって除去することにより、
接続不良による誤測定を低減することができる。また、
本発明によれば、プローブピンおよびダミーピンと接続
端子との間の抵抗値をそれぞれ測定し、これらの抵抗値
を電気的特性試験に利用することにより、電気的特性が
不良である場合に、接続不良によるものと、電子回路装
置自体のの異常によるものとを容易に区別することがで
き、測定精度を向上させることができる。According to the present invention, a contact failure between a connection terminal of an electronic circuit device such as a semiconductor chip and a probe pin can be reliably detected. Further, according to the present invention, by removing a metal oxide film or a foreign substance which causes a connection failure existing on the surface of the connection terminal of the electronic circuit device by using the dummy pin,
Erroneous measurement due to poor connection can be reduced. Also,
According to the present invention, the resistance between the probe pin and the dummy pin and the connection terminal is measured, and the resistance is used for an electrical characteristic test. The defect can be easily distinguished from the defect caused by the abnormality of the electronic circuit device itself, and the measurement accuracy can be improved.
【図１】本発明の一実施形態に係る電子回路装置の測定
装置の構成を示す図である。FIG. 1 is a diagram showing a configuration of a measuring device of an electronic circuit device according to an embodiment of the present invention.
【図２】ウェーハＷに形成されたチップＣｐを説明する
ための図である。FIG. 2 is a diagram for explaining a chip Cp formed on a wafer W.
【図３】本発明の一実施形態に係るプローブカードの構
成を示す図であって、（ａ）は平面図であり、（ｂ）は
側面図である。3A and 3B are diagrams showing a configuration of a probe card according to an embodiment of the present invention, wherein FIG. 3A is a plan view and FIG. 3B is a side view.
【図４】チップのパッドＰｄ上に酸化膜が形成されてい
る場合に発生する接続不良を説明するための図である。FIG. 4 is a diagram for explaining a connection failure that occurs when an oxide film is formed on a pad Pd of a chip.
【図５】ダミーピンによる酸化膜除去作用を説明するた
めの図である。FIG. 5 is a view for explaining an oxide film removing action by a dummy pin.
【図６】本発明の測定方法の手順を説明するためのフロ
ーチャートである。FIG. 6 is a flowchart for explaining the procedure of the measurement method of the present invention.
【図７】テスタ１１における処理の一例を説明するため
のフローチャートである。FIG. 7 is a flowchart for explaining an example of processing in the tester 11;
【図８】ウェーハＷに形成されたチップＣｐの測定順序
の一例を説明するための図である。FIG. 8 is a diagram illustrating an example of a measurement order of chips Cp formed on a wafer W.
１…測定装置、２…ＸＹステージ、４…Ｚ軸移動機構、
１１…テスタ、１２…特性測定部、１３…第１抵抗値測
定部、１４…第２抵抗値測定部、１５…比較判定部、１
６…アラーム出力部、２１…プローブカード、２２…基
板、２３…プローブピン搭載部、２４…プローブピン、
２５…ダミーピン搭載部、２６…ダミーピン、Ｗ…ウェ
ーハ。DESCRIPTION OF SYMBOLS 1 ... Measuring device, 2 ... XY stage, 4 ... Z axis moving mechanism,
11 tester, 12 characteristic measuring unit, 13 first resistance value measuring unit, 14 second resistance value measuring unit, 15 comparison determination unit, 1
6 alarm output unit, 21 probe card, 22 board, 23 probe pin mounting unit, 24 probe pin,
25: dummy pin mounting portion, 26: dummy pin, W: wafer.
フロントページの続き Ｆターム(参考） 2G003 AA07 AA10 AG03 AG08 AG12 AH05 AH06 2G011 AA02 AA17 AB06 AB07 AC00 AC04 AC14 AF07 2G132 AE01 AE14 AE16 AF02 AF06 AL00 AL03 AL04 AL38 4M106 AA01 AA02 BA01 CA70 DD03 DD10 DD13 DD30 DJ04 DJ05Continued on front page F-term (reference) 2G003 AA07 AA10 AG03 AG08 AG12 AH05 AH06 2G011 AA02 AA17 AB06 AB07 AC00 AC04 AC14 AF07 2G132 AE01 AE14 AE16 AF02 AF06 AL00 AL03 AL04 AL38 4M106 AA01 AA02 BA01 CA70 DD03 DD10 DD13 DD10
Claims (8)
装置と前記電子回路装置とを電気的に接続するプローブ
カードあって、 基板と、 前記電子回路装置に形成された接続端子に接触可能に前
記基板に保持されたプローブピンと、 前記電子回路装置に形成された接続端子に接触可能に前
記基板に保持され、当該接続端子の表面を引っ掻くため
のダミーピンとを有するプローブカード。1. A probe card for electrically connecting a measuring device for measuring an electrical characteristic of an electronic circuit device and the electronic circuit device, wherein a probe and a connection terminal formed on the electronic circuit device can be contacted. A probe card, comprising: a probe pin held on the board; and a dummy pin held on the board so as to be able to contact a connection terminal formed on the electronic circuit device, for scratching a surface of the connection terminal.
て複数形成されており、 前記ダミーピンが一の電子回路装置の接続端子に接触し
た状態において、前記プローブピンが前記一の電子回路
装置に隣り合う電子回路装置の接続端子に接触可能に配
置されている請求項１に記載のプローブカード。2. The electronic circuit device according to claim 1, wherein a plurality of the electronic circuit devices are arranged on a wafer, and the probe pins are connected to the one electronic circuit device when the dummy pins are in contact with connection terminals of the one electronic circuit device. The probe card according to claim 1, wherein the probe card is arranged so as to be able to contact a connection terminal of an electronic circuit device adjacent to the electronic circuit device.
装置本体と、 基板、前記電子回路装置に形成された接続端子に接触可
能に前記基板に保持されたプローブピン、および、前記
電子回路装置に形成された接続端子に接触可能に前記基
板に保持され、当該接続端子の表面を引っ掻くためのダ
ミーピンを備え、前記測定装置本体と前記電子回路装置
とを電気的に接続するプローブカードと、 前記ダミーピンが前記接続端子に当接した状態におい
て、前記ダミーピンが前記接続端子の表面を引っ掻くよ
うに、前記プローブカードと前記電子回路装置とを相対
移動させる移動手段とを有する電子回路装置の測定装
置。3. A measuring device main body for measuring electrical characteristics of an electronic circuit device, a substrate, a probe pin held on the substrate so as to be able to contact a connection terminal formed on the electronic circuit device, and the electronic circuit. A probe card that is held on the substrate so as to be able to contact a connection terminal formed on the device, includes a dummy pin for scratching the surface of the connection terminal, and electrically connects the measurement device main body and the electronic circuit device, A measuring device for an electronic circuit device, comprising: moving means for relatively moving the probe card and the electronic circuit device so that the dummy pin scratches the surface of the connection terminal when the dummy pin is in contact with the connection terminal. .
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定する第１の抵抗値測定手段と、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定する第２の抵抗値
測定手段と、 測定した前記各抵抗値を比較し、当該抵抗値間の差が所
定の範囲外にあるか否かを判別する判別手段とをさらに
有する請求項３に記載の電子回路装置の測定装置。4. A first resistance value measuring means for measuring a resistance value between the dummy pin and the connection terminal in a state where the surface of the connection terminal is scratched by the dummy pin; When the probe pin is brought into contact with the surface of the connection terminal, a second resistance value measuring means for measuring a resistance value between the probe pin and the connection terminal is compared with each of the measured resistance values. 4. The measuring device for an electronic circuit device according to claim 3, further comprising: a determination unit configured to determine whether a difference between the resistance values is outside a predetermined range.
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定する第１の抵抗値測定手段と、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定する第２の抵抗値
測定手段と、をさらに有し、 前記測定装置本体は、測定した前記ダミーピンと接続端
子との間の抵抗値および前記プローブピンと接続端子と
の間の抵抗値に基づいて、前記電子回路装置の電気的特
性の測定処理を行う請求項３に記載の電子回路装置の測
定装置。5. A first resistance value measuring means for measuring a resistance value between the dummy pin and the connection terminal in a state where the surface of the connection terminal is scratched by the dummy pin; and When the probe pin is brought into contact with the surface of the connection terminal, a second resistance value measuring means for measuring a resistance value between the probe pin and the connection terminal, further comprising: 4. The electronic circuit according to claim 3, wherein a measurement process of electrical characteristics of the electronic circuit device is performed based on the measured resistance value between the dummy pin and the connection terminal and the resistance value between the probe pin and the connection terminal. 5. Equipment measuring device.
子に接触可能に前記基板に保持されたプローブピンと、
前記電子回路装置に形成された接続端子に接触可能に前
記基板に保持され、当該接続端子の表面を引っ掻くため
のダミーピンとを有するプローブカードを用いて、前記
電子回路装置の電気的特性を測定する電子回路装置の測
定方法であって、 前記ダミーピンを接続端子の表面に当接させ、摺動させ
ることによりを当該接続端子の表面を引っ掻くステップ
と、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させて前記電子回路装置の
電気的特性を測定するステップとを有する電子回路装置
の測定方法。6. A substrate, a probe pin held on the substrate so as to be able to contact a connection terminal formed on the electronic circuit device, and
The electrical characteristics of the electronic circuit device are measured using a probe card that is held on the substrate so as to be able to contact the connection terminals formed on the electronic circuit device and has a dummy pin for scratching the surface of the connection terminal. A method for measuring an electronic circuit device, wherein the dummy pin is brought into contact with a surface of a connection terminal and the surface of the connection terminal is scratched by sliding by sliding the surface of the connection terminal. Measuring the electrical characteristics of the electronic circuit device by bringing the probe pins into contact with the electronic circuit device.
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定するステップと、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定するステップと、 測定した前記ダミーピンと接続端子との間の抵抗値およ
び前記プローブピンと接続端子との間の抵抗値を比較
し、当該抵抗値間の差が所定の範囲外にあるか否かを判
別するステップとをさらに有する請求項６に記載の電子
回路装置の測定方法。7. A step of measuring a resistance value between the dummy pin and the connection terminal in a state where the surface of the connection terminal is scratched by the dummy pin; Measuring the resistance value between the probe pin and the connection terminal when the probe pin is brought into contact with the probe pin; and measuring the resistance value between the dummy pin and the connection terminal and the measured resistance value between the probe pin and the connection terminal. 7. The method for measuring an electronic circuit device according to claim 6, further comprising: comparing the resistance values to determine whether a difference between the resistance values is outside a predetermined range.
面を引っ掻いた状態で、当該ダミーピンと接続端子との
間の抵抗値を測定するステップと、 前記ダミーピンによって引っ掻かれた前記接続端子の表
面に前記プローブピンを当接させた際に、前記プローブ
ピンと接続端子との間の抵抗値を測定するステップと、 測定した前記ダミーピンと接続端子との間の抵抗値およ
び前記プローブピンと接続端子との間の抵抗値に基づい
て、前記電子回路装置の電気的特性の測定処理を行うス
テップとをさらに有する請求項６に記載の電子回路装置
の測定方法。8. A step of measuring a resistance value between the dummy pin and the connection terminal in a state where the surface of the connection terminal is scratched by the dummy pin; Measuring the resistance value between the probe pin and the connection terminal when the probe pin is brought into contact with the probe pin; and measuring the resistance value between the dummy pin and the connection terminal and the measured resistance value between the probe pin and the connection terminal. 7. The method for measuring an electronic circuit device according to claim 6, further comprising: performing a process of measuring electrical characteristics of the electronic circuit device based on the resistance value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111562A JP2002311054A (en) | 2001-04-10 | 2001-04-10 | Probe card, measuring device and measuring method of electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111562A JP2002311054A (en) | 2001-04-10 | 2001-04-10 | Probe card, measuring device and measuring method of electronic circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002311054A true JP2002311054A (en) | 2002-10-23 |
Family
ID=18963141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111562A Pending JP2002311054A (en) | 2001-04-10 | 2001-04-10 | Probe card, measuring device and measuring method of electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002311054A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252048A (en) * | 2007-03-30 | 2008-10-16 | Tokyo Electron Ltd | Probing method, probing apparatus, and storage medium |
-
2001
- 2001-04-10 JP JP2001111562A patent/JP2002311054A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252048A (en) * | 2007-03-30 | 2008-10-16 | Tokyo Electron Ltd | Probing method, probing apparatus, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567652A (en) | Probing deivce | |
| KR100268414B1 (en) | Probe card for testing a semiconductor device | |
| US7495464B2 (en) | Inspection device of a semiconductor device | |
| US7274196B2 (en) | Apparatus and method for testing electrical characteristics of semiconductor workpiece | |
| JPH09107011A (en) | Semiconductor device and aligning method thereof | |
| JP3828299B2 (en) | Z-axis height setting apparatus and method in wafer test system | |
| JP2002311054A (en) | Probe card, measuring device and measuring method of electronic circuit device | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH08330368A (en) | Semiconductor circuit device group and its probe test | |
| JPH0348171A (en) | Leadless probe card of in-circuit tester for hybrid integrated circuit | |
| JP3204146B2 (en) | Contact probe, method of manufacturing the same, and probe device provided with contact probe | |
| JP3208095B2 (en) | Inspection equipment for semiconductor devices | |
| TWI604204B (en) | Testing device for testing electrical property of probe head and testing method thereof | |
| WO2024154176A1 (en) | Optical semiconductor inspection device | |
| JPH05206233A (en) | Aging equipment for semiconductor | |
| JPH1012679A (en) | Probe card and method for test using it | |
| JPH08306747A (en) | Inspection method for semiconductor device and probe card being employed in inspection | |
| JP4185225B2 (en) | Contact probe inspection system | |
| JP2652705B2 (en) | Inspection method for wiring protrusion height | |
| JP2932999B2 (en) | Semiconductor chip | |
| JP2591453B2 (en) | Burn-in board inspection apparatus and burn-in board inspection method | |
| JP2002100658A (en) | Semiconductor device inspection apparatus | |
| JP2001196721A (en) | Method and apparatus for measuring strain in substrate | |
| JPH0921841A (en) | Method of inspecting soldering | |
| JPH10190181A (en) | Printed board and its inspecting method |