JP2002307683A

JP2002307683A - 半導体装置

Info

Publication number: JP2002307683A
Application number: JP2001116410A
Authority: JP
Inventors: Shuji Yoneda; 修二米田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-04-16
Filing date: 2001-04-16
Publication date: 2002-10-23

Abstract

(57)【要約】【課題】ロジックを成すＭＯＳトランジスタ等の能
動素子の他、高耐圧ＭＯＳトランジスタ及び該高耐圧Ｍ
ＯＳトランジスタによりスイッチングされるヒーター４
５が半導体基板１に形成された半導体装置において、そ
のヒーター４５で発生した熱の半導体基板１の上方（基
板１表面側）への伝導効率を高める。【解決手段】例えばＳｉＯ₂からなる、第１の絶縁層
（ヒーター下地膜）４４を下地としてヒーター４５を形
成し、該ヒーターの側部を第１の絶縁層と同じ材質の絶
縁層４６で覆い、上側を上記第１の絶縁層よりも熱伝導
性の良い例えばＳｉ₃Ｎ₄からなる第２の絶縁層４２で覆
ってなる。【効果】ヒーター４５の下地側及び側部よりも上側
の方が熱伝導性の高い絶縁材料からなるので、ヒーター
４５から生じた熱が、下側及び側方よりも上側により有
効に伝導するようにできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特
に、半導体基板上にジュール熱を発生するヒーターを少
なくとも有する半導体装置に関する。

【０００２】

【従来の技術】近年、プリンタ市場が拡大し、多様な需
要が生じ、高耐圧ＭＯＳトランジスタを用いたインクジ
ェット方式のプリンタの開発が進んでいる。この種のプ
リンタにおいては、ロジック回路を構成する数ボルト駆
動のＭＯＳトランジスタ、インク吐出をさせるドライバ
を成す高耐圧ＭＯＳトランジスタ（数十Ｖ耐圧）等の能
動素子と、抵抗素子、容量素子等の受動素子と、インク
吐出をさせるためにジュール熱を発生するヒーターを同
一半導体基板に形成した半導体装置を用いて小型化、軽
量化を図ることが進められている。

【０００３】従って、このようなプリンタに用いられる
半導体装置を提供する半導体製造技術分野には、数Ｖ程
度で動作するＭＯＳトランジスタと、数十Ｖという高耐
圧ＭＯＳトランジスタと、抵抗、容量の如き受動素子
と、インク吐出をさせるに必要な発熱体たるヒーター
を、一つに搭載できる製造方法を確立することが求めら
れている。

【０００４】図３〜図６は高耐圧ＭＯＳトランジスタ
（Ｎ型ＭＯＳトランジスタ）を備えた半導体装置のその
高耐圧ＭＯＳトランジスタ（Ｎ型ＭＯＳトランジスタ）
の製造方法を工程順に示す断面図である。尚、ロジック
を構成する通常のＭＯＳトランジスタの製造は、既に確
立したＭＯＳトランジスタ製造技術があるので、その説
明は省略する。

【０００５】（１）Ｐ型シリコン半導体基板１上に既存
の技術を用いたプロセスフローで、低温Ｎ型エピタキシ
ャル層（比抵抗：約５Ωｃｍ、厚さ：約５μｍ程度）２
を堆積させる。次に、該エピタキシャル層２の表面に熱
酸化膜（厚さ：約１００ｎｍ）３を形成する。その後、
高耐圧ＭＯＳトランジスタの埋込部を形成すべき領域が
開口するようにパターニングされたレジスト膜４を上記
熱酸化膜３上に形成し、その状態で、Ｎ型埋込層を形成
するために、図３（１）に示すように、Ｎ型不純物、例
えばリンＰのイオン打ち込み（エネルギー：例えば７０
ｋｅＶ、ドーズ量：例えば８×１０¹²ｃｍ^-2）を行う。
矢印ａ１はそのイオン打ち込みを示す。その後、上記レ
ジスト膜４を硫酸と過酸化水素の混合液（硫酸過水）で
剥離する。

【０００６】（２）次に、図３（２）に示すように、素
子分離領域を形成すべき部分のみが開口するようにパタ
ーニングされたレジスト膜５を形成し、素子分離領域を
形成するために、該レジスト膜５をマスクとしてＰ型不
純物、例えばボロンＢのイオン打ち込み（エネルギー：
例えば３６０ｋｅＶ、ドーズ量：例えば１×１０¹³ｃｍ
^-2）を行う。矢印ａ２はそのイオン打ち込みを示す。そ
の後、上記レジスト膜４を硫酸と過酸化水素の混合液
（硫酸過水）で剥離する。（３）次に、熱拡散処理（温度：例えば１２００℃、時
間：例えば２００分）を施すと、上記イオン打ち込みさ
れたＮ型不純物及びＰ型不純物が拡散し、その結果、図
３（３）に示すように、埋込層６と素子分離領域７が形
成される。

【０００７】（４）次に、上記熱酸化膜３を除去し、そ
の後、上記エピタキシャル層２と同様の低濃度Ｎ型エピ
タキシャル層８を厚さ例えば５μｍ程度堆積させる。す
ると、そのエピタキシャル層８が形成されるに止まら
ず、その際の温度により上記埋込層８及び素子分離領域
７はそれ等のＮ型不純物及びＰ型不純物の上方拡散によ
り図３（４）に示すような形状に変わる。（５）次に、半導体表面に熱酸化膜（厚さ：例えば５０
ｎｍ）９を形成し、その後、高耐圧ＭＯＳトランジスタ
のドレインの一部となるＮＷＥＬＬを形成するために、
そのＮＷＥＬＬを形成すべき部分のみが開口するように
パターニングされたレジスト膜１０を形成し、該レジス
ト膜１０をマスクとしてＮ型不純物、例えばリンＰをイ
オン打ち込み（エネルギー：例えば３６０ｋｅＶ、ドー
ズ量：例えば１×１０¹³ｃｍ^-2）を行う。図３（５）は
そのイオン打ち込み時の状態を示し、矢印ａ３はそのイ
オン打ち込みを示す。その後、レジスト膜１０を例えば
硫酸過水を用いて除去する。

【０００８】（６）次に、高耐圧ＭＯＳトランジスタの
ソースの一部を成すＰＷＥＬＬを形成すべき領域と素子
分離領域のみに開口が存在するようにパターニングされ
たレジスト膜１１を表面に形成し、該レジスト膜１１を
マスクとしてＰ型不純物、例えばボロンＢをイオン打ち
込み（エネルギー：例えば３６０ｋｅＶ、ドーズ量：例
えば１×１０¹³ｃｍ^-2）を行う。図４（６）はそのイオ
ン打ち込み時に状態を示し、矢印ａ４はそのイオン打ち
込みを示す。尚、１３ａは図３（５）に示すイオン打ち
込み工程でそのイオン打ち込みにより形成されたＮ型不
純物打ち込み層を示す。その後、上記レジスト膜４を硫
酸と過酸化水素の混合液（硫酸過水）で剥離する。（７）次に、半導体表面にパッド熱酸化膜１２ａを介し
てＬＰ−Ｓｉ₃Ｎ₄膜（厚さ：例えば約１００ｎｍ）１２
を形成し、熱拡散処理（温度：約１２００℃、時間：約
２００分）を行うことにより、図４（７）に示すよう
に、ドレインの一部を成すＮＷＥＬＬ１３、ソースの一
部を成すＰＷＥＬＬ１４及び素子分離領域７ａを形成す
る。尚、該素子分離領域７ａは既に下にできている素子
分離領域７と一体化するので、その後の図面では７ａの
部分も含めて「７」の符号が付与された素子分離領域と
し、７ａの符号は使用しない。

【０００９】（８）次に、図４（８）に示すように、半
導体表面に、選択酸化膜を形成すべき領域のみに開口を
有するようにパターニングされたレジスト膜１５を形成
する。その後、上記レジスト膜１５をマスクとして上記
Ｓｉ₃Ｎ₄膜１２をＲＩＥ(Reactive Ion Etching)により
選択的にエッチングし、次いで、上記レジスト膜１０を
例えば硫酸過水により除去する。（９）次に、上記Ｓｉ₃Ｎ₄膜１２をマスクとして半導体
表面部を酸化することにより選択酸化膜（厚さ：例えば
７００ｎｍ）１６を形成し、その選択酸化の際にマスク
として用いた上記Ｓｉ₃Ｎ₄膜１２を例えばホットリン酸
等の薬液によりエッチングし、その後、温度例えば９０
０〜１０００℃でのスチーム酸化により厚さ例えば５０
〜２００ｎｍの熱酸化膜１７を形成する。該熱酸化膜１
７は高耐圧ＭＯＳトランジスタのゲート絶縁膜となるも
のである。

【００１０】しかる後、図４（９）に示すように、ゲー
ト領域を形成すべき部分が開口するようにパターニング
されたレジスト膜１８を形成し、該レジスト膜１８をマ
スクとしてしきい値電圧調整用の不純物、例えばボロン
Ｂをイオン打ち込み（エネルギー：例えば６０ｋｅＶ、
ドーズ量：例えば１×１０¹²ｃｍ^-2）して高耐圧ＭＯＳ
トランジスタのしきい値電圧Ｖthを調節する。矢印ａ５
はそのイオン打ち込みを示す。その後、レジスト膜１８
を除去する。（１０）次に、図５（１０）に示すように、高耐圧ＭＯ
Ｓトランジスタのゲート領域を形成すべき部分のみを覆
うようにパターニングされたレジスト膜１９を形成するその後、上記レジスト膜１９をマスクとして上記熱酸化
膜１７を例えばフッ酸系の薬液を用いてエッチングする
ことによりゲート絶縁膜１７を形成する。そして、その
レジスト膜１９を硫酸過水により除去する。

【００１１】（１１）次に、ＰＷＥＬＬ１４のチャンネ
ルストッパを形成すべき部分及び素子分離領域７と対応
する部分が開口するようにパターニングされたレジスト
膜２０を形成し、図５（１１）に示すように、そのレジ
スト膜２０をマスクとしてＰ型不純物、例えばボロンＢ
をイオン打ち込み（エネルギー：例えば３６０ｋｅＶ、
ドーズ量：例えば２×１０¹⁴ｃｍ^-2）を行う。その後、
該レジスト膜２０を硫酸過水により除去する。（１２）次に、図５（１２）に示すように、ＣＶＤ法に
より多結晶シリコン膜（膜厚：４００ｎｍ）２２を形成
し、更に、該多結晶シリコン膜２２上に、不純物（例え
ばリンＰ）が高濃度にドープされてシート抵抗が例えば
１０〜４０Ω／□程度となるようなＧＰＳＧ膜２３を形
成し、その後、熱拡散処理（温度：例えば９５０℃、時
間：例えば６０分）を施してそのＧＰＳＧ膜２３中の不
純物を上記多結晶シリコン膜２２中に拡散させて該多結
晶シリコン膜２２を導体化する。尚、その後、ＧＰＳＧ
膜２３と、多結晶シリコン膜２２表面上に生じたＳｉＯ
₂膜を例えばフッ酸系の薬液を用いて除去する。また、
図中、ｃｓは工程（１１）でのイオン打ち込みにより生
じた不純物が熱拡散処理により拡散することにより生じ
たチャンネルストッパを示す。

【００１２】（１３）次に、上記多結晶シリコン膜２２
を選択的に形成したレジスト膜をマスクとするドライエ
ッチングによってパターニングすることにより、図５
（１３）に示すように、ゲート電極２４を形成する。（１４）次に、ホットキャリア効果抑制のためＬＤＤ(L
ightly Doped Drain)構造にすべく、厚さ１０ｎｍ程度
の熱酸化膜（図示せず）を形成し、その後、ライトリィ
ドープト領域を形成すべき部分のみが開口するようにパ
ターニングされたレジスト膜２５を形成し、図６（１
４）に示すように、該レジスト膜２５をマスクとしてＮ
型不純物、例えばリンＰをイオン打ち込み（エネルギ
ー：例えば２５ｋｅＶ、ドーズ量：例えば４×１０¹³ｃ
ｍ^-2）する。矢印ａ７はその不純物のイオン打ち込みを
示す。その後、レジスト膜２５は除去する。

【００１３】（１５）次に、ＣＶＤ法により厚さ例えば
３００ｎｍ程度のＳｉＯ₂膜を全面的に形成し、その
後、該ＳｉＯ₂膜に対してドライエッチングにより全面
エッチバックすることにより、図６（１５）に示すよう
に、ゲート電極２４の側壁にスペーサ１００を形成す
る。（１６）次に、ＴＥＯＳ酸化膜（厚さ：例えば約２０ｎ
ｍ、図示せず）を形成し、ソース領域及びドレイン領域
を形成すべき部分が開口するようにパターニングされた
レジスト膜２８を選択的に形成し、該レジスト膜２８を
マスクとして半導体表面にＮ型不純物、例えば砒素Ａｓ
をイオン打ち込み（エネルギー：例えば７０ｋｅＶ、ド
ーズ量：例えば３×１０¹⁵ｃｍ^-2）する。矢印ａ８はそ
の不純物のイオン打ち込みを示す。その後、レジスト膜
２８を除去する。

【００１４】（１７）次に、ＣＶＤ法により層間絶縁用
ＳｉＯ₂膜（膜厚：例えば１５０ｎｍ）３０を形成し、
更に、ＣＶＤ法により表面平坦化用の絶縁膜、例えばＢ
ＰＳＧ膜（膜厚：例えば５００ｎｍ）３１を形成し、次
いで、リフロー処理（温度：例えば９５０℃、時間：例
えば３０分）を施す。その後、そのリフロー処理された
ＢＰＳＧ膜３１上に、ゲート領域、ソース・ドレイン領
域及びコンタクト領域が開口するようにパターニングさ
れたレジスト膜を形成し、該レジスト膜をマスクとして
上記絶縁膜３１、ＳｉＯ₂膜３０をエッチングすること
により接続孔を形成し、しかる後、例えばスパッタリン
グによりチタン等のバリアメタル層を備えたアルミニウ
ム層（１Ａｌ、厚さ：例えば７００ｎｍ程度）を全面的
に形成し、更に、該アルミニウム層を選択的にパターニ
ングすることによりゲート領域、ソース領域、ドレイン
領域に電気的に接続された各電極３３を形成する。以上
で高耐圧ＭＯＳトランジスタができあがる。

【００１５】以上のように、高耐圧ＭＯＳトランジスタ
が形成された後、ヒーターが形成される。そこで、次
に、ヒーターがどのように形成されるかについて説明す
る。図７（１）〜（４）はヒーターの形成方法を工程順
に示す断面図である。（１）上記電極３３及び配線膜を形成した後、全面的に
プラズマＴＥＯＳＳｉＯ ₂膜（膜厚：例えば６００ｎ
ｍ）３４を形成し、層間平滑化のためにＳＯＧ(SpinOn
Glass)膜３５をコーティングし、その後、エッチバック
することより段差部のみにＳＯＧ膜３５を残存させて表
面を平滑化する。しかる後、更に平坦化のために表面に
全面的に、プラズマナイトライド（Ｐ−Ｓｉ₃Ｎ₄）膜
（厚さ：例えば６００ｎｍ）３６を形成する。図７
（１）は該プラズマナイトライド膜３６形成後の状態を
示す。

【００１６】（２）次に、スパッタリングによりヒータ
ーとなるチタンナイトライド（ＴｉＮ）膜（厚さ：例え
ば１００ｎｍ程度）を全面的に形成し、その後、該チタ
ンナイトライド膜をパターニングすることによりヒータ
ー３７を形成する。その後、例えば約３００ｎｍ程度の
厚さのＳｉ₃Ｎ₄からなる層間絶縁膜３８を形成する。図
７（１）は層間絶縁膜３８形成後の状態を示す。（３）次に、上記アルミニウム層（１Ａｌ）からなる電
極３３及び上記ヒーター３７と、後で形成されるアルミ
ニウム層（２Ａｌ）からなる配線膜とを接続するための
接続孔を形成すべき部分に開口を有するようにパターニ
ングされたレジスト膜を形成し、該レジスト膜をマスク
として絶縁層３４、３５、３６をＲＩＥによりエッチン
グすることにより接続孔を形成し、その後、チタンＴｉ
等からなるバリアメタルを含むアルミニウム層（２Ａ
ｌ）を全面的に形成し、その後、該アルミニウム層をパ
ターニングすることにより配線膜（膜厚：例えば８００
ｎｍ）４１を形成する。図７（３）はその配線膜４１形
成後におけるヒーター３７とその近傍（高耐圧ＭＯＳト
ランジスタの一部）を示す。

【００１７】（４）その後、例えばＣＶＤ法により表面
保護膜（厚さ：例えば３００ｎｍ程度）４２を形成し、
パッド膜を形成すべき部分（図面には現れない。）に開
口を形成し、焼結して半導体装置が完成する。４３は層
間絶縁膜３８の取り出し及び電極配線が形成されたヒー
ター３７を含むヒーター部分を示す。このヒーター部分
４３がプリンタの実際のインク吐出部の源となる。

【００１８】

【発明が解決しようとする課題】ところで、上記従来の
技術によれば、インク吐出量、インク吐出速度を充分に
高めることが難しいという問題があり、プリンタの印刷
性能の向上を図るのを阻害していた。そこで、本願発明
者がその原因を追及したところ、アルミニウム層４１に
より電流をヒーター３７に流して発生させたジュール熱
が上方へのみならず下部へも伝導し、その熱のほとんど
を有効に上側に伝導させてインク吐出に寄与させること
ができないことが判明した。

【００１９】更に、その原因を追及したところ、ヒータ
ー３７の上側、側面及び下側が同じ材質の絶縁層３６、
３７、即ち、プラズマナイトライド（Ｓｉ₃Ｎ₄）からな
る絶縁層により形成されている関係上、上へも下へも略
同じように熱が伝導するので、ヒーター３７で発生した
熱のインク吐出への利用効率が低くなっていることが判
明した。本発明はこのような追求をし、その利用効率を
高めるための模索をした結果為されたものである。

【００２０】即ち、本発明は、半導体基板上部に熱を発
生するヒーターを少なくとも有する半導体装置におい
て、そのヒーターで発生した熱の半導体基板の上方（基
板表面側）への伝導効率を高めることを目的とする。

【００２１】

【課題を解決するための手段】請求項１の半導体装置
は、第１の絶縁層を下地としてヒーターを形成し、該ヒ
ーターの上側を上記第１の絶縁層よりも熱伝導性の良い
第２の絶縁層で覆ってなることを特徴とする。

【００２２】従って、請求項１の半導体装置によれば、
ヒーターの下地側よりも上側の方が熱伝導性の高い絶縁
材料からなるので、ヒーターから生じた熱を、下側より
も上側により有効に伝導させることができる。従って、
ヒーターから生じた熱を半導体基板上方にて有効に利用
することができる。

【００２３】

【発明の実施の形態】本発明は、基本的には、半導体基
板上部にジュール熱を発生するヒーターを少なくとも有
する半導体装置に関するものであるが、本発明の主対象
は、半導体基板にロジック回路を成すＭＯＳトランジス
タと、ヒータと、該ヒーターをスイッチングするための
高耐圧ＭＯＳトランジスタを有する半導体装置である。
そして、ヒーターは高耐圧ＭＯＳトランジスタにより電
流の供給を受けてジュール熱を発生するものならばどの
ような材質のものでも良いが、現在、実用上最適である
といえるのがチタンナイトライド或いはタンタルであ
る。

【００２４】ロジック回路と、ヒーターをスイッチング
（駆動）する高耐圧ＭＯＳトランジスタは、前述の従来
例、後述の実施例ではＮ型ＭＯＳトランジスタであった
が、必ずしもこれに限定されるものではなく、Ｐ型ＭＯ
Ｓトランジスタであっても良い。また、ＣＭＯＳＩＣに
より構成しても良いし、バイポーラトランジスタも含ん
だＢｉＣＭＯＳＩＣにより構成しても良い等、実施の形
態は多様である。

【００２５】そして、本発明の本質は、ヒーターの下地
側或いは更には側部と、該ヒーターを覆う上側の絶縁材
料とで熱導電性の異なるものを用いることとし、下地側
或いは及び側部の絶縁材料、即ち第１の絶縁層よりも、
ヒーターを覆う上側の絶縁材料の方を熱伝導性の良いも
のを用いることにあるが、第１の絶縁層としてＳｉＯ ₂
を用い、第２の絶縁層としてＳｉ₃Ｎ₄を用いるのが実用
上最適であるといえる。というのは、ＳｉＯ₂とＳｉ₃Ｎ
₄は、共に、例えばプラズマＣＶＤ法等の良質の膜を形
成する技術が確立しており、しかも、両者の熱伝導率は
ＳｉＯ₂が１．４Ｗ／ｋｍ、Ｓｉ₃Ｎ₄が１０Ｗ／ｋｍと
大きく相違するので、そのヒーターの上側の熱抵抗の方
を下側の熱抵抗よりも顕著に小さくすることができ、延
いては、ヒーターで発生した熱が下側よりも上側に有効
に伝導する割合をより大きくすることができるからであ
る。

【００２６】

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（１）〜（３）は本発明半導体装置の第１
の実施例を製造する方法の一例の要部を工程順に示す断
面図である。尚、本製造方法は、図３〜図７に示す従来
の製造方法とは、ヒーターを形成する点でのみ相違し、
それ以外の点では共通する。具体的には、図３〜図６及
び図７（１）に示す工程は本発明半導体装置の製造方法
と同じである。従って、図３〜図６及び図７（１）の図
示、及びその工程の説明は省略し、それ以後の本発明半
導体装置の第１の実施例のヒーターの形成に関する製造
方法を工程順に図示及び説明をすることとする。

【００２７】（１）プラズマナイトライド（Ｐ−Ｓｉ₃
Ｎ₄）膜（厚さ：例えば６００ｎｍ）３６［（図７
（１）参照］３６上に、プラズマＣＶＤ法により、全面
的にＳｉＯ₂膜（膜厚：例えば約２００ｎｍ）を形成
し、該ＳｉＯ₂膜をパターニングすることにより、ヒー
ター（３７）を形成すべき部分にそれより稍広めのヒー
ター下地膜（特許請求の範囲における第１の絶縁層に該
当）４４を形成し、次に、例えばスパッタリングにより
ヒーター形成用のチタンナイトライド膜（膜厚：例えば
１００ｎｍ程度）を全面的に形成し、その後、該チタン
ナイトライド膜を選択的にエッチングすることにより、
上記ヒーター下地膜４４を下地とするヒーター４５を形
成する。図１（１）は該ヒーター４５形成後の状態を示
す。

【００２８】（２）次に、図１（２）に示すように、表
面にＣＶＤ法によりプラズマＳｉＯ₂膜（厚さ：例えば
４００ｎｍ程度）４６を全面的に形成する。（３）次に、図７（３）、（４）に示す工程と全く同様
の工程により半導体装置を完成させる。

【００２９】即ち、上記アルミニウム層（１Ａｌ）から
なる電極３３及び上記ヒーター４４と、後で形成される
アルミニウム層（２Ａｌ）からなる配線膜とを接続する
ための接続孔を形成すべき部分に開口を有するようにパ
ターニングされたレジスト膜を形成し、該レジスト膜を
マスクとして絶縁層３４、３５、３６をＲＩＥによりエ
ッチングすることにより接続孔を形成し、その後、チタ
ンＴｉ等からなるバリアメタルを含むアルミニウム層
（２Ａｌ）を全面的に形成し、その後、該アルミニウム
層をパターニングすることにより配線膜（膜厚：例えば
８００ｎｍ）４１を形成する。

【００３０】その後、例えばＣＶＤ法により表面保護膜
（厚さ：例えば３００ｎｍ程度）４２を形成し、パッド
膜を形成すべき部分（図面には現れない。）に開口を形
成し、焼結して図１（３）に示すような半導体装置が完
成し、この半導体装置が本発明半導体装置の第１の実施
例に該当するのである。そして、ヒーター４５がインク
吐出に不可欠な熱源となる。

【００３１】本半導体装置によれば、図２に示すよう
に、ヒーター４５の下地を成す絶縁膜（ヒーター下地
膜）４４及び側部を覆う絶縁膜４６が１．４Ｗ／ｋｍと
いう熱伝導率を有するＳｉＯ₂からなり、ヒーター４５
を覆う絶縁膜４２が１０Ｗ／ｋｍという熱伝導率を有す
るＳｉ₃Ｎ₄からなり、ヒーター下地膜４４及び側部を覆
う絶縁膜４６よりもヒーター４５を覆う絶縁膜４２の方
が熱伝導性が顕著に高い絶縁膜材料からなるので、ヒー
ター４５から生じた熱を、下側よりも上側により有効に
伝導させることができる。

【００３２】即ち、図２（Ａ）に示すように、ヒーター
４５から発生したジュール熱は、当然に矢印ａに示すよ
うに下側へと、矢印ｂに示すように側方へと、矢印ｃに
示すように上側へと進むが、ヒーター４５の上側を覆う
のは、主としてＳｉ₃Ｎ₄からなる絶縁膜４２及びアルミ
ニウム層（２Ａｌ）からなる配線層であり、従って、矢
印ｃに示す上側への熱放散経路における熱抵抗は小さ
い。それに対して、ヒーター４５の側部を覆う絶縁膜４
６及びヒーター下地膜４４は共にＳｉ₃Ｎ₄よりも熱伝導
率の低いＳｉＯ₂からなるので、矢印ａに示す下側方
向、及び矢印ｂに示す側方向の熱放散経路の熱抵抗は大
きい。

【００３３】従って、ヒーターから生じた熱を半導体基
板上方にて有効に利用することができ、依って、本半導
体装置をインクジェットプリンタのインク吐出に用いた
場合の、インク吐出量、インク吐出速度の向上及び安定
性の向上を図ることができるのである。

【００３４】

【発明の効果】請求項１の半導体装置によれば、ヒータ
ーの下地側よりも上側の方が熱伝導性の高い絶縁材料か
らなるので、ヒーターから生じた熱を、下側よりも上側
により有効に伝導させることができる。従って、ヒータ
ーから生じた熱を半導体基板上方にて有効に利用するこ
とができる。

【００３５】請求項２の半導体装置によれば、ヒーター
の側部にも第２の絶縁層と同じ材質からなる絶縁層が形
成されているので、ヒーターから側部への熱伝導をも抑
制することができる。従って、上側への熱伝導効率をよ
り高めることができる。

【００３６】請求項３の半導体装置によれば、ヒーター
がチタンナイトライドからなり、チタンナイトライドの
形成及びパターニングは半導体製造において既に確立し
た技術で行うことができる。従って、半導体装置の信頼
性の低下や製造工数の増加等を伴うことなくヒータの形
成ができる。

【００３７】請求項４の半導体装置によれば、第１の絶
縁層がＳｉＯ₂からなり、第２の絶縁層がＳｉ₃Ｎ₄から
なり、共に、共に、例えばプラズマＣＶＤ法等、良質の
膜を形成する高度の成膜技術が確立しており、しかも、
両者の熱伝導率はＳｉＯ₂が１．４Ｗ／ｋｍ、Ｓｉ₃Ｎ₄
が１０Ｗ／ｋｍと大きく相違するので、そのヒーターの
上側の熱抵抗の方を下側の熱抵抗よりも顕著に小さくす
ることができ、延いては、ヒーターで発生した熱が下側
よりも上側に有効に伝導する割合をより大きくすること
ができる。

【図面の簡単な説明】

【図１】（１）〜（３）は本発明半導体装置の第１の実
施例の製造方法の一例の要部を工程順に示す断面図であ
り、（３）ができあがって半導体装置、即ち本発明半導
体装置の第１の実施例を示す。

【図２】（Ａ）、（Ｂ）は上記実施例のヒーターが形成
された部分を示し、（Ａ）は断面図、（Ｂ）は平面図で
ある。

【図３】（１）〜（５）は従来の半導体装置の高耐圧Ｍ
ＯＳトランジスタの製造工程（１）〜（５）を順に示す
断面図である。

【図４】（６）〜（９）は従来の半導体装置の高耐圧Ｍ
ＯＳトランジスタの製造工程（６）〜（９）を順に示す
断面図である。

【図５】（１０）〜（１３）は従来の半導体装置の高耐
圧ＭＯＳトランジスタの製造工程（１０）〜（１３）を
順に示す断面図である。

【図６】（１４）〜（１９）は従来の半導体装置の高耐
圧ＭＯＳトランジスタの製造工程（１４）〜（１９）を
順に示す断面図である。

【図７】（１）〜（４）は従来の半導体装置のヒーター
の製造工程（１）〜（４）を順に示す断面図である。

【符号の説明】

１・・・半導体基板、４２・・・絶縁膜（第２の絶縁
膜）、４４・・・ヒーター下地膜（第１の絶縁膜）、４
５・・・ヒーター、４６・・・絶縁膜（第１の絶縁
膜）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/04 27/088 27/092 Ｆターム(参考） 2C057 AF53 AG37 AG46 AP52 AP53 5F038 AV05 AV06 CD16 CD18 EZ15 EZ20 5F048 AA05 AC03 AC06 AC10 BA07 BA12 BE03 BF02 BF11 BH01

Claims

【特許請求の範囲】

【請求項１】能動素子が表面部に形成された半導体基
板の上側に第１の絶縁層を下地としてヒーターが形成さ
れ、上記第１の絶縁層よりも熱伝導性の高い材質からなる第
２の絶縁層で上記ヒーターが覆われてなることを特徴と
する半導体装置。
【請求項２】上記ヒーターの側部と接する、第１の絶
縁層と同じ熱伝導性の絶縁層が形成されていることを特
徴とする請求項１記載の半導体装置。
【請求項３】上記ヒーターがチタンナイトライドから
なることを特徴とする請求項１又は２記載の半導体装
置。
【請求項４】上記第１の絶縁層がＳｉＯ₂からなり、
上記第２の絶縁層がＳｉ₃Ｎ₄からなることを特徴とする
請求項１、２又は３記載の半導体装置。