JP2002076311A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002076311A
JP2002076311A JP2000265384A JP2000265384A JP2002076311A JP 2002076311 A JP2002076311 A JP 2002076311A JP 2000265384 A JP2000265384 A JP 2000265384A JP 2000265384 A JP2000265384 A JP 2000265384A JP 2002076311 A JP2002076311 A JP 2002076311A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
semiconductor substrate
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000265384A
Other languages
English (en)
Other versions
JP2002076311A5 (ja
Inventor
Kazunobu Kuwazawa
和伸 桑沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000265384A priority Critical patent/JP2002076311A/ja
Priority to US09/943,094 priority patent/US20020068428A1/en
Publication of JP2002076311A publication Critical patent/JP2002076311A/ja
Publication of JP2002076311A5 publication Critical patent/JP2002076311A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体層の上の領域を有効利用することがで
きる、半導体装置およびその製造方法を提供する。 【解決手段】 半導体装置１００は、半導体基板１２０
と、半導体基板１２０の上に設けられた絶縁層１３０
と、絶縁層１３０の上に設けられたＳＯＩ層１４０とか
らなるＳＯＩ基板１１０を含む。半導体基板１２０にお
いて、不純物拡散層１２２が設けられている。不純物拡
散層１２２は、ＳＯＩ層１４０の上に設けられた配線層
１６２と電気的に接続されている。不純物拡散層１２２
は、配線層または抵抗層として機能させることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ＳＯＩ基板を有する半導体
装置およびその製造方法に関する。
【０００２】
【背景技術】現在、ＬＳＩの高速化および低消費電力化
の要求に伴い、ＳＯＩ基板の上に、ＬＳＩを形成する技
術が提案されている。
【０００３】ＳＯＩ基板４１０は、図１１に示すよう
に、半導体基板４２０と、絶縁層４３０と、半導体層４
４０との積層構造を有する。一般に、半導体素子（たと
えばＭＯＳＦＥＴ）４５０は、半導体層４４０において
形成される。
【０００４】
【発明が解決しようとする課題】本発明の目的は、半導
体層の上の領域を有効利用することができる、半導体装
置およびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】（半導体装置）（Ａ）本
発明の第１の半導体装置は、半導体基板と、前記半導体
基板の上に設けられた絶縁層と、前記絶縁層の上に設け
られた半導体層とを含む、半導体装置であって、前記半
導体基板において、第１の導電層が設けられ、前記第１
の導電層は、前記半導体層の上または前記半導体層内に
設けられた第２の導電層と電気的に接続されている。
【０００６】本発明においては、半導体基板において、
第１の導電層が設けられている。このため、半導体基板
に第１の導電層を形成した分だけ、半導体層の上の領域
を有効に利用することができる。その結果、半導体装置
の集積度を向上させることができる。
【０００７】前記第１の導電層は、不純物拡散層により
構成されることができる。第１の導電層が不純物拡散層
から構成されることにより、不純物をイオン注入するこ
とによって、半導体基板に第１の導電層を形成すること
ができる。
【０００８】前記第１の導電層は、配線層として機能さ
せることができる。または、前記第１の導電層は、抵抗
層として機能させることができる。
【０００９】前記第１の導電層と前記第２の導電層とを
接続するための接続孔が設けられ、前記接続孔内におい
て、コンタクト層が設けられることができる。また、前
記接続孔において、サイドウオールが設けられることも
できる。
【００１０】（Ｂ）本発明の第２の半導体装置は、半導
体基板と、前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体
装置であって、前記半導体基板において、コンタクト領
域が設けられ、前記コンタクト領域は、前記半導体層の
上または前記半導体層内に設けられた導電層と電気的に
接続され、かつ、電荷を前記半導体基板に流す機能を有
する。
【００１１】本発明の第２の半導体装置は、半導体基板
内に、コンタクト領域を有する。コンタクト領域は、導
電層と導通し、電荷を前記半導体基板に流す機能を有す
る。その結果、半導体層にチャージされた電荷を半導体
基板に流すことができる。
【００１２】前記コンタクト領域は、不純物拡散層から
なることができる。
【００１３】前記コンタクト領域と前記半導体基板と
で、ＰＮ接合が構成されていることができる。具体的に
は、次の２つの態様がある。
【００１４】（１）第１に、前記半導体基板は、Ｎ型で
あり、前記コンタクト領域は、Ｐ型である。この場合、
半導体基板に電流を流すことができる。
【００１５】（２）第２に、前記半導体基板は、Ｐ型で
あり、前記コンタクト領域は、Ｎ型である。この場合、
チャージされた電子を半導体基板に流すことができる。
【００１６】前記コンタクト領域と前記導電層とを接続
するための接続孔が設けられ、前記接続孔内において、
コンタクト層が設けられることができる。また、前記接
続孔において、サイドウオールが設けられることができ
る。
【００１７】（Ｃ）本発明の第３の半導体装置は、半導
体基板と、前記半導体基板の上に設けられた絶縁層と、
前記絶縁層の上に設けられた半導体層とを含む、半導体
装置であって、前記半導体基板において、第１の電極が
設けられ、前記半導体層において、第２の電極が設けら
れ、前記第１の電極と、前記第２の電極と、前記絶縁層
とで、容量素子が構成されている。
【００１８】本発明においては、第１の電極が半導体基
板に設けられ、第２の電極が半導体層に設けられてい
る。そして、半導体基板と半導体層との間に介在する絶
縁層を、容量素子の誘電体膜として機能させている。す
なわち、半導体層の上に容量素子を形成することなく、
容量素子を形成することができる。このため、半導体層
の上の領域を有効に利用することができる。その結果、
半導体装置の集積度を向上させることができる。
【００１９】前記第１の電極は、第１の不純物拡散層に
より構成されることができる。 前記第２の電極は、第
２の不純物拡散層により構成されることができる。
【００２０】前記第１の電極は、前記半導体層の上また
は前記半導体層内に設けられた導電層と電気的に接続さ
れることができる。前記第１の電極と前記導電層とを接
続するための接続孔が設けられ、前記接続孔内におい
て、コンタクト層が設けられることができる。前記接続
孔において、サイドウオールが設けられることができ
る。
【００２１】（半導体装置の製造方法） （Ａ）本発明の第１の半導体装置の製造方法は、半導体
基板と、前記半導体基板の上に設けられた絶縁層と、前
記絶縁層の上に設けられた半導体層とを含む、半導体装
置の製造方法であって、前記半導体基板の所定領域に、
不純物をイオン注入して、不純物拡散層から構成される
第１の導電層を形成する工程、および前記半導体層の上
または前記半導体層内に設けられた第２の導電層と、前
記第１の導電層とを電気的に接続する工程を含む。
【００２２】前記第１の導電層は、配線層として機能さ
せることができる。または、前記第１の導電層は、抵抗
層として機能させることができる。
【００２３】さらに、前記第１の導電層と、前記第２の
導電層とを、電気的に接続するための接続孔を形成する
工程、および前記接続孔内に、コンタクト層を形成する
工程を含むことができる。
【００２４】また、さらに、前記接続孔において、サイ
ドウオールを形成する工程を含むことができる。
【００２５】（Ｂ）本発明の第２の半導体装置の製造方
法は、半導体基板と、前記半導体基板の上に設けられた
絶縁層と、前記絶縁層の上に設けられた半導体層と、を
含む半導体装置の製造方法であって、前記半導体基板に
おいて、コンタクト領域が設けられ、前記コンタクト領
域は、前記半導体層の上または前記半導体層内に設けら
れた導電層と電気的に接続され、かつ、電荷を前記半導
体基板に流す機能を有し、前記半導体基板内に、不純物
をイオン注入し、前記コンタクト領域を形成する工程、
および前記導電層と、前記コンタクト領域を電気的に接
続する工程を含む。
【００２６】さらに、前記コンタクト領域と、前記半導
体層に設けられた導電層とを、電気的に接続するための
接続孔を形成する工程、および前記接続孔内に、コンタ
クト層を形成する工程を含むことができる。
【００２７】また、さらに、前記接続孔において、サイ
ドウオールを形成する工程を含むことができる。
【００２８】（Ｃ）本発明の第３の半導体装置の製造方
法は、半導体基板と、前記半導体基板の上に設けられた
絶縁層と、前記絶縁層の上に設けられた半導体層と、を
含む半導体装置の製造方法であって、容量素子を形成す
る工程（ａ）を含み、前記容量素子は、前記半導体基板
に設けられた第１の電極と、前記絶縁層と、前記半導体
層に設けられた第２の電極とで構成され前記工程（ａ）
は、前記半導体基板に不純物をイオン注入し、前記第１
の不純物拡散層から構成される前記第１の電極を形成す
る工程（ａ−１）を含む。
【００２９】前記工程（ａ）は、さらに、前記半導体層
に不純物をイオン注入し、前記第２の不純物拡散層から
構成される前記第２の電極を形成する工程（ａ−２）を
含むことができる。
【００３０】前記半導体装置は、前記半導体層の上また
は前記半導体層内に設けられた導電層を有し、前記第１
の電極と、前記導電層とを、電気的に接続するための接
続孔を形成する工程、および前記接続孔内に、コンタク
ト層を形成する工程を含むことができる。
【００３１】また、さらに、前記接続孔において、サイ
ドウオールを形成する工程を含むことができる。
【００３２】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照しながら説明する。
【００３３】［第１の実施の形態］ （半導体装置）以下、第１の実施の形態に係る半導体装
置について説明する。図１は、第１の実施の形態に係る
半導体装置を模式的に示す断面図である。
【００３４】半導体装置１００は、ＳＯＩ基板１１０を
有する。ＳＯＩ基板１１０は、半導体基板１２０、絶縁
層１３０およびＳＯＩ層（半導体層）１４０の積層構造
を有する。ＳＯＩ層１４０の所定領域においては、トレ
ンチ素子分離領域１４２が形成されている。
【００３５】半導体基板１２０には、不純物拡散層１２
２が形成されている。この不純物拡散層１２２は、配線
層として機能する。不純物拡散層１２２の不純物濃度
は、所望とする配線層の導電性を考慮して規定される。
【００３６】ＳＯＩ基板１１０の所定領域において、不
純物拡散層１２２に達する接続孔１５０が形成されてい
る。接続孔１５０における、ＳＯＩ基板１１０の側面に
は、サイドウオール１５２が形成されている。接続孔１
５０内には、コンタクト層１６０が形成されている。サ
イドウオール１５２は、接続孔１５０が能動素子領域１
４４に形成される場合、能動素子領域１４４とコンタク
ト層１６０とが短絡することを防止する役割を有する。
ＳＯＩ層１４０およびコンタクト層１６０の上には、配
線層１６２が形成されている。
【００３７】以下、第１の実施の形態に係る半導体装置
の作用効果について説明する。
【００３８】（ａ）本実施の形態においては、配線層と
して機能する不純物拡散層１２２が半導体基板１２０に
形成されている。このため、不純物拡散層１２２を半導
体基板１２０に形成した分だけ、半導体層１４０の上の
領域を有効に利用することができる。その結果、本実施
の形態によれば、半導体装置の集積度を向上させること
ができる。
【００３９】（ｂ）半導体基板に形成された、配線層と
して機能する不純物拡散層１２２は、たとえば図４に示
すように、第１のトランジスタ領域１７０におけるゲー
ト電極１７２と、第２のトランジスタ領域１８０におけ
るゲート電極１８２とを接続する場合に適用することが
できる。なお、Ｓ１はソース領域を示し、Ｄ１はドレイ
ン領域を示す。
【００４０】（半導体装置の製造方法）以下、第１の実
施の形態に係る半導体装置の製造方法について説明す
る。図２および図３は、実施の形態に係る半導体装置の
製造工程を模式的に示す断面図である。
【００４１】（ａ）まず、図２（ａ）に示すように、Ｓ
ＯＩ層１４０の上に、第１のレジスト層Ｒ１を形成す
る。第１のレジスト層Ｒ１は、不純物拡散層１２２の形
成予定領域の上方において、開口されている。
【００４２】次に、第１のレジスト層Ｒ１をマスクとし
て、半導体基板１２０内に、不純物１２２ａをイオン注
入する。これにより、半導体基板１２０内において、不
純物拡散層１２２が形成される。次に、第１のレジスト
層Ｒ１をアッシング除去する。
【００４３】（ｂ）次に、図２（ｂ）に示すように、Ｓ
ＯＩ層１４０の所定領域において、公知の方法により、
トレンチ素子分離領域１４２を形成する。
【００４４】（ｃ）次に、図３（ａ）に示すように、Ｓ
ＯＩ層１４０の上に、第２のレジスト層Ｒ２を形成す
る。第２のレジスト層Ｒ２は、接続孔１５０の形成予定
領域の上方において、開口されている。次に、第２のレ
ジスト層Ｒ２をマスクとして、ＳＯＩ層１４０、絶縁層
１３０および半導体基板１２０をエッチングして、接続
孔１５０を形成する。エッチング方法は、たとえば反応
性イオンエッチングを挙げることができる。次に、第２
のレジスト層Ｒ２を除去する。
【００４５】（ｄ）次に、図３（ｂ）に示すように、接
続孔１５０における、ＳＯＩ基板１１０の側面におい
て、サイドウオール１５２を形成する。サイドウオール
１５２は、たとえば次のようにして形成することができ
る。接続孔１５０を充填するようにして、ＳＯＩ層１４
０の上に、絶縁層（図示せず）を形成する。絶縁層は、
たとえばＣＶＤ法により形成することができる。絶縁層
を反応性イオンエッチングすることにより、サイドウオ
ール１５２を形成することができる。
【００４６】（ｅ）次に、図１に示すように、接続孔１
５０内に、コンタクト層１６０を形成する。コンタクト
層１６０は、たとえばＳＯＩ層１４０上に、接続孔１５
０を充填する導電層を形成し、その導電層をエッチバッ
クすることにより形成することができる。コンタクト層
１６０の材質としては、たとえばポリシリコン、タング
ステン，アルミニウム，チタンを挙げることができる。
また、必要に応じて、導電層の形成前に、接続孔１５０
内にウエッティング層やバリア層を形成してもよい。
【００４７】次に、ＳＯＩ層１４０の上に、所定のパタ
ーンを有する配線層１６２を形成する。こうして、第１
の実施の形態に係る半導体装置１００が形成される。
【００４８】（変形例）第１の実施の形態は、たとえ
ば、次の変更が可能である。
【００４９】（１）上記の実施の形態においては、不純
物拡散層１２２を配線層として機能させた。しかし、不
純物拡散層１２２を抵抗層として機能させてもよい。こ
の場合、不純物拡散層１２２の不純物濃度は、所望とす
る抵抗値を考慮して規定される。
【００５０】（２）上記の実施の形態においては、不純
物拡散層１２２は、ＳＯＩ層１４０の上に形成された配
線層１６２と接続されている。しかし、これに限定され
ず、不純物拡散層１２２は、ＳＯＩ層１４０内に形成さ
れた導電層と接続させてもよい。
【００５１】（３）上記の実施の形態においては、接続
孔１６０は、トレンチ素子分離領域１４２において形成
されていた。しかし、これに限定されず、図１２に示す
ように、接続孔１６０は、能動素子領域１４４において
形成されていてもよい。この変形例は、以下の実施の形
態においても同様に適用することができる。
【００５２】［第２の実施の形態］ （半導体装置）以下、第２の実施の形態に係る半導体装
置を説明する。図５は、第２の実施の形態に係る半導体
装置を模式的に示す断面図である。
【００５３】半導体装置２００は、ＳＯＩ基板２１０を
有する。ＳＯＩ基板２１０は、半導体基板２２０、絶縁
層２３０およびＳＯＩ層（半導体層）２４０の積層構造
を有する。ＳＯＩ層２４０の所定領域においては、トレ
ンチ素子分離領域２４２が形成されている。
【００５４】半導体基板２２０には、第１の不純物拡散
層２２２が形成されている。ＳＯＩ層２４０において
は、トレンチ素子分離領域２４２間に、第２の不純物拡
散層２４４が形成されている。第１の不純物拡散層２２
２と、絶縁層２３０と、第２の不純物拡散層２４４と
で、容量素子２７０が構成されている。つまり、第１の
不純物拡散層２２２が下部電極として機能し、絶縁層２
３０が誘電体膜として機能し、第２の不純物拡散層２４
４が上部電極として機能する。
【００５５】第１の不純物拡散層２２２の不純物濃度
は、所望とする容量素子２７０の性能を考慮して規定さ
れる。第２の不純物拡散層２４４の不純物濃度は、所望
とする容量素子２７０の性能を考慮して規定される。絶
縁層２３０の厚さは、所望とする容量素子２７０の性能
を考慮して規定される。
【００５６】ＳＯＩ基板２１０の所定領域において、第
１の不純物拡散層２２２に達する接続孔２５０が形成さ
れている。接続孔２５０における、ＳＯＩ基板２１０の
側面には、サイドウオール２５２が形成されている。接
続孔２５２内には、第１のコンタクト層２６０が形成さ
れている。サイドウオール２５２は、接続孔２５０が能
動素子領域に形成される場合、能動素子領域と第１のコ
ンタクト層２６０とが短絡することを防止する役割を有
する。ＳＯＩ層２４０および第１のコンタクト層２６０
の上には、所定のパターンを有する第１の配線層２６２
が形成されている。
【００５７】ＳＯＩ層２４０および第１の配線層２６２
の上には，層間絶縁層２８０が形成されている。層間絶
縁層２８０の所定の領域において、スルーホール２８２
が形成されている。スルーホール２８２は、第２の不純
物拡散層２４４に達している。スルーホール２４２内に
は、第２のコンタクト層２９０が形成されている。層間
絶縁層２８０および第２のコンタクト層２９０の上に
は、所定のパターンを有する第２の配線層２９２が形成
されている。
【００５８】以下、第２の実施の形態に係る半導体装置
の作用効果について説明する。
【００５９】本実施の形態においては、半導体基板２２
０に形成された第１の不純物拡散層２２２と、絶縁層２
３０と、半導体層２４０に形成された第２の不純物拡散
層２４４とで、容量素子２７０を構成させている。この
ため、半導体層２４０の上に容量素子を形成しなくても
済む。その結果、半導体層２４０の上の領域を有効に利
用することができる。したがって、半導体装置の集積度
を向上させることができる。
【００６０】（半導体装置の製造方法）以下、第２の実
施の形態に係る半導体装置の製造方法について説明す
る。図６および図７は、実施の形態に係る半導体装置の
製造工程を模式的に示す断面図である。
【００６１】（ａ）まず、図６（ａ）に示すように、Ｓ
ＯＩ層２４０の上に、第１のレジスト層Ｒ１を形成す
る。第１のレジスト層Ｒ１は、第１の不純物拡散層２２
２の形成予定領域の上方において、開口されている。
【００６２】次に、第１のレジスト層Ｒ１をマスクとし
て、半導体基板２２０内に、不純物２２２ａをイオン注
入する。これにより、半導体基板２２０内において、第
１の不純物拡散層２２２が形成される。次に、第１のレ
ジスト層Ｒ１を除去する。
【００６３】（ｂ）次に、図６（ｂ）に示すように、Ｓ
ＯＩ層２４０の上に、第２のレジスト層Ｒ２を形成す
る。第２のレジスト層Ｒ２は、第２の不純物拡散層２４
４の形成予定領域の上方において、開口されている。
【００６４】次に、第２のレジスト層Ｒ２をマスクとし
て、ＳＯＩ層２４０内に、不純物２４４ａをイオン注入
する。これにより、ＳＯＩ層２４０内において、第２の
不純物拡散層２４４が形成される。また、第２の不純物
拡散層２４４が形成されることにより、第１の不純物拡
散層２２２と絶縁層２３０と第１の不純物拡散層２４４
とで、容量素子２７０が形成されることになる。第２の
レジスト層Ｒ２を除去する。
【００６５】（ｃ）次に、図７（ａ）に示すように、Ｓ
ＯＩ層２４０の所定領域において、公知の方法により、
トレンチ素子分離領域２４２を形成する。
【００６６】（ｄ）次に、図７（ｂ）に示すように、Ｓ
ＯＩ層２４０の上に、第３のレジスト層Ｒ３を形成す
る。第３のレジスト層Ｒ３は、接続孔２５０の形成予定
領域の上方において、開口されている。
【００６７】次に、第３のレジスト層Ｒ３をマスクとし
て、ＳＯＩ層２４０、絶縁層２３０および半導体基板２
２０をエッチングして、接続孔２５０を形成する。この
エッチングは、たとえば、反応性イオンエッチングによ
り行うことができる。次に、第３のレジスト層Ｒ３を除
去する。
【００６８】（ｅ）次に、図７（ｃ）に示すように、接
続孔２５０における、ＳＯＩ基板２１０の側面におい
て、サイドウオール２５２を形成する。サイドウオール
２５２は、たとえば第１の実施の形態と同様にして形成
することができる。
【００６９】次に、接続孔２５０内に、第１のコンタク
ト層２６０を形成する。第１のコンタクト層２６０は、
たとえば第１の実施の形態と同様にして形成することが
できる。また、必要に応じて、導電層の形成前に、接続
孔２５０内にウエッティング層やバリア層を形成しても
よい。
【００７０】次に、ＳＯＩ層２４０上に、所定のパター
ンを有する第１の配線層２６２を形成する。
【００７１】（ｆ）次に、図５に示すように、ＳＯＩ層
２４０および第１の配線層２６２の上に、ＣＶＤ法によ
り、酸化シリコン層からなる層間絶縁層２８０を形成す
る。そして、層間絶縁層２８０の所定領域を選択的にエ
ッチング除去し、第１の不純物拡散層２４４に達するス
ルーホール２８２を形成する。その後、スルーホール２
８２内に第２のコンタクト層２９０を形成する。次に、
層間絶縁層２８０および第２のコンタクト層２９０の上
に、所定のパターンを有する第２の配線層２９２を形成
する。こうして、第２の実施の形態に係る半導体装置２
００が形成される。
【００７２】（変形例）第２の実施の形態は、たとえ
ば、次の変更が可能である。
【００７３】上記の実施の形態においては、第１の不純
物拡散層２２２は、ＳＯＩ層２４０の上に形成された第
１の配線層２６２と接続されている。しかし、これに限
定されず、第１の不純物拡散層２２２は、ＳＯＩ層２４
０内に形成された導電層と接続させてもよい。
【００７４】［第３の実施の形態］ （半導体装置）以下、第３の実施の形態に係る半導体装
置について説明する。図８は、第３の実施の形態に係る
半導体装置を模式的に示す断面図である。
【００７５】半導体装置３００は、ＳＯＩ基板３１０を
有する。ＳＯＩ基板３１０は、半導体基板３２０、絶縁
層３３０およびＳＯＩ層（半導体層）３４０の積層構造
を有する。ＳＯＩ層３４０の所定領域においては、トレ
ンチ素子分離領域３４２が形成されている。
【００７６】半導体基板３２０の導電型は、Ｎ型であ
る。半導体基板３２０には、不純物拡散層（コンタクト
領域）３２２が形成されている。不純物拡散層３２２
は、電荷を半導体基板３２０に流す機能を有する。不純
物拡散層３２２は、Ｐ型である。つまり、不純物拡散層
３２２と半導体基板３２０とで、ＰＮ接合のダイオード
が形成されいてる。
【００７７】ＳＯＩ基板３１０の所定領域において、不
純物拡散層３２２に達する接続孔３５０が形成されてい
る。接続孔３５０における、ＳＯＩ基板３１０の側面に
は、サイドウオール３５２が形成されている。接続孔３
５０内には、コンタクト層３６０が形成されている。サ
イドウオール３５２は、接続孔３５０が能動素子領域に
形成される場合、能動素子領域とコンタクト層３６０と
が短絡することを防止する役割を有する。ＳＯＩ層３４
０およびコンタクト層３６０の上には、所定のパターン
を有する配線層３６２が形成されている。
【００７８】以下、第３の実施の形態に係る半導体装置
の作用効果を説明する。
【００７９】本実施の形態においては、半導体基板３２
０内に、配線層３６２に導通する不純物拡散層３２２が
形成されている。この不純物拡散層３２２と、半導体基
板３２０とで、ＰＮ接合ダイオードを構成している。こ
のため、ＰＮ接合ダイオードを介して、半導体基板４２
０に電流を逃がすことができる。このため、不純物拡散
層３２２は、静電保護領域として機能させることができ
る。
【００８０】（半導体装置の製造方法）以下、第３の実
施の形態に係る半導体装置の製造方法について説明す
る。図９および図１０は、実施の形態に係る半導体装置
の製造工程を模式的に示す断面図である。
【００８１】（ａ）まず、Ｎ型の半導体基板を有するＳ
ＯＩ基板３１０を用意する。次に、図９に示すように、
ＳＯＩ層３４０の上に、第１のレジスト層Ｒ１を形成す
る。第１のレジスト層Ｒ１は、不純物拡散層３２２の形
成予定領域の上方において、開口されている。
【００８２】次に、第１のレジスト層Ｒ１をマスクとし
て、半導体基板３２０内に、Ｐ型の不純物３２２ａをイ
オン注入する。これにより、半導体基板３２０内におい
て、Ｐ型の不純物拡散層３２２が形成される。また、Ｐ
型の不純物拡散層３２２が形成されることにより、不純
物拡散層３２２の境界において、ＰＮ接合ダイオードが
形成される。次に、第１のレジスト層Ｒ１を除去する。
【００８３】（ｂ）次に、図１０（ａ）に示すように、
ＳＯＩ層３４０の所定領域において、公知の方法によ
り、トレンチ素子分離領域３４２を形成する。
【００８４】（ｃ）次に、図１０（ｂ）に示すように、
ＳＯＩ層３４０の上に、第２のレジスト層Ｒ２を形成す
る。第２のレジスト層Ｒ２は、不純物拡散層３２２に達
する接続孔３５０の形成予定領域の上方において、開口
されている。
【００８５】次に、第２のレジスト層Ｒ２をマスクとし
て、ＳＯＩ層３４０、絶縁層３３０および半導体基板３
２０をエッチングして、接続孔３５０を形成する。この
エッチングは、たとえば反応性イオンエッチングにより
行うことができる。次いで、第２のレジスト層Ｒ２を除
去する。
【００８６】（ｄ）次に、図８に示すように、接続孔３
５０における、ＳＯＩ基板３１０の側面において、サイ
ドウオール３５２を形成する。サイドウオール３５２
は、たとえば第１の実施の形態と同様にして形成するこ
とができる。
【００８７】次に、接続孔３５０内に、コンタクト層３
６０を形成する。コンタクト層３６０は、たとえば第１
の実施の形態と同様にして形成することができる。ま
た、必要に応じて、導電層の形成前に、接続孔２５０内
にウエッティング層やバリア層を形成してもよい。次
に、ＳＯＩ層３４０の上に、所定のパターンを有する配
線層３６２を形成する。こうして、第３の実施の形態に
係る半導体装置３００が形成される。
【００８８】以下、本実施の形態に係る半導体装置の製
造方法について説明する。
【００８９】（ａ）本実施の形態においては、半導体基
板３２０内に、半導体基板３２０とＰＮ接合ダイオード
を構成する不純物拡散層３２２を形成する工程を含んで
いる。このため、不純物をイオン注入する工程や、エッ
チング工程で生じる電荷を、製造工程中に、ＰＮ接合ダ
イオードを介して半導体基板３２０に逃がすことができ
る。その結果、半導体素子が、その電荷によって破壊さ
れるのを防止することができる。
【００９０】（変形例）第３の実施の形態は、たとえ
ば、次の変更が可能である。
【００９１】（１）第３の実施の形態においては、不純
物拡散層３２２をＰ型とし、半導体基板３２０をＮ型と
した。しかし、これに限定されず、不純物拡散層３２２
をＮ型とし、半導体基板３２０をＰ型とすることができ
る。この場合、不純物拡散層３２２を介して、チャージ
された電子を半導体基板３２０に逃がすことができる。
【００９２】（２）上記の実施の形態においては、不純
物拡散層３２２は、ＳＯＩ層３４０の上に形成された配
線層３６２と接続されている。しかし、これに限定され
ず、不純物拡散層３２２は、ＳＯＩ層３４０内に形成さ
れた導電層と接続させてもよい。
【００９３】本発明は、上記の実施の形態に限定され
ず、本発明の要旨を超えない範囲で種々の変更が可能で
ある。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置を模式的に
示す断面図である。
【図２】第１の実施の形態に係る半導体装置の製造工程
を模式的に示す断面図である。
【図３】第１の実施の形態に係る半導体装置の製造工程
を模式的に示す断面図である。
【図４】配線層として機能する不純物拡散層の適用例を
模式的に示す平面図である。
【図５】第２の実施の形態に係る半導体装置を模式的に
示す断面図である。
【図６】第２の実施の形態に係る半導体装置の製造工程
を模式的に示す断面図である。
【図７】第２の実施の形態に係る半導体装置の製造工程
を模式的に示す断面図である。
【図８】第３の実施の形態に係る半導体装置を模式的に
示す断面図である。
【図９】第３の実施の形態に係る半導体装置の製造工程
を模式的に示す断面図である。
【図１０】第３の実施の形態に係る半導体装置の製造工
程を模式的に示す断面図である。
【図１１】従来例に係るＳＯＩ基板を有する半導体装置
を模式的に示す断面図である。
【図１２】第１の実施の形態に係る変形例を模式的に示
す断面図である。
【符号の説明】
１００，２００，３００ 半導体装置 １１０，２１０，３１０ ＳＯＩ基板 １２０，２２０，３２０ 半導体基板 １２２，３２２ 不純物拡散層 １２２ａ，３２２ａ 不純物 １３０，２３０，３３０ 絶縁層 １４０，２４０，３４０ ＳＯＩ層 １４２，２４２，３４２ トレンチ素子分離領域 １４４ 能動素子領域 １５０，２５０，３５０ 接続孔 １５２，２５２，３５２ サイドウオール １６０，３６０ コンタクト層 １６２，３６２ 配線層 １７０ 第１のトランジスタ １７２ ゲート電極 １８０ 第２のトランジスタ １８２ ゲート電極 ２２２ 第１の不純物拡散層 ２２２ａ 不純物 ２４４ 第２の不純物拡散層 ２４４ａ 不純物 ２６０ 第１のコンタクト層 ２６２ 第１の配線層 ２７０ 容量素子 ２８０ 層間絶縁層 ２８２ スルーホール ２９０ 第２のコンタクト層 ２９２ 第２の配線層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 GG03 HH00 JJ04 JJ08 JJ18 JJ19 KK01 LL04 MM30 NN07 QQ08 QQ09 QQ10 QQ13 QQ31 QQ37 SS11 TT07 VV09 VV10 5F038 AC08 AC12 AC14 AR01 AR14 AR16 EZ20 5F110 AA04 DD05 EE37 GG02 GG12 NN62 NN71 NN72

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板の上に設けられた絶縁層と、 前記絶縁層の上に設けられた半導体層とを含む、半導体
    装置であって、 前記半導体基板において、第１の導電層が設けられ、 前記第１の導電層は、前記半導体層の上または前記半導
    体層内に設けられた第２の導電層と電気的に接続されて
    いる、半導体装置。
  2. 【請求項２】 請求項１において、 前記第１の導電層は、不純物拡散層により構成される、
    半導体装置。
  3. 【請求項３】 請求項１または２において、 前記第１の導電層は、配線層として機能する、半導体装
    置。
  4. 【請求項４】 請求項１または２において、 前記第１の導電層は、抵抗層として機能する、半導体装
    置。
  5. 【請求項５】 請求項１〜４のいずれかにおいて、 前記第１の導電層と前記第２の導電層とを接続するため
    の接続孔が設けられ、 前記接続孔内において、コンタクト層が設けられてい
    る、半導体装置。
  6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記接続孔において、サイドウオールが設けられてい
    る、半導体装置。
  7. 【請求項７】 半導体基板と、 前記半導体基板の上に設けられた絶縁層と、 前記絶縁層の上に設けられた半導体層とを含む、半導体
    装置であって、 前記半導体基板において、コンタクト領域が設けられ、 前記コンタクト領域は、前記半導体層の上または前記半
    導体層内に設けられた導電層と電気的に接続され、か
    つ、電荷を前記半導体基板に流す機能を有する、半導体
    装置。
  8. 【請求項８】 請求項７において、 前記コンタクト領域は、不純物拡散層からなる、半導体
    装置。
  9. 【請求項９】 請求項７または８において、 前記コンタクト領域と前記半導体基板とで、ＰＮ接合が
    構成されている、半導体装置。
  10. 【請求項１０】 請求項９において、 前記半導体基板は、Ｎ型であり、 前記コンタクト領域は、Ｐ型である、半導体装置。
  11. 【請求項１１】 請求項９において、 前記半導体基板は、Ｐ型であり、 前記コンタクト領域は、Ｎ型である、半導体装置。
  12. 【請求項１２】 請求項７〜１１のいずれかにおいて、 前記コンタクト領域と前記導電層とを接続するための接
    続孔が設けられ、 前記接続孔内において、コンタクト層が設けられてい
    る、半導体装置。
  13. 【請求項１３】 請求項１２において、 前記接続孔において、サイドウオールが設けられてい
    る、半導体装置。
  14. 【請求項１４】 半導体基板と、 前記半導体基板の上に設けられた絶縁層と、 前記絶縁層の上に設けられた半導体層とを含む、半導体
    装置であって、 前記半導体基板において、第１の電極が設けられ、 前記半導体層において、第２の電極が設けられ、 前記第１の電極と、前記第２の電極と、前記絶縁層と
    で、容量素子が構成されている、半導体装置。
  15. 【請求項１５】 請求項１４において、 前記第１の電極は、第１の不純物拡散層により構成され
    ている、半導体装置。
  16. 【請求項１６】 請求項１４または１５において、 前記第２の電極は、第２の不純物拡散層により構成され
    ている、半導体装置。
  17. 【請求項１７】 請求項１４〜１６のいずれかにおい
    て、 前記第１の電極は、前記半導体層の上または前記半導体
    層内に設けられた導電層と電気的に接続されている、半
    導体装置。
  18. 【請求項１８】 請求項１７において、 前記第１の電極と前記導電層とを接続するための接続孔
    が設けられ、 前記接続孔内において、コンタクト層が設けられてい
    る、半導体装置。
  19. 【請求項１９】 請求項１８において、 前記接続孔において、サイドウオールが設けられてい
    る、半導体装置。
  20. 【請求項２０】 半導体基板と、 前記半導体基板の上に設けられた絶縁層と、 前記絶縁層の上に設けられた半導体層とを含む、半導体
    装置の製造方法であって、 前記半導体基板の所定領域に、不純物をイオン注入し
    て、不純物拡散層から構成される第１の導電層を形成す
    る工程、および前記半導体層の上または前記半導体層内
    に設けられた第２の導電層と、前記第１の導電層とを電
    気的に接続する工程を含む、半導体装置の製造方法。
  21. 【請求項２１】 請求項２０において、 前記第１の導電層は、配線層として機能する、半導体装
    置の製造方法。
  22. 【請求項２２】 請求項２０において、 前記第１の導電層は、抵抗層として機能する、半導体装
    置の製造方法。
  23. 【請求項２３】 請求項２０〜２２のいずれかにおい
    て、 さらに、前記第１の導電層と、前記第２の導電層とを、
    電気的に接続するための接続孔を形成する工程、および
    前記接続孔内に、コンタクト層を形成する工程を含む、
    半導体装置の製造方法。
  24. 【請求項２４】 請求項２３において、 さらに、前記接続孔において、サイドウオールを形成す
    る工程を含む、半導体装置の製造方法。
  25. 【請求項２５】 半導体基板と、 前記半導体基板の上に設けられた絶縁層と、 前記絶縁層の上に設けられた半導体層と、を含む半導体
    装置の製造方法であって、 前記半導体基板において、コンタクト領域が設けられ、 前記コンタクト領域は、前記半導体層の上または前記半
    導体層内に設けられた導電層と電気的に接続され、か
    つ、電荷を前記半導体基板に流す機能を有し、前記半導
    体基板内に、不純物をイオン注入し、前記コンタクト領
    域を形成する工程、および前記導電層と、前記コンタク
    ト領域を電気的に接続する工程を含む、半導体装置の製
    造方法。
  26. 【請求項２６】 請求項２５において、 さらに、前記コンタクト領域と、前記半導体層に設けら
    れた導電層とを、電気的に接続するための接続孔を形成
    する工程、および前記接続孔内に、コンタクト層を形成
    する工程を含む、半導体装置の製造方法。
  27. 【請求項２７】 請求項２６において、 さらに、前記接続孔において、サイドウオールを形成す
    る工程を含む、半導体装置の製造方法。
  28. 【請求項２８】 半導体基板と、 前記半導体基板の上に設けられた絶縁層と、 前記絶縁層の上に設けられた半導体層と、を含む半導体
    装置の製造方法であって、 容量素子を形成する工程（ａ）を含み、前記容量素子
    は、前記半導体基板に設けられた第１の電極と、前記絶
    縁層と、前記半導体層に設けられた第２の電極とで構成
    され前記工程（ａ）は、前記半導体基板に不純物をイオ
    ン注入し、前記第１の不純物拡散層から構成される前記
    第１の電極を形成する工程（ａ−１）を含む、半導体装
    置の製造方法。
  29. 【請求項２９】 請求項２８において、 前記工程（ａ）は、さらに、前記半導体層に不純物をイ
    オン注入し、前記第２の不純物拡散層から構成される前
    記第２の電極を形成する工程（ａ−２）を含む、半導体
    装置の製造方法。
  30. 【請求項３０】 請求項２８または２９において、 前記半導体装置は、前記半導体層の上または前記半導体
    層内に設けられた導電層を有し、 前記第１の電極と、前記導電層とを、電気的に接続する
    ための接続孔を形成する工程、および前記接続孔内に、
    コンタクト層を形成する工程を含む、半導体装置の製造
    方法。
  31. 【請求項３１】 請求項３０において、 さらに、前記接続孔において、サイドウオールを形成す
    る工程を含む、半導体装置の製造方法。
JP2000265384A 2000-09-01 2000-09-01 半導体装置およびその製造方法 Pending JP2002076311A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000265384A JP2002076311A (ja) 2000-09-01 2000-09-01 半導体装置およびその製造方法
US09/943,094 US20020068428A1 (en) 2000-09-01 2001-08-29 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265384A JP2002076311A (ja) 2000-09-01 2000-09-01 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2008070860A Division JP2008199045A (ja) 2008-03-19 2008-03-19 半導体装置およびその製造方法
JP2008070859A Division JP2008199044A (ja) 2008-03-19 2008-03-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002076311A true JP2002076311A (ja) 2002-03-15
JP2002076311A5 JP2002076311A5 (ja) 2006-10-19

Family

ID=18752657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265384A Pending JP2002076311A (ja) 2000-09-01 2000-09-01 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20020068428A1 (ja)
JP (1) JP2002076311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009150863A (ja) * 2007-07-26 2009-07-09 Honeywell Internatl Inc 多層シリコン・オン・インシュレータ基板中に位置非依存の駆動装置電極を有するセンサ
JP2013222838A (ja) * 2012-04-17 2013-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645796B2 (en) * 2001-11-21 2003-11-11 International Business Machines Corporation Method and semiconductor structure for implementing reach through buried interconnect for silicon-on-insulator (SOI) devices
FR2987699A1 (fr) * 2012-03-01 2013-09-06 St Microelectronics Sa Composant electronique realise sur un substrat fdsoi
JP7157027B2 (ja) 2019-09-12 2022-10-19 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562539B1 (ko) * 1997-12-19 2006-03-22 어드밴스드 마이크로 디바이시즈, 인코포레이티드 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009150863A (ja) * 2007-07-26 2009-07-09 Honeywell Internatl Inc 多層シリコン・オン・インシュレータ基板中に位置非依存の駆動装置電極を有するセンサ
JP2013222838A (ja) * 2012-04-17 2013-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20020068428A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
JP5527922B2 (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
JP2001148472A (ja) 半導体装置及びその製造方法
JP2002111009A (ja) Ｓｏｉ素子の基板構造及びその製造方法
JP2002076311A (ja) 半導体装置およびその製造方法
JP4608710B2 (ja) 半導体装置
JP3751796B2 (ja) 半導体集積回路装置の製造方法
JPH09167838A (ja) 半導体装置及びその製造方法
JPH0974200A (ja) Ｍｉｓ半導体装置及びその製造方法
JP2000077678A (ja) 半導体素子とその製造方法
JP4124553B2 (ja) 半導体装置
JP2004281843A (ja) 静電気放電保護素子およびこれを備える半導体集積回路装置
JP2008199045A (ja) 半導体装置およびその製造方法
JP4149643B2 (ja) 半導体装置の製造方法
KR100424172B1 (ko) 정전기 보호장치가 구비된 반도체 장치의 제조방법
KR100290789B1 (ko) Soi구조의 반도체 집적회로 및 그 제조방법
JP3517523B2 (ja) 半導体装置及びその製造方法
JP2975083B2 (ja) 半導体装置
KR101052865B1 (ko) 반도체 소자의 제조방법
KR970077508A (ko) 반도체 집적회로장치와 그 제조방법
KR100252863B1 (ko) 반도체 소자의 제조방법
KR100986630B1 (ko) 반도체 소자의 트렌치 ｍｏｓ 커패시터 및 그 제조 방법
JP2008199044A (ja) 半導体装置およびその製造方法
JP2001525124A (ja) 集積化されたｃｍｏｓ回路装置およびその製造方法
JPH09321279A (ja) 半導体装置，その製造方法及び半導体装置形成用積層体
JP2001111042A (ja) 絶縁ゲート型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081001