JP2002307683A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002307683A
JP2002307683A JP2001116410A JP2001116410A JP2002307683A JP 2002307683 A JP2002307683 A JP 2002307683A JP 2001116410 A JP2001116410 A JP 2001116410A JP 2001116410 A JP2001116410 A JP 2001116410A JP 2002307683 A JP2002307683 A JP 2002307683A
Authority
JP
Japan
Prior art keywords
heater
film
semiconductor device
insulating layer
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001116410A
Other languages
Japanese (ja)
Inventor
Shuji Yoneda
修二 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001116410A priority Critical patent/JP2002307683A/en
Publication of JP2002307683A publication Critical patent/JP2002307683A/en
Pending legal-status Critical Current

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the conduction efficiency of heat generated at a heater 45 to the upper part of a semiconductor substrate 1 (to the front side of the substrate 1), in a semiconductor device where a highly voltage-resistant MOS transistor and the heater 45 to be switched by the highly voltage-resistant MOS transistor are formed to the semiconductor substrate 1 in addition to active devices such as MOS transistors for forming a logic circuit. SOLUTION: The heater 45 is formed by using a first insulating layer (heater undercoat film) 44 formed of, e.g. SiO2 a base board. A side of the heater is covered with an insulating layer 46 of the same material as the material of the first insulating layer, and the upper side is covered with a second insulating layer 42 formed of, e.g. Si3 N4 having a higher thermal conductivity than a thermal conductivity of the first insulating layer. Since the upper side of the heater 45 is formed of the insulating material higher in the thermal conductivity than the material of the base board side and the side part, the heat generated from the heater 45 can be conducted more effectively to the upper side than to the lower side and the side part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、半導体基板上にジュール熱を発生するヒーターを少
なくとも有する半導体装置に関する。
The present invention relates to a semiconductor device, and more particularly to a semiconductor device having at least a heater for generating Joule heat on a semiconductor substrate.

【0002】[0002]

【従来の技術】近年、プリンタ市場が拡大し、多様な需
要が生じ、高耐圧MOSトランジスタを用いたインクジ
ェット方式のプリンタの開発が進んでいる。この種のプ
リンタにおいては、ロジック回路を構成する数ボルト駆
動のMOSトランジスタ、インク吐出をさせるドライバ
を成す高耐圧MOSトランジスタ(数十V耐圧)等の能
動素子と、抵抗素子、容量素子等の受動素子と、インク
吐出をさせるためにジュール熱を発生するヒーターを同
一半導体基板に形成した半導体装置を用いて小型化、軽
量化を図ることが進められている。
2. Description of the Related Art In recent years, the market for printers has expanded and various demands have arisen, and the development of ink jet printers using high voltage MOS transistors has been progressing. In this type of printer, an active element such as a MOS transistor driven by several volts constituting a logic circuit, a high voltage MOS transistor (with a voltage of several tens of volts) forming a driver for discharging ink, and a passive element such as a resistance element and a capacitance element are used. A reduction in size and weight has been promoted by using a semiconductor device in which an element and a heater that generates Joule heat for discharging ink are formed on the same semiconductor substrate.

【0003】従って、このようなプリンタに用いられる
半導体装置を提供する半導体製造技術分野には、数V程
度で動作するMOSトランジスタと、数十Vという高耐
圧MOSトランジスタと、抵抗、容量の如き受動素子
と、インク吐出をさせるに必要な発熱体たるヒーター
を、一つに搭載できる製造方法を確立することが求めら
れている。
Accordingly, in the field of semiconductor manufacturing technology for providing a semiconductor device used for such a printer, MOS transistors operating at about several volts, MOS transistors having a high withstand voltage of several tens of volts, and passive transistors such as resistors and capacitors have been developed. It is required to establish a manufacturing method in which a device and a heater, which is a heating element necessary for discharging ink, can be mounted together.

【0004】図3〜図6は高耐圧MOSトランジスタ
(N型MOSトランジスタ)を備えた半導体装置のその
高耐圧MOSトランジスタ(N型MOSトランジスタ)
の製造方法を工程順に示す断面図である。尚、ロジック
を構成する通常のMOSトランジスタの製造は、既に確
立したMOSトランジスタ製造技術があるので、その説
明は省略する。
FIGS. 3 to 6 show a high breakdown voltage MOS transistor (N-type MOS transistor) of a semiconductor device having a high breakdown voltage MOS transistor (N-type MOS transistor).
3A to 3C are cross-sectional views illustrating a method of manufacturing the semiconductor device in the order of steps. Note that the manufacture of a normal MOS transistor that constitutes a logic includes a MOS transistor manufacturing technique that has already been established, and a description thereof will be omitted.

【0005】(1)P型シリコン半導体基板1上に既存
の技術を用いたプロセスフローで、低温N型エピタキシ
ャル層(比抵抗:約5Ωcm、厚さ:約5μm程度)2
を堆積させる。次に、該エピタキシャル層2の表面に熱
酸化膜(厚さ:約100nm)3を形成する。その後、
高耐圧MOSトランジスタの埋込部を形成すべき領域が
開口するようにパターニングされたレジスト膜4を上記
熱酸化膜3上に形成し、その状態で、N型埋込層を形成
するために、図3(1)に示すように、N型不純物、例
えばリンPのイオン打ち込み(エネルギー:例えば70
keV、ドーズ量:例えば8×1012cm-2)を行う。
矢印a1はそのイオン打ち込みを示す。その後、上記レ
ジスト膜4を硫酸と過酸化水素の混合液(硫酸過水)で
剥離する。
(1) A low-temperature N-type epitaxial layer (specific resistance: about 5 Ωcm, thickness: about 5 μm) is formed on a P-type silicon semiconductor substrate 1 by a process flow using an existing technology.
Is deposited. Next, a thermal oxide film (thickness: about 100 nm) 3 is formed on the surface of the epitaxial layer 2. afterwards,
In order to form a resist film 4 patterned on the thermal oxide film 3 so as to open a region where a buried portion of a high breakdown voltage MOS transistor is to be formed, and to form an N-type buried layer in that state, As shown in FIG. 3A, ion implantation of N-type impurities, for example, phosphorus P (energy: for example, 70
keV, dose amount: for example, 8 × 10 12 cm −2 ).
Arrow a1 indicates the ion implantation. Thereafter, the resist film 4 is stripped with a mixed solution of sulfuric acid and hydrogen peroxide (sulfuric acid / hydrogen peroxide).

【0006】(2)次に、図3(2)に示すように、素
子分離領域を形成すべき部分のみが開口するようにパタ
ーニングされたレジスト膜5を形成し、素子分離領域を
形成するために、該レジスト膜5をマスクとしてP型不
純物、例えばボロンBのイオン打ち込み(エネルギー:
例えば360keV、ドーズ量:例えば1×1013cm
-2)を行う。矢印a2はそのイオン打ち込みを示す。そ
の後、上記レジスト膜4を硫酸と過酸化水素の混合液
(硫酸過水)で剥離する。 (3)次に、熱拡散処理(温度:例えば1200℃、時
間:例えば200分)を施すと、上記イオン打ち込みさ
れたN型不純物及びP型不純物が拡散し、その結果、図
3(3)に示すように、埋込層6と素子分離領域7が形
成される。
(2) Next, as shown in FIG.
Pattern so that only the part where the
Formed resist film 5 and the element isolation region is formed.
In order to form a P-type resist, use the resist film 5 as a mask.
Ion implantation of a pure substance, for example, boron B (energy:
For example, 360 keV, dose amount: for example, 1 × 1013cm
-2)I do. Arrow a2 indicates the ion implantation. So
Then, the resist film 4 is mixed with a mixed solution of sulfuric acid and hydrogen peroxide.
(Sulfuric acid peroxide). (3) Next, heat diffusion treatment (temperature: for example, 1200 ° C.,
(For example: 200 minutes), the ion implantation is performed.
N-type impurities and P-type impurities diffused.
As shown in FIG. 3 (3), the buried layer 6 and the element isolation region 7 are shaped.
Is done.

【0007】(4)次に、上記熱酸化膜3を除去し、そ
の後、上記エピタキシャル層2と同様の低濃度N型エピ
タキシャル層8を厚さ例えば5μm程度堆積させる。す
ると、そのエピタキシャル層8が形成されるに止まら
ず、その際の温度により上記埋込層8及び素子分離領域
7はそれ等のN型不純物及びP型不純物の上方拡散によ
り図3(4)に示すような形状に変わる。 (5)次に、半導体表面に熱酸化膜(厚さ:例えば50
nm)9を形成し、その後、高耐圧MOSトランジスタ
のドレインの一部となるNWELLを形成するために、
そのNWELLを形成すべき部分のみが開口するように
パターニングされたレジスト膜10を形成し、該レジス
ト膜10をマスクとしてN型不純物、例えばリンPをイ
オン打ち込み(エネルギー:例えば360keV、ドー
ズ量:例えば1×1013cm-2)を行う。図3(5)は
そのイオン打ち込み時の状態を示し、矢印a3はそのイ
オン打ち込みを示す。その後、レジスト膜10を例えば
硫酸過水を用いて除去する。
(4) Next, the thermal oxide film 3 is removed, and then a low concentration N-type epitaxial layer 8 similar to the epitaxial layer 2 is deposited to a thickness of, for example, about 5 μm. Then, not only the formation of the epitaxial layer 8 but also the buried layer 8 and the element isolation region 7 due to the temperature at that time due to the upward diffusion of the N-type impurity and the P-type impurity, as shown in FIG. The shape changes as shown. (5) Next, a thermal oxide film (thickness: for example, 50
nm) 9 and then NWELL to be a part of the drain of the high voltage MOS transistor,
A resist film 10 patterned so as to open only the portion where the NWELL is to be formed is formed, and an N-type impurity, for example, phosphorus P is ion-implanted using the resist film 10 as a mask (energy: for example, 360 keV, dose amount: for example, 1 × 10 13 cm −2 ). FIG. 3 (5) shows the state at the time of the ion implantation, and the arrow a3 shows the ion implantation. After that, the resist film 10 is removed using, for example, sulfuric acid and hydrogen peroxide.

【0008】(6)次に、高耐圧MOSトランジスタの
ソースの一部を成すPWELLを形成すべき領域と素子
分離領域のみに開口が存在するようにパターニングされ
たレジスト膜11を表面に形成し、該レジスト膜11を
マスクとしてP型不純物、例えばボロンBをイオン打ち
込み(エネルギー:例えば360keV、ドーズ量:例
えば1×1013cm-2)を行う。図4(6)はそのイオ
ン打ち込み時に状態を示し、矢印a4はそのイオン打ち
込みを示す。尚、13aは図3(5)に示すイオン打ち
込み工程でそのイオン打ち込みにより形成されたN型不
純物打ち込み層を示す。その後、上記レジスト膜4を硫
酸と過酸化水素の混合液(硫酸過水)で剥離する。 (7)次に、半導体表面にパッド熱酸化膜12aを介し
てLP−Si34膜(厚さ:例えば約100nm)12
を形成し、熱拡散処理(温度:約1200℃、時間:約
200分)を行うことにより、図4(7)に示すよう
に、ドレインの一部を成すNWELL13、ソースの一
部を成すPWELL14及び素子分離領域7aを形成す
る。尚、該素子分離領域7aは既に下にできている素子
分離領域7と一体化するので、その後の図面では7aの
部分も含めて「7」の符号が付与された素子分離領域と
し、7aの符号は使用しない。
(6) Next, a resist film 11 patterned on the surface so that an opening exists only in a region where a PWELL is to be formed and an element isolation region, which forms a part of the source of the high voltage MOS transistor, is formed. Using the resist film 11 as a mask, a P-type impurity, for example, boron B is ion-implanted (energy: for example, 360 keV, dose: for example, 1 × 10 13 cm −2 ). FIG. 4 (6) shows a state at the time of the ion implantation, and an arrow a4 shows the ion implantation. Reference numeral 13a denotes an N-type impurity implanted layer formed by the ion implantation in the ion implantation step shown in FIG. Thereafter, the resist film 4 is stripped with a mixed solution of sulfuric acid and hydrogen peroxide (sulfuric acid / hydrogen peroxide). (7) Next, through a pad thermal oxide film 12a on the semiconductor surface LP-Si 3 N 4 film (thickness: e.g. about 100 nm) 12
Then, by performing a thermal diffusion process (temperature: about 1200 ° C., time: about 200 minutes), as shown in FIG. 4 (7), NWELL 13 forming part of the drain and PWELL 14 forming part of the source And an element isolation region 7a. Since the element isolation region 7a is integrated with the element isolation region 7 which has already been formed below, in the subsequent drawings, the element isolation region including the portion of 7a is designated as an element isolation region denoted by "7". No sign is used.

【0009】(8)次に、図4(8)に示すように、半
導体表面に、選択酸化膜を形成すべき領域のみに開口を
有するようにパターニングされたレジスト膜15を形成
する。その後、上記レジスト膜15をマスクとして上記
Si34膜12をRIE(Reactive Ion Etching)により
選択的にエッチングし、次いで、上記レジスト膜10を
例えば硫酸過水により除去する。 (9)次に、上記Si34膜12をマスクとして半導体
表面部を酸化することにより選択酸化膜(厚さ:例えば
700nm)16を形成し、その選択酸化の際にマスク
として用いた上記Si34膜12を例えばホットリン酸
等の薬液によりエッチングし、その後、温度例えば90
0〜1000℃でのスチーム酸化により厚さ例えば50
〜200nmの熱酸化膜17を形成する。該熱酸化膜1
7は高耐圧MOSトランジスタのゲート絶縁膜となるも
のである。
(8) Next, as shown in FIG. 4 (8), a resist film 15 patterned so as to have an opening only in a region where a selective oxide film is to be formed is formed on the semiconductor surface. Thereafter, the Si 3 N 4 film 12 is selectively etched by RIE (Reactive Ion Etching) using the resist film 15 as a mask, and then the resist film 10 is removed by, for example, sulfuric acid and hydrogen peroxide. (9) Next, the selective oxidation film (thickness :, for example, 700 nm) 16 is formed by oxidizing the semiconductor surface using the Si 3 N 4 film 12 as a mask, and the selective oxidation film 16 is used as a mask in the selective oxidation. The Si 3 N 4 film 12 is etched with a chemical solution such as hot phosphoric acid, and then the temperature is set to 90 ° C.
A thickness of, for example, 50
A thermal oxide film 17 of ~ 200 nm is formed. The thermal oxide film 1
Reference numeral 7 denotes a gate insulating film of the high voltage MOS transistor.

【0010】しかる後、図4(9)に示すように、ゲー
ト領域を形成すべき部分が開口するようにパターニング
されたレジスト膜18を形成し、該レジスト膜18をマ
スクとしてしきい値電圧調整用の不純物、例えばボロン
Bをイオン打ち込み(エネルギー:例えば60keV、
ドーズ量:例えば1×1012cm-2)して高耐圧MOS
トランジスタのしきい値電圧Vthを調節する。矢印a5
はそのイオン打ち込みを示す。その後、レジスト膜18
を除去する。 (10)次に、図5(10)に示すように、高耐圧MO
Sトランジスタのゲート領域を形成すべき部分のみを覆
うようにパターニングされたレジスト膜19を形成する その後、上記レジスト膜19をマスクとして上記熱酸化
膜17を例えばフッ酸系の薬液を用いてエッチングする
ことによりゲート絶縁膜17を形成する。そして、その
レジスト膜19を硫酸過水により除去する。
[0010] Thereafter, as shown in FIG. 4 (9), a resist film 18 patterned so as to open a portion where a gate region is to be formed is formed, and the threshold voltage is adjusted using the resist film 18 as a mask. Ion for example, boron B (energy: for example, 60 keV,
Dose: For example 1 × 10 12 cm -2 )
Adjust the threshold voltage Vth of the transistor. Arrow a5
Indicates the ion implantation. After that, the resist film 18
Is removed. (10) Next, as shown in FIG.
A patterned resist film 19 is formed so as to cover only a portion where a gate region of the S transistor is to be formed. Thereafter, the thermal oxide film 17 is etched using, for example, a hydrofluoric acid-based chemical using the resist film 19 as a mask. Thus, the gate insulating film 17 is formed. Then, the resist film 19 is removed with sulfuric acid and hydrogen peroxide.

【0011】(11)次に、PWELL14のチャンネ
ルストッパを形成すべき部分及び素子分離領域7と対応
する部分が開口するようにパターニングされたレジスト
膜20を形成し、図5(11)に示すように、そのレジ
スト膜20をマスクとしてP型不純物、例えばボロンB
をイオン打ち込み(エネルギー:例えば360keV、
ドーズ量:例えば2×1014cm-2)を行う。その後、
該レジスト膜20を硫酸過水により除去する。 (12)次に、図5(12)に示すように、CVD法に
より多結晶シリコン膜(膜厚:400nm)22を形成
し、更に、該多結晶シリコン膜22上に、不純物(例え
ばリンP)が高濃度にドープされてシート抵抗が例えば
10〜40Ω/□程度となるようなGPSG膜23を形
成し、その後、熱拡散処理(温度:例えば950℃、時
間:例えば60分)を施してそのGPSG膜23中の不
純物を上記多結晶シリコン膜22中に拡散させて該多結
晶シリコン膜22を導体化する。尚、その後、GPSG
膜23と、多結晶シリコン膜22表面上に生じたSiO
2膜を例えばフッ酸系の薬液を用いて除去する。また、
図中、csは工程(11)でのイオン打ち込みにより生
じた不純物が熱拡散処理により拡散することにより生じ
たチャンネルストッパを示す。
(11) Next, the channel of PWELL14
Corresponds to the part where the stopper is to be formed and the element isolation region 7
Resist patterned so that the part to be opened
A film 20 is formed, and as shown in FIG.
P-type impurities such as boron B
(Energy: for example, 360 keV,
Dose amount: For example, 2 × 1014cm-2)I do. afterwards,
The resist film 20 is removed with sulfuric acid and hydrogen peroxide. (12) Next, as shown in FIG.
Form more polycrystalline silicon film (thickness: 400 nm) 22
Further, impurities (eg,
For example, phosphorus P) is highly doped and the sheet resistance is, for example,
Form the GPSG film 23 to be about 10 to 40Ω / □
After that, a thermal diffusion treatment (temperature: 950 ° C., for example)
(For example, for 60 minutes), and
The pure substance is diffused into the polycrystalline silicon film 22 to form the polycrystalline silicon film.
The crystalline silicon film 22 is made conductive. After that, GPSG
Film 23 and SiO generated on the surface of polycrystalline silicon film 22
TwoThe film is removed using, for example, a hydrofluoric acid-based chemical. Also,
In the figure, cs is produced by ion implantation in step (11).
Caused by the diffusion of the same impurity by the thermal diffusion process
2 shows a channel stopper.

【0012】(13)次に、上記多結晶シリコン膜22
を選択的に形成したレジスト膜をマスクとするドライエ
ッチングによってパターニングすることにより、図5
(13)に示すように、ゲート電極24を形成する。 (14)次に、ホットキャリア効果抑制のためLDD(L
ightly Doped Drain)構造にすべく、厚さ10nm程度
の熱酸化膜(図示せず)を形成し、その後、ライトリィ
ドープト領域を形成すべき部分のみが開口するようにパ
ターニングされたレジスト膜25を形成し、図6(1
4)に示すように、該レジスト膜25をマスクとしてN
型不純物、例えばリンPをイオン打ち込み(エネルギ
ー:例えば25keV、ドーズ量:例えば4×1013
-2)する。矢印a7はその不純物のイオン打ち込みを
示す。その後、レジスト膜25は除去する。
(13) Next, the polycrystalline silicon film 22
5 is patterned by dry etching using a resist film selectively formed as a mask as a mask.
As shown in (13), a gate electrode 24 is formed. (14) Next, LDD (L
A thermally oxidized film (not shown) having a thickness of about 10 nm is formed in order to obtain a tightly doped drain structure. Is formed, and FIG.
As shown in 4), using the resist film 25 as a mask, N
Type impurity, for example, phosphorus P is ion-implanted (energy: for example, 25 keV, dose amount: for example, 4 × 10 13 c)
m -2 ). Arrow a7 indicates ion implantation of the impurity. After that, the resist film 25 is removed.

【0013】(15)次に、CVD法により厚さ例えば
300nm程度のSiO2膜を全面的に形成し、その
後、該SiO2膜に対してドライエッチングにより全面
エッチバックすることにより、図6(15)に示すよう
に、ゲート電極24の側壁にスペーサ100を形成す
る。 (16)次に、TEOS酸化膜(厚さ:例えば約20n
m、図示せず)を形成し、ソース領域及びドレイン領域
を形成すべき部分が開口するようにパターニングされた
レジスト膜28を選択的に形成し、該レジスト膜28を
マスクとして半導体表面にN型不純物、例えば砒素As
をイオン打ち込み(エネルギー:例えば70keV、ド
ーズ量:例えば3×1015cm-2)する。矢印a8はそ
の不純物のイオン打ち込みを示す。その後、レジスト膜
28を除去する。
[0013] (15) Next, entirely forming a thickness of, for example, 300nm approximately SiO 2 film by a CVD method, followed by etching back the entire surface by dry etching with respect to the SiO 2 film, FIG. 6 ( As shown in 15), a spacer 100 is formed on the side wall of the gate electrode 24. (16) Next, a TEOS oxide film (thickness: about 20 n, for example)
m, not shown), and selectively form a resist film 28 that is patterned so as to open portions where source and drain regions are to be formed. Using the resist film 28 as a mask, an N-type Impurities such as arsenic As
(Energy: for example, 70 keV, dose amount: for example, 3 × 10 15 cm −2 ). Arrow a8 indicates ion implantation of the impurity. After that, the resist film 28 is removed.

【0014】(17)次に、CVD法により層間絶縁用
SiO2膜(膜厚:例えば150nm)30を形成し、
更に、CVD法により表面平坦化用の絶縁膜、例えばB
PSG膜(膜厚:例えば500nm)31を形成し、次
いで、リフロー処理(温度:例えば950℃、時間:例
えば30分)を施す。その後、そのリフロー処理された
BPSG膜31上に、ゲート領域、ソース・ドレイン領
域及びコンタクト領域が開口するようにパターニングさ
れたレジスト膜を形成し、該レジスト膜をマスクとして
上記絶縁膜31、SiO2膜30をエッチングすること
により接続孔を形成し、しかる後、例えばスパッタリン
グによりチタン等のバリアメタル層を備えたアルミニウ
ム層(1Al、厚さ:例えば700nm程度)を全面的
に形成し、更に、該アルミニウム層を選択的にパターニ
ングすることによりゲート領域、ソース領域、ドレイン
領域に電気的に接続された各電極33を形成する。以上
で高耐圧MOSトランジスタができあがる。
(17) Next, an interlayer insulating SiO 2 film (thickness: for example, 150 nm) 30 is formed by CVD.
Further, an insulating film for flattening the surface, for example, B
A PSG film (thickness: 500 nm, for example) 31 is formed, and then a reflow process (temperature: 950 ° C., time: 30 minutes, for example) is performed. Thereafter, a resist film patterned so as to open the gate region, the source / drain region and the contact region is formed on the reflow-processed BPSG film 31, and using the resist film as a mask, the insulating film 31, SiO 2 A connection hole is formed by etching the film 30. Thereafter, an aluminum layer (1Al, thickness: about 700 nm, for example) having a barrier metal layer of titanium or the like is entirely formed by, for example, sputtering. The electrodes 33 electrically connected to the gate region, the source region, and the drain region are formed by selectively patterning the aluminum layer. Thus, a high voltage MOS transistor is completed.

【0015】以上のように、高耐圧MOSトランジスタ
が形成された後、ヒーターが形成される。そこで、次
に、ヒーターがどのように形成されるかについて説明す
る。図7(1)〜(4)はヒーターの形成方法を工程順
に示す断面図である。 (1)上記電極33及び配線膜を形成した後、全面的に
プラズマTEOSSiO 2膜(膜厚:例えば600n
m)34を形成し、層間平滑化のためにSOG(SpinOn
Glass)膜35をコーティングし、その後、エッチバック
することより段差部のみにSOG膜35を残存させて表
面を平滑化する。しかる後、更に平坦化のために表面に
全面的に、プラズマナイトライド(P−Si34)膜
(厚さ:例えば600nm)36を形成する。図7
(1)は該プラズマナイトライド膜36形成後の状態を
示す。
As described above, a high breakdown voltage MOS transistor
Is formed, a heater is formed. So, next
The following describes how the heater is formed.
You. 7 (1) to 7 (4) show a method of forming a heater in the order of steps.
It is sectional drawing shown in FIG. (1) After forming the electrode 33 and the wiring film,
Plasma TEOSSiO TwoFilm (thickness: for example, 600 n)
m) 34 is formed, and SOG (SpinOn) is used for interlayer smoothing.
(Glass) coating film 35, then etch back
By doing so, the SOG film 35 is left only in the step portion and
Smooth the surface. After that, on the surface for further flattening
Plasma nitride (P-SiThreeNFour)film
(Thickness: for example, 600 nm) 36 is formed. FIG.
(1) shows the state after the formation of the plasma nitride film 36.
Show.

【0016】(2)次に、スパッタリングによりヒータ
ーとなるチタンナイトライド(TiN)膜(厚さ:例え
ば100nm程度)を全面的に形成し、その後、該チタ
ンナイトライド膜をパターニングすることによりヒータ
ー37を形成する。その後、例えば約300nm程度の
厚さのSi34からなる層間絶縁膜38を形成する。図
7(1)は層間絶縁膜38形成後の状態を示す。 (3)次に、上記アルミニウム層(1Al)からなる電
極33及び上記ヒーター37と、後で形成されるアルミ
ニウム層(2Al)からなる配線膜とを接続するための
接続孔を形成すべき部分に開口を有するようにパターニ
ングされたレジスト膜を形成し、該レジスト膜をマスク
として絶縁層34、35、36をRIEによりエッチン
グすることにより接続孔を形成し、その後、チタンTi
等からなるバリアメタルを含むアルミニウム層(2A
l)を全面的に形成し、その後、該アルミニウム層をパ
ターニングすることにより配線膜(膜厚:例えば800
nm)41を形成する。図7(3)はその配線膜41形
成後におけるヒーター37とその近傍(高耐圧MOSト
ランジスタの一部)を示す。
(2) Next, a titanium nitride (TiN) film (thickness: for example, about 100 nm) as a heater is entirely formed by sputtering, and then the heater 37 is patterned by patterning the titanium nitride film. To form Thereafter, an interlayer insulating film 38 made of, for example, Si 3 N 4 having a thickness of about 300 nm is formed. FIG. 7A shows a state after the formation of the interlayer insulating film 38. (3) Next, in a portion where a connection hole for connecting the electrode 33 and the heater 37 made of the aluminum layer (1Al) and a wiring film made of the aluminum layer (2Al) to be formed later is formed. A resist film patterned to have an opening is formed, and the insulating film is etched by RIE using the resist film as a mask to form a connection hole.
Layer containing barrier metal (2A)
1) is formed over the entire surface, and then the aluminum layer is patterned to form a wiring film (film thickness: 800, for example).
nm) 41 is formed. FIG. 7C shows the heater 37 after formation of the wiring film 41 and the vicinity thereof (a part of the high breakdown voltage MOS transistor).

【0017】(4)その後、例えばCVD法により表面
保護膜(厚さ:例えば300nm程度)42を形成し、
パッド膜を形成すべき部分(図面には現れない。)に開
口を形成し、焼結して半導体装置が完成する。43は層
間絶縁膜38の取り出し及び電極配線が形成されたヒー
ター37を含むヒーター部分を示す。このヒーター部分
43がプリンタの実際のインク吐出部の源となる。
(4) Thereafter, a surface protection film (thickness: about 300 nm, for example) 42 is formed by, for example, a CVD method,
An opening is formed in a portion (not shown in the drawing) where a pad film is to be formed, and the semiconductor device is completed by sintering. Reference numeral 43 denotes a heater portion including the heater 37 on which the interlayer insulating film 38 is taken out and the electrode wiring is formed. This heater section 43 is the source of the actual ink ejection section of the printer.

【0018】[0018]

【発明が解決しようとする課題】ところで、上記従来の
技術によれば、インク吐出量、インク吐出速度を充分に
高めることが難しいという問題があり、プリンタの印刷
性能の向上を図るのを阻害していた。そこで、本願発明
者がその原因を追及したところ、アルミニウム層41に
より電流をヒーター37に流して発生させたジュール熱
が上方へのみならず下部へも伝導し、その熱のほとんど
を有効に上側に伝導させてインク吐出に寄与させること
ができないことが判明した。
However, according to the above-mentioned prior art, there is a problem that it is difficult to sufficiently increase the ink discharge amount and the ink discharge speed, which hinders the improvement of the printing performance of the printer. I was Then, when the present inventor pursued the cause, Joule heat generated by flowing a current to the heater 37 by the aluminum layer 41 was conducted not only to the upper part but also to the lower part, and most of the heat was effectively increased to the upper part. It has been found that conduction cannot be made to contribute to ink ejection.

【0019】更に、その原因を追及したところ、ヒータ
ー37の上側、側面及び下側が同じ材質の絶縁層36、
37、即ち、プラズマナイトライド(Si34)からな
る絶縁層により形成されている関係上、上へも下へも略
同じように熱が伝導するので、ヒーター37で発生した
熱のインク吐出への利用効率が低くなっていることが判
明した。本発明はこのような追求をし、その利用効率を
高めるための模索をした結果為されたものである。
Further, when the cause was investigated, the upper, side, and lower sides of the heater 37 were made of the same insulating layer 36,
37, that is, the heat is conducted upward and downward in substantially the same manner because of the insulating layer made of plasma nitride (Si 3 N 4 ). It has been found that the efficiency of use of the system is low. The present invention has been made as a result of such pursuit and a search for improving the utilization efficiency.

【0020】即ち、本発明は、半導体基板上部に熱を発
生するヒーターを少なくとも有する半導体装置におい
て、そのヒーターで発生した熱の半導体基板の上方(基
板表面側)への伝導効率を高めることを目的とする。
That is, an object of the present invention is to increase the efficiency of conduction of heat generated by the heater to the upper side (substrate surface side) of the semiconductor device in a semiconductor device having at least a heater for generating heat above the semiconductor substrate. And

【0021】[0021]

【課題を解決するための手段】請求項1の半導体装置
は、第1の絶縁層を下地としてヒーターを形成し、該ヒ
ーターの上側を上記第1の絶縁層よりも熱伝導性の良い
第2の絶縁層で覆ってなることを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device, wherein a heater is formed with a first insulating layer as a base, and a second portion having a higher thermal conductivity than the first insulating layer is formed above the heater. Characterized by being covered with an insulating layer.

【0022】従って、請求項1の半導体装置によれば、
ヒーターの下地側よりも上側の方が熱伝導性の高い絶縁
材料からなるので、ヒーターから生じた熱を、下側より
も上側により有効に伝導させることができる。従って、
ヒーターから生じた熱を半導体基板上方にて有効に利用
することができる。
Therefore, according to the semiconductor device of the first aspect,
Since the upper side of the heater is made of an insulating material having higher thermal conductivity than the base side, the heat generated from the heater can be more effectively conducted above the lower side. Therefore,
The heat generated from the heater can be effectively used above the semiconductor substrate.

【0023】[0023]

【発明の実施の形態】本発明は、基本的には、半導体基
板上部にジュール熱を発生するヒーターを少なくとも有
する半導体装置に関するものであるが、本発明の主対象
は、半導体基板にロジック回路を成すMOSトランジス
タと、ヒータと、該ヒーターをスイッチングするための
高耐圧MOSトランジスタを有する半導体装置である。
そして、ヒーターは高耐圧MOSトランジスタにより電
流の供給を受けてジュール熱を発生するものならばどの
ような材質のものでも良いが、現在、実用上最適である
といえるのがチタンナイトライド或いはタンタルであ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention basically relates to a semiconductor device having at least a heater for generating Joule heat above a semiconductor substrate. The main object of the present invention is to provide a logic circuit on a semiconductor substrate. This is a semiconductor device having a MOS transistor to be formed, a heater, and a high voltage MOS transistor for switching the heater.
The heater may be made of any material that generates Joule heat when supplied with a current by a high-voltage MOS transistor. Currently, titanium nitride or tantalum is said to be most suitable for practical use. is there.

【0024】ロジック回路と、ヒーターをスイッチング
(駆動)する高耐圧MOSトランジスタは、前述の従来
例、後述の実施例ではN型MOSトランジスタであった
が、必ずしもこれに限定されるものではなく、P型MO
Sトランジスタであっても良い。また、CMOSICに
より構成しても良いし、バイポーラトランジスタも含ん
だBiCMOSICにより構成しても良い等、実施の形
態は多様である。
The logic circuit and the high-voltage MOS transistor for switching (driving) the heater are N-type MOS transistors in the above-described conventional example and the later-described embodiments, but are not necessarily limited to these. Type MO
It may be an S transistor. There are various embodiments, such as a CMOS IC or a BiCMOS IC including a bipolar transistor.

【0025】そして、本発明の本質は、ヒーターの下地
側或いは更には側部と、該ヒーターを覆う上側の絶縁材
料とで熱導電性の異なるものを用いることとし、下地側
或いは及び側部の絶縁材料、即ち第1の絶縁層よりも、
ヒーターを覆う上側の絶縁材料の方を熱伝導性の良いも
のを用いることにあるが、第1の絶縁層としてSiO 2
を用い、第2の絶縁層としてSi34を用いるのが実用
上最適であるといえる。というのは、SiO2とSi3
4は、共に、例えばプラズマCVD法等の良質の膜を形
成する技術が確立しており、しかも、両者の熱伝導率は
SiO2が1.4W/km、Si34が10W/kmと
大きく相違するので、そのヒーターの上側の熱抵抗の方
を下側の熱抵抗よりも顕著に小さくすることができ、延
いては、ヒーターで発生した熱が下側よりも上側に有効
に伝導する割合をより大きくすることができるからであ
る。
The essence of the present invention is that
Side or even the side and the upper insulation covering the heater
Material with different thermal conductivity between the base material
Or and the insulating material on the side, that is, the first insulating layer,
The upper insulating material covering the heater has better thermal conductivity
However, the first insulating layer is made of SiO. Two
And Si is used as the second insulating layer.ThreeNFourIt is practical to use
It can be said that it is optimal. Because SiOTwoAnd SiThreeN
FourBoth form a high-quality film by, for example, a plasma CVD method.
Technology has been established, and the thermal conductivity of both is
SiOTwoIs 1.4W / km, SiThreeNFourIs 10W / km
Because there is a large difference, the thermal resistance on the upper side of the heater
Can be significantly smaller than the lower thermal resistance,
The heat generated by the heater is higher than the lower
Because the rate of conduction to
You.

【0026】[0026]

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1(1)〜(3)は本発明半導体装置の第1
の実施例を製造する方法の一例の要部を工程順に示す断
面図である。尚、本製造方法は、図3〜図7に示す従来
の製造方法とは、ヒーターを形成する点でのみ相違し、
それ以外の点では共通する。具体的には、図3〜図6及
び図7(1)に示す工程は本発明半導体装置の製造方法
と同じである。従って、図3〜図6及び図7(1)の図
示、及びその工程の説明は省略し、それ以後の本発明半
導体装置の第1の実施例のヒーターの形成に関する製造
方法を工程順に図示及び説明をすることとする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. FIGS. 1A to 1C show a first example of the semiconductor device of the present invention.
FIG. 6 is a cross-sectional view showing a main part of an example of a method for manufacturing the example of the example in the order of steps. This manufacturing method is different from the conventional manufacturing method shown in FIGS. 3 to 7 only in that a heater is formed.
Otherwise, they are common. Specifically, the steps shown in FIGS. 3 to 6 and FIG. 7A are the same as those in the method for manufacturing a semiconductor device of the present invention. Accordingly, the illustration of FIGS. 3 to 6 and FIG. 7A and the description of the steps are omitted, and the subsequent manufacturing method relating to the formation of the heater of the first embodiment of the semiconductor device of the present invention is illustrated and illustrated in the order of the steps. I will explain it.

【0027】(1)プラズマナイトライド(P−Si3
4)膜(厚さ:例えば600nm)36[(図7
(1)参照]36上に、プラズマCVD法により、全面
的にSiO2膜(膜厚:例えば約200nm)を形成
し、該SiO2膜をパターニングすることにより、ヒー
ター(37)を形成すべき部分にそれより稍広めのヒー
ター下地膜(特許請求の範囲における第1の絶縁層に該
当)44を形成し、次に、例えばスパッタリングにより
ヒーター形成用のチタンナイトライド膜(膜厚:例えば
100nm程度)を全面的に形成し、その後、該チタン
ナイトライド膜を選択的にエッチングすることにより、
上記ヒーター下地膜44を下地とするヒーター45を形
成する。図1(1)は該ヒーター45形成後の状態を示
す。
(1) Plasma nitride (P-Si 3
N 4 ) film (thickness: for example, 600 nm) 36 [(FIG. 7
(Refer to (1)) A heater (37) should be formed by forming an SiO 2 film (thickness: about 200 nm, for example) over the entire surface by plasma CVD and patterning the SiO 2 film. A heater base film (corresponding to the first insulating layer in the claims) 44 slightly wider than that is formed on the portion, and then a titanium nitride film for forming a heater (film thickness: about 100 nm, for example) by sputtering, for example. ) Is formed over the entire surface, and then the titanium nitride film is selectively etched,
A heater 45 having the heater base film 44 as a base is formed. FIG. 1A shows a state after the heater 45 is formed.

【0028】(2)次に、図1(2)に示すように、表
面にCVD法によりプラズマSiO2膜(厚さ:例えば
400nm程度)46を全面的に形成する。 (3)次に、図7(3)、(4)に示す工程と全く同様
の工程により半導体装置を完成させる。
(2) Next, as shown in FIG. 1B, a plasma SiO 2 film (thickness: about 400 nm, for example) 46 is entirely formed on the surface by the CVD method. (3) Next, a semiconductor device is completed by the same steps as those shown in FIGS. 7 (3) and (4).

【0029】即ち、上記アルミニウム層(1Al)から
なる電極33及び上記ヒーター44と、後で形成される
アルミニウム層(2Al)からなる配線膜とを接続する
ための接続孔を形成すべき部分に開口を有するようにパ
ターニングされたレジスト膜を形成し、該レジスト膜を
マスクとして絶縁層34、35、36をRIEによりエ
ッチングすることにより接続孔を形成し、その後、チタ
ンTi等からなるバリアメタルを含むアルミニウム層
(2Al)を全面的に形成し、その後、該アルミニウム
層をパターニングすることにより配線膜(膜厚:例えば
800nm)41を形成する。
That is, an opening is formed in a portion where a connection hole for connecting the electrode 33 and the heater 44 made of the aluminum layer (1Al) and a wiring film made of the aluminum layer (2Al) to be formed later is to be formed. A resist film patterned so as to have a contact hole, and by using the resist film as a mask, etching the insulating layers 34, 35, and 36 by RIE to form connection holes, and then include a barrier metal made of titanium Ti or the like. An aluminum layer (2Al) is entirely formed, and thereafter, the aluminum layer is patterned to form a wiring film (thickness: 800 nm, for example) 41.

【0030】その後、例えばCVD法により表面保護膜
(厚さ:例えば300nm程度)42を形成し、パッド
膜を形成すべき部分(図面には現れない。)に開口を形
成し、焼結して図1(3)に示すような半導体装置が完
成し、この半導体装置が本発明半導体装置の第1の実施
例に該当するのである。そして、ヒーター45がインク
吐出に不可欠な熱源となる。
Thereafter, a surface protection film (thickness: about 300 nm, for example) 42 is formed by, for example, a CVD method, an opening is formed in a portion (not shown in the drawing) where a pad film is to be formed, and sintering is performed. A semiconductor device as shown in FIG. 1 (3) is completed, and this semiconductor device corresponds to the first embodiment of the semiconductor device of the present invention. Then, the heater 45 becomes an indispensable heat source for ink ejection.

【0031】本半導体装置によれば、図2に示すよう
に、ヒーター45の下地を成す絶縁膜(ヒーター下地
膜)44及び側部を覆う絶縁膜46が1.4W/kmと
いう熱伝導率を有するSiO2からなり、ヒーター45
を覆う絶縁膜42が10W/kmという熱伝導率を有す
るSi34からなり、ヒーター下地膜44及び側部を覆
う絶縁膜46よりもヒーター45を覆う絶縁膜42の方
が熱伝導性が顕著に高い絶縁膜材料からなるので、ヒー
ター45から生じた熱を、下側よりも上側により有効に
伝導させることができる。
According to the present semiconductor device, as shown in FIG. 2, the insulating film (heater base film) 44 underlying the heater 45 and the insulating film 46 covering the side portions have a thermal conductivity of 1.4 W / km. It consists of SiO 2 with, heater 45
Is made of Si 3 N 4 having a thermal conductivity of 10 W / km, and the insulating film 42 covering the heater 45 has a higher thermal conductivity than the heater base film 44 and the insulating film 46 covering the side portions. Since the insulating film is made of a remarkably high insulating film material, the heat generated from the heater 45 can be more effectively conducted to the upper side than to the lower side.

【0032】即ち、図2(A)に示すように、ヒーター
45から発生したジュール熱は、当然に矢印aに示すよ
うに下側へと、矢印bに示すように側方へと、矢印cに
示すように上側へと進むが、ヒーター45の上側を覆う
のは、主としてSi34からなる絶縁膜42及びアルミ
ニウム層(2Al)からなる配線層であり、従って、矢
印cに示す上側への熱放散経路における熱抵抗は小さ
い。それに対して、ヒーター45の側部を覆う絶縁膜4
6及びヒーター下地膜44は共にSi34よりも熱伝導
率の低いSiO2からなるので、矢印aに示す下側方
向、及び矢印bに示す側方向の熱放散経路の熱抵抗は大
きい。
That is, as shown in FIG. 2A, the Joule heat generated from the heater 45 naturally goes downward as shown by the arrow a, and laterally as shown by the arrow b, and As described above, the upper part of the heater 45 is covered by the insulating film 42 mainly composed of Si 3 N 4 and the wiring layer composed of the aluminum layer (2Al). Has a small thermal resistance in the heat dissipation path. In contrast, the insulating film 4 covering the side of the heater 45
6 and the heater base film 44 are both made of SiO 2 having a lower thermal conductivity than Si 3 N 4, so that the heat resistance of the heat dissipation path in the lower direction indicated by the arrow a and in the side direction indicated by the arrow b is large.

【0033】従って、ヒーターから生じた熱を半導体基
板上方にて有効に利用することができ、依って、本半導
体装置をインクジェットプリンタのインク吐出に用いた
場合の、インク吐出量、インク吐出速度の向上及び安定
性の向上を図ることができるのである。
Therefore, the heat generated from the heater can be effectively used above the semiconductor substrate. Therefore, when the semiconductor device is used for ink discharge of an ink jet printer, the ink discharge amount and ink discharge speed can be reduced. The improvement and stability can be achieved.

【0034】[0034]

【発明の効果】請求項1の半導体装置によれば、ヒータ
ーの下地側よりも上側の方が熱伝導性の高い絶縁材料か
らなるので、ヒーターから生じた熱を、下側よりも上側
により有効に伝導させることができる。従って、ヒータ
ーから生じた熱を半導体基板上方にて有効に利用するこ
とができる。
According to the semiconductor device of the first aspect, since the upper side of the heater is made of an insulating material having higher thermal conductivity than the base side, the heat generated from the heater is more effectively used than the lower side. Can be conducted. Therefore, the heat generated from the heater can be effectively used above the semiconductor substrate.

【0035】請求項2の半導体装置によれば、ヒーター
の側部にも第2の絶縁層と同じ材質からなる絶縁層が形
成されているので、ヒーターから側部への熱伝導をも抑
制することができる。従って、上側への熱伝導効率をよ
り高めることができる。
According to the semiconductor device of the second aspect, since the insulating layer made of the same material as the second insulating layer is also formed on the side of the heater, heat conduction from the heater to the side is also suppressed. be able to. Therefore, the efficiency of heat conduction to the upper side can be further increased.

【0036】請求項3の半導体装置によれば、ヒーター
がチタンナイトライドからなり、チタンナイトライドの
形成及びパターニングは半導体製造において既に確立し
た技術で行うことができる。従って、半導体装置の信頼
性の低下や製造工数の増加等を伴うことなくヒータの形
成ができる。
According to the semiconductor device of the third aspect, the heater is made of titanium nitride, and the formation and patterning of titanium nitride can be performed by a technique already established in semiconductor manufacturing. Therefore, the heater can be formed without lowering the reliability of the semiconductor device or increasing the number of manufacturing steps.

【0037】請求項4の半導体装置によれば、第1の絶
縁層がSiO2からなり、第2の絶縁層がSi34から
なり、共に、共に、例えばプラズマCVD法等、良質の
膜を形成する高度の成膜技術が確立しており、しかも、
両者の熱伝導率はSiO2が1.4W/km、Si34
が10W/kmと大きく相違するので、そのヒーターの
上側の熱抵抗の方を下側の熱抵抗よりも顕著に小さくす
ることができ、延いては、ヒーターで発生した熱が下側
よりも上側に有効に伝導する割合をより大きくすること
ができる。
According to the semiconductor device of the fourth aspect, the first insulating layer is made of SiO 2 , and the second insulating layer is made of Si 3 N 4. Advanced film forming technology has been established to form
The thermal conductivity of both is 1.4 W / km for SiO 2 , and Si 3 N 4
Is significantly different from 10 W / km, so that the thermal resistance on the upper side of the heater can be significantly smaller than the thermal resistance on the lower side, so that the heat generated by the heater is higher than the lower side. Can be effectively increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(1)〜(3)は本発明半導体装置の第1の実
施例の製造方法の一例の要部を工程順に示す断面図であ
り、(3)ができあがって半導体装置、即ち本発明半導
体装置の第1の実施例を示す。
FIGS. 1 (1) to 1 (3) are cross-sectional views showing a main part of an example of a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps, and FIG. 1 (3) is completed. 1 shows a first embodiment of the inventive semiconductor device.

【図2】(A)、(B)は上記実施例のヒーターが形成
された部分を示し、(A)は断面図、(B)は平面図で
ある。
FIGS. 2A and 2B show a portion where the heater of the embodiment is formed, FIG. 2A is a sectional view, and FIG. 2B is a plan view.

【図3】(1)〜(5)は従来の半導体装置の高耐圧M
OSトランジスタの製造工程(1)〜(5)を順に示す
断面図である。
FIGS. 3 (1) to (5) show a high breakdown voltage M of a conventional semiconductor device.
It is sectional drawing which shows the manufacturing process (1)-(5) of an OS transistor in order.

【図4】(6)〜(9)は従来の半導体装置の高耐圧M
OSトランジスタの製造工程(6)〜(9)を順に示す
断面図である。
FIGS. 4 (6) to (9) show a high breakdown voltage M of a conventional semiconductor device.
It is sectional drawing which shows the manufacturing process (6)-(9) of an OS transistor in order.

【図5】(10)〜(13)は従来の半導体装置の高耐
圧MOSトランジスタの製造工程(10)〜(13)を
順に示す断面図である。
FIGS. 5 (10) to (13) are cross-sectional views sequentially showing manufacturing steps (10) to (13) of a conventional high breakdown voltage MOS transistor of a semiconductor device.

【図6】(14)〜(19)は従来の半導体装置の高耐
圧MOSトランジスタの製造工程(14)〜(19)を
順に示す断面図である。
FIGS. 6A to 6E are cross-sectional views sequentially showing manufacturing steps (14) to (19) of a high voltage MOS transistor of a conventional semiconductor device.

【図7】(1)〜(4)は従来の半導体装置のヒーター
の製造工程(1)〜(4)を順に示す断面図である。
FIGS. 7 (1) to (4) are cross-sectional views sequentially showing steps (1) to (4) for manufacturing a heater of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1・・・半導体基板、42・・・絶縁膜(第2の絶縁
膜)、44・・・ヒーター下地膜(第1の絶縁膜)、4
5・・・ヒーター、46・・・絶縁膜(第1の絶縁
膜)。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 42 ... Insulating film (2nd insulating film), 44 ... Heater base film (1st insulating film), 4
5 ... heater, 46 ... insulating film (first insulating film).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/04 27/088 27/092 Fターム(参考) 2C057 AF53 AG37 AG46 AP52 AP53 5F038 AV05 AV06 CD16 CD18 EZ15 EZ20 5F048 AA05 AC03 AC06 AC10 BA07 BA12 BE03 BF02 BF11 BH01──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/04 27/088 27/092 F-term (Reference) 2C057 AF53 AG37 AG46 AP52 AP53 5F038 AV05 AV06 CD16 CD18 EZ15 EZ20 5F048 AA05 AC03 AC06 AC10 BA07 BA12 BE03 BF02 BF11 BH01

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 能動素子が表面部に形成された半導体基
板の上側に第1の絶縁層を下地としてヒーターが形成さ
れ、 上記第1の絶縁層よりも熱伝導性の高い材質からなる第
2の絶縁層で上記ヒーターが覆われてなることを特徴と
する半導体装置。
1. A heater is formed on a semiconductor substrate having an active element formed on a surface portion thereof with a first insulating layer as a base, and a second material made of a material having higher thermal conductivity than the first insulating layer. A semiconductor device, wherein the heater is covered with the insulating layer.
【請求項2】 上記ヒーターの側部と接する、第1の絶
縁層と同じ熱伝導性の絶縁層が形成されていることを特
徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein an insulating layer having the same thermal conductivity as the first insulating layer is formed in contact with a side portion of the heater.
【請求項3】 上記ヒーターがチタンナイトライドから
なることを特徴とする請求項1又は2記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein said heater is made of titanium nitride.
【請求項4】 上記第1の絶縁層がSiO2からなり、
上記第2の絶縁層がSi34からなることを特徴とする
請求項1、2又は3記載の半導体装置。
4. The first insulating layer is made of SiO 2 ,
4. The semiconductor device according to claim 1, wherein said second insulating layer is made of Si 3 N 4 .
JP2001116410A 2001-04-16 2001-04-16 Semiconductor device Pending JP2002307683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001116410A JP2002307683A (en) 2001-04-16 2001-04-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001116410A JP2002307683A (en) 2001-04-16 2001-04-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2002307683A true JP2002307683A (en) 2002-10-23

Family

ID=18967147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001116410A Pending JP2002307683A (en) 2001-04-16 2001-04-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2002307683A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7293857B2 (en) 2004-01-29 2007-11-13 Samsung Electronics Co., Ltd. Inkjet printhead and method of manufacturing the same
KR101158916B1 (en) 2003-10-24 2012-06-21 소니 주식회사 Liquid ejecting head, a liquid ejecting apparatus and a manufacturing method of the liquid ejecting head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158916B1 (en) 2003-10-24 2012-06-21 소니 주식회사 Liquid ejecting head, a liquid ejecting apparatus and a manufacturing method of the liquid ejecting head
US7293857B2 (en) 2004-01-29 2007-11-13 Samsung Electronics Co., Ltd. Inkjet printhead and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5179693B2 (en) Integrated circuit structure with vertical transistor and method for manufacturing semiconductor device with vertical transistor
CN100483715C (en) CMOS compatible shallow-trench e-fuse structure and method of manufacturing the same
JP3665426B2 (en) Manufacturing method of semiconductor device
JPS63175440A (en) Technology for coupling bipolar device and cmos device by employing electric active trench
US5841173A (en) MOS semiconductor device with excellent drain current
CN106711042A (en) Method and structure for semiconductor mid-end-of-line (MEOL) process
JPH08274257A (en) Capacitor-containing semiconductor device, and manufacture thereof
TWI334219B (en) Manufacturing method of semiconductor device
US4737831A (en) Semiconductor device with self-aligned gate structure and manufacturing process thereof
JP2004111746A (en) Semiconductor device and manufacturing method therefor
KR0178551B1 (en) Method of manufacturing semiconductor integrated circuit
US4517731A (en) Double polysilicon process for fabricating CMOS integrated circuits
JP2000323706A (en) Semiconductor device and fabrication thereof
TW200824005A (en) Semiconductor device and manufacturing method thereof
JP2002307683A (en) Semiconductor device
JPS63140562A (en) Selective epitaxy bi-cmos process
US6657263B2 (en) MOS transistors having dual gates and self-aligned interconnect contact windows
JPH098135A (en) Manufacture of semiconductor device
JP2624948B2 (en) MOS-FET manufacturing method
JP2001274403A (en) Thin-film transistor and method of manufacturing the same
JP2002076311A (en) Semiconductor device and manufacturing method thereof
JPH09139382A (en) Manufacture of semiconductor device
JPH08172164A (en) Manufacture of semiconductor device
JPH03259564A (en) Manufacture of semiconductor device
JPH0955511A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050131