JP2002280702A - 回路基板及びその製造方法並びに表示装置 - Google Patents
回路基板及びその製造方法並びに表示装置Info
- Publication number
- JP2002280702A JP2002280702A JP2001381584A JP2001381584A JP2002280702A JP 2002280702 A JP2002280702 A JP 2002280702A JP 2001381584 A JP2001381584 A JP 2001381584A JP 2001381584 A JP2001381584 A JP 2001381584A JP 2002280702 A JP2002280702 A JP 2002280702A
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit board
- substrate
- band
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000005476 soldering Methods 0.000 claims abstract description 17
- 238000003825 pressing Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 87
- 229910000679 solder Inorganic materials 0.000 claims description 36
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 238000005401 electroluminescence Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 102100030886 Complement receptor type 1 Human genes 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000727061 Homo sapiens Complement receptor type 1 Proteins 0.000 description 1
- 101000935043 Homo sapiens Integrin beta-1 Proteins 0.000 description 1
- 102100025304 Integrin beta-1 Human genes 0.000 description 1
- -1 Polyethylene terephthalate Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
- H05K2201/10136—Liquid Crystal display [LCD]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
せることなく第1部品を表面実装技術によって実装して
形成できる回路基板を提供する。 【解決手段】 はんだ接続によって実装された第1部品
30と、ACF40を介して実装された第2部品36と
を備える回路基板10である。この回路基板10は、第
2部品36を含んで帯状に延びると共に第1部品30は
含まない帯状領域A3を有する。この帯状領域A3は第
2部品36を実装する際に用いられる熱圧着ヘッドの加
圧面より幅が広い。
Description
製造方法並びに表示装置に関する。
って電子部品が実装されたり、ACF(Anisotropic Co
nductive Film:異方性導電膜)によって電子部品が実
装されたりする。この回路基板において、はんだ付けに
よって実装される部品(以下、第1部品という)、例え
ば抵抗、コンデンサ等を効率的に実装して回路基板を製
作するために、はんだペーストを印刷した上に第1部品
を配置した状態の回路基板をリフロー炉に通すことによ
ってはんだ接続を行うという実装技術、すなわち表面実
装技術(Surface Mount Technology)が一般的に用いら
れている。この表面実装技術においては、はんだを溶融
させるためのリフロー炉内において、回路基板全体が高
温、例えば260℃になってしまう。
が進み、それらを基板へ実装する場合には少ない占有面
積で実装が可能であることが望まれている。そして、こ
の要望に応えることが出来る実装方法としてフリップチ
ップボンディングが多く採用されるようになっている。
このフリップチップボンディングにおける接合方式とし
ては、ACFを使用する方式が主要な方式の一つであ
る。ここで、ACFは、一般に、熱可塑性、熱硬化性又
は紫外線硬化性等といった特性を有する樹脂の内部に多
数の導電粒子を分散させることによって形成される。
は、バンプを備えたICチップ等と、電極を備えた基板
とをACFを間に挟んで対向させ、さらに、ICチップ
等を加熱しながら基板に加圧することにより、ICチッ
プ等を基板に熱圧着する必要がある。この熱圧着には、
ICチップ等の幅に対応する幅を持ちICチップ等の長
さを越えて細長く形成されたヘッドを備えた熱圧着治具
を使用することが多い。以下、ACFを用いて実装され
るICチップ等といった部品を第2部品ということにす
る。
は、基板上に実装された部品が当該ヘッドにぶつかって
熱圧着が不適切となってしまうのを避けるために、IC
チップ等の周囲、特にICチップ等の長さ方向における
周囲に第1部品が実装されていない状態で使用する必要
がある。
装を先に行い、その後に、表面実装技術による第1部品
の実装を行うという処理が考えられる。ところが、前述
したように、表面実装技術では回路基板全体を高温のリ
フロー炉に通す必要があるので、上記のようにACFを
用いた実装の後に、はんだリフロー処理を行うと、はん
だリフロー処理の際にACFが高温に晒されてその接続
信頼性が低下することが確認されている。
な問題点に鑑みてなされたものであって、回路基板を製
造する場合に、ACFによる接続の信頼性を低下させる
ことなく、第1部品を表面実装技術によって実装できる
ようにすることを目的とする。
成するため、本発明に係る回路基板は、基板と、はんだ
接続によって前記基板上に実装された第1部品と、異方
性導電膜を介して前記基板上に実装された第2部品とを
備える回路基板において、前記第2部品を含んで帯状に
延びると共に前記第1部品は含まない帯状領域とを有す
ることを特徴とする。
含んで帯状に延びる帯状領域に第1部品が実装されない
ため、第1部品を実装した後に熱圧着治具を用いて第2
部品を実装する場合に、第1部品が邪魔になって熱圧着
が不十分になるという心配がない。このため、はんだリ
フロー処理等といったはんだ処理を先に行って、その後
に異方性導電膜を用いた実装を行うことが可能となる。
行って、異方性導電膜を用いた実装を後に行うことが可
能になれば、はんだ処理における熱が異方性導電膜に加
わるという事態がそもそも発生しなくなるので、異方性
導電膜に関して接続信頼性が低下するという事態が発生
する心配もなくなる。
異方性導電膜を用いた実装との両方を用いて形成される
回路基板において、異方性導電膜に関して接続信頼性が
低下することを確実に防止できる。
て、前記第1部品は受動素子又は機構部品とすることが
でき、さらに、前記第2部品は半導体装置とすることが
できる。ここで、受動素子としては、例えば、抵抗、コ
ンデンサ等が考えられる。また、機構部品としては、例
えば、可変抵抗器等が考えられる。また、半導体装置と
しては、例えば、電源IC、液晶駆動用IC等といった
ICチップやLSIチップが考えられる。
の実装に寄与している異方性導電膜の接続信頼性を低下
させることなく、受動素子又は機構部品をはんだリフロ
ー処理、すなわち表面実装技術によって実装して回路基
板を形成することが可能である。
て、前記帯状領域は、前記第2部品を実装する際に用い
られる熱圧着治具のヘッド、すなわち熱圧着ヘッドの加
圧面よりも広くなるように形成できる。こうすれば、第
1部品を実装した後に第2部品を実装するために熱圧着
治具を用いる場合でも、熱圧着ヘッドの加圧面、すなわ
ち接触面が第1部品と干渉することなく、すなわち、ぶ
つかることなく使用できるため、適切な熱圧着を行うこ
とができる。
ては、前記帯状領域の外側、例えば側縁部の外側にアラ
インメントマークを設けることができる。こうすれば、
ICチップ等といった第2部品を実装する際に異方性導
電膜でアラインメントマークが覆われてしまうことを回
避できる。
て、前記はんだ接続はリフロー処理を含むことができ
る。ここで、リフロー処理とは、はんだが載せられた基
板上に電子部品をマウントした後に、前記はんだを加熱
して電子部品を基板にはんだ付けする処理である。この
リフロー処理においては、基板が非常に高温に晒される
ので、このリフロー処理時に基板上に異方性導電膜が存
在すると、その異方性導電膜の接続信頼性が低下するお
それが非常に高くなる。しかしながら、本発明の回路基
板によって実施が可能となったように、はんだ接続、す
なわちリフロー処理を行った後に異方性導電膜を用いた
実装を行うようにすれば、異方性導電膜がリフロー処理
時の高温に晒されるという心配が全く無くなる。
ては、前記第1部品を複数設けることができ、その場合
には、前記帯状領域はそれら複数の第1部品の中間位置
に設けることができる。このように帯状領域を1つの第
1部品と他の第1部品との間に配置すれば、その帯状領
域の内部に設けられる第2部品も1つの第1部品と他の
第1部品との間に配置されることになる。一般に、第2
部品と複数の第1部品との間は配線パターンでつながれ
ることが多いのであるが、第2部品を複数の第1部品か
ら離れた位置に配置するのではなく、複数の第1部品の
中間位置に配置すれば、第2部品と複数の第1部品との
間の配線パターンを容易に形成できる。 (7) 帯状領域を複数の第1部品の間に設けるように
した上記構成の回路基板は、前記第2部品が電源IC又
は電源LSIである場合に、特に有利である。その理由
は次の通りである。すなわち、電源ICや電源LSIは
多数の第1部品に電源電圧を供給するという作用を果た
す関係上、電源IC等と複数の第1部品との間には多数
の配線パターンが形成されるのが一般である。従って、
電源IC等といった第2部品を複数の第1部品の中間位
置に配置するようにすれば、配線パターンの設計が非常
に容易になるからである。
記帯状領域は前記基板の一方の端から他方の端にわたっ
て設けることができる。つまり、帯状領域は、基板の一
方の端辺から他方の端辺にかけて貫通するように設ける
ことができ、あるいは、一方の端辺の近傍から他方の端
辺の近傍にかけて設けることができる。
て、前記帯状領域は直線状に延びるように設けることが
できる。一般に、異方性導電膜を基板に貼り付けるため
の押圧ヘッドや、第2部品を仮圧着するための圧着ヘッ
ドや、第2部品を本圧着するための熱圧着ヘッドは直線
状に形成されることが多いので、帯状領域は上記のよう
に直線状に設けることが望ましい。
いては、前記帯状領域に配線パターンが形成されること
が望ましい。本発明によれば帯状領域には第1部品が含
まれないので、複数の第1部品間や第1部品と第2部品
との間をつなぐ配線パターンを帯状領域には形成しない
ようにパターン設計を行うことが可能である。しかしな
がら、基板の面積を有効に使ってパターン設計を行うた
めには、帯状領域の内部領域にも配線パターンを形成す
ることが有利である。
いては、前記第2部品に相当する位置の前記基板上に当
該第2部品と略同じ面積のダミー電極を形成することが
望ましい。ここで、ダミー電極とは、基板上に形成する
電極と同じ材料によって形成されるが電極としては機能
しないパターンのことである。このようなダミー電極を
第2部品の裏側に設けておけば、第2部品が実装された
部分をダミー電極側から見たとき、すなわち、回路基板
の裏側から見たときに、ダミー電極の変形状態を視覚で
確認することによって第2部品の実装状態を確認でき
る。また、このダミー電極を接地電位につなげれば、第
2部品へのノイズの進入を阻止できる。
は、以上に記載した各種構成の回路基板と、該回路基板
が接続される表示手段とを有することを特徴とする。
前記表示手段は、文字、数字、図形等といった像を表示
する要素のことであり、例えば、液晶表示装置、有機E
L装置、プラズマディスプレイ等といったフラットディ
スプレイや、CRT(Cathode Ray Tube)ディスプレイ
等によって構成できる。この構成の表示装置によれば、
高い信頼性で第2部品が実装された回路基板が用いられ
ているので、信頼性の高い表示装置が得られる。
手段を液晶装置によって構成する場合であって、前記第
1部品を前記基板上に複数設けるときには、前記帯状領
域はそれら複数の第1部品の間に設けることができ、さ
らに、前記第2部品は電源IC、電源LSI、液晶駆動
用IC又は液晶駆動用LSIとすることができる。電源
IC、電源LSI、液晶駆動用IC又は液晶駆動用LS
Iは、複数の第1部品との間で多数の配線によってつな
がれることが多い。このような場合、電源IC等が複数
の第1部品の間の中間位置に置かれていれば、配線を容
易に形成することができる。
製造方法は、第1部品をはんだ接続によって基板に実装
する工程と、前記基板上の所定位置に異方性導電膜を配
置する工程と、第2部品を前記異方性導電膜上に配置す
る工程と、前記異方性導電膜を挟んで前記第2部品を前
記基板に熱圧着する工程とを有し、前記基板上の所定位
置に異方性導電膜を配置する工程は、前記第1部品をは
んだ接続によって基板に実装する工程の後に行われるこ
とを特徴とする。
第1部品が実装された後に、第2部品を実装して回路基
板が製造される。従って、はんだ接続、例えば表面実装
技術における熱が異方性導電膜に加わることが回避でき
る。その結果、異方性導電膜による接続の信頼性を低下
させることなく、第1部品を表面実装技術等によって実
装できる。
において、前記第1部品をはんだ接続によって前記基板
に実装する前記工程は、リフロー処理を含むことができ
る。リフロー処理は基板を高温に晒す処理であるが、本
発明に従えば上記のリフロー処理を行うときには、未
だ、基板上に異方性導電膜が配置されないので、高温に
弱い異方性導電膜がリフロー処理時の高温に晒されるこ
とを回避できる。
ついて、図面を参照しながら、さらに具体的に説明す
る。
係る回路基板の一実施形態の平面的な構成を示してい
る。ここに示す回路基板10は、回路基板10の外形形
状を決定する基板11と、基板11にはんだ接続された
第1部品30と、基板11にACF(Anisotropic Cond
uctive Film:異方性導電膜)40を介して実装された
第2部品36とを有する。第1部品30としては、例え
ば、チップ抵抗、チップコンデンサ等といった受動素子
や、可変抵抗器等といった機構部品が採用される。ま
た、第2部品36としては、例えば、IC、LSI等と
いった半導体装置が採用される。第1部品30は第1領
域A1の内部に固着されている。また、第2部品36は
第2領域A2の内部に固着されている。
装する前の基板11を平面的に示している。図2に示す
ように、基板11の表面の第1領域A1には、第1部品
30を実装するため複数のランド2が所定のパターンで
形成されている。また、第2領域A2には、第2部品3
6を実装するための複数のリード3が設けられている。
また、基板11の辺端部には、図面の表面側を向いて形
成された出力側第1端子4aと、図面の裏面側を向いて
形成された出力側第2端子4bと、図面の表面側を向い
て形成された入力側端子6等といった各種の端子が形成
されている。
有する。このベース7の表面側(図3に示す構造の上面
側)には配線8aが矢印B方向から見て所定のパターン
で形成され、この配線8aの適所に電極9が形成され、
これらの電極9によりランド2やリード3が形成されて
いる。
ード3が形成される第2領域A2を除く広い範囲には、
接着剤32によってカバーレイ12や、レジスト13等
といた各層が形成される。カバーレイ12は、例えば、
基板11が曲げの中性点に位置するように該基板11に
弾性を付与する。また、レジスト13は、例えば、配線
8a等を損傷から保護する。
側)には、配線8bが形成され、その配線8bの上に接
着剤32によってカバーレイ12が積層され、さらにそ
の上に、接着剤32によって補強板33が積層される。
表面側の配線8aと裏面側の配線8bとはスルーホール
16によって導通がとられている。なお、ICチップ等
といった第2部品36が実装される第2領域A2に対応
する部分には、配線8bと接着剤32との間にダミー電
極17が設けられる。
によって形成されるが、電極としては用いられない要素
である。ダミー電極17を矢印B方向から平面的に見た
場合、そのダミー電極17の平面的な大きさは第2部品
36と同じか又はそれよりも広い大きさに設定される。
従って、第2領域A2内に第2部品36を実装すると、
その第2部品36はその全てがダミー電極17の内部に
含まれるような広さ関係になっている。
後、その実装部分を矢印Cのように基板11の裏側から
見ると、第2部品36の実装状態をダミー電極17の変
形状態によって視覚的に確認できる。例えば、第2部品
36が環状に並べられた複数のバンプを有していて、そ
れらのバンプが形成された面が実装面となっていると
き、第2部品36の実装が正常であれば、ダミー電極1
7は環状のバンプに沿って方形状に変形する。よって、
方形状に変形したダミー電極17が視覚によって確認さ
れたときには、第2部品36の実装が正常であると判定
できる。
なる電位に置いても良いし、接地電位につなげても良
い。ダミー電極17を接地電位につなげておけば、第2
領域A2内に実装した第2部品36を作動させるとき、
その第2部品36へノイズが入ったり、その第2部品3
6からノイズが出たりすることを防止できる。
えばポリイミドによって形成される。また、配線8a及
び8bは、例えばCu(銅)によって形成される。ま
た、カバーレイ12は、例えばポリイミドによって形成
される。また、電極9は、例えば配線8aの上に積層さ
れたNi(ニッケル)層と、さらにその上に積層された
Au(金)層との積層構造によって形成される。
に第1部品30をはんだ付けし、さらにリード3が設け
られた第2領域A2内に第2部品36を実装することに
より、図1に示すような回路基板10が形成される。ま
た、本実施形態では、それらの領域以外に帯状領域A3
が設定される。
と共に図2の縦方向に帯状に延びる領域として形成され
ている。また、この帯状領域A3は、第1部品30が実
装されない領域となっている。なお、帯状領域A3の中
には配線8a及び配線8bは形成されており、これによ
り、基板11の表面の面積を有効に活用している。
一例を示しているが、第2領域A2は帯状領域A3内の
いずれの位置に形成することもできるし、帯状領域A3
内に複数形成することもできる。また、帯状領域A3を
複数形成してもかまわない。また、図1では、帯状領域
A3が互いに隣り合う一対の第1領域A1,A1の間、
すなわち、1つの第1部品30と他の第1部品30との
間に形成されているが、帯状領域A3は必ずしも常にそ
のように設定する必要はなく、回路基板10の一端部に
形成してもかまわない。
ンサ、可変抵抗器等といった上記の第1部品30は、第
1領域A1の内部にはんだ接続によって実装されてい
る。また、IC,LSI等といった上記の第2部品36
は、第2領域A2の内部にACF40を用いて実装され
ている。
ついては後述するが、図8はその製造方法において用い
られる、特に、第2部品36を実装する際に用いられる
熱圧着治具のヘッド72aの端面、すなわち加圧面が位
置する領域(斜線を施した領域)と回路基板10との間
の位置関係を平面図として示している。
実装されていない帯状領域A3は、第2部品36を実装
する際に用いられる熱圧着治具のヘッド72aの端面よ
り幅Wが広く、また、ヘッド72aの端面と回路基板1
0とが対向する領域の長さと等しい長さLを持つ領域と
なっている。
部品36を実装するために熱圧着治具を用いる場合で
も、熱圧着治具のヘッド72aが第1部品30と干渉す
ることなく、すなわち、ぶつかることなく使用でき、そ
のため、熱圧着を適切に実行できる。それ故、第2部品
36をヘッド72aを用いて確実に実装することができ
る。なお、ヘッド72aの端面の長さL1が回路基板1
0の長さより短い場合、帯状領域A3は、ヘッド72a
の端面と回路基板10が対向する領域の長さ以上の長さ
を持つ領域となっていればよい。
域A3の側縁部の外側にアラインメントマーク23が設
けられている。これらのアラインメントマーク23は、
第2部品36として、例えばLSIチップ、ICチップ
等を実装する際に、LSIチップ等に設けられたアライ
ンメントマークと所定の位置関係となるように、すなわ
ち、LSIチップ等を位置決めするために用いられる。
領域A3の側縁部の外側に設けられているため、LSI
チップ等といった第2部品36を実装する際に第2領域
A2上に配置するACF40でアラインメントマーク2
3が覆われてしまうことを回避できる。また、アライン
メントマーク23は押し圧ヘッド56(図8参照)と対
向する領域の外側に形成されているため、ヘッド56の
接触による汚れ等によって認識しづらくなることがな
い。
ば平面での位置決めが可能となるから十分であるが、そ
れ以上あってもかまわない。その場合、製造装置に応じ
て認識し易いアライメントマークを選択することが可能
となる。また、アライメントマークの配置箇所は、位置
合わせ箇所に近いほど好ましい。これは、アライメント
マークが位置合わせ箇所から離れるに従い、基板11の
変形に起因する誤差が大きくなるからである。
は、第2領域A2を含んで帯状に延びる帯状領域A3
に、第1部品30が実装されないため、第1部品30を
はんだ付けによって実装した後に、熱圧着ヘッド72a
(図8参照)を用いて第2部品36をACF40によっ
て実装することが可能である。従って、例えば表面実装
技術における熱がACF40に加わることが回避でき、
その結果、この回路基板10は、ACF40による接続
の信頼性を低下させることなく、第1部品30を表面実
装技術によって実装することが可能である。
は、本発明に係る回路基板の製造方法の一実施形態を示
している。この製造方法では、初めにリフローはんだ付
け工程Paを実行し、次に熱圧着工程Pbを実行する。
所定の穴パターンを備えたメタルマスク(図示せず)を
図2の基板11の表面に載せ、ペースト状はんだをその
メタルマスクの上に載せた上でスキージを用いて延ばす
ことにより、メタルマスクが有するマスクパターンに応
じた希望パターンのはんだを基板11の表面に印刷する
(工程P1)。これにより、図4に示すように、基板1
1の第1領域A1のランド2の上にはんだ22が載せら
れる。
だとして、Pb(鉛)を含まない、いわゆる鉛フリーの
はんだを使用するものとする。Pbを含む通常のはんだ
は、概ね、Sn(すず)を主成分としてPbが40%程
度含まれている。これに対し、鉛フリーのはんだは、S
nを主成分としてPbの含有割合は10%以下である。
このようにPbの含有率の低いはんだを用いるのは、主
に環境保護のためであるが、このはんだは通常のはんだ
に比べて融点が高い。
ップコンデンサ、可変抵抗器等といった第1部品30の
マウント処理が実行されて、図5に示すように、第1領
域A1のランド2の上に、第1部品30が載せられる。
次に、リフロー処理P3において、第1部品30が載せ
られた基板11をリフロー炉(図示せず)の中へ搬送
し、そのリフロー炉の中で基板11の第1部品30が載
せられた側の面に熱風を供給する。これにより、はんだ
22が溶融して複数の第1部品30が複数のランド2に
一括してはんだ付けされる。
板11に対する加熱は、例えば図10に示すような温度
プロファイルに従って行われる。図10において、横軸
はリフロー炉の中を移動する基板11の1つの点の時間
変化を示し、縦軸はその1つの点の温度の変化状態を示
している。
入されて当該炉内を移動する基板11は、時間t1をか
けて150〜180℃まで昇温され、その後、60〜1
00秒の時間をかけて150〜180℃の一定温度で予
備加熱され、その後、時刻t3で235〜240℃のピ
ーク温度となるように加熱される。この加熱により、図
5においてはんだ22が溶けて第1部品30がランド2
に固着される。時刻t3のピーク温度近傍では、基板1
1は20〜25秒の間220℃以上に保持される。ま
た、基板11がリフロー炉を出るまでの時間は約6分で
ある。
だを用いる場合には、リフロー炉において、例えば図1
1に示すような温度プロファイルを採用する。図11の
温度フローは図10に示した鉛フリーはんだの場合に比
べてプロファイルが全体的に温度的に低くなっている。
具体的には、時間t1をかけて130〜170℃まで昇
温され、その後、60〜100秒の間130〜170℃
で予備加熱され、その後、時刻t3で230℃程度のピ
ーク温度となるように加熱される。また、時刻t3のピ
ーク温度近傍では、基板11は40秒以内の間200℃
以上に保持される。
終了して第1部品30のはんだ付けが終了すると、作業
は熱圧着工程Pbへ進む。この熱圧着工程Pbでは、ま
ず、工程P4において、例えば図12に示すようにして
ACFの貼り付け工程が実行される。図12において、
巻出しリール50aに巻き付けられた長尺状のACF素
材40Aがテンションローラ51を介して巻取りリール
50bに巻き取られるようになっている。
F素材40Aは、図12(a)に示すように、離型紙4
2の上に長尺状のACF40が積層され、さらにACF
40の上にカバーフィルム43を積層することによって
形成されている。離型紙42は、例えば白色のPET
(ポリエチレンテレフタレート)によって53μm程度
の厚さに形成される。また、カバーフィルム43は、例
えば透明なPETによって25μm程度の厚さに形成さ
れる。
であるエポキシ系樹脂によって形成されたバインダー樹
脂44の中に多数の導電性粒子46を分散状態で混入さ
せることによって形成されている。また、ACF44の
厚さは35μm程度に設定される。
F素材40Aは、剥離ローラ52を通過するときにカバ
ーフィルム43を除去され、次に、カット装置53へ供
給される。カット装置53は、図12(b)に示すよう
に、ACF40が所定の長さL2になるように、長尺状
のACF40に切り目Kを入れる。このとき、離型紙4
2には切り目は入らない。
F素材40Aは、次に、基板11が置かれた貼付ステー
ジHへ持ち運ばれる。この貼付ステージHには押圧ヘッ
ド56を備えた押圧装置54が配設されている。押し圧
ヘッド56はヒータによって高温に加熱されている。
40が基板11に対して所定の位置にセットされると、
押し圧ヘッド56が図12の下方向へ移動してACF素
材40Aを離型紙42の側から基板11へ押し付ける。
これにより、ACF40は70℃程度の温度で1秒間程
度の時間、基板11へ押し付けられる。その後、押し圧
ヘッド56を基板11から離れる退避位置へ復帰移動さ
せると、離型紙42は基板11から離れ、ACF40だ
けが基板11上に残される。こうして、図1に示すよう
に、所定位置である第2領域A2を覆うようにACF4
0が貼着される。
プ等といった第2部品36のアライメントおよび仮圧着
処理が実行される。具体的には、図2において、第2部
品36に環状に配列された端子、すなわちバンプ37が
第2領域A2内の個々のリード3に対応するように第2
部品36をACF40を介して第2領域A2の上に置い
た後に仮圧着を行う。このとき、第2部品36と基板1
1の相対的な位置を正確に一致させるために図1のアラ
イメントマーク23が用いられる。
図17に示すように基板11をテーブル71bの上に置
き、さらに図8及び図17に示すように加熱された第2
部品36の搬送および熱圧着ヘッド71aによって第2
部品36を押し付ける。これにより、第2部品36が7
0℃程度で1秒間程度、ACF40を介して基板11へ
押し付けられる。この加熱及び加圧により、第2部品3
6が基板11上に仮に固着される。
圧着を行う。具体的には、図9に示すように基板11を
テーブル72bの上に置き、さらに図8及び図9に示す
ように加熱された熱圧着ヘッド72aによって第2部品
36を押し付ける。これにより、第2部品36が190
℃程度で10秒間程度、ACF40を介して基板11へ
押し付けられる。
基板11上に本圧着、すなわち最終的な固着強度で固着
される。この結果、図6に示すように、第2領域A2の
中に第2部品36が実装される。より詳しくは、ACF
40に含まれる樹脂44によって第2部品36が基板1
1に固着され、さらに、第2部品36のバンプ37と基
板11上のリード3とがACF40内の導電粒子46に
よって導電接続される。
間、第2部品36が基板11へ押し付けられる。本圧着
を行う前に仮圧着を行うのは、第2部品36と基板11
との間の位置合せ、すなわちアライメントを、本圧着時
に行うことが難しいからである。
6,72aは、図8にも示したように、第2部品36や
ACF40の長さより遥かに長い領域にわたる形状とな
っている。しかしながら、熱圧着ヘッド56,72a
は、第1部品30が実装されていない帯状領域A3の幅
Wの中に位置するため、第1部品30と接触することが
ない。
ッド72aの反対側にあるテーブル72bの形状につい
ては、必ずしもヘッド72aと同一の形状である必要は
ない。しかし少なくとも、テーブル72bの端面、すな
わち基板受け面の面積は、第2部品36のうち基板11
に圧着される面の面積と同一又はそれよりも広いことが
必要である。また、第2部品36とテーブル72bとの
位置関係は、第2部品36のうち基板11に圧着される
面の全体がテーブル72bの端面と平面的に重なりあう
ことも必要である。
は、まず初めに、受動部品や機構部品等といった第1部
品30をリフロー処理、すなわち表面実装技術を用いて
はんだ接続によって基板11に実装する。そして次に、
基板11上の所定位置にACF40を配置し、さらにそ
の上にICチップ等といった第2部品36を置き、さら
にその第2部品36を熱圧着するようにした。この結
果、例えば表面実装技術に基づいたはんだ接続工程にお
ける熱がACF40に加わることが回避でき、それ故、
ACF40による第2部品36の接続の信頼性を低下さ
せることなく、第1部品30を表面実装技術等によって
実装できる。
に係る表示装置の一実施形態を示している。この実施形
態は、単純マトリクス方式でCOG(Chip On Glass)
方式の液晶装置に本発明を適用した場合の実施形態であ
る。この実施形態の場合、図1に示した回路基板10
は、表示装置としての液晶装置を構成する液晶パネルを
駆動するための駆動回路を含むように形成することがで
きる。
置80は、液晶パネル82に回路基板10を接続するこ
とによって形成される。また、必要に応じて、バックラ
イト等といった照明装置(図示せず)やその他の付帯構
造(図示せず)が液晶パネル82に付設される。
よって周縁が互いに接着された一対の基板83a及び8
3bを有し、それらの基板83a及び83bの間に形成
された間隙、いわゆるセルギャップに、例えばSTN
(Super Twisted Nematic)型の液晶が封入されてい
る。基板83a及び83bは、一般には、透光性材料、
例えばガラス、合成樹脂によって形成される。
板86が貼着等によって装着される。また、それらの基
板83a及び83bの少なくとも一方と偏光板86との
間に位相差板(図示せず)が挿入されている。一方の基
板83aの内側表面にはストライプ状の電極89aが形
成されている。また、他方の基板83bの内側表面には
対向する電極89aと直交するようにストライプ状の電
極89bが形成されている。これらの電極83a及び8
3bは、例えば、ITO(Indium Tin Oxide:インジウ
ムスズ酸化物)等といった透光性導電材料によって形成
される。
プ状に限られることなく、文字、数字、その他の適宜の
パターンとして形成することもできる。また、図13で
は、構造を分かりやすく示すために、電極89a及び8
9bを実際のものよりも少ない本数で互いに広い間隔を
開けて描いてあるが、実際にはより狭い間隔で多数本の
電極が形成される。
側へ張り出す張出し部84aを有し、他方の基板83b
は一方の基板83aの外側へ張り出す張出し部84bを
有する。これらの張り出し部には、液晶駆動用IC91
a及び91bがACF92を用いて実装される。そし
て、一方の張出し部84aには、液晶駆動用IC91a
の入力用バンプに接続される外部接続端子85aが電極
89aと同時に、例えばITOによって形成される。ま
た、他方の張出し部84bには、液晶駆動用IC91b
の入力用バンプに接続される外部接続端子85bが電極
89bと同時に、例えばITOによって形成される。
は、例えば、液晶パネル82の基板83aの張出し部8
4aの上に形成した外部接続端子85aと、回路基板1
0の辺端部に形成した出力側第1端子4aとをACFに
よって導電接続し、さらに、基板83bの張出し部84
bの上に形成した外部接続端子85bと、回路基板10
の細幅部分の辺端部に形成した出力側第2端子4bとを
ACFによって導電接続することによって行われる。
いて第2部品36を基板11に接続するために用いられ
たものと同様に、接着用樹脂及びそれに混入された導電
性粒子によって形成されており、熱圧着することによ
り、その接着用樹脂によって図13において回路基板1
0と基板83a及び83bとが固着され、そして、導電
性粒子によって回路基板10の各端子4a,4bと液晶
パネル82の接続端子85a,85bとが導電接続され
る。
ネル82の基板83a及び83bの上に液晶駆動用IC
91a及び91bを直接に実装する構造、いわゆるCO
G(Chip On Glass)方式の構造を採用したので、回路
基板10には液晶駆動用ICを搭載する必要はない。従
って、この場合の回路基板10に実装される第2部品3
6としては、液晶駆動用IC以外の半導体装置、例えば
電源ICや電源LSI等が考えられる。
発明に係る表示装置の他の実施形態を示している。この
実施形態は、表示装置としてのエレクトロルミネッセン
ス装置に本発明を適用した場合の実施形態である。ここ
に示すエレクトロルミネッセンス装置100は、ELパ
ネル101に回路基板110を接続することによって構
成されている。
面図である図15に示すように、基材103の上に陽
極、すなわちアノード109bを複数本、間隔を開けて
互いに平行に形成し、さらにそれらのアノード109b
の間に絶縁膜111を形成し、その上に有機エレクトロ
ルミネッセンス発光層102を形成し、さらにその上に
陰極、すなわちカソード109aを形成することによっ
て作製されている。
に、複数本が間隔を開けて互いに平行に並べられて全体
としてストライプ状に形成されている。また、カソード
109aは、同じく複数本が間隔を開けて互いに平行に
且つアノード109bとほぼ直交するように並べられて
全体としてストライプ状に形成されている。また、有機
エレクトロルミネッセンス発光層102は、図14にお
けるII−II線に従った断面図である図16からも分
かるように、カソード109aとほぼ同じ位置に形成さ
れている。
2は、周知の通り、それを挟む電極に所定の電圧を印加
したときに固有の色で発光する物質であり、本実施形態
では、例えば、赤で発色するもの、緑で発色するもの、
青で発色するものの3種類を互いに隣り合わせに配列さ
せて1つのユニットとし、このユニットをアノード10
9bの延在方向、すなわちアノード109bの長手方向
へ互いに平行に並べてある。
ルミネッセンス発光層102を挟んで、アノード109
bとカソード109aとが互いに交差する1つずつの領
域が、それぞれ、1つずつの表示ドットを形成し、それ
ら3つの表示ドットが集まって1つの画素が形成され
る。そして、この画素が平面内でマトリクス状に配列す
ることにより、文字、数字、図形等といった像を表示す
るための表示領域が形成される。
部に駆動用IC119aがACF120によって実装さ
れ、左側の辺端部に駆動用IC119bがACF120
によって実装されている。駆動用IC119aの入力用
バンプは基材103の辺端部に形成した外部接続端子1
21aにつながり、駆動用IC119aの出力用バンプ
は基材103上に形成した配線122aを介してカソー
ド109aにつながっている。他方、駆動用IC119
bの入力用バンプは基材103上に形成した外部接続端
子121bにつながり、駆動用IC119bの出力用バ
ンプは基材103上に形成した配線122bを介してア
ノード109bにつながっている。
10と同様に、出力側第1端子4a及び出力側第2端子
4bを有する。但し、図1の回路基板10の場合には、
第1端子4aが回路基板10の表側に形成され、第2端
子4bが回路基板10の裏側に形成されていたが、図1
4の回路基板110の場合には、第1端子4a及び第2
端子4bの両方が回路基板110の裏側に形成されてい
る。
1部品30を有し、第2領域A2の中に第2部品36を
有し、さらに第2領域A2を含むように帯状領域A3を
有することは、図1に示した回路基板10と同じであ
る。第2部品36は、例えば、電源IC、電源LSIに
よって構成される。
ス装置100は以上のように構成されているので、有機
エレクトロルミネッセンス発光層102に印加される電
圧を表示ドットごとに制御することにより、希望する座
標位置を希望する色で発光させる。この発光により、加
法混色の原理に従って文字、数字、図形等といった像が
表示領域内に希望する色で表示される。
ては、回路基板の形状及び回路基板上の部品配列として
1つの例のみを示したが、回路基板の形状等は特許請求
の範囲に記載した発明の範囲内で様々に改変できる。
は、表示手段として液晶パネル及びELパネルを用いた
表示装置の例を示したが、表示手段は液晶パネルやEL
パネルに限られず、CRTディスプレイ、プラズマディ
スプレイ、FED(Field Emission Display)等であっ
てもよい。
されるものではなく、本発明の要旨の範囲内、または、
特許請求の範囲の均等範囲内で、各種の変形実施が可能
である。
図である。
平面図である。
る。
後の状態を示す断面図である。
トした後の状態を示す断面図である。
装した後の状態を示す断面図である。
を示す工程図である。
圧着工程を示す平面図である。
る。
リフロー処理における温度プロファイルを示すグラフで
ある。
る。
ACF貼付け工程を示す図である。
晶装置を分解状態で示す斜視図である。
エレクトロルミネッセンス装置を示す平面図である。
ッセンス装置の断面構造を示す断面図である。
ミネッセンス装置の断面構造を示す断面図である。
仮圧着工程を示す側面断面図である。
装置) 101 ELパネル(表示手段) A1 第1領域 A2 第2領域 A3 帯状領域
Claims (16)
- 【請求項1】 回路基板において、 基板と、 はんだ接続によって前記基板上に実装された第1部品
と、 異方性導電膜を介して前記基板上に実装された第2部品
と、 前記第2部品を含んで帯状に延びると共に前記第1部品
は含まない帯状領域とを有することを特徴とする回路基
板。 - 【請求項2】 請求項1において、 前記第1部品は受動素子又は機構部品であり、前記第2
部品は半導体装置であることを特徴とする回路基板。 - 【請求項3】 請求項1または請求項2において、 前記帯状領域は、前記第2部品を実装する際に用いる熱
圧着ヘッドの加圧面よりも広いことを特徴とする回路基
板。 - 【請求項4】 請求項1から請求項3の少なくともいず
れか1つにおいて、前記帯状領域の外側にアラインメン
トマークを設けることを特徴とする回路基板。 - 【請求項5】 請求項1から請求項4の少なくともいず
れか1つにおいて、前記はんだ接続はリフロー処理を含
むことを特徴とする回路基板。 - 【請求項6】 請求項1から請求項5の少なくともいず
れか1つにおいて、前記第1部品は複数設けられ、前記
帯状領域はそれら複数の第1部品の間に設けられること
を特徴とする回路基板。 - 【請求項7】 請求項6において、前記第2部品は電源
IC又は電源LSIであることを特徴とする回路基板。 - 【請求項8】 請求項1から請求項7の少なくともいず
れか1つにおいて、前記帯状領域は前記基板の一方の端
から他方の端にわたって設けられることを特徴とする回
路基板。 - 【請求項9】 請求項1から請求項8の少なくともいず
れか1つにおいて、前記帯状領域は直線状に延びること
を特徴とする回路基板。 - 【請求項10】 請求項1から請求項9の少なくともい
ずれか1つにおいて、前記帯状領域には配線パターンが
形成されることを特徴とする回路基板。 - 【請求項11】 請求項1から請求項10の少なくとも
いずれか1つにおいて、前記第2部品に相当する位置の
前記基板にダミー電極が形成されることを特徴とする回
路基板。 - 【請求項12】 請求項1から請求項11の少なくとも
いずれか1つに記載された構成の回路基板と、該回路基
板が接続される表示手段とを有することを特徴とする表
示装置。 - 【請求項13】 請求項12において、前記表示手段は
基板を備えた液晶装置によって構成され、前記回路基板
は前記基板に接続されることを特徴とする表示装置。 - 【請求項14】 請求項12又は請求項13において、
前記第1部品は複数設けられ、前記帯状領域はそれら複
数の第1部品の間に設けられ、さらに、前記第2部品は
電源IC、電源LSI、液晶駆動用IC又は液晶駆動用
LSIであることを特徴とする表示装置。 - 【請求項15】 第1部品をはんだ接続によって基板に
実装する工程と、 前記基板上の所定位置に異方性導電膜を配置する工程
と、 第2部品を前記異方性導電膜上に配置する工程と、 前記異方性導電膜を挟んで前記第2部品を前記基板に熱
圧着する工程とを有し、 前記基板上の所定位置に異方性導電膜を配置する工程
は、前記第1部品をはんだ接続によって基板に実装する
工程の後に行われることを特徴とする回路基板の製造方
法。 - 【請求項16】 請求項15において、前記第1部品を
はんだ接続によって前記基板に実装する前記工程は、リ
フロー処理を含むことを特徴とする回路基板の製造方
法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001381584A JP3767474B2 (ja) | 2001-01-15 | 2001-12-14 | 表示装置及びその製造方法 |
TW090132918A TW540256B (en) | 2001-01-15 | 2001-12-28 | Circuit board and method of manufacturing the same, and display apparatus |
US10/041,935 US20020131253A1 (en) | 2001-01-15 | 2002-01-07 | Circuit board and method of manufacturing the same, and display device |
CNB021017220A CN1235457C (zh) | 2001-01-15 | 2002-01-14 | 电路基片及其制造方法和显示装置 |
KR10-2002-0002000A KR100479299B1 (ko) | 2001-01-15 | 2002-01-14 | 표시 장치 및 회로 기판의 제조 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-6635 | 2001-01-15 | ||
JP2001006635 | 2001-01-15 | ||
JP2001381584A JP3767474B2 (ja) | 2001-01-15 | 2001-12-14 | 表示装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005339842A Division JP4093266B2 (ja) | 2001-01-15 | 2005-11-25 | 表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280702A true JP2002280702A (ja) | 2002-09-27 |
JP3767474B2 JP3767474B2 (ja) | 2006-04-19 |
Family
ID=26607713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001381584A Expired - Lifetime JP3767474B2 (ja) | 2001-01-15 | 2001-12-14 | 表示装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20020131253A1 (ja) |
JP (1) | JP3767474B2 (ja) |
KR (1) | KR100479299B1 (ja) |
CN (1) | CN1235457C (ja) |
TW (1) | TW540256B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003856A (ja) * | 2008-06-20 | 2010-01-07 | Panasonic Corp | 実装システム |
JP2010278097A (ja) * | 2009-05-27 | 2010-12-09 | Hitachi High-Technologies Corp | Acf貼付装置、フラットパネルディスプレイの製造装置およびフラットパネルディスプレイ |
US10188000B2 (en) | 2016-03-25 | 2019-01-22 | Murata Manufacturing Co., Ltd. | Component mounting board |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005516358A (ja) * | 2002-01-22 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ダミーエッジ電極を有するディスプレイ |
JP5096835B2 (ja) * | 2007-08-21 | 2012-12-12 | 株式会社日立ハイテクノロジーズ | Acf貼付け装置及びフラットパネルディスプレイの製造装置 |
USD745476S1 (en) * | 2012-10-19 | 2015-12-15 | Solumatics CVBA | Print board |
JP6128208B2 (ja) * | 2013-04-19 | 2017-05-17 | 株式会社村田製作所 | フレキシブル基板 |
USD769833S1 (en) * | 2014-08-29 | 2016-10-25 | Apple Inc. | Component for electronic device |
USD753073S1 (en) * | 2014-12-30 | 2016-04-05 | Altia Systems, Inc. | Printed circuit board |
USD804437S1 (en) * | 2016-09-30 | 2017-12-05 | Norton (Waterford) Limited | Circuit board |
CN207321622U (zh) * | 2017-06-06 | 2018-05-04 | 惠科股份有限公司 | 一种应用于显示面板的软性电路板和显示装置 |
USD852763S1 (en) * | 2017-08-31 | 2019-07-02 | ebm-papst Lanshut GmbH | Circuit board |
CN107864570A (zh) * | 2017-10-31 | 2018-03-30 | 惠州市华星光电技术有限公司 | 一种电路板及其制造方法、电子设备 |
USD864133S1 (en) * | 2018-10-17 | 2019-10-22 | KG Squared LLC | Circuit board |
USD915310S1 (en) * | 2019-02-12 | 2021-04-06 | Analog Devices, Inc. | Circuit board |
JP1730244S (ja) * | 2021-12-21 | 2022-11-21 | フレキシブルプリント基板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837077A (ja) * | 1994-07-25 | 1996-02-06 | Casio Comput Co Ltd | 異方導電性接着剤の転写方法およびその装置 |
WO1996008746A1 (fr) * | 1994-09-16 | 1996-03-21 | Seiko Epson Corporation | Affichage a cristaux liquides, sa structure de montage, et dispositif electronique |
JPH1154560A (ja) * | 1997-08-01 | 1999-02-26 | Seiko Epson Corp | Ic実装方法、液晶表示装置及び電子機器 |
JPH11163501A (ja) * | 1997-12-02 | 1999-06-18 | Rohm Co Ltd | 電子部品の実装方法、およびその方法によって製造された電子回路装置 |
JP2000101220A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 電子部品の実装方法およびそのシステム |
JP2000219864A (ja) * | 1998-11-25 | 2000-08-08 | Seiko Epson Corp | 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法 |
JP2000294894A (ja) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818699A (en) * | 1995-07-05 | 1998-10-06 | Kabushiki Kaisha Toshiba | Multi-chip module and production method thereof |
JPH09297318A (ja) * | 1996-03-06 | 1997-11-18 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法および電子機器 |
JP3082697B2 (ja) * | 1997-02-27 | 2000-08-28 | 日本電気株式会社 | 異方性導電フィルム貼付方法及び装置 |
JP3610787B2 (ja) * | 1998-03-24 | 2005-01-19 | セイコーエプソン株式会社 | 半導体チップの実装構造体、液晶装置及び電子機器 |
JP3624729B2 (ja) * | 1998-04-06 | 2005-03-02 | セイコーエプソン株式会社 | Icチップ、ic構造体、液晶装置及び電子機器 |
JPH11338367A (ja) * | 1998-05-29 | 1999-12-10 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP3543676B2 (ja) * | 1999-06-02 | 2004-07-14 | セイコーエプソン株式会社 | マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 |
JP2002076589A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | 電子装置及びその製造方法 |
-
2001
- 2001-12-14 JP JP2001381584A patent/JP3767474B2/ja not_active Expired - Lifetime
- 2001-12-28 TW TW090132918A patent/TW540256B/zh not_active IP Right Cessation
-
2002
- 2002-01-07 US US10/041,935 patent/US20020131253A1/en not_active Abandoned
- 2002-01-14 KR KR10-2002-0002000A patent/KR100479299B1/ko not_active IP Right Cessation
- 2002-01-14 CN CNB021017220A patent/CN1235457C/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837077A (ja) * | 1994-07-25 | 1996-02-06 | Casio Comput Co Ltd | 異方導電性接着剤の転写方法およびその装置 |
WO1996008746A1 (fr) * | 1994-09-16 | 1996-03-21 | Seiko Epson Corporation | Affichage a cristaux liquides, sa structure de montage, et dispositif electronique |
JPH1154560A (ja) * | 1997-08-01 | 1999-02-26 | Seiko Epson Corp | Ic実装方法、液晶表示装置及び電子機器 |
JPH11163501A (ja) * | 1997-12-02 | 1999-06-18 | Rohm Co Ltd | 電子部品の実装方法、およびその方法によって製造された電子回路装置 |
JP2000101220A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 電子部品の実装方法およびそのシステム |
JP2000219864A (ja) * | 1998-11-25 | 2000-08-08 | Seiko Epson Corp | 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法 |
JP2000294894A (ja) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003856A (ja) * | 2008-06-20 | 2010-01-07 | Panasonic Corp | 実装システム |
JP2010278097A (ja) * | 2009-05-27 | 2010-12-09 | Hitachi High-Technologies Corp | Acf貼付装置、フラットパネルディスプレイの製造装置およびフラットパネルディスプレイ |
US10188000B2 (en) | 2016-03-25 | 2019-01-22 | Murata Manufacturing Co., Ltd. | Component mounting board |
Also Published As
Publication number | Publication date |
---|---|
JP3767474B2 (ja) | 2006-04-19 |
US20020131253A1 (en) | 2002-09-19 |
TW540256B (en) | 2003-07-01 |
KR20020061520A (ko) | 2002-07-24 |
CN1235457C (zh) | 2006-01-04 |
CN1366447A (zh) | 2002-08-28 |
KR100479299B1 (ko) | 2005-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3767474B2 (ja) | 表示装置及びその製造方法 | |
TWI443804B (zh) | 光源裝置及具有光源裝置的液晶顯示器 | |
US6853092B2 (en) | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device | |
US8497432B2 (en) | Electronic component mounting structure | |
US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
US20060038298A1 (en) | Tape circuit substrate, semiconductor chip package including the same, and liquid crystal display device including the semiconductor chip package | |
WO2016088461A1 (ja) | 電子機器 | |
TW526351B (en) | Manufacturing method of flat panel display device | |
JP4093266B2 (ja) | 表示装置の製造方法 | |
JP3543676B2 (ja) | マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 | |
CN103972201A (zh) | 封装结构与显示模组 | |
JPH10209581A (ja) | プリント配線板、液晶表示装置及び電子機器 | |
JP2008108987A (ja) | 半導体装置並びにこれを用いた表示装置及び電子機器 | |
KR20200080617A (ko) | 표시 장치 및 이의 제조 방법 | |
JP2008112911A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
KR20080053593A (ko) | 표시 패널 및 그 제조 방법 | |
JP2001125499A (ja) | El表示装置 | |
JP3720524B2 (ja) | 電極間の接続方法 | |
JP3900249B2 (ja) | 配線基板の接続方法、電気光学装置及びその製造方法並びに電子機器 | |
KR100708685B1 (ko) | 평판표시장치용 테이프 기판 및 이를 구비한 평판표시장치 | |
JP2002314239A (ja) | 電子部品の実装方法、マスキング部材及び電気光学装置の製造方法 | |
JP2013080877A (ja) | Fpdモジュール組立装置 | |
JP2001291738A (ja) | テープキャリアパッケージ、及びこれを用いる平面表示装置の製造方法 | |
JP2004186472A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
JP2008216466A (ja) | 表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3767474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |