JP2000101220A - 電子部品の実装方法およびそのシステム - Google Patents
電子部品の実装方法およびそのシステムInfo
- Publication number
- JP2000101220A JP2000101220A JP10268453A JP26845398A JP2000101220A JP 2000101220 A JP2000101220 A JP 2000101220A JP 10268453 A JP10268453 A JP 10268453A JP 26845398 A JP26845398 A JP 26845398A JP 2000101220 A JP2000101220 A JP 2000101220A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- anisotropic conductive
- separator
- circuit board
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【課題】回路基板に対して、異方性導電フィルムを用い
てフリップチップ接続される電子部品の実装方法および
そのシステムを提供する。 【解決手段】回路基板6上に、パッケージ部品7やチッ
プ部品8等の電子部品をはんだ付け実装するはんだ付け
実装工程と、回路基板上の所望の位置にセパレータ4有
する異方性導電フィルムを加圧して貼付けする異方性導
電フィルム貼付工程と、変形若しくは変位可能な部材1
で粘着テープ3を押さえながら該部材と前記回路基板と
を相対的に移動させて前記貼付けされた異方性導電フィ
ルムのセパレータを前記粘着テープに転写して剥離する
セパレータ剥離工程と、前記セパレータが剥離された異
方性導電フィルム上に半導体チップを加圧して加熱する
ことにより異方性導電フィルムを硬化させて半導体チッ
プをフリップチップ接続実装するフリップチップ接続実
装工程とを有することを特徴とする電子部品の実装方法
である。
てフリップチップ接続される電子部品の実装方法および
そのシステムを提供する。 【解決手段】回路基板6上に、パッケージ部品7やチッ
プ部品8等の電子部品をはんだ付け実装するはんだ付け
実装工程と、回路基板上の所望の位置にセパレータ4有
する異方性導電フィルムを加圧して貼付けする異方性導
電フィルム貼付工程と、変形若しくは変位可能な部材1
で粘着テープ3を押さえながら該部材と前記回路基板と
を相対的に移動させて前記貼付けされた異方性導電フィ
ルムのセパレータを前記粘着テープに転写して剥離する
セパレータ剥離工程と、前記セパレータが剥離された異
方性導電フィルム上に半導体チップを加圧して加熱する
ことにより異方性導電フィルムを硬化させて半導体チッ
プをフリップチップ接続実装するフリップチップ接続実
装工程とを有することを特徴とする電子部品の実装方法
である。
Description
【0001】
【発明の属する技術分野】本発明は、回路基板に対し
て、異方性導電フィルムを用いてフリップチップ接続さ
れるマイコン、CPU、ASIC(Application Specif
ic Integrated Cicuit:特定用途向けIC)、チップセ
ット等の半導体チップの外、該半導体チップの周辺に、
DC−DCコンバータ、スイッチレギュレータ、SRA
M等のRAM、ROM等のパッケージ部品や抵抗やコン
デンサ等のチップ部品を高密度に実装した実装構造体を
製造するための電子部品の実装方法およびそのシステム
に関する。
て、異方性導電フィルムを用いてフリップチップ接続さ
れるマイコン、CPU、ASIC(Application Specif
ic Integrated Cicuit:特定用途向けIC)、チップセ
ット等の半導体チップの外、該半導体チップの周辺に、
DC−DCコンバータ、スイッチレギュレータ、SRA
M等のRAM、ROM等のパッケージ部品や抵抗やコン
デンサ等のチップ部品を高密度に実装した実装構造体を
製造するための電子部品の実装方法およびそのシステム
に関する。
【0002】
【従来の技術】従来、異方性導電フィルムは液晶ディス
プレイなどの半導体チップの接続方法として、半導体チ
ップをガラス基板に直接フェースダウンで電気的に接続
するフリップチップ接続方法に用いられている。一般的
にこのフリップチップ接続方法は、まず、半導体チップ
を搭載するガラス基板の位置に予め異方性導電フィルム
を仮圧着し、前記異方性導電フィルム上に半導体チップ
を搭載、加圧、加熱し、半導体チップとガラス基板を電
気的に接続させるものである。このように、異方性導電
フィルムは、セパレータと呼ばれる層間紙で異方性導電
フィルムの接着面の保護を行っており、半導体チップの
接続時は、前記セパレータを異方性導電フィルムから剥
がす工程が必要である。その一例として例えば、特開平
06−243726号公報に開示されている方法があ
る。通常、液晶ディスプレイのガラス基板上は、同サイ
ズの半導体チップのみを実装するため、上記セパレータ
剥離装置はほぼ同サイズのセパレータを剥がす機構であ
る。また、ガラス基板上の実装部品はほぼ同サイズの半
導体チップだけであり、チップ部品やパッケージ部品な
どが実装されないものであった。
プレイなどの半導体チップの接続方法として、半導体チ
ップをガラス基板に直接フェースダウンで電気的に接続
するフリップチップ接続方法に用いられている。一般的
にこのフリップチップ接続方法は、まず、半導体チップ
を搭載するガラス基板の位置に予め異方性導電フィルム
を仮圧着し、前記異方性導電フィルム上に半導体チップ
を搭載、加圧、加熱し、半導体チップとガラス基板を電
気的に接続させるものである。このように、異方性導電
フィルムは、セパレータと呼ばれる層間紙で異方性導電
フィルムの接着面の保護を行っており、半導体チップの
接続時は、前記セパレータを異方性導電フィルムから剥
がす工程が必要である。その一例として例えば、特開平
06−243726号公報に開示されている方法があ
る。通常、液晶ディスプレイのガラス基板上は、同サイ
ズの半導体チップのみを実装するため、上記セパレータ
剥離装置はほぼ同サイズのセパレータを剥がす機構であ
る。また、ガラス基板上の実装部品はほぼ同サイズの半
導体チップだけであり、チップ部品やパッケージ部品な
どが実装されないものであった。
【0003】
【発明が解決しようとする課題】一方、携帯電話やパソ
コンやデジタルカメラなどの小形の製品を製造するため
には、回路基板に対して、異方性導電フィルムを用いて
フリップチップ接続されるマイコン、CPU、ASIC
(Application Specific Integrated Cicuit:特定用途
向けIC)、チップセット等の半導体チップの外、該半
導体チップの周辺に、DC−DCコンバータ、スイッチ
レギュレータ、SRAM等のRAM、ROM等のパッケ
ージ部品や抵抗やコンデンサ等のチップ部品を高密度に
実装した実装構造体を製造する必要が生じる。このよう
に、回路基板に対して、異方性導電フィルムを用いてフ
リップチップ接続される半導体チップの外、該半導体チ
ップの周辺に、パッケージ部品や抵抗やチップ部品を高
密度に実装した実装構造体を製造する際、先に回路基板
に対してパッケージ部品やチップ部品などをはんだ付け
実装する必要がある。しかしながら、従来技術において
は、先に回路基板に対してパッケージ部品やチップ部品
などをはんだ付け実装したものに対して、半導体チップ
を上記パッケージ部品やチップ部品の周辺に高密度に異
方性導電フィルムを用いてフリップチップ接続実装する
点について十分考慮されていなかった。
コンやデジタルカメラなどの小形の製品を製造するため
には、回路基板に対して、異方性導電フィルムを用いて
フリップチップ接続されるマイコン、CPU、ASIC
(Application Specific Integrated Cicuit:特定用途
向けIC)、チップセット等の半導体チップの外、該半
導体チップの周辺に、DC−DCコンバータ、スイッチ
レギュレータ、SRAM等のRAM、ROM等のパッケ
ージ部品や抵抗やコンデンサ等のチップ部品を高密度に
実装した実装構造体を製造する必要が生じる。このよう
に、回路基板に対して、異方性導電フィルムを用いてフ
リップチップ接続される半導体チップの外、該半導体チ
ップの周辺に、パッケージ部品や抵抗やチップ部品を高
密度に実装した実装構造体を製造する際、先に回路基板
に対してパッケージ部品やチップ部品などをはんだ付け
実装する必要がある。しかしながら、従来技術において
は、先に回路基板に対してパッケージ部品やチップ部品
などをはんだ付け実装したものに対して、半導体チップ
を上記パッケージ部品やチップ部品の周辺に高密度に異
方性導電フィルムを用いてフリップチップ接続実装する
点について十分考慮されていなかった。
【0004】本発明の目的は、上記課題を解決すべく、
回路基板に対して、異方性導電フィルムを用いてフリッ
プチップ接続されるマイコン、CPU、ASIC、チッ
プセット等の半導体チップの外、該半導体チップの周辺
に、DC−DCコンバータ、スイッチレギュレータ、S
RAM等のRAM、ROM等のパッケージ部品や抵抗や
コンデンサ等のチップ部品を高密度に実装した実装構造
体を生産効率よく製造することができるようにした電子
部品の実装方法およびそのシステムを提供することにあ
る。
回路基板に対して、異方性導電フィルムを用いてフリッ
プチップ接続されるマイコン、CPU、ASIC、チッ
プセット等の半導体チップの外、該半導体チップの周辺
に、DC−DCコンバータ、スイッチレギュレータ、S
RAM等のRAM、ROM等のパッケージ部品や抵抗や
コンデンサ等のチップ部品を高密度に実装した実装構造
体を生産効率よく製造することができるようにした電子
部品の実装方法およびそのシステムを提供することにあ
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、回路基板上に、パッケージ部品やチップ
部品等の電子部品をはんだ付け実装するはんだ付け実装
工程と、該はんだ付け実装工程で電子部品をはんだ付け
した回路基板上の所望の位置にセパレータ有する異方性
導電フィルムを加圧して貼付けする異方性導電フィルム
貼付工程と、変形若しくは変位可能な部材で粘着テープ
を押さえながら該部材と前記回路基板とを相対的に移動
させて前記異方性導電フィルム貼付工程で貼付けされた
異方性導電フィルムのセパレータを前記粘着テープに転
写して剥離するセパレータ剥離工程と、前記異方性導電
フィルム貼付工程で貼付けられ、前記セパレータ剥離工
程でセパレータが剥離された異方性導電フィルム上に半
導体チップを加圧して加熱することにより異方性導電フ
ィルムを硬化させて半導体チップをフリップチップ接続
実装するフリップチップ接続実装工程とを有することを
特徴とする電子部品の実装方法である。また、本発明
は、回路基板上に、パッケージ部品やチップ部品等の電
子部品をはんだ付け実装するはんだ付け実装工程と、該
はんだ付け実装工程で電子部品をはんだ付けした回路基
板上の所望の位置にセパレータ有する異方性導電フィル
ムを加圧して貼付けする異方性導電フィルム貼付工程
と、前記はんだ付け実装工程ではんだ付け実装された電
子部品のほぼ高さ以上変形若しくは変位可能な部材で粘
着テープを押さえながら該部材と前記回路基板とを相対
的に移動させて前記異方性導電フィルム貼付工程で貼付
けされた異方性導電フィルムのセパレータを前記粘着テ
ープに転写して剥離するセパレータ剥離工程と、前記異
方性導電フィルム貼付工程で貼付けられ、前記セパレー
タ剥離工程でセパレータが剥離された異方性導電フィル
ム上に半導体チップを加圧して加熱することにより異方
性導電フィルムを硬化させて半導体チップをフリップチ
ップ接続実装するフリップチップ接続実装工程とを有す
ることを特徴とする電子部品の実装方法である。
に、本発明は、回路基板上に、パッケージ部品やチップ
部品等の電子部品をはんだ付け実装するはんだ付け実装
工程と、該はんだ付け実装工程で電子部品をはんだ付け
した回路基板上の所望の位置にセパレータ有する異方性
導電フィルムを加圧して貼付けする異方性導電フィルム
貼付工程と、変形若しくは変位可能な部材で粘着テープ
を押さえながら該部材と前記回路基板とを相対的に移動
させて前記異方性導電フィルム貼付工程で貼付けされた
異方性導電フィルムのセパレータを前記粘着テープに転
写して剥離するセパレータ剥離工程と、前記異方性導電
フィルム貼付工程で貼付けられ、前記セパレータ剥離工
程でセパレータが剥離された異方性導電フィルム上に半
導体チップを加圧して加熱することにより異方性導電フ
ィルムを硬化させて半導体チップをフリップチップ接続
実装するフリップチップ接続実装工程とを有することを
特徴とする電子部品の実装方法である。また、本発明
は、回路基板上に、パッケージ部品やチップ部品等の電
子部品をはんだ付け実装するはんだ付け実装工程と、該
はんだ付け実装工程で電子部品をはんだ付けした回路基
板上の所望の位置にセパレータ有する異方性導電フィル
ムを加圧して貼付けする異方性導電フィルム貼付工程
と、前記はんだ付け実装工程ではんだ付け実装された電
子部品のほぼ高さ以上変形若しくは変位可能な部材で粘
着テープを押さえながら該部材と前記回路基板とを相対
的に移動させて前記異方性導電フィルム貼付工程で貼付
けされた異方性導電フィルムのセパレータを前記粘着テ
ープに転写して剥離するセパレータ剥離工程と、前記異
方性導電フィルム貼付工程で貼付けられ、前記セパレー
タ剥離工程でセパレータが剥離された異方性導電フィル
ム上に半導体チップを加圧して加熱することにより異方
性導電フィルムを硬化させて半導体チップをフリップチ
ップ接続実装するフリップチップ接続実装工程とを有す
ることを特徴とする電子部品の実装方法である。
【0006】また、本発明は、回路基板上に、パッケー
ジ部品やチップ部品等の電子部品をはんだ付け実装する
はんだ付け実装工程と、該はんだ付け実装工程で電子部
品をはんだ付けした回路基板上の所望の位置にセパレー
タ有する異方性導電フィルムを加圧して貼付けする異方
性導電フィルム貼付工程と、前記はんだ付け実装工程で
はんだ付け実装された電子部品のほぼ高さ以上変形可能
な弾性体ローラで粘着テープを押さえながら該弾性体ロ
ーラと前記回路基板とを相対的に移動させて前記異方性
導電フィルム貼付工程で貼付けされた異方性導電フィル
ムのセパレータを前記粘着テープに転写して剥離するセ
パレータ剥離工程と、前記異方性導電フィルム貼付工程
で貼付けられ、前記セパレータ剥離工程でセパレータが
剥離された異方性導電フィルム上に半導体チップを加圧
して加熱することにより異方性導電フィルムを硬化させ
て半導体チップをフリップチップ接続実装するフリップ
チップ接続実装工程とを有することを特徴とする電子部
品の実装方法である。また、本発明は、回路基板上に、
パッケージ部品やチップ部品等の電子部品をはんだ付け
実装するはんだ付け実装工程と、該はんだ付け実装工程
で電子部品をはんだ付けした回路基板上の所望の位置に
セパレータ有する異方性導電フィルムを加圧して貼付け
する異方性導電フィルム貼付工程と、前記はんだ付け実
装工程ではんだ付け実装された電子部品のほぼ高さ以上
厚い弾性体層を硬質ロール芯の外周に設けた弾性体ロー
ラで粘着テープを押さえながら該弾性体ローラと前記回
路基板とを相対的に移動させて前記異方性導電フィルム
貼付工程で貼付けされた異方性導電フィルムのセパレー
タを前記粘着テープに転写して剥離するセパレータ剥離
工程と、前記異方性導電フィルム貼付工程で貼付けら
れ、前記セパレータ剥離工程でセパレータが剥離された
異方性導電フィルム上に半導体チップを加圧して加熱す
ることにより異方性導電フィルムを硬化させて半導体チ
ップをフリップチップ接続実装するフリップチップ接続
実装工程とを有することを特徴とする電子部品の実装方
法である。
ジ部品やチップ部品等の電子部品をはんだ付け実装する
はんだ付け実装工程と、該はんだ付け実装工程で電子部
品をはんだ付けした回路基板上の所望の位置にセパレー
タ有する異方性導電フィルムを加圧して貼付けする異方
性導電フィルム貼付工程と、前記はんだ付け実装工程で
はんだ付け実装された電子部品のほぼ高さ以上変形可能
な弾性体ローラで粘着テープを押さえながら該弾性体ロ
ーラと前記回路基板とを相対的に移動させて前記異方性
導電フィルム貼付工程で貼付けされた異方性導電フィル
ムのセパレータを前記粘着テープに転写して剥離するセ
パレータ剥離工程と、前記異方性導電フィルム貼付工程
で貼付けられ、前記セパレータ剥離工程でセパレータが
剥離された異方性導電フィルム上に半導体チップを加圧
して加熱することにより異方性導電フィルムを硬化させ
て半導体チップをフリップチップ接続実装するフリップ
チップ接続実装工程とを有することを特徴とする電子部
品の実装方法である。また、本発明は、回路基板上に、
パッケージ部品やチップ部品等の電子部品をはんだ付け
実装するはんだ付け実装工程と、該はんだ付け実装工程
で電子部品をはんだ付けした回路基板上の所望の位置に
セパレータ有する異方性導電フィルムを加圧して貼付け
する異方性導電フィルム貼付工程と、前記はんだ付け実
装工程ではんだ付け実装された電子部品のほぼ高さ以上
厚い弾性体層を硬質ロール芯の外周に設けた弾性体ロー
ラで粘着テープを押さえながら該弾性体ローラと前記回
路基板とを相対的に移動させて前記異方性導電フィルム
貼付工程で貼付けされた異方性導電フィルムのセパレー
タを前記粘着テープに転写して剥離するセパレータ剥離
工程と、前記異方性導電フィルム貼付工程で貼付けら
れ、前記セパレータ剥離工程でセパレータが剥離された
異方性導電フィルム上に半導体チップを加圧して加熱す
ることにより異方性導電フィルムを硬化させて半導体チ
ップをフリップチップ接続実装するフリップチップ接続
実装工程とを有することを特徴とする電子部品の実装方
法である。
【0007】また、本発明は、回路基板上に、パッケー
ジ部品やチップ部品等の電子部品をはんだ付け実装する
はんだ付け実装手段と、該はんだ付け実装手段で電子部
品をはんだ付けした回路基板上の所望の位置にセパレー
タ有する異方性導電フィルムを加圧して貼付けする異方
性導電フィルム貼付手段と、変形若しくは変位可能な部
材で粘着テープを押さえながら該部材と前記回路基板と
を相対的に移動させて前記異方性導電フィルム貼付手段
で貼付された異方性導電フィルムのセパレータを前記粘
着テープに転写して剥離するセパレータ剥離手段と、前
記異方性導電フィルム貼付手段で貼付けられ、前記セパ
レータ剥離手段でセパレータが剥離された異方性導電フ
ィルム上に半導体チップを加圧して加熱することにより
異方性導電フィルムを硬化させて半導体チップをフリッ
プチップ接続実装するフリップチップ接続実装手段とを
備えたことを特徴とする電子部品の実装システムであ
る。
ジ部品やチップ部品等の電子部品をはんだ付け実装する
はんだ付け実装手段と、該はんだ付け実装手段で電子部
品をはんだ付けした回路基板上の所望の位置にセパレー
タ有する異方性導電フィルムを加圧して貼付けする異方
性導電フィルム貼付手段と、変形若しくは変位可能な部
材で粘着テープを押さえながら該部材と前記回路基板と
を相対的に移動させて前記異方性導電フィルム貼付手段
で貼付された異方性導電フィルムのセパレータを前記粘
着テープに転写して剥離するセパレータ剥離手段と、前
記異方性導電フィルム貼付手段で貼付けられ、前記セパ
レータ剥離手段でセパレータが剥離された異方性導電フ
ィルム上に半導体チップを加圧して加熱することにより
異方性導電フィルムを硬化させて半導体チップをフリッ
プチップ接続実装するフリップチップ接続実装手段とを
備えたことを特徴とする電子部品の実装システムであ
る。
【0008】以上説明したように、前記構成によれば、
回路基板に対して、異方性導電フィルムを用いてフリッ
プチップ接続されるマイコン、CPU、ASIC(Appl
ication Specific Integrated Cicuit:特定用途向けI
C)、チップセット等の半導体チップの外、該半導体チ
ップの周辺に、DC−DCコンバータ、スイッチレギュ
レータ、SRAM等のRAM、ROM等のパッケージ部
品や抵抗やコンデンサ等のチップ部品を高密度に実装し
た実装構造体を生産効率よく製造することができ、その
結果、携帯電話や携帯端末やパソコンやデジタルカメラ
等の小形の製品を安価に製造することができる。
回路基板に対して、異方性導電フィルムを用いてフリッ
プチップ接続されるマイコン、CPU、ASIC(Appl
ication Specific Integrated Cicuit:特定用途向けI
C)、チップセット等の半導体チップの外、該半導体チ
ップの周辺に、DC−DCコンバータ、スイッチレギュ
レータ、SRAM等のRAM、ROM等のパッケージ部
品や抵抗やコンデンサ等のチップ部品を高密度に実装し
た実装構造体を生産効率よく製造することができ、その
結果、携帯電話や携帯端末やパソコンやデジタルカメラ
等の小形の製品を安価に製造することができる。
【0009】
【発明の実施の形態】本発明に係る半導体チップ、パッ
ケージ部品、およびチップ部品等の電子部品を回路基板
に実装する方法の実施の形態について、図面を用いて説
明する。本発明は、パッケージ部品7やチップ部品8を
回路基板6上にはんだ付け実装し、半導体チップ14を
回路基板6上にフリップチップ接続して直接実装するこ
とで高密度実装することで、回路基板6サイズを小さく
して、携帯電話やパソコンやデジタルカメラ等の製品の
小形化を実現するものである。即ち、本発明において
は、携帯電話やパソコンやデジタルカメラ等の製品の場
合、小形化を実現するために、回路基板6上に、マイコ
ン、CPU、ASIC(Application Specific Integra
ted Cicuit:特定用途向けIC)、チップセット等の半
導体チップ14の外、半導体チップ14の周辺に、DC
−DCコンバータ、スイッチレギュレータ、SRAM等
のRAM、ROM等のパッケージ部品7や抵抗やコンデ
ンサ等のチップ部品8を実装した高密度実装構造体を製
造する必要がある。
ケージ部品、およびチップ部品等の電子部品を回路基板
に実装する方法の実施の形態について、図面を用いて説
明する。本発明は、パッケージ部品7やチップ部品8を
回路基板6上にはんだ付け実装し、半導体チップ14を
回路基板6上にフリップチップ接続して直接実装するこ
とで高密度実装することで、回路基板6サイズを小さく
して、携帯電話やパソコンやデジタルカメラ等の製品の
小形化を実現するものである。即ち、本発明において
は、携帯電話やパソコンやデジタルカメラ等の製品の場
合、小形化を実現するために、回路基板6上に、マイコ
ン、CPU、ASIC(Application Specific Integra
ted Cicuit:特定用途向けIC)、チップセット等の半
導体チップ14の外、半導体チップ14の周辺に、DC
−DCコンバータ、スイッチレギュレータ、SRAM等
のRAM、ROM等のパッケージ部品7や抵抗やコンデ
ンサ等のチップ部品8を実装した高密度実装構造体を製
造する必要がある。
【0010】次に、このような高密度実装構造体を製造
するための、半導体チップ14、パッケージ部品7、お
よびチップ部品8等を回路基板6に高密度実装する方法
について、図3A、図3B、および図3Cを用いて説明
する。まず、図3Aに、ステップ1で示すように、ステ
ージ11a上に載置され、パッケージ部品7やチップ部
品8の端子またはリードが実装される回路基板6上の所
望の箇所(電極)にはんだ12を供給する。このはんだ
12の供給方法としては、例えばはんだ印刷方式を用い
る。次に、ステップ2で示すように、パッケージ部品7
やチップ部品8の端子またはリードを回路基板6上に搭
載する。次に、ステップ3で示すように、前記回路基板
6に対してリフロー等で熱を加えてはんだ12を溶融さ
せてリフローソルダリングを施すことによって、パッケ
ージ部品7やチップ部品8の端子またはリードを回路基
板6に形成された回路配線と接続する。
するための、半導体チップ14、パッケージ部品7、お
よびチップ部品8等を回路基板6に高密度実装する方法
について、図3A、図3B、および図3Cを用いて説明
する。まず、図3Aに、ステップ1で示すように、ステ
ージ11a上に載置され、パッケージ部品7やチップ部
品8の端子またはリードが実装される回路基板6上の所
望の箇所(電極)にはんだ12を供給する。このはんだ
12の供給方法としては、例えばはんだ印刷方式を用い
る。次に、ステップ2で示すように、パッケージ部品7
やチップ部品8の端子またはリードを回路基板6上に搭
載する。次に、ステップ3で示すように、前記回路基板
6に対してリフロー等で熱を加えてはんだ12を溶融さ
せてリフローソルダリングを施すことによって、パッケ
ージ部品7やチップ部品8の端子またはリードを回路基
板6に形成された回路配線と接続する。
【0011】次に、半導体チップ14を回路基板6上に
実装するフリップチップ接続を行う。 以上説明したよ
うに、高密度実装構造体を製造するために、パッケージ
部品7やチップ部品8を回路基板6に接続実装後、半導
体チップ14を回路基板6にフリップチップ接続実装す
るようにした。仮りに、回路基板6に対してパッケージ
部品7やチップ部品8を接続実装する前に、半導体チッ
プ14をフリップチップ接続実装しようとすると、回路
基板6上に半導体チップ14が搭載されているため、は
んだ12供給時のはんだ12印刷が難しく、また、特に
半導体チップ14の周辺に対するはんだ12印刷が困難
となり、半導体チップ14の周辺に密接させた高密度実
装が困難となる。そこで、前述したように、先に、パッ
ケージ部品7やチップ部品8を回路基板6に接続実装
し、その後、半導体チップ14を回路基板6にフリップ
チップ接続実装するようにした。
実装するフリップチップ接続を行う。 以上説明したよ
うに、高密度実装構造体を製造するために、パッケージ
部品7やチップ部品8を回路基板6に接続実装後、半導
体チップ14を回路基板6にフリップチップ接続実装す
るようにした。仮りに、回路基板6に対してパッケージ
部品7やチップ部品8を接続実装する前に、半導体チッ
プ14をフリップチップ接続実装しようとすると、回路
基板6上に半導体チップ14が搭載されているため、は
んだ12供給時のはんだ12印刷が難しく、また、特に
半導体チップ14の周辺に対するはんだ12印刷が困難
となり、半導体チップ14の周辺に密接させた高密度実
装が困難となる。そこで、前述したように、先に、パッ
ケージ部品7やチップ部品8を回路基板6に接続実装
し、その後、半導体チップ14を回路基板6にフリップ
チップ接続実装するようにした。
【0012】以下、上記フリップチップ接続について、
詳述する。まず、先に、パッケージ部品7やチップ部品
8を回路基板6に接続実装した状態で、図3Aに、ステ
ップ4で示すように、半導体チップ14を実装する回路
基板6上に、半導体チップ14の形状に相応した形状に
切断された異方性導電フィルム5をボンデングツール1
3を用いて貼付ける。即ち、半導体チップ14の形状に
相応した形状に切断された異方性導電フィルム5をボン
デングツール13に保持し、この異方性導電フィルム5
を保持したボンディングツール13を、ステージ11上
に載置された半導体チップ14を実装する回路基板6上
の所望の位置に搬送して持ち来たし、異方性導電フィル
ム5を回路基板6上の所望の位置に押し付けることによ
って異方性導電フィルム5が貼付けられることになる。
ところで、ステージ11a上に載置された回路基板6上
において、半導体チップ14を実装する箇所の異方性導
電フィルム5上には、異方性導電フィルム5を貼付ける
時に異方性導電フィルム5とボンディングツール13と
の接着を防ぐために、セパレータ4を有することにな
る。次に、パッケージ部品7やチップ部品8を回路基板
6に接続実装した状態で、図3Bに、ステップ5、6、
7で示すように、回路基板6上に複数貼付けられた異方
性導電フィルム5上からセパレータ4を一度に効率的に
剥がし、これらセパレータ4が剥がされた各々の異方性
導電フィルム5上に半導体チップ14をフリップチップ
接続を用いて搭載する。
詳述する。まず、先に、パッケージ部品7やチップ部品
8を回路基板6に接続実装した状態で、図3Aに、ステ
ップ4で示すように、半導体チップ14を実装する回路
基板6上に、半導体チップ14の形状に相応した形状に
切断された異方性導電フィルム5をボンデングツール1
3を用いて貼付ける。即ち、半導体チップ14の形状に
相応した形状に切断された異方性導電フィルム5をボン
デングツール13に保持し、この異方性導電フィルム5
を保持したボンディングツール13を、ステージ11上
に載置された半導体チップ14を実装する回路基板6上
の所望の位置に搬送して持ち来たし、異方性導電フィル
ム5を回路基板6上の所望の位置に押し付けることによ
って異方性導電フィルム5が貼付けられることになる。
ところで、ステージ11a上に載置された回路基板6上
において、半導体チップ14を実装する箇所の異方性導
電フィルム5上には、異方性導電フィルム5を貼付ける
時に異方性導電フィルム5とボンディングツール13と
の接着を防ぐために、セパレータ4を有することにな
る。次に、パッケージ部品7やチップ部品8を回路基板
6に接続実装した状態で、図3Bに、ステップ5、6、
7で示すように、回路基板6上に複数貼付けられた異方
性導電フィルム5上からセパレータ4を一度に効率的に
剥がし、これらセパレータ4が剥がされた各々の異方性
導電フィルム5上に半導体チップ14をフリップチップ
接続を用いて搭載する。
【0013】図1に本発明に係るセパレータ剥離装置の
一実施例の斜視図を示す。図2はA−A’断面図であ
る。図1、図2において、1は弾性体ローラ、1Aはロ
ール芯、1Bは弾性体層、2は補助ローラ、3は粘着テ
ープ、4はセパレータ、5は異方性導電フィルム、6は
回路基板、7はパッケージ部品、8はチップ部品、11
bはステージである。以下、図1、図2を用いて本発明
に係るセパレータ剥離装置の構造を説明し、次いで図3
Bを用いてセパレータ4の剥離方法を説明する。本発明
に係るセパレータ剥離装置は、長尺の弾性体ローラ1と
その左右にある長尺の補助ローラ2を有し、弾性体ロー
ラ1と補助ローラ2の直下に粘着テープ3を備え、パッ
ケージ部品7やチップ部品8を回路基板6に接続実装し
た状態で、長尺の弾性体ローラ1を下降させることで粘
着テープ3を回路基板6に押し当てることができる機構
を持つ。長尺の弾性体ローラ1はロール芯1Aに硬質の
材料を用い、そのロール芯1Aの外周に弾性体層1Bを
形成する。弾性体ローラ1のロール芯1Aの硬質の材質
には、プラスチック、アルミ、ステンレスが好ましい。
また、弾性体ローラ1のロール芯1Aの外周に形成する
弾性体層1Bには、ゴム、スポンジなどのクッション材
が好ましい。また、弾性体ローラ1のロール芯1Aに必
ずしも硬質の材質に限定せず、弾性体の材質を用いても
よい。但し、先に、パッケージ部品7やチップ部品8を
回路基板6に実装接続し、長尺の弾性体ローラ1とステ
ージ11bに載置された回路基板6とを相対的に走行
(移動)させるだけでパッケージ部品7の周辺に近接し
て貼付けられた複数の異方性導電フィルム5上からセパ
レータ4を剥がす関係で、図2に示すように、弾性体層
の厚さT1は、パッケージ部品7やチップ部品8などの
実装部品の高さT2より厚くする(T1>T2)必要が
ある。
一実施例の斜視図を示す。図2はA−A’断面図であ
る。図1、図2において、1は弾性体ローラ、1Aはロ
ール芯、1Bは弾性体層、2は補助ローラ、3は粘着テ
ープ、4はセパレータ、5は異方性導電フィルム、6は
回路基板、7はパッケージ部品、8はチップ部品、11
bはステージである。以下、図1、図2を用いて本発明
に係るセパレータ剥離装置の構造を説明し、次いで図3
Bを用いてセパレータ4の剥離方法を説明する。本発明
に係るセパレータ剥離装置は、長尺の弾性体ローラ1と
その左右にある長尺の補助ローラ2を有し、弾性体ロー
ラ1と補助ローラ2の直下に粘着テープ3を備え、パッ
ケージ部品7やチップ部品8を回路基板6に接続実装し
た状態で、長尺の弾性体ローラ1を下降させることで粘
着テープ3を回路基板6に押し当てることができる機構
を持つ。長尺の弾性体ローラ1はロール芯1Aに硬質の
材料を用い、そのロール芯1Aの外周に弾性体層1Bを
形成する。弾性体ローラ1のロール芯1Aの硬質の材質
には、プラスチック、アルミ、ステンレスが好ましい。
また、弾性体ローラ1のロール芯1Aの外周に形成する
弾性体層1Bには、ゴム、スポンジなどのクッション材
が好ましい。また、弾性体ローラ1のロール芯1Aに必
ずしも硬質の材質に限定せず、弾性体の材質を用いても
よい。但し、先に、パッケージ部品7やチップ部品8を
回路基板6に実装接続し、長尺の弾性体ローラ1とステ
ージ11bに載置された回路基板6とを相対的に走行
(移動)させるだけでパッケージ部品7の周辺に近接し
て貼付けられた複数の異方性導電フィルム5上からセパ
レータ4を剥がす関係で、図2に示すように、弾性体層
の厚さT1は、パッケージ部品7やチップ部品8などの
実装部品の高さT2より厚くする(T1>T2)必要が
ある。
【0014】なお、以上の説明では、パッケージ部品7
の周辺に近接して貼付けられた複数の異方性導電フィル
ム5上からセパレータ4を剥がすために、弾性体層1B
が変形し得る長尺の弾性体ローラ1で構成した場合につ
いて説明したが、この他、図4に示すように、例えばボ
ール状の部材20を溝22内に一列状に並べ、これら一
列状のボール部材20に対して大きく撓む薄板状部材2
1を当て、この薄板状部材21に対してばねや気体もし
くは液体等の圧力付与手段23で圧力を付与するように
構成したものでも使用することが可能となる。即ち、パ
ッケージ部品7やチップ部品8などの実装部品の高さT
2に倣ってボール状部材20が大きく変位することがで
きればよい。回路基板6上は、図1、図2、および図3
Bに示すように、予め実装されたパッケージ部品7やチ
ップ部品8などの実装部品と、仮圧着された異方性導電
フィルム5とが密接して混載しているため、回路基板6
の上面において実装部品の高さT2の部品高低差が生じ
ていることになる。
の周辺に近接して貼付けられた複数の異方性導電フィル
ム5上からセパレータ4を剥がすために、弾性体層1B
が変形し得る長尺の弾性体ローラ1で構成した場合につ
いて説明したが、この他、図4に示すように、例えばボ
ール状の部材20を溝22内に一列状に並べ、これら一
列状のボール部材20に対して大きく撓む薄板状部材2
1を当て、この薄板状部材21に対してばねや気体もし
くは液体等の圧力付与手段23で圧力を付与するように
構成したものでも使用することが可能となる。即ち、パ
ッケージ部品7やチップ部品8などの実装部品の高さT
2に倣ってボール状部材20が大きく変位することがで
きればよい。回路基板6上は、図1、図2、および図3
Bに示すように、予め実装されたパッケージ部品7やチ
ップ部品8などの実装部品と、仮圧着された異方性導電
フィルム5とが密接して混載しているため、回路基板6
の上面において実装部品の高さT2の部品高低差が生じ
ていることになる。
【0015】本発明に係るセパレータ剥離装置は、弾性
体ローラ1を上記回路基板6に押し当てた際、図2に示
すように、弾性体ローラ1の弾性体層1Bが実装部品の
高さT2に倣って変形し、弾性体ローラ1の弾性体層1
Bが回路基板6上にならうことになる。弾性体ローラ1
の直下に予め備えられていた粘着テープ3は、弾性体ロ
ーラ1が回路基板6上面と接触することで、粘着テープ
3も回路基板6の上面と接触することになる。そこで、
弾性体ローラ1で回路基板6上面に押し当てられた粘着
テープ3が、実装部品の高さT2より薄い異方性導電フ
ィルム5にも接触し、異方性導電フィルム5の表面に有
するセパレータ4を粘着テープ3に転写することができ
る。ところで、図3Bに示すように、セパレータ剥離装
置には、粘着テープ3をリール形状で供給できる機構9
と、更にセパレータ4が転写された粘着テープ3もリー
ル形状に回収する機構10とを備え付けている。従っ
て、粘着テープ3は、供給機構9から補助ローラ2を経
由して弾性体ローラ1が位置する箇所に供給され、該箇
所でセパレータ4を転写した粘着テープ3は、補助ロー
ラ2を経由して回収機構10で回収されることになる。
体ローラ1を上記回路基板6に押し当てた際、図2に示
すように、弾性体ローラ1の弾性体層1Bが実装部品の
高さT2に倣って変形し、弾性体ローラ1の弾性体層1
Bが回路基板6上にならうことになる。弾性体ローラ1
の直下に予め備えられていた粘着テープ3は、弾性体ロ
ーラ1が回路基板6上面と接触することで、粘着テープ
3も回路基板6の上面と接触することになる。そこで、
弾性体ローラ1で回路基板6上面に押し当てられた粘着
テープ3が、実装部品の高さT2より薄い異方性導電フ
ィルム5にも接触し、異方性導電フィルム5の表面に有
するセパレータ4を粘着テープ3に転写することができ
る。ところで、図3Bに示すように、セパレータ剥離装
置には、粘着テープ3をリール形状で供給できる機構9
と、更にセパレータ4が転写された粘着テープ3もリー
ル形状に回収する機構10とを備え付けている。従っ
て、粘着テープ3は、供給機構9から補助ローラ2を経
由して弾性体ローラ1が位置する箇所に供給され、該箇
所でセパレータ4を転写した粘着テープ3は、補助ロー
ラ2を経由して回収機構10で回収されることになる。
【0016】ところで、粘着テープ3の幅は、回路基板
6のサイズに合わせるのが好ましいが、必ずしも回路基
板6のサイズに合わせる必要はない。要するに、粘着テ
ープ3の幅を回路基板6のサイズより狭くしても、弾性
体ローラ1によって粘着テープ3が、回路基板6上に貼
付けられた複数の異方性導電フィルム5上を狙って、該
複数の異方性導電フィルム5に押し当てられればよい。
次に、図3Bを用いて、本発明に係るセパレータ4の剥
離方法の手順を説明する。9は、粘着テープ供給リール
等から構成された供給機構、10は、粘着テープ巻き取
りリール等から構成された回収機構である。まず、パッ
ケージ部品7とチップ部品8が予め実装され、更に表面
にセパレータ4を有する複数の異方性導電フィルム5が
仮圧着された回路基板6を、ステージ11b上に載置し
て、弾性体ローラ1の下側に搬送し、供給機構9と回収
機構10とを回転駆動させて粘着テープ3を弾性体ロー
ラ1と補助ローラ2の直下に送り出す(ステップ5)。
6のサイズに合わせるのが好ましいが、必ずしも回路基
板6のサイズに合わせる必要はない。要するに、粘着テ
ープ3の幅を回路基板6のサイズより狭くしても、弾性
体ローラ1によって粘着テープ3が、回路基板6上に貼
付けられた複数の異方性導電フィルム5上を狙って、該
複数の異方性導電フィルム5に押し当てられればよい。
次に、図3Bを用いて、本発明に係るセパレータ4の剥
離方法の手順を説明する。9は、粘着テープ供給リール
等から構成された供給機構、10は、粘着テープ巻き取
りリール等から構成された回収機構である。まず、パッ
ケージ部品7とチップ部品8が予め実装され、更に表面
にセパレータ4を有する複数の異方性導電フィルム5が
仮圧着された回路基板6を、ステージ11b上に載置し
て、弾性体ローラ1の下側に搬送し、供給機構9と回収
機構10とを回転駆動させて粘着テープ3を弾性体ロー
ラ1と補助ローラ2の直下に送り出す(ステップ5)。
【0017】次に、粘着テープ3を押さえながら弾性体
ローラ1を下降させて、粘着テープ3と回路基板6の始
端部を接触させ、一定の力で回路基板6を押しつけなが
ら粘着テープ3の長手方向にステージ11bを動かし回
路基板6を移動(走行)させ、回路基板6の移動と同時
に供給機構9と回収機構10とによる弾性体ローラ1の
直下における粘着テープの移動速度が回路基板6の移動
速度と同じ速度になるように制御する(ステップ6)。
その結果、長尺の弾性体ローラ1の弾性体層1Bが実装
部品7、8、5の高さT2に倣って変形することによ
り、回路基板6上の複数箇所にある異方性導電フィルム
5のセパレータ4が、粘着テープ3の粘着力が仮圧着し
た異方性導電フィルム5の接着力より大きいために異方
性導電フィルム5から剥がされて粘着テープ3に全て転
写されることになる(ステップ7)。以上説明したセパ
レータ剥離工程(ステップ5、6、7)によれば、弾性
体層1Bが実装部品7、8、5の高さT2に倣って変形
する長尺の弾性体ローラ1と粘着テープ3とを用いて、
異方性導電フィルム5の周辺にパッケージ部品7やチッ
プ部品8が密接して実装された回路基板6に対して相対
的に移動(走行)させることにより、半導体チップ14
のフリップチップ接続の一工程である異方性導電フィル
ム5のセパレータ4の剥離を短時間で多数剥がすこと
で、セパレータ剥離工程時間を大幅に短縮し、フリップ
チップ接続の生産効率を向上させることができる。
ローラ1を下降させて、粘着テープ3と回路基板6の始
端部を接触させ、一定の力で回路基板6を押しつけなが
ら粘着テープ3の長手方向にステージ11bを動かし回
路基板6を移動(走行)させ、回路基板6の移動と同時
に供給機構9と回収機構10とによる弾性体ローラ1の
直下における粘着テープの移動速度が回路基板6の移動
速度と同じ速度になるように制御する(ステップ6)。
その結果、長尺の弾性体ローラ1の弾性体層1Bが実装
部品7、8、5の高さT2に倣って変形することによ
り、回路基板6上の複数箇所にある異方性導電フィルム
5のセパレータ4が、粘着テープ3の粘着力が仮圧着し
た異方性導電フィルム5の接着力より大きいために異方
性導電フィルム5から剥がされて粘着テープ3に全て転
写されることになる(ステップ7)。以上説明したセパ
レータ剥離工程(ステップ5、6、7)によれば、弾性
体層1Bが実装部品7、8、5の高さT2に倣って変形
する長尺の弾性体ローラ1と粘着テープ3とを用いて、
異方性導電フィルム5の周辺にパッケージ部品7やチッ
プ部品8が密接して実装された回路基板6に対して相対
的に移動(走行)させることにより、半導体チップ14
のフリップチップ接続の一工程である異方性導電フィル
ム5のセパレータ4の剥離を短時間で多数剥がすこと
で、セパレータ剥離工程時間を大幅に短縮し、フリップ
チップ接続の生産効率を向上させることができる。
【0018】次に、セパレータ4が剥がされた複数の異
方性導電フィルムを有する回路基板6は、図3Cに示す
ように、半導体チップ14を搭載する装置におけるステ
ージ11c上に搬送される。次に、ボンディングツール
13で各半導体チップ14を各異方性導電フィルム5上
から押しあて、各半導体チップ14を加圧し、加熱し、
異方性導電フィルム5を硬化させ、回路基板6と各半導
体チップ14とを接続実装させる(ステップ8)。以上
説明したように、回路基板6に対して、異方性導電フィ
ルム5を用いてフリップチップ接続される半導体チップ
14と、該半導体チップ14の周辺にパッケージ部品7
やチップ部品8とを高密度に実装した実装構造体を効率
よく製造することができる(ステップ9)。
方性導電フィルムを有する回路基板6は、図3Cに示す
ように、半導体チップ14を搭載する装置におけるステ
ージ11c上に搬送される。次に、ボンディングツール
13で各半導体チップ14を各異方性導電フィルム5上
から押しあて、各半導体チップ14を加圧し、加熱し、
異方性導電フィルム5を硬化させ、回路基板6と各半導
体チップ14とを接続実装させる(ステップ8)。以上
説明したように、回路基板6に対して、異方性導電フィ
ルム5を用いてフリップチップ接続される半導体チップ
14と、該半導体チップ14の周辺にパッケージ部品7
やチップ部品8とを高密度に実装した実装構造体を効率
よく製造することができる(ステップ9)。
【0019】
【発明の効果】本発明によれば、回路基板に対して、異
方性導電フィルムを用いてフリップチップ接続されるマ
イコン、CPU、ASIC(Application Specific Int
egrated Cicuit:特定用途向けIC)、チップセット等
の半導体チップの外、該半導体チップの周辺に、DC−
DCコンバータ、スイッチレギュレータ、SRAM等の
RAM、ROM等のパッケージ部品や抵抗やコンデンサ
等のチップ部品を高密度に実装した実装構造体を生産効
率よく製造することができ、その結果、携帯電話や携帯
端末やパソコンやデジタルカメラ等の小形の製品を安価
に製造することができる効果を奏する。
方性導電フィルムを用いてフリップチップ接続されるマ
イコン、CPU、ASIC(Application Specific Int
egrated Cicuit:特定用途向けIC)、チップセット等
の半導体チップの外、該半導体チップの周辺に、DC−
DCコンバータ、スイッチレギュレータ、SRAM等の
RAM、ROM等のパッケージ部品や抵抗やコンデンサ
等のチップ部品を高密度に実装した実装構造体を生産効
率よく製造することができ、その結果、携帯電話や携帯
端末やパソコンやデジタルカメラ等の小形の製品を安価
に製造することができる効果を奏する。
【図1】本発明に係るセパレータ剥離装置の一実施例を
示す斜視図である。
示す斜視図である。
【図2】図1のA−A’矢視断面図である。
【図3A】本発明に係る電子部品の実装方法の一実施の
形態であるパッケージ部品やチップ部品の実装工程およ
び異方性導電フィルムの貼付け工程を示す工程図であ
る。
形態であるパッケージ部品やチップ部品の実装工程およ
び異方性導電フィルムの貼付け工程を示す工程図であ
る。
【図3B】本発明に係る電子部品の実装方法の一実施の
形態であるセパレータ剥離工程を示す工程図である。
形態であるセパレータ剥離工程を示す工程図である。
【図3C】本発明に係る電子部品の実装方法の一実施の
形態である半導体チップ実装工程を示す工程図である。
形態である半導体チップ実装工程を示す工程図である。
【図4】図1および図2に示す弾性体ローラに代わる他
の変形例を示す図である。
の変形例を示す図である。
1…弾性体ローラ、1A…ロール芯、1B…弾性体層、
2…補助ローラ、3…粘着テープ、4…セパレータ、5
…異方性導電フィルム、6…回路基板、7…パッケージ
部品、8…チップ部品、9…供給機構、10…回収機
構、11a、11b、11c…ステージ、12…はん
だ、13…ボンディングツール、14…半導体チップ、
20…ボール状部材、21…薄板状部材、22…溝、2
3…圧力付与手段、T1…弾性体層1Bの厚さ、T2…
実装部品の高さ。
2…補助ローラ、3…粘着テープ、4…セパレータ、5
…異方性導電フィルム、6…回路基板、7…パッケージ
部品、8…チップ部品、9…供給機構、10…回収機
構、11a、11b、11c…ステージ、12…はん
だ、13…ボンディングツール、14…半導体チップ、
20…ボール状部材、21…薄板状部材、22…溝、2
3…圧力付与手段、T1…弾性体層1Bの厚さ、T2…
実装部品の高さ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 植田 希絵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 天野 泰雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 八矢 登志広 茨城県ひたちなか市稲田1410番地 株式会 社日立製作所映像情報メディア事業部内 Fターム(参考) 5E313 AA03 AA04 CC05 EE22 FG05 FG10 5E319 AA03 AB01 AB06 BB16 CC22 CC61 CD26 GG01
Claims (5)
- 【請求項1】回路基板上に、パッケージ部品やチップ部
品等の電子部品をはんだ付け実装するはんだ付け実装工
程と、 該はんだ付け実装工程で電子部品をはんだ付けした回路
基板上の所望の位置にセパレータ有する異方性導電フィ
ルムを加圧して貼付けする異方性導電フィルム貼付工程
と、 変形若しくは変位可能な部材で粘着テープを押さえなが
ら該部材と前記回路基板とを相対的に移動させて前記異
方性導電フィルム貼付工程で貼付けされた異方性導電フ
ィルムのセパレータを前記粘着テープに転写して剥離す
るセパレータ剥離工程と、 前記異方性導電フィルム貼付工程で貼付けられ、前記セ
パレータ剥離工程でセパレータが剥離された異方性導電
フィルム上に半導体チップを加圧して加熱することによ
り異方性導電フィルムを硬化させて半導体チップをフリ
ップチップ接続実装するフリップチップ接続実装工程と
を有することを特徴とする電子部品の実装方法。 - 【請求項2】回路基板上に、パッケージ部品やチップ部
品等の電子部品をはんだ付け実装するはんだ付け実装工
程と、 該はんだ付け実装工程で電子部品をはんだ付けした回路
基板上の所望の位置にセパレータ有する異方性導電フィ
ルムを加圧して貼付けする異方性導電フィルム貼付工程
と、 前記はんだ付け実装工程ではんだ付け実装された電子部
品のほぼ高さ以上変形若しくは変位可能な部材で粘着テ
ープを押さえながら該部材と前記回路基板とを相対的に
移動させて前記異方性導電フィルム貼付工程で貼付けさ
れた異方性導電フィルムのセパレータを前記粘着テープ
に転写して剥離するセパレータ剥離工程と、 前記異方性導電フィルム貼付工程で貼付けられ、前記セ
パレータ剥離工程でセパレータが剥離された異方性導電
フィルム上に半導体チップを加圧して加熱することによ
り異方性導電フィルムを硬化させて半導体チップをフリ
ップチップ接続実装するフリップチップ接続実装工程と
を有することを特徴とする電子部品の実装方法。 - 【請求項3】回路基板上に、パッケージ部品やチップ部
品等の電子部品をはんだ付け実装するはんだ付け実装工
程と、 該はんだ付け実装工程で電子部品をはんだ付けした回路
基板上の所望の位置にセパレータ有する異方性導電フィ
ルムを加圧して貼付けする異方性導電フィルム貼付工程
と、 前記はんだ付け実装工程ではんだ付け実装された電子部
品のほぼ高さ以上変形可能な弾性体ローラで粘着テープ
を押さえながら該弾性体ローラと前記回路基板とを相対
的に移動させて前記異方性導電フィルム貼付工程で貼付
けされた異方性導電フィルムのセパレータを前記粘着テ
ープに転写して剥離するセパレータ剥離工程と、 前記異方性導電フィルム貼付工程で貼付けられ、前記セ
パレータ剥離工程でセパレータが剥離された異方性導電
フィルム上に半導体チップを加圧して加熱することによ
り異方性導電フィルムを硬化させて半導体チップをフリ
ップチップ接続実装するフリップチップ接続実装工程と
を有することを特徴とする電子部品の実装方法。 - 【請求項4】回路基板上に、パッケージ部品やチップ部
品等の電子部品をはんだ付け実装するはんだ付け実装工
程と、 該はんだ付け実装工程で電子部品をはんだ付けした回路
基板上の所望の位置にセパレータ有する異方性導電フィ
ルムを加圧して貼付けする異方性導電フィルム貼付工程
と、 前記はんだ付け実装工程ではんだ付け実装された電子部
品のほぼ高さ以上厚い弾性体層を硬質ロール芯の外周に
設けた弾性体ローラで粘着テープを押さえながら該弾性
体ローラと前記回路基板とを相対的に移動させて前記異
方性導電フィルム貼付工程で貼付けされた異方性導電フ
ィルムのセパレータを前記粘着テープに転写して剥離す
るセパレータ剥離工程と、 前記異方性導電フィルム貼付工程で貼付けられ、前記セ
パレータ剥離工程でセパレータが剥離された異方性導電
フィルム上に半導体チップを加圧して加熱することによ
り異方性導電フィルムを硬化させて半導体チップをフリ
ップチップ接続実装するフリップチップ接続実装工程と
を有することを特徴とする電子部品の実装方法。 - 【請求項5】回路基板上に、パッケージ部品やチップ部
品等の電子部品をはんだ付け実装するはんだ付け実装手
段と、 該はんだ付け実装手段で電子部品をはんだ付けした回路
基板上の所望の位置にセパレータ有する異方性導電フィ
ルムを加圧して貼付けする異方性導電フィルム貼付手段
と、 変形若しくは変位可能な部材で粘着テープを押さえなが
ら該部材と前記回路基板とを相対的に移動させて前記異
方性導電フィルム貼付手段で貼付された異方性導電フィ
ルムのセパレータを前記粘着テープに転写して剥離する
セパレータ剥離手段と、 前記異方性導電フィルム貼付手段で貼付けられ、前記セ
パレータ剥離手段でセパレータが剥離された異方性導電
フィルム上に半導体チップを加圧して加熱することによ
り異方性導電フィルムを硬化させて半導体チップをフリ
ップチップ接続実装するフリップチップ接続実装手段と
を備えたことを特徴とする電子部品の実装システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10268453A JP2000101220A (ja) | 1998-09-22 | 1998-09-22 | 電子部品の実装方法およびそのシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10268453A JP2000101220A (ja) | 1998-09-22 | 1998-09-22 | 電子部品の実装方法およびそのシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000101220A true JP2000101220A (ja) | 2000-04-07 |
Family
ID=17458726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10268453A Pending JP2000101220A (ja) | 1998-09-22 | 1998-09-22 | 電子部品の実装方法およびそのシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000101220A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280702A (ja) * | 2001-01-15 | 2002-09-27 | Seiko Epson Corp | 回路基板及びその製造方法並びに表示装置 |
CN106816419A (zh) * | 2015-12-02 | 2017-06-09 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
JP2017107926A (ja) * | 2015-12-08 | 2017-06-15 | 株式会社新川 | 電子部品実装装置 |
JP2018197001A (ja) * | 2015-09-04 | 2018-12-13 | タツタ電線株式会社 | プリント配線板の製造方法に用いられるシート状積層体 |
US10770368B2 (en) | 2015-12-02 | 2020-09-08 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
-
1998
- 1998-09-22 JP JP10268453A patent/JP2000101220A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280702A (ja) * | 2001-01-15 | 2002-09-27 | Seiko Epson Corp | 回路基板及びその製造方法並びに表示装置 |
JP2018197001A (ja) * | 2015-09-04 | 2018-12-13 | タツタ電線株式会社 | プリント配線板の製造方法に用いられるシート状積層体 |
CN106816419A (zh) * | 2015-12-02 | 2017-06-09 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
CN106816419B (zh) * | 2015-12-02 | 2019-08-30 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
US10770368B2 (en) | 2015-12-02 | 2020-09-08 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
JP2017107926A (ja) * | 2015-12-08 | 2017-06-15 | 株式会社新川 | 電子部品実装装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3065549B2 (ja) | 半導体チップ部品の実装方法 | |
CN102113423B (zh) | 基板模块及其制造方法 | |
EP1434264A2 (en) | Semiconductor device and manufacturing method using the transfer technique | |
EP1076360A3 (en) | Process for mounting semiconductor device and mounting apparatus | |
JPH04348540A (ja) | フリップチップボンダー | |
KR20010021029A (ko) | 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 | |
JP2000101220A (ja) | 電子部品の実装方法およびそのシステム | |
EP1148540A2 (en) | Method and device for attaching a semiconductor chip to a chip carrier | |
JPH08133560A (ja) | 粘着性テープ片の貼着装置および貼着方法 | |
JP2006352058A (ja) | 異方導電接着フィルムの固定方法および固定装置 | |
JPH11135551A (ja) | 半導体装置及び半導体素子の実装方法 | |
JPH1140609A (ja) | 半導体部品の実装方法 | |
JP4422003B2 (ja) | フィルム状封止接着材の剥離フィルムの剥離方法 | |
JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
JP2002334905A (ja) | 接着フィルムの貼着方法、貼着装置および電子回路装置の組立方法 | |
JPH1187423A (ja) | 半導体チップの実装方法 | |
JP2003012222A (ja) | 粘着テープの貼付装置及び貼付方法 | |
JPH10209211A (ja) | フイルム供給装置及びその方法並びに実装装置及びその方法 | |
CN113690149A (zh) | 一种芯片键合结构、方法及设备 | |
JP2823667B2 (ja) | 半導体素子の実装方法 | |
JP2008235656A (ja) | 回路基板の実装体 | |
JPH08320498A (ja) | 液晶表示パネルの端子接続構造 | |
TW404032B (en) | Apparatus and method for dispensing a liquid material on electrical devices | |
JP2960713B1 (ja) | テープ剥ぎ取り装置 | |
JPH10341068A (ja) | プリント配線基板及び電子部品の実装方法 |