JP2002246744A - 導体形成方法およびこれを用いた多層配線基板製造方法 - Google Patents

導体形成方法およびこれを用いた多層配線基板製造方法

Info

Publication number
JP2002246744A
JP2002246744A JP2001043792A JP2001043792A JP2002246744A JP 2002246744 A JP2002246744 A JP 2002246744A JP 2001043792 A JP2001043792 A JP 2001043792A JP 2001043792 A JP2001043792 A JP 2001043792A JP 2002246744 A JP2002246744 A JP 2002246744A
Authority
JP
Japan
Prior art keywords
forming
layer
insulating layer
substrate
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001043792A
Other languages
English (en)
Inventor
Katsu Kikuchi
克 菊池
Naonori Orito
直典 下戸
Koji Matsui
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001043792A priority Critical patent/JP2002246744A/ja
Publication of JP2002246744A publication Critical patent/JP2002246744A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】高密度でかつ信頼性の高い導体形成方法および
多層配線基板の製造方法を提供する。 【解決手段】絶縁基板11上に、導体パターンに対応す
る凹部12aを有する導体パターン形成用絶縁層12を
形成する工程と、その上に電解めっき用の給電層13を
形成する工程と、その上に凹部12aが埋まる厚みまで
周期的逆電流パルスめっきを行って電解めっき層14を
形成する工程と、導体パターン形成用絶縁層12が露出
するまで切削する工程とを含む導体形成方法。程、とを
含むことを特徴とする導体形成方法あるいは多層配線基
板の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は配線パターン等の導
体を形成する方法に関し、特に半導体素子の高密度実装
に適した高信頼性を有する多層配線基板を製造するのに
好適な方法に関する。
【0002】
【従来の技術】従来の導体配線および多層配線基板形成
法としては、例として特開平10−51105号公報に
示されているような、基板もしくは樹脂上に形成されて
いる銅箔をエッチングすることで導体を形成し、積層す
るサブトラクティブ法と、無電解めっきや電解めっきを
用いてレジストパターン内に導体形成するアディティブ
法が知られ、行われている。また、アディティブ法にお
いては、特開平9−064493号公報に示されている
ような、給電層を形成した後にレジスト内に電解めっき
で導体形成し、レジストを除去後に給電層をエッチング
して配線パターンとして積層するセミアディティブ法
と、特開平6−334334号公報に示されているよう
な、基板もしくは樹脂表面を活性化した後にレジストで
パターンを形成し、このレジストを絶縁層として無電解
めっきにより導体形成し積層するフルアディティブ法が
ある。また、特開2000−165049号公報には、
レーザ法を用いてビアホールおよび配線を形成した後、
全面めっきを行い研磨で仕上げる製造方法が提示されて
いる。
【0003】
【発明が解決しようとする課題】上述した配線形成法の
うち、銅箔をエッチングすることにより導体を形成する
サブトラクティブ法と電解めっきにより導体を形成した
後にレジストを除去して形成するセミアディティブ法の
いずれにおいても、層間を接続しているビアがすり鉢型
になっているために接続信頼性や、ビアの直上にさらに
ビアを形成することができない欠点が存在している。ま
た、導体パターンが基板や絶縁樹脂の上部に突出してい
ることから、その上に絶縁層を形成し、さらに導体パタ
ーンを形成して多層配線とする際、絶縁層を薄くするこ
とや配線段差をなくした平滑な状態を実現することが困
難である。
【0004】また、無電解めっきにより導体部を形成す
るフルアディティブ法においては、レジストパターンの
厚さと導体部の厚さを揃えることが容易であるため、配
線段差のない平滑な状態とすることができる。しかし、
基板や絶縁樹脂上に触媒を吸着させたあとにレジストパ
ターンを形成するために、レジストの現像工程により触
媒が除去されてしまいめっきの不析出による断線、ある
いは下地との密着低下を引き起こす問題点がある。ま
た、導体パターンを形成しないところにも触媒が残るた
めに、金属イオンのマイグレーションが起こりやすく絶
縁信頼性が低下する問題もある。これらの傾向は微細配
線形成において特に顕著になる。
【0005】特開2000−165049号公報では、
パターンすべてをレーザ法により形成しているが、この
方法では各層ごとのパターンを直接描画することとなる
ため、スループットが悪くかつ微細パターンに対応しき
れない課題がある。つまり、加工に用いるレーザ光の波
長の関係から、20μm以下の微細なパターンに十分対
応できなくなる。さらに、通常の電解めっきでは溝部の
深さに対応した厚さのめっき金属が不要部分に析出して
しまい、次工程の研磨による切削量が多くなってしまう
欠点を有している。特に、めっき金属として銅や金を用
いる場合は、研磨時の金属の伸びが大きいため、研磨量
が多い場合は加工性が悪くなる。本発明はこれらの問題
点の少なくとも1つを解決することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するため
に本発明の第1の導体形成方法は、絶縁基板上に、導体
パターンに対応する凹部を有する導体パターン形成用絶
縁層を形成する工程と、前記導体パターン形成用絶縁層
が形成された前記基板上に電解めっき用の給電層を形成
する工程と、前記給電層が形成された前記基板上に、前
記凹部が埋まる厚みまで周期的逆電流パルスめっきを行
って電解めっき層を形成する工程と、前記電解めっき層
形成後、前記導体パターン形成用絶縁層が露出するまで
切削する工程とを含むことを特徴とする。本発明の第2
の導体形成方法は、絶縁基板上に、導体パターンに対応
する凹部を有する導体パターン形成用絶縁層を形成する
工程と、前記導体パターン形成用絶縁層が形成された前
記基板上に無電解めっき用の触媒層を形成する工程と、
前記触媒層が形成された前記基板上に、前記凹部が埋ま
る厚みまで無電解めっきを行って無電解めっき層を形成
する工程と、前記無電解めっき層形成後、前記導体パタ
ーン形成用絶縁層が露出するまで切削する工程とを含む
ことを特徴とする。
【0007】本発明の第3の導体形成方法は、絶縁基板
上に配線パターンを形成する工程と、前記配線パターン
が形成された前記基板上にビアホール形成用絶縁層を形
成する工程と、前記ビアホール形成用絶縁層に、前記配
線パターンを露出させるビアホールを形成する工程と、
前記ビアホールが形成された前記基板上に、導体パター
ンに対応する凹部を有する導体パターン形成用絶縁層を
形成する工程と、前記導体パターン形成用絶縁層が形成
された前記基板上に電解めっき用の給電層を形成する工
程と、前記給電層が形成された前記基板上に、前記凹部
および前記ビアホールが埋まる厚みまで周期的逆電流パ
ルスめっきを行って電解めっき層を形成する工程と、前
記電解めっき層形成後、前記導体パターン形成用絶縁層
が露出するまで切削する工程とを含むことを特徴とす
る。
【0008】本発明の第4の導体形成方法は、絶縁基板
上に配線パターンを形成する工程と、前記配線パターン
が形成された前記基板上にビアホール形成用絶縁層を形
成する工程と、前記ビアホール形成用絶縁層に、前記配
線パターンを露出させるビアホールを形成する工程と、
前記ビアホールが形成された前記基板上に、導体パター
ンに対応する凹部を有する導体パターン形成用絶縁層を
形成する工程と、前記導体パターン形成用絶縁層が形成
された前記基板上に無電解めっき用の触媒層を形成する
工程と、前記触媒層が形成された前記基板上に、前記凹
部および前記ビアホールが埋まる厚みまで無電解めっき
を行って無電解めっき層を形成する工程と、前記無電解
めっき層形成後、前記導体パターン形成用絶縁層が露出
するまで切削する工程とを含むことを特徴とする。
【0009】前記ビアホールのアスペクト比(パターン
深さ/開口幅)は0.5以上2.0以下であることが好
ましい。その理由は、ビアホールのアスペクト比が0.
5より小さいと形成されるビアホール径が大きくなり、
高密度な配線基板形成が難しくなるためであり、2.0
より大きいとめっきの付きまわり性が悪くなり、析出し
ためっき中にボイドが発生するからである。
【0010】本発明において、前記導体パターン形成用
絶縁層が、下記一般式(I)で表されるフルオレン骨格
を有するエポキシアクリレートを主原料とする感光性樹
脂からなることが好ましい。
【0011】
【化2】
【0012】本発明の導体形成方法を用いれば、導体パ
ターンおよびビアホールの表面を平坦化することがで
き、電解めっきによる膜厚のばらつきを解消できる。ま
た、電解めっきの代わりに無電解めっきにより凹部を埋
め込み、切削を行うことによっても、導体パターンおよ
びビアホールの表面を平坦化することができる。本発明
の導体形成方法によれば、導体パターンおよびビアホー
ルがめっきにより埋め込まれるので、ビアホール直上に
ビアホールを配置することができる。また、無電解めっ
きを用いても、絶縁層間に触媒が残留することがなく、
マイグレーションなどの信頼性低下原因を解消すること
ができる。
【0013】特に、周期的逆電流パルスめっきは、従来
からあるPR法の析出とエッチングを繰り返すめっき法
とは異なっており、短時間(例えば0.5ms)の逆電
流負荷(マイナス方向の電流負荷、すなわちアノードと
カソードの逆転)を伴う方法であるので、カソード部の
エッチングおよびアノード部への析出は起こらず、連続
めっきの状態となる。この方法で電解めっきを行えば、
凹部に対し優先的にめっき金属を析出させることがで
き、次工程で切削する部分へのめっき金属の析出が抑え
られる。また、無電解めっきも表面が平坦化しやすい性
質であるため、切削量を少なくなるようにめっき金属厚
みを制御することができる。
【0014】また、導体パターンに対応する凹部を、フ
ルオレン骨格を有するエポキシアクリレートを主原料と
する高解像度の感光性樹脂を用い、フォトリソプロセス
により一層ごと一括的に形成することで、特開2000
−165049号公報で用いられているレーザによる直
描に比べて、スループットや微細化への対応が可能とな
る。フルオレン骨格を有するエポキシアクリレートを主
原料とする感光性樹脂は、特に解像度に優れており、例
えばポリイミドの解像度(アスペクト比)が1.0程度
であるのに対して、アスペクト比2.0のパターン形成
が可能なものである。したがって、今後、益々要求が厳
しくなると予測される微細配線や微細ビアホールの形成
にも十分対応することが可能である。
【0015】本発明の多層配線基板製造方法は、本発明
の導体形成方法を用いることを特徴とする。
【0016】
【発明の実施の形態】以下、図面を参照し、本発明の好
適な実施例に基づいて本発明をさらに詳細に説明する。 (第1実施の形態)図1の(a)乃至(d)は、本実施
形態の基本的な導体形成方法を部分断面図を用いて示し
ている。各図にしたがい工程の説明を行う。なお、各工
程間に適宜に洗浄および熱処理を行う。図中符号11は
絶縁基板である。本発明における絶縁基板には、有機基
板、セラミック基板、シリコン基板、無機有機混合基板
(例として日本ガイシ社製のGVP)など絶縁材料から
なる基板だけでなく、絶縁材料以外の材料(例えば金
属)からなる基板上に絶縁体層が形成された積層構造の
ものも含まれる。積層構造のものの場合は、絶縁体層上
に導体が形成される。
【0017】まず図1(a)に示すように、絶縁基板1
1上に、導体パターンに対応する凹部12aが形成され
た絶縁材料からなる導体パターン形成用絶縁層12を形
成する。絶縁基板11自身に、あらかじめ所定の回路
(パッド・配線・ビアホールなど)が形成されていても
よい。導体パターン形成用絶縁層12の材料には、上記
一般式(I)で表されるフルオレン骨格を有するエポキ
シアクリレートを主原料とする感光性樹脂が用いられ
る。このフルオレン骨格を有するエポキシアクリレート
を主原料とした感光性樹脂は、特開平7−48424号
公報において光学用としての用途が開示されている。尚
これ以降、フルオレン骨格を有するエポキシアクリレー
トを主原料とする感光性樹脂をフルオレン樹脂と記載す
る。導体パターン形成用絶縁層12の形成方法は、フレ
オン樹脂をスピンコート法、ダイコート法、カーテンコ
ート法、印刷法等で塗布し、乾燥等の処理を施してかた
めた後、フォトリソプロセスで所定形状のパターンを形
成し、ドライエッチングなどを用いて凹部12aを形成
する。
【0018】次に図1(b)に示すように、電解めっき
時の給電層13を無電解めっき法、スパッタ法、蒸着
法、CVD法などを用いて形成する。無電解めっき法に
より形成される給電層13は、銅、ニッケルなどが適し
ている。この場合、無電解めっき層を形成する前にはそ
れに適した触媒層を形成する。また密着力等の観点から
絶縁層12の表面を粗化していてもかまわない。一方、
スパッタ法、蒸着法、CVD法などで形成される給電層
13は、樹脂との密着性が良好な下層と、電解めっきを
行う表層として好適な上層とを積層して形成することが
好ましい。下層としてはクロム、チタン、モリブデン、
ニオブ、タンタルなどのIVa族,Va族,VIa族の
遷移金属およびそれらの合金が好ましい。上層として
は、抵抗が小さい銅や銀が最適であるが、アルミニウム
およびVIIIa族,Ib族の遷移金属のパラジウム、
金、白金なども好ましい。
【0019】次いで図1(c)に示すように、給電層1
3を形成した後、絶縁基板11上の全面に対して凹部1
2aが埋まる厚みまで周期的逆電流パルスめっきを行
い、電解めっき層14を形成する。電解めっき層14の
材料としては、銅および銅合金が最適である。周期的逆
電流パルスめっきには、メルテックス株式会社製のカパ
ーグリームPPRめっき液が適している。この周期的逆
電流パルスめっきは、電流をパルス波形とし、短時間
(0.5msec程度)の逆電流を周期的に流す方法で
あり、逆電流時にキャリア成分(めっき抑制剤)の偏り
が発生し、電荷の集中部分への析出阻害が強く働き、全
体として溝部へ優先的にめっきが析出する状況が作り出
される。この方法によれば、直流めっきに比べ、めっき
の析出速度を落とさずに格段に凹部へのめっき析出量が
改善される。特に、例えば凹部に優先的にめっきが析出
する直流めっきがアスペクト比(深さ/幅)で1.0ま
で可能であるのに比べ、周期的逆電流パルスめっきはア
スペクト比で2.0まで対応できることからも、凹部1
2aへのめっきに対し非常に有効である。
【0020】そして、図1(d)に示すように、電解め
っき層14を形成したのち、表面の余分な電解めっき層
14および給電層13を研磨により切削し、導体パター
ン形成用絶縁層12を露出させることによって導体パタ
ーンの形成が完了する。この研磨により表面を平坦化す
ることができる。また、研磨後、電解めっき層14や給
電層13を構成する金属の伸びを除去するために、エッ
チングを行っても構わない。
【0021】(第1実施例)本発明の第1実施例を図面
を参照して説明する。第1実施例は第1実施の形態に対
応するものである。図1を参照して、第1実施例である
導体形成方法を説明する。絶縁基板11としてガラス繊
維強化有機基板(FR−5)を用い、表面を清浄化し
た。導体パターン形成用絶縁層12としては、ネガ型の
フルオレン樹脂である新日鐵化学株式会社製のV−25
9PAを用いた。このネガ型フルオレン樹脂を、絶縁基
板11上にスピンコータ法により膜厚10μmで塗布
し、熱対流式乾燥機で乾燥を施し、フォトリソプロセス
である露光、現像を行って、得ようとする導体パターン
に対応する凹部12aを形成し、熱処理を施して硬化さ
せて導体パターン形成用絶縁層12を形成した。
【0022】その後、導体パターン形成用絶縁層12が
形成されている基板11の表面全面に、給電層13とし
て、スパッタ法により膜厚80nmのTiW膜と膜厚2
00nmのCu膜を順次形成して積層させた。次いで、
給電層13を用いて、メルテックス株式会社製の周期的
逆電流パルス銅めっき(添加剤:カパーグリームPP
R、ブライトナー:PPR−AM、キャリアー:PPR
−CM)を行った。操作条件は、電流密度比を正方向:
逆方向=1:3、通電時間として正方向:逆方向=10
/0.5(msec)とし、凹部12aが埋まり込む厚
さ10μmの電解めっき層14を形成した。
【0023】最後に、バフ研磨法を用いて導体パターン
形成用絶縁層12が露出するまで研磨し、表面を平坦化
した。また、研磨時に銅ののびが発生した場合は、銅エ
ッチング液によりエッチングを行うことで整えた。
【0024】(第2実施の形態)第2実施の形態は、第
1実施の形態における電解めっきを無電解めっきとした
点が大きく異なっており、基本的には第1実施の形態と
同様である。図2の(a)乃至(d)は、本実施形態の
基本的な導体形成方法を部分断面図を用いて示してい
る。各図にしたがい工程の説明を行う。なお、各工程間
に適宜に洗浄および熱処理を行う。図1と同一構成要素
には同一の符号を付してその説明を省略することがある
(以下、同様)。まず図2(a)に示すように、前記第
1実施の形態と同様にして、絶縁基板11上に、フルオ
レン樹脂からなる導体パターン形成用絶縁層12を形成
する。
【0025】次に図2(b)に示すように、導体パター
ン形成用絶縁層12が設けられた絶縁基板11の表面全
面に、無電解めっき用の触媒層15を形成する。触媒層
15として、例えば、通常の無電解めっきで用いられて
いるPd、Au、Ag、Ptなどを触媒化処理により形
成することができる。あるいは、スパッタ法を用いてC
u、Pd、Au、Ag、Ptなどを形成してもよい。触
媒層15をスパッタ法で形成する場合は、導体パターン
形成用絶縁層12との密着が良好なクロム、チタン、モ
リブデン、ニオブ、タンタルなどのIVa族,Va族,
VIa族の遷移金属およびそれらの合金を下層とし、そ
の上に無電解めっきにおける触媒として好適な上層を積
層してもよい。また、次の工程で行う無電解めっきと導
体パターン形成用絶縁層12との密着を確保するため
に、導体パターン形成用絶縁層12の表面を粗化しても
かまわない。
【0026】次いで図2(c)に示すように、触媒層1
5を形成した後、絶縁基板11上の全面に対して凹部1
2aが埋まる厚みまで無電解めっきを行い、無電解めっ
き層16を形成する。無電解めっき層16の材料として
は、銅および銅合金が最適である。この後、図2(d)
に示すように、表面研磨を行って、表面の余分な無電解
めっき層16および触媒層15を切削し、パターン形成
用絶縁層12を露出させるとともに、表面を平坦化す
る。また、研磨後、無電解めっき層16や触媒層15を
構成する金属の伸びを除去するために、エッチングを行
っても構わない。
【0027】(第2実施例)本発明の第2実施例を図面
を参照して説明する。第2実施例は第2実施の形態に対
応するものである。図2を参照して、第2実施例である
導体形成方法を説明する。絶縁基板11としてガラス繊
維強化有機基板(FR−5)を用い、表面を清浄化し
た。導体パターン形成用絶縁層12としては、ネガ型の
フルオレン樹脂V−259PAを用いた。このネガ型フ
ルオレン樹脂を、絶縁基板11上にスピンコータ法によ
り膜厚10μmで塗布し、熱対流式乾燥機で乾燥を施
し、フォトリソプロセスである露光、現像を行って、得
ようとする導体パターンに対応する凹部12aを形成
し、熱処理を施して硬化させて導体パターン形成用絶縁
層12を形成した。
【0028】その後、過マンガン酸カリ溶液にて導体パ
ターン形成用絶縁層12の表面を粗化し、無電解銅めっ
き用のパラジウム触媒層15を形成した。次いで、無電
解銅めっきを用いて凹部12aが埋まり込む厚さ10μ
mの無電解めっき層16を形成した。
【0029】最後に、研磨により表面を平滑に研磨して
導体パターン形成用絶縁層12を露出させた。また、研
磨時に銅ののびが発生した場合は、銅エッチング液によ
りエッチングを行うことで整えた。
【0030】(第3実施の形態)第3実施の形態は、第
1実施の形態と基本的には同じであるが、基板11上に
配線パターン17およびビアホール18aを形成した後
に導体パターンを形成する点で大きく異なっている。図
3の(a)乃至(e)は、本実施形態の基本的な導体形
成方法を部分断面図を用いて示している。各図にしたが
い工程の説明を行う。なお、各工程間に適宜に洗浄およ
び熱処理を行う。
【0031】まず図3(a)に示すように、絶縁基板1
1上に配線パターン17を形成し、その上に、配線パタ
ーン17を露出させるためのビアホール18aを形成す
るビアホール形成用絶縁層18を設ける。配線パターン
17を形成する方法は、サブトラクティブ法、セミアデ
ィティブ法、フルアディティブ法、ドライエッチング
法、リフトオフ法のいずれかでもよく、あるいは本発明
の導体形成方法を用いてもよい。ビアホール形成用絶縁
層18を構成する絶縁材料は、フルオレン樹脂が最適で
あるが、エポキシ樹脂、エポキシアクリレート樹脂、ウ
レタンアクリレート樹脂、ポリエステル樹脂、フェノー
ル樹脂、ポリイミド樹脂、BCB(benzocycl
obutene)、PBO(polybenzoxaz
ole)等も適している。ビアホール形成用絶縁層18
を形成する方法は、液状ならばスピンコート法、ダイコ
ート法、カーテンコート法、印刷法等で塗布し、あるい
はドライフィルムであればラミネート法等で積層し、乾
燥等の処理を施してかためた後、感光性であればフォト
リソプロセスなどで、非感光であればレーザ加工法およ
び感光性レジストもしくはメタルマスクにより所定形状
のパターンを形成した後、ドライエッチングなどを用い
てビアホール18aを形成する。
【0032】次に図3(b)に示すように、ビアホール
形成用絶縁層18の上に、導体パターンに対応する凹部
12aを有する導体パターン形成用絶縁層12を設け
る。導体パターン形成用絶縁層12の材料にはフルオレ
ン樹脂が用いられ、スピンコート法、ダイコート法、カ
ーテンコート法、印刷法等で塗布し、乾燥等の処理を施
してかためた後、フォトリソプロセスで所定形状のパタ
ーンを形成し、ドライエッチングなどを用いて凹部12
aを形成する。
【0033】次に図3(c)に示すように、導体パター
ン形成用絶縁層12が形成された絶縁基板11の表面全
面に、電解めっき時の給電層13を、前記第1実施の形
態と同様にして形成する。次いで図3(d)に示すよう
に、給電層13形成後、絶縁基板11上の全面に対し
て、ビアホール18aおよび凹部12aが埋まる厚みま
で、前記第1実施の形態と同様にして周期的逆電流パル
スめっきを行い、電解めっき層14を形成する。電解め
っき層14の材料としては、銅および銅合金が最適であ
る。この後、図3(e)に示すように、電解めっき層1
4を形成したのち、表面の余分な電解めっき層14およ
び給電層13を研磨により切削し、導体パターン形成用
絶縁層12を露出させることによって導体パターンの形
成が完了する。この研磨により表面を平坦化することが
できる。また、研磨後、電解めっき層14や給電層13
を構成する金属の伸びを除去するために、エッチングを
行っても構わない。
【0034】(第3実施例)本発明の第3実施例を図面
を参照して説明する。第3実施例は第3実施の形態に対
応するものである。図3を参照して、第3実施例である
導体形成方法を説明する。表面上に配線パターン17が
形成された絶縁基板11を用意した。絶縁基板11とし
てはガラス繊維強化有機基板(FR−5)を用い、配線
パターン17はサブトラクティブ法により銅を用いて形
成した。配線パターン17を備えた絶縁基板11の表面
を清浄化させた後、ビアホール形成用絶縁層18とし
て、ネガ型のフルオレン樹脂V−259PAをスピンコ
ータ法により膜厚20μmで塗布し、熱対流式乾燥機で
乾燥を施し、フォトリソプロセスである露光、現像を行
ってビアホール18aを形成し、熱処理を施して硬化さ
せてビアホール形成用絶縁層18を形成した。ビアホー
ル18aのアスペクト比(パターン深さ/開口幅)は
1.0とした。
【0035】その上に、ネガ型のフルオレン樹脂(V−
259PA)をスピンコータ法により膜厚10μmで塗
布し、熱対流式乾燥機で乾燥を施し、フォトリソプロセ
スである露光、現像を行って得ようとする導体パターン
に対応する凹部12aを形成し、熱処理を施して硬化さ
せて導体パターン形成用絶縁層12を形成した。その
後、導体パターン形成用絶縁層12が形成されている基
板11の表面全面に、給電層13として、スパッタ法に
より膜厚80nmのTiW膜と膜厚200nmのCu膜
を順次形成して積層させた。続いて、給電層13を用
い、前記実施例1と同様にして周期的逆電流パルス銅め
っきを行い、ビアホール18aと凹部12aが埋まり込
む厚さ30μmの電解めっき層14を形成した。最後
に、研磨により表面を平滑に研磨して導体パターン形成
用絶縁層12を露出させた。また、研磨時に銅ののびが
発生した場合は、銅エッチング液によりエッチングを行
うことで整えた。
【0036】(第4実施の形態)第4実施の形態は、第
3実施の形態における電解めっきを無電解めっきとした
点が大きく異なっており、基本的には第3実施の形態と
同様である。図4の(a)乃至(e)は、本実施形態の
基本的な導体形成方法を部分断面図を用いて示してい
る。各図にしたがい工程の説明を行う。なお、各工程間
に適宜に洗浄および熱処理を行う。まず図4(a)に示
すように、前記第3実施の形態と同様にして、絶縁基板
11上に配線パターン17を形成し、その上に、配線パ
ターン17を露出させるためのビアホール18aを形成
するビアホール形成用絶縁層18を設ける。
【0037】次に図4(b)に示すように、ビアホール
形成用絶縁層18の上に、フルオレン樹脂からなり、導
体パターンに対応する凹部12aを有する導体パターン
形成用絶縁層12を、前記第3の実施形態と同様にして
形成する。次に図4(c)に示すように、導体パターン
形成用絶縁層12が形成された絶縁基板11上の全面
に、無電解めっき用の触媒層15を、前記第2実施の形
態と同様にして形成する。続いて図4(d)に示すよう
に、触媒層15を形成した後、絶縁基板11上の全面に
対してビアホール18aと凹部12aが埋まる厚みまで
無電解めっきを行い。無電解めっき層16を形成する。
無電解めっき層16の材料としては、銅および銅合金が
最適である。
【0038】この後、図4(e)に示すように、表面研
磨を行って、表面の余分な無電解めっき層16および触
媒層15を切削し、パターン形成用絶縁層12を露出さ
せるとともに、表面を平坦化する。また、研磨後、無電
解めっき層16や触媒層15を構成する金属の伸びを除
去するために、エッチングを行っても構わない。、無電
解めっき16を形成したのち、表面研磨を行う。また、
研磨後の金属の伸びを除去するために、エッチングを行
っても構わない。
【0039】(第4実施例)本発明の第4実施例を図面
を参照して説明する。第4実施例は第4実施の形態に対
応するものである。図4を参照して、第4実施例である
導体形成方法を説明する。絶縁基板11としてガラス繊
維強化有機基板(FR−5)を用い、その上にサブトラ
クティブ法により銅からなる配線パターン17を形成し
た。表面を清浄化させた後、ビアホール形成用絶縁層1
8を形成するために、ネガ型のフルオレン樹脂のV−2
59PAをスピンコータ法により膜厚20μmで塗布
し、熱対流式乾燥機で乾燥を施し、フォトリソプロセス
である露光、現像を行ってビアホール18aを形成し、
熱処理を施して硬化させた。ビアホール18aのアスペ
クト比(パターン深さ/開口幅)は1.0とした。次
に、導体パターン形成用絶縁層12を形成するために、
ネガ型のフルオレン樹脂(V−259PA)をスピンコ
ータ法により膜厚10μmで塗布し、熱対流式乾燥機で
乾燥を施し、フォトリソプロセスである露光、現像を行
って得ようとする導体パターンに対応する凹部12aを
形成し、熱処理を施して硬化させた。
【0040】その後、過マンガン酸カリ溶液にてビアホ
ール形成用絶縁層18および導体パターン形成用絶縁層
12の表面を粗化し、無電解銅めっき用のパラジウム触
媒層15を形成した。次いで、無電解銅めっきを用いて
ビアホール18aと凹部12aが埋まり込むめっき厚み
30μmの無電解めっき層16を形成した。
【0041】最後に、研磨により表面を平滑に研磨して
導体パターン形成用絶縁層12を露出させた。また、研
磨時に銅ののびが発生した場合は、銅エッチング液によ
りエッチングを行うことで整えた。
【0042】なお、上記各実施の形態および各実施例の
導体形成方法はいずれも、多層配線基板を製造する際に
好適に用いられるものであり、配線が高密度に形成され
た多層配線基板にも適用可能である。必要に応じて異な
る実施形態または実施例の導体形成方法を組み合わせて
もよい。
【0043】
【発明の効果】本発明の導体形成方法によれば、得よう
とする導体パターンに対応した凹部を形成しておき、該
凹部内にめっき層を充填することによって導体を形成す
るので、層間の電気的接続が確実であり、導体の接続信
頼性が高い。またビアホールを設ける場合には、ビアホ
ール内部にめっき層を充填するため、ビアホールの上に
ビアホールを形成することが可能となり、高密度なパタ
ーン形成が可能となる。したがって本発明によれば、高
密度でかつ信頼性の高い導体形成方法および多層配線基
板の製造方法が提供される。
【0044】また、導体パターン形成用絶縁層の凹部内
に導体を構成するめっき層を形成した後、切削を行うこ
とで導体パターン形成用絶縁層の表面を露出させるた
め、形成される回路表面が平坦となり、多層配線基板を
形成する場合の歩留まりや信頼性の向上につながる。さ
らに、周期的逆電流めっきおよび無電解めっきを用いる
ことで、必要最小限のめっき析出量で凹部内にめっき層
を形成することができるので、無駄が少なく、最終の切
削量を少なくすることができ、信頼性向上やスループッ
ト向上につながる。また、導体パターン形成用絶縁層を
フルオレン樹脂で形成することにより、高い解像度が得
られるため、微細な導体パターンも精度良く形成するこ
とができる。さらに、導体形成工程において、エッチン
グやめっき用のレジストを用いないため、コストをさら
に下げることができる。また、電解めっきを用いる際、
セミアディティブ法などでは開口面積から正確なめっき
条件を計算や予備実験などで検討しなければならない
が、本発明の製造方法ではめっき析出面積は用いる基板
表面積となるため、めっき条件を容易に決定することが
できる。
【図面の簡単な説明】
【図1】本発明第1実施例の製造方法を示す部分断面
図。
【図2】本発明第2実施例の製造方法を示す部分断面
図。
【図3】本発明第3実施例の製造方法を示す部分断面
図。
【図4】本発明第4実施例の製造方法を示す部分断面
図。
【符号の説明】
11…絶縁基板 12…導体パターン形成用絶縁層 12a…凹部 13…給電層 14…電解めっき層 15…触媒層 16…無電解めっき層 17…配線パターン 18…ビアホール形成用絶縁層 18a…ビアホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 孝二 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 2H025 AA02 AA03 AA18 AA20 AB15 AB16 AD01 BC13 BC74 BC83 BC86 FA28 FA39 FA43 4J027 AE04 CC04 CC05 CD10 5E343 AA02 AA12 AA22 BB02 BB24 BB44 CC62 CC65 CC71 DD25 DD33 DD43 DD44 DD47 EE01 EE33 EE43 ER01 ER12 ER18 FF01 GG20 5E346 AA12 AA15 AA43 BB11 CC09 CC32 CC37 DD03 DD25 DD33 DD44 EE33 EE35 FF01 GG15 GG17 GG18 GG22 GG40 HH25

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に、導体パターンに対応する凹
    部を有する導体パターン形成用絶縁層を形成する工程
    と、 前記導体パターン形成用絶縁層が形成された前記基板上
    に電解めっき用の給電層を形成する工程と、 前記給電層が形成された前記基板上に、前記凹部が埋ま
    る厚みまで周期的逆電流パルスめっきを行って電解めっ
    き層を形成する工程と、 前記電解めっき層形成後、前記導体パターン形成用絶縁
    層が露出するまで切削する工程とを含むことを特徴とす
    る導体形成方法。
  2. 【請求項2】絶縁基板上に、導体パターンに対応する凹
    部を有する導体パターン形成用絶縁層を形成する工程
    と、 前記導体パターン形成用絶縁層が形成された前記基板上
    に無電解めっき用の触媒層を形成する工程と、 前記触媒層が形成された前記基板上に、前記凹部が埋ま
    る厚みまで無電解めっきを行って無電解めっき層を形成
    する工程と、 前記無電解めっき層形成後、前記導体パターン形成用絶
    縁層が露出するまで切削する工程とを含むことを特徴と
    する導体形成方法。
  3. 【請求項3】 絶縁基板上に配線パターンを形成する工
    程と、 前記配線パターンが形成された前記基板上にビアホール
    形成用絶縁層を形成する工程と、 前記ビアホール形成用絶縁層に、前記配線パターンを露
    出させるビアホールを形成する工程と、 前記ビアホールが形成された前記基板上に、導体パター
    ンに対応する凹部を有する導体パターン形成用絶縁層を
    形成する工程と、 前記導体パターン形成用絶縁層が形成された前記基板上
    に電解めっき用の給電層を形成する工程と、 前記給電層が形成された前記基板上に、前記凹部および
    前記ビアホールが埋まる厚みまで周期的逆電流パルスめ
    っきを行って電解めっき層を形成する工程と、 前記電解めっき層形成後、前記導体パターン形成用絶縁
    層が露出するまで切削する工程とを含むことを特徴とす
    る導体形成方法。
  4. 【請求項4】絶縁基板上に配線パターンを形成する工程
    と、 前記配線パターンが形成された前記基板上にビアホール
    形成用絶縁層を形成する工程と、 前記ビアホール形成用絶縁層に、前記配線パターンを露
    出させるビアホールを形成する工程と、 前記ビアホールが形成された前記基板上に、導体パター
    ンに対応する凹部を有する導体パターン形成用絶縁層を
    形成する工程と、 前記導体パターン形成用絶縁層が形成された前記基板上
    に無電解めっき用の触媒層を形成する工程と、 前記触媒層が形成された前記基板上に、前記凹部および
    前記ビアホールが埋まる厚みまで無電解めっきを行って
    無電解めっき層を形成する工程と、 前記無電解めっき層形成後、前記導体パターン形成用絶
    縁層が露出するまで切削する工程とを含むことを特徴と
    する導体形成方法。
  5. 【請求項5】前記ビアホールのアスペクト比(パターン
    深さ/開口幅)が0.5以上2.0以下であることを特
    徴とする請求項3または4のいずれかに記載の導体形成
    方法。
  6. 【請求項6】前記導体パターン形成用絶縁層が、下記一
    般式(I)で表されるフルオレン骨格を有するエポキシ
    アクリレートを主原料とする感光性樹脂からなることを
    特徴とする請求項1乃至5のいずれかに記載の導体形成
    方法。 【化1】
  7. 【請求項7】請求項1乃至6のいずれかに記載の導体形
    成方法を用いて、多層配線基板を製造する方法。
JP2001043792A 2001-02-20 2001-02-20 導体形成方法およびこれを用いた多層配線基板製造方法 Pending JP2002246744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001043792A JP2002246744A (ja) 2001-02-20 2001-02-20 導体形成方法およびこれを用いた多層配線基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001043792A JP2002246744A (ja) 2001-02-20 2001-02-20 導体形成方法およびこれを用いた多層配線基板製造方法

Publications (1)

Publication Number Publication Date
JP2002246744A true JP2002246744A (ja) 2002-08-30

Family

ID=18905901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001043792A Pending JP2002246744A (ja) 2001-02-20 2001-02-20 導体形成方法およびこれを用いた多層配線基板製造方法

Country Status (1)

Country Link
JP (1) JP2002246744A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100653A (ja) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd 配線基板およびその製造方法
JP2006210473A (ja) * 2005-01-26 2006-08-10 Kyocera Corp 多層配線基板
JP2007134458A (ja) * 2005-11-09 2007-05-31 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法
JP2007180476A (ja) * 2005-11-29 2007-07-12 Toppan Printing Co Ltd 回路基板の製造方法及び回路基板
JP2007317887A (ja) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd スルーホール電極の形成方法
JP2007335803A (ja) * 2006-06-19 2007-12-27 Toppan Printing Co Ltd 配線基板の製造方法
JP2009175430A (ja) * 2008-01-24 2009-08-06 Nitto Denko Corp 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
JP2009175431A (ja) * 2008-01-24 2009-08-06 Nitto Denko Corp 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
JP2009175429A (ja) * 2008-01-24 2009-08-06 Nitto Denko Corp 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
JP2010045231A (ja) * 2008-08-14 2010-02-25 Nippon Steel Chem Co Ltd 回路配線基板の製造方法
JP2011119669A (ja) * 2009-10-30 2011-06-16 Panasonic Electric Works Co Ltd 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
KR101078665B1 (ko) 2010-04-01 2011-11-01 주식회사 심텍 초박형 인쇄회로기판 및 제조방법
JP2014003278A (ja) * 2012-05-24 2014-01-09 Nichia Chem Ind Ltd 半導体装置
WO2017092650A1 (zh) * 2015-11-30 2017-06-08 深圳市联深化学技术有限公司 一种双酚芴类丙烯酸树脂及其制备方法、量子点-彩色光敏树脂组合物及其制备方法和应用
JPWO2017038110A1 (ja) * 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748424A (ja) * 1989-10-06 1995-02-21 Nippon Steel Corp エポキシアクリレート樹脂
JPH08186119A (ja) * 1994-12-27 1996-07-16 Sharp Corp 配線基板の製造方法
JPH09306991A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 配線基板の製造方法
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748424A (ja) * 1989-10-06 1995-02-21 Nippon Steel Corp エポキシアクリレート樹脂
JPH08186119A (ja) * 1994-12-27 1996-07-16 Sharp Corp 配線基板の製造方法
JPH09306991A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 配線基板の製造方法
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100653A (ja) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd 配線基板およびその製造方法
JP4504774B2 (ja) * 2004-09-30 2010-07-14 大日本印刷株式会社 配線基板の製造方法
JP2006210473A (ja) * 2005-01-26 2006-08-10 Kyocera Corp 多層配線基板
JP4578254B2 (ja) * 2005-01-26 2010-11-10 京セラ株式会社 多層配線基板
JP2007134458A (ja) * 2005-11-09 2007-05-31 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法
JP2007180476A (ja) * 2005-11-29 2007-07-12 Toppan Printing Co Ltd 回路基板の製造方法及び回路基板
JP4730220B2 (ja) * 2005-11-29 2011-07-20 凸版印刷株式会社 回路基板の製造方法
JP2007317887A (ja) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd スルーホール電極の形成方法
JP2007335803A (ja) * 2006-06-19 2007-12-27 Toppan Printing Co Ltd 配線基板の製造方法
JP4730222B2 (ja) * 2006-06-19 2011-07-20 凸版印刷株式会社 配線基板の製造方法
US7616846B2 (en) 2008-01-24 2009-11-10 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
JP2009175431A (ja) * 2008-01-24 2009-08-06 Nitto Denko Corp 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
EP2083295A3 (en) * 2008-01-24 2009-08-26 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
KR101449765B1 (ko) * 2008-01-24 2014-10-13 닛토덴코 가부시키가이샤 광전기 혼재 기판의 제조 방법과 이에 의해 얻어진 광전기 혼재 기판
US7747123B2 (en) 2008-01-24 2010-06-29 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
EP2083294A3 (en) * 2008-01-24 2009-08-12 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
JP2009175429A (ja) * 2008-01-24 2009-08-06 Nitto Denko Corp 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
US7957622B2 (en) 2008-01-24 2011-06-07 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
JP2009175430A (ja) * 2008-01-24 2009-08-06 Nitto Denko Corp 光電気混載基板の製造方法およびそれによって得られた光電気混載基板
EP2083296A3 (en) * 2008-01-24 2009-09-09 Nitto Denko Corporation Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
JP2010045231A (ja) * 2008-08-14 2010-02-25 Nippon Steel Chem Co Ltd 回路配線基板の製造方法
JP2011119669A (ja) * 2009-10-30 2011-06-16 Panasonic Electric Works Co Ltd 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
KR101078665B1 (ko) 2010-04-01 2011-11-01 주식회사 심텍 초박형 인쇄회로기판 및 제조방법
JP2014003278A (ja) * 2012-05-24 2014-01-09 Nichia Chem Ind Ltd 半導体装置
USRE47708E1 (en) 2012-05-24 2019-11-05 Nichia Corporation Semiconductor device
JPWO2017038110A1 (ja) * 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
WO2017092650A1 (zh) * 2015-11-30 2017-06-08 深圳市联深化学技术有限公司 一种双酚芴类丙烯酸树脂及其制备方法、量子点-彩色光敏树脂组合物及其制备方法和应用

Similar Documents

Publication Publication Date Title
JP4134172B2 (ja) 両面配線ガラス基板の製造方法
US6162365A (en) Pd etch mask for copper circuitization
US6280640B1 (en) Process for manufacturing a chip carrier substrate
US5284548A (en) Process for producing electrical circuits with precision surface features
JP2002246744A (ja) 導体形成方法およびこれを用いた多層配線基板製造方法
US6754952B2 (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
US6370768B1 (en) Circuit board, a method for manufacturing same, and a method of electroless plating
US5302492A (en) Method of manufacturing printing circuit boards
JP2007165816A (ja) プリント配線基板、その製造方法およびその使用方法
JPH07336017A (ja) 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JP3362776B2 (ja) 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法
JPH07147483A (ja) プリント配線板及びその製造方法
JPH1154930A (ja) 多層配線基板の製造方法
JPH0758201A (ja) 多層配線基板の製造方法
EP0402811B1 (en) Method of manufacturing printed circuit boards
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2828032B2 (ja) 多層配線構造体の製造方法
JP3987781B2 (ja) 配線基板の製造方法
JPH08250857A (ja) 多層配線基板の製造方法
JPH0745948A (ja) 多層配線板及びその製造方法
JP3214460B2 (ja) パターン構造及びその製造方法
JP4730220B2 (ja) 回路基板の製造方法
JP2003264368A (ja) 多層電気配線回路基板及びその製造方法
JP2002076633A (ja) 多層配線基板の製造方法及びめっき方法
JPH09270355A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080508

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109