JP3362776B2 - 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 - Google Patents
薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法Info
- Publication number
- JP3362776B2 JP3362776B2 JP02531699A JP2531699A JP3362776B2 JP 3362776 B2 JP3362776 B2 JP 3362776B2 JP 02531699 A JP02531699 A JP 02531699A JP 2531699 A JP2531699 A JP 2531699A JP 3362776 B2 JP3362776 B2 JP 3362776B2
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- layer
- thin film
- recess
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子回路の回
路基体として用いられる薄膜コンデンサおよび薄膜コン
デンサ内蔵基板に関する。
路基体として用いられる薄膜コンデンサおよび薄膜コン
デンサ内蔵基板に関する。
【０００２】
【従来の技術】この種の従来技術としては、第一の電極
層を形成後に誘電体層を設け、さらにその上に第二の電
極層を形成した単層薄膜コンデンサ（特開平５−２２６
８４４公報、特開平８−８８３１８公報、特開平１０−
１５４８７８公報等）や、基板上にグランド層を形成し
て、その上に誘電体層、導電層がこの順で形成されてな
る薄膜多層基板（特開平７−３０２５７公報、特開平７
−３０７５６７公報等）が知られている。
層を形成後に誘電体層を設け、さらにその上に第二の電
極層を形成した単層薄膜コンデンサ（特開平５−２２６
８４４公報、特開平８−８８３１８公報、特開平１０−
１５４８７８公報等）や、基板上にグランド層を形成し
て、その上に誘電体層、導電層がこの順で形成されてな
る薄膜多層基板（特開平７−３０２５７公報、特開平７
−３０７５６７公報等）が知られている。
【０００３】これらの薄膜コンデンサ等は、上部電極お
よび下部電極と、これに挟まれた誘電体層とが積層した
構造を有しており、以下のような課題を有していた。
よび下部電極と、これに挟まれた誘電体層とが積層した
構造を有しており、以下のような課題を有していた。
【０００４】第一に、上部電極と下部電極の短絡が起こ
りやすいという課題を有していた。図９（ａ）は基板９
０上に、下部電極９１、誘電体層９２、上部電極９３が
積層された薄膜コンデンサの断面図である。各部が正常
な形状で形成されればこのような構造となるが、たとえ
ば、上部電極９３の形成位置のずれが生じると、図９
（ｂ）のように、上部電極９３と下部電極９１が接続
し、短絡が発生する。このような短絡を防止するため、
上部電極の幅を一定以下にすることも考えられるが、必
要な容量を得るためにはコンデンサの形状が大きくなる
ため配線密度の低下を招くこととなり、また形状を変更
しないとコンデンサの容量低下をもたらすという問題が
生じる。
りやすいという課題を有していた。図９（ａ）は基板９
０上に、下部電極９１、誘電体層９２、上部電極９３が
積層された薄膜コンデンサの断面図である。各部が正常
な形状で形成されればこのような構造となるが、たとえ
ば、上部電極９３の形成位置のずれが生じると、図９
（ｂ）のように、上部電極９３と下部電極９１が接続
し、短絡が発生する。このような短絡を防止するため、
上部電極の幅を一定以下にすることも考えられるが、必
要な容量を得るためにはコンデンサの形状が大きくなる
ため配線密度の低下を招くこととなり、また形状を変更
しないとコンデンサの容量低下をもたらすという問題が
生じる。
【０００５】第二に、上記積層構造のコンデンサは、多
層配線の形成が困難であるという課題を有していた。薄
膜コンデンサを内蔵した多層配線基板では、上下に重ね
て積層された薄膜コンデンサの電極間を接続するため、
層間接続ビアが形成される。層間接続ビアとしては、特
開平７−３０２５７号公報等に示されているフィルドビ
アや、特開平７−３０７５６７号公報等に示されている
ポストレスビアがあるが、このうちフィルドビアが広く
用いられている。フィルドビアは、上層の電極層と下層
の電極層とを垂直に接続することができ、配線密度を高
めることができるからである。ところが、このフィルド
ビアを形成する際、上記積層構造のコンデンサでは、上
部電極と下部電極との間に段差（通常２〜２０μｍ）が
生じるため、薄膜コンデンサの外表面輪郭に凹凸や段差
が発生しやすく、フィルドビア形成に必要な給電層を良
好に形成することが困難であった。図１０はこの様子を
説明するための図である。図中、下部電極Ａ、誘電体層
Ｂ、上部電極Ｃがこの順で形成され、これらを覆うよう
に給電層Ｅが設けられ、さらにその上部にフィルドビア
Ｄが形成されている。ところが、下部電極Ａはパターニ
ングの際、図のように逆テーパー形状になりやすく、そ
の結果、段差が形成され、図のように給電層Ｅの断線が
起こりやすくなる。このため、フィルドビアの形成不良
が起こりやすかったのである。このようなフィルドビア
の形成不良を解決する方法として、特開平１０−１５４
８７８号公報開示の技術も提案されているが、工程の煩
雑化を招くという課題を有していた。
層配線の形成が困難であるという課題を有していた。薄
膜コンデンサを内蔵した多層配線基板では、上下に重ね
て積層された薄膜コンデンサの電極間を接続するため、
層間接続ビアが形成される。層間接続ビアとしては、特
開平７−３０２５７号公報等に示されているフィルドビ
アや、特開平７−３０７５６７号公報等に示されている
ポストレスビアがあるが、このうちフィルドビアが広く
用いられている。フィルドビアは、上層の電極層と下層
の電極層とを垂直に接続することができ、配線密度を高
めることができるからである。ところが、このフィルド
ビアを形成する際、上記積層構造のコンデンサでは、上
部電極と下部電極との間に段差（通常２〜２０μｍ）が
生じるため、薄膜コンデンサの外表面輪郭に凹凸や段差
が発生しやすく、フィルドビア形成に必要な給電層を良
好に形成することが困難であった。図１０はこの様子を
説明するための図である。図中、下部電極Ａ、誘電体層
Ｂ、上部電極Ｃがこの順で形成され、これらを覆うよう
に給電層Ｅが設けられ、さらにその上部にフィルドビア
Ｄが形成されている。ところが、下部電極Ａはパターニ
ングの際、図のように逆テーパー形状になりやすく、そ
の結果、段差が形成され、図のように給電層Ｅの断線が
起こりやすくなる。このため、フィルドビアの形成不良
が起こりやすかったのである。このようなフィルドビア
の形成不良を解決する方法として、特開平１０−１５４
８７８号公報開示の技術も提案されているが、工程の煩
雑化を招くという課題を有していた。
【０００６】第三に、上記積層構造のコンデンサは製造
プロセスが煩雑であるという課題を有していた。電極層
や誘電体層の各層についてそれぞれ成膜およびパターニ
ングを行う必要があるからである。
プロセスが煩雑であるという課題を有していた。電極層
や誘電体層の各層についてそれぞれ成膜およびパターニ
ングを行う必要があるからである。
【０００７】第四に、薄膜コンデンサ製造過程において
誘電体層の品質が損なわれることがあった。誘電体層の
パターニングは、通常、ドライエッチング工程およびエ
ッチング残渣除去のためのウエット洗浄工程を経ること
により行われる。エッチング残渣の除去は素子の信頼性
向上のため必須となるが、ここで、洗浄液としては、充
分な洗浄効果を得るため、通常、酸が用いられる。とこ
ろが、エッチング残渣は誘電体層材料とエッチングガス
の反応生成物を主成分とするため、エッチング残渣を溶
解・除去し得る洗浄液は、誘電体層自身をも溶解させて
しまうのである。このため、誘電体層の膜減りや組成変
化を引き起こし、問題となることがあった。この問題
は、誘電体層のパターニングをドライエッチングにより
行った場合に限らず、酸等のウエットエッチングにより
行った場合にも同様に生じる。さらに、上記問題は、Ｂ
ＳＴ（ＢａxＳｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ
1-xＯ3）、ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ
1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9等のペロブスカイト構造
の材料を誘電体膜材料として用いた場合、顕著となる。
このような材料は素子の微細化およびコンデンサの高容
量化への要求に対し、好適に使用されるが、酸等の洗浄
液により特定の構成成分が溶出し、組成変化が生じやす
い。ところが、ペロブスカイト構造を有する材料は、わ
ずかな組成変化により電気特性が大きく変動するため、
上記問題が顕著となるのである。
誘電体層の品質が損なわれることがあった。誘電体層の
パターニングは、通常、ドライエッチング工程およびエ
ッチング残渣除去のためのウエット洗浄工程を経ること
により行われる。エッチング残渣の除去は素子の信頼性
向上のため必須となるが、ここで、洗浄液としては、充
分な洗浄効果を得るため、通常、酸が用いられる。とこ
ろが、エッチング残渣は誘電体層材料とエッチングガス
の反応生成物を主成分とするため、エッチング残渣を溶
解・除去し得る洗浄液は、誘電体層自身をも溶解させて
しまうのである。このため、誘電体層の膜減りや組成変
化を引き起こし、問題となることがあった。この問題
は、誘電体層のパターニングをドライエッチングにより
行った場合に限らず、酸等のウエットエッチングにより
行った場合にも同様に生じる。さらに、上記問題は、Ｂ
ＳＴ（ＢａxＳｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ
1-xＯ3）、ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ
1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9等のペロブスカイト構造
の材料を誘電体膜材料として用いた場合、顕著となる。
このような材料は素子の微細化およびコンデンサの高容
量化への要求に対し、好適に使用されるが、酸等の洗浄
液により特定の構成成分が溶出し、組成変化が生じやす
い。ところが、ペロブスカイト構造を有する材料は、わ
ずかな組成変化により電気特性が大きく変動するため、
上記問題が顕著となるのである。
【０００８】
【発明が解決しようとする課題】本発明は上記した課題
を解決するためになされたものであって、薄膜コンデン
サおよびその内蔵基板において、上部電極と下部電極の
短絡を防止し、多層配線の形成を容易とし、さらに、製
造プロセスの簡略化を図るとともに、誘電体層の品質劣
化を防止することを目的とする。
を解決するためになされたものであって、薄膜コンデン
サおよびその内蔵基板において、上部電極と下部電極の
短絡を防止し、多層配線の形成を容易とし、さらに、製
造プロセスの簡略化を図るとともに、誘電体層の品質劣
化を防止することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決する本発
明によれば、下部電極と、該下部電極を埋め込むように
形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備え、前記絶縁層の上面と前記上部電極
の上面とを含む面が実質的に平坦であることを特徴とす
る薄膜コンデンサが提供される。
明によれば、下部電極と、該下部電極を埋め込むように
形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備え、前記絶縁層の上面と前記上部電極
の上面とを含む面が実質的に平坦であることを特徴とす
る薄膜コンデンサが提供される。
【００１０】また本発明によれば、上記薄膜コンデンサ
を備えたことを特徴とする薄膜コンデンサ内蔵基板が提
供される。この薄膜コンデンサ内蔵基板は、ＩＣ等の半
導体装置搭載用基板として使用できる。
を備えたことを特徴とする薄膜コンデンサ内蔵基板が提
供される。この薄膜コンデンサ内蔵基板は、ＩＣ等の半
導体装置搭載用基板として使用できる。
【００１１】また本発明によれば、基板上に直接に、ま
たは絶縁体を介して下部電極を形成する工程と、該下部
電極の上に該下部電極を埋め込むように絶縁層を形成す
る工程と、該絶縁層中に該下部電極に達する凹部を形成
し、該下部電極を露出させる工程と、該下部電極の露出
部分を覆うように誘電体層を形成する工程と、該誘電体
層の上に導電膜を形成する工程と、凹部以外の部分に形
成された導電膜および誘電体層が除去されるように全面
を平坦化する工程とを含むことを特徴とする薄膜コンデ
ンサの製造方法が提供される。
たは絶縁体を介して下部電極を形成する工程と、該下部
電極の上に該下部電極を埋め込むように絶縁層を形成す
る工程と、該絶縁層中に該下部電極に達する凹部を形成
し、該下部電極を露出させる工程と、該下部電極の露出
部分を覆うように誘電体層を形成する工程と、該誘電体
層の上に導電膜を形成する工程と、凹部以外の部分に形
成された導電膜および誘電体層が除去されるように全面
を平坦化する工程とを含むことを特徴とする薄膜コンデ
ンサの製造方法が提供される。
【００１２】上記した各発明によれば、以下に示す種々
の効果が得られる。これらの効果について、本発明の薄
膜コンデンサの断面構造の一例を示す図１を参照して説
明する。
の効果が得られる。これらの効果について、本発明の薄
膜コンデンサの断面構造の一例を示す図１を参照して説
明する。
【００１３】第一に、上部電極と下部電極とのショート
を防止することができる。本発明の薄膜コンデンサにお
いては、図１のように、下部電極１３を埋め込むように
絶縁層１２が形成される。この絶縁層１２には、下部電
極１３に達する凹部が設けられ、上部電極はこの凹部の
内部に形成される。このため、構造上、図９（ｂ）のよ
うな上部電極の形成位置ずれによる電極間の短絡が生じ
ないのである。
を防止することができる。本発明の薄膜コンデンサにお
いては、図１のように、下部電極１３を埋め込むように
絶縁層１２が形成される。この絶縁層１２には、下部電
極１３に達する凹部が設けられ、上部電極はこの凹部の
内部に形成される。このため、構造上、図９（ｂ）のよ
うな上部電極の形成位置ずれによる電極間の短絡が生じ
ないのである。
【００１４】第二に、多層配線の形成が容易となる。本
発明の薄膜コンデンサにおいては、図１のように、下部
電極表面の凹凸の有無によらず、薄膜コンデンサの上面
が平坦面になるからである。図に示された平坦構造の薄
膜コンデンサの上部には、接続ビアおよび上部薄膜コン
デンサを容易に形成することができる。
発明の薄膜コンデンサにおいては、図１のように、下部
電極表面の凹凸の有無によらず、薄膜コンデンサの上面
が平坦面になるからである。図に示された平坦構造の薄
膜コンデンサの上部には、接続ビアおよび上部薄膜コン
デンサを容易に形成することができる。
【００１５】第三に、製造プロセスが簡便となる。電極
層や誘電体層の各層についてそれぞれ成膜およびエッチ
ングする必要がなく、各層を凹部に積層した上で不要部
分をエッチングにより除去することにより、薄膜コンデ
ンサを製造できるからである。
層や誘電体層の各層についてそれぞれ成膜およびエッチ
ングする必要がなく、各層を凹部に積層した上で不要部
分をエッチングにより除去することにより、薄膜コンデ
ンサを製造できるからである。
【００１６】第四に、薄膜コンデンサ製造過程において
誘電体層の品質が損なわれることを防止できる。本発明
の薄膜コンデンサは、図１のように誘電体層が凹部に埋
め込まれた構造を有している。このため、誘電体層のパ
ターニングは、たとえば図５（ｈ）〜（ｉ）のように、
凹部以外の領域に形成された不要な誘電体層をエッチバ
ックにより除去することにより形成される。したがっ
て、エッチングバック後の洗浄工程においては、コンデ
ンサの性能に影響の少ない誘電体層上部のみが露出する
こととなり、誘電体層の膜減りや組成変化の問題が生じ
にくいのである。また本発明によれば、基板上に直接
に、または絶縁体を介して下部電極を形成する工程と、
該下部電極の上に該下部電極を埋め込むように絶縁層を
形成する工程と、該絶縁層中に該下部電極に達する凹部
を形成し、該下部電極を露出させる工程と、該下部電極
の露出部分を覆うように誘電体層を形成する工程と、該
誘電体層の上に、抵抗値の異なる二以上の層からなる導
電膜を、凹部を埋め尽くさないように形成する工程と、
凹部以外の領域に形成された該導電膜の少なくとも最外
層を除去する工程と、前記凹部の内部に残された前記最
外層の上に選択的に金属めっき膜を形成する工程とを含
むことを特徴とする薄膜コンデンサの製造方法が提供さ
れる。
誘電体層の品質が損なわれることを防止できる。本発明
の薄膜コンデンサは、図１のように誘電体層が凹部に埋
め込まれた構造を有している。このため、誘電体層のパ
ターニングは、たとえば図５（ｈ）〜（ｉ）のように、
凹部以外の領域に形成された不要な誘電体層をエッチバ
ックにより除去することにより形成される。したがっ
て、エッチングバック後の洗浄工程においては、コンデ
ンサの性能に影響の少ない誘電体層上部のみが露出する
こととなり、誘電体層の膜減りや組成変化の問題が生じ
にくいのである。また本発明によれば、基板上に直接
に、または絶縁体を介して下部電極を形成する工程と、
該下部電極の上に該下部電極を埋め込むように絶縁層を
形成する工程と、該絶縁層中に該下部電極に達する凹部
を形成し、該下部電極を露出させる工程と、該下部電極
の露出部分を覆うように誘電体層を形成する工程と、該
誘電体層の上に、抵抗値の異なる二以上の層からなる導
電膜を、凹部を埋め尽くさないように形成する工程と、
凹部以外の領域に形成された該導電膜の少なくとも最外
層を除去する工程と、前記凹部の内部に残された前記最
外層の上に選択的に金属めっき膜を形成する工程とを含
むことを特徴とする薄膜コンデンサの製造方法が提供さ
れる。
【００１７】ここで、導電膜の少なくとも最外層を除去
する工程は、たとえば、凹部を埋め込むようにマスクを
形成した後、全面をエッチングすることにより行われ
る。このようにすれば、最外層の除去を確実に行うこと
ができる。このとき、多層構造の導電膜の各層の材料を
適宜に選択することにより、エッチング領域の金属膜の
損傷を最小限に抑えることができる。
する工程は、たとえば、凹部を埋め込むようにマスクを
形成した後、全面をエッチングすることにより行われ
る。このようにすれば、最外層の除去を確実に行うこと
ができる。このとき、多層構造の導電膜の各層の材料を
適宜に選択することにより、エッチング領域の金属膜の
損傷を最小限に抑えることができる。
【００１８】この製造方法によれば、上述した第一〜第
四の効果に加え、上部電極を所定箇所に選択的に形成で
きるという利点が得られる。導電膜の少なくとも最外層
を除去する工程を実施することにより、凹部の内部と外
部で抵抗値の異なる層が露出するため、選択的に金属め
っき膜を形成できるからである。
四の効果に加え、上部電極を所定箇所に選択的に形成で
きるという利点が得られる。導電膜の少なくとも最外層
を除去する工程を実施することにより、凹部の内部と外
部で抵抗値の異なる層が露出するため、選択的に金属め
っき膜を形成できるからである。
【００１９】
【発明の実施の形態】本発明において、上部電極は凹部
を実質的に完全に埋め込むように形成されることが好ま
しい。これにより上部の平坦な薄膜コンデンサを容易に
形成することができる。
を実質的に完全に埋め込むように形成されることが好ま
しい。これにより上部の平坦な薄膜コンデンサを容易に
形成することができる。
【００２０】本発明において、絶縁層の上面および上部
電極の上面からなる面が実質的に平坦であることが好ま
しい。これにより、上部薄膜コンデンサやこれと接続す
る接続ビアを容易に形成でき、高品質の多層配線構造の
形成が容易となる。
電極の上面からなる面が実質的に平坦であることが好ま
しい。これにより、上部薄膜コンデンサやこれと接続す
る接続ビアを容易に形成でき、高品質の多層配線構造の
形成が容易となる。
【００２１】本発明において、凹部の幅は下部電極の幅
よりも小さいことが好ましい。たとえば図１のように、
誘電体層１４、上部電極１５の埋め込まれている凹部の
幅（図中の横の長さ）が、下部電極１３の幅（図中の横
の長さ）よりも小さいことが好ましい。このようにする
ことによって、上部電極が下部電極に接触して形成され
ることを防止でき、薄膜コンデンサの端部で上部電極と
下部電極が短絡することを有効に防止できる。また、下
部電極が平板形状を有することが好ましい。平板形状と
は、平面方向に延在する形状をいい、図１の誘電体層１
４のような上部に延びる形状でないものをいう。下部電
極を平板形状とすることにより、上部電極と下部電極の
短絡をさらに有効に防止でき、また、埋め込み型の薄膜
コンデンサの形成が一層容易となる。
よりも小さいことが好ましい。たとえば図１のように、
誘電体層１４、上部電極１５の埋め込まれている凹部の
幅（図中の横の長さ）が、下部電極１３の幅（図中の横
の長さ）よりも小さいことが好ましい。このようにする
ことによって、上部電極が下部電極に接触して形成され
ることを防止でき、薄膜コンデンサの端部で上部電極と
下部電極が短絡することを有効に防止できる。また、下
部電極が平板形状を有することが好ましい。平板形状と
は、平面方向に延在する形状をいい、図１の誘電体層１
４のような上部に延びる形状でないものをいう。下部電
極を平板形状とすることにより、上部電極と下部電極の
短絡をさらに有効に防止でき、また、埋め込み型の薄膜
コンデンサの形成が一層容易となる。
【００２２】本発明において、上部電極構造を以下のよ
うにすることができる。 上部電極が第一乃至第三の層がこの順に積層された構
造を有し、第一の層および第三の層が、VIIIa族元素、
Ｉｂ族元素、またはアルミニウムを含む金属からなり、
第二の層が、IVa族元素、Ｖａ族元素、またはＶＩａ族
元素を含む金属からなるものとする構造。 上部電極が第一乃至第四の層がこの順に積層された構
造を有し、第一の層および第三の層が、IVa族元素、Ｖ
ａ族元素、またはＶＩａ族元素を含む金属からなり、第
二の層および第四の層が、VIIIa族元素、Ｉｂ族元素、
またはアルミニウムを含む金属からなるものとする構
造。
うにすることができる。 上部電極が第一乃至第三の層がこの順に積層された構
造を有し、第一の層および第三の層が、VIIIa族元素、
Ｉｂ族元素、またはアルミニウムを含む金属からなり、
第二の層が、IVa族元素、Ｖａ族元素、またはＶＩａ族
元素を含む金属からなるものとする構造。 上部電極が第一乃至第四の層がこの順に積層された構
造を有し、第一の層および第三の層が、IVa族元素、Ｖ
ａ族元素、またはＶＩａ族元素を含む金属からなり、第
二の層および第四の層が、VIIIa族元素、Ｉｂ族元素、
またはアルミニウムを含む金属からなるものとする構
造。
【００２３】このような構造とすることにより、めっき
膜が好適に形成される。また、めっき膜を選択的に析出
させる等の目的で、後に酸によるエッチングを施す場
合、凹部外の領域の金属膜の損傷を低減することができ
る。
膜が好適に形成される。また、めっき膜を選択的に析出
させる等の目的で、後に酸によるエッチングを施す場
合、凹部外の領域の金属膜の損傷を低減することができ
る。
【００２４】本発明の薄膜コンデンサの製造方法におい
ては、導電膜を形成後、全面を平坦化し、凹部以外の部
分に形成された導電膜を除去する工程を含むことが好ま
しい。これにより、埋め込み型の薄膜コンデンサを好適
に製造することができる。
ては、導電膜を形成後、全面を平坦化し、凹部以外の部
分に形成された導電膜を除去する工程を含むことが好ま
しい。これにより、埋め込み型の薄膜コンデンサを好適
に製造することができる。
【００２５】本発明の薄膜コンデンサは、たとえば以下
のようにして製造できる。
のようにして製造できる。
【００２６】まず、基板上に下部電極を形成した後、絶
縁層を積層する。絶縁層中には下部電極に達する凹部を
形成する。その後、誘電体層、および多層構造の金属薄
膜を順に積層する。さらに、凹部にレジストを残してエ
ッチングすることで凹部の内部のみに最表層の金属薄膜
を残す。レジスト剥離後に電解めっきを行うことで、最
表層の金属薄膜が残っているところにめっきを析出さ
せ、上部電極とする。最後に、表面を研磨することによ
り不要部分の金属薄膜と誘電体層を除去する。これによ
り得られる薄膜コンデンサは埋め込まれた状態となり、
その表面は平滑となるため上部に他の回路を支障なく形
成できる。さらに、下部電極を絶縁層により囲んでから
誘電体層を介して上部電極を有する構造のため、両電極
が接触することがない。また、不要部分の誘電体層を研
磨により取り除くために、製造工程の簡略化ができる。
縁層を積層する。絶縁層中には下部電極に達する凹部を
形成する。その後、誘電体層、および多層構造の金属薄
膜を順に積層する。さらに、凹部にレジストを残してエ
ッチングすることで凹部の内部のみに最表層の金属薄膜
を残す。レジスト剥離後に電解めっきを行うことで、最
表層の金属薄膜が残っているところにめっきを析出さ
せ、上部電極とする。最後に、表面を研磨することによ
り不要部分の金属薄膜と誘電体層を除去する。これによ
り得られる薄膜コンデンサは埋め込まれた状態となり、
その表面は平滑となるため上部に他の回路を支障なく形
成できる。さらに、下部電極を絶縁層により囲んでから
誘電体層を介して上部電極を有する構造のため、両電極
が接触することがない。また、不要部分の誘電体層を研
磨により取り除くために、製造工程の簡略化ができる。
【００２７】本発明について、以下、図面を参照してさ
らに詳細に説明する。
らに詳細に説明する。
【００２８】図１は、下部電極１３と、下部電極１３を
埋め込むように形成され下部電極１３に達する凹部の設
けられた絶縁層１２と、凹部の内部に形成され下部電極
１３を覆う誘電体層１４と、誘電体層１４の上に形成さ
れた上部電極１５とを備えた構造の薄膜コンデンサの断
面図である。
埋め込むように形成され下部電極１３に達する凹部の設
けられた絶縁層１２と、凹部の内部に形成され下部電極
１３を覆う誘電体層１４と、誘電体層１４の上に形成さ
れた上部電極１５とを備えた構造の薄膜コンデンサの断
面図である。
【００２９】図２の薄膜コンデンサは、上部電極２９
が、第一金属膜２５、第二金属膜２６、および第三金属
膜２７がこの順に積層された構造を有している。第一金
属膜２５および第三金属膜２７が、VIIIa族元素、Ｉｂ
族元素、またはアルミニウムを含む金属からなり、第二
金属膜２６が、IVa族元素、Ｖａ族元素、またはＶＩａ
族元素を含む金属からなっている。
が、第一金属膜２５、第二金属膜２６、および第三金属
膜２７がこの順に積層された構造を有している。第一金
属膜２５および第三金属膜２７が、VIIIa族元素、Ｉｂ
族元素、またはアルミニウムを含む金属からなり、第二
金属膜２６が、IVa族元素、Ｖａ族元素、またはＶＩａ
族元素を含む金属からなっている。
【００３０】図３の薄膜コンデンサは、上部電極３９
が、第一金属膜３４、第二金属膜３５、第三金属膜３
６、第四金属膜３７がこの順に積層された構造を有して
いる。第一金属膜３４および第三金属膜３６が、VIIIa
族元素、Ｉｂ族元素、またはアルミニウムを含む金属か
らなり、第二金属膜３５および第四金属膜３７が、IVa
族元素、Ｖａ族元素、またはＶＩａ族元素を含む金属か
らなっている。
が、第一金属膜３４、第二金属膜３５、第三金属膜３
６、第四金属膜３７がこの順に積層された構造を有して
いる。第一金属膜３４および第三金属膜３６が、VIIIa
族元素、Ｉｂ族元素、またはアルミニウムを含む金属か
らなり、第二金属膜３５および第四金属膜３７が、IVa
族元素、Ｖａ族元素、またはＶＩａ族元素を含む金属か
らなっている。
【００３１】特に記載するまでもないが、図１〜３の薄
膜コンデンサにおいて、下部電極にはその機能を果たす
ための配線が施されている。
膜コンデンサにおいて、下部電極にはその機能を果たす
ための配線が施されている。
【００３２】（第１の実施形態）次に、第１の実施の形
態として、本発明の薄膜コンデンサ内蔵基板の製造方法
を図４および図５を用いて説明する。
態として、本発明の薄膜コンデンサ内蔵基板の製造方法
を図４および図５を用いて説明する。
【００３３】まず有機基板、セラミック、アルミナ、シ
リコンなどの基板２１を用意し、その上に下部電極２２
を形成する（図４（ａ））。下部電極をアディティブ法
で形成する場合は、給電層を設けた後、レジストにより
パターンを形成して電解又は無電解めっきによりめっき
金属を埋め込むことにより形成する。このめっき金属
は、銅が最適であるが、銀、アルミニウムなどでも差し
支えない。また、セミアディティブ法では、最後にレジ
ストを除去して余分な給電層を除去する。さらに、サブ
トラクティブ法を用いる場合は、銅箔を積層し、レジス
トパターンを形成した後にエッチングを行うことで下部
電極２２を形成する。
リコンなどの基板２１を用意し、その上に下部電極２２
を形成する（図４（ａ））。下部電極をアディティブ法
で形成する場合は、給電層を設けた後、レジストにより
パターンを形成して電解又は無電解めっきによりめっき
金属を埋め込むことにより形成する。このめっき金属
は、銅が最適であるが、銀、アルミニウムなどでも差し
支えない。また、セミアディティブ法では、最後にレジ
ストを除去して余分な給電層を除去する。さらに、サブ
トラクティブ法を用いる場合は、銅箔を積層し、レジス
トパターンを形成した後にエッチングを行うことで下部
電極２２を形成する。
【００３４】次に、下部電極２２上に絶縁層２３を、例
えば液状ならばスピンコート法、ダイコート法、カーテ
ンコート法、印刷法などで、また、ドライフィルムなら
ばラミネートなどで積層して、乾燥等の処理を施して絶
縁層を硬化させる。その後、感光性樹脂ならばフォトリ
ソグラフィプロセスなどで、非感光性樹脂ならばレーザ
ー加工法などにより凹部を形成する（図４（ｂ））。こ
の凹部の大きさにより、形成できるコンデンサの容量が
決定される。また、下部電極２２においては、凹部より
もやや大きめに作製しておくことで、絶縁層により下部
電極２２のカバーが行われ、上部電極を形成したときに
電極間がショートすることがない。
えば液状ならばスピンコート法、ダイコート法、カーテ
ンコート法、印刷法などで、また、ドライフィルムなら
ばラミネートなどで積層して、乾燥等の処理を施して絶
縁層を硬化させる。その後、感光性樹脂ならばフォトリ
ソグラフィプロセスなどで、非感光性樹脂ならばレーザ
ー加工法などにより凹部を形成する（図４（ｂ））。こ
の凹部の大きさにより、形成できるコンデンサの容量が
決定される。また、下部電極２２においては、凹部より
もやや大きめに作製しておくことで、絶縁層により下部
電極２２のカバーが行われ、上部電極を形成したときに
電極間がショートすることがない。
【００３５】最初に用意される基板に下部電極２２が前
もって形成されていても差し支えなく、凹部（キャビテ
ィー）を有する絶縁基板内の凹部の下部にあらかじめ設
置されていても問題はない。さらに、下部電極２２を形
成する際、基板上に配線層や絶縁層が先に形成されてい
ても差し支えない。
もって形成されていても差し支えなく、凹部（キャビテ
ィー）を有する絶縁基板内の凹部の下部にあらかじめ設
置されていても問題はない。さらに、下部電極２２を形
成する際、基板上に配線層や絶縁層が先に形成されてい
ても差し支えない。
【００３６】ついで、誘電体２４をスパッタ法、蒸着
法、ＣＶＤ、陽極酸化法などを用いて形成する。この誘
電体２４には、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、
ＳｉＯ 2、Ｎｂ2Ｏ5や、ＢＳＴ（ＢａxＳｒ1-xＴｉ
Ｏ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ 3）、ＰＬＺＴ（Ｐ
ｂ1-yＬａyＺｒxＴｉ1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9など
のペロブスカイト系材料（ここで上記化合物いずれにつ
いても、０≦ｘ≦１、０＜ｙ＜１である。）が好ましく
用いられる。また、誘電体２４は、所望の誘電率を実現
することができる有機樹脂等により形成されても問題は
ない。
法、ＣＶＤ、陽極酸化法などを用いて形成する。この誘
電体２４には、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、
ＳｉＯ 2、Ｎｂ2Ｏ5や、ＢＳＴ（ＢａxＳｒ1-xＴｉ
Ｏ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ 3）、ＰＬＺＴ（Ｐ
ｂ1-yＬａyＺｒxＴｉ1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9など
のペロブスカイト系材料（ここで上記化合物いずれにつ
いても、０≦ｘ≦１、０＜ｙ＜１である。）が好ましく
用いられる。また、誘電体２４は、所望の誘電率を実現
することができる有機樹脂等により形成されても問題は
ない。
【００３７】次に、金属薄膜２５、金属薄膜２６、金属
薄膜２７を、スパッタ法、蒸着法、ＣＶＤ法などを用い
て順に形成する（図４（ｃ））。金属薄膜２５は、めっ
き時の電位を均一化することのできる金属材料を用いる
ことが好ましく、電気抵抗の小さい銅や銀が最適であ
る。アルミニウムや、VIIIａ族、Ｉｂ族の遷移金属のパ
ラジウム、金、白金なども好適に使用される。さらに、
金属薄膜２６においては、その後の工程の関係上、耐酸
性の優れた金属が好ましく使用される。たとえば、チタ
ン、ニオブ、タンタル、タングステン、クロムなどのIV
ａ族、Ｖａ族、ＶＩａ族の遷移金属が適している。ま
た、金属薄膜２７としては電気抵抗が小さい銅や銀が最
適であるが、アルミニウムおよびVIIIａ族、Ｉｂ族の遷
移金属のパラジウム、金、白金なども好適に用いられ
る。
薄膜２７を、スパッタ法、蒸着法、ＣＶＤ法などを用い
て順に形成する（図４（ｃ））。金属薄膜２５は、めっ
き時の電位を均一化することのできる金属材料を用いる
ことが好ましく、電気抵抗の小さい銅や銀が最適であ
る。アルミニウムや、VIIIａ族、Ｉｂ族の遷移金属のパ
ラジウム、金、白金なども好適に使用される。さらに、
金属薄膜２６においては、その後の工程の関係上、耐酸
性の優れた金属が好ましく使用される。たとえば、チタ
ン、ニオブ、タンタル、タングステン、クロムなどのIV
ａ族、Ｖａ族、ＶＩａ族の遷移金属が適している。ま
た、金属薄膜２７としては電気抵抗が小さい銅や銀が最
適であるが、アルミニウムおよびVIIIａ族、Ｉｂ族の遷
移金属のパラジウム、金、白金なども好適に用いられ
る。
【００３８】この上に、レジスト２０を、絶縁層と同様
に液状ならばスピンコート法、ダイコート法、カーテン
コート法、印刷法などで、また、ドライフィルムならば
ラミネートなどで積層する（図４（ｄ））。このレジス
ト２０をエッチング工程、もしくはポジ型の感光樹脂で
あるならばフォトリソグラフィプロセスの露光と現像工
程を行うことにより、凹部内のみに残す（図５
（ｅ））。
に液状ならばスピンコート法、ダイコート法、カーテン
コート法、印刷法などで、また、ドライフィルムならば
ラミネートなどで積層する（図４（ｄ））。このレジス
ト２０をエッチング工程、もしくはポジ型の感光樹脂で
あるならばフォトリソグラフィプロセスの露光と現像工
程を行うことにより、凹部内のみに残す（図５
（ｅ））。
【００３９】次に、凹部以外の領域に形成された金属薄
膜２７を酸処理等によりエッチングする（図５
（ｆ））。その後、凹部内に残っているレジスト２０を
有機溶媒などにより除去する（図５（ｇ））。これらの
工程により、凹部の内部と外部で金属薄膜表面の抵抗値
が変わり、めっき金属膜２８の析出を制御することがで
きる。ついで電解めっきを行い、凹部の内部に選択的に
めっき金属膜２８を析出させる（図５（ｈ））。めっき
金属の材料としては、コストを考慮すると銅が最適であ
るが、抵抗値の小さい銀や、電解めっきを行える金、
鉄、ニッケル、スズ、白金、パラジウム、亜鉛などの金
属やそれらの合金を用いることも可能である。この際、
表面に露出している金属薄膜２６は、金属薄膜２７が残
っているところよりも抵抗が高くなっておりかつ平滑に
なっているために、めっき金属膜２８が析出しにくい状
態となっている。このため、金属薄膜２７が残っている
凹部の内部へ選択的にめっきが析出することとなる。
膜２７を酸処理等によりエッチングする（図５
（ｆ））。その後、凹部内に残っているレジスト２０を
有機溶媒などにより除去する（図５（ｇ））。これらの
工程により、凹部の内部と外部で金属薄膜表面の抵抗値
が変わり、めっき金属膜２８の析出を制御することがで
きる。ついで電解めっきを行い、凹部の内部に選択的に
めっき金属膜２８を析出させる（図５（ｈ））。めっき
金属の材料としては、コストを考慮すると銅が最適であ
るが、抵抗値の小さい銀や、電解めっきを行える金、
鉄、ニッケル、スズ、白金、パラジウム、亜鉛などの金
属やそれらの合金を用いることも可能である。この際、
表面に露出している金属薄膜２６は、金属薄膜２７が残
っているところよりも抵抗が高くなっておりかつ平滑に
なっているために、めっき金属膜２８が析出しにくい状
態となっている。このため、金属薄膜２７が残っている
凹部の内部へ選択的にめっきが析出することとなる。
【００４０】最後に、凹部の外部の領域に形成された誘
電体２４、金属薄膜２５、金属薄膜２６およびめっき金
属膜２８をバフ研磨などの研磨法等を用いて削り、平坦
化する（図５（ｉ））。使用している誘電体２４、金属
薄膜２５、金属薄膜２６がエッチング可能である場合
は、エッチングによっても除去しても良い。平坦化後、
基板を洗浄して薄膜コンデンサを完成する。この平坦化
の工程により、薄膜コンデンサを層間に形成してゆくこ
とができる。また、めっき厚を制御することにより、平
滑表面を持つように形成することができる。この平滑表
面とした際、直上に回路の形成やさらに薄膜コンデンサ
を形成することも可能となる。さらに、同一層内での複
数の薄膜コンデンサ一括形成が可能なことは言うまでも
ない。
電体２４、金属薄膜２５、金属薄膜２６およびめっき金
属膜２８をバフ研磨などの研磨法等を用いて削り、平坦
化する（図５（ｉ））。使用している誘電体２４、金属
薄膜２５、金属薄膜２６がエッチング可能である場合
は、エッチングによっても除去しても良い。平坦化後、
基板を洗浄して薄膜コンデンサを完成する。この平坦化
の工程により、薄膜コンデンサを層間に形成してゆくこ
とができる。また、めっき厚を制御することにより、平
滑表面を持つように形成することができる。この平滑表
面とした際、直上に回路の形成やさらに薄膜コンデンサ
を形成することも可能となる。さらに、同一層内での複
数の薄膜コンデンサ一括形成が可能なことは言うまでも
ない。
【００４１】（第２の実施形態）続いて、本発明の第２
の実施の形態を図７〜８に示す。本実施形態と第１の実
施の形態との違いは、上部電極形成用の金属薄膜構成の
違いのみであり、基本的な製造方法は第１の実施の形態
と同じである。以下、第２の実施の形態について説明す
る。
の実施の形態を図７〜８に示す。本実施形態と第１の実
施の形態との違いは、上部電極形成用の金属薄膜構成の
違いのみであり、基本的な製造方法は第１の実施の形態
と同じである。以下、第２の実施の形態について説明す
る。
【００４２】まず基板３０上に下部電極３１を形成し
（図７（ａ））、その上に絶縁層３２を形成し、硬化さ
せる。次いで、フォトリソグラフィプロセスあるいはレ
ーザー加工法などにより凹部を形成する（図７
（ｂ））。この凹部の大きさにより、形成できるコンデ
ンサの容量が決定される。また、下部電極３１において
は、凹部よりもやや大きめに作製しておくことで、絶縁
層により下部電極３１のカバーが行われ、上部電極を形
成したときに電極間がショートすることがない。
（図７（ａ））、その上に絶縁層３２を形成し、硬化さ
せる。次いで、フォトリソグラフィプロセスあるいはレ
ーザー加工法などにより凹部を形成する（図７
（ｂ））。この凹部の大きさにより、形成できるコンデ
ンサの容量が決定される。また、下部電極３１において
は、凹部よりもやや大きめに作製しておくことで、絶縁
層により下部電極３１のカバーが行われ、上部電極を形
成したときに電極間がショートすることがない。
【００４３】最初に用意される基板に下部電極３１が前
もって形成されていても差し支えなく、凹部を有する絶
縁基板内の凹部の下部にあらかじめ設置されていても問
題はない。さらに、下部電極３１を形成する際、基板上
に配線層や絶縁層が先に形成されていても差し支えな
い。
もって形成されていても差し支えなく、凹部を有する絶
縁基板内の凹部の下部にあらかじめ設置されていても問
題はない。さらに、下部電極３１を形成する際、基板上
に配線層や絶縁層が先に形成されていても差し支えな
い。
【００４４】ついで、誘電体３３をスパッタ法、蒸着
法、ＣＶＤ、陽極酸化法などを用いて形成する。その上
に、金属薄膜３４、金属薄膜３５、金属薄膜３６、金属
薄膜３７を、スパッタ法、蒸着法、ＣＶＤ法などを用い
て順に形成する（図７（ｃ））。金属薄膜３４は、下地
との密着と誘電体層のバリア層としての金属を考慮して
選択されるため、チタン、ニオブ、タンタル、タングス
テン、クロムなどのIVａ族、Ｖａ族、ＶＩａ族の遷移金
属が適している。金属薄膜３５は、めっき時の電位を均
一化することを主に考慮して選択される。電気抵抗の小
さい銅や銀が最適であるが、アルミニウムおよびVIIIａ
族、Ｉｂ族の遷移金属のパラジウム、金、白金なども好
適に用いられる。さらに、金属薄膜３６においては、後
の工程を考慮し、耐酸性を有する金属が好適に用いられ
る。たとえばチタン、ニオブ、タンタル、タングステ
ン、クロムなどのIVａ族、Ｖａ族、ＶＩａ族の遷移金属
が適している。また、金属薄膜３７としては電気抵抗が
小さい銅や銀が最適であるが、アルミニウムおよびVIII
ａ族、Ｉｂ族の遷移金属のパラジウム、金、白金なども
好適に用いられる。
法、ＣＶＤ、陽極酸化法などを用いて形成する。その上
に、金属薄膜３４、金属薄膜３５、金属薄膜３６、金属
薄膜３７を、スパッタ法、蒸着法、ＣＶＤ法などを用い
て順に形成する（図７（ｃ））。金属薄膜３４は、下地
との密着と誘電体層のバリア層としての金属を考慮して
選択されるため、チタン、ニオブ、タンタル、タングス
テン、クロムなどのIVａ族、Ｖａ族、ＶＩａ族の遷移金
属が適している。金属薄膜３５は、めっき時の電位を均
一化することを主に考慮して選択される。電気抵抗の小
さい銅や銀が最適であるが、アルミニウムおよびVIIIａ
族、Ｉｂ族の遷移金属のパラジウム、金、白金なども好
適に用いられる。さらに、金属薄膜３６においては、後
の工程を考慮し、耐酸性を有する金属が好適に用いられ
る。たとえばチタン、ニオブ、タンタル、タングステ
ン、クロムなどのIVａ族、Ｖａ族、ＶＩａ族の遷移金属
が適している。また、金属薄膜３７としては電気抵抗が
小さい銅や銀が最適であるが、アルミニウムおよびVIII
ａ族、Ｉｂ族の遷移金属のパラジウム、金、白金なども
好適に用いられる。
【００４５】この上に、レジスト４０を形成した後（図
７（ｄ））、第一の実施形態と同様にして、凹部の内部
のみにレジスト４０を残す（図８（ｅ））。
７（ｄ））、第一の実施形態と同様にして、凹部の内部
のみにレジスト４０を残す（図８（ｅ））。
【００４６】次に、凹部以外の領域に形成された金属薄
膜３７を酸処理等によりエッチングする（図８
（ｆ））。その後、開口部内に残っているレジスト４０
を有機溶媒などにより除去する（図８（ｇ））。これら
の工程により、凹部の内部と外部で金属薄膜表面の抵抗
値が変わり、めっき金属膜４０を選択的に析出すること
ができる。
膜３７を酸処理等によりエッチングする（図８
（ｆ））。その後、開口部内に残っているレジスト４０
を有機溶媒などにより除去する（図８（ｇ））。これら
の工程により、凹部の内部と外部で金属薄膜表面の抵抗
値が変わり、めっき金属膜４０を選択的に析出すること
ができる。
【００４７】ついで電解めっきを行い、凹部の内部にめ
っき金属膜４０を選択的に析出させる（図８（ｈ））。
めっき金属の材料としては、コストを考慮すれば銅が最
適であるが、抵抗値の小さい銀や、電解めっきを行える
金、鉄、ニッケル、スズ、白金、パラジウム、亜鉛など
の金属やそれらの合金も使用できる。この際、金属薄膜
３６表面は、金属薄膜３７表面よりも抵抗が高く、かつ
平滑になっている。このため、金属薄膜３６表面にはめ
っき金属膜３８が析出しにくい状態となっている。した
がって、金属薄膜３７の露出部分に選択的にめっきが析
出することとなる。
っき金属膜４０を選択的に析出させる（図８（ｈ））。
めっき金属の材料としては、コストを考慮すれば銅が最
適であるが、抵抗値の小さい銀や、電解めっきを行える
金、鉄、ニッケル、スズ、白金、パラジウム、亜鉛など
の金属やそれらの合金も使用できる。この際、金属薄膜
３６表面は、金属薄膜３７表面よりも抵抗が高く、かつ
平滑になっている。このため、金属薄膜３６表面にはめ
っき金属膜３８が析出しにくい状態となっている。した
がって、金属薄膜３７の露出部分に選択的にめっきが析
出することとなる。
【００４８】最後に、凹部以外の領域に形成された誘電
体３３、金属薄膜３４、金属薄膜３５、金属薄膜３６お
よび導体のめっき金属膜４０をバフ研磨などの研磨法等
を用いて削り、表面を平滑にする（図８（ｉ））。使用
している誘電体３３、金属薄膜３４、金属薄膜３５、金
属薄膜３６がエッチング可能である場合は、エッチング
によっても除去しても良い。平坦化後、基板を洗浄して
薄膜コンデンサを完成する。
体３３、金属薄膜３４、金属薄膜３５、金属薄膜３６お
よび導体のめっき金属膜４０をバフ研磨などの研磨法等
を用いて削り、表面を平滑にする（図８（ｉ））。使用
している誘電体３３、金属薄膜３４、金属薄膜３５、金
属薄膜３６がエッチング可能である場合は、エッチング
によっても除去しても良い。平坦化後、基板を洗浄して
薄膜コンデンサを完成する。
【００４９】
【実施例】（実施例１）図４〜５を参照して本実施例に
ついて説明する。本実施例は、前述の第一の実施の形態
に対応するものである。
ついて説明する。本実施例は、前述の第一の実施の形態
に対応するものである。
【００５０】本実施例では、基板２１としてガラス繊維
強化有機基板を用い、絶縁層にはネガ型のフルオレン骨
格を有するエポキシアクリレート樹脂を主原料とする新
日鐵化学株式会社製のＶ−２５９ＰＡを用いた。
強化有機基板を用い、絶縁層にはネガ型のフルオレン骨
格を有するエポキシアクリレート樹脂を主原料とする新
日鐵化学株式会社製のＶ−２５９ＰＡを用いた。
【００５１】まず基板上２１上に、上記ネガ型のエポキ
シアクリレート樹脂をスピンコータにより１０μｍの厚
さに塗布し、７５℃で４０分の乾燥を行い、８００ｍＪ
／ｃｍ2の露光後に窒素雰囲気中で２００℃、３０分硬
化させた絶縁層を形成した。その上にスパッタリング法
を用いて密着用にチタン薄膜と給電用に銅薄膜を順に堆
積させた。スパッタの条件例として、はじめに１×１０
-7Ｔｏｒｒまで真空引きした後に、アルゴンにより４×
１０-3Ｔｏｒｒとした中で、チタンの堆積条件を印加電
流値５Ａ、トレースピード３００ｍｍ／ｍｉｎで行い、
銅の堆積条件を印加電流値４Ａ、トレースピード３００
ｍｍ／ｍｉｎとして行った。チタン、銅それぞれの薄膜
の厚さは１００ｎｍ、２２０ｎｍである。
シアクリレート樹脂をスピンコータにより１０μｍの厚
さに塗布し、７５℃で４０分の乾燥を行い、８００ｍＪ
／ｃｍ2の露光後に窒素雰囲気中で２００℃、３０分硬
化させた絶縁層を形成した。その上にスパッタリング法
を用いて密着用にチタン薄膜と給電用に銅薄膜を順に堆
積させた。スパッタの条件例として、はじめに１×１０
-7Ｔｏｒｒまで真空引きした後に、アルゴンにより４×
１０-3Ｔｏｒｒとした中で、チタンの堆積条件を印加電
流値５Ａ、トレースピード３００ｍｍ／ｍｉｎで行い、
銅の堆積条件を印加電流値４Ａ、トレースピード３００
ｍｍ／ｍｉｎとして行った。チタン、銅それぞれの薄膜
の厚さは１００ｎｍ、２２０ｎｍである。
【００５２】この給電膜上にポジ型のフォトレジストと
して東京応化工業株式会社製のＰ−ＬＡ９００ＰＭを用
い、スピンコータにより１０μｍの厚さで塗布し、９０
℃、３０分の乾燥の後に、下部電極のパターンを描いて
あるフォトマスクを用いて６００ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことにより
パターンを得た。
して東京応化工業株式会社製のＰ−ＬＡ９００ＰＭを用
い、スピンコータにより１０μｍの厚さで塗布し、９０
℃、３０分の乾燥の後に、下部電極のパターンを描いて
あるフォトマスクを用いて６００ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことにより
パターンを得た。
【００５３】パターン形成後、硫酸浴の電解銅めっきを
０．６Ａ、１２分の条件で行い、凹部に銅を析出させ
た。その後、レジストを有機溶媒などで除去し、さらに
酸素プラズマアッシャーを４５℃、３分の条件で行うこ
とによりレジストを完全除去した。下部電極２２以外の
部分の銅とチタンのスパッタ膜はエッチングにより除去
した。以上のようにして下部電極２２が形成された（図
４（ａ））。
０．６Ａ、１２分の条件で行い、凹部に銅を析出させ
た。その後、レジストを有機溶媒などで除去し、さらに
酸素プラズマアッシャーを４５℃、３分の条件で行うこ
とによりレジストを完全除去した。下部電極２２以外の
部分の銅とチタンのスパッタ膜はエッチングにより除去
した。以上のようにして下部電極２２が形成された（図
４（ａ））。
【００５４】下部電極２２を形成した後、絶縁層２３と
してネガ型のフルオレン骨格を有するエポキシアクリレ
ート樹脂を主原料としている新日鐵化学株式会社のＶ−
２５９ＰＡを用い、これをスピンコータにより２０μｍ
の厚さに塗布した。７５℃で４０分の乾燥を行い、２０
０ｍＪ／ｃｍ2の露光、１％炭酸ソーダ水溶液で４分の
ディップ現像を行うことにより凹部を形成した後、凹部
内に抜け残っているエポキシアクリレート樹脂を４５
℃、２分の酸素プラズマアッシャーにより除去した。最
後に窒素雰囲気中で２００℃、３０分の加熱を行いエポ
キシアクリレート樹脂を硬化させた（図４（ｂ））。
してネガ型のフルオレン骨格を有するエポキシアクリレ
ート樹脂を主原料としている新日鐵化学株式会社のＶ−
２５９ＰＡを用い、これをスピンコータにより２０μｍ
の厚さに塗布した。７５℃で４０分の乾燥を行い、２０
０ｍＪ／ｃｍ2の露光、１％炭酸ソーダ水溶液で４分の
ディップ現像を行うことにより凹部を形成した後、凹部
内に抜け残っているエポキシアクリレート樹脂を４５
℃、２分の酸素プラズマアッシャーにより除去した。最
後に窒素雰囲気中で２００℃、３０分の加熱を行いエポ
キシアクリレート樹脂を硬化させた（図４（ｂ））。
【００５５】次に、誘電体２４、金属薄膜２５、金属薄
膜２６および金属薄膜２７をこの順でスパッタリング法
により成膜した（図４（ｃ））。誘電体２４として酸化
チタンを、金属薄膜２６としてチタンを、金属薄膜２５
および金属薄膜２７として銅を用いた。本実施例におけ
るスパッタ条件は、誘電体２４（酸化チタン）は、はじ
めに１×１０-7Ｔｏｒｒまで真空引きした後に、アルゴ
ンおよび酸素により３×１０-3Ｔｏｒｒとした雰囲気中
で、堆積条件を印加電流値８Ａ、トレースピード１００
ｍｍ／ｍｉｎとして行った。膜厚は１００ｎｍである。
またチタンと銅の条件は、はじめに１×１０-7Ｔｏｒｒ
まで真空引きした後に、アルゴンにより４×１０-3Ｔｏ
ｒｒとした雰囲気中で、金属薄膜２６の堆積条件につい
ては印加電流値５Ａ、トレースピード３００ｍｍ／ｍｉ
ｎとし、金属薄膜２５および金属薄膜２７の堆積条件に
ついては印加電流値４Ａ、トレースピード３００ｍｍ／
ｍｉｎとした。金属薄膜２６（チタン）の膜厚は１００
ｎｍ、金属薄膜２５および金属薄膜２７（銅）の膜厚は
２２０ｎｍとした。
膜２６および金属薄膜２７をこの順でスパッタリング法
により成膜した（図４（ｃ））。誘電体２４として酸化
チタンを、金属薄膜２６としてチタンを、金属薄膜２５
および金属薄膜２７として銅を用いた。本実施例におけ
るスパッタ条件は、誘電体２４（酸化チタン）は、はじ
めに１×１０-7Ｔｏｒｒまで真空引きした後に、アルゴ
ンおよび酸素により３×１０-3Ｔｏｒｒとした雰囲気中
で、堆積条件を印加電流値８Ａ、トレースピード１００
ｍｍ／ｍｉｎとして行った。膜厚は１００ｎｍである。
またチタンと銅の条件は、はじめに１×１０-7Ｔｏｒｒ
まで真空引きした後に、アルゴンにより４×１０-3Ｔｏ
ｒｒとした雰囲気中で、金属薄膜２６の堆積条件につい
ては印加電流値５Ａ、トレースピード３００ｍｍ／ｍｉ
ｎとし、金属薄膜２５および金属薄膜２７の堆積条件に
ついては印加電流値４Ａ、トレースピード３００ｍｍ／
ｍｉｎとした。金属薄膜２６（チタン）の膜厚は１００
ｎｍ、金属薄膜２５および金属薄膜２７（銅）の膜厚は
２２０ｎｍとした。
【００５６】次いで全面にレジスト２０を形成した（図
４（ｄ））。レジスト２０の材料としては、ポジ型のフ
ォトレジストである東京応化工業株式会社製のＰ−ＬＡ
９００ＰＭを用いた。これをスピンコータにより１０μ
ｍの厚さで塗布し、９０℃、３０分の乾燥を行った。次
いでフォトマスクを用いて２４０ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことによ
り、凹部のみレジスト２０が残る状態を得た（図５
（ｅ））。
４（ｄ））。レジスト２０の材料としては、ポジ型のフ
ォトレジストである東京応化工業株式会社製のＰ−ＬＡ
９００ＰＭを用いた。これをスピンコータにより１０μ
ｍの厚さで塗布し、９０℃、３０分の乾燥を行った。次
いでフォトマスクを用いて２４０ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことによ
り、凹部のみレジスト２０が残る状態を得た（図５
（ｅ））。
【００５７】この状態で金属薄膜２７（銅スパッタ膜）
を全面エッチングし、凹部以外の領域に形成された金属
薄膜２７を除去した（図５（ｆ））。次に凹部の内部の
レジスト２０を有機溶剤洗浄により除去した後、凹部の
内部に残存しているレジストを４５℃、４分の酸素プラ
ズマアッシャーにより完全に取り去った（図５
（ｇ））。なお、この工程は表面に露出したチタンを酸
化することも目的としている。この工程によりチタンを
酸化させることで、より高抵抗化でき、酸に対する不溶
性が増す効果も得られる。凹部の銅で被われている箇所
のチタンは酸化されることはなく、金属薄膜２５の銅薄
膜も高抵抗化することはなかった。
を全面エッチングし、凹部以外の領域に形成された金属
薄膜２７を除去した（図５（ｆ））。次に凹部の内部の
レジスト２０を有機溶剤洗浄により除去した後、凹部の
内部に残存しているレジストを４５℃、４分の酸素プラ
ズマアッシャーにより完全に取り去った（図５
（ｇ））。なお、この工程は表面に露出したチタンを酸
化することも目的としている。この工程によりチタンを
酸化させることで、より高抵抗化でき、酸に対する不溶
性が増す効果も得られる。凹部の銅で被われている箇所
のチタンは酸化されることはなく、金属薄膜２５の銅薄
膜も高抵抗化することはなかった。
【００５８】この状態となった基板に硫酸浴の電解銅め
っきを０．６Ａ、３０分の条件で行い、凹部を銅めっき
で埋めた（図５（ｈ））。この後、１０００番でバフ研
磨を行うことにより、平滑表面の上部電極が形成できた
（図５（ｉ））。めっきの際、酸化しているチタン表面
にも粒上に銅めっきが析出するが、バフ研磨の工程で完
全に除去できることが実験により確認されている。
っきを０．６Ａ、３０分の条件で行い、凹部を銅めっき
で埋めた（図５（ｈ））。この後、１０００番でバフ研
磨を行うことにより、平滑表面の上部電極が形成できた
（図５（ｉ））。めっきの際、酸化しているチタン表面
にも粒上に銅めっきが析出するが、バフ研磨の工程で完
全に除去できることが実験により確認されている。
【００５９】上記のようにして得られた薄膜コンデンサ
は、表面が平滑になっているため、図６のように上部電
極上に絶縁層５１、上部配線５２を形成することにより
容易に多層配線構造を形成できる。なお、この図では接
続部のビアを埋まっている形が示されているが、ビア形
状に沿って均一に導体を析出させたビアであってもよ
い。また、限られた面積内で一定の容量を実現するた
め、下部電極に凹凸を付けておくことも可能である。凹
凸表面を有する下部電極とした場合、従来技術では薄膜
コンデンサの平坦性が損なわれ、多層配線構造の形成が
更に困難になるという問題が生じるが、本発明の薄膜コ
ンデンサは埋め込み構造を有するため、凹凸表面を有す
る下部電極であっても良好な平坦性が得られ、多層配線
を容易に形成できる。
は、表面が平滑になっているため、図６のように上部電
極上に絶縁層５１、上部配線５２を形成することにより
容易に多層配線構造を形成できる。なお、この図では接
続部のビアを埋まっている形が示されているが、ビア形
状に沿って均一に導体を析出させたビアであってもよ
い。また、限られた面積内で一定の容量を実現するた
め、下部電極に凹凸を付けておくことも可能である。凹
凸表面を有する下部電極とした場合、従来技術では薄膜
コンデンサの平坦性が損なわれ、多層配線構造の形成が
更に困難になるという問題が生じるが、本発明の薄膜コ
ンデンサは埋め込み構造を有するため、凹凸表面を有す
る下部電極であっても良好な平坦性が得られ、多層配線
を容易に形成できる。
【００６０】（実施例２）本発明の第２の実施例を図面
を参照して説明する。この実施例は、前述の第２の実施
の形態に対応するものである。
を参照して説明する。この実施例は、前述の第２の実施
の形態に対応するものである。
【００６１】まず実施例１と同様にして基板３０上に下
部電極３１を形成し（図７（ａ））、その上に絶縁層３
２を成膜した。絶縁層３２には下部電極３１に達する凹
部を設けた（図７（ｂ））。
部電極３１を形成し（図７（ａ））、その上に絶縁層３
２を成膜した。絶縁層３２には下部電極３１に達する凹
部を設けた（図７（ｂ））。
【００６２】次に絶縁層３２上に、誘電体３３、金属薄
膜３４、金属薄膜３５、金属薄膜３６、金属薄膜３７
を、スパッタリング法を用いて形成した（図７
（ｃ））。金属薄膜３４、３６の材料はチタン、金属薄
膜３５、３７の材料は銅とした。スパッタリングは、は
じめに１×１０-7Ｔｏｒｒまで真空引きした後に、アル
ゴンにより４×１０-3Ｔｏｒｒとした雰囲気中で、チタ
ンの堆積条件を印加電流値５Ａ、トレースピード３００
ｍｍ／ｍｉｎで行い、銅の堆積条件を印加電流値４Ａ、
トレースピード３００ｍｍ／ｍｉｎとして行った。チタ
ン、銅の膜厚は、それぞれ１００ｎｍ、２２０ｎｍであ
る。
膜３４、金属薄膜３５、金属薄膜３６、金属薄膜３７
を、スパッタリング法を用いて形成した（図７
（ｃ））。金属薄膜３４、３６の材料はチタン、金属薄
膜３５、３７の材料は銅とした。スパッタリングは、は
じめに１×１０-7Ｔｏｒｒまで真空引きした後に、アル
ゴンにより４×１０-3Ｔｏｒｒとした雰囲気中で、チタ
ンの堆積条件を印加電流値５Ａ、トレースピード３００
ｍｍ／ｍｉｎで行い、銅の堆積条件を印加電流値４Ａ、
トレースピード３００ｍｍ／ｍｉｎとして行った。チタ
ン、銅の膜厚は、それぞれ１００ｎｍ、２２０ｎｍであ
る。
【００６３】次いで全面にレジスト４０を形成した（図
７（ｄ））。レジスト４０の材料としては、ポジ型のフ
ォトレジストである東京応化工業株式会社製のＰ−ＬＡ
９００ＰＭを用いた。これをスピンコータにより１０μ
ｍの厚さで塗布し、９０℃、３０分の乾燥を行った。次
いでフォトマスクを用いて２４０ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことによ
り、凹部のみレジスト４０が残る状態を得た（図８
（ｅ））。
７（ｄ））。レジスト４０の材料としては、ポジ型のフ
ォトレジストである東京応化工業株式会社製のＰ−ＬＡ
９００ＰＭを用いた。これをスピンコータにより１０μ
ｍの厚さで塗布し、９０℃、３０分の乾燥を行った。次
いでフォトマスクを用いて２４０ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことによ
り、凹部のみレジスト４０が残る状態を得た（図８
（ｅ））。
【００６４】この状態で金属薄膜３７（銅スパッタ膜）
を全面エッチングし、凹部以外の領域に形成された金属
薄膜３７を除去した（図８（ｆ））。次に凹部の内部の
レジスト４０を有機溶剤洗浄により除去した後、凹部の
内部に残存しているレジストを４５℃、４分の酸素プラ
ズマアッシャーにより完全に取り去った（図８
（ｇ））。なお、この工程は表面に露出したチタンを酸
化することも目的としている。この工程によりチタンを
酸化させることで、より高抵抗化でき、酸に対する不溶
性が増す効果も得られる。凹部の銅で被われているとこ
ろのチタンは酸化されることはなく、銅薄膜も高抵抗化
することはなかった。
を全面エッチングし、凹部以外の領域に形成された金属
薄膜３７を除去した（図８（ｆ））。次に凹部の内部の
レジスト４０を有機溶剤洗浄により除去した後、凹部の
内部に残存しているレジストを４５℃、４分の酸素プラ
ズマアッシャーにより完全に取り去った（図８
（ｇ））。なお、この工程は表面に露出したチタンを酸
化することも目的としている。この工程によりチタンを
酸化させることで、より高抵抗化でき、酸に対する不溶
性が増す効果も得られる。凹部の銅で被われているとこ
ろのチタンは酸化されることはなく、銅薄膜も高抵抗化
することはなかった。
【００６５】この状態となった基板に硫酸浴の電解銅め
っきを０．６Ａ、３０分の条件で行い、凹部を銅めっき
で埋めた（図８（ｈ））。この後、１０００番でバフ研
磨を行うことにより、平滑表面の上部電極が形成できた
（図８（ｉ））。めっきの際、酸化しているチタン表面
にも粒上に銅めっきが析出するが、バフ研磨の工程で完
全に除去できることが実験により確認されている。
っきを０．６Ａ、３０分の条件で行い、凹部を銅めっき
で埋めた（図８（ｈ））。この後、１０００番でバフ研
磨を行うことにより、平滑表面の上部電極が形成できた
（図８（ｉ））。めっきの際、酸化しているチタン表面
にも粒上に銅めっきが析出するが、バフ研磨の工程で完
全に除去できることが実験により確認されている。
【００６６】上記のようにして得られた薄膜コンデンサ
は、表面が平滑になっているため、容易に多層配線構造
を形成することができる。
は、表面が平滑になっているため、容易に多層配線構造
を形成することができる。
【００６７】
【発明の効果】以上説明したように本発明によれば、薄
膜コンデンサやその内蔵基板において、下部電極上に設
けられた凹部の内部に埋め込まれるように上部電極が形
成される。このため、上部電極と下部電極の短絡や、製
造過程における誘電体層の品質劣化が有効に防止され、
素子の信頼性が向上する。また、製造プロセスの簡略化
を図られる。さらに、薄膜コンデンサ上への多層配線の
形成が容易となる。
膜コンデンサやその内蔵基板において、下部電極上に設
けられた凹部の内部に埋め込まれるように上部電極が形
成される。このため、上部電極と下部電極の短絡や、製
造過程における誘電体層の品質劣化が有効に防止され、
素子の信頼性が向上する。また、製造プロセスの簡略化
を図られる。さらに、薄膜コンデンサ上への多層配線の
形成が容易となる。
【図１】本発明の薄膜コンデンサの断面図である。
【図２】本発明の薄膜コンデンサの断面図である。
【図３】本発明の薄膜コンデンサの断面図である。
【図４】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。
断面図である。
【図５】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。
断面図である。
【図６】本発明の薄膜コンデンサを用いた多層配線構造
を示す断面図である。
を示す断面図である。
【図７】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。
断面図である。
【図８】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。
断面図である。
【図９】従来の薄膜コンデンサの一例を示す断面図であ
る。
る。
【図１０】従来の薄膜コンデンサの一例を示す断面図で
ある。
ある。
１１ 基板
１２ 絶縁層
１３ 下部電極
１４ 誘電体層
１５ 上部電極
２１ 基板
２２ 絶縁層
２３ 下部電極
２４ 誘電体層
２５ 第一金属薄膜
２６ 第二金属薄膜
２７ 第三金属薄膜
２８ めっき金属
２９ 上部電極
３０ 基板
３１ 下部電極
３２ 絶縁層
３３ 誘電体層
３４ 第一金属薄膜
３５ 第二金属薄膜
３６ 第三金属薄膜
３７ 第四金属薄膜
３８ めっき金属
３９ 上部電極
４０ レジスト
５１ 絶縁層
５２ 上層配線
９０ 基板
９１ 下部電極
９２ 誘電体層
９３ 上部電極
Ａ 基板
Ｂ 導電膜
Ｃ 下部電極
Ｄ Ｔａ層
Ｅ 陽極酸化膜（誘電体層）
フロントページの続き
(56)参考文献 特開 平７−193136（ＪＰ，Ａ)
特開 平７−169854（ＪＰ，Ａ)
特開 平９−289287（ＪＰ，Ａ)
特開 平６−302764（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01G 4/00 - 4/40
H01L 27/01
H05K 1/16
Claims (16)
- 【請求項１】 下部電極と、該下部電極を埋め込むよう
に形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備え、前記絶縁層の上面と前記上部電極
の上面とを含む面が実質的に平坦であることを特徴とす
る薄膜コンデンサ。 - 【請求項２】 下部電極と、該下部電極を埋め込むよう
に形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備えた薄膜コンデンサであって、 前記上部電極が第一乃至第三の層がこの順に積層された
構造を有し、第一の層および第三の層が、VIIIa族元
素、Ｉｂ族元素、またはアルミニウムを含む金属からな
り、第二の層が、IVa族元素、Ｖａ族元素、またはＶＩ
ａ族元素を含む金属からなることを特徴とする薄膜コン
デンサ。 - 【請求項３】 下部電極と、該下部電極を埋め込むよう
に形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備えた薄膜コンデンサであって、 前記上部電極が第一乃至第四の層がこの順に積層された
構造を有し、第一の層および第三の層が、IVa族元素、
Ｖａ族元素、またはＶＩａ族元素を含む金属からなり、
第二の層および第四の層が、VIIIa族元素、Ｉｂ族元
素、またはアルミニウムを含む金属からなることを特徴
とする薄膜コンデンサ。 - 【請求項４】 前記上部電極は前記凹部を実質的に完全
に埋め込むように形成されたことを特徴とする請求項２
または３に記載の薄膜コンデンサ。 - 【請求項５】 前記絶縁層の上面と前記上部電極の上面
とを含む面が実質的に平坦であることを特徴とする請求
項２、３または４に記載の薄膜コンデンサ。 - 【請求項６】 前記凹部の幅が前記下部電極の幅よりも
小さいことを特徴とする請求項１乃至５いずれかに記載
の薄膜コンデンサ。 - 【請求項７】 前記下部電極が平板形状を有することを
特徴とする請求項１乃至６いずれかに記載の薄膜コンデ
ンサ。 - 【請求項８】 請求項１乃至７いずれかに記載の薄膜コ
ンデンサを備えたことを特徴とする薄膜コンデンサ内蔵
基板。 - 【請求項９】 基板上に直接に、または絶縁体を介して
下部電極を形成する工程と、該下部電極の上に該下部電
極を埋め込むように絶縁層を形成する工程と、該絶縁層
中に該下部電極に達する凹部を形成し、該下部電極を露
出させる工程と、該下部電極の露出部分を覆うように誘
電体層を形成する工程と、該誘電体層の上に導電膜を形
成する工程と、凹部以外の部分に形成された導電膜およ
び誘電体層が除去されるように全面を平坦化する工程と
を含むことを特徴とする薄膜コンデンサの製造方法。 - 【請求項１０】 基板上に直接に、または絶縁体を介し
て下部電極を形成する工程と、該下部電極の上に該下部
電極を埋め込むように絶縁層を形成する工程と、該絶縁
層中に該下部電極に達する凹部を形成し、該下部電極を
露出させる工程と、該下部電極の露出部分を覆うように
誘電体層を形成する工程と、該誘電体層の上に、抵抗値
の異なる二以上の層からなる導電膜を、凹部を埋め尽く
さないように形成する工程と、凹部以外の領域に形成さ
れた該導電膜の少なくとも最外層を除去する工程と、前
記凹部の内部に残された前記最外層の上に選択的に金属
めっき膜を形成する工程とを含むことを特徴とする薄膜
コンデンサの製造方法。 - 【請求項１１】 前記導電膜の少なくとも最外層を除去
する工程を、凹部を埋め込むようにマスクを形成した
後、全面をエッチングすることにより行うことを特徴と
する請求項１０に記載の薄膜コンデンサの製造方法。 - 【請求項１２】 前記導電膜は第一乃至第三の層がこの
順に積層された構造を有し、第一の層および第三の層
が、VIIIa族元素、Ｉｂ族元素、またはアルミニウムを
含む金属からなり、第二の層が、IVa族元素、Ｖａ族元
素、またはＶＩａ族元素を含む金属からなることを特徴
とする請求項１０または１１に記載の薄膜コンデンサの
製造方法。 - 【請求項１３】 前記導電膜は第一乃至第四の層がこの
順に積層された構造を有し、第一の層および第三の層
が、IVa族元素、Ｖａ族元素、またはＶＩａ族元素を含
む金属からなり、第二の層および第四の層が、VIIIa族
元素、Ｉｂ族元素、またはアルミニウムを含む金属から
なることを特徴とする請求項１０または１１に記載の薄
膜コンデンサの製造方法。 - 【請求項１４】 前記導電膜を形成後、全面を平坦化
し、凹部以外の部分に形成された導電膜を除去する工程
を含むことを特徴とする請求項１０乃至１３いずれかに
記載の薄膜コンデンサの製造方法。 - 【請求項１５】 前記凹部の幅が前記下部電極の幅より
も小さいことを特徴とする請求項９乃至１４いずれかに
記載の薄膜コンデンサの製造方法。 - 【請求項１６】 前記下部電極が平板形状を有すること
を特徴とする請求項９乃至１５いずれかに記載の薄膜コ
ンデンサの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02531699A JP3362776B2 (ja) | 1999-02-02 | 1999-02-02 | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 |
| US09/420,561 US6278153B1 (en) | 1998-10-19 | 1999-10-19 | Thin film capacitor formed in via |
| US09/838,337 US20020020836A1 (en) | 1998-10-19 | 2001-04-20 | Thin film capacitor avoiding short circuit between electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02531699A JP3362776B2 (ja) | 1999-02-02 | 1999-02-02 | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223362A JP2000223362A (ja) | 2000-08-11 |
| JP3362776B2 true JP3362776B2 (ja) | 2003-01-07 |
Family
ID=12162600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02531699A Expired - Fee Related JP3362776B2 (ja) | 1998-10-19 | 1999-02-02 | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362776B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056205A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| TW543093B (en) * | 2001-04-12 | 2003-07-21 | Cabot Microelectronics Corp | Method of reducing in-trench smearing during polishing |
| KR100619367B1 (ko) | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
| WO2006082817A1 (ja) * | 2005-02-04 | 2006-08-10 | Nec Corporation | キャパシタ及びそれを内蔵した配線基板 |
| KR100710202B1 (ko) | 2005-07-14 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 제조방법 및 이를 이용한 이미지센서 |
| JP2007300002A (ja) | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
| JP4997841B2 (ja) * | 2006-06-21 | 2012-08-08 | ソニー株式会社 | 接続部品とそれを用いた半導体装置及び接続部品の搭載構造、並びに、接続部品の製造方法及び実装方法 |
| KR100878414B1 (ko) | 2006-10-27 | 2009-01-13 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 및 제조방법 |
| KR100735339B1 (ko) | 2006-12-29 | 2007-07-04 | 삼성전기주식회사 | 박막 캐패시터 내장형 배선 기판의 제조방법 |
| US8085522B2 (en) * | 2007-06-26 | 2011-12-27 | Headway Technologies, Inc. | Capacitor and method of manufacturing the same and capacitor unit |
-
1999
- 1999-02-02 JP JP02531699A patent/JP3362776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223362A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278153B1 (en) | Thin film capacitor formed in via | |
| JP5455352B2 (ja) | 薄膜ｍｉｍキャパシタ及びその製造方法 | |
| US6678144B2 (en) | Capacitor, circuit board with built-in capacitor and method for producing the same | |
| US5380679A (en) | Process for forming a multilayer wiring conductor structure in semiconductor device | |
| US6216324B1 (en) | Method for a thin film multilayer capacitor | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| US6410858B1 (en) | Multilayered wiring board, a production process for, and semiconductor device using, the same | |
| US5529956A (en) | Multi-layer wiring structure in semiconductor device and method for manufacturing the same | |
| JP3817463B2 (ja) | 多層配線基板の製造方法 | |
| JP2000216547A (ja) | チップキャリヤ基板 | |
| JP3362776B2 (ja) | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 | |
| JP4584700B2 (ja) | 配線基板の製造方法 | |
| JP2002246744A (ja) | 導体形成方法およびこれを用いた多層配線基板製造方法 | |
| US20030197215A1 (en) | A dual stacked metal-insulator-metal capacitor and method for making same | |
| JP2960538B2 (ja) | 半導体装置の製造方法 | |
| JPH1197632A (ja) | 半導体装置及びその製造方法 | |
| US6815222B2 (en) | Method for protecting capacitive elements during production of a semiconductor device | |
| JP3838876B2 (ja) | 多層回路基板の製造方法 | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| JPH0613346A (ja) | 半導体装置の製造方法 | |
| KR100586067B1 (ko) | 전기도금을 이용한 구리배선 형성방법 | |
| JP3214460B2 (ja) | パターン構造及びその製造方法 | |
| JP3152225B2 (ja) | プリント配線板及びその製造方法 | |
| KR100943485B1 (ko) | 반도체소자의 제조방법 | |
| JPH10154878A (ja) | 薄膜コンデンサ内蔵基板及びその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |