JP2002246551A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002246551A JP2002246551A JP2001038685A JP2001038685A JP2002246551A JP 2002246551 A JP2002246551 A JP 2002246551A JP 2001038685 A JP2001038685 A JP 2001038685A JP 2001038685 A JP2001038685 A JP 2001038685A JP 2002246551 A JP2002246551 A JP 2002246551A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor
- semiconductor device
- transistor
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004891 communication Methods 0.000 claims description 17
- 239000000446 fuel Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 46
- 238000000034 method Methods 0.000 description 23
- 230000015556 catabolic process Effects 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100454435 Biomphalaria glabrata BG05 gene Proteins 0.000 description 1
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】異なる耐圧を有する複数の半導体ドライバを同
一チップに集積化することにより少ない品種で様々な耐
圧に対応できる半導体ドライバを提供する。 【解決手段】半導体基板１００に形成した埋込絶縁層１
０１と、前記埋込絶縁層１０１上の半導体基板１００上
に形成した複数のパワー半導体素子２，３および該パワ
ー半導体素子間を絶縁分離するトレンチ４と、前記パワ
ー半導体素子の制御電極を絶縁して駆動するアイソレー
タ５からなり、前記トランジスタ２，３はそれぞれ直列
接続して使用することができる。
一チップに集積化することにより少ない品種で様々な耐
圧に対応できる半導体ドライバを提供する。 【解決手段】半導体基板１００に形成した埋込絶縁層１
０１と、前記埋込絶縁層１０１上の半導体基板１００上
に形成した複数のパワー半導体素子２，３および該パワ
ー半導体素子間を絶縁分離するトレンチ４と、前記パワ
ー半導体素子の制御電極を絶縁して駆動するアイソレー
タ５からなり、前記トランジスタ２，３はそれぞれ直列
接続して使用することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置にかか
り、特に同一チップ内に異なる耐圧の半導体ドライバを
混在する半導体回路に関する。
り、特に同一チップ内に異なる耐圧の半導体ドライバを
混在する半導体回路に関する。
【０００２】
【従来の技術】小型で高速動作が可能な上、長寿命なこ
とから従来のリレーや機械的スイッチに代わり半導体ス
イッチが広く用いられている。半導体スイッチの性能を
表わす指標として、耐圧、電流容量、そしてオン抵抗が
ある。耐圧、電流容量を向上することにより、両者の積
である扱える電力を増加させることができる。またオン
抵抗を小さくすることにより、半導体スイッチの発熱を
減少させて同一の熱環境での電流容量を増やすことがで
きる。また、これによりエネルギ効率を向上させること
ができる。
とから従来のリレーや機械的スイッチに代わり半導体ス
イッチが広く用いられている。半導体スイッチの性能を
表わす指標として、耐圧、電流容量、そしてオン抵抗が
ある。耐圧、電流容量を向上することにより、両者の積
である扱える電力を増加させることができる。またオン
抵抗を小さくすることにより、半導体スイッチの発熱を
減少させて同一の熱環境での電流容量を増やすことがで
きる。また、これによりエネルギ効率を向上させること
ができる。
【０００３】半導体スイッチとして一般的に使用される
ＭＯＳＦＥＴの耐圧、電流容量を向上させる技術につい
ては、文献：山崎浩著、日刊工業新聞社発行「パワーＭ
ＯＳＦＥＴの応用技術」、ｐｐ．５５−５７に記載され
ている。
ＭＯＳＦＥＴの耐圧、電流容量を向上させる技術につい
ては、文献：山崎浩著、日刊工業新聞社発行「パワーＭ
ＯＳＦＥＴの応用技術」、ｐｐ．５５−５７に記載され
ている。
【０００４】ＭＯＳＦＥＴの耐圧とオン抵抗との間には
密接な関係が有り、前記文献のｐｐ．５５にによれば、
パワーＭＯＳＦＥＴの単位チップ面積のオン抵抗と耐圧
には ＲＤＳ（ｏｎ）／単位チップ面積∽ＢＶＤＳ
２．４〜２．７ ただし、 ＲＤＳ（ｏｎ）：ドレイン−ソース間のオン抵抗 ＢＶＤＳ：ドレイン−ソース間の降伏電圧 の関係がある。即ち、耐圧を上げると、耐圧の２．４〜
２．７乗に比例してオン抵抗が急速に増加することがわ
かる。つまり、必要以上の耐圧を素子に持たせるとオン
抵抗が増大する。この事実から、パワーＭＯＳＦＥＴに
おいては、電力損失を低減し高効率化を図るためには目
的とする用途に合致した最適な耐圧設計が重要であるこ
とがいえる。
密接な関係が有り、前記文献のｐｐ．５５にによれば、
パワーＭＯＳＦＥＴの単位チップ面積のオン抵抗と耐圧
には ＲＤＳ（ｏｎ）／単位チップ面積∽ＢＶＤＳ
２．４〜２．７ ただし、 ＲＤＳ（ｏｎ）：ドレイン−ソース間のオン抵抗 ＢＶＤＳ：ドレイン−ソース間の降伏電圧 の関係がある。即ち、耐圧を上げると、耐圧の２．４〜
２．７乗に比例してオン抵抗が急速に増加することがわ
かる。つまり、必要以上の耐圧を素子に持たせるとオン
抵抗が増大する。この事実から、パワーＭＯＳＦＥＴに
おいては、電力損失を低減し高効率化を図るためには目
的とする用途に合致した最適な耐圧設計が重要であるこ
とがいえる。
【０００５】また、横型のパワーＭＯＳＦＥＴにおいて
は、ドレイン−ソース間の降伏電圧はドレイン−ソース
間の距離に比例するため、必要以上の耐圧を素子に持た
せるとチップ面積が増大する。従って、チップ面積削減
の見地からも目的とする用途に合致した最適な耐圧設計
が重要であることがいえる。
は、ドレイン−ソース間の降伏電圧はドレイン−ソース
間の距離に比例するため、必要以上の耐圧を素子に持た
せるとチップ面積が増大する。従って、チップ面積削減
の見地からも目的とする用途に合致した最適な耐圧設計
が重要であることがいえる。
【０００６】
【発明が解決しようとする課題】しかし、パワーＭＯＳ
ＦＥＴを使用目的に合わせた耐圧仕様に基づいて設計、
製造する従来技術では以下のような問題が生じる。
ＦＥＴを使用目的に合わせた耐圧仕様に基づいて設計、
製造する従来技術では以下のような問題が生じる。
【０００７】（１） 品種の増大 純抵抗負荷を開閉する半導体素子に要求される耐圧は、
ほぼ電源電圧によって決定される。そこで、電源電圧に
応じた耐圧を持つ半導体素子を用意すればよいことにな
る。しかし、電源電圧は多岐に亘るためにそれだけで多
くの品種を用意しなければならないため、少量他品種生
産となり、量産効果を発揮できない。
ほぼ電源電圧によって決定される。そこで、電源電圧に
応じた耐圧を持つ半導体素子を用意すればよいことにな
る。しかし、電源電圧は多岐に亘るためにそれだけで多
くの品種を用意しなければならないため、少量他品種生
産となり、量産効果を発揮できない。
【０００８】またモータ、ソレノイド等の誘導性負荷で
は電流を断続することによりＬ・ｄｉ／ｄｔなる逆起電
力が生じ、この逆起電力により要求される耐圧が決定さ
れることが多い。従って電源電圧による多様性に加え、
リアクタンスＬ、電流変化率ｄｉ／ｄｔの多様性により
種々の耐圧の品種を用意しなければならなくなり、益々
量産効果を発揮できなくなる。
は電流を断続することによりＬ・ｄｉ／ｄｔなる逆起電
力が生じ、この逆起電力により要求される耐圧が決定さ
れることが多い。従って電源電圧による多様性に加え、
リアクタンスＬ、電流変化率ｄｉ／ｄｔの多様性により
種々の耐圧の品種を用意しなければならなくなり、益々
量産効果を発揮できなくなる。
【０００９】（２） 集積化の障害 前述したように、誘導性負荷をもつ半導体素子では電源
電圧が同一でもＬ・ｄｉ／ｄｔなる逆起電力により負荷
により要求される耐圧が異なってくる。例えば、自動車
用エンジンの点火コイルの１次側では電源電圧が１２Ｖ
であるのに、点火コイルの逆起電力が数百Ｖにもおよ
び、これに相当する耐圧の半導体素子がスイッチングの
ために必要となる。
電圧が同一でもＬ・ｄｉ／ｄｔなる逆起電力により負荷
により要求される耐圧が異なってくる。例えば、自動車
用エンジンの点火コイルの１次側では電源電圧が１２Ｖ
であるのに、点火コイルの逆起電力が数百Ｖにもおよ
び、これに相当する耐圧の半導体素子がスイッチングの
ために必要となる。
【００１０】更に、制御装置の小型化のために複数の半
導体素子によるドライバを集積化する場合には、ドライ
バごとに異なる耐圧を持たせなければならなくなる。縦
型のＭＯＳＦＥＴでは耐圧を左右するソース−ドレイン
間距離が基板の厚さに依存するため、同一チップで耐圧
を異ならせることは構造的に不可能である。また横型の
ＭＯＳＦＥＴでは半導体基板との距離には自ずと限界が
あるものの、ソース−ドレイン間距離は水平方向に任意
にとれる。しかし最適な特性を得るためには拡散深さお
よび濃度を耐圧に応じて替えなければならないため、製
造のための工程数およびマスク枚数が増加し製造コスト
が増加し、また、工程数増加に伴い歩留まりが低下す
る。
導体素子によるドライバを集積化する場合には、ドライ
バごとに異なる耐圧を持たせなければならなくなる。縦
型のＭＯＳＦＥＴでは耐圧を左右するソース−ドレイン
間距離が基板の厚さに依存するため、同一チップで耐圧
を異ならせることは構造的に不可能である。また横型の
ＭＯＳＦＥＴでは半導体基板との距離には自ずと限界が
あるものの、ソース−ドレイン間距離は水平方向に任意
にとれる。しかし最適な特性を得るためには拡散深さお
よび濃度を耐圧に応じて替えなければならないため、製
造のための工程数およびマスク枚数が増加し製造コスト
が増加し、また、工程数増加に伴い歩留まりが低下す
る。
【００１１】本発明は前記問題点に鑑みてなされたもの
で、異なる耐圧を有する複数の半導体ドライバを同一チ
ップに集積化することを可能とし、これにより少ない品
種で様々な耐圧に対応できる半導体ドライバを提供し、
耐圧の多様性に起因するチップの品種数の増大を抑える
ことを目的とする。
で、異なる耐圧を有する複数の半導体ドライバを同一チ
ップに集積化することを可能とし、これにより少ない品
種で様々な耐圧に対応できる半導体ドライバを提供し、
耐圧の多様性に起因するチップの品種数の増大を抑える
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。
解決するために次のような手段を採用した。
【００１３】半導体基板に形成した埋込絶縁層と、前記
埋込絶縁層上の半導体基板上に形成した複数のパワー半
導体素子および該パワー半導体素子間を絶縁分離するト
レンチと、前記パワー半導体素子の制御電極を絶縁して
駆動するアイソレータからなり、前記トランジスタはそ
れぞれ直列接続して使用することができる
埋込絶縁層上の半導体基板上に形成した複数のパワー半
導体素子および該パワー半導体素子間を絶縁分離するト
レンチと、前記パワー半導体素子の制御電極を絶縁して
駆動するアイソレータからなり、前記トランジスタはそ
れぞれ直列接続して使用することができる
【００１４】
【発明の実施の形態】以下に本発明の実施の形態を実施
例を用いて説明する。図１ないし図２は、第１の実施例
を説明する図であり、図１は、本実施例にかかる半導体
装置としてのドライバＬＳＩを示す図、図２はドライバ
ＬＳＩの断面図である。ドライバＬＳＩ１はトランジス
タ（ＭＯＳＦＥＴ）２のソースとトランジスタ（ＭＯＳ
ＦＥＴ）３のドレインとを直列接続し、トランジスタ２
のドレインとバッテリ電圧ＶＢ間に負荷２０を介して接
続している。トランジスタ２およびトランジスタ２が形
成されている半導体基板はトレンチ４および埋め込み絶
縁層１０１により他の部分より絶縁されている。トラン
ジスタ３のゲートは入力端子ＩＮに接続している。トラ
ンジスタ２のゲートは入出力間の電位差を超えて信号ま
たは情報を伝送するアイソレータ５を介して入力端子Ｉ
Ｎに接続している。
例を用いて説明する。図１ないし図２は、第１の実施例
を説明する図であり、図１は、本実施例にかかる半導体
装置としてのドライバＬＳＩを示す図、図２はドライバ
ＬＳＩの断面図である。ドライバＬＳＩ１はトランジス
タ（ＭＯＳＦＥＴ）２のソースとトランジスタ（ＭＯＳ
ＦＥＴ）３のドレインとを直列接続し、トランジスタ２
のドレインとバッテリ電圧ＶＢ間に負荷２０を介して接
続している。トランジスタ２およびトランジスタ２が形
成されている半導体基板はトレンチ４および埋め込み絶
縁層１０１により他の部分より絶縁されている。トラン
ジスタ３のゲートは入力端子ＩＮに接続している。トラ
ンジスタ２のゲートは入出力間の電位差を超えて信号ま
たは情報を伝送するアイソレータ５を介して入力端子Ｉ
Ｎに接続している。
【００１５】なお、アイソレータ５を単一チップ上で実
現する方法については、発明者らによる特開平１１−１
３６２９３号公報、特開平１１−３１７４４５号公報等
に記載されている。また、前記埋め込み絶縁層は、例え
ば一方に絶縁層を形成した半導体基板と他の半導体基板
を張り合わせることにより形成することができる。
現する方法については、発明者らによる特開平１１−１
３６２９３号公報、特開平１１−３１７４４５号公報等
に記載されている。また、前記埋め込み絶縁層は、例え
ば一方に絶縁層を形成した半導体基板と他の半導体基板
を張り合わせることにより形成することができる。
【００１６】本実施例によれば、直列に接続されたトラ
ンジスタ２およびトランジスタ３は入力端子ＩＮに印加
される信号に応じて同時にオン／オフするため、２倍の
耐圧を有する１つのトランジスタと等価な機能を実現す
ることができる。しかも、通常、オン抵抗は耐圧の約
２．５乗に比例するが、本実施例によれば耐圧の１乗に
比例するオン抵抗ですみ、全体のオン抵抗を低減するこ
とができる。
ンジスタ２およびトランジスタ３は入力端子ＩＮに印加
される信号に応じて同時にオン／オフするため、２倍の
耐圧を有する１つのトランジスタと等価な機能を実現す
ることができる。しかも、通常、オン抵抗は耐圧の約
２．５乗に比例するが、本実施例によれば耐圧の１乗に
比例するオン抵抗ですみ、全体のオン抵抗を低減するこ
とができる。
【００１７】なお、図では１チャンネル分しか出力ポー
トを記していないが、ドライバＬＳＩ１は複数チャネル
の出力ポートを有することが可能であることは言うまで
もない。また、以下に説明する他の実施形態についても
ドライバＬＳＩ１は複数チャネルの出力ポートを有する
ことが可能であることは言うまでもない。
トを記していないが、ドライバＬＳＩ１は複数チャネル
の出力ポートを有することが可能であることは言うまで
もない。また、以下に説明する他の実施形態についても
ドライバＬＳＩ１は複数チャネルの出力ポートを有する
ことが可能であることは言うまでもない。
【００１８】図２の断面図に示すように、トランジスタ
２、トランジスタ３が形成されている半導体基板は絶縁
層１０１および該絶縁層に達するトレンチ４によりお互
いに絶縁される。半導体基板はそれぞれのトランジスタ
のソース電極に接続され、ソース電極と等しい電位に保
たれている。このことにより、トランジスタと半導体基
板の間の耐圧に制約されずに、トランジスタの直列接続
により耐圧を向上させることができる。
２、トランジスタ３が形成されている半導体基板は絶縁
層１０１および該絶縁層に達するトレンチ４によりお互
いに絶縁される。半導体基板はそれぞれのトランジスタ
のソース電極に接続され、ソース電極と等しい電位に保
たれている。このことにより、トランジスタと半導体基
板の間の耐圧に制約されずに、トランジスタの直列接続
により耐圧を向上させることができる。
【００１９】なお、以上２つのトランジスタを直列接続
して耐圧を２倍にする実施例を示したが、同様にしてＮ
個のトランジスタを直列接続すれば耐圧をＮ倍にでき
る。このことは以降の全ての実施例についていえること
である。
して耐圧を２倍にする実施例を示したが、同様にしてＮ
個のトランジスタを直列接続すれば耐圧をＮ倍にでき
る。このことは以降の全ての実施例についていえること
である。
【００２０】図３は、第２の実施例を示す図である。本
実施例においては、アイソレータ５およびゲート制御回
路７を動作させるための電力を供給するチャージポンプ
６を別に設ける。
実施例においては、アイソレータ５およびゲート制御回
路７を動作させるための電力を供給するチャージポンプ
６を別に設ける。
【００２１】図４は、第３の実施例を示す図である。図
に示すように、コンデンサＣ１、Ｃ２で構成したアイソ
レータ５はチャージポンプ６として機能し、コンデンサ
ＣＳに昇圧した電圧を供給する。すなわち、発振器８の
差動出力はコンデンサＣ１およびＣ２を介してトレンチ
４で絶縁されたトランジスタ２の領域に接続されてい
る。Ｃ１およびＣ２を介して伝送された交流成分はトラ
ンジスタ２の領域にある２つのダイオードからなる倍電
圧整流回路により整流され、直流電圧となりトランジス
タ２のゲートに加わり、トランジスタ２を制御する。
に示すように、コンデンサＣ１、Ｃ２で構成したアイソ
レータ５はチャージポンプ６として機能し、コンデンサ
ＣＳに昇圧した電圧を供給する。すなわち、発振器８の
差動出力はコンデンサＣ１およびＣ２を介してトレンチ
４で絶縁されたトランジスタ２の領域に接続されてい
る。Ｃ１およびＣ２を介して伝送された交流成分はトラ
ンジスタ２の領域にある２つのダイオードからなる倍電
圧整流回路により整流され、直流電圧となりトランジス
タ２のゲートに加わり、トランジスタ２を制御する。
【００２２】図５は、第４の実施例を示す図である。図
に示すように、コンデンサＣ１、Ｃ２で構成したアイソ
レータはシングルエンドで動作する。図４および図５に
示す実施例ではアイソレータ５はチャージポンプ６の機
能を兼ね備えているので、回路規模を小さくすることが
できる。
に示すように、コンデンサＣ１、Ｃ２で構成したアイソ
レータはシングルエンドで動作する。図４および図５に
示す実施例ではアイソレータ５はチャージポンプ６の機
能を兼ね備えているので、回路規模を小さくすることが
できる。
【００２３】なお、コンデンサＣ１およびＣ２の単一チ
ップ上での実現方法は発明者らによる特開平１１−１３
６２９３号公報、特開平１１−３１７４４５号公報等に
記載されている。図６は前記特開平１１−１３６２９３
号公報により提供されるトレンチ４間の容量を用いてコ
ンデンサＣ１およびＣ２を実現する方法である。また、
図７は前記特開平１１−３１７４４５号公報により提供
される層間絶縁膜１０２を用いてコンデンサＣ１および
Ｃ２を実現する方法である。これらの方法の詳細は前記
公報に開示されている。また、前記コンデンサＣ１およ
びＣ２を単一チップ上ではなく外付けの別部品とするこ
とも可能であることは言うまでもない。
ップ上での実現方法は発明者らによる特開平１１−１３
６２９３号公報、特開平１１−３１７４４５号公報等に
記載されている。図６は前記特開平１１−１３６２９３
号公報により提供されるトレンチ４間の容量を用いてコ
ンデンサＣ１およびＣ２を実現する方法である。また、
図７は前記特開平１１−３１７４４５号公報により提供
される層間絶縁膜１０２を用いてコンデンサＣ１および
Ｃ２を実現する方法である。これらの方法の詳細は前記
公報に開示されている。また、前記コンデンサＣ１およ
びＣ２を単一チップ上ではなく外付けの別部品とするこ
とも可能であることは言うまでもない。
【００２４】図８は、第５の実施例を示す図である。図
に示すように、ドライバＬＳＩを構成するトランジスタ
２および３に、クランプのためのツェナダイオードＤＺ
１、ＤＺ２を付加する。誘導性負荷の場合、逆起電力に
よりブレークダウン電圧以上の電圧が加わり素子が破壊
されるのを防止するためにクランプのためのツェナダイ
オードを付加して保護することが多い。本実施例は直列
に接続したトランジスタ２、トランジスタ３それぞれの
ドレイン、ソースに並列にツェナダイオードＤＺ１、Ｄ
Ｚ２を付加している。本実施例によれば、トランジスタ
２、トランジスタ３の分担電圧に不均衡が生じた場合、
分担電圧の高い方のツェナダイオードが先にオンとな
り、分担電圧を均衡させる。このように本実施例によれ
ば、直列接続されたトランジスタ２およびトランジスタ
３をサージおよび逆起電力から保護するだけでなく、ト
ランジスタ２、トランジスタ３の分担電圧を均衡させ、
トランジスタ２、トランジスタ３の耐圧を最大限に活用
することができる。
に示すように、ドライバＬＳＩを構成するトランジスタ
２および３に、クランプのためのツェナダイオードＤＺ
１、ＤＺ２を付加する。誘導性負荷の場合、逆起電力に
よりブレークダウン電圧以上の電圧が加わり素子が破壊
されるのを防止するためにクランプのためのツェナダイ
オードを付加して保護することが多い。本実施例は直列
に接続したトランジスタ２、トランジスタ３それぞれの
ドレイン、ソースに並列にツェナダイオードＤＺ１、Ｄ
Ｚ２を付加している。本実施例によれば、トランジスタ
２、トランジスタ３の分担電圧に不均衡が生じた場合、
分担電圧の高い方のツェナダイオードが先にオンとな
り、分担電圧を均衡させる。このように本実施例によれ
ば、直列接続されたトランジスタ２およびトランジスタ
３をサージおよび逆起電力から保護するだけでなく、ト
ランジスタ２、トランジスタ３の分担電圧を均衡させ、
トランジスタ２、トランジスタ３の耐圧を最大限に活用
することができる。
【００２５】図９は、第６の実施例を示す図である。図
８と同様にドライバＬＳＩにクランプのためのツェナダ
イオードＤＺ３、ＤＺ４を付加する。ただし本実施例で
は、直列に接続したトランジスタ２、トランジスタ３そ
れぞれのドレイン、ゲート間にツェナダイオードＤＺ
３、ＤＺ４を付加している。本実施例によれば、トラン
ジスタ２、トランジスタ３の分担電圧に不均衡が生じた
場合、分担電圧の高い方のドレイン、ゲート間の電圧が
より高くなり、ツェナダイオードが先にオンとなり、ゲ
ートに印加される電圧を高くしてオン抵抗を下げて分担
電圧を下げ、結果として分担電圧を均衡させる。このよ
うに本実施例によれば、直列接続されたトランジスタ２
およびトランジスタ３をサージ、逆起電力から保護する
だけでなく、トランジスタ２、トランジスタ３の分担電
圧を均衡させ、トランジスタ２、トランジスタ３の耐圧
を最大限に活用することができる。また本実施例によれ
ば、ツェナダイオードＤＺ３、ＤＺ４には僅かの電流し
か流れないので小容量のものですむため、図８の実施例
と比べるとチップ面積をその分小さくできる。しかし、
電圧クランプ時のエネルギはトランジスタ２、トランジ
スタ３で吸収しなければならないため、電圧クランプの
頻度が高い場合にはエネルギを吸収できるようにトラン
ジスタ２、トランジスタ３を大きめに設計しなければな
らない。
８と同様にドライバＬＳＩにクランプのためのツェナダ
イオードＤＺ３、ＤＺ４を付加する。ただし本実施例で
は、直列に接続したトランジスタ２、トランジスタ３そ
れぞれのドレイン、ゲート間にツェナダイオードＤＺ
３、ＤＺ４を付加している。本実施例によれば、トラン
ジスタ２、トランジスタ３の分担電圧に不均衡が生じた
場合、分担電圧の高い方のドレイン、ゲート間の電圧が
より高くなり、ツェナダイオードが先にオンとなり、ゲ
ートに印加される電圧を高くしてオン抵抗を下げて分担
電圧を下げ、結果として分担電圧を均衡させる。このよ
うに本実施例によれば、直列接続されたトランジスタ２
およびトランジスタ３をサージ、逆起電力から保護する
だけでなく、トランジスタ２、トランジスタ３の分担電
圧を均衡させ、トランジスタ２、トランジスタ３の耐圧
を最大限に活用することができる。また本実施例によれ
ば、ツェナダイオードＤＺ３、ＤＺ４には僅かの電流し
か流れないので小容量のものですむため、図８の実施例
と比べるとチップ面積をその分小さくできる。しかし、
電圧クランプ時のエネルギはトランジスタ２、トランジ
スタ３で吸収しなければならないため、電圧クランプの
頻度が高い場合にはエネルギを吸収できるようにトラン
ジスタ２、トランジスタ３を大きめに設計しなければな
らない。
【００２６】図１０は、第７の実施例を示す図である。
図に示すように単一のチップから構成されるドライバＬ
ＳＩ内に耐圧の高いドライバと耐圧の低いドライバを混
在させる。耐圧の高いドライバはトランジスタ２および
３からなり、トランジスタ２のソースとトランジスタ３
のドレインとを直列接続してバッテリ電圧ＶＢに負荷２
０を介して接続する。トランジスタ３のゲートは入力端
子ＩＮ１に接続し、トランジスタ２のゲートは入出力間
の電位差を超えて信号または情報を伝送するアイソレー
タ５を介して入力端子ＩＮ１に接続する。耐圧の低いド
ライバはトランジスタ３’のみから構成される。ここ
で、トランジスタ２およびトランジスタ２が形成されて
いる半導体基板はトレンチ４により他の部分より絶縁す
る。つまり、トランジスタ２と、トランジスタ３および
トランジスタ３’とはトレンチ４により絶縁されてい
る。この場合、トランジスタ３とトランジスタ３’は必
ずしもトレンチによって絶縁する必要はない。
図に示すように単一のチップから構成されるドライバＬ
ＳＩ内に耐圧の高いドライバと耐圧の低いドライバを混
在させる。耐圧の高いドライバはトランジスタ２および
３からなり、トランジスタ２のソースとトランジスタ３
のドレインとを直列接続してバッテリ電圧ＶＢに負荷２
０を介して接続する。トランジスタ３のゲートは入力端
子ＩＮ１に接続し、トランジスタ２のゲートは入出力間
の電位差を超えて信号または情報を伝送するアイソレー
タ５を介して入力端子ＩＮ１に接続する。耐圧の低いド
ライバはトランジスタ３’のみから構成される。ここ
で、トランジスタ２およびトランジスタ２が形成されて
いる半導体基板はトレンチ４により他の部分より絶縁す
る。つまり、トランジスタ２と、トランジスタ３および
トランジスタ３’とはトレンチ４により絶縁されてい
る。この場合、トランジスタ３とトランジスタ３’は必
ずしもトレンチによって絶縁する必要はない。
【００２７】図１１は、第８の実施例を示す図である。
図に示すように、トレンチ４により他の部分から絶縁し
ているトランジスタ２のドレイン、ソ−ス端子、トレン
チにより絶縁することなく半導体基板を共用するトラン
ジスタ３とトランジスタ３’のドレイン、ソ−ス端子、
のそれぞれがドライバＬＳＩ１の外部端子として導出
し、回路の汎用性を持たせている。
図に示すように、トレンチ４により他の部分から絶縁し
ているトランジスタ２のドレイン、ソ−ス端子、トレン
チにより絶縁することなく半導体基板を共用するトラン
ジスタ３とトランジスタ３’のドレイン、ソ−ス端子、
のそれぞれがドライバＬＳＩ１の外部端子として導出
し、回路の汎用性を持たせている。
【００２８】図１２は、図１１に示すドライバＬＳＩ１
内のトランジスタ２をハイサイドドライバ（高電位側駆
動）、トランジスタ３、トランジスタ３’をローサイド
ドライバ（低電位側駆動）として使用する例である。
内のトランジスタ２をハイサイドドライバ（高電位側駆
動）、トランジスタ３、トランジスタ３’をローサイド
ドライバ（低電位側駆動）として使用する例である。
【００２９】図１３は、図１１に示すドライバＬＳＩ１
内のトランジスタ２とトランジスタ３をハーフブリッ
ジ、トランジスタ３’をローサイドドライバとして使用
する例である。なお、もう１組のハーフブリッジと組み
合わせればフルブリッジ（Ｈブリッジ）を構成できる。
内のトランジスタ２とトランジスタ３をハーフブリッ
ジ、トランジスタ３’をローサイドドライバとして使用
する例である。なお、もう１組のハーフブリッジと組み
合わせればフルブリッジ（Ｈブリッジ）を構成できる。
【００３０】図１４は、図１１に示すドライバＬＳＩ１
内のトランジスタ２とトランジスタ３を図１に示す高耐
圧ドライバ、トランジスタ３’をローサイドドライバと
して使用する例である。
内のトランジスタ２とトランジスタ３を図１に示す高耐
圧ドライバ、トランジスタ３’をローサイドドライバと
して使用する例である。
【００３１】以上のように、図１１に示す汎用性をもた
せたドライバＬＳＩ１を用いることにより、図１２ない
し図１４に示すような様々な形式のドライバを構成する
ことができる。また、耐圧に応じて必要な段数だけトラ
ンジスタを直列接続することにより、耐圧に見合った最
小のオン抵抗のドライバを実現することができる。また
横型のトランジスタにおいてはドレイン−ソース間の距
離を耐圧に応じて最小にできるのでチップ面積を最小に
することができる。
せたドライバＬＳＩ１を用いることにより、図１２ない
し図１４に示すような様々な形式のドライバを構成する
ことができる。また、耐圧に応じて必要な段数だけトラ
ンジスタを直列接続することにより、耐圧に見合った最
小のオン抵抗のドライバを実現することができる。また
横型のトランジスタにおいてはドレイン−ソース間の距
離を耐圧に応じて最小にできるのでチップ面積を最小に
することができる。
【００３２】なお、これらの複合化されたドライバを構
成するトランジスタのゲートは連動して制御する必要が
ある。例えば、図１４に示す高耐圧ドライバとして使用
する場合にはトランジスタ２とトランジスタ３を同時に
オンまたはオフしなければならない。また、図１３に示
すハーフブリッジでは電源とグランド間の短絡を防ぐた
めにトランジスタ２とトランジスタ３を同時にオンして
はならない。しかし、これ以外の用途では様々なゲート
駆動の組合せがありうる。これらの連動のパターンは論
理回路で実現した方がより確実かつ迅速な制御ができ
る。
成するトランジスタのゲートは連動して制御する必要が
ある。例えば、図１４に示す高耐圧ドライバとして使用
する場合にはトランジスタ２とトランジスタ３を同時に
オンまたはオフしなければならない。また、図１３に示
すハーフブリッジでは電源とグランド間の短絡を防ぐた
めにトランジスタ２とトランジスタ３を同時にオンして
はならない。しかし、これ以外の用途では様々なゲート
駆動の組合せがありうる。これらの連動のパターンは論
理回路で実現した方がより確実かつ迅速な制御ができ
る。
【００３３】図１５は、第９の実施例を示す図である。
前述のようにトランジスタの各ゲートを連動して制御す
るため、入力制御回路１１をドライバＬＳＩ１に内蔵す
る。本実施例ではドライバＬＳＩ１は通信インタフェー
ス１２を備える。入力制御回路１１は、通信ポート１３
を介して入力した入力信号に基づきトランジスタの各ゲ
ートを連動して制御するパターンを設定する。
前述のようにトランジスタの各ゲートを連動して制御す
るため、入力制御回路１１をドライバＬＳＩ１に内蔵す
る。本実施例ではドライバＬＳＩ１は通信インタフェー
ス１２を備える。入力制御回路１１は、通信ポート１３
を介して入力した入力信号に基づきトランジスタの各ゲ
ートを連動して制御するパターンを設定する。
【００３４】入力制御回路１１は、入力端子ＩＮ１〜Ｉ
Ｎｎへの入力および前記設定された連動パターンにした
がってトランジスタの制御パターンＯ１〜Ｏｎを出力す
る。これにより、図１２ないし図１４に示す様々な構成
に対応した連動制御を入力制御回路１１により実現でき
る。
Ｎｎへの入力および前記設定された連動パターンにした
がってトランジスタの制御パターンＯ１〜Ｏｎを出力す
る。これにより、図１２ないし図１４に示す様々な構成
に対応した連動制御を入力制御回路１１により実現でき
る。
【００３５】図１６は、図１３に示すハーフブリッジの
ための入力制御回路１１の論理の例である。この論理表
では、電源とグランド間の短絡を防ぐためにトランジス
タ２とトランジスタ３を同時にオンとする出力は出ない
ようになっている。また、図１７は、図１４に示す高耐
圧ドライバのための入力制御回路１１の論理の例であ
る。入力信号ＩＮ１に従って、トランジスタ２とトラン
ジスタ３を同時にオン／オフする信号を出力する。ま
た、図１８は入力端子ＩＮ１〜ＩＮｎの入力信号を省略
する例である。図に示すように、入力端子ＩＮ１〜ＩＮ
ｎの入力信号に相当する情報を通信インタフェース１２
により通信ポート１３を経由して入力すれば、入力端子
ＩＮ１〜ＩＮｎは不要となる。
ための入力制御回路１１の論理の例である。この論理表
では、電源とグランド間の短絡を防ぐためにトランジス
タ２とトランジスタ３を同時にオンとする出力は出ない
ようになっている。また、図１７は、図１４に示す高耐
圧ドライバのための入力制御回路１１の論理の例であ
る。入力信号ＩＮ１に従って、トランジスタ２とトラン
ジスタ３を同時にオン／オフする信号を出力する。ま
た、図１８は入力端子ＩＮ１〜ＩＮｎの入力信号を省略
する例である。図に示すように、入力端子ＩＮ１〜ＩＮ
ｎの入力信号に相当する情報を通信インタフェース１２
により通信ポート１３を経由して入力すれば、入力端子
ＩＮ１〜ＩＮｎは不要となる。
【００３６】図１９は、図１５のための入力制御回路１
１の例を示す。通信ポート１３により送られてきた制御
情報は通信インタフェース１２によりレジスタ１４に書
き込まれる。入力制御回路１１の各出力Ｏ１〜Ｏｎに対
応して配置した各セレクタ１６はレジスタ１４からの信
号に基づいて、入力端子ＩＮ１〜ＩＮｎのうち一つを選
択し、選択した入力をそれぞれの出力Ｏ１〜Ｏｎとす
る。なお、通信ポート１３の各信号の意味は以下の通り
である。ＥＮ：Ｅｎａｂｌｅ、ＳＣＬＫ：Ｓｈｉｆｔ
Ｃｌｏｃｋ、ＤＩ：Ｄａｔａ Ｉｎ、ＤＯ：Ｄａｔａ
Ｏｕｔ。
１の例を示す。通信ポート１３により送られてきた制御
情報は通信インタフェース１２によりレジスタ１４に書
き込まれる。入力制御回路１１の各出力Ｏ１〜Ｏｎに対
応して配置した各セレクタ１６はレジスタ１４からの信
号に基づいて、入力端子ＩＮ１〜ＩＮｎのうち一つを選
択し、選択した入力をそれぞれの出力Ｏ１〜Ｏｎとす
る。なお、通信ポート１３の各信号の意味は以下の通り
である。ＥＮ：Ｅｎａｂｌｅ、ＳＣＬＫ：Ｓｈｉｆｔ
Ｃｌｏｃｋ、ＤＩ：Ｄａｔａ Ｉｎ、ＤＯ：Ｄａｔａ
Ｏｕｔ。
【００３７】図２０は、タイマを有する入力制御回路１
１の例を示す。通信ポート１３を介して送られてきた制
御情報は通信インタフェース１２によりレジスタ１４に
書き込まれる。入力制御回路１１の各出力Ｏ１〜Ｏｎに
対応して配置した各セレクタ１６はレジスタ１４からの
信号に基づいて、入力端子ＩＮ１〜ＩＮｎ、およびタイ
マ１５の出力のうち一つを選択し、選択した信号をそれ
ぞれの出力Ｏ１〜Ｏｎとする。タイマ１５はレジスタ１
４に書き込まれた情報により制御され、この例ではＳＣ
ＬＫ（Ｓｈｉｆｔ Ｃｌｏｃｋ）を基準クロックとして
動作する。タイマ１５の動作は様々なモードが考えられ
る。まず、レジスタ１４に書き込まれた情報に対応する
デューティでオン／オフを繰り返す動作モードが考えら
れる。タイマ１５をこのモードで動作させることによ
り、ドライバＬＳＩ１の出力をＰＷＭ（パルス幅変調）
により制御することができる。次に、レジスタ１４に書
き込まれた情報に対応する時間経過後に出力をオン／オ
フする動作モードが考えられる。タイマ１５をこのモー
ドで動作させることにより、ドライバＬＳＩ１の出力を
正確な時刻にオン／オフ制御することができる。
１の例を示す。通信ポート１３を介して送られてきた制
御情報は通信インタフェース１２によりレジスタ１４に
書き込まれる。入力制御回路１１の各出力Ｏ１〜Ｏｎに
対応して配置した各セレクタ１６はレジスタ１４からの
信号に基づいて、入力端子ＩＮ１〜ＩＮｎ、およびタイ
マ１５の出力のうち一つを選択し、選択した信号をそれ
ぞれの出力Ｏ１〜Ｏｎとする。タイマ１５はレジスタ１
４に書き込まれた情報により制御され、この例ではＳＣ
ＬＫ（Ｓｈｉｆｔ Ｃｌｏｃｋ）を基準クロックとして
動作する。タイマ１５の動作は様々なモードが考えられ
る。まず、レジスタ１４に書き込まれた情報に対応する
デューティでオン／オフを繰り返す動作モードが考えら
れる。タイマ１５をこのモードで動作させることによ
り、ドライバＬＳＩ１の出力をＰＷＭ（パルス幅変調）
により制御することができる。次に、レジスタ１４に書
き込まれた情報に対応する時間経過後に出力をオン／オ
フする動作モードが考えられる。タイマ１５をこのモー
ドで動作させることにより、ドライバＬＳＩ１の出力を
正確な時刻にオン／オフ制御することができる。
【００３８】図２１ないし図２３は、図２０に示す入力
制御回路１１の動作を説明する図である。タイマ１５を
先に述べたレジスタ１４に書き込まれた情報に対応する
時間経過後に出力をオン／オフする動作モードで動作さ
せるためには、時間経過の基準時刻の情報が必要であ
る。
制御回路１１の動作を説明する図である。タイマ１５を
先に述べたレジスタ１４に書き込まれた情報に対応する
時間経過後に出力をオン／オフする動作モードで動作さ
せるためには、時間経過の基準時刻の情報が必要であ
る。
【００３９】図２１は、ＥＮ信号の立ち下がりを基準時
刻とし、ＳＣＬＫを基準にしてレジスタ１４に設定され
た情報に対応する時間経過の後にタイマ出力をオンする
例である。また、図２２は、ＥＮ信号の最初の立ち上が
りを基準時刻とし、ＳＣＬＫを基準にしてレジスタ１４
に設定された情報に対応する時間経過の後にタイマ出力
をオンする例である。さらに図２３は、ＦＳ（Ｆｒａｍ
ｅ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）信号の立上りを
を基準時刻とし、ＳＣＬＫを基準にしてレジスタ１４に
設定された情報に対応する時間経過の後に出力をオンす
る例である。
刻とし、ＳＣＬＫを基準にしてレジスタ１４に設定され
た情報に対応する時間経過の後にタイマ出力をオンする
例である。また、図２２は、ＥＮ信号の最初の立ち上が
りを基準時刻とし、ＳＣＬＫを基準にしてレジスタ１４
に設定された情報に対応する時間経過の後にタイマ出力
をオンする例である。さらに図２３は、ＦＳ（Ｆｒａｍ
ｅ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）信号の立上りを
を基準時刻とし、ＳＣＬＫを基準にしてレジスタ１４に
設定された情報に対応する時間経過の後に出力をオンす
る例である。
【００４０】以上のようにネットワークを介して通信ポ
ートに制御信号を伝送することにより、高い時間精度で
ドライバＬＳＩの出力のオン／オフ制御が可能になり、
従来リアルタイム性を得るために必要であった出力ごと
の個別の制御信号線が不要となり、ネットワークの特徴
を活かした省配線化、ピン数削減、パッケージの小型化
を図ることができる。
ートに制御信号を伝送することにより、高い時間精度で
ドライバＬＳＩの出力のオン／オフ制御が可能になり、
従来リアルタイム性を得るために必要であった出力ごと
の個別の制御信号線が不要となり、ネットワークの特徴
を活かした省配線化、ピン数削減、パッケージの小型化
を図ることができる。
【００４１】図２４は、制御情報の伝送方式を説明する
図である。ドライバを制御する制御装置は、マイクロプ
ロセッサが全体の制御を司ることが多いので、図に示す
ようにマイクロプロセッサ２１より通信ポート１３を経
由して各入力制御回路に制御情報を伝送すれば、制御装
置の省配線に大いに寄与することができる。
図である。ドライバを制御する制御装置は、マイクロプ
ロセッサが全体の制御を司ることが多いので、図に示す
ようにマイクロプロセッサ２１より通信ポート１３を経
由して各入力制御回路に制御情報を伝送すれば、制御装
置の省配線に大いに寄与することができる。
【００４２】図２５は、第１０の実施例を示す図であ
り、図１１のドライバＬＳＩ１をインジェクタ等のエン
ジン制御装置に使用する例である。トランジスタ２およ
びトランジスタ３を直列接続した高耐圧ドライバには負
荷２０として、例えばインジェクタ等の逆起電力が大き
な負荷が接続される。一般にインジェクタは６０Ｖ〜１
００Ｖ程度の耐圧が要求される。また、負荷として点火
コイルを使用した場合は、点火コイルには数百Ｖの耐圧
が要求されるためさらにトランジスタ（ＭＯＳＦＥＴ）
を多段に直列接続する必要がある。例えば、トランジス
タ（ＭＯＳＦＥＴ）単体の耐圧を４０Ｖ〜６０Ｖとすれ
ば、このトランジスタ（ＭＯＳＦＥＴ）を２段直列接続
して形成した高耐圧ドライバの耐圧はその２倍の８０Ｖ
〜１２０Ｖ程度となり、インジェクタドライバに要求さ
れる耐圧を確保することができる。
り、図１１のドライバＬＳＩ１をインジェクタ等のエン
ジン制御装置に使用する例である。トランジスタ２およ
びトランジスタ３を直列接続した高耐圧ドライバには負
荷２０として、例えばインジェクタ等の逆起電力が大き
な負荷が接続される。一般にインジェクタは６０Ｖ〜１
００Ｖ程度の耐圧が要求される。また、負荷として点火
コイルを使用した場合は、点火コイルには数百Ｖの耐圧
が要求されるためさらにトランジスタ（ＭＯＳＦＥＴ）
を多段に直列接続する必要がある。例えば、トランジス
タ（ＭＯＳＦＥＴ）単体の耐圧を４０Ｖ〜６０Ｖとすれ
ば、このトランジスタ（ＭＯＳＦＥＴ）を２段直列接続
して形成した高耐圧ドライバの耐圧はその２倍の８０Ｖ
〜１２０Ｖ程度となり、インジェクタドライバに要求さ
れる耐圧を確保することができる。
【００４３】図２６は、第１１の実施例を示す図であ
り、図１１のドライバＬＳＩ１をスロットルモータ等の
エンジン制御装置に使用する例である。トランジスタ２
およびトランジスタ３により構成するハーフブリッジを
２つ組み合わせたフルブリッジには負荷２０’としてス
ロットルモータが接続されている。また、トランジスタ
３’単体から構成されるローサイドドライバには負荷２
０’としてＯ２センサ用ヒータ、ＥＧＲ（排気還流）バ
ルブ、クラッチソレノイド等が接続される。これらの通
常の負荷のドライバの耐圧はトランジスタ単体の耐圧で
充分である。
り、図１１のドライバＬＳＩ１をスロットルモータ等の
エンジン制御装置に使用する例である。トランジスタ２
およびトランジスタ３により構成するハーフブリッジを
２つ組み合わせたフルブリッジには負荷２０’としてス
ロットルモータが接続されている。また、トランジスタ
３’単体から構成されるローサイドドライバには負荷２
０’としてＯ２センサ用ヒータ、ＥＧＲ（排気還流）バ
ルブ、クラッチソレノイド等が接続される。これらの通
常の負荷のドライバの耐圧はトランジスタ単体の耐圧で
充分である。
【００４４】以上のように本実施例によれば、異なる耐
圧のドライバを同一チップ上に混在させることができる
上、同じ品種のＬＳＩを様々な負荷のドライバとして使
用できるため、開発費を削減し、量産効果により価格を
低減するすることができる。
圧のドライバを同一チップ上に混在させることができる
上、同じ品種のＬＳＩを様々な負荷のドライバとして使
用できるため、開発費を削減し、量産効果により価格を
低減するすることができる。
【００４５】図２７、図２８、図２９は、エンジン制御
装置に好適なドライバＬＳＩの仕様の例、および使用方
法について説明する図である。
装置に好適なドライバＬＳＩの仕様の例、および使用方
法について説明する図である。
【００４６】自動車のエンジンは一般に４気筒、６気
筒、８気筒のものが多い。そこでこれらの気筒数に対応
して、各チャネル（ドライバを構成するトランジスタス
イッチ）を図２７、図２８、図２９に示すように使用す
れば、同一仕様のドライバーＬＳＩで対応することがで
きる。
筒、８気筒のものが多い。そこでこれらの気筒数に対応
して、各チャネル（ドライバを構成するトランジスタス
イッチ）を図２７、図２８、図２９に示すように使用す
れば、同一仕様のドライバーＬＳＩで対応することがで
きる。
【００４７】図２７においては、チャンネル１ａ，１
ｂ，２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ，５ａ，５
ｂ，６ａ，６ｂは単体では４０Ｖの耐圧を有する。チャ
ンネル１ａ，２ａ，３ａ，４ａ，５ａ，６ａは図１の実
施例のようにトレンチ４により絶縁されたトランジスタ
２により実現されている。チャネル７〜ｎは図１０に示
すトランジスタ３’のような絶縁されていないトランジ
スタ（ＭＯＳＦＥＴ）から構成されている。
ｂ，２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ，５ａ，５
ｂ，６ａ，６ｂは単体では４０Ｖの耐圧を有する。チャ
ンネル１ａ，２ａ，３ａ，４ａ，５ａ，６ａは図１の実
施例のようにトレンチ４により絶縁されたトランジスタ
２により実現されている。チャネル７〜ｎは図１０に示
すトランジスタ３’のような絶縁されていないトランジ
スタ（ＭＯＳＦＥＴ）から構成されている。
【００４８】４気筒エンジンの制御に用いる場合には、
ＬＳＩは１個のみ使用し、チャネル１ａ，１ｂ，２ａ，
２ｂ，３ａ，３ｂ，４ａ，４ｂをインジェクタドライバ
として使用し、チャンネル５ａ，５ｂ，６ａ，６ｂおよ
びチャネル７〜ｎを通常ソレノイド、ヒータ、リレー等
のインジェクタ以外の低圧負荷のドライバとして使用す
る。チャンネル１ａ−１ｂ，２ａ−２ｂ，３ａ−３ｂ，
４ａ−４ｂは直列接続しインジェクタドライバとして必
要な耐圧（８０Ｖ）を得る。ここで、４０Ｖの耐圧を有
するチャネル単体のオン抵抗を０．３オームとすると、
直列接続しインジェクタドライバとして必要な耐圧（８
０Ｖ）を得ているチャネルのオン抵抗は０．６オームと
なる。なお、チャンネル５ａ，５ｂ，６ａ，６ｂを図２
６のようにスロットルモータ駆動用のフルブリッジとし
て使用してもよい。
ＬＳＩは１個のみ使用し、チャネル１ａ，１ｂ，２ａ，
２ｂ，３ａ，３ｂ，４ａ，４ｂをインジェクタドライバ
として使用し、チャンネル５ａ，５ｂ，６ａ，６ｂおよ
びチャネル７〜ｎを通常ソレノイド、ヒータ、リレー等
のインジェクタ以外の低圧負荷のドライバとして使用す
る。チャンネル１ａ−１ｂ，２ａ−２ｂ，３ａ−３ｂ，
４ａ−４ｂは直列接続しインジェクタドライバとして必
要な耐圧（８０Ｖ）を得る。ここで、４０Ｖの耐圧を有
するチャネル単体のオン抵抗を０．３オームとすると、
直列接続しインジェクタドライバとして必要な耐圧（８
０Ｖ）を得ているチャネルのオン抵抗は０．６オームと
なる。なお、チャンネル５ａ，５ｂ，６ａ，６ｂを図２
６のようにスロットルモータ駆動用のフルブリッジとし
て使用してもよい。
【００４９】次に、６気筒エンジンの制御に用いる場合
には、ＬＳＩは１個のみ使用し、チャネル１ａ，１ｂ，
２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ，５ａ，５ｂ，６
ａ，６ｂをインジェクタドライバとして使用し、チャネ
ル７〜ｎを通常ソレノイド、ヒータ、リレー等のインジ
ェクタ以外の低圧負荷のドライバとして使用する。な
お、チャンネル１ａ−１ｂ，２ａ−２ｂ，３ａ−３ｂ，
４ａ−４ｂ、５ａ−５ｂ、６ａ−６ｂは直列接続し、イ
ンジェクタドライバとして必要な耐圧を得ている。
には、ＬＳＩは１個のみ使用し、チャネル１ａ，１ｂ，
２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ，５ａ，５ｂ，６
ａ，６ｂをインジェクタドライバとして使用し、チャネ
ル７〜ｎを通常ソレノイド、ヒータ、リレー等のインジ
ェクタ以外の低圧負荷のドライバとして使用する。な
お、チャンネル１ａ−１ｂ，２ａ−２ｂ，３ａ−３ｂ，
４ａ−４ｂ、５ａ−５ｂ、６ａ−６ｂは直列接続し、イ
ンジェクタドライバとして必要な耐圧を得ている。
【００５０】最後に、８気筒エンジンの制御に用いる場
合には、ＬＳＩを２個使用し、それぞれのＬＳＩのチャ
ネル１ａ，１ｂ，２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ
をインジェクタドライバとして使用し、チャンネル５
ａ，５ｂ，６ａ，６ｂおよびチャネル７〜ｎを通常ソレ
ノイド、ヒータ、リレー等のインジェクタ以外の低圧負
荷のドライバとして使用する。チャンネル１ａ−１ｂ，
２ａ−２ｂ，３ａ−３ｂ，４ａ−４ｂは直列接続しイン
ジェクタドライバとして必要な耐圧を得ている。なお、
チャンネル５ａ，５ｂ，６ａ，６ｂを図２６のようにス
ロットルモータ駆動用のフルブリッジとして使用しても
よい。
合には、ＬＳＩを２個使用し、それぞれのＬＳＩのチャ
ネル１ａ，１ｂ，２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ
をインジェクタドライバとして使用し、チャンネル５
ａ，５ｂ，６ａ，６ｂおよびチャネル７〜ｎを通常ソレ
ノイド、ヒータ、リレー等のインジェクタ以外の低圧負
荷のドライバとして使用する。チャンネル１ａ−１ｂ，
２ａ−２ｂ，３ａ−３ｂ，４ａ−４ｂは直列接続しイン
ジェクタドライバとして必要な耐圧を得ている。なお、
チャンネル５ａ，５ｂ，６ａ，６ｂを図２６のようにス
ロットルモータ駆動用のフルブリッジとして使用しても
よい。
【００５１】図２８においては、チャンネル１〜４は８
０Ｖの耐圧を有する。チャンネル１〜４の実現方法とし
ては、図１の実施例のようにトレンチ４により絶縁され
たトランジスタ２とトランジスタ３を直列接続する方法
や、横型のトランジスタ（ＭＯＳＦＥＴ）においてはド
レイン−ソース間の水平距離を大きくとる方法などが有
るが、実現方法は問わない。チャンネル５ａ，５ｂ，６
ａ，６ｂは単体では４０Ｖの耐圧を有する。チャンネル
５ａ，６ａは図１の実施例のようにトレンチ４により絶
縁されたトランジスタ２により実現されている。チャネ
ル７〜ｎは図１０のトランジスタ３’のような絶縁され
ていないトランジスタ（ＭＯＳＦＥＴ）から構成されて
いる。
０Ｖの耐圧を有する。チャンネル１〜４の実現方法とし
ては、図１の実施例のようにトレンチ４により絶縁され
たトランジスタ２とトランジスタ３を直列接続する方法
や、横型のトランジスタ（ＭＯＳＦＥＴ）においてはド
レイン−ソース間の水平距離を大きくとる方法などが有
るが、実現方法は問わない。チャンネル５ａ，５ｂ，６
ａ，６ｂは単体では４０Ｖの耐圧を有する。チャンネル
５ａ，６ａは図１の実施例のようにトレンチ４により絶
縁されたトランジスタ２により実現されている。チャネ
ル７〜ｎは図１０のトランジスタ３’のような絶縁され
ていないトランジスタ（ＭＯＳＦＥＴ）から構成されて
いる。
【００５２】４気筒エンジンの制御に用いる場合には、
ＬＳＩは１個のみ使用し、チャネル１〜４をインジェク
タドライバとして使用し、チャンネル５ａ，５ｂ，６
ａ，６ｂおよびチャネル７〜ｎを通常ソレノイド、ヒー
タ、リレー等のインジェクタ以外の低圧負荷のドライバ
として使用する。なお、チャンネル５ａ，５ｂ，６ａ，
６ｂを図２６のようにスロットルモータ駆動用のフルブ
リッジとして使用してもよい。
ＬＳＩは１個のみ使用し、チャネル１〜４をインジェク
タドライバとして使用し、チャンネル５ａ，５ｂ，６
ａ，６ｂおよびチャネル７〜ｎを通常ソレノイド、ヒー
タ、リレー等のインジェクタ以外の低圧負荷のドライバ
として使用する。なお、チャンネル５ａ，５ｂ，６ａ，
６ｂを図２６のようにスロットルモータ駆動用のフルブ
リッジとして使用してもよい。
【００５３】次に、６気筒エンジンの制御に用いる場合
には、ＬＳＩは１個のみ使用し、チャネル１〜４および
チャンネル５ａ，５ｂ，６ａ，６ｂをインジェクタドラ
イバとして使用し、チャネル７〜ｎを通常ソレノイド、
ヒータ、リレー等のインジェクタ以外の低圧負荷のドラ
イバとして使用する。なお、チャンネル５ａ−５ｂ、６
ａ−６ｂは直列接続しインジェクタドライバとして必要
な耐圧を得ている。
には、ＬＳＩは１個のみ使用し、チャネル１〜４および
チャンネル５ａ，５ｂ，６ａ，６ｂをインジェクタドラ
イバとして使用し、チャネル７〜ｎを通常ソレノイド、
ヒータ、リレー等のインジェクタ以外の低圧負荷のドラ
イバとして使用する。なお、チャンネル５ａ−５ｂ、６
ａ−６ｂは直列接続しインジェクタドライバとして必要
な耐圧を得ている。
【００５４】最後に、８気筒エンジンの制御に用いる場
合には、ＬＳＩを２個使用し、それぞれのＬＳＩのチャ
ネル１〜４をインジェクタドライバとして使用し、チャ
ンネル５ａ，５ｂ，６ａ，６ｂおよびチャネル７〜ｎを
通常ソレノイド、ヒータ、リレー等のインジェクタ以外
の低圧負荷のドライバとして使用する。なお、チャンネ
ル５ａ，５ｂ，６ａ，６ｂを図２６のようにスロットル
モータ駆動用のフルブリッジとして使用してもよい。
合には、ＬＳＩを２個使用し、それぞれのＬＳＩのチャ
ネル１〜４をインジェクタドライバとして使用し、チャ
ンネル５ａ，５ｂ，６ａ，６ｂおよびチャネル７〜ｎを
通常ソレノイド、ヒータ、リレー等のインジェクタ以外
の低圧負荷のドライバとして使用する。なお、チャンネ
ル５ａ，５ｂ，６ａ，６ｂを図２６のようにスロットル
モータ駆動用のフルブリッジとして使用してもよい。
【００５５】以上のように本実施例によれば、異なる耐
圧のドライバを同一チップ上に混在させることができる
上、同じ品種のＬＳＩを４気筒、６気筒、８気筒エンジ
ン用制御装置に無駄なく共通に使用することができるた
め、開発費を削減し、量産効果により価格を低減するす
ることができる。また、高耐圧のインジェクタドライバ
１チャンネルを低耐圧ドライバとして使用する場合には
２チャンネル分として使用できるほか、オン抵抗を１／
２に低減できる。
圧のドライバを同一チップ上に混在させることができる
上、同じ品種のＬＳＩを４気筒、６気筒、８気筒エンジ
ン用制御装置に無駄なく共通に使用することができるた
め、開発費を削減し、量産効果により価格を低減するす
ることができる。また、高耐圧のインジェクタドライバ
１チャンネルを低耐圧ドライバとして使用する場合には
２チャンネル分として使用できるほか、オン抵抗を１／
２に低減できる。
【００５６】図２９においては、チャンネル１〜４は４
００Ｖの耐圧を有する。チャンネル１〜４の実現方法と
しては、図１の実施例のようにトレンチ４により絶縁さ
れたトランジスタ（ＭＯＳＦＥＴ）を直列接続する方法
や、横型のトランジスタ（ＭＯＳＦＥＴ）においてはド
レイン−ソース間の水平距離を大きくとる方法などが有
るが、実現方法は問わない。チャンネル５ａ〜５ｊ，６
ａ〜６ｊは単体では４０Ｖの耐圧を有する。チャンネル
５ａ〜５ｊ、６ａ〜６ｊは図１の実施例のようにトレン
チ４により絶縁されたトランジスタ２により実現されて
いる。チャネル７〜ｎは図１０のトランジスタ３’のよ
うな絶縁されていないトランジスタ（ＭＯＳＦＥＴ）か
ら構成されている。
００Ｖの耐圧を有する。チャンネル１〜４の実現方法と
しては、図１の実施例のようにトレンチ４により絶縁さ
れたトランジスタ（ＭＯＳＦＥＴ）を直列接続する方法
や、横型のトランジスタ（ＭＯＳＦＥＴ）においてはド
レイン−ソース間の水平距離を大きくとる方法などが有
るが、実現方法は問わない。チャンネル５ａ〜５ｊ，６
ａ〜６ｊは単体では４０Ｖの耐圧を有する。チャンネル
５ａ〜５ｊ、６ａ〜６ｊは図１の実施例のようにトレン
チ４により絶縁されたトランジスタ２により実現されて
いる。チャネル７〜ｎは図１０のトランジスタ３’のよ
うな絶縁されていないトランジスタ（ＭＯＳＦＥＴ）か
ら構成されている。
【００５７】４気筒エンジンの制御に用いる場合には、
ＬＳＩは１個のみ使用し、チャネル１〜４をイグナイタ
ドライバとして使用し、チャンネル５ａ〜５ｊ，６ａ〜
６ｊおよびチャネル７〜ｎを通常ソレノイド、ヒータ、
リレー等のインジェクタ以外の低圧負荷のドライバとし
て使用する。なお、チャンネル５ａ〜５ｊ，６ａ〜６ｊ
を図２６のようにスロットルモータ駆動用のフルブリッ
ジとして使用してもよい。 次に、６気筒エンジンの制
御に用いる場合には、ＬＳＩは１個のみ使用し、チャネ
ル１〜４およびチャンネル５ａ〜５ｊ、６ａ〜６ｊをイ
グナイタドライバとして使用し、チャネル７〜ｎを通常
ソレノイド、ヒータ、リレー等のインジェクタ以外の低
圧負荷のドライバとして使用する。なお、チャンネル５
ａ〜５ｊ、６ａ〜６ｊは直列接続しイグナイタドライバ
として必要な耐圧を得ている。
ＬＳＩは１個のみ使用し、チャネル１〜４をイグナイタ
ドライバとして使用し、チャンネル５ａ〜５ｊ，６ａ〜
６ｊおよびチャネル７〜ｎを通常ソレノイド、ヒータ、
リレー等のインジェクタ以外の低圧負荷のドライバとし
て使用する。なお、チャンネル５ａ〜５ｊ，６ａ〜６ｊ
を図２６のようにスロットルモータ駆動用のフルブリッ
ジとして使用してもよい。 次に、６気筒エンジンの制
御に用いる場合には、ＬＳＩは１個のみ使用し、チャネ
ル１〜４およびチャンネル５ａ〜５ｊ、６ａ〜６ｊをイ
グナイタドライバとして使用し、チャネル７〜ｎを通常
ソレノイド、ヒータ、リレー等のインジェクタ以外の低
圧負荷のドライバとして使用する。なお、チャンネル５
ａ〜５ｊ、６ａ〜６ｊは直列接続しイグナイタドライバ
として必要な耐圧を得ている。
【００５８】最後に、８気筒エンジンの制御に用いる場
合には、ＬＳＩを２個使用し、それぞれのＬＳＩのチャ
ネル１〜４をイグナイタタドライバとして使用し、チャ
ンネル５ａ〜５ｊ，６ａ〜６ｊおよびチャネル７〜ｎを
通常ソレノイド、ヒータ、リレー等のインジェクタ以外
の低圧負荷のドライバとして使用する。なお、チャンネ
ル５ａ〜５ｊ，６ａ〜６ｊを図２６のようにスロットル
モータ駆動用のフルブリッジとして使用してもよい。
合には、ＬＳＩを２個使用し、それぞれのＬＳＩのチャ
ネル１〜４をイグナイタタドライバとして使用し、チャ
ンネル５ａ〜５ｊ，６ａ〜６ｊおよびチャネル７〜ｎを
通常ソレノイド、ヒータ、リレー等のインジェクタ以外
の低圧負荷のドライバとして使用する。なお、チャンネ
ル５ａ〜５ｊ，６ａ〜６ｊを図２６のようにスロットル
モータ駆動用のフルブリッジとして使用してもよい。
【００５９】以上のように本実施例によれば、異なる耐
圧のドライバを同一チップ上に混在させることができる
上、同じ品種のＬＳＩを４気筒、６気筒、８気筒エンジ
ン用制御装置に無駄なく共通に使用することができるた
め、開発費を削減し、量産効果により価格を低減するす
ることができる。また、高耐圧のイグナイタドライバ１
チャンネルを低耐圧ドライバとして使用する場合には１
０チャンネル分として使用できるほか、オン抵抗を１／
１０に低減できる。
圧のドライバを同一チップ上に混在させることができる
上、同じ品種のＬＳＩを４気筒、６気筒、８気筒エンジ
ン用制御装置に無駄なく共通に使用することができるた
め、開発費を削減し、量産効果により価格を低減するす
ることができる。また、高耐圧のイグナイタドライバ１
チャンネルを低耐圧ドライバとして使用する場合には１
０チャンネル分として使用できるほか、オン抵抗を１／
１０に低減できる。
【００６０】図３０は、自動車の電装品の駆動装置に好
適なドライバＬＳＩの仕様の例、および使用方法につい
て説明する図である。近年、電装品の消費電力が増大
し、また、一部の自動車に回生制動が取り入れられるよ
うになった。このため、従来１４（１２）Ｖ（公称１２
Ｖ、充電終止電圧１４Ｖ）であった自動車の電気系の電
圧を３倍の４２Ｖにすることが提案されている。図３０
は本発明を用いた１４（１２）Ｖ系、４２Ｖ系の両方に
使用できるＬＳＩの例である。
適なドライバＬＳＩの仕様の例、および使用方法につい
て説明する図である。近年、電装品の消費電力が増大
し、また、一部の自動車に回生制動が取り入れられるよ
うになった。このため、従来１４（１２）Ｖ（公称１２
Ｖ、充電終止電圧１４Ｖ）であった自動車の電気系の電
圧を３倍の４２Ｖにすることが提案されている。図３０
は本発明を用いた１４（１２）Ｖ系、４２Ｖ系の両方に
使用できるＬＳＩの例である。
【００６１】図において、チャンネル１ａ，１ｂ，２
ａ，２ｂ，…，ｎａ，ｎｂは単体では４０Ｖの耐圧を有
する。チャンネル１ａ，２ａ…，ｎａは図１の例のよう
にトレンチ４により絶縁されたトランジスタ２により実
現されている。チャネル７〜ｎは図１０のトランジスタ
３’のような絶縁されていないトランジスタ（ＭＯＳＦ
ＥＴ）から構成されている。
ａ，２ｂ，…，ｎａ，ｎｂは単体では４０Ｖの耐圧を有
する。チャンネル１ａ，２ａ…，ｎａは図１の例のよう
にトレンチ４により絶縁されたトランジスタ２により実
現されている。チャネル７〜ｎは図１０のトランジスタ
３’のような絶縁されていないトランジスタ（ＭＯＳＦ
ＥＴ）から構成されている。
【００６２】電気系が１４（１２）Ｖの自動車では、１
ａ，１ｂ，２ａ，２ｂ，…，ｎａ，ｎｂをそれぞれ単独
で個別にドライバとして用いる。この場合各チャンネル
の耐圧は４０Ｖ、オン抵抗は０．３オームとなる。ま
た、電気系が４２Ｖの自動車では、１ａと１ｂ，２ａと
２ｂ，…，ｎａとｎｂをそれぞれ直列接続し、４２Ｖの
電気系に必要な耐圧（８０Ｖ）を確保している。この場
合各チャンネルの耐圧、オン抵抗はそれぞれ先程の２倍
の７０Ｖ、０．８オームとなる。また、１４（１２）Ｖ
の電気系と４２Ｖの電気系とが混在している自動車で
は、例えば図３０に示すように１ａと１ｂ，２ａと２
ｂ，…，（ｎ−１）ａと（ｎ−１）ｂをそれぞれ直列接
続し、４２Ｖの電気系の負荷に接続し、ｎａ，ｎｂをそ
れぞれ単独で個別に１４（１２）Ｖ の電気系の負荷に
接続すればよい。このように、本実施例によれば、同一
の仕様のＬＳＩで１４（１２）Ｖ の電気系と４２Ｖの
電気系の両方に使用することができ、量産効果により価
格を低減することが可能となる。また、耐圧に見合った
オン抵抗、すなわち高い耐圧のチャネルには高いオン抵
抗、低い耐圧のチャネルには小さなオン抵抗を実現する
ことができる。
ａ，１ｂ，２ａ，２ｂ，…，ｎａ，ｎｂをそれぞれ単独
で個別にドライバとして用いる。この場合各チャンネル
の耐圧は４０Ｖ、オン抵抗は０．３オームとなる。ま
た、電気系が４２Ｖの自動車では、１ａと１ｂ，２ａと
２ｂ，…，ｎａとｎｂをそれぞれ直列接続し、４２Ｖの
電気系に必要な耐圧（８０Ｖ）を確保している。この場
合各チャンネルの耐圧、オン抵抗はそれぞれ先程の２倍
の７０Ｖ、０．８オームとなる。また、１４（１２）Ｖ
の電気系と４２Ｖの電気系とが混在している自動車で
は、例えば図３０に示すように１ａと１ｂ，２ａと２
ｂ，…，（ｎ−１）ａと（ｎ−１）ｂをそれぞれ直列接
続し、４２Ｖの電気系の負荷に接続し、ｎａ，ｎｂをそ
れぞれ単独で個別に１４（１２）Ｖ の電気系の負荷に
接続すればよい。このように、本実施例によれば、同一
の仕様のＬＳＩで１４（１２）Ｖ の電気系と４２Ｖの
電気系の両方に使用することができ、量産効果により価
格を低減することが可能となる。また、耐圧に見合った
オン抵抗、すなわち高い耐圧のチャネルには高いオン抵
抗、低い耐圧のチャネルには小さなオン抵抗を実現する
ことができる。
【００６３】図３１、図３２はドライバＬＳＩに保護機
能を付加した例を示す図である。電圧検出手段１７−
１、１７−２はそれぞれトランジスタ２、３のドレイ
ン、ソース間の電圧をモニタし、負荷の断線、天絡（ハ
イサイドドライバにおける負荷のホット側と電源とのシ
ョート）、地絡（ローサイドドライバにおける負荷のコ
ールド側とグランドとのショート）を検出する。正常時
にはトランジスタがオンになるとドレイン、ソース間の
電圧は低くなり、トランジスタがオフになるとドレイ
ン、ソース間の電圧は高くなる。負荷の断線、天絡、地
絡時にはトランジスタがオフになってもドレイン、ソー
ス間の電圧は高くならないことを利用してドレイン、ソ
ース間の電圧をモニタすることにより検出できる。ま
た、負荷の断線、天絡、地絡の検出時には通信インタフ
ェース１２、通信ポート１３を介して外部のマイクロプ
ロセッサ等に報告する。
能を付加した例を示す図である。電圧検出手段１７−
１、１７−２はそれぞれトランジスタ２、３のドレイ
ン、ソース間の電圧をモニタし、負荷の断線、天絡（ハ
イサイドドライバにおける負荷のホット側と電源とのシ
ョート）、地絡（ローサイドドライバにおける負荷のコ
ールド側とグランドとのショート）を検出する。正常時
にはトランジスタがオンになるとドレイン、ソース間の
電圧は低くなり、トランジスタがオフになるとドレイ
ン、ソース間の電圧は高くなる。負荷の断線、天絡、地
絡時にはトランジスタがオフになってもドレイン、ソー
ス間の電圧は高くならないことを利用してドレイン、ソ
ース間の電圧をモニタすることにより検出できる。ま
た、負荷の断線、天絡、地絡の検出時には通信インタフ
ェース１２、通信ポート１３を介して外部のマイクロプ
ロセッサ等に報告する。
【００６４】電流検出手段１８−１、１８−２はそれぞ
れトランジスタ２、３のドレインまたはソースに接続し
た電流検出抵抗Ｒｓ１、Ｒｓ２の両端の電圧をモニタす
ることにより、電流を測定し、負荷のショート、天絡
（ローサイドドライバにおける負荷のコールド側と電源
とのショート）、地絡（ハイサイドドライバにおける負
荷のホット側とグランドとのショート）等による過電流
を検出する。過電流検出時には通信インタフェース１
２、通信ポート１３を介して外部のマイクロプロセッサ
等に報告するとともに、連携保護論理１９−１、１９−
２によりトランジスタ２、３をオフとして破壊から保護
する。
れトランジスタ２、３のドレインまたはソースに接続し
た電流検出抵抗Ｒｓ１、Ｒｓ２の両端の電圧をモニタす
ることにより、電流を測定し、負荷のショート、天絡
（ローサイドドライバにおける負荷のコールド側と電源
とのショート）、地絡（ハイサイドドライバにおける負
荷のホット側とグランドとのショート）等による過電流
を検出する。過電流検出時には通信インタフェース１
２、通信ポート１３を介して外部のマイクロプロセッサ
等に報告するとともに、連携保護論理１９−１、１９−
２によりトランジスタ２、３をオフとして破壊から保護
する。
【００６５】連携保護論理１９−１、１９−２は、連携
制御信号２１に基づき連携保護動作をする。連携保護が
必要なとき、即ちトランジスタ２、３を直列接続してい
るときには、電流検出手段１８−１、１８−２のいずれ
かで過電流が検出された時にはトランジスタ２、３を共
にオフとする。また連携保護が不要なとき、即ちトラン
ジスタ２、３を直列接続していないときには、電流検出
手段１８−１で過電流が検出された時には、対応するト
ランジスタ２のみをオフとし、電流検出手段１８−２で
過電流が検出された時には、対応するトランジスタ３の
みをオフとする。
制御信号２１に基づき連携保護動作をする。連携保護が
必要なとき、即ちトランジスタ２、３を直列接続してい
るときには、電流検出手段１８−１、１８−２のいずれ
かで過電流が検出された時にはトランジスタ２、３を共
にオフとする。また連携保護が不要なとき、即ちトラン
ジスタ２、３を直列接続していないときには、電流検出
手段１８−１で過電流が検出された時には、対応するト
ランジスタ２のみをオフとし、電流検出手段１８−２で
過電流が検出された時には、対応するトランジスタ３の
みをオフとする。
【００６６】このように、単独であるいは直列接続して
用いるトランジスタを使用方法に応じて保護することが
できる。
用いるトランジスタを使用方法に応じて保護することが
できる。
【００６７】なお、図では簡単のために１チャンネル分
の出力ポートを有するドライバＬＳＩに適用した例を示
したが、複数チャネルの出力ポートを有するドライバＬ
ＳＩ１に適用することが可能である。特に図２７〜図２
９に示す例のようにエンジン制御装置を構成するのに最
適な数のチャンネル数の出力ポートを有するドライバＬ
ＳＩ１に適用することができることは勿論のことであ
る。
の出力ポートを有するドライバＬＳＩに適用した例を示
したが、複数チャネルの出力ポートを有するドライバＬ
ＳＩ１に適用することが可能である。特に図２７〜図２
９に示す例のようにエンジン制御装置を構成するのに最
適な数のチャンネル数の出力ポートを有するドライバＬ
ＳＩ１に適用することができることは勿論のことであ
る。
【００６８】図３３は、第１２の実施例を示す図であ
り、トランジスタをトレンチ４およびアイソレータ５な
しで直列接続して、耐圧を高めた例を示す図である。以
上の例ではトランジスタ２をトレンチ４、アイソレータ
５により絶縁して直列接続時の耐圧を確保しているが、
トランジスタ２とそれが形成されている半導体基板との
間の耐圧が十分にあれば、トレンチ４およびアイソレー
タ５なしでも直列接続により耐圧を高めることができ
る。前記トランジスタとそれが形成されている半導体基
板との間に耐圧を得る構造としては、例えば従来のｐｎ
接合による絶縁分離方式（ＵＳＰ．５４３４５３１号）
を採用することができる。但し、この場合は４００Ｖ以
上の耐圧を得ることは困難である。
り、トランジスタをトレンチ４およびアイソレータ５な
しで直列接続して、耐圧を高めた例を示す図である。以
上の例ではトランジスタ２をトレンチ４、アイソレータ
５により絶縁して直列接続時の耐圧を確保しているが、
トランジスタ２とそれが形成されている半導体基板との
間の耐圧が十分にあれば、トレンチ４およびアイソレー
タ５なしでも直列接続により耐圧を高めることができ
る。前記トランジスタとそれが形成されている半導体基
板との間に耐圧を得る構造としては、例えば従来のｐｎ
接合による絶縁分離方式（ＵＳＰ．５４３４５３１号）
を採用することができる。但し、この場合は４００Ｖ以
上の耐圧を得ることは困難である。
【００６９】なお、前記絶縁分離方式を採用する場合、
ドライバＬＳＩ１の半導体基板は電位の安定化のために
トランジスタ３の陰極（ソース）側の出力端子に接続す
る。従ってトランジスタ３による出力ポートを複数チャ
ネル有している場合には、複数チャネルの陰極（ソー
ス）側の出力端子が共通にドライバＬＳＩ１の半導体基
板に接続する。ただし、トランジスタ２による出力ポー
トは直列接続できるようにいずれの出力端子も独立させ
なければならないため、半導体基板や、他の出力端子
（電流容量の制約から複数の端子を並列接続する場合を
除いて）に接続することはできない。また、トランジス
タ２はトランジスタ３に比べて高い電位に置かれるた
め、ターンオン時に飽和するようにチャージポンプを用
いて十分に高い電圧でゲートをドライブすることも場合
によっては必要になる。
ドライバＬＳＩ１の半導体基板は電位の安定化のために
トランジスタ３の陰極（ソース）側の出力端子に接続す
る。従ってトランジスタ３による出力ポートを複数チャ
ネル有している場合には、複数チャネルの陰極（ソー
ス）側の出力端子が共通にドライバＬＳＩ１の半導体基
板に接続する。ただし、トランジスタ２による出力ポー
トは直列接続できるようにいずれの出力端子も独立させ
なければならないため、半導体基板や、他の出力端子
（電流容量の制約から複数の端子を並列接続する場合を
除いて）に接続することはできない。また、トランジス
タ２はトランジスタ３に比べて高い電位に置かれるた
め、ターンオン時に飽和するようにチャージポンプを用
いて十分に高い電圧でゲートをドライブすることも場合
によっては必要になる。
【００７０】以上述べたように、本発明によれば、耐圧
の異なるドライバを同一チップ上に形成することができ
るため、種々な耐圧を持つドライバ同士の集積化が可能
となる。また、ドライバ用のトランジスタを必要個数直
列接続することにより様々な耐圧を実現できるため要求
される耐圧で最小のオン抵抗、最小のサイズのドライバ
を設計することができる。また、様々な耐圧、形式のド
ライバを実現できるため、ドライバを集積化したＬＳＩ
の汎用性を高め、量産効果による価格低減も図ることが
できる。
の異なるドライバを同一チップ上に形成することができ
るため、種々な耐圧を持つドライバ同士の集積化が可能
となる。また、ドライバ用のトランジスタを必要個数直
列接続することにより様々な耐圧を実現できるため要求
される耐圧で最小のオン抵抗、最小のサイズのドライバ
を設計することができる。また、様々な耐圧、形式のド
ライバを実現できるため、ドライバを集積化したＬＳＩ
の汎用性を高め、量産効果による価格低減も図ることが
できる。
【００７１】
【発明の効果】以上説明したように本発明によれば、異
なる耐圧を有する複数の半導体ドライバを同一チップに
集積化することが可能あり、パワー半導体を用いた機器
の小型化、低価格化を図ることができる。
なる耐圧を有する複数の半導体ドライバを同一チップに
集積化することが可能あり、パワー半導体を用いた機器
の小型化、低価格化を図ることができる。
【図１】第１の実施例のドライバＬＳＩを説明する図で
ある。
ある。
【図２】ドライバＬＳＩの断面図である。
【図３】第２の実施例を示す図である。
【図４】第３の実施例を示す図である。
【図５】第４の実施例を示す図である。
【図６】コンデンサの単一チップ上での実現方法を示す
図である。
図である。
【図７】コンデンサの単一チップ上での実現方法を示す
図である。
図である。
【図８】第５の実施例を示す図である。
【図９】第６の実施例を示す図である。
【図１０】第７の実施例を示す図である。
【図１１】第８の実施例を示す図である。
【図１２】第８の実施例の装置の使用例を示す図であ
る。
る。
【図１３】第８の実施例の装置の他の使用例を示す図で
ある。
ある。
【図１４】第８の実施例の装置の更に他の使用例を示す
図である。
図である。
【図１５】第９の実施例を示す図である。
【図１６】ハーフブリッジのための入力制御回路の論理
の例を示す図である。
の例を示す図である。
【図１７】高耐圧ドライバのための入力制御回路の論理
の例を示す図である。
の例を示す図である。
【図１８】入力端子の入力信号を省略した例を示す図で
ある。
ある。
【図１９】入力制御回路の例を示す図である。
【図２０】タイマを有する入力制御回路の例を示す図で
ある。
ある。
【図２１】タイマの動作例を説明する図である。
【図２２】タイマの他の動作例を説明する図である。
【図２３】タイマの更に他の動作例を説明する図であ
る。
る。
【図２４】制御情報の伝送方式を説明する図である。
【図２５】第１０の実施例を示す図である。
【図２６】第１１の実施例を示す図である。
【図２７】エンジン制御に好適なドライバＬＳＩの仕様
の例、および使用方法を示す図である。
の例、および使用方法を示す図である。
【図２８】エンジン制御に好適なドライバＬＳＩの仕様
の例、および使用方法の他の例を示す図である。
の例、および使用方法の他の例を示す図である。
【図２９】エンジン制御に好適なドライバＬＳＩの仕様
の例、および使用方法の更に他の例を示す図である。
の例、および使用方法の更に他の例を示す図である。
【図３０】電装品の駆動装置に好適なドライバＬＳＩの
仕様の例、および使用方法の例を示す図である。
仕様の例、および使用方法の例を示す図である。
【図３１】ドライバＬＳＩに保護機能を付加した例を示
す図である。
す図である。
【図３２】ドライバＬＳＩに保護機能を付加した他の例
を示す図である。
を示す図である。
【図３３】第１２の実施例を示す図である。
１ ドライバＬＳＩ ２，３，３’ トランジスタ ４ トレンチ ５ アイソレータ ６ チャージポンプ ７ ゲート制御回路 １１ 入力制御回路 １２ 通信インタフェース １３ 通信ポート １４ レジスタ １５ タイマ １６ セレクタ ２０，２０’ 負荷
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/762 Ｈ０１Ｌ 21/76 Ｄ ５Ｆ１１０ 21/8234 27/04 Ｈ 27/06 27/06 １０２Ａ 27/08 ３３１ 29/78 ６１３Ｚ 29/786 ６１４ (72)発明者 佐々木 昭二 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 田渕 憲司 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 渡部 満 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 Ｆターム(参考） 3G019 AA05 BA01 EC08 FA01 FA13 3G301 HA01 HA06 LB01 LC10 MA18 5F032 AA06 AA09 CA14 CA15 CA17 CA24 DA71 5F038 AC03 AC05 AC15 AV04 AV06 BG02 BG03 BG05 BH01 BH05 BH11 BH13 BH15 DF01 DF04 DF06 DF11 EZ06 EZ20 5F048 AA01 AA04 AA05 AA09 AB06 AC06 AC10 BA16 BG07 5F110 AA04 AA13 AA30 BB12 CC02 DD05 DD13 NN78
Claims (14)
- 【請求項１】 半導体基板に形成した埋込絶縁層と、 前記埋込絶縁層上の半導体基板上に形成した複数のパワ
ー半導体素子および該パワー半導体素子間を絶縁分離す
るトレンチと、 前記パワー半導体素子の制御電極を絶縁して駆動するア
イソレータを備えたことを特徴とする半導体装置。 - 【請求項２】 請求項１の記載において、前記複数のパ
ワー半導体素子は直列接続され、かつそれぞれ並列接続
した定電圧素子を備えたことを特徴とする半導体装置。 - 【請求項３】 請求項１の記載において、前記複数のパ
ワー半導体素子は直列接続され、かつそれぞれ一方の電
極と制御電極間に並列接続した定電圧素子を備えたこと
を特徴とする半導体装置。 - 【請求項４】 請求項１ないし請求項３何れか１の記載
において、前記パワー半導体素子は点火コイルを駆動す
ることを特徴とする半導体装置。 - 【請求項５】 請求項１ないし請求項３何れか１の記載
において、前記パワー半導体素子は燃料噴射弁を駆動す
ることを特徴とする半導体装置。 - 【請求項６】 請求項１ないし請求項５の何れか１の記
載において、前記複数のパワー半導体素子は、入力信号
に基づき特定の制御パターンの制御信号を前記複数のパ
ワー半導体素子の制御電極に供給する入力制御回路を備
えたことを特徴とする半導体装置。 - 【請求項７】 請求項６の記載において、前記特定のパ
ターンは通信ポートからの入力信号に基づき変更可能で
あることを特徴とする半導体装置。 - 【請求項８】 請求項６の記載において、前記入力制御
回路は前記制御電極に制御信号を供給するタイミングを
制御するタイマ回路を備えたことを特徴とする半導体装
置。 - 【請求項９】 請求項８の記載において、前記タイマ回
路は前記通信ポートから供給されるクロックに基づき作
動することを特徴とする半導体装置。 - 【請求項１０】 半導体基板に形成した埋込絶縁層と、 前記埋込絶縁層上の半導体基板上に形成した複数のパワ
ー半導体素子および該パワー半導体素子間をそれぞれ絶
縁分離するトレンチと、 前記それぞれのパワー半導体素子の制御電極を互いに絶
縁して駆動するアイソレータからなり、 前記パワー半導体素子は、トレンチにより絶縁分離した
素子とトレンチにより絶縁分離されない素子からなる複
数組の高耐圧パワー半導体素子群、およびトレンチによ
り絶縁分離されない素子のみからなる低耐圧パワー半導
体素子群からなることを特徴とする半導体装置。 - 【請求項１１】 請求項１１の記載において、前記複数
組の高耐圧パワー半導体素子群はブリッジ回路を構成す
ることを特徴とする半導体回路。 - 【請求項１２】 請求項１１の記載において、前記複数
組の高耐圧パワー半導体素子群はインジェクタ駆動回路
を構成することを特徴とする半導体回路。 - 【請求項１３】 半導体基板上に形成した複数のパワー
半導体素子および該パワー半導体素子間をそれぞれ絶縁
分離する絶縁手段と、 前記それぞれのパワー半導体素子の制御電極を駆動する
駆動回路からなり、 前記パワー半導体素子は、前記絶縁手段により絶縁分離
した複数の素子を直列接続してなることを特徴とする半
導体装置。 - 【請求項１４】 請求項１３の記載において、前記駆動
回路は、少なくとも直列接続した他方の素子に流れる電
流に過電流を検出したとき、一方の素子に供給する駆動
電流を抑止することを特徴とする半導体装置
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038685A JP2002246551A (ja) | 2001-02-15 | 2001-02-15 | 半導体装置 |
| US09/943,384 US6624474B2 (en) | 2001-02-15 | 2001-08-31 | Semiconductor device with scalable withstanding voltage |
| EP20010120671 EP1233447A3 (en) | 2001-02-15 | 2001-08-31 | Semiconductor device |
| US10/642,594 US7161264B2 (en) | 2001-02-15 | 2003-08-19 | Semiconductor circuit having drivers of different withstand voltage within the same chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038685A JP2002246551A (ja) | 2001-02-15 | 2001-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246551A true JP2002246551A (ja) | 2002-08-30 |
Family
ID=18901611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001038685A Pending JP2002246551A (ja) | 2001-02-15 | 2001-02-15 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6624474B2 (ja) |
| EP (1) | EP1233447A3 (ja) |
| JP (1) | JP2002246551A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006029285A (ja) * | 2004-07-21 | 2006-02-02 | Nikki Co Ltd | 燃料噴射制御ユニット |
| JP2006029287A (ja) * | 2004-07-21 | 2006-02-02 | Nikki Co Ltd | 燃料噴射弁駆動ユニット |
| US7135751B2 (en) | 2003-07-25 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | High breakdown voltage junction terminating structure |
| KR100671606B1 (ko) | 2004-11-29 | 2007-01-19 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다양한 동작 전압의 집적 회로를 격리하는 반도체 구조 |
| JP2008123642A (ja) * | 2006-11-15 | 2008-05-29 | Samsung Electronics Co Ltd | 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ |
| JP2008283827A (ja) * | 2007-05-14 | 2008-11-20 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
| WO2013093963A1 (ja) * | 2011-12-20 | 2013-06-27 | 三菱電機株式会社 | 充電装置 |
| JP2013187488A (ja) * | 2012-03-09 | 2013-09-19 | Panasonic Corp | 半導体リレー装置 |
| JP2017198221A (ja) * | 2013-04-11 | 2017-11-02 | 株式会社デンソー | 点火制御装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4030257B2 (ja) * | 2000-08-14 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2004228466A (ja) * | 2003-01-27 | 2004-08-12 | Renesas Technology Corp | 集積半導体装置およびその製造方法 |
| JP5492518B2 (ja) * | 2009-10-02 | 2014-05-14 | 株式会社日立製作所 | 半導体駆動回路、及びそれを用いた半導体装置 |
| US9049665B2 (en) * | 2011-12-22 | 2015-06-02 | Advantest Corporation | EMO linkage simplification |
| JP6318708B2 (ja) | 2013-04-11 | 2018-05-09 | 株式会社デンソー | 点火制御装置 |
| EP2930743B1 (en) * | 2014-04-11 | 2016-09-21 | Nxp B.V. | Semiconductor isolation structure |
| US11342288B2 (en) | 2019-06-04 | 2022-05-24 | Allegro Microsystems, Llc | Signal isolator having at least one isolation island |
| US11183452B1 (en) * | 2020-08-12 | 2021-11-23 | Infineon Technologies Austria Ag | Transfering informations across a high voltage gap using capacitive coupling with DTI integrated in silicon technology |
| US11515246B2 (en) * | 2020-10-09 | 2022-11-29 | Allegro Microsystems, Llc | Dual circuit digital isolator |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5332920A (en) * | 1988-02-08 | 1994-07-26 | Kabushiki Kaisha Toshiba | Dielectrically isolated high and low voltage substrate regions |
| JPH073944B2 (ja) * | 1988-09-16 | 1995-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動方法 |
| US5594379A (en) * | 1995-07-07 | 1997-01-14 | International Rectifier Corporation | Method and Circuit to eliminate false triggering of power devices in optically coupled drive circuits caused by dv/dt sensitivity of optocouplers |
| JPH09213956A (ja) * | 1996-02-07 | 1997-08-15 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
| JP3575908B2 (ja) * | 1996-03-28 | 2004-10-13 | 株式会社東芝 | 半導体装置 |
| DE19626630C1 (de) * | 1996-07-02 | 1997-09-11 | Siemens Ag | Vorrichtung zum Schalten eines induktiven Verbrauchers |
| JP4005145B2 (ja) * | 1997-03-31 | 2007-11-07 | 株式会社ルネサステクノロジ | 容量性絶縁バリヤを用いるモデム装置及び絶縁カプラ並びにモデム装置に用いられる集積回路 |
| JPH11136293A (ja) | 1997-10-31 | 1999-05-21 | Hitachi Ltd | アイソレータ回路及びモノリシックアイソレータ |
| JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
| JP4431208B2 (ja) | 1998-02-27 | 2010-03-10 | 株式会社日立製作所 | アイソレータ及びそれを用いるモデム装置 |
| JP3517154B2 (ja) * | 1998-04-30 | 2004-04-05 | 株式会社東芝 | 誘電体分離集積回路 |
| TW419810B (en) * | 1998-06-18 | 2001-01-21 | Hitachi Ltd | Semiconductor device |
| JP2001224138A (ja) * | 2000-02-07 | 2001-08-17 | Hitachi Ltd | 蓄電装置及び蓄電器の電圧検出方法 |
-
2001
- 2001-02-15 JP JP2001038685A patent/JP2002246551A/ja active Pending
- 2001-08-31 EP EP20010120671 patent/EP1233447A3/en not_active Withdrawn
- 2001-08-31 US US09/943,384 patent/US6624474B2/en not_active Expired - Fee Related
-
2003
- 2003-08-19 US US10/642,594 patent/US7161264B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135751B2 (en) | 2003-07-25 | 2006-11-14 | Fuji Electric Device Technology Co., Ltd. | High breakdown voltage junction terminating structure |
| JP2006029285A (ja) * | 2004-07-21 | 2006-02-02 | Nikki Co Ltd | 燃料噴射制御ユニット |
| JP2006029287A (ja) * | 2004-07-21 | 2006-02-02 | Nikki Co Ltd | 燃料噴射弁駆動ユニット |
| KR100671606B1 (ko) | 2004-11-29 | 2007-01-19 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다양한 동작 전압의 집적 회로를 격리하는 반도체 구조 |
| JP2008123642A (ja) * | 2006-11-15 | 2008-05-29 | Samsung Electronics Co Ltd | 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ |
| JP2008283827A (ja) * | 2007-05-14 | 2008-11-20 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
| WO2013093963A1 (ja) * | 2011-12-20 | 2013-06-27 | 三菱電機株式会社 | 充電装置 |
| JPWO2013093963A1 (ja) * | 2011-12-20 | 2015-04-27 | 三菱電機株式会社 | 充電装置 |
| JP2013187488A (ja) * | 2012-03-09 | 2013-09-19 | Panasonic Corp | 半導体リレー装置 |
| JP2017198221A (ja) * | 2013-04-11 | 2017-11-02 | 株式会社デンソー | 点火制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1233447A2 (en) | 2002-08-21 |
| US20040051160A1 (en) | 2004-03-18 |
| US20020109186A1 (en) | 2002-08-15 |
| EP1233447A3 (en) | 2005-01-19 |
| US7161264B2 (en) | 2007-01-09 |
| US6624474B2 (en) | 2003-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002246551A (ja) | 半導体装置 | |
| US9245888B2 (en) | Reverse polarity protection for n-substrate high-side switches | |
| US5723916A (en) | Electrical load driving device including load current limiting circuitry | |
| US7834575B2 (en) | Gate-driver IC with HV-isolation, especially hybrid electric vehicle motor drive concept | |
| EP2071724B1 (en) | Power supply control circuit | |
| CN102714205A (zh) | 具有集成的瞬态过压保护的接合焊盘 | |
| US20070081280A1 (en) | Drive circuit having a transformer for a semiconductor switching element | |
| JP2006222786A (ja) | インターフェース回路及び電力変換装置並びに車載用電機システム | |
| CN101019319A (zh) | 半导体开关装置和电子设备 | |
| CN104300962A (zh) | 半导体器件和驱动*** | |
| CN103579224A (zh) | Esd保护 | |
| CN108400698A (zh) | 用于电子设备的电路布置 | |
| US6597550B1 (en) | High voltage integrated circuit with resistor connected between substrate and ground to limit current during negative voltage spike | |
| EP1865592B1 (en) | Switched-mode electronic power device | |
| US20220059453A1 (en) | Transfering informations across a high voltage gap using capactive coupling with dti integrated in silicon technology | |
| JP4501178B2 (ja) | 半導体装置のための保護装置 | |
| US7470955B2 (en) | Technique for improving negative potential immunity of an integrated circuit | |
| EP3646464B1 (en) | High-side gate driver | |
| US9559098B2 (en) | Semiconductor device including voltage dividing diode | |
| JP3331754B2 (ja) | 充電装置 | |
| JP3443791B2 (ja) | 半導体装置 | |
| Pendharkar | Technology requirements for automotive electronics | |
| WO2024084833A1 (ja) | 半導体装置、電子機器、車両 | |
| JP2023136451A (ja) | 半導体装置、電子機器、車両 | |
| Smith et al. | Peripheral motor drive PIC concerns for integrated LDMOS technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090609 |