JPH05206379A - マルチチップモジュールおよびその製造方法 - Google Patents

マルチチップモジュールおよびその製造方法

Info

Publication number
JPH05206379A
JPH05206379A JP4203390A JP20339092A JPH05206379A JP H05206379 A JPH05206379 A JP H05206379A JP 4203390 A JP4203390 A JP 4203390A JP 20339092 A JP20339092 A JP 20339092A JP H05206379 A JPH05206379 A JP H05206379A
Authority
JP
Japan
Prior art keywords
chip
carrier
solder
pad
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4203390A
Other languages
English (en)
Inventor
Perwaiz Nihal
パーワイツ・ニハル
Taylor Randolph Charles
チャールズ・テイラー・ランドルフ
Schlock Gustav
ガスタブ・シュロック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05206379A publication Critical patent/JPH05206379A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 電気接続パッド13,21,44及び突起1
1,42を有するキャリア23を提供し、パッド5を有
するチップ3と、C4タイプのバンプ17を有する他の
チップ15とを同一基板上の接続ポイントに接合し、混
合マルチチップモジュールを提供する。 【構成】 基板の電気接続パッドを、エッチング、電着
等の既知の技術を用いて製造することができる。パッド
は、チップの入出力位置に合せて基板上に設けられる。
パッドは、チップのタイプに関係なくチップの入出力に
対応するキャリア上の位置に形成される。次に、ハンダ
バンプ(または他の電気相互接続突起)は、チップの入
出力位置に対応するパッド上に設けられる。ハンダバン
プはパッド上に蒸着、スパッタ、メッキ、電着等の方法
で形成される。こうして、基板キャリアの、電気接続パ
ッドはキャリアに接合されるチップ上のC4ハンダバン
プに対向して位置合せされ、キャリアの突起はキャリア
に接合されるチップ上のC4でないタイプの接続パッド
に対向して位置合せされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般的に、異なって形成
された入出力相互接続部を有する各集積回路デバイス
(チップ)を共通キャリアに接合して、モジュールを製
造する方法に関するものである。より詳しくは、各ハン
ダバンプ等のような突起をキャリア上に設けることで、
各チップを各接続パッドでキャリアに接合できるように
する。
【0002】
【従来の技術と解決すべき課題】マルチチップモジュー
ル(multi-chip module;以下MCM)を製造するため
に、異なる相互接続方法を必要とする各半導体チップを
基板に接合することは、これら各タイプのチップを接続
するのに、かなりの相違を有するプロセスを含む、異な
る相互接続技術を用いるという複雑性が増すため、十分
には行われてこなかった。さらに、異なって形成された
相互接続を有するチップを同一キャリア上に組合せるこ
とは、製造工程の増大によるコスト高のため、あまり行
われていない。例えば、その様なモジュール上の組立て
技術には、フリップチップ接合を必要とする製造工程の
様に、ワイヤボンディングを使用できない他のチップを
実装するのに必要な製造工程に加えて、いくつかのチッ
プを基板に接合するためにワイヤボンディングを用いる
必要がある。
【0003】MCM製造に複合相互接続技術を使用する
ことは、製造プロセスを複雑にするのみならず、各相互
接続技術に対する別の除去処理が必要とされる完成モジ
ュールの再加工も複雑にしている。
【0004】マルチチップモジュールは、実装密度と高
性能とを必要とする増大しつつある多数の電子的特性を
有するコンピュータに必要となってきている。従って、
要望される特性を達成するため、一つの基板上に異なる
機能を有する広範囲のチップを使用することが必要とな
ってきている。
【0005】IBMコーポレーションでは、“Controll
ed Collapse Chip Connect;以下C4”と呼称する技術
を長年用いてきた。このC4技術は、メモリまたは論理
チップのようなコンピュータチップをキャリア基板に接
合することに用いられる。チップに付着させたハンダボ
ールは、チップの入出力部を、基板に相互接続するのに
用いられ、その基板には対応する相互接続用パッドがあ
る。C4チップは基板上に位置合せして設けられ、さら
にハンダボールをリフローさせて電気的接続を行う。C
4ハンダボールを形成するのに使用されるハンダは、一
般に、90〜97%の鉛と、10〜3%の錫を混合した
ものを用いている。このハンダはおよそ360℃の融点
を持ち、キャリア材料とメタライゼーションの選択を制
限する。一般に、セラミックがキャリアに使用されてき
ており、特定MCM製造に応用するため、高温ポリマと
種々の金属の組合せた物をときに使用することもある。
さらに、機能に対するコストまたは性能要件を満たすた
めに、キャリアとして選択し得る広範囲の材料を有する
ことが望ましい。従って、低温プロセスと、これら低温
プロセスに適合する材料系とを許容する相互接続技術を
使用できることが望ましい。ごく一般的な低温材料は、
ガラスエポキシと種々の金属と組合わされた低温ポリマ
とを含んでいる。低温アセンブリを作成するには、低温
ハンダを基板パッド上に堆積し、さらにC4バンプをキ
ャリアにハンダ付けする。この技術は、多数のC4チッ
プをキャリアにハンダ付けして、マルチチップモジュー
ルを製造することに巧く用いられてきた。
【0006】逆に、IBM以外のチップ製造業者は、か
なりの程度にC4技術を用いておらず、その結果、相当
な数の非C4チップが市販されている。一般に、これら
非C4チップはリードフレームに接続されており、これ
らリードフレームはワイヤボンディング技術を用いたシ
ングルチップモジュール上で使用される。このタイプの
チップのキャリアへの直接接合は、チップパッドをいわ
ゆるハイブリッド・モジュールにワイヤボンディングす
ることで行われてきており、MCMタイプを形成する。
【0007】加えて、チップはエポキシを充填した導体
を用いて、キャリア材料に接合されている。この方法
は、液晶ディスプレイの開発に高い成果を挙げており、
液晶ディスプレイでは、各ライン駆動用チップのパッド
が、液晶ディスプレイに繋がる金属線を含むガラスプレ
ートに取り付けられている。このタイプのディスプレイ
はまた、MCMの形をしている。チップはまた、種々の
相互接続技術を利用するTAB(Tape AutomatedBondin
g)を用いて、可撓性キャリアに実装される。キャリア
から各チップへの接続は、熱圧着エネルギを用いてリー
ド線をチップへ接合することで行われる。
【0008】さらに、米国特許第3811186号明細
書には、集積回路チップのハンダ被覆した端子が、基板
上の係合回路ランドに位置合せされている集積回路チッ
プが開示されている。脚部は、基板への接合の際に、集
積回路を位置合せして支持するために用いられる。米国
特許第4179802号明細書には、キャリアに接合さ
れるチップに係合するパターンで、チップキャリア上に
複数の金属スタッドをメッキすることが開示されてい
る。
【0009】シングルモジュール上で異なる接続技術を
組合せて用いるこれらのチップのいずれをも使用できる
能力を持つことが望ましい。また、シリコン及びガリウ
ムヒ素のような異なる材料で作られたチップを、シング
ルモジュール上に混合できることが望ましい。ハードウ
ェア設計者は、機能設計の際に、構成要素の選択に高い
柔軟性を持つことができ、広範囲の異なって形成された
機能モジュールを生み出すことができる。これら異なる
MCMは、ここでは、混合マルチチップモジュールと称
する。しかしながら、本発明の利点なしに、これら混合
マルチチップモジュールの作成に、多数の別個の接合プ
ロセスを用いねばならない。
【0010】パッドのみを有する複数のチップと、C4
バンプを有する他のチップとを基板キャリアに実装する
のに、同一技術からなる単一プロセスを用いてこれら混
合MCMを製造することが、いかにコストに影響を与え
るかを容易に理解できる。設計の柔軟性の見地から必要
でないならば、特定の相互接続構造でのみ得られる一定
の機能を有するチップを、他の相互接続構造を有するM
CM上に使用する能力を持つことも要望されている。加
えて、各マルチチップモジュール上に、特殊な入出力相
互接続を有するチップを使用できる能力を持つことで、
チップ生産能力を補うことは有利である。基板キャリア
に接合される、異なって形成されたチップのいかなる組
合せを許容して、混合マルチチップモジュールを製造
し、設計者および製造者の双方に相当な柔軟性を支える
プロセスの必要性が存在することが分かる。
【0011】
【課題を解決するための手段】従来技術とは対照的に、
本発明は、電気的接続パッドと突起とを有するキャリア
を提供することで、電気接続パッドを持ったチップ、例
えば、ワイヤボンディング用に形成されたチップ及び、
C4バンプを有する他のチップの双方を、同一基板上に
それぞれの所定接続ポイントに接合し、それにより同じ
相互接続プロセスを用いて混合マルチチップモジュール
を製造する。これらチップは、例えばシリコンで作られ
たチップ及び、ガリウムヒ素で作られたチップのよう
に、全く異なって製造できることを理解すべきである。
加えて、単一のプロセスを用いて、抵抗器、コンデンサ
及びパッケージされたデバイスのような、受動部品を同
一基板上に実装することができる。
【0012】基板の電気接続パッドは、エッチング、電
着等の既知技術を用いることによって作成することがで
きる。パッドは基板上に載置されるが、その位置は、基
板上にフェイスダウンして接合される各チップの入出力
端子位置に対応して位置合せされている。パッドは、チ
ップタイプ、つまりC4チップまたはパッド接続チップ
に関係なく、各チップの入出力端子に対応した位置に形
成される。ハンダ付け、導電性エポキシ等のような、何
れかの電気相互接続突起をキャリア上に使用できる。こ
こでは、ハンダバンプを用いる。ハンダバンプはパッド
上に載置されるが、その位置は、入出力相互接続に用い
るチップの各入出力端子位置に対応している。ハンダバ
ンプは、キャリアが製造される際に、蒸着、スパッタ、
メッキ、電着等のような種々の方法で、パッド上に形成
することができる。従って、C4バンプを有するチップ
と、C4バンプの代わりに電気接続用パッドを有するチ
ップ、つまり、入出力端子としてバンプを持たないチッ
プとに係合する電気接続用突起を有する基板キャリアが
形成される。(基板上の)電気的突起を有するパッド
は、キャリアに接合されるチップ上のC4ハンダバンプ
と、キャリア上の異なる位置に接合されるC4タイプで
ないチップ上の接続パッドと関係して、対向して位置合
せされている。チップは、基板のハンダ突起がリフロー
する温度まで加熱されて、キャリアに接合される。
【0013】密にパッケージされたチップを相互接続で
きる信号ライン及び基準ライン(極めて細い、例えば
5.08×10-3cm以下)を備えるキャリア上に、C4
技術に用いたように、チップをフェイスダウンで実装す
る(突起がキャリアと接続する)ことは、極めて実装密
度の高い電子パッケージを製造する。チップをキャリア
上に設ける際、パッケージされたデバイス、TAB方式
技術、またはワイヤボンディングされたデバイスの場合
のように、配線ファンアウトに必要な小さな追加のエリ
アを有するチップの下に、配線の大半を収納することが
できるので、チップを互いに近接させてキャリア上に載
置できる。もし全てのチップを、C4技術の場合のよう
に、微細配線能力でキャリア上にフェイスダウンで実装
するなら、相互接続技術にかかわらず、極めて実装密度
の高いマルチチップモジュールを達成できる。上述し
た、全てフェイスダウンチップを使用する、いわゆる混
合モジュールは、ワイヤボンディング、TAB接続、パ
ッケージされたデバイスまたはこれらのパッケージ技術
の組合せを用いて混合チップを接合した他の混合モジュ
ールより、効果的なパッケージ密度を達成できる。独立
した相互接続技術を用いることで、全てのチップをC4
技術を用いて接合した場合と同じチップ密度を達成でき
る。
【0014】
【実施例】図1において、真空動作チャック1を含むチ
ップ載置手段は集積回路デバイスを持つように図示され
ており、チャック1はチップ3を付着している。チップ
3は、多くの導電性材料のどれか一つを用いて作られた
各入出力接続パッド5を備えている。図1にはキャリア
9が図示されており、このキャリア9は、電気接続パッ
ド13と電気相互接続用突起11とを備えている。もし
電気相互接続用突起11がハンダで作られているなら、
チップのメタライゼーション(パッド5)はハンダ付け
できなければならない。この場合、チップの各パッド5
上のメタライゼーションの上層は、例えば、クロム−銅
−金とすることができる。もし突起11が金バンプまた
は、導電性接着材であるなら、標準プロセスのアルミニ
ウムチップ・パッド5で十分である。このようなタイプ
の構造(クロム−銅−金及びアルミニウム)のチップ3
は、コンピュータ製造工業ではごく普通のものである。
接続パッド5は、電着等のような通常の方法によって、
チップ3製造の際に、チップ3上に形成される。キャリ
ア9は、エポキシガラス、セラミック、ポリイミド等で
作られた絶縁基板からなり、チップ3の接続パッド5と
同様に形成された入出力電気相互接続ポイント(パッド
13と突起11)を有するように図示されている。キャ
リア9の相互接続ポイントは、銅のような導電性材料で
作られた接続パッド13を備える。ハンダボールまたは
他の材料からなるバンプのような突起11は、パッド1
3に密着して載せられ、通常の方法で接合されている。
位置整合手段であるスプリットプリズム7が、チップ3
とキャリア9との間に配置されて示されており、このス
プリットプリズム7を通してパッドとハンダボールとを
同時に眺めることにより、キャリア9上のハンダボール
11にパッド5を正確に位置合せする。チップ3の位置
合せをした後、スプリットプリズム7を除去し、真空チ
ャック1を、パッド5とハンダボール11とが接触する
まで降下させる。ハンダバンプ11がリフローされ、チ
ップ3を電気的及び機械的に基板9に接合するまで、チ
ップを正しい位置に保持するために、フラックスを使用
できる。チャック1をチップ3から離すと、チップ3は
キャリア9にハンダボール11によって接合されたまま
となる。この位置合せ方法は工業分野で普通に使用され
ている。
【0015】図2には、図1と同じような位置合せであ
って、チップ15をチャック1に真空圧で保持している
ところを図示してある。チップ15は上述したC4技術
を用いて製造されており、チップ15の下面に、接続ポ
イントに接合する複数のハンダボール17を備え、これ
らハンダボール17はチップの各入出力相互接続ポイン
トを構成する。図1のキャリア9と同様な絶縁基板であ
るキャリア19を図2に示してある。キャリア19の表
面には、キャリア19内に含まれる種々の信号及び基準
面と相互接続する接続パッド21が形成されている。ハ
ンダボール17と接続パッド21との位置合せを行うプ
リズム7が、チップ15とキャリア19との間に配置し
て図2に示されている。チップ15とキャリア19とを
位置合せした後、プリズム7を除去し、そしてチップ1
5を、ハンダボール17と接続パッド21とが位置合せ
されて接触するまで降下させる。チャック1の吸着を解
除すると、図1で説明したように、チップ15はフラッ
クスの作用でキャリア19上に配置されたままとなる。
チップ15をキャリア19に接合させるため、キャリア
19上のパッド21は、接合用金属22、一般的には鉛
63%と錫37%からなる共晶ハンダでコーティングさ
れている。この低温ハンダ22(183℃)がリフロー
すると、C4ハンダボール17がキャリアパッド21に
ハンダ付けされる。キャリア19が各C4パッドをリフ
ローさせるのに必要な高温に耐えうるなら、低温ハンダ
コーティング22を用いることとは対照的に各C4ボー
ルをリフローさせることができる。
【0016】図3(a)には複数のC4ハンダボール1
7を備えるチップ15が図示してあって、C4ハンダボ
ール17は、キャリア19にある、一般的に共晶ハンダ
22でコーティングされた接続パッド21に接触してい
る。さらに図3(b)には、表面共晶ハンダ22をリフ
ローして、チップ15をキャリア19に接合した状態を
図示してあり、ハンダ柱18が、チップ15とキャリア
19の信号及び基準面との間に(各パッド21を介し
て)電気接続を形成している。図3(a),(b)で説
明した形状、つまり、キャリア19上に置かれたC4タ
イプのチップ15は、“標準”IBM型チップタイプの
相互接続を形成している。セラミック基板を用いた標準
的なC4モジュールでは、C4ボールはかなり高い温度
(約360℃)でリフローされ、このリフローで形成さ
れるハンダ柱18は、シリコンチップ15とセラミック
基板19との間の熱膨張率の相違により生じる、チップ
15とキャリア19との間の応力を吸収する働きがあ
る。C4技術を用いて、高品質接合を形成でき、封止材
料等を必要とする、ハンダ柱18のカプセル封止を行わ
なくてよい。しかしながら、図3(a),(b)で説明
したように、もし低温ハンダ付け技術を用いるなら、エ
ポキシガラスカード上に接合されたチップの場合、ハン
ダ柱18に加わる応力を吸収するのに、適当なエポキシ
でハンダ柱18の回りのチップをカプセル封止すること
が必要となる。本発明の好適な実施例では、種々の基板
を用いることが望まれているため、低温ハンダ付け技術
を用いており、これら実施例はチップの封止を必要とす
る。
【0017】図4(a)には、キャリア9に接触するチ
ップ3を図示してあり、チップ3とキャリア9との間に
ハンダボール11が配置されている。図4(b)には、
ハンダボール11のリフロー後のチップ3とキャリア9
とを図示してあり、ハンダボール11のリフローでハン
ダ柱20が形成され、チップ3の入出力接続パッド5と
キャリア9の入出力接続パッド13とが接続される。
【0018】以上図示してきたように、C4技術を用い
て面上に形成されたハンダボールを備えるチップ15
は、接続パッド21、または低温ハンダ22がその上に
形成された接続パッド21のみを備えるキャリア19に
接合することができる。さらに、入出力接続ポイントと
して接続パッド5が面上に形成されたチップ3は、ハン
ダボール11と接続パッド13とが面上に設けられたキ
ャリア9に接合することができる。従って、二つの異な
るタイプの接続構造は、同じような処理工程を用いて、
混合マルチチップモジュールを組立てるのに用いること
ができる。
【0019】図4(a)、(b)に図示する本発明の実
施例は、キャリア9のパッド13上に載置される、上述
した何れかのタイプであるバンプ11を備えている。上
述したように、チップパッド5とキャリアパッド13と
は、チップ3をキャリア9上に接合可能にするために、
バンプ11と相融性のある金属で構成せねばならない。
チップ3はキャリア9上に載置され、そしてハンダボー
ル11がリフローされる(または、エポキシは、加熱に
よって硬化される。ただし、この接続方法が使われた場
合である)。ハンダ柱20は、突起11のリフロー後に
形成され、ハンダ柱18(図3(b))に関して上述し
た同じ考察をハンダ柱20に適用する。つまり、もし低
温ハンダ(共晶)ボール11が比較的高い熱膨張率を持
つキャリア上に用いられたなら、ハンダ柱20のカプセ
ル封止を必要とする。
【0020】図5を考察すると、C4技術によるチップ
15または、他の技術によるチップ3は、同じ技術を用
いて単一の基板キャリア23に接続でき、従って、様々
な相互接続構造を持った各チップを接合できるMCMを
製造する手段を提供することが理解できる。
【0021】今日の競争的なコンピュータ製造工業にお
いて、特定タイプのチップを独占的に使用することはで
きない。例えば、上述したように、IBMコーポレーシ
ョンは、IBMのコンピュータ製品の製造に使用するた
め、C4ハンダボール技術を用いてメモリ及び論理チッ
プを製造している。しかしながら、チップ供給と市場需
要との変動のために、C4技術によるチップのみなら
ず、他の製造業者のチップを単一キャリア上に組合せて
接合し、混合マルチチップモジュールを作るシステムと
方法を有することが要望される。それ故に、図5に示さ
れる本発明は、C4タイプのチップと他の異なる構造の
チップとを、既知の技術と方法を用いて製造された単一
のキャリア基板に接合することを提供する。もちろん、
キャリアは、チップパッドのパターンからの“配線エス
ケープ(wiring esccape)を許容する”配線能力、すな
わちチップのパッドからキャリア内のワイヤリードを経
て、キャリア上のパッド、他の所望の相互接続ポイント
(信号面及び基準面の両方または何れか一方、他のチッ
プに関係するパッド等)にアクセスする能力を持って作
成される。パッドパターン・エスケープを含むこの工程
は、一般的に今日のMCM製造プロセスに含まれてい
る。
【0022】図5を参照すれば、基板23は、その面上
に接続パッド21,13を有するように図示されてい
る。パッド21とパッド13とは、構造上は互いに同一
であるが、パッド13はハンダボール11を受けるのに
用いられ、パッド21はハンダコーティング22を受け
ることができるという点において異なっている。従っ
て、それぞれのパッド13,21は、ハンダ突起11ま
たはコーティング22に使用されるハンダと相融性のあ
る導電性材料で構成できる。ハンダバンプ11は、蒸
着、スパッタ、メッキ、電着等のような種々の既知技術
で、キャリア23上に設けられる。バンプ11には、キ
ャリア接続パッド13または21の材料と相融性のある
いずれのハンダ材料でも用いることができるが、しか
し、低温プロセスが好ましいので、好適な実施例には鉛
63%と錫37%からなる共晶低温ハンダが一般に用い
られる。銅でメタライゼーションされたポリイミドか、
高密度キャリア(hight density carrier;HDC)(製
造工業では一般的である)か、または表面積層キャリア
(surface laminate carrier; SLC)のようなキャリ
ア系何れかを、バンプ11及びコーティング22用の適
当なハンダ材料と一緒に用いることができる。さらに、
本発明の意図するところ、バンプ11を導電性エポキシ
材料で作ることである。バンプ11にエポキシ材料を用
いることは、(チップ3の)パッド5または、(チップ
15の)ハンダバンプ17をキャリア23に接合するた
めに、パッド13,21上に突起を載せる必要がある。
導電性エポキシバンプをキャリア23上に設ける追加的
な方法は、アプリケータ等の使用を必要とする。
【0023】チップ3の接続パッド5は、もしバンプ1
1に導電性エポキシが使われているなら、導電性エポキ
シバンプの使用に適合する金属を含まなければならな
い。さらに、バンプ11にハンダが使われるなら、チッ
プの接続パッド5はハンダ付けできなければならない。
突起11に他の材料を用いるのも本発明の意図するとこ
ろである。導電性エポキシに用いた方法と同様な方法
で、ハンダペースト材料を使用塗布できる。金突起を、
蒸着技術で形成し使用することもでき、さらにチップ
を、熱を加えつつ各チップを振動させて接合を形成する
TAB技術で行われるような、熱圧着法でキャリアに実
装する。要するに、チップ3,15の入出力端子と基板
キャリア23のパッド13,21との間に、適切な電気
的かつ機械的特性を与えるいかなる接合も、本発明によ
って両立しうると見做され、かつ意図されている。
【0024】また図5には、入出力相互接続ポイントに
用いるピン27を備えるデュアルインラインパッケージ
タイプのチップ25を示している。基板23も、ピン2
7に位置合せしたホールまたはバイア31を備えて、ピ
ン−イン−ホール接続構造を持つデュアルインラインパ
ッケージを、図5に示して説明したチップ接続技術と組
合せる。さらに、抵抗器及びコンデンサの両方またはい
ずれか一方の様な受動素子40を、全く同じような技術
を用いて、パッド44及び突起42によって基板23に
実装することができる。デュアルインラインパッケージ
は表面実装型でもよく、この場合、キャリアにバイアは
不要である。
【0025】C4バンプは、シリコンチップ製造時の最
終製造工程またはラインのバックエンド(back end of
the line; EBOL)で、各チップ上に配置されること
に留意すべきである。EBOL工程は必要なら省くこと
ができ、これら各チップはもちろん、図4(a),4
(b)で説明したように、C4チップまたはパッド入出
力チップと同じ工程で、キャリア上に設けることもでき
る。それ故、C4タイプのチップ製造における製造工程
を削減、すなわちチップ上に突起を設ける工程を削除し
ながら、パッド入出力チップ技術の使用と組合せて、C
4チップを用いることによって得られる実装密度の利点
を持つことができる。
【0026】突起11は、図6,7で説明するように、
キャリア基板23の製造中に形成することもできる。こ
の例のために、キャリア23は信号単一基準面(one si
gnal-one reference plane; 1S1P)基板と仮定す
る。図6を参照すれば、キャリアの熱膨張を制御するの
に用いられる銅−インバ−銅のような一枚の基板材が用
いられており、この基板材は、図示する銅の薄膜層41
と第二の銅薄膜層43と、それら銅薄膜41,43間に
設けられた一枚のインバ45とからなる。インバは、ニ
ッケル及び鉄の合金であって、非常に低い熱膨張係数を
持つことが知られている。次に、感光(photoimageabl
e)絶縁材料からなる層47が、銅薄膜層43の外面に
設けられる。マスクまたはアートワーク(図示せず)が
感光層47上に置かれ、活性放射線に露光して、絶縁層
47内に凹部49を形成させる。そして、銅等のような
導電性材料51を、凹部49内に電着する。次に、接続
パッド21が、凹部49内にある導電性材料51の上部
に形成される。接続パッド21(またはC3)は、前述
したプロセスと同じプロセスを繰り返すことによって形
成できる。例えば、銅の薄層をスパッタ等によって、絶
縁層47の外面上に設けることができ、さらにその上に
追加の絶縁材料を積層でき、次に、活性放射線に露光さ
せて凹部を形成し、その凹部に接続パッド21を埋めて
形成する。パッド21の形成後、絶縁薄層を洗浄等によ
って除去し、さらに銅薄層を瞬間エッチング等の方法で
除去する。図6には、パッド21,13がその上に形成
された基板23が図示されており、パッド21,13に
は、図5に図示するようなハンダボール11またはハン
ダコーティング22を設けることができる。
【0027】接続パッドを有するチップをキャリア23
に接合するため、ハンダボールまたはエポキシ等を接続
パッド13,21上に設けなければならず、この工程を
図7に示す。例えば、もしスパッタで前に付着された銅
薄層をまだ瞬間エッチングで除去してないなら、スパッ
タした銅外面に、追加の感光絶縁層を設け、マスクを通
して絶縁層内に凹部を形成することができる。次に、こ
れらの凹部に、適当な接合用金属またはハンダを、メッ
キまたは電着技術によって埋めることができる。そして
外側の絶縁層を洗浄によって除去し、銅薄層を瞬間エッ
チングで除去できる。残ったハンダ突起は、ハンダがリ
フローするまで基板23を加熱することで、図7に図示
するように丸くされ、それによって滑らかな表面にする
ことができる。同様に、低温共晶ハンダコーティング2
2を、電着技術によってパッド21またはパッド13上
に設けることができる。さらに、前述した方法を用い
て、金材料の蒸着によるような他の相互接続材料の突出
部11を形成し、またはアプリケータを用いて導電性エ
ポキシ、ハンダペースト等を設けることができる。
【0028】不良チップの交換を行うために完成モジュ
ールの修復が必要とされる場合には、一つのプロセスの
みを必要とする。例えば、もし混合MCMの製造にハン
ダ相互接続が使用されるならば、不良チップに熱を加え
て、キャリアにチップを接続しているハンダをリフロー
させて、そのチップを除去することができる。パッド上
にハンダを被せてバンプを再成形した後、正常なチップ
をパッド上に載せて、加熱によってチップをパッドに接
続できる。同じようなプロセスを、前述した何れの相互
接続方法にも開発できるが、混合MCM上のチップの製
造または修復に、ただ一つのプロセスが必要とされる。
【0029】従って、混合タイプの入出力相互接続ポイ
ントを有するチップを、同様のプロセスを用いて接合し
て、異なって形成されたチップを有する混合マルチチッ
プモジュールを、いかにして作成できるかが説明され
た。
【図面の簡単な説明】
【図1】入出力相互接続に用いる接続パッド及びハンダ
ボールを有するキャリアに、入出力接続パッドを有する
チップを、位置合せして接合する一方法を説明するため
の図である。
【図2】図1と同じように、接続パッド及びハンダ突起
がキャリア上にあり、ハンダボールがチップ上に設けら
れている状態を示す図である。
【図3】接続パッド及びハンダコーティングを有するキ
ャリアにハンダボールで接合したチップを図示し、
(a)はハンダのリフロー前、(b)はハンダのリフロ
ー後をそれぞれ示す図である。
【図4】入出力電気接続パッドのみを有するチップを、
パッド及びハンダボールを有するキャリアに接合した状
態を図示し、(a)はハンダのリフロー前、(b)はハ
ンダのリフロー後をそれぞれ示す図である。
【図5】各々異なる入出力相互接続構造を有する多数の
チップを装着することができるキャリアを示す図であ
る。
【図6】表面上に形成された電気相互接続パッドを有す
るキャリア基板の断面図を示す図である。
【図7】図6と同じキャリア基板の断面図であって、キ
ャリアの接続パッド上に形成された相互接続突起を示す
図である。
【符号の説明】
1 チャック 3,15,25 チップ 5 入出力接続パッド 7 プリズム 9,19,23 キャリア 11,17,42 電気相互接続用突起 13,21,44 電気接続パッド 22 ハンダコーティング 40 受動素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・テイラー・ランドルフ アメリカ合衆国 ニューヨーク州 エンデ ィコット アントワネット ストリート 331 (72)発明者 ガスタブ・シュロック アメリカ合衆国 テキサス州 オースティ ン スパイスウッド ピーケイダブルワイ 1101

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】異なって形成された入出力相互接続ポイン
    トを有する複数の集積回路デバイスを単一基板キャリア
    上に接合してマルチチップモジュールを製造するマルチ
    チップモジュール製造方法であって、 前記各集積回路デバイスの入出力相互接続ポイントに対
    応する、電気相互接続パッドのパターンを前記キャリア
    上に形成する形成ステップと、 前記集積回路デバイスの一つの入出力相互接続ポイント
    と相融性があり、この入出力相互接続ポイントと接合す
    る接合材料を、前記パッドのパターン上に載置する載置
    ステップと、 前記基板キャリアに前記集積回路デバイスを接合する接
    合ステップとを含むことを特徴とするマルチチップモジ
    ュール製造方法。
  2. 【請求項2】異なって形成された入出力相互接続ポイン
    トを有する複数の集積回路デバイスを備えるモジュール
    であって、 表面に導電性パッドの複数のパターンを有する基板キャ
    リアと、 入出力相互接続ポイントとして導電性パッドを有し、前
    記基板キャリアのパッドのうちの対応するパッドに十分
    に接合する少なくとも一つの集積回路デバイスと、 入出力相互接続ポイントとしてハンダボール突起を有
    し、前記基板キャリアのパッドのうちの対応するパッド
    に十分に接合する少なくとも一つの集積回路デバイスと
    を備えることを特徴とするモジュール。
JP4203390A 1991-10-04 1992-07-30 マルチチップモジュールおよびその製造方法 Pending JPH05206379A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77169591A 1991-10-04 1991-10-04
US771695 1991-10-04

Publications (1)

Publication Number Publication Date
JPH05206379A true JPH05206379A (ja) 1993-08-13

Family

ID=25092672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4203390A Pending JPH05206379A (ja) 1991-10-04 1992-07-30 マルチチップモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH05206379A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2004128523A (ja) * 2004-01-08 2004-04-22 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7528005B2 (en) 2000-03-09 2009-05-05 Oki Semiconductor Co., Ltd. Method of manufacturing chip size package semiconductor device without intermediate substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144768A (en) * 1976-05-27 1977-12-02 Fujitsu Ltd Method of connecting chip
JPS54118572A (en) * 1978-03-06 1979-09-14 Mitsubishi Electric Corp Connection method of microscopic element
JPS5799750A (en) * 1980-10-15 1982-06-21 Philips Nv Method of forming electric connection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144768A (en) * 1976-05-27 1977-12-02 Fujitsu Ltd Method of connecting chip
JPS54118572A (en) * 1978-03-06 1979-09-14 Mitsubishi Electric Corp Connection method of microscopic element
JPS5799750A (en) * 1980-10-15 1982-06-21 Philips Nv Method of forming electric connection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US7528005B2 (en) 2000-03-09 2009-05-05 Oki Semiconductor Co., Ltd. Method of manufacturing chip size package semiconductor device without intermediate substrate
JP2004128523A (ja) * 2004-01-08 2004-04-22 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6780675B2 (en) Flip-chip technique for chip assembly
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US7061122B2 (en) Components, methods and assemblies for multi-chip packages
EP0559366B1 (en) Stackable three-dimensional multiple chip semiconductor device and method for making the same
USRE44355E1 (en) Method of forming a bump-on-lead flip chip interconnection having higher escape routing density
KR910004506B1 (ko) 반전 칩 캐리어
US5074947A (en) Flip chip technology using electrically conductive polymers and dielectrics
US6137062A (en) Ball grid array with recessed solder balls
US6909181B2 (en) Light signal processing system
US7173330B2 (en) Multiple chip semiconductor package
US7759240B2 (en) Use of palladium in IC manufacturing with conductive polymer bump
US6921018B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JPS5831729B2 (ja) 接合方法
JP2002237568A (ja) 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
JPH08255965A (ja) マイクロチップモジュール組立体
JP2000236001A (ja) フリップ・チップ半導体相互接続構造、インタポーザおよびそれを作成するための方法ならびに電子モジュールを組み立てるための方法
JPH07170098A (ja) 電子部品の実装構造および実装方法
JPH05206379A (ja) マルチチップモジュールおよびその製造方法
JPH118474A (ja) 多層基板の製造方法
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
US6831361B2 (en) Flip chip technique for chip assembly
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP3465809B2 (ja) 半導体装置及びその製造方法
TW560016B (en) One-time formation of flip-chip type ball grid array semiconductor package and its manufacturing method
JP2000228419A (ja) 半導体装置およびその製造方法