JP2002231910A - Ｓｏｉウェハの製造方法及びｓｏｉウェハ - Google Patents
Ｓｏｉウェハの製造方法及びｓｏｉウェハInfo
- Publication number
- JP2002231910A JP2002231910A JP2001274624A JP2001274624A JP2002231910A JP 2002231910 A JP2002231910 A JP 2002231910A JP 2001274624 A JP2001274624 A JP 2001274624A JP 2001274624 A JP2001274624 A JP 2001274624A JP 2002231910 A JP2002231910 A JP 2002231910A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- insulating film
- film layer
- manufacturing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 235000012431 wafers Nutrition 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 5
- 239000004408 titanium dioxide Substances 0.000 claims 1
- 230000003746 surface roughness Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910004481 Ta2O3 Inorganic materials 0.000 abstract 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 238000003475 lamination Methods 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 239000010408 film Substances 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000003877 atomic layer epitaxy Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 熱処理温度が低く，表面粗度が均一化できて
膜厚制御の容易なＳＯＩウェハの製造方法と，諸特性に
優れたＳＯＩウェハを提供する。 【解決手段】 所定厚さのシリコンウェハの表面に，Ａ
ｌ２Ｏ３，ＴｉＯ2，または，Ｔａ2Ｏ3のうちのいずれ
かの絶縁膜層を形成する工程と，絶縁膜層が形成された
シリコンウェハと他のシリコンウェハとをボンディング
する工程と，ボンディングされた積層ウェハを切断する
工程と，切断された積層ウェハを研磨する工程とを含む
ＳＯＩウェハの製造方法。また，絶縁膜層がＡｌ
２Ｏ３，ＴｉＯ2，または，Ｔａ2Ｏ3であるＳＯＩウェ
ハ。
膜厚制御の容易なＳＯＩウェハの製造方法と，諸特性に
優れたＳＯＩウェハを提供する。 【解決手段】 所定厚さのシリコンウェハの表面に，Ａ
ｌ２Ｏ３，ＴｉＯ2，または，Ｔａ2Ｏ3のうちのいずれ
かの絶縁膜層を形成する工程と，絶縁膜層が形成された
シリコンウェハと他のシリコンウェハとをボンディング
する工程と，ボンディングされた積層ウェハを切断する
工程と，切断された積層ウェハを研磨する工程とを含む
ＳＯＩウェハの製造方法。また，絶縁膜層がＡｌ
２Ｏ３，ＴｉＯ2，または，Ｔａ2Ｏ3であるＳＯＩウェ
ハ。
Description
【０００１】
【発明の属する技術分野】本発明は，製造コストが低
く，膜厚制御の容易なＳＯＩ（Silicon On Insulator）
ウェハの製造方法と，化学的，機械的，電気的特性，加
工性に優れたＳＯＩウェハに関する。
く，膜厚制御の容易なＳＯＩ（Silicon On Insulator）
ウェハの製造方法と，化学的，機械的，電気的特性，加
工性に優れたＳＯＩウェハに関する。
【０００２】
【従来の技術】ＳＯＩ（Silicon On Insulator）ウェハ
は，絶縁膜層上にシリコン単結晶などが形成された構造
を有し，半導体基板として広く用いられている。このＳ
ＯＩウェハに，エッチング，露光，配線ワイヤリングな
ど素子形成工程を施して，半導体素子が得られる。ＳＯ
Ｉウェハを半導体製造に用いると基板上での素子分離が
容易になり，しかも，電気的特性に優れた半導体素子が
得られる。
は，絶縁膜層上にシリコン単結晶などが形成された構造
を有し，半導体基板として広く用いられている。このＳ
ＯＩウェハに，エッチング，露光，配線ワイヤリングな
ど素子形成工程を施して，半導体素子が得られる。ＳＯ
Ｉウェハを半導体製造に用いると基板上での素子分離が
容易になり，しかも，電気的特性に優れた半導体素子が
得られる。
【０００３】ＳＯＩウェハは一般的に，ＢＥ（Bond & E
tch）法（または，「貼り合わせ法」という。）や，Ｓ
ＩＭＯＸ（Separation By Implanted Oxygen）法により
得られる。ＢＥ法ではシリコンウェハを１０００℃以上
の高温で加熱して一方の表面に絶縁膜層である酸化膜
（ＳｉＯ2）を形成し，この絶縁膜層を形成したシリコ
ンウェハと，他のシリコンウェハとを絶縁膜層を介して
熱圧着し，一方の面のシリコンウェハを薄く研磨加工す
る。このようにして得られたウェハを，貼り合わせＳＯ
Ｉ（bonding SOI）という。一方，ＳＩＭＯＸ法では，
シリコンウェハ上に酸素（Ｏ２）を高エネルギー，高濃
度でイオン注入し（酸素インプラント：oxygen implant
ed），高温熱処理することにより，シリコンウェハ表面
直下にＳｉＯ２の埋め込み酸化膜（buried oxide）を形
成する。このように，従来のＳＯＩウェハの絶縁膜層に
は二酸化珪素（ＳｉＯ2）膜が用いられている。
tch）法（または，「貼り合わせ法」という。）や，Ｓ
ＩＭＯＸ（Separation By Implanted Oxygen）法により
得られる。ＢＥ法ではシリコンウェハを１０００℃以上
の高温で加熱して一方の表面に絶縁膜層である酸化膜
（ＳｉＯ2）を形成し，この絶縁膜層を形成したシリコ
ンウェハと，他のシリコンウェハとを絶縁膜層を介して
熱圧着し，一方の面のシリコンウェハを薄く研磨加工す
る。このようにして得られたウェハを，貼り合わせＳＯ
Ｉ（bonding SOI）という。一方，ＳＩＭＯＸ法では，
シリコンウェハ上に酸素（Ｏ２）を高エネルギー，高濃
度でイオン注入し（酸素インプラント：oxygen implant
ed），高温熱処理することにより，シリコンウェハ表面
直下にＳｉＯ２の埋め込み酸化膜（buried oxide）を形
成する。このように，従来のＳＯＩウェハの絶縁膜層に
は二酸化珪素（ＳｉＯ2）膜が用いられている。
【０００４】ＢＥ法において，一方の面のシリコンウェ
ハを薄く研磨加工する際には，数インチ径のウェハをそ
のまま研磨したのでは研磨深さの制御が困難であり，ま
た，割れ欠けが生じたりするので，通常は，ウェハを数
分割〜数十分割して小さくしてから研磨する。ウェハを
分割するための切断方法に，スマートカット（SmartCu
t）法がある。このスマートカット法は，絶縁膜層を形
成したシリコン基板に水素イオンを注入し，水素イオン
が注入された部分を化学的機械研磨（ＣＭＰ：Chemical
Mechanical Polishing）する。ここで，水素イオンを
注入する深さを精密に制御することで，研磨深さも精密
に制御できる。
ハを薄く研磨加工する際には，数インチ径のウェハをそ
のまま研磨したのでは研磨深さの制御が困難であり，ま
た，割れ欠けが生じたりするので，通常は，ウェハを数
分割〜数十分割して小さくしてから研磨する。ウェハを
分割するための切断方法に，スマートカット（SmartCu
t）法がある。このスマートカット法は，絶縁膜層を形
成したシリコン基板に水素イオンを注入し，水素イオン
が注入された部分を化学的機械研磨（ＣＭＰ：Chemical
Mechanical Polishing）する。ここで，水素イオンを
注入する深さを精密に制御することで，研磨深さも精密
に制御できる。
【０００５】ＢＥ法とスマートカット法とを組み合わせ
た方法は，ＳＩＭＯＸ法と比較して簡単であるため，広
く使われている。米国特許第５８８２９８７号「薄膜半
導体材料の絶縁膜生産におけるスマートカット工程」に
は，従来のスマートカット法における，切断面の表面粗
度が粗くなる，薄膜層が得にくい，といった問題点を改
善し，均一な厚さの薄膜層が形成できるスマートカット
法の技術が開示されている。
た方法は，ＳＩＭＯＸ法と比較して簡単であるため，広
く使われている。米国特許第５８８２９８７号「薄膜半
導体材料の絶縁膜生産におけるスマートカット工程」に
は，従来のスマートカット法における，切断面の表面粗
度が粗くなる，薄膜層が得にくい，といった問題点を改
善し，均一な厚さの薄膜層が形成できるスマートカット
法の技術が開示されている。
【０００６】
【発明が解決すべき課題】しかし，従来のＢＥ法による
ＳＯＩの製造方法では，前述のように，絶縁膜層である
酸化膜（ＳｉＯ2）を形成するのにシリコンウェハを１
０００℃以上の高温で加熱しなければならなかった。こ
の工程は，図４に示すように，電気炉内に複数枚のウェ
ハを並べておき，乾燥器で乾燥させた酸素（Ｏ２）ガス
を電気炉内に供給し，シリコンウェハの表面を１０００
℃以上に保持する。このため，製造コストがかかる，物
性が変化し易い，形成する絶縁膜層の厚さが制御しにく
い，という問題があった。
ＳＯＩの製造方法では，前述のように，絶縁膜層である
酸化膜（ＳｉＯ2）を形成するのにシリコンウェハを１
０００℃以上の高温で加熱しなければならなかった。こ
の工程は，図４に示すように，電気炉内に複数枚のウェ
ハを並べておき，乾燥器で乾燥させた酸素（Ｏ２）ガス
を電気炉内に供給し，シリコンウェハの表面を１０００
℃以上に保持する。このため，製造コストがかかる，物
性が変化し易い，形成する絶縁膜層の厚さが制御しにく
い，という問題があった。
【０００７】そこで本発明は，上記従来の問題を解決
し，ＳＯＩウェハの製造での絶縁膜層形成において，従
来ほどの高温を要せず，製造コストが改善され，表面粗
度が均一化できて膜厚制御の容易なＳＯＩウェハの製造
方法を提供し，また，化学的，機械的，電気的特性に優
れたＳＯＩウェハを提供することを目的とする。
し，ＳＯＩウェハの製造での絶縁膜層形成において，従
来ほどの高温を要せず，製造コストが改善され，表面粗
度が均一化できて膜厚制御の容易なＳＯＩウェハの製造
方法を提供し，また，化学的，機械的，電気的特性に優
れたＳＯＩウェハを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明のＳＯＩウェハの製造方法は，所定厚さのシリ
コンウェハの表面に，酸化アルミニウム（Ａｌ
２Ｏ３），二酸化チタン（ＴｉＯ2），または酸化タン
タル（Ｔａ2Ｏ3）のうちのいずれか１つを主成分とする
絶縁膜層を形成する工程と，絶縁膜層が形成されたシリ
コンウェハと他のシリコンウェハとをボンディングして
積層ウェハとする工程と，得られた積層ウェハを切断す
る工程と，切断された積層ウェハを研磨する工程とを含
むことを特徴とする。
の本発明のＳＯＩウェハの製造方法は，所定厚さのシリ
コンウェハの表面に，酸化アルミニウム（Ａｌ
２Ｏ３），二酸化チタン（ＴｉＯ2），または酸化タン
タル（Ｔａ2Ｏ3）のうちのいずれか１つを主成分とする
絶縁膜層を形成する工程と，絶縁膜層が形成されたシリ
コンウェハと他のシリコンウェハとをボンディングして
積層ウェハとする工程と，得られた積層ウェハを切断す
る工程と，切断された積層ウェハを研磨する工程とを含
むことを特徴とする。
【０００９】このような構成により，従来１０００℃の
高温が必要であったのが７００℃ほどの温度で十分であ
るため製造コストが改善され，また，表面粗度が均一化
できる。
高温が必要であったのが７００℃ほどの温度で十分であ
るため製造コストが改善され，また，表面粗度が均一化
できる。
【００１０】絶縁膜層を形成する方法は特に限定されな
いが，例えば，ＡＬＥ（Atomic Layer Epitaxy）法，Ａ
ＬＣＶＤ（Atomic Layer Chemical Vapor Deposition）
法，ＡＬＤ（Atomic Layer Deposition）法，ＡＳＣＶ
Ｄ法，または，ＡＬＶＣＤ法のうちのいずれか１つの方
法を採用することができる。
いが，例えば，ＡＬＥ（Atomic Layer Epitaxy）法，Ａ
ＬＣＶＤ（Atomic Layer Chemical Vapor Deposition）
法，ＡＬＤ（Atomic Layer Deposition）法，ＡＳＣＶ
Ｄ法，または，ＡＬＶＣＤ法のうちのいずれか１つの方
法を採用することができる。
【００１１】また，ボンディング法は特に限定されない
が，例えば，ユニボンディング法を採用することができ
る。
が，例えば，ユニボンディング法を採用することができ
る。
【００１２】また，積層ウェハを切断する方法は特に限
定されないが，例えば，スマートカット法を採用するこ
とができる。
定されないが，例えば，スマートカット法を採用するこ
とができる。
【００１３】また，本発明のＳＯＩウェハは，絶縁膜層
を介して２枚のシリコンウェハが積層されたＳＯＩウェ
ハであって，絶縁膜層は，酸化アルミニウム（Ａｌ２Ｏ
３），二酸化チタン（ＴｉＯ2），または，酸化タンタ
ル（Ｔａ2Ｏ3）のうちのいずれか１つを主成分とするこ
とを特徴とする。
を介して２枚のシリコンウェハが積層されたＳＯＩウェ
ハであって，絶縁膜層は，酸化アルミニウム（Ａｌ２Ｏ
３），二酸化チタン（ＴｉＯ2），または，酸化タンタ
ル（Ｔａ2Ｏ3）のうちのいずれか１つを主成分とするこ
とを特徴とする。
【００１４】このような構成により，従来よりも化学
的，機械的，電気的特性が向上し，更に，加工性が向上
する。
的，機械的，電気的特性が向上し，更に，加工性が向上
する。
【００１５】
【発明の実施の形態】以下に，本発明の代表的な実施の
形態を，図面を用いて詳細に説明する。図１は，本発明
の一実施形態によるＳＯＩウェハ製造方法の過程を示
す，ウェハの一部断面図であり，図２は，本発明の一実
施形態によるＳＯＩウェハの一部断面図であり，図３
は，本発明の一実施形態によるＳＯＩウェハ製造方法
の，工程流れ図である。
形態を，図面を用いて詳細に説明する。図１は，本発明
の一実施形態によるＳＯＩウェハ製造方法の過程を示
す，ウェハの一部断面図であり，図２は，本発明の一実
施形態によるＳＯＩウェハの一部断面図であり，図３
は，本発明の一実施形態によるＳＯＩウェハ製造方法
の，工程流れ図である。
【００１６】本実施形態では，まず所定厚さのシリコン
ウェハＳＷを用意し，絶縁膜層ＡＬとして二酸化珪素
（ＳｉＯ2）を用いないで，後続加工工程おける適応性
および加工性の優れた，酸化アルミニウム（Ａｌ
２Ｏ３），二酸化チタン（ＴｉＯ2），または，酸化タ
ンタル（Ｔａ2Ｏ3）を主成分とする材料を使用する。こ
れらは主成分を示したのであって，これらの他に他の成
分を１種または複数種含んでいてもよく，また，これら
の複合酸化物であってもよい。
ウェハＳＷを用意し，絶縁膜層ＡＬとして二酸化珪素
（ＳｉＯ2）を用いないで，後続加工工程おける適応性
および加工性の優れた，酸化アルミニウム（Ａｌ
２Ｏ３），二酸化チタン（ＴｉＯ2），または，酸化タ
ンタル（Ｔａ2Ｏ3）を主成分とする材料を使用する。こ
れらは主成分を示したのであって，これらの他に他の成
分を１種または複数種含んでいてもよく，また，これら
の複合酸化物であってもよい。
【００１７】酸化アルミニウム（Ａｌ２Ｏ３）は軟性と
伝導性が大きいため薄膜化が容易で，また化学的反応度
が大きいため容易に酸化皮膜を形成できる。また，電気
的特性にも優れ，熱伝導度と電気電導度がそれぞれ二酸
化珪素の１／２と２／３である。二酸化チタン（ＴｉＯ
2）や酸化タンタル（Ｔａ2Ｏ3）の物性も，酸化アルミ
ニウムとほぼ同一かそれ以上である。
伝導性が大きいため薄膜化が容易で，また化学的反応度
が大きいため容易に酸化皮膜を形成できる。また，電気
的特性にも優れ，熱伝導度と電気電導度がそれぞれ二酸
化珪素の１／２と２／３である。二酸化チタン（ＴｉＯ
2）や酸化タンタル（Ｔａ2Ｏ3）の物性も，酸化アルミ
ニウムとほぼ同一かそれ以上である。
【００１８】次に，シリコンウェハＳＷ上に絶縁膜層Ａ
Ｌを形成するには，従来のＣＶＤ（Chemical Vapor Dep
osition）法による酸化ではなく，ＡＬＥ法などの結晶
成長型方式を採択する。ＡＬＥ法は，インプラしようと
する原料を含んでいる化合物を基板に順次にイオン注入
し，インプラしようとする基板上に，表面飽和反応(Sur
face Saturated Reaction)を誘導し，不純物をごく微量
含んだ薄膜を，高精度の厚さに制御して形成できる。
Ｌを形成するには，従来のＣＶＤ（Chemical Vapor Dep
osition）法による酸化ではなく，ＡＬＥ法などの結晶
成長型方式を採択する。ＡＬＥ法は，インプラしようと
する原料を含んでいる化合物を基板に順次にイオン注入
し，インプラしようとする基板上に，表面飽和反応(Sur
face Saturated Reaction)を誘導し，不純物をごく微量
含んだ薄膜を，高精度の厚さに制御して形成できる。
【００１９】ＡＬＥ法と同様に使用できる方法には，Ａ
ＬＣＶＤ（Atomic Layer ChemicalVapor Deposition）
法がある。この方法は原子レベルで薄膜厚の調節が可能
な方法で，単原子層の化学的な吸着および脱着を利用し
た薄膜形成方法として知られている。また，他に採用で
きる方法には，ＡＬＤ（Atomic Layer Deposition）法,
ＡＳＣＶＤ法,ＡＬＶＣＤ法などがある。
ＬＣＶＤ（Atomic Layer ChemicalVapor Deposition）
法がある。この方法は原子レベルで薄膜厚の調節が可能
な方法で，単原子層の化学的な吸着および脱着を利用し
た薄膜形成方法として知られている。また，他に採用で
きる方法には，ＡＬＤ（Atomic Layer Deposition）法,
ＡＳＣＶＤ法,ＡＬＶＣＤ法などがある。
【００２０】次に，絶縁膜層が形成されたシリコンウェ
ハＳＷと，他のシリコンウェハＳＷ２とをボンディング
して積層ウェハとする。ボンディングの方法は特に限定
されないが，例えば，ユニボンディング法を採用するこ
とができる。
ハＳＷと，他のシリコンウェハＳＷ２とをボンディング
して積層ウェハとする。ボンディングの方法は特に限定
されないが，例えば，ユニボンディング法を採用するこ
とができる。
【００２１】次に，ボンディングされた積層ウェハを切
断し，切断された積層ウェハの一方のシリコンウェハを
所定厚まで研磨する。切断方法，研磨方法は特に限定さ
れないが，研磨法には例えばスマートカット法が採用で
きる。
断し，切断された積層ウェハの一方のシリコンウェハを
所定厚まで研磨する。切断方法，研磨方法は特に限定さ
れないが，研磨法には例えばスマートカット法が採用で
きる。
【００２２】本実施形態のＳＯＩウェハの製造方法によ
って形成された酸化アルミニウム（Ａｌ２Ｏ３）絶縁膜
層は，既存のＳｉＯ2絶縁膜の形成に必要な温度である
１０００℃よりも低い，７００℃で膜の形成と結晶化が
可能である。酸化アルミニウムの絶縁膜層は，二酸化珪
素の絶縁膜層に比べて，漏れ電流が１／１０００倍以で
あることが明らかにされている。また，酸化アルミニウ
ムの抵抗率の高さによって素子の破壊電圧が高くなり，
寿命の増大，膜厚の原子層のレベルでの微細調節が可能
になり，素子の特性を容易に調節できるＳＯＩウェハが
提供できる。
って形成された酸化アルミニウム（Ａｌ２Ｏ３）絶縁膜
層は，既存のＳｉＯ2絶縁膜の形成に必要な温度である
１０００℃よりも低い，７００℃で膜の形成と結晶化が
可能である。酸化アルミニウムの絶縁膜層は，二酸化珪
素の絶縁膜層に比べて，漏れ電流が１／１０００倍以で
あることが明らかにされている。また，酸化アルミニウ
ムの抵抗率の高さによって素子の破壊電圧が高くなり，
寿命の増大，膜厚の原子層のレベルでの微細調節が可能
になり，素子の特性を容易に調節できるＳＯＩウェハが
提供できる。
【００２３】以上，添付図面を参照しながら本発明のＳ
ＯＩウェハの製造方法の好適な実施形態について説明し
たが，本発明はこの例に限定されない。いわゆる当業者
であれば，特許請求の範囲に記載された技術的思想の範
疇内において各種の変更例または修正例に想到し得るこ
とは明らかであり，それらについても当然に本発明の技
術的範囲に属するものと了解される。
ＯＩウェハの製造方法の好適な実施形態について説明し
たが，本発明はこの例に限定されない。いわゆる当業者
であれば，特許請求の範囲に記載された技術的思想の範
疇内において各種の変更例または修正例に想到し得るこ
とは明らかであり，それらについても当然に本発明の技
術的範囲に属するものと了解される。
【００２４】
【発明の効果】本発明により，絶縁膜層形成において従
来ほどの高温を要せず，製造コストが改善され，表面粗
度が均一化できて膜厚制御の容易なＳＯＩウェハの製造
方法と，化学的，機械的，電気的特性，及び加工性に優
れたＳＯＩウェハが提供できた。
来ほどの高温を要せず，製造コストが改善され，表面粗
度が均一化できて膜厚制御の容易なＳＯＩウェハの製造
方法と，化学的，機械的，電気的特性，及び加工性に優
れたＳＯＩウェハが提供できた。
【図１】図１は，本発明の一実施形態によるＳＯＩウェ
ハ製造方法の過程を示す，ウェハの一部断面図である。
ハ製造方法の過程を示す，ウェハの一部断面図である。
【図２】図２は，本発明の一実施形態によるＳＯＩウェ
ハの一部断面図である。
ハの一部断面図である。
【図３】図３は，本発明の一実施形態によるＳＯＩウェ
ハ製造方法の工程流れ図である。
ハ製造方法の工程流れ図である。
【図４】図４は，従来の方法における二酸化珪素（Ｓｉ
Ｏ2）絶縁膜を形成する装置の構成である。
Ｏ2）絶縁膜を形成する装置の構成である。
ＳＷ１，ＳＷ２：シリコンウェハ Ａｌ：絶縁膜層
フロントページの続き (71)出願人 501357913 李 鍾玄 大韓民国大邱廣域市南区鳳徳洞1071番地 ヒョウソンアパート105−602 (72)発明者 權 龍範 大韓民国大邱廣域市達西区桃源洞1428番地 ナレマウルアパート801−703 (72)発明者 李 鍾玄 大韓民国大邱廣域市南区鳳徳洞1071番地 ヒョウソンアパート105−602
Claims (5)
- 【請求項１】 所定厚さのシリコンウェハの表面に，酸
化アルミニウム（Ａｌ２Ｏ３），二酸化チタン（ＴｉＯ
2），または，酸化タンタル（Ｔａ2Ｏ3）のうちのいず
れか１つを主成分とする絶縁膜層を形成する工程と，前
記絶縁膜層が形成されたシリコンウェハと他のシリコン
ウェハとをボンディングして積層ウェハとする工程と，
前記積層ウェハを切断する工程と，前記切断された積層
ウェハを研磨する工程と，を含むことを特徴とするＳＯ
Ｉウェハの製造方法。 - 【請求項２】 前記絶縁膜層を形成する方法は，ＡＬＥ
法，ＡＬＣＶＤ法，ＡＬＤ法，ＡＳＣＶＤ法，または，
ＡＬＶＣＤ法のうちのいずれか１つの方法であることを
特徴とする請求項１に記載のＳＯＩウェハの製造方法。 - 【請求項３】 前記ボンディングする方法は，ユニボン
ディング法であることを特徴とする請求項１に記載のＳ
ＯＩウェハの製造方法。 - 【請求項４】 前記積層ウェハを切断する方法は，スマ
ートカット法であることを特徴とする請求項１に記載の
ＳＯＩウェハの製造方法。 - 【請求項５】 絶縁膜層を介して２枚のシリコンウェハ
が積層されたＳＯＩウェハであって，前記絶縁膜層が，
酸化アルミニウム（Ａｌ２Ｏ３），二酸化チタン（Ｔｉ
Ｏ2），または，酸化タンタル（Ｔａ2Ｏ3）のうちのい
ずれか１つを主成分とすることを特徴とするＳＯＩウェ
ハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW90126623A TW536820B (en) | 2001-01-18 | 2001-10-26 | A method of manufacturing an SOI (silicon on insulator) wafer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0002840A KR100401655B1 (ko) | 2001-01-18 | 2001-01-18 | ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법 |
| KR2001P2840 | 2001-01-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231910A true JP2002231910A (ja) | 2002-08-16 |
Family
ID=19704798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001274624A Pending JP2002231910A (ja) | 2001-01-18 | 2001-09-11 | Ｓｏｉウェハの製造方法及びｓｏｉウェハ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6627519B2 (ja) |
| EP (1) | EP1225625A1 (ja) |
| JP (1) | JP2002231910A (ja) |
| KR (1) | KR100401655B1 (ja) |
| CN (1) | CN1366331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011027871A1 (ja) * | 2009-09-04 | 2011-03-10 | 住友化学株式会社 | 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法 |
| US8093136B2 (en) | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7025894B2 (en) * | 2001-10-16 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Fluid-ejection devices and a deposition method for layers thereof |
| FR2874455B1 (fr) * | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
| US6870270B2 (en) * | 2002-12-28 | 2005-03-22 | Intel Corporation | Method and structure for interfacing electronic devices |
| US6890807B2 (en) * | 2003-05-06 | 2005-05-10 | Intel Corporation | Method for making a semiconductor device having a metal gate electrode |
| DE10326578B4 (de) * | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
| JP2005133876A (ja) * | 2003-10-31 | 2005-05-26 | Ntn Corp | 電食防止型転がり軸受 |
| DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
| US7138697B2 (en) * | 2004-02-24 | 2006-11-21 | International Business Machines Corporation | Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector |
| US7560361B2 (en) * | 2004-08-12 | 2009-07-14 | International Business Machines Corporation | Method of forming gate stack for semiconductor electronic device |
| CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
| JP4497312B2 (ja) * | 2004-10-19 | 2010-07-07 | セイコーエプソン株式会社 | 強誘電体メモリの製造方法 |
| US7772062B2 (en) * | 2005-02-08 | 2010-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | MOSFET having a channel mechanically stressed by an epitaxially grown, high k strain layer |
| CN100369188C (zh) * | 2005-05-16 | 2008-02-13 | 中国科学院半导体研究所 | 镜像电荷效应量子元胞自动机的制作方法 |
| JP2007059704A (ja) * | 2005-08-25 | 2007-03-08 | Sumco Corp | 貼合せ基板の製造方法及び貼合せ基板 |
| KR100774818B1 (ko) * | 2006-08-22 | 2007-11-07 | 동부일렉트로닉스 주식회사 | Ｓｏｉ기판 |
| US8440541B2 (en) * | 2010-02-25 | 2013-05-14 | Memc Electronic Materials, Inc. | Methods for reducing the width of the unbonded region in SOI structures |
| US9287351B2 (en) * | 2011-06-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method for manufacturing same |
| CN102543691A (zh) * | 2012-03-16 | 2012-07-04 | 上海新储集成电路有限公司 | 一种绝缘体上硅材料的制备方法 |
| CN102623387A (zh) * | 2012-04-25 | 2012-08-01 | 上海新储集成电路有限公司 | 一种基于埋层氮化物陶瓷垫底的绝缘体上硅材料制备方法 |
| US9111982B2 (en) | 2012-04-25 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer assembly with carrier wafer |
| CN102709158A (zh) * | 2012-06-19 | 2012-10-03 | 河北普兴电子科技股份有限公司 | 一种改善硅外延片翘曲度的方法 |
| SG11201508969QA (en) * | 2013-05-01 | 2015-12-30 | Shinetsu Chemical Co | Method for producing hybrid substrate, and hybrid substrate |
| US9875926B2 (en) | 2015-11-29 | 2018-01-23 | Infineon Technologies Ag | Substrates with buried isolation layers and methods of formation thereof |
| DE102016124207B4 (de) | 2016-12-13 | 2023-04-27 | Infineon Technologies Ag | Verfahren zur bildung vergrabener isolierungsgebiete |
| US10168475B2 (en) * | 2017-01-18 | 2019-01-01 | Juniper Networks, Inc. | Atomic layer deposition bonding for heterogeneous integration of photonics and electronics |
| KR102642011B1 (ko) * | 2018-03-30 | 2024-02-27 | 램 리써치 코포레이션 | 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing) |
| DE102021002725A1 (de) | 2021-05-26 | 2022-12-01 | Semron Gmbh | Verfahren zur Herstellung von kapazitiven synaptischen Bauelementen |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121433A (ja) * | 1984-11-19 | 1986-06-09 | Sharp Corp | 半導体基板 |
| JPH0254962A (ja) * | 1988-08-19 | 1990-02-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US6133106A (en) * | 1998-02-23 | 2000-10-17 | Sharp Laboratories Of America, Inc. | Fabrication of a planar MOSFET with raised source/drain by chemical mechanical polishing and nitride replacement |
| US6087242A (en) * | 1998-02-26 | 2000-07-11 | International Business Machines Corporation | Method to improve commercial bonded SOI material |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| DE19840421C2 (de) * | 1998-06-22 | 2000-05-31 | Fraunhofer Ges Forschung | Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung |
| US6355561B1 (en) * | 2000-11-21 | 2002-03-12 | Micron Technology, Inc. | ALD method to improve surface coverage |
-
2001
- 2001-01-18 KR KR10-2001-0002840A patent/KR100401655B1/ko not_active IP Right Cessation
- 2001-09-11 JP JP2001274624A patent/JP2002231910A/ja active Pending
- 2001-09-17 CN CN01141755A patent/CN1366331A/zh active Pending
- 2001-09-27 US US09/963,440 patent/US6627519B2/en not_active Expired - Fee Related
- 2001-11-02 EP EP01811067A patent/EP1225625A1/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093136B2 (en) | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| WO2011027871A1 (ja) * | 2009-09-04 | 2011-03-10 | 住友化学株式会社 | 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法 |
| JP2012023326A (ja) * | 2009-09-04 | 2012-02-02 | Sumitomo Chemical Co Ltd | 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法 |
| US9112035B2 (en) | 2009-09-04 | 2015-08-18 | Sumitomo Chemical Company, Limited | Semiconductor substrate, field-effect transistor, integrated circuit, and method for fabricating semiconductor substrate |
| TWI506782B (zh) * | 2009-09-04 | 2015-11-01 | Sumitomo Chemical Co | A semiconductor substrate, a field effect transistor, an integrated circuit, and a semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1366331A (zh) | 2002-08-28 |
| US6627519B2 (en) | 2003-09-30 |
| US20020094663A1 (en) | 2002-07-18 |
| KR100401655B1 (ko) | 2003-10-17 |
| KR20010035222A (ko) | 2001-05-07 |
| EP1225625A1 (en) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002231910A (ja) | Ｓｏｉウェハの製造方法及びｓｏｉウェハ | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| JP2822656B2 (ja) | 半導体装置およびその製造方法 | |
| TWI297171B (en) | Method for fabricating a germanium on insulator (geoi) type wafer | |
| US8067793B2 (en) | Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric | |
| JP2000030996A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| TW200416813A (en) | Method of producing SOI wafer and SOI wafer | |
| JP2008294045A (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| JPH04212409A (ja) | 半導体基板の作製方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| TW201729339A (zh) | 絕緣體上半導體型基板 | |
| JP2010525598A (ja) | 複合材料ウェハの製造方法および対応する複合材料ウェハ | |
| JPH01246850A (ja) | 半導体基板及びその製法 | |
| JP3048754B2 (ja) | 半導体基板 | |
| JPH09162088A (ja) | 半導体基板とその製造方法 | |
| JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2004096044A (ja) | 基板及びその製造方法 | |
| JPH0456453B2 (ja) | ||
| JP2001085649A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |