JP2002203882A - 電子デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明の目的は、ＴＥＧを用いた検査効率を向
上させることにあり、それによって歩留まりを向上させ
ることにある。 【解決手段】本発明は、上記目的を達成するために、基
板に形成した絶縁層上に設けられた第一の配線と該基板
と電気的に接続されかつ該絶縁層上に設けられた第二の
配線とを用いて検査し、その検査結果を用いて電子デバ
イスを管理して製造する電子デバイスの製造方法であっ
て、該第一の配線の両端の電気抵抗を測定することで該
第一の配線が断線しているか否かを検査する工程と、該
第一の配線と該基板との間の電気抵抗を測定することで
該第一の配線と該第二の配線が短絡しているか否かを検
査する工程とを有するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイス、
電気回路基板、ＣＣＤ素子のような電子デバイスを検査
して製造する技術に関する。

【０００２】

【従来の技術】近年、製品の市場競争力を強化するため
には、製品開発期間の短縮が必須要件となってきた。し
かし、製品の良品、不良品を判断する製品完成時の電気
的特性検査までにはライン投入から数十日を要するた
め、その電気的特性検査の結果を待って対策したのでは
遅い。

【０００３】この問題を解決するために、製品開発にお
いて、共通な工程をブロックごとに分割し、このブロッ
ク内で電気的検査を行い、この結果をプロセスにフィー
ドバックして、当該ブロックのプロセスを早期に確立す
る方法がある。このブロックをモニタするための試料
は、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕ
ｐ）、ショートループモニタ、もしくはテストストラク
チャと呼ばれている。以下、これらを総称してＴＥＧと
呼ぶこととする。ＴＥＧの一例は、「Ｉｎｔｅｇｒａｔ
ｅｄ Ｃｉｒｃｕｉｔ Ｍａｎｕｆａｃｔｕｒａｂｉｌ
ｉｔｙ、ＩＥＥＥ ＰＲＥＳＳ、Ｐ２６−Ｐ２９」に開
示される。

【０００４】ＴＥＧで発生した短絡位置を特定する技術
として、電子線や集束イオンビームなどの荷電粒子線の
照射によって、配線パターンの表面電位状態の違いを検
出する、すなわち電位コントラストを取得して、欠陥の
所在を検出する技術がある。この技術を利用したＴＥＧ
の一例が、「Ｍｉｃｒｏｅｌｅｃｒｏｎｉｃ Ｔｅｓｔ
Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｒａｐｉｄ Ａｕｔ
ｏｍａｔｅｄ Ｃｏｎｔａｃｔｌｅｓｓ Ｉｎｌｉｎｅ
Ｄｅｆｅｃｔ Ｉｎｓｐｅｃｔｉｏｎ、ＩＥＥＥ Ｔ
ｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ、Ｖｏｌ．１０、
Ｎｏ．３、Ａｕｇｕｓｔ、１９９７」に開示される。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、ウエハ内のすべてのTEGパターンに対して
荷電粒子線を照射する必要があるため、多くの検査時間
を要する。特に、1枚のウエハあたりの欠陥が少ない場
合には、それだけ正常なTEGパターンの占める割合が多
くなり、異常箇所を検出するための検査にもかかわら
ず、この正常なTEGパターンを検査する時間が大部分を
占めるといった低効率な作業となっていた。

【０００６】すなわち、従来技術では、短絡した位置を
効率よく特定するＴＥＧについては十分に検討されてお
らず、そのため、検査、解析に多大な時間が割かれ、そ
の結果を製造ラインにフィードバックするまでの時間が
遅れ、効果的に歩留まりを向上させることができなかっ
た。特に、電位コントラスト法を効果的に使用するため
のＴＥＧについては十分には検討されていなかった。

【０００７】また、従来技術では、短絡と断線とを効率
良く切り分けることができず、前述同様に、検査、解析
に多大な時間が割かれ、その結果を製造ラインにフィー
ドバックするまでの時間が遅れ、効果的に歩留まりを向
上させることができなかった。

【０００８】本発明の目的は、ＴＥＧを用いた検査効率
を向上させることにあり、それによって歩留まりを向上
させることにある。

【０００９】

【課題を解決するための手段】本発明は、上記目的を達
成するために、特許請求の範囲の通りに構成したもので
あり、例えば、基板に形成した絶縁層上に設けられた第
一の配線と該基板と電気的に接続されかつ該絶縁層上に
設けられた第二の配線とを用いて検査し、その検査結果
を用いて電子デバイスを管理して製造する電子デバイス
の製造方法であって、該第一の配線の両端の電気抵抗を
測定することで該第一の配線が断線しているか否かを検
査する工程と、該第一の配線と該基板との間の電気抵抗
を測定することで該第一の配線と該第二の配線が短絡し
ているか否かを検査する工程とを有するものである。

【００１０】また、ｐ型シリコン基板に形成した絶縁層
上に設けられた第一の配線と該ｐ型シリコン基板に形成
したｎチャネルを介して電気的に接続されかつ該絶縁層
上に設けられた第二の配線とを用いて検査し、その検査
結果を用いて電子デバイスを管理して製造する電子デバ
イスの製造方法であって、該第一の配線と該ｐ型シリコ
ン基板との間の電気抵抗を測定することで該第一の配線
と該第二の配線が短絡しているか否かを検査するもので
ある。

【００１１】

【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。

【００１２】図１は、短絡不良だけでなく断線不良をも
検出できるＴＥＧ構造を示す図である。図示はしていな
いが、このＴＥＧ構造はウエハ全面もしくは最終製品と
なるチップとともに複数個配置され、一般には、コンタ
クト不良などの他の検査を目的とした異なるＴＥＧ構造
とともに配置される。

【００１３】まず、所望の配線幅と配線長を有する断線
検知用配線１を第一配線層で蛇行させて配置する。断線
検知用配線１の両端には、触針用電極３及び３’を配置
し、これらによって電気的に配線抵抗を測定して断線の
有無を確認する。

【００１４】断線検知用配線１の長手方向（図１で縦方
向）の配線の間隙に並行して複数の短絡検知用配線２を
配置し、隣接する配線どうしの間隔を所望の寸法となる
ようにする。断線検知用配線１と短絡検知用配線２とは
層間絶縁膜４を介して電気的な絶縁を保つ。複数配置し
た短絡検知用配線２は、それぞれコンタクトプラグ５を
介して、Ｐ型シリコン基板６の上面にｎドープ（イオン
打ち込み）したｎチャネル７に接続する。この複数のｎ
チャネル７はそれぞれ、素子分離領域８を介して電気的
に絶縁される構造としており（絶縁が保たれれば省略し
ても良い）、短絡検知用配線２の絶縁が保持される。配
線間隔と配線幅については、モニタすべき配線工程プロ
セスの代表的な寸法とし、０．１ないし１マイクロメー
タにする。欠陥の大きさごとの発生頻度をモニタするに
は、複数のＴＥＧに、各々別の配線間隔を有する配線を
設けてもよい。以後、この一つのＴＥＧの単位を、モジ
ュールと称することとする。

【００１５】次に、図２を用いて配線の短絡不良の検出
方法について説明する。

【００１６】まず、図示するように、一方のプローブ１
０を断線検知配線１に接続された触針用電極３に接触さ
せる。もう一方は、Ｐ型シリコン基板６に接触させた基
板電極（図示せず）に接続して、この間の抵抗を測定器
１１にて測定する。このとき、基板電位をプローブ１０
の電位より高くなるようにする。すなわち、基板電極が
接地電位とすれば、プローブ１０に負電位を与え、プロ
ーブ１０が接地電位とすれば、基板電極に正電位を与え
る。これはＰ型シリコン基板６に設けたｎチャネル７に
よりダイオード機能が形成されており、短絡が存在する
場合、図示しない基板電極から、Ｐ型シリコン基板６を
介して、短絡した箇所１３のｎチャネルに電流（ダイオ
ードの順方向電流）が流れ易いようにするためである。
電流が流れると、コンタクトプラグ５、短絡検知用配線
２、短絡１３を介して、断線検知用配線１に電流が漏洩
するので、この漏れ電流を触針用電極３に触針したプロ
ーブ１０で検出することで、短絡不良が検出される。

【００１７】次に、前記電気検査により短絡不良と判定
されたＴＥＧの不良発生位置の特定方法、すなわち電位
コントラスト法よる特定方法について説明する。

【００１８】図３を用いて電位コントラスト法により短
絡箇所を検出する方法を説明する。

【００１９】断線検知用配線１の表面に荷電粒子線２０
を照射したとき、断線検知用配線１から２次電子２１が
放出する。断線検知用配線１とＰ型シリコン基板６とは
電気的に絶縁されているが、断線検知用配線１を導電性
のプローブ２２を介して接地させた場合、接地すること
で電子を供給できる状態となり、２次電子２１が大量に
放出される。この放出された２次電子２１を、検出器２
３で検出し、信号処理部２４において所望の処理を行
い、表示部２５において荷電粒子線２０の明るいコント
ラストを有する走査画像として表示できる。一方、短絡
の発生していない短絡検知用配線２は、コンタクトプラ
グ５とｎチャネル７を介してＰ型シリコン基板６に電気
的に接続されているものの、Ｐ型シリコン基板６にｎチ
ャネル７を形成することでダイオード特性が持たされて
おり、電子は短絡検知用配線２に供給されにくくなって
いる。従って、短絡検知用配線２の表面から２次電子２
１は一時的に放出されるが、消費した２次電子２１がＰ
型シリコン基板６から供給されないため、短絡検知用配
線２には帯電が生じ、結果として暗いコントラストとな
る。反対に、欠陥の短絡１３が存在した場合、この短絡
１３の発生した配線については、断線検知用配線１と導
通して概略同電位となるため、２次電子が大量に放出さ
れ断線検知用配線１と同様に２次電子が大量に放出して
明るいコントラストとなる。これにより、短絡１３の発
生した短絡検知用配線２の顕在化させることができる。
図３においては，電位コントラスト画像を得るためにプ
ローブを介して接地しているが、このほかＴＥＧの内部
回路で基板と接続させたり、導体１０の体積差（容量
差）を利用して帯電電圧（これによって決まる２次電子
の放出量）を異ならせ，電位コントラストの差として断
線位置や短絡位置を検出することができる。

【００２０】基本的なコントラスト画像を用いた検査方
法は、ラインスキャン方式と、２次元走査画像の比較方
式がある。ラインスキャン方式とは、図４(ａ)に示すよ
うに、一次元のラインスキャンの信号処理による認識方
法である。短絡検知用配線２の電位コントラストの信号
周期の不規則性の変化を捉えることで、短絡箇所を特定
するものである。フーリエ変換等で，正常部における主
成分の周期から，この周期の乱れた部分を欠陥として抽
出するか，もしくは，予め正常部の信号波形の周期や振
幅を求めておくことによって，短絡起因の信号周期の振
幅異常を認識するかして，この座標を算出して記憶した
り，短絡発生数を計数したりする。欠陥の発生状況を個
数によりモニタしたり，欠陥の座標に基づいて，電子顕
微鏡などで短絡箇所をレビューすることができる。

【００２１】また、２次元走査画像の比較方式とは、図
４（ｂ）に示すように、２次元画像を順次取り込み、別
の領域の画像を用いて比較することにより、欠陥個所を
顕在化させるものである。具体的には，３つのＴＥＧモ
ジュールを観察して得られた２次元画像を用いる。ＴＥ
Ｇ（ａ）の原画像２６とＴＥＧ（ｂ）の比較画像２７と
の差画像２８を取得し，次にＴＥＧ（ａ）の原画像２６
とＴＥＧ（ｃ）の比較画像２９との差画像２８’を取得
し，しきい値を越える差画像の有り無しを確認して，ど
の画像に異常が存在するか，すなわちどのＴＥＧに欠陥
があるかを判定し（この場合は，ＴＥＧ（ｂ）に欠陥が
ある），その座標を算出する方法である。この検査感度
向上のためには、断線検知用配線１の片側を触針用電極
３あるいは３’にプローブで触針して接地する方法や、
内部回路にて予め接地する方法がコントラストを強調す
る上で有効であるが、断線検知用配線１と短絡検知用配
線２との体積差（容量差）が充分であれば、触針用電極
３あるいは３’にプローブで触針して接地する必要はな
い。

【００２２】本ＴＥＧ構造を用いて断線不良を検出する
場合は、図５に示すように、断線検知用配線１の両端に
接続した触針用電極３および３’にプローブ１０を接触
させて測定器１１にて配線抵抗の測定を行う。断線１２
が存在すると、その配線の抵抗が、目標仕様の配線抵抗
より高くなるため、これにより断線不良の有無を確認す
る。また、図６に示すように，電位コントラスト法を用
いて断線箇所を特定する場合は、前述の通り、被検査対
象物であるモジュールに荷電粒子線２０を照射すると、
断線検知用配線１の一部、すなわち断線１２が発生した
箇所が暗コントラストとなる。この暗いコントラストと
なった部分の端部（図６において最も右端で，かつ最も
上側の座標に，断線１２が存在する）を捉えることによ
り，容易にその位置を特定することができる。

【００２３】次に、断線と短絡が一つのモジュールにて
発生した場合の詳細な不良検知方法について図７を用い
て説明する。

【００２４】まず、図示はしないが，前述したとおり、
この断線検知用配線１の両端に接続した触針用電極３に
プローブ１０を接触させて測定器１１で抵抗測定を行
い、断線１２の存在を確認する。次に、図７に示すよう
に基板電極（図示せず）と、前記断線検知用配線１の片
端に接続した触針用電極３に接触させたプローブ１０と
の抵抗を測定し、短絡１３の有無を確認する。図７
（ａ）に示した例の場合では、断線１２が発生している
ため、短絡１３を確認することができない。そこで、図
７（ｂ）に示すように、前記断線検知用配線１のもう一
方の触針用電極３’との接続を測定することで、短絡１
３の存在が確認できる。これによって、一つのモジュー
ル内で断線１２と短絡１３とが同時に発生した場合につ
いても、正確な検査が可能となる。

【００２５】以上の手順を図８にまとめる。

【００２６】まず、断線検知用配線１の両端に接続した
触針用電極３、３’との間の抵抗測定をして断線の有無
を検査し（ステップ１）、次にこれらの触針用電極の一
方と基板側電極との間の抵抗測定をして短絡の有無を検
査する（ステップ２）。ここで、ステップ１において断
線が検出された場合は，触針用電極の他方と基板側電極
との間の抵抗測定をして短絡の有無を検査する（ステッ
プ３）。この一連の手順によって、断線と短絡のそれぞ
れ、さらには混在した場合を効率よく検査することがで
きる。

【００２７】次に、断線不良と短絡不良が同一のモジュ
ールに発生した場合の、短絡箇所を特定する方式を図９
を用いて説明する。なお、本ＴＥＧ構造であれば、上記
の電位コントラスト法を用いることで短絡ばかりでな
く、同時に断線時のコントラストも取得できるので、断
線位置と短絡位置とを同時に検出することができる。

【００２８】まず、前述と同様に、被検査対象物である
モジュールに荷電粒子線２０を照射すると、断線検知用
配線１の一部、すなわち断線１２が発生した箇所が暗コ
ントラストとなるのでその断線位置を特定することがで
きる。また、短絡１３が発生した箇所では、断線検知用
配線１と電気的に接続した状態となっているので、十分
な容量を得て明コントラストとなりその短絡位置をも特
定することができる。

【００２９】ところで、断線により分断された断線検知
用配線１は、その分断された配線長に応じてコントラス
トが決定され、配線長が短ければ帯電電圧が上昇し，暗
コントラストとなってしまう。この部分に短絡した箇所
があると、当然のことながら、短絡箇所は断線検知用配
線１の暗コントラストと同化して、その顕在化が困難と
なる場合がある。このような場合、例えば、図９（ｂ）
に示すように，暗コントラストとなった側の断線検知用
配線１に接続された触針用電極３に、触針することによ
り基準電位を印加することで、断線検知用配線１が明コ
ントラストに変化させ、これにより前述したような短絡
箇所１３を特定することができる。

【００３０】図１０に、短絡不良を検出するための他の
ＴＥＧ構造を示す。

【００３１】図に示すＴＥＧ構造は、前述のＴＥＧ構造
を積層したものである。上層の短絡検知用配線２は、ス
ルーホール４０を介して、下層の短絡検知用配線２と接
続するので、ｐ型シリコン基板とｎチャネルを介して導
通されており、前述の電位コントラスト法により短絡位
置を特定できる。断線検知用配線１は、上下層で絶縁を
保つことで、各々の欠陥発生状況を監視できる。また、
上層が積層された状態においても下層の欠陥発生状況を
計測できるように、スルーホール４０を介して上下層の
触針用電極３及び３’を接続してもよい。本ＴＥＧ構造
は、積層による欠陥発生状況の変化を監視するのに有効
である。本ＴＥＧ構造に於いては、下層を検査した後、
上層を形成して検査することとなる。その際、下層の配
線抵抗を測定することで上層を形成したことによる影響
を検査することができる。短絡検査用配線２をスルーホ
ール４０を介して上下間で導通させることを考えると、
図示はしていないが、短絡検査用配線２の配線幅を広く
してスルーホール形成時の位置ずれを吸収できるように
構成することが好ましい。これはコンタクトプラグ５に
ついても同様である。従って、短絡検査用配線２は断線
検査用配線１よりも配線幅を広く形成することが好まし
い。これは短絡検査用配線が断線しないためにも好まし
い。この場合、電位コントラスト法における断線検査用
配線１と短絡検査用配線２との容量差を考慮して寸法を
決定することは言うまでもない。

【００３２】図１１に、短絡不良を検出するための他の
ＴＥＧ構造を示す。

【００３３】図に示すＴＥＧ構造は、短絡不良のみを検
出する機能のみに限定したものであり、櫛歯配線４１の
間隙に、短絡検知用配線２を配置したものである。この
ように短絡だけを検出するのであれば、共通の電位とな
る櫛歯配線と、櫛歯配線と非導通状態の短絡検知用配線
があれば良い。

【００３４】図１２に、短絡不良を検出するための他の
ＴＥＧ構造を示す。

【００３５】図に示すＴＥＧ構造は、これまで複数個配
置していた短絡検知用配線を、短絡検知用配線４２のよ
うにそれぞれ一本の配線で形成したものである。これに
よって、ラインスキャンによる不良位置特定の際に、走
査線を少なくすることができ、特定時間を短縮できる。
また、図示はしていないが、この１本の短絡検知用配線
４２に対してコンタクトプラグ５を複数個形成すれば、
短絡検知用配線４２の断線が生じた場合にも対応でき
る。

【００３６】図１３に、短絡不良を検出するための他の
ＴＥＧ構造を示す。

【００３７】図に示すＴＥＧ構造は、各短絡検知用配線
２に接続するコンタクトプラグ５を複数にしたものであ
る。コンタクトプラグ５が非導通であると、短絡検知用
配線２が短絡しても、電気的な検査によりこの短絡欠陥
を見逃してしまう。これを避けるために、予備のコンタ
クトプラグを設けて、欠陥の有無を精度良く測定するこ
とができる。また、前述同様に、短絡検知用配線２の断
線が生じた場合にも対応できる。

【００３８】図１４に、短絡不良を検出するための他の
ＴＥＧ構造を示す。

【００３９】図に示すＴＥＧ構造は、基板電位を与える
ために、触針用電極３’’を設けて、ｐ＋チャネル５１
とコンタクトプラグ５を介して、Ｐ型シリコン基板６に
接続させたものである。基板から電流をとれないときに
有効である。

【００４０】図１５に、短絡不良を検出するための他の
ＴＥＧ構造を示す。

【００４１】図に示すＴＥＧ構造は、断線検知用配線１
の片端の触針用電極３を、ｐ＋チャネル５２とコンタク
トプラグ５を介して、Ｐ型シリコン基板６に接続させた
ものである。ＳＥＭによる外観検査の際に、断線検知用
配線１の帯電起因の画像ドリフトによる検査不良を低減
できる。ここで、ｐ＋チャネル５２は、Ｐ型シリコン基
板６の不純物濃度より高い濃度で不純物を打ち込んだも
のである。（ｐ＋チャネル５２を省いてコンタクトプラ
グ５のみで導通させてもよい。） これまで説明してきたＴＥＧ構造では、いずれもＰ型シ
リコン基板を使用したが、Ｎ型半導体基板を用いること
も可能である。但し、この場合はＰ型ウェル領域を設
け、このＰ型ウェル領域内に適宜前記チャネル領域を配
置させる必要がある。また、上記いずれの実施例におい
て、ウエハ全面にＴＥＧのみを搭載してもいいし、ウエ
ハ内にＴＥＧと製品チップとを混在させて搭載する方式
のいずれでもよい。このとき、ＴＥＧの配置は均一なピ
ッチでウエハ内に配置してもよいし、半径を変えた同心
円上に配置させてもよいし、スクライブラインに配置し
ても良い。さらに、上記いずれの実施例を適宜組み合わ
せた方式についても、有効であることは言うまでもな
い。

【００４２】また、ｎチャネルを形成しなくともダイオ
ード効果が得られ、電子の流れを制御できるのであれ
ば、ｎチャネルを形成する必要はない。

【００４３】また、様々な断線検知用配線のパターンや
短絡検知用配線のパターンを開示してきたが、配線パタ
ーンはこれらに限るものでなく、短絡検知用配線が何ら
かの配線と短絡した場合にコンタクトプラグ５を介して
配線から基板、もしくは基板から配線へ電流が一定方向
に流れるような構成であれば良い。

【００４４】また、電位コントラスト法ではなく、外観
検査や電流吸収法を用いて短絡位置を検出するのであれ
ば、ダイオード機能を作り込む必要はなく、単に導通し
ていればよい。これによっても１つのモジュールで簡単
に短絡と断線とを判断できるので、検査効率、製造歩留
まりが改善される。

【００４５】図１６は、外観検査装置により短絡箇所や
断線箇所を特定する方式を示す。この方式は、外観検査
装置（図示せず）によりＴＥＧの表面を光、もしくは電
子などの荷電粒子ビームを照射して、得られる反射光
（明視野光、あるいは暗視野光）、もしくは２次電子あ
るいは反射電子を検出してＴＥＧの表面構造の観察画像
（原画像１４）を取得して、別の領域の観察結果（比較
画像１５）を一枚あるいは二枚取得して、これらの差画
像１６の異常を判定し、欠陥の有無を確認するものであ
る。図では、断線を検出する例を示している。

【００４６】図１７は、吸収電流法を用いた不良個所の
特定方法を示す図である。

【００４７】まず、断線検知用配線１に接続した触針用
電極３の片側にプローブ１０を接触させておく。ＴＥＧ
の表面に電子線等の荷電粒子線２０を照射すると、この
２次電子２１の放出量の差、すなわち電流の収支をプロ
ーブにて検出することが可能となる。検出器３０で検出
した電流変化を、信号処理部３２にて所望の処理を行
い、走査画像として表示部３３に出力する。吸収電流法
は、以上の原理を用いたものである。短絡欠陥の位置を
特定する場合、正常な短絡検知用配線では、プローブへ
は電流が流れないが、短絡箇所では、電流が流れるた
め、短絡欠陥を検出できる。前述の電位コントラスト法
と同様に、荷電粒子線の照射をラインスキャンして不連
続点を検出したり、吸収電流画像を走査と同期した２次
元画像として、正常部との比較検査を行うことで、不良
個所を特定することが可能となる。また、この荷電粒子
線２０を用いて、短絡箇所の拡大画像を取得することも
有効である。また、断線位置特定の場合、断線箇所で、
吸収電流量の変化が確認でき、電位コントラスト法の場
合と同様な処理により，この座標を記憶しておくか、照
射に用いた荷電粒子線２０を使って、そのまま断線箇所
の拡大画像を取得することができる。

【００４８】図２０は、発光顕微鏡を用いた短絡個所の
特定方法を示す図である。

【００４９】まず、触針用電極３及び３’’に、プロー
ブ１０を接触させて、電源１０３を接続する。これまで
の実施の形態で述べてきたとおり、このＴＥＧに短絡１
３が存在するならば、この電源１０３により電流が流れ
る。このとき、Ｐ型シリコン基板６とｎチャネル７によ
って形成されるＰＮ接合を経由してこの電流が流れるた
め、このＰＮ接合部では発光現象が発生する（短絡によ
る発光１０１）。上層に配線が形成されているが、一般
に順方向電流による発光強度は高く、この配線の間隙か
ら発光が漏れる。発光顕微鏡を用いて、この発光を捉え
ることにより、短絡１３の有無や、短絡１３の発生位置
を検出することが可能となる。この後、ここで得られた
座標に基づいて、ＳＥＭやＴＥＭなどの物理分析を行う
ことで、不良解析時間を短縮することができる。このと
き、ｐ＋チャネル５１とＰ型シリコン基板６によって形
成されるＰＮ接合によっても、発光現象が発生する可能
性がある（電極下からの発光１０２）。パッドによって
発光が遮蔽されない場合は、この部分からの発光は、短
絡１３によるものではないため、欠陥として認識した
り、この座標を記憶させる必要はない。

【００５０】ここで説明した発光顕微鏡を用いた手法で
は、短絡箇所の位置特定だけでなく、電源１０３に流れ
る電流を測定することで、短絡の有無も確認することが
できる。

【００５１】また、ここで説明したＰ型シリコン基板６
とｎチャネル７によって形成されるＰＮ接合による発光
を捉えるようなＴＥＧ構成以外の場合でも、発光現象を
捉えることが可能である。例えば、ｎチャネルをｐチャ
ネルとし、Ｐ型シリコン基盤をｎ型シリコン基盤とした
場合、短絡検査時の触針にダイオードの降伏電圧以上の
電圧を印加すれば、接合部の降伏による発光現象を検出
することは可能である。図１に示すＴＥＧの製造プロセ
スを図１８を用いて説明する。まず，Ｓｉウエハにエッ
チングして素子分離領域８のための溝を形成し（ｂ），
ウエハ上面にＳｉＯ２などの酸化膜をＣＶＤ等で成膜す
る（ｃ）。この酸化膜の余分な部分をＣＭＰ（化学機械
研磨）により除去し，平坦化させて，所望の素子分離領
域８を形成する（ｄ）。次に，所望の領域にｎチャネル
７を形成するためにイオン打ち込みを行う（ｅ）。この
上に，ＳｉＯ２などの層間絶縁膜４を堆積し（ｆ），コ
ンタクトプラグ５を埋め込むための穴をエッチングで形
成し（ｇ），穴内部にＷなどの金属を埋め込んだ後
（ｈ），ＣＭＰにより上面の余分な金属材料を除去して
コンタクトプラグ（ｉ）を形成する。さらに，上面にＳ
ｉＯ２などの層間絶縁膜４を形成し（ｊ），配線パター
ンのための配線溝を形成する（ｋ）。配線溝に，配線拡
散防止のバリア膜（例えば、ＴｉＮ：窒化チタン、Ｔａ
Ｎ：窒化タンタル、Ｔａ：タンタルなど）を介して（図
示せず），Ｃｕなどの金属をメッキ，もしくはスパッタ
リングにより成膜し（ｌ），ＣＭＰにより余分な金属を
除去・平坦化して，断線検知用配線１，短絡検知用配線
２，触針用電極３，３’を形成する。なお，上記いずれ
のエッチング工程のためのパターン生成は，予めホトリ
ソグラフィー工程によりレジストマスクを形成し，マス
ク以外の部分を除去するものである。一部プロセスを変
えて，配線の材料をＡｌやＷにして形成させることも可
能である。できるだけ製品に類似したプロセスで作りこ
むことで，製品と同じ問題点をＴＥＧにより抽出できる
ことは言うまでもない。

【００５２】本発明の製造ラインへフィードバック方法
を図１９を用いて説明する。ＴＥＧの製造工程を設定し
て製造ラインにＳｉウエハをインプットし，製造を行う
（ＳＴＥＰ１）。この製造プロセスにおける所望の工程
間，工程後にウエハの外観検査（例えば，成膜後に異物
検査，エッチ後やＣＭＰ後に外観検査，これら検査後の
ＳＥＭレビューなど）を行った後（ＳＴＥＰ２），テス
タやプローバなどにより電気テストを行い，ＴＥＧの
良，不良判定を行う（ＳＴＥＰ３）。電気テストの結果
に基づいて，（必要に応じて外観検査の結果を参照しな
がら）解析すべきＴＥＧを選択し，そのＴＥＧについて
不良位置を特定する（ＳＴＥＰ４）。この特定した不良
の位置座標に基づいて，ＳＥＭやＴＥＭによる表面，断
面の観察や材料分析を行って（ＳＴＥＰ５），不良メカ
ニズムを推定し，対策案を策定する（ＳＴＥＰ６）。必
要に応じて欠陥発生頻度が目標より多いかどうかを見極
めて対策すべきかどうかを判断した後，所望の対策（プ
ロセス改善，装置改善，装置内清掃など）を行い，以降
のロットに結果を反映させ，効果確認を行う（ＳＴＥＰ
７）。これによって，欠陥低減を推進し，歩留りの向上
を実現することができる。

【００５３】以上説明したように、短絡検知用配線２を
シリコン基板６側と電気的に接続することで断線検知用
配線１と短絡検知用配線２との間で短絡が生じたとして
も、断線検知用配線１と接続する電極とシリコン基板６
と接続する電極との間の配線抵抗を測定することで短絡
したか否かを検出することができる。

【００５４】また、Ｐ型シリコン基板６にｎチャネルを
構成することでダイオード機能を作り込み、それによっ
て電位コントラスト法における荷電粒子の照射によって
も２次電子を放出しないように構成でき、短絡したか否
かの位置をもコントラストの差として検出することがで
きる。

【００５５】これによって、複数のＴＥＧからなるウエ
ハの全面を電気的に測定し、これにより不良となったＴ
ＥＧを絞り込んだ後、この不良ＴＥＧに対してのみ、詳
細な検査を行うことで欠陥の発生位置を特定することが
可能となるので、効率よく欠陥の発生状況を捉えること
が可能となり、短時間で欠陥の発生モデルを推定し、そ
の発生源を対策することで製造ラインの清浄化、ひいて
は製造歩留りの向上を実現できることとなる。

【００５６】

【発明の効果】本発明によれば、ＴＥＧを用いた検査効
率を向上させ、それによって歩留まりを向上させること
ができる。

【図面の簡単な説明】

【図１】本発明のＴＥＧ構造を示す図

【図２】短絡不良の検出方法を説明する図

【図３】短絡不良の検出方法を説明する図

【図４】スキャン方式と検査アルゴリズムを示す図

【図５】断線不良の検出方法を説明する図

【図６】スキャン方式と検査アルゴリズムを示す図

【図７】断線不良と短絡不良の検出方法を説明する図

【図８】断線不良と短絡不良の検査フローを示す図

【図９】断線不良と短絡不良の検出方法を説明する図

【図１０】本発明のＴＥＧ構造を示す図

【図１１】本発明のＴＥＧ構造を示す図

【図１２】本発明のＴＥＧ構造を示す図

【図１３】本発明のＴＥＧ構造を示す図

【図１４】本発明のＴＥＧ構造を示す図

【図１５】本発明のＴＥＧ構造を示す図

【図１６】外観検査装置により断線箇所を検出する方式
を示す図

【図１７】電流吸収法により短絡箇所を検出する方式を
示す図

【図１８】本発明のＴＥＧの製造プロセスを示す図

【図１９】本発明の製造ラインへフィードバック方法

【図２０】発光顕微鏡により短絡箇所を検出する方式を
示す図

【符号の説明】 １…断線検知用配線、２…短絡検知用配線、３…触針用
電極、４…層間絶縁膜 ５…コンタクトプラグ、６…Ｐ型シリコン基板、７…ｎ
チャネル、８…素子分離領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｔ 27/04 (72)発明者 朝倉 久雄 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 津国 和之 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 杉本 有俊 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 2G014 AA02 AA03 AB51 AB59 AC11 2G132 AA00 AD15 AF13 AK01 AK04 AL09 4M106 AA01 AC02 BA10 CA10 CA16 DE30 5F038 BE07 CD12 CD20 DT10 DT12 EZ20

Claims (15)

【特許請求の範囲】
1. 【請求項１】基板に形成した絶縁層上に設けられた第一
   の配線と該基板と電気的に接続されかつ該絶縁層上に設
   けられた第二の配線とを用いて検査し、その検査結果を
   用いて電子デバイスを管理して製造する電子デバイスの
   製造方法であって、 該第一の配線の両端の電気抵抗を測定することで該第一
   の配線が断線しているか否かを検査する工程と、該第一
   の配線と該基板との間の電気抵抗を測定することで該第
   一の配線と該第二の配線が短絡しているか否かを検査す
   る工程とを有することを特徴とする電子デバイスの製造
   方法。
2. 【請求項２】ｐ型シリコン基板に形成した絶縁層上に設
   けられた第一の配線と該ｐ型シリコン基板に形成したｎ
   チャネルを介して電気的に接続されかつ該絶縁層上に設
   けられた第二の配線とを用いて検査し、その検査結果を
   用いて電子デバイスを管理して製造する電子デバイスの
   製造方法であって、 該第一の配線と該ｐ型シリコン基板との間の電気抵抗を
   測定することで該第一の配線と該第二の配線が短絡して
   いるか否かを検査することを特徴とする電子デバイスの
   製造方法。
3. 【請求項３】前記第二の配線が前記第一の配線が形成す
   る配線間に配置されることを特徴とする請求項１または
   ２記載の電子デバイスの製造方法。
4. 【請求項４】前記第一の配線が櫛歯形状もしくは蛇行形
   状であることを特徴とする請求項３記載の電子デバイス
   の製造方法。
5. 【請求項５】荷電粒子線を照射することで前記第一の配
   線と前記第二の配線との短絡箇所をコントラストを用い
   て検出することを特徴とする請求項２〜４のいずれかに
   記載の電子デバイスの製造方法。
6. 【請求項６】請求項１乃至５のいずれか１つに記載の第
   一の配線と第二の配線とが半導体デバイスとなる領域以
   外の領域に形成されたことを特徴とするウエハ。
7. 【請求項７】請求項１乃至５のいずれか１つに記載の第
   一の配線と第二の配線とが形成された半導体デバイス。
8. 【請求項８】電流を流すことで前記第一の配線と前記第
   二の配線との短絡箇所で生じる発光を捉えて短絡を検出
   することを特徴とする請求項１乃至４のいずれか１つに
   記載の電子デバイスの製造方法。
9. 【請求項９】請求項８に記載の第一の配線と第二の配線
   とが半導体デバイスとなる領域以外の領域に形成された
   ことを特徴とするウエハ。
10. 【請求項１０】請求項８に記載の第一の配線と第二の配
    線とが形成された半導体デバイス。
11. 【請求項１１】電子デバイスと該電子デバイスの検査用
    の配線とを基板上に備えたウエハにおいて、 該検査用の配線は、断線検知用の第一の配線と短絡検知
    用の第二の配線を該基板上に絶縁層を介して形成されて
    なり、かつ該第二の配線と該基板とが電気的に接続され
    てなることを特徴とするウエハ。
12. 【請求項１２】電子デバイスと該電子デバイスの検査用
    の配線とを基板上に備えたウエハにおいて、 該検査用の配線は、断線検知用の第一の配線と短絡検知
    用の第二の配線を該基板上に絶縁層を介して形成されて
    なり、かつ該第二の配線と該基板とがコンタクトプラグ
    を介したチャネルにより接続されてなることを特徴とす
    るウエハ。
13. 【請求項１３】請求項１２に記載のウエハにおいて、 １本の前記第二の配線毎に複数個のコンタクトプラグを
    介して前記基板と電気的に接続されてなることを特徴と
    するウエハ。
14. 【請求項１４】請求項１２に記載のウエハにおいて、 チャネルとチャネルの間に素子分離部分を設けたことを
    特徴とするウエハ。
15. 【請求項１５】請求項１又は２に記載のウエハにおい
    て、 前記基板上に絶縁層を介して触針用電極板が形成されて
    なり、かつ該基板と該触針用電極板とが電気的に接続さ
    れてなることを特徴とするウエハ。