JPH04290242A - 半導体素子の検査方法 - Google Patents

半導体素子の検査方法

Info

Publication number
JPH04290242A
JPH04290242A JP5453491A JP5453491A JPH04290242A JP H04290242 A JPH04290242 A JP H04290242A JP 5453491 A JP5453491 A JP 5453491A JP 5453491 A JP5453491 A JP 5453491A JP H04290242 A JPH04290242 A JP H04290242A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
contact chain
contact
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5453491A
Other languages
English (en)
Inventor
Hiroyasu Shichieda
七枝 広安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5453491A priority Critical patent/JPH04290242A/ja
Publication of JPH04290242A publication Critical patent/JPH04290242A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microscoopes, Condenser (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体製造工程、特にコ
ンタクトホール形成に関する工程を評価するための半導
体素子の検査方法に関する。
【0002】
【従来の技術】半導体素子の製造または開発においてプ
ロセス評価に使用する評価用デバイスの一つに数100
0個のコンタクトホールを形成し、そのコンタクトホー
ルの上下を導体で接続して数1000個のコンタクトを
直列に接続したデバイス(以下コンタクトチェーンと称
する)がある。このデバイスはコンタクトホールの形成
が確実に行われているかどうかを検証するものであり、
製造または開発に適用したプロセスの良否は、コンタク
トチェーンに導通があるかどうか、コンタクトチェーン
の抵抗が設計した電気抵抗値以下であるかによって判定
されている。
【0003】以下に従来の半導体素子の検査方法につい
て説明する。図4(a)は従来の半導体素子の検査方法
に用いられるコンタクトチェーンの概略構成図、図4(
b)は図4(a)をA−B線で切断した概略断面図であ
る。これらの図において、1cと1dは電気測定用のパ
ッド、2は第2の配線、3は第2の配線と第1の配線4
との間の層間絶縁膜、5は半導体基板6の上の絶縁膜、
7は表面保護膜である。電気測定による検査方法の場合
、電気測定用のパッド1cと1dに金属針(プローブ)
をそれぞれ1本ずつ接触させ、この2本の金属針の間に
電圧を印加して流れる電流を測ることによってコンタク
トチェーンの抵抗値(電圧値/電流値)を算出し、その
抵抗値からコンタクトの良否を判定し、プロセスの評価
を行っている。
【0004】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、コンタクトチェーン全体の評価は可能で
あるが、数1000個のコンタクトホールを有するコン
タクトチェーンの断線箇所を特定することができないと
いう課題を有していた。
【0005】本発明は上記従来の課題を解決するもので
、コンタクトホールにおける断線の原因解明を容易にし
、その結果を素早くフイードバックすることによって半
導体素子製造工程の歩留まり安定または半導体素子開発
期間の短縮を可能にする半導体素子の検査方法を提供す
ることを目的とする。
【0006】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体素子の検査方法は、半導体基板の絶縁
膜の上に設けられた、層間絶縁膜に形成された多数個の
貫通孔を導体配線が直列に貫いて形成したコンタクトチ
ェーンの導体配線の1箇所または複数箇所を半導体基板
に電気的に接続した後、集束イオンビーム(FIB)装
置または走査型電子顕微鏡(SEM)を用いてコンタク
トチェーンの二次電子像を観察する構成を有している。
【0007】
【作用】この構成によって、コンタクトチェーンの断線
箇所を容易に見つけだすことができる。その結果、断線
箇所の構造解析による原因究明が迅速にでき、素早く半
導体素子製造工程または半導体素子開発工程へフイード
バックできる。
【0008】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1(a)〜(d)は本発明の一実
施例における半導体素子の検査方法を説明するための断
面図である。図1において図4に示す従来例と同一箇所
には同一符号を付して詳細説明を省略した。また本実施
例で使用したコンタクトチェーンの平面図、断面図は一
部を除いて図4(a),(b)と同じである。
【0009】本実施例において使用したコンタクトチェ
ーンは図1(a)に示すように、5000個のコンタク
トホールを有するもので、第1の配線4、第2の配線2
はアルミニウムシリコン銅(AlSiCu)配線、層間
絶縁膜3はボロンホスホシリケイトガラス(BPSG)
膜、絶縁膜5は熱酸化膜、半導体基板6はP型(100
)のシリコン(Si)基板、電気測定用のパッド1aは
100μm×100μmの大きさの第2の配線、表面保
護膜7はSiN/PSGの2層膜で形成した。次に図1
(b)に示すように、表面保護膜7をCF4+10%O
2のガスを用いたプラズマエッチングにより除去する。 次に図1(c)に示すように、電気測定用のパッド1a
にYAGレーザー付光学顕微鏡で基板6まで達するパッ
ド1aの面積よりも小さい孔9を1箇所形成する。 次に図1(d)示すように、孔9の位置に導電性樹脂材
料10aを塗布し、パッド1aを半導体基板6と接続す
る。その後、コンタクトチェーン全面を集束イオンビー
ム(以下、FIBと記す)装置または走査型電子顕微鏡
(以下、SEMと記す)で観察する。
【0010】図2(a)〜(c)は本発明の第2の実施
例における半導体素子の検査方法を説明するための断面
図である。図2(a)の構成は図1(a)と同じであり
、説明を省略する。次に図2(b)に示すように、表面
保護膜7をCF4+10%O2ガスを用いたプラズマエ
ッチングで除去する。次に図2(c)に示すように、電
気測定用のパッド1bと半導体基板6が露出している分
割領域または半導体基板1の破断面とを導電性樹脂材料
10bで接続する。この後、コンタクトチェーン全面を
FIB装置またはSEMで観察する。
【0011】図3は本実施例における半導体素子の検査
方法を用いてコンタクトチェーンを検査した結果を説明
する図である。まず上記の方法で試料を加工した後、F
IB装置を用いてイオン励起2次電子像(以下、SIM
像と記す)を観察した場合、基板と接続したパッド1f
と電気的導通のあるコンタクトホール群21は周辺部と
較べて輝度が高く、断線しているコンタクトホール22
から加工していないパッド1eまでのコンタクトホール
群は(周辺と同じ程度の輝度で)輝度が低くSIM像で
観察される。これは、SIM像の場合Ga+イオンを試
料(コンタクトチェーン)の励起に用いているため、絶
縁物や半導体基板6と接続していない金属はSIM像観
察時に正の電位に帯電し、エネルギーの低い2次電子は
試料から放出されにくくなる。したがって、半導体基板
6と接続されている第2の配線2はイオン励起による2
次電子の発生が多くSIM像で輝度が高く観察され、絶
縁物または半導体基板6と接続されていない第2の配線
2はイオン励起による2次電子の発生が少ないことから
SIM像で輝度が低く観察されることになる。上記のS
IM像で観察したコンタクトホールのコントラスト境界
部をFIB装置で断面解析したところ、SIM像のコン
トラストが黒く変化したコンタクトホール22の第1の
配線4と第2の配線2の界面23にアルミ配線のない部
分があり、断線していることがわかった。
【0012】また、以上説明したFIB装置の代わりに
SEMを用いて2次電子像を観察することによっても断
線箇所を特定することができる。すなわち電気測定で完
全に断線しているコンタクトチェーンに図1または図2
で説明した加工を施した後、SEMを用いて電子励起の
2次電子像(以下、SEIと記す)を観察した場合、F
IB装置のSIM像とのコントラストとは逆に、半導体
基板6に接続したパッドと電気的導通のある部分は輝度
が低く、半導体基板6と電気的導通のない部分は輝度が
高く観察される。このSEIにおける輝度の低いコンタ
クトチェーン部と輝度の高いコンタクトチェーン部の境
界部に最も近い輝度の高いコンタクトチェーン部のコン
タクトホールが断線箇所である。これは、電子励起の場
合、絶縁物または半導体基板6と接続されていない第2
の配線2のような帯電し易い物質の方が半導体基板6と
接続している第2の配線2よりも2次電子発生が多いた
めである。なお、SEMを観察に用いる場合は、図1(
a)と図2(a)の表面保護膜7を除去する工程を省略
しても同様の効果が期待できる。これは、Ga+イオン
の原子半径に比べて表面保護膜7を構成している原子の
電子半径が数桁小さいため、電子が物質中へ深く浸入す
ることに起因する。すなわち、Ga+イオンは表面保護
膜7を透過することができないが、電子は表面保護膜7
を透過し、第2の配線2まで到達する。その到達した電
子により、半導体基板6に接続されている第2の配線2
と半導体基板6に接続されていない第2の配線2で電荷
の蓄積量(電位)が異なることとなり、2次電子の放出
量も変わり、SEIでコントラスト(輝度)の違いとな
って現れる。
【0013】
【発明の効果】以上のように本発明の半導体素子の検査
方法では、電気測定だけでは従来不可能であったコンタ
クトチェーンの断線箇所を容易に見つけだすことが可能
であること、断線部の構造解析が可能であることから、
断線の原因を迅速に半導体素子製造工程または半導体素
子開発工程へフイードバックでき、半導体素子の歩留ま
り安定または早期開発への効果が期待できる。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体素子の検査方
法を説明するための各工程の断面図
【図2】本発明の第2の実施例における半導体素子の検
査方法を説明するための各工程の断面図
【図3】(a)
は本発明の半導体素子の検査方法を用いてコンタクトチ
ェーンを検査した結果を説明する平面図(b)は図3(
a)をA−B線で切断した断面図
【図4】(a)は従来
の半導体素子の検査方法に用いられるコンタクトチェー
ンの概略構成図 (b)は図4(a)をA−B線で切断した断面図
【符号の説明】
2  第2の配線(導体配線) 3  層間絶縁膜 4  第1の配線(導体配線) 5  絶縁膜 6  半導体基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の絶縁膜の上に設けられた、層
    間絶縁膜に形成された多数個の貫通孔を導体配線が直列
    に貫いて形成したコンタクトチェーンの前記導体配線の
    1箇所または複数箇所を前記半導体基板に電気的に接続
    した後、集束イオンビーム(FIB)装置または走査型
    電子顕微鏡(SEM)を用いて前記コンタクトチェーン
    の二次電子像を観察する半導体素子の検査方法。
  2. 【請求項2】導体配線の1箇所または複数箇所と半導体
    基板とが、コンタクトチェーンまたはその近傍に設けた
    貫通孔を通して電気的に接続されている請求項1記載の
    半導体素子の検査方法。
  3. 【請求項3】導体配線の1箇所または複数箇所と半導体
    基板とが、半導体基板の分割領域または半導体基板の破
    断面で電気的に接続されている請求項1記載の半導体素
    子の検査方法。
JP5453491A 1991-03-19 1991-03-19 半導体素子の検査方法 Pending JPH04290242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5453491A JPH04290242A (ja) 1991-03-19 1991-03-19 半導体素子の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5453491A JPH04290242A (ja) 1991-03-19 1991-03-19 半導体素子の検査方法

Publications (1)

Publication Number Publication Date
JPH04290242A true JPH04290242A (ja) 1992-10-14

Family

ID=12973334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5453491A Pending JPH04290242A (ja) 1991-03-19 1991-03-19 半導体素子の検査方法

Country Status (1)

Country Link
JP (1) JPH04290242A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren
US6614049B1 (en) 1999-04-09 2003-09-02 Mitsubishi Denki Kabushiki Kaisha System LSI chip having a logic part and a memory part

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614049B1 (en) 1999-04-09 2003-09-02 Mitsubishi Denki Kabushiki Kaisha System LSI chip having a logic part and a memory part
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren

Similar Documents

Publication Publication Date Title
US7851793B2 (en) Test structure with TDDB test pattern
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
CN110783214B (zh) 晶片级测试方法及其测试结构
EP0196475A1 (en) Noncontact testing of integrated circuits
US6204075B1 (en) Method of detecting defects in a wiring process
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
CN107346751B (zh) 测试结构及其形成方法以及测试方法
JPH04290242A (ja) 半導体素子の検査方法
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
JP2001305194A (ja) 半導体装置およびそのショート欠陥箇所の検出方法
JP3219147B2 (ja) コンタクト不良箇所特定方法
CN108831843B (zh) 漏电测试方法
EP0237406A2 (en) Electron beam testing of semiconductor wafers
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
JPH04274339A (ja) 半導体素子検査方法およびそれに用いる半導体素子検査           用パターン
JP3776068B2 (ja) 半導体装置及びその検査方法
KR100595137B1 (ko) Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법
JP4727943B2 (ja) 検査回路およびそれを用いた検査方法、ならびに当該検査回路を含む半導体装置
TW200931429A (en) Method of searching fault locations
JP2008311439A (ja) 半導体装置およびその導体配線の接続検査方法
US20210109051A1 (en) Inspection Structure and Inspection Method
JP5055871B2 (ja) 配線不良検出用試験構造体及び配線不良検出方法
JP2006222207A (ja) 配線パターン及びその検査方法
Yang et al. Failure analysis of plastic encapsulated MOS component from chip-section
CN116995063A (zh) 便于tem制样的测试结构