JP4290316B2 - 配線ショート箇所の検査方法及び検査装置 - Google Patents
配線ショート箇所の検査方法及び検査装置 Download PDFInfo
- Publication number
- JP4290316B2 JP4290316B2 JP2000139128A JP2000139128A JP4290316B2 JP 4290316 B2 JP4290316 B2 JP 4290316B2 JP 2000139128 A JP2000139128 A JP 2000139128A JP 2000139128 A JP2000139128 A JP 2000139128A JP 4290316 B2 JP4290316 B2 JP 4290316B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- short
- comb
- wirings
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
- Y10S977/86—Scanning probe structure
- Y10S977/867—Scanning thermal probe
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体デバイスにおける配線のショート箇所を特定する検査方法及び検査装置に関し、特に、櫛形の形状を有する配線について、前記配線の電位分布又は温度分布を測定することによりショート箇所を特定する検査方法及び検査装置に関する。
【0002】
【従来の技術】
通常、半導体デバイスにおいて配線のショートは致命的な欠陥となり、半導体デバイスの歩留り低下の大きな要因となる。従って、ショート欠陥の原因を調べることは、半導体デバイスの歩留り向上を図るために極めて重要である。また、ショート欠陥の原因調査にあたり、配線のショート箇所を特定し、このショート箇所を直接観察することが原因の解明にとって重要である。
【0003】
従来、半導体デバイスの配線のショート箇所を特定するために、光学式の欠陥検査装置が使用されている。しかしながら、従来の光学式の欠陥検査装置では、半導体デバイスの高集積化に伴い配線同士の間隔が狭くなるにつれ、欠陥箇所を特定することが困難になってきている。また、光学式の検査方法では、配線のショートを電気的に検出することができないため、光学式の検査とは別に電気的な検査を実施して配線のショートを確認する必要が生じ、そのため、検査時間が多くかかるという問題点がある。
【0004】
前記問題点を解決するための手段として、従来、走査型電子顕微鏡(以下、SEMという)を使用する検査方法が提案されている。例えば、特開平4−314032号公報には、SEMを使用して薄膜トランジスタの欠陥を検査する方法が開示されている。この薄膜トランジスタの欠陥検査方法は、SEM観察に伴う絶縁部分のチャージアップ現象を利用する方法である。図10は、特開平4−314032号公報に開示された薄膜トランジスタの欠陥検査方法を示す図である。SEMの試料台に薄膜トランジスタ基板106を載置し、絶縁して固定する。薄膜トランジスタ基板106の全てのゲート線107を導電性テープ109で短絡し、スイッチ101を介してアース線102により接地する。また、薄膜トランジスタ基板106の全てのソース線108を導電性テープ103で短絡し、スイッチ104を介してアース線105により接地する。ゲート線107とソース線108とのクロスオーバー部分におけるショート欠陥を検査する場合は、スイッチ101をオン,スイッチ104をオフにする。この状態で、ソース線108の上端部分を左右方向にSEMで観察する。クロスオーバー部分でショートが無ければ、全てのソース線108は絶縁状態となりチャージアップを起こす。しかし、ショート箇所がある場合はショートしているソース線はチャージアップを起こさないので、他のソース線と区別することができ、ショート箇所の検出が可能となる。
【0005】
また、「アイ・イー・イー・イー トランスアクションズ・オン・セミコンダクター・マニュファクタリング(IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING)384〜389頁(1997年)」には、別の検査方法が示されている。図11はこの検査方法を示す図である。パッド201の周囲を取り囲むように配線を配置し、導伝性埋め込み物と拡散層を介して基板に接続された配線202を形成する。真空中でパッド201に電子線を走査し、発生する二次電子量を検出する。配線がショートしている部分のパッドは2次電子発生量が少なくなるため、ショート箇所を特定することができる。
【0006】
【発明が解決しようとする課題】
しかしながら、従来の技術には以下に示す問題点がある。特開平4−314032号公報にて開示された方法においては、検査対象とする配線に導電性テープを貼り付ける必要がある。そのため、テストパターンが小さい場合は導電性テープの貼り付けが困難になり、また、基板上にテストパターンが数多く存在する場合は導電性テープの貼り付け作業等により測定に時間がかかるという問題点がある。更に、導電性テープの貼り付けにより基板が汚れるという問題点がある。
【0007】
「アイ・イー・イー・イー、 トランスアクションズ・オン・セミコンダクター・マニュファクタリング(IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING)384〜389頁(1997年)」に開示された方法においては、SN比を大きくするために検査用のパッドを大きくする必要がある。そのため、配線を長くすることが難しく、実際の製品の配線パターンに近いパターンでは検査ができないという問題点がある。また、検査用の配線をアースに接続する必要がありコンタクトの形成プロセスが必要となるため、配線の製造プロセスが多くなり検査に手間がかかるという問題点がある。
【0008】
更に、前述の検査方法はいずれも真空中で検査を行うため、検査装置に真空ポンプや真空計等の設備が必要となる。そのため、検査装置が複雑かつ高価になり、更に検査に時間を要するという問題点がある。
【0009】
本発明はかかる問題点に鑑みてなされたものであって、半導体デバイスの配線におけるショート箇所を大気中で正確に特定できる検査方法及び検査装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係る配線ショート箇所の検査方法は、
第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの配線ショート箇所を特定する検査方法において、
前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加工程と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って電位分布を測定し、電位が周囲の配線と異なり、配線間でショートが発生している配線を特定する第1の特定工程と、
前記第1の特定工程によって特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に、当該ショートが発生している配線間の電位を測定し、当該配線間の電位の変化に基づいて前記配線ショート箇所の近傍の位置を特定する第2の特定工程と、
前記第2の特定工程によって特定された前記配線ショート箇所の近傍の位置を含む所定の範囲について、前記第2の方向に沿って前記第1の特定工程によって特定されたショートが発生している配線のいずれか一方の電位分布を測定し、当該ショートが発生している配線のいずれか一方の電位の変化に基づいて前記配線ショート箇所を特定する第3の特定工程と、
を備えることを特徴とする。
【0011】
本発明においては、配線に直流電流を流したときの配線の電位分布を求め、ショート箇所にて配線の電位が周囲と異なることを利用して、ショート箇所を特定する。これにより、ショート箇所を正確に検査できると共に、電位分布は大気中で測定することができるため、簡便に効率よく検査を行うことができる。
【0012】
本発明に係る他の配線ショート箇所の検査方法は、
第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの配線ショート箇所を特定する検査方法において、
前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加工程と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って温度分布を測定し、温度が周囲の配線と異なり、配線間でショートが発生している配線を特定する第1の特定工程と、
前記第1の特定工程によって特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に、当該ショートが発生している各配線の温度分布を測定し、直前に測定された第1の位置に比べて温度変化の傾向が変化する第2の位置を特定する第2の特定工程と、
前記第1の位置と前記第2の位置とを含む所定の範囲について、前記第2の方向に沿って前記第1の特定工程によって特定されたショートが発生している配線のいずれか一方の温度分布を測定し、当該ショートが発生している配線のいずれか一方の温度の変化に基づいて前記配線ショート箇所を特定する第3の特定工程と、
を備えることを特徴とする。
【0013】
本発明においては、配線に直流電流を流したときの配線の温度分布を求め、ショート箇所にて配線の温度が周囲と異なることを利用して、ショート箇所を特定する。これにより、ショート箇所を正確に検査できると共に、温度分布は大気中で測定することができるため、簡便に効率よく検査を行うことができる。
【0014】
本発明に係る配線ショート箇所の検査装置は、
第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加手段と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って電位分布を測定して電位が周囲の配線と異なり、配線間でショートが発生している配線を特定し、当該特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に当該特定されたショートが発生している配線間の電位を測定して当該配線間の電位の変化に基づいて前記配線ショート箇所の近傍の位置を特定し、当該特定された前記配線ショート箇所の近傍の位置を含む所定の範囲について、前記第2の方向に沿って前記特定されたショートが発生している配線のいずれか一方の電位分布を測定して当該ショートが発生している配線のいずれか一方の電位の変化に基づいて前記配線ショート箇所を特定する特定手段と、
を備えることを特徴とする。
【0015】
本発明に係る他の配線ショート箇所の検査装置は、
第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加手段と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って温度分布を測定して温度が周囲の配線と異なり、配線間でショートが発生している配線を特定し、当該特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に当該ショートが発生している各配線の温度分布を測定して直前に測定された第1の位置に比べて温度変化の傾向が変化する第2の位置を特定し、前記第1の位置と前記第2の位置とを含む所定の範囲について前記第2の方向に沿って前記特定されたショートが発生している配線のいずれか一方の温度分布を測定して前記特定されたショートが発生している配線のいずれか一方の温度の変化に基づいて前記配線ショート箇所を特定する特定手段と、
を備えることを特徴とする。
【0016】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して詳細に説明する。先ず、本発明の第1実施例について説明する。本実施例は、櫛形の配線パターンにおけるショート箇所を走査型電位顕微鏡により特定する検査方法及び検査装置である。
【0017】
本実施例で使用する検査装置は、検査対象とする配線パターンに直流電圧を印加するための電源、この配線パターンの電位分布を測定するための走査型電位顕微鏡及び前記配線パターンが印刷されている基板を移動させるためのステージを有する。また、本実施例においては、走査型電位顕微鏡として走査ケルビンプローブ顕微鏡を使用する。
【0018】
図1は、本実施例において検査対象とする配線パターン及び検査装置における前記配線パターンの周辺部分を示す平面図である。図1に示すように、検査対象とする櫛形配線パターン1及び2が絶縁膜10上に形成されている。ここで、通常、櫛形配線パターン1は櫛形配線パターン2に接続されていないが、ショート欠陥が発生すると、その欠陥部位で櫛形配線パターン1は櫛形配線パターン2に接続される。櫛形配線パターン1はプローブ3に接続され、櫛形配線パターン2はプローブ4に接続されている。プローブ3及び4は櫛形配線パターン1と櫛形配線パターン2との間に直流電圧を印加するためのものであり、プローブ3は電源(図1中には不表示)に接続され、プローブ4は接地されている。
【0019】
図2は本実施例において検査対象とする配線パターン及び検査装置における前記配線パターンの周辺部分を示す断面図である。櫛形配線パターン1及び2(図2中には不表示)は絶縁膜10上に形成され、絶縁膜10は基板11上に形成されている。更に、基板11はステージ13上に搭載されている。ステージ13は、基板11を位置精度0.5μm以下で1mm以上移動させるための装置である。また、櫛形配線パターン1及び2の近傍には、櫛形配線パターン1及び2の表面を走査し、櫛形配線パターン1及び2の表面電位及び表面形状を測定するための走査型表面電位顕微鏡の走査プローブ9が設けられている。
【0020】
次に、本実施例の検査方法について説明する。先ず、複数の櫛形配線パターンについて、通常の電気的導通試験、即ちパッド間に直流電圧を印加して流れる電流の大きさからショート箇所の有無を判断する試験を行い、ショート欠陥を有する櫛形配線パターンを見つける。本実施例においては、例えば、絶縁膜10の厚さは0.5μmとし、櫛形配線パターン1及び2をAl配線により形成し、その大きさを1mm角とする。また、櫛形配線パターン1及び2のAl配線部分の幅及びAl配線部分の間に形成される隙間の幅を0.3μmとする。
【0021】
その後、ショート箇所を有する櫛形配線パターン1及び2をステージ13上に載置する。そして、櫛形配線パターン1及び2のパッドにプローブ3及び4を接続し、プローブ3とプローブ4との間に0.2Vの直流電圧を印加しながら、走査プローブ9により櫛形配線パターン1及び2上を走査し電位分布を測定する。このとき走査する位置を、図1の走査線6乃至8により示す。先ず、櫛形配線パターン1及び2の中央に位置する走査線6に沿って電位測定を行い、電位が周囲の配線と異なる配線を探す。図3は、走査線6に沿って走査したときの電位の変化を示す図である。図3において、電位20及び21は周囲の配線の電位と異なっており、これらの配線間でショートが発生していることがわかる。
【0022】
次に、走査線7に沿って、これらの配線のみを一定の間隔毎に走査し、電位を測定する。走査線7の間隔は例えば50μmとする。ここで、電位の変化からショート箇所を絞り込む。図4は、走査線7に沿って走査したときの各配線の電位を示す図である。位置Cにおいて電位が大きく変化しており、位置Cの近傍でショートが発生していることがわかる。
【0023】
次に、位置Cの近傍を走査線8に沿って走査し、電位の変化からショート箇所を特定する。図5は、走査線8に沿って走査したときの電位の変化を示す図である。図5の位置22において変極点が認められ、位置22の右側では電位の変化が小さくなっている。この電位変化が小さくなる位置22が配線間のショート箇所である。その後、このショート箇所付近を原子間力顕微鏡により測定して、ショート欠陥の形状を検出する。
【0024】
このように本実施例によれば、形状が実際の製品に極めて近い配線パターンにおいて、ショート箇所を高精度で特定することができる。また、簡単な1マスクの櫛形の検査パターンにより欠陥箇所を特定できる。更に、大気圧中で検査できるため、検査方法及び検査装置が簡便になり、効率よくショート箇所の検査を行うことが可能である。
【0025】
なお、本実施例においては、走査型表面電位顕微鏡として走査ケルビンプローブ顕微鏡を使用したが、表面走査トンネル電位計又はその他の測定装置を使用してもよい。
【0026】
次に、本発明の第2実施例について説明する。本実施例は、櫛形の配線パターンにおけるショート箇所を走査型温度顕微鏡により特定する検査方法及び検査装置である。
【0027】
本実施例で使用する検査装置は、検査対象とする配線パターンに直流電圧を印加するための電源、この配線パターンの温度分布を測定するための走査型温度顕微鏡及び前記配線パターンが印刷されている基板を移動させるためのステージを有する。
【0028】
本実施例において検査対象とする配線パターン及び検査装置における前記配線パターンの周辺部分は、第1実施例において使用したものと同じである。図1に示すように、検査対象とする櫛形配線パターン1及び2が絶縁膜10上に形成されている。ここで、通常、櫛形配線パターン1は櫛形配線パターン2に接続されていないが、ショート欠陥が発生すると、その欠陥部位で櫛形配線パターン1は櫛形配線パターン2に接続される。櫛形配線パターン1はプローブ3に接続され、櫛形配線パターン2はプローブ4に接続されている。プローブ3及び4は櫛形配線パターン1及び2に直流電圧を印加するためのものであり、プローブ3は電源(図1中には不表示)に接続され、プローブ4は接地されている。
【0029】
図6は、本実施例において検査対象とする配線パターン及び検査装置における前記配線パターンの周辺部分を示す断面図である。櫛形配線パターン1及び2(図6中には不表示)は絶縁膜10上に形成され、絶縁膜10は基板11上に形成されている。更に、基板11はステージ13上に搭載されている。ステージ13は、基板11を位置精度0.5μm以下で1mm以上移動させるための装置である。また、櫛形配線パターン1及び2の近傍には、櫛形配線パターン1及び2の表面を走査し、櫛形配線パターン1及び2の表面温度及び表面形状を測定するための走査型表面温度顕微鏡の走査プローブ12が設けられている。
【0030】
次に、本実施例の検査方法について説明する。先ず、複数の櫛形配線パターンについて、通常の電気的導通試験、即ちパッド間に直流電圧を印加して流れる電流の大きさからショート箇所の有無を判断する試験を行い、ショート欠陥を有する櫛形配線パターンを見つける。本実施例においては、例えば、絶縁膜10の厚さは0.5μmとし、櫛形配線パターン1及び2をAl配線により形成し、その大きさを1mm角とする。また、櫛形配線パターン1及び2のAl配線部分の幅及びAl配線部分の間に形成される隙間の幅を0.3μmとする。
【0031】
その後、ショート箇所を有する櫛形配線パターン1及び2をステージ13上に載置する。そして、櫛形配線パターン1及び2のパッドにプローブ3及び4を接続し、プローブ3とプローブ4との間に0.2Vの直流電圧を印加しながら、走査プローブ12により櫛形配線パターン1及び2上を走査し温度分布を測定する。このとき走査する位置を、図1の走査線6乃至8により示す。先ず、櫛形配線パターン1及び2の中央に位置する走査線6に沿って温度測定を行い、温度が周囲の配線と異なる配線を探す。図7は、走査線6に沿って走査したときの温度の変化を示す図である。図7において、温度30及び31は周囲の配線の温度と異なっており、これらの配線間でショートが発生していることがわかる。
【0032】
次に、走査線7に沿って、これらの配線のみを一定の間隔毎に走査し、温度を測定する。走査線7の間隔は例えば50μmとする。ここで、温度の変化からショート箇所を絞り込む。図8は、走査線7に沿って走査したときの各配線の温度を示す図である。位置Bと位置Cとの間で、各櫛形配線パターンの温度変化の傾向が変わっていることがわかる。
【0033】
次に、位置B及びCの近傍を走査線8に沿って走査し、温度の変化からショート箇所を特定する。図9は、位置B及びCの近傍の温度分布を示した図である。図9において、黒点密度が高い部分は相対的に高温である部分、黒点密度が低い部分は相対的に低温である部分を示している。図9よりショート箇所を識別することができる。その後、このショート箇所付近を原子間力顕微鏡により測定して、ショート欠陥の形状を検出する。
【0034】
このように本実施例によれば、配線パターンの温度分布を測定することにより、第1実施例と同様に、製品に極めて類似している配線パターンにおいて、ショート箇所の特定を高精度で行なうことができる。また、大気圧中で検査できるため検査方法及び検査装置が簡便になり、効率よくショート箇所の検査を行うことが可能である。更に、第1実施例と比較して、配線下の絶縁膜のチャージアップによる影響を受けにくいという利点がある。
【0035】
【発明の効果】
以上詳述したように、本発明によれば、半導体デバイスの配線における電位分布又は温度分布を測定することにより、大気中で正確にショート箇所を特定することができる。また、本発明の検査方法及び検査装置は、検査対象とする半導体デバイスに新たな配線及び導電性テープ等を設ける必要がないため、半導体デバイスを汚すことなく短時間で効率よく半導体デバイスのショート欠陥検査を行うことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例における検査装置の検査部分及び検査対象とする配線パターンを示す平面図である。
【図2】この第1実施例における検査装置の検査部分及び検査対象とする櫛形配線パターンを示す断面図である。
【図3】第1実施例において走査線6に沿って走査したときの各配線の電位を示す図である。
【図4】第1実施例において走査線7に沿って走査したときの各配線の電位を示す図である。
【図5】第1実施例において走査線8に沿って走査したときの電位の変化を示す図である。
【図6】本発明の第2実施例における検査装置の検査部分及び検査対象とする櫛形配線パターンを示す断面図である。
【図7】この第2実施例において走査線6に沿って走査したときの各配線の温度を示す図である。
【図8】第2実施例において走査線7に沿って走査したときの各配線の温度を示す図である。
【図9】第2実施例においてショート箇所近傍の温度分布を示す図である。
【図10】従来の薄膜トランジスタの欠陥検査方法を示す図である。
【図11】従来の半導体デバイスの欠陥検査方法を示す図である。
【符号の説明】
1、2;櫛形配線パターン
3,4;プローブ
5;ショート箇所
6,7,8;走査線
9;走査プローブ
10;絶縁膜
11;基板
12;走査プローブ
13;ステージ
20、21;ショート配線の電位
22;ショート欠陥の位置
23;櫛形配線パターン1における配線の電位
24;櫛形配線パターン2における配線の電位
30、31;ショート配線の温度
33;櫛形配線パターン1における配線の温度
34;櫛形配線パターン2における配線の温度
101、104;スイッチ
102、105;アース線
103、109;導電性テープ
107;ゲート線
108;ソース線
201;パッド
202;配線
203;アース線
Claims (7)
- 第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの配線ショート箇所を特定する検査方法において、
前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加工程と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って電位分布を測定し、電位が周囲の配線と異なり、配線間でショートが発生している配線を特定する第1の特定工程と、
前記第1の特定工程によって特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に、当該ショートが発生している配線間の電位を測定し、当該配線間の電位の変化に基づいて前記配線ショート箇所の近傍の位置を特定する第2の特定工程と、
前記第2の特定工程によって特定された前記配線ショート箇所の近傍の位置を含む所定の範囲について、前記第2の方向に沿って前記第1の特定工程によって特定されたショートが発生している配線のいずれか一方の電位分布を測定し、当該ショートが発生している配線のいずれか一方の電位の変化に基づいて前記配線ショート箇所を特定する第3の特定工程と、
を備えることを特徴とする配線ショート箇所の検査方法。 - 第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの配線ショート箇所を特定する検査方法において、
前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加工程と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って温度分布を測定し、温度が周囲の配線と異なり、配線間でショートが発生している配線を特定する第1の特定工程と、
前記第1の特定工程によって特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に、当該ショートが発生している各配線の温度分布を測定し、直前に測定された第1の位置に比べて温度変化の傾向が変化する第2の位置を特定する第2の特定工程と、
前記第1の位置と前記第2の位置とを含む所定の範囲について、前記第2の方向に沿って前記第1の特定工程によって特定されたショートが発生している配線のいずれか一方の温度分布を測定し、当該ショートが発生している配線のいずれか一方の温度の変化に基づいて前記配線ショート箇所を特定する第3の特定工程と、
を備えることを特徴とする配線ショート箇所の検査方法。 - 前記第3の特定工程により特定された配線ショート箇所の形状を原子間力顕微鏡により測定する形状測定工程を備えることを特徴とする請求項1又は2に記載の配線ショート箇所の検査方法。
- 第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加手段と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って電位分布を測定して電位が周囲の配線と異なり、配線間でショートが発生している配線を特定し、当該特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に当該特定されたショートが発生している配線間の電位を測定して当該配線間の電位の変化に基づいて前記配線ショート箇所の近傍の位置を特定し、当該特定された前記配線ショート箇所の近傍の位置を含む所定の範囲について、前記第2の方向に沿って前記特定されたショートが発生している配線のいずれか一方の電位分布を測定して当該ショートが発生している配線のいずれか一方の電位の変化に基づいて前記配線ショート箇所を特定する特定手段と、
を備えることを特徴とする配線ショート箇所の検査装置。 - 前記特定手段が、走査型表面電位顕微鏡を含み、該走査型表面電位顕微鏡により電位分布を測定することを特徴とする請求項4に記載の配線ショート箇所の検査装置。
- 第1の櫛型配線の歯の部分である複数の配線と第2の櫛型配線の歯の部分である複数の配線が互い違いに平行に配置されている半導体デバイスの前記第1の櫛型配線と前記第2の櫛型配線との間に直流電圧を印加する電圧印加手段と、
前記第1の櫛型配線の歯の部分である複数の配線と前記第2の櫛型配線の歯の部分である複数の配線とに直交する第1の方向に沿って温度分布を測定して温度が周囲の配線と異なり、配線間でショートが発生している配線を特定し、当該特定されたショートが発生している配線に平行な第2の方向に所定の間隔毎に当該ショートが発生している各配線の温度分布を測定して直前に測定された第1の位置に比べて温度変化の傾向が変化する第2の位置を特定し、前記第1の位置と前記第2の位置とを含む所定の範囲について前記第2の方向に沿って前記特定されたショートが発生している配線のいずれか一方の温度分布を測定して前記特定されたショートが発生している配線のいずれか一方の温度の変化に基づいて前記配線ショート箇所を特定する特定手段と、
を備えることを特徴とする配線ショート箇所の検査装置。 - 前記特定手段により特定された配線ショート箇所の形状を原子間力顕微鏡により測定する形状測定手段を備えることを特徴とする請求項4乃至6のいずれか1項に記載の配線ショート箇所の検査装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139128A JP4290316B2 (ja) | 2000-05-11 | 2000-05-11 | 配線ショート箇所の検査方法及び検査装置 |
US09/852,177 US6563321B2 (en) | 2000-05-11 | 2001-05-10 | Method and apparatus for detecting line-shorts by potential and temperature distribution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139128A JP4290316B2 (ja) | 2000-05-11 | 2000-05-11 | 配線ショート箇所の検査方法及び検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001318127A JP2001318127A (ja) | 2001-11-16 |
JP4290316B2 true JP4290316B2 (ja) | 2009-07-01 |
Family
ID=18646629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139128A Expired - Fee Related JP4290316B2 (ja) | 2000-05-11 | 2000-05-11 | 配線ショート箇所の検査方法及び検査装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6563321B2 (ja) |
JP (1) | JP4290316B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8209586B2 (en) | 2004-09-15 | 2012-06-26 | Nokia Corporation | Burst transmission in a digital broadcasting network |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002357527A (ja) * | 2001-05-31 | 2002-12-13 | Seiko Instruments Inc | 欠陥検査・評価複合方法、欠陥検査・評価複合システム及び欠陥検査・評価複合プログラム |
US7456636B2 (en) * | 2006-03-29 | 2008-11-25 | International Business Machines Corporation | Test structures and method of defect detection using voltage contrast inspection |
JP2009121894A (ja) * | 2007-11-14 | 2009-06-04 | Fujitsu Ltd | 導電体パターンの欠陥検査方法及び欠陥検査装置 |
JP4945503B2 (ja) * | 2008-04-15 | 2012-06-06 | 株式会社日立製作所 | プローブ顕微鏡及び絶縁不良の検査装置,絶縁不良検査方法 |
US9159646B2 (en) * | 2012-12-13 | 2015-10-13 | Intel Corporation | Apparatus and method to monitor die edge defects |
PT106994A (pt) | 2013-06-09 | 2014-12-09 | Active Space Technologies Actividades Aeroespaciais Lda | Método e sistema de monitorização de envelhecimento de cablagens eléctricas |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04314032A (ja) | 1991-04-12 | 1992-11-05 | Seiko Instr Inc | 薄膜トランジスタの欠陥検査方法 |
US5463322A (en) * | 1993-12-03 | 1995-10-31 | General Electric Company | Method of locating common electrode shorts in an imager assembly |
US5466935A (en) * | 1995-01-20 | 1995-11-14 | Quesant Instrument Corporation | Programmable, scanned-probe microscope system and method |
JP3528363B2 (ja) * | 1995-10-13 | 2004-05-17 | ヤマハ株式会社 | 試験用半導体装置の評価方法 |
EP0769799B1 (en) * | 1995-10-19 | 2010-02-17 | Hitachi, Ltd. | Scanning electron microscope |
JPH09320505A (ja) * | 1996-03-29 | 1997-12-12 | Hitachi Ltd | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン |
US6200022B1 (en) * | 1997-04-21 | 2001-03-13 | Ta Instruments, Inc. | Method and apparatus for localized dynamic mechano-thermal analysis with scanning probe microscopy |
US6433561B1 (en) * | 1999-12-14 | 2002-08-13 | Kla-Tencor Corporation | Methods and apparatus for optimizing semiconductor inspection tools |
-
2000
- 2000-05-11 JP JP2000139128A patent/JP4290316B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-10 US US09/852,177 patent/US6563321B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8209586B2 (en) | 2004-09-15 | 2012-06-26 | Nokia Corporation | Burst transmission in a digital broadcasting network |
Also Published As
Publication number | Publication date |
---|---|
US20010040456A1 (en) | 2001-11-15 |
US6563321B2 (en) | 2003-05-13 |
JP2001318127A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5159752A (en) | Scanning electron microscope based parametric testing method and apparatus | |
Hamamura et al. | An advanced defect-monitoring test structure for electrical screening and defect localization | |
US11709199B2 (en) | Evaluation apparatus for semiconductor device | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
JP5002007B2 (ja) | 導体路構造体を検査するセンサ素子、導体路構造体の検査装置、導体路構造体の検査方法、および、センサ素子の製造方法 | |
WO2020003458A1 (ja) | 半導体検査装置 | |
KR20020032383A (ko) | 비파괴 검사 방법 | |
TW201704766A (zh) | 加熱粒子束以識別缺陷 | |
JP2013187510A (ja) | 半導体検査装置および半導体検査方法 | |
KR0168423B1 (ko) | 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치 | |
JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
US8593167B2 (en) | Semiconductor device test method and apparatus, and semiconductor device | |
JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
JP4090657B2 (ja) | プローブ装置 | |
US11391756B2 (en) | Probe module and probe | |
JP2000021945A (ja) | 半導体集積回路のコンタクト抵抗測定方法及び回路 | |
JPH04199651A (ja) | 半導体装置およびその製造方法 | |
JP2002026100A (ja) | 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法 | |
US9304160B1 (en) | Defect inspection apparatus, system, and method | |
JP2001305194A (ja) | 半導体装置およびそのショート欠陥箇所の検出方法 | |
US11977099B2 (en) | Method for manufacturing semiconductor device | |
JP3904418B2 (ja) | 電子デバイスの製造方法および電子デバイス用ウエハ | |
JP2008078572A (ja) | 半導体装置および半導体装置の製造方法 | |
JPS6041726Y2 (ja) | 半導体集積回路装置 | |
KR100595137B1 (ko) | Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070405 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |