CN101383273B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101383273B
CN101383273B CN200810213479.1A CN200810213479A CN101383273B CN 101383273 B CN101383273 B CN 101383273B CN 200810213479 A CN200810213479 A CN 200810213479A CN 101383273 B CN101383273 B CN 101383273B
Authority
CN
China
Prior art keywords
pattern
hard mask
mask layer
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810213479.1A
Other languages
English (en)
Other versions
CN101383273A (zh
Inventor
谷口谦介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101383273A publication Critical patent/CN101383273A/zh
Application granted granted Critical
Publication of CN101383273B publication Critical patent/CN101383273B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明为一种制造半导体器件的方法，该方法包括下列步骤：在衬底中形成器件隔离区，以将所述器件隔离区分成第一和第二扩散区；在所述衬底上形成待处理的目标膜；在待处理的膜上形成硬掩模层和第一抗蚀剂层；在第一抗蚀剂层上形成第一图案；通过利用第一图案作为掩模蚀刻所述硬掩模层；在所述硬掩模层上形成第二抗蚀剂层；在所述第二抗蚀剂层上形成包括第一间隔的第二图案，以隔离第一图案；通过利用形成在第二抗蚀剂层上的第二图案作为掩模进行尺寸转换蚀刻，在所述硬掩模层上形成包括由第一间隔缩减的第二间隔的第三图案；以及通过利用形成在所述硬掩模层上的第三图案蚀刻待处理的膜。

Description

制造半导体器件的方法
本申请基于日本专利申请No.2007-232629，其内容作为参考并入本文中。
技术领域
本发明涉及一种制造半导体器件的方法。更具体地，本发明涉及一种制造高集成度半导体器件的方法，且涉及通过利用尺寸控制技术分离诸如晶体管的器件中的互连图案的精细图案形成方法。
背景技术
近年来，不断倾向于制造越来越精细且越来越集成的半导体器件。这种按比例缩小的趋势导致安装在LSI电路上的MOS晶体管中的更短的栅长度以及相互邻近布线的更短的距离和更小的间距。同样，还对于如安装在LSI电路上的SRAM的存储单元，要求通过增加堆积密度来减小位成本。因此，使用分辨率增强技术(RET)，如可选的相移掩模(例如Levenson相移掩模)技术来满足对尺寸减小的要求。然而，半导体器件尺寸减小要求的变化快于光刻分辨率的提高。因此，代替光刻中的分辨率提高，实际使用通过各向同性干蚀刻图案化的光致抗蚀剂(例如，对于以线和间隔布置的栅电极)减小光致抗蚀剂图案尺寸的抗蚀剂修整工艺来制造低于当前光刻的分辨率极限之下的精细图案。日本专利待审公布No.2004-103999公开了一种通过形成第一图案，然后形成精细间隔图案以通过曝光和显影成为第二图案，形成用于LSI电路的精细图案的技术。另一方面，日本专利待审公布No.2005-166884利用间隔控制膜和用来形成优于光刻分辨率技术达到的间隔的精细间隔的抗蚀剂掩模，在待处理的膜上进行处理。
日本专利待审公布No.2006-41364公开了一种形成布线的方法，其中抗反射涂膜用由CHF3、CF4和O2组成的气体蚀刻。该文献详细说明了用CHF3:O2＝1:1至9:1的蚀刻气体对抗反射涂膜的蚀刻能够在不改变图案尺寸的情况下蚀刻。
日本专利待审公布No.2006-156657公开了一种通过在光刻分辨率内在导电膜上形成第一图案，然后通过干蚀刻修整该第一图案，形成低于光刻分辨率极限的精细图案的技术。(图9)
日本专利待审公布No.2002-198362和日本专利待审公布No.2002-141336公开了一种通过利用O2(蚀刻剂)和例如CH2F2或CHF3的增强沉积的添加气体的混合气体形成接触孔的方法。在该文献中，描述了调节CH2F2气体流来控制接触孔的直径。
然而，本发明人发现了下面描述的问题。当通过分开第一图案与第二图案形成布线图案的场合发生第二图案中的偏移时，由于在布线图案和连接到该布线图案的其上或下导电层之间需要重叠的部分中发生偏移，所以不能获得半导体器件的所希望的性质。
发明内容
一方面，本发明包括一种制造半导体器件的方法，该方法包括下列步骤：在衬底中形成器件隔离区，以将扩散区分成第一和第二区域；在衬底上形成待处理的膜；在待处理的膜上形成硬掩模层和第一抗蚀剂层；在第一抗蚀剂层上形成第一图案；通过利用第一图案作为掩模蚀刻该硬掩模层；在该硬掩模层上形成第二抗蚀剂层；在第二抗蚀剂层上形成包括第一间隔(以分开第一图案)的第二图案；通过利用形成在第二抗蚀剂层上的第二图案作为掩模进行尺寸转换蚀刻，在该硬掩模层上形成包括由第一间隔缩减的第二间隔的第三图案；以及通过利用形成在硬掩模层上的第三图案蚀刻待处理的膜。
另一方面，本发明包括一种制造半导体器件的方法，该方法包括下列步骤：在衬底上形成待处理的膜；在待处理的膜上形成硬掩模层和第一抗蚀剂层；在第一抗蚀剂层上形成第一图案；通过利用第一图案作为掩模蚀刻该硬掩模层；在该硬掩模层上形成第二抗蚀剂层；在第二抗蚀剂层上形成包括第一间隔(以分开第一图案)的第二图案；通过利用形成在第二抗蚀剂层上的第二图案作为掩模进行尺寸转换蚀刻，在该硬掩模层上形成包括由第一间隔缩减的第二间隔的第三图案；通过利用形成在硬掩模层上的第三图案蚀刻待处理的膜，以形成第一布线图案和第二布线图案；在待处理的膜上形成层间绝缘膜；以及形成分别使第一布线图案和第二布线图案连接该层间膜的第一和第二接触孔。
附图说明
结合附图，由下面的说明，本发明的上述和其它目的、优点和特征将变得更明显，其中：
图1(A)至1(D)是示出根据本发明实施方案的制造半导体器件的方法的剖视图；
图2示出了本发明第二实施方案的工艺流程；
图3(A)至3(C)是示出根据本发明实施方案的制造半导体器件的方法的剖视图；
图4(A)至4(C)是示出根据本发明实施方案的制造半导体器件的方法的俯视图；
图5(A)至5(C)是示出根据本发明实施方案的制造半导体器件的方法的剖视图；
图6(A)至6(C)是示出根据本发明实施方案的制造半导体器件的方法的俯视图；
图7(A)至7(C)是示出根据本发明实施方案的制造半导体器件的方法的俯视图；
图8是示出SRAM对电极之间的尺寸和修整曝光中焦点的深度(DOF)之间关系的曲线图；
图9(A)和图9(B)是示出制造常规半导体器件的方法的俯视图；
图10(A)和图10(B)是示出制造常规半导体器件的方法的剖视图；
图11是示出尺寸转换差(size conversion difference)(由抗蚀剂图案成为蚀刻硬掩模的尺寸改变)和蚀刻气体流速之间关系的曲线图；
图12是示出硬掩模层的膜厚度和尺寸转换差之间关系的曲线图；
图13是本发明第三实施方案的工艺流程图；
图14(A1)、(A2)、(B1)、(B2)、(C1)和(C2)示出了本发明第三实施方案的制造半导体器件方法的说明图解；
图15(A)是示出图14(B2)的图和剖视图；和
图15(B)是示出图14(C2)的图和剖视图。
具体实施方式
参考附图和说明性实施方案，将说明根据本发明的制造半导体器件的方法的优选实施方案。这里，相同的附图标记表示相同的元件，以省略对附图的重复描述。本领域的技术人员将认识到，利用本发明的教导可以完成许多可选的实施方案，且本发明并不限于以说明为目的而示出的实施方案。
(第一实施方案)
图1是示出根据本发明的制造半导体器件的方法的实施方案的剖视图。
本实施方案的制造半导体器件的方法包括：通过利用包括第一图案的抗蚀剂70a处理衬底50上的掩模层10来获得第二图案(图1(A)至1(C))，和通过利用处理成第二图案的掩模层10a作为掩模蚀刻形成在衬底50上的布线层40(图1(D))。这里，处理第二图案的间隔宽度c，使得比第一图案的间隔宽度窄。
下面将说明本实施方案中的制造半导体器件的方法中的各个步骤。
首先，如图1(A)所示，以预定间距形成扩散区80。在扩散区80之间形成器件隔离(STI)区(氧化膜)55的衬底50上形成栅绝缘膜45。接下来，在该栅绝缘膜45上形成多晶硅膜40作为布线层。接下来，在该多晶硅膜40上按顺序形成第一硬掩模层30、第二硬掩模层20和第三硬掩模层10。接下来，在第三硬掩模层10上形成抗反射涂(ARC)膜60。接下来，施加和沉积抗蚀剂(例如，ArF抗蚀剂)70。接下来，将该抗蚀剂暴露于ArF光，并通过利用包括第一图案的光掩模(在图中未示出)显影。由此，如图1(B)所示，形成了包括第一图案的抗蚀剂70a。在形成包括该第一图案的抗蚀剂70a的单元期间，移除了在抗蚀剂70中直接在多晶硅膜40中待移除的部分上方的区域，以提供宽度b。
例如，可以使用SiOC、SiO2、SiON、SiN、SiC、SiOF或SiCN作为第一、第二和第三硬掩模层30、20和10。
接下来，如图1(C)所示，通过利用抗蚀剂70a作为转移第一图案的掩模，蚀刻抗反射涂膜60和第三硬掩模层10。由此，暴露了第二硬掩模层20，并且形成了包括第二图案的第三硬掩模层10a。这里，蚀刻第三硬掩模层10a，以获得比抗蚀剂70a的间隔宽度b窄的间隔宽度c。
可用于蚀刻的蚀刻气体包括由CxHyFz(x＝1至5，y＝0至3，z＝1至8)表示的碳氟化合物气体或它的混合物。优选CHF3或CH2F2，或者它们的混合气体用作这种碳氟化合物气体。除了这种碳氟化合物气体之外，可以使用选自He、Ar、O2、N2和CF4的组的一种或多种气体。
接下来，如图1(D)所示，掩蔽包括第二图案的第三硬掩模层10a，以便蚀刻剩余的抗蚀剂70a、剩余的抗反射涂膜60a、第二硬掩模层20、第一硬掩模层30和布线层40。由此，暴露了栅绝缘膜45，并且形成了具有间隔宽度d的布线层40a。间隔宽度d大约等于间隔宽度c。将该布线层的间隔宽度d处理成小于间隔宽度b，使得布线突出尺寸变为a1。由此，可以充分确保布线端部和扩散区之间的距离。
这里，将比较本实施方案的制造方法与现有技术的制造方法。图10(A)和10(B)是示出现有技术的蚀刻步骤的剖视图。在现有技术中，用具有间隔宽度e的抗蚀剂70a作为掩模，进行蚀刻。在形成第三硬掩模层10a的时候，待获得的第三硬掩模层10a的间隔宽度将为e(图10(A))。因而，用该第三硬掩模层10a作为掩模蚀刻该布线层40，然后形成包括大约等于e的间隔宽度f的布线层40a(图10(B))。在那种情况下，不能充分确保布线突出尺寸a2。
另一方面，本发明可以使布线层40a的间隔宽度d比抗蚀剂70a的间隔宽度b窄(图1)。由此，可以进行具有比抗蚀剂图案更精细的图案的布线隔离。
(第二实施方案)
对于本实施方案，将用图1中示出的制造半导体器件的方法说明制造单元的方法。在本实施方案中，将描述通过在图1(A)中示出的扩散区80之间的距离为200nm的电路中，对布线层进行修整蚀刻而引起布线层进行布线隔离，形成SRAM对栅电极的情形。
图2示出了本实施方案的制造半导体器件的方法的工艺流程。另外，图3和图5是示出这些步骤流程的剖视图，其中图4是对应于图3的俯视图，图6是对应于图5的俯视图。这里，剖视图是随着截取位置显著不同的。因此，例如，把图3理解为衬底X方向上的剖视图，图5是Y方向的剖视图。另外，为了说明，图3(C)(图4(C))和图5(A)(图6(A))是具有不同截面的同一步骤的图。沿着线A-A’的剖视图对应于图5(A)。
图7(A)至7(C)分别是图1(B)至1(D)或图5(A)至5(C)的俯视图，并且对应于图6(A)至6(C)。为了说明，在图7中，示出了扩散区域层80、硬掩模层10、第二图案70的开口100、形成在待处理的膜上的第三图案40a。
参考包括剖视图和俯视图的图3至图7，根据图2，将说明处理待处理的膜的方法。在衬底中，形成器件隔离55，并将扩散区80分成第一扩散区和第二扩散区(80)(步骤1)。在该衬底上形成栅绝缘膜45之后，形成待处理的膜40(步骤2)，以便形成由单层或多层组成的硬掩模层(例如，10、20和30)(步骤3)以形成第一抗蚀剂层(步骤4)。不但抗蚀剂层70而且抗反射涂膜60可以用于第一抗蚀剂层。在那种情况下，在第一抗蚀剂层中形成第一图案(图3(A)中的70C：步骤5)，将获得图4(A)中示出的俯视图。通过利用该第一图案70C蚀刻硬掩模层10。由此，在硬掩模层10中形成第一图案10b(图3(B)中的步骤6)。图4(B)示出了该俯视图。
随后，在上面形成了第一图案的硬掩模层10上形成第二抗蚀剂层。同第一抗蚀剂层一样，第二抗蚀剂层也是通过利用抗蚀剂层70和抗反射涂膜60形成的(步骤7)。在该第二抗蚀剂层上，在如图4(C)(同样图6(A))示出的俯视图中，在该抗蚀剂膜70上形成第二图案70a(步骤8)。第二图案70a是包括分开第一图案的第一间隔b的图案。对于该第二图案70a，在后面要说明的条件下进行尺寸转换修整蚀刻。由此，在该硬掩模层10上形成第三图案10a(图5(B)中的步骤9)。图6(B)是形成第三图案10a和移除第二抗蚀剂层之后的俯视图。也就是说，根据步骤1至步骤9，在待处理的膜上形成由硬掩模层10制成的第三图案10a的状态。第三图案10a是在第一图案10b上由第二图案70c形成的包括第二间隔c的图案。通过利用第二图案70c的尺寸转换蚀刻，该第二间隔c形成为比第一间隔b窄。
通过利用第三图案10a处理待处理的膜40，在待处理的膜40上形成第三图案40a(图5(C))(步骤10)。这里，第二间隔c将转换成第三间隔d；理想地，希望第二间隔c与第三间隔d宽度相同。然而，在蚀刻待处理的膜期间，该宽度偶尔会变宽。图6(C)是图5(C)的俯视图，示出了由待处理的膜40和栅绝缘膜45形成的第三图案40a和其下层中的扩散区80。通过上述利用尺寸转换蚀刻的制造方法，为了进行后面要说明的尺寸转换，通过尺寸转换蚀刻，在扩散区之间的器件隔离区内形成第二间隔c，而没有在扩散区80上蔓延。
在本实施方案中，使用半导体衬底，并且使用多晶硅膜40作为布线层；使用无定形碳膜作为第一硬掩模层30；使用Si膜作为第二硬掩模层20；使用SiOC膜(25nm)作为第三硬掩模层10；且抗反射涂膜60的膜厚度为65nm。在该抗反射涂膜60上形成抗蚀剂70；该抗蚀剂70进行修整曝光和显影。由此，形成了间隔宽度b为120nm的第二开口100(图5(A)和图7(A))。接下来，利用ICP型蚀刻设备，在CHF3流速：75sccm/He流速：75sccm的条件下，抗反射涂膜60和SiOC膜10进行修整蚀刻。然后可以处理该SiOC膜10，以获得104nm的间隔宽度c(图5(B)和图7(B))。用由此形成的SiOC膜10a作为掩模蚀刻多晶硅膜40，形成了具有106nm间隔宽度d的布线层40a，作为SRAM对栅电极(图5(C)和图7(C))。另外，栅电极端部离扩散区80的突出尺寸将变为47nm。
然而，在实际的制造步骤中，修整曝光位置、修整曝光尺寸和扩散区的位置在晶片内和/或晶片之间变化。因此，必须考虑下面的四个可变因素。
(1)扩散区80和修整曝光位置之间的偏移：对于两侧最大50nm(对于一侧最大25nm)。
(2)扩散区80的晶片内+晶片与晶片的实际尺寸离差(disperion)：15nm(对于一侧最大7.5nm)。
(3)修整曝光尺寸b的晶片内+晶片与晶片的实际尺寸离差：15nm(对于一侧最大7.5nm)。
(4)布线层40修整蚀刻之后尺寸d的晶片内+晶片与晶片的实际尺寸离差：15nm(对于一侧最大7.5nm)。
上述的数值举例说明了本实施方案。那些数值是根据设计规则和产品适当设定的。
上述的所有离差(1)至(4)同时出现是不切实际的。因此，考虑到离散的平方和，应该考虑28nm的离差能够发生在栅电极40a位置和扩散区80位置的一侧上。例如，当在修整曝光尺寸b为120nm的情况下进行没有任何尺寸转换差的修整蚀刻时，修整蚀刻后SRAM对栅电极之间的距离d也将变为近似120nm。考虑到对于一侧28nm的离差，对于扩散区80之间200nm的距离，由扩散区80突出的栅电极40a的末端的尺寸a1将变为11nm。
而且，考虑为了减少位成本、上述的SRAM存储单元缩减到90％的情形，扩散区80之间的距离缩减到180nm。由扩散区80突出的栅电极40a的末端的尺寸a1将变为仅仅1nm，包括一侧28nm的离差部分，使得将损失用于制造的几乎所有边界。而且，在出现栅电极40a的末端部分蔓延在扩散区80的位置的情况下，晶体管就丧失了其功能，使得SRAM电路不能再工作。
因此，需要使抗蚀剂70a的修整曝光尺寸b很小。然而，如图8所示，使修整曝光尺寸b小以使得SRAM对电极之间的尺寸d小的强度(intension)会引起使DOF小的问题。根据图8的曲线图，在制造需要DOF不小于0.2μm的情形下，要求修整曝光尺寸不小于最小120nm。规定该修整曝光尺寸以曝光设备的分辨率为基础，因此会导致更大的尺寸。
因此，进行尺寸转换修整蚀刻，使第三硬掩模层的修整曝光尺寸d小于抗蚀剂的修整曝光尺寸b，以用该第三硬掩模层作为掩模进行蚀刻。由此，对于120nm的修整曝光尺寸b，可以使SRAM对栅电极40a之间的尺寸d为106nm。另外，从扩散区80突出的SRAM对栅电极40a的末端部分的尺寸a1可以是8nm。
图11是示出尺寸转换差和蚀刻气体CHF3和He的流速之间关系的曲线图，该尺寸转换差是修整蚀刻之后的抗蚀剂的修整曝光尺寸b和第三硬掩模层10a的曝光尺寸c之间的差。例如，通过将CHF3：He由75：75sccm改变到150：50sccm，尺寸转换差可以从16nm改变到22nm。因而，可以采用(take)从扩散区80突出的栅电极40a的端部的较大尺寸a1。
图12是表示在使用流速为75sccm的CHF3/流速为75sccm的He作为蚀刻气体且具有25nm和50nm膜厚度的第三硬掩模层10进行修整蚀刻的情况下的尺寸转换差(nm)的图。在修整蚀刻25nm膜厚度的硬掩模层10的情况下，尺寸转换差(b-c)可以大约为17nm。在使用50nm膜厚度的硬掩模层10的情况下，尺寸转换差(b—c)可以大约为30nm。
对于本实施方案，使用SiOC作为第三硬掩模层10。然而，也可以使用除了SiOC之外的材料，也就是，例如SiO2、SiON、SiN、SiC和SiOF、SiCN。还在使用那些材料的情况下，修整蚀刻可以和利用SiOC的情况一样。此外，在本实施方案中，使用CHF3和He的混合气体。然而，也可以使用另一种蚀刻气体。这些蚀刻气体包括CHF3或CH2F2或者它们的混合气体。除了这里的蚀刻气体之外，可以使用选自He、Ar、O2、N2和CF4的一种或多种气体。
当抗反射涂膜60和硬蚀刻层10用氟代烃(hydrofluorocarbon)***的气体如CHF3气体和CH2F2气体进行蚀刻时，证实膜状沉积物通常形成在抗反射涂膜60a和硬掩模层10a的蚀刻面一侧上。该沉积物认为是由包括由蚀刻气体提供的碳氟化合物的聚合物组成的。由此获得的沉积物用作保护硬掩模层10a的膜。随着蚀刻工艺深入地进行，继续进行精细处理以最后获得锥形的凹进部分。
由此，尺寸转换差取决于蚀刻气体的类型和流速、硬掩模层的膜厚度等。因而，通过改变那些条件，就能够获得所希望的间隔宽度。
这里，将说明设定尺寸转换的蚀刻条件的方法。作为设定的准备，例如获得了图11中示出的气体的组成比率和尺寸转换差之间的关系。另外，获得了用来隔离具有间隔b的栅极线的第二图案的曝光极限实验值。这里，对于扩散区、栅极线宽度和栅极线隔离宽度的设定值是由设计规则和产品确定的。因此，对照获得的曝光极限值和栅极线的隔离宽度，来确定需要的尺寸转换量。基于图11，由所需的尺寸转换量确定适当的气体组成比率。
如图12所述，尺寸转换差不仅可以通过气体组成比率调节，而且可以通过硬掩模膜厚度来调节。因而，预先获得了图12中的硬掩模膜厚度和尺寸转换差的数据。由此，也可以根据图12，由所需的尺寸转换量确定硬掩模的适当膜厚度。在图12中示出了硬掩模膜厚度和尺寸转换差之间的关系。而且，还在改变抗反射涂膜的膜厚度的情况下，可获得同样的关系。也就是说，该关系是：随着作为第二抗蚀剂层包括的抗反射涂膜的膜厚度越来越大，尺寸转换差变得越大。
(第三实施方案)
在本实施方案中，将说明向栅极线90的接触孔形成区110应用尺寸转换蚀刻的方法。根据栅极线90的宽度和接触孔120的尺寸，该接触形成区110形成为与需要对应的衬垫(pad)。对于本实施方案，在衬底50上提供栅极线90和接触衬垫110，如图14所示。在接触衬垫110上提供接触孔120。存在SiN层间膜和SiO2层间膜，以覆盖那些接触衬垫110和接触孔120。还对于本实施方案，与第一实施方案一样，通过利用硬掩模层、抗反射涂膜和抗蚀剂，进行修整蚀刻。
图13示出了本实施方案的制造半导体器件的方法的流程图。在该衬底上形成了用来形成下布线例如栅极线的待处理的膜。与第一实施方案一样，通过利用形成在该膜上的第一抗蚀剂层上形成的第一图案作为掩模，在该硬掩模层上形成第一图案(步骤21至25)。在第二抗蚀剂层上形成包括用来隔离第一布线和第二布线的第一间隔的第二图案(开口100)(步骤26和27)。通过利用该第二图案(开口100)作为掩模进行尺寸转换修整蚀刻，以在硬掩模层上形成第三图案。在第三图案中，该尺寸转换蚀刻将形成第二间隔，其是由第二图案(开口100)的第一间隔缩减的(步骤28)。待处理的膜通过利用已经形成第三图案的硬掩模进行进一步蚀刻。第三图案形成在待处理的膜上，并且形成第一布线91和第二布线92(步骤29)。
随后，形成用于栅极线的侧壁(步骤31)，并形成层间绝缘膜(步骤32)。在步骤31和步骤32之间，例如适当地执行用来形成晶体管的离子注入。连接至由包括第二间隔的掩模隔离的第一布线和第二布线的接触孔是开口的，用金属膜掩埋并连接到上层布线。(步骤33)如上所述，执行尺寸转换修整蚀刻。由此，在形成接触孔的情况下对准边缘(alignment margin)增加，由此能够抑制接触电阻的增加。
图14(A1)是示出理想状态下的修整曝光的图。这里，栅极线90的间距是300nm。修整曝光图案开口100是矩形的，并且位于接触衬垫110的中心。如图14(A1)所示，在接触孔120的直径为90nm的情况下；该间距是300μm；修整曝光图案开口100的短轴尺寸是140nm，修整曝光图案开口100的端部和接触孔120的端部之间的距离是35nm。
然而，在实际的修整曝光中，如图14(A2)所示，修整曝光图案开口100是椭圆形的。图14(A2)是示出图14(A1)中的修整曝光图案开口100为椭圆的情况的图。而且，实际上，存在修整曝光图案开口100的偏移和各个部件位置的晶片内/晶片与晶片离差。因此，必须考虑下面的六个因素。
(1)接触衬垫110的修整曝光图案开口100的位置和抗蚀剂的偏移：两侧最大50nm(一侧最大25nm)
(2)接触衬垫110的修整曝光图案开口100的偏移：两侧最大50nm(一侧最大25nm)
(3)修整曝光图案开口100的晶片内+晶片与晶片离差范围：15nm(一侧最大7.5nm)
(4)抗蚀剂修整蚀刻之后尺寸的晶片内+晶片与晶片离差范围：15nm(一侧最大7.5nm)
(5)接触衬垫110的修整曝光位置的晶片内+晶片与晶片离差范围：10nm(一侧最大5nm)
(6)蚀刻接触孔120之后尺寸的晶片内+晶片与晶片离差范围：10nm(一侧最大5nm)
上述数值举例说明了本实施方案。这些数值是根据设计规则和产品适当设定的。
所有上述的离差(1)至(6)同时出现是不切实际的。因此，考虑到离差平方和，应该考虑在修整曝光开口100的位置中可能在一侧上产生38nm的离差。例如，当在修整曝光尺寸b为140nm的情况下进行没有任何尺寸转换差的蚀刻时，如图14(B1)所示，接触衬垫110仅蚀刻大约140nm，使得留下接触孔120，而不考虑离差部分。这里，在图14(B1)中，蚀刻尺寸A近似等于修整曝光尺寸b。然而，在修整曝光位置中一侧存在38nm的离差的情况下，如图14(B2)和图9(A)所示，将修整3nm的接触孔120，使得增加栅/接触电阻。
因此，使用用于处理以获得比修整曝光尺寸b小的尺寸的尺寸转换蚀刻。这里，进行修整蚀刻，以使曝光间隔宽度A为140nm以及接触衬垫110的蚀刻宽度B为120nm。在修整曝光位置100、接触孔120和接触衬垫110不存在偏移的情况下(图14(C1))，存在接触衬垫110末端和接触孔120末端之间的足够的距离。另外，如图14(C2)所示，还在存在一侧38nm的离差的情况下，存在接触衬垫110的末端和接触孔120的末端之间的距离。因而，能够抑制栅/接触电阻的增加。而且，还在接触孔120之间的距离小的情况下，能够防止由于接触垫的修整导致的栅/接触电阻的增加。
通过采用第一实施方案或第二实施方案中公开的方法，以及通过改变所使用的抗反射涂膜、硬掩模层的膜厚度和蚀刻气体，能够控制蚀刻尺寸B。
与第二实施方案一样，进行第三实施方案中设定尺寸转换蚀刻条件的方法。由设计数据获得接触孔形成区中栅极线的隔离宽度。使获得的曝光的极限值与栅极线的隔离宽度作比较，以确定需要的尺寸转换量。然后，如图11或12所示，由尺寸转换差和气体组成比率或第二抗蚀剂层的膜厚度之间的关系，确定适当的蚀刻条件。
至此，已参考附图说明了本发明的实施方案。然而，这些实施方案举例说明了本发明，并且关于多层布线中布线图案等的隔离，可以采用除了上述结构之外的各种结构。

Claims (14)

1.一种制造半导体器件的方法，该方法包括下列步骤：
在衬底中形成器件隔离区，以将扩散区分成第一和第二扩散区；
在所述衬底上形成待处理的膜；
在所述待处理的膜上形成硬掩模层和第一抗蚀剂层；
在所述第一抗蚀剂层上形成第一图案；
通过利用所述第一图案作为掩模来蚀刻所述硬掩模层；
在所述硬掩模层上形成第二抗蚀剂层；
在所述第二抗蚀剂层上形成包括第一间隔的第二图案，以隔离所述第一图案；
通过利用形成在所述第二抗蚀剂层上的所述第二图案作为掩模进行尺寸转换蚀刻，在所述硬掩模层上形成包括有从所述第一间隔缩减的第二间隔的第三图案；以及
通过利用形成在所述硬掩模层上的所述第三图案来蚀刻所述待处理的膜。
2.根据权利要求1的制造半导体器件的方法，其中，所述第二间隔形成在所述第一和第二扩散区之间的器件隔离区中。
3.根据权利要求1的制造半导体器件的方法，其中，所述第三图案是栅极图案。
4.根据权利要求1的制造半导体器件的方法，其中，在所述硬掩模层上形成抗反射涂膜。
5.根据权利要求1的制造半导体器件的方法，其中，所述硬掩模层包括选自SiOC、SiO2、SiON、SiN、SiC、SiOF和SiCN中的至少一种。
6.根据权利要求1的制造半导体器件的方法，其中，在所述硬掩模层上的尺寸转换蚀刻步骤中使用的蚀刻气体是碳氟化合物气体，所述碳氟化合物气体是选自CHF3或CH2F2中的至少一种气体。
7.根据权利要求1的制造半导体器件的方法，其中，在所述硬掩模层上的尺寸转换蚀刻步骤中使用的蚀刻气体进一步包括选自由He、Ar、O2、N2和CF4所组成的组中的至少一种。
8.一种制造半导体器件的方法，其包括下列步骤：
在衬底上形成待处理的膜；
在所述待处理的膜上形成硬掩模层和第一抗蚀剂层；
在所述第一抗蚀剂层上形成第一图案；
通过利用所述第一图案作为掩模蚀刻所述硬掩模层；
在所述硬掩模层上形成第二抗蚀剂层；
在所述第二抗蚀剂层上形成包括第一间隔的第二图案，以隔离所述第一图案；
通过利用形成在所述第二抗蚀剂层上的所述第二图案作为掩模进行尺寸转换蚀刻，在所述硬掩模层上形成包括有从所述第一间隔缩减的第二间隔的第三图案；
通过利用形成在所述硬掩模层上的所述第三图案来蚀刻所述待处理的膜，以形成第一布线图案和第二布线图案；
在所述待处理的膜上形成层间绝缘膜；以及
形成分别使所述第一布线图案和所述第二布线图案连接所述层间绝缘膜的第一和第二接触孔。
9.根据权利要求8的制造半导体器件的方法，其中，所述第三图案是栅极图案。
10.根据权利要求8的制造半导体器件的方法，其中，所述第三图案包括有在接触孔形成区中的衬垫；以及所述第二图案的第二间隔形成在所述衬垫部分中。
11.根据权利要求8的制造半导体器件的方法，其中，在所述硬掩模层上形成抗反射涂膜。
12.根据权利要求8的制造半导体器件的方法，其中，所述硬掩模层包括选自SiOC、SiO2、SiON、SiN、SiC、SiOF和SiCN中的至少一种。
13.根据权利要求8的制造半导体器件的方法，其中，在所述硬掩模层上的尺寸转换蚀刻步骤中使用的蚀刻气体是碳氟化合物气体，所述碳氟化合物气体是选自CHF3或CH2F2中的至少一种气体。
14.根据权利要求8的制造半导体器件的方法，其中，在所述硬掩模层上的尺寸转换蚀刻步骤中使用的蚀刻气体进一步包括选自由He、Ar、O2、N2和CF4所组成的组中的至少一种。
CN200810213479.1A 2007-09-07 2008-09-08 制造半导体器件的方法 Expired - Fee Related CN101383273B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-232629 2007-09-07
JP2007232629 2007-09-07
JP2007232629 2007-09-07

Publications (2)

Publication Number Publication Date
CN101383273A CN101383273A (zh) 2009-03-11
CN101383273B true CN101383273B (zh) 2012-11-07

Family

ID=40432314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810213479.1A Expired - Fee Related CN101383273B (zh) 2007-09-07 2008-09-08 制造半导体器件的方法

Country Status (4)

Country Link
US (4) US8124542B2 (zh)
JP (1) JP2009081420A (zh)
CN (1) CN101383273B (zh)
TW (1) TWI390602B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081420A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 半導体装置の製造方法
JP5703704B2 (ja) * 2010-11-12 2015-04-22 大日本印刷株式会社 反射型マスクの製造方法
US9059086B2 (en) * 2011-01-14 2015-06-16 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
US9245788B2 (en) 2012-04-11 2016-01-26 International Business Machines Corporation Non-bridging contact via structures in proximity
US8828885B2 (en) * 2013-01-04 2014-09-09 Taiwan Semiconductor Manufacturing Company Limited Photo resist trimmed line end space
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP6046757B2 (ja) * 2014-09-30 2016-12-21 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
US9627533B2 (en) 2015-02-05 2017-04-18 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
TWI688187B (zh) * 2019-01-10 2020-03-11 新唐科技股份有限公司 電壓監控系統及其方法
CN111834203B (zh) * 2019-04-22 2023-01-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113363203B (zh) * 2020-03-05 2024-07-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
JP2022116742A (ja) * 2021-01-29 2022-08-10 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198362A (ja) * 2000-11-29 2002-07-12 Samsung Electronics Co Ltd Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法
CN1645576A (zh) * 2003-12-09 2005-07-27 国际商业机器公司 在FinFET中形成翅片的后退法
JP2006041364A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 配線の形成方法及び、電子デバイスの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374948B (en) * 1998-07-28 1999-11-21 United Microelectronics Corp Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows
JP2002141336A (ja) 2000-11-01 2002-05-17 Mitsubishi Electric Corp 半導体装置の製造方法
JP4776813B2 (ja) * 2001-06-12 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3585039B2 (ja) * 2002-03-25 2004-11-04 株式会社半導体先端テクノロジーズ ホール形成方法
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
JP4171270B2 (ja) * 2002-09-12 2008-10-22 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4040515B2 (ja) * 2003-03-26 2008-01-30 株式会社東芝 マスクのセット、マスクデータ作成方法及びパターン形成方法
JP2005166884A (ja) 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7169698B2 (en) * 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
TWI249774B (en) * 2004-04-23 2006-02-21 Nanya Technology Corp Forming method of self-aligned contact for semiconductor device
JP4704015B2 (ja) 2004-11-29 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体記憶装置の製造方法
JP4652140B2 (ja) * 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP2007149768A (ja) * 2005-11-24 2007-06-14 Nec Electronics Corp 半導体装置の製造方法
US7851369B2 (en) * 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
US7544608B2 (en) * 2006-07-19 2009-06-09 International Business Machines Corporation Porous and dense hybrid interconnect structure and method of manufacture
US7544623B2 (en) * 2006-09-11 2009-06-09 United Microelectronics Corp. Method for fabricating a contact hole
JP2009081420A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198362A (ja) * 2000-11-29 2002-07-12 Samsung Electronics Co Ltd Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法
CN1645576A (zh) * 2003-12-09 2005-07-27 国际商业机器公司 在FinFET中形成翅片的后退法
JP2006041364A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 配線の形成方法及び、電子デバイスの製造方法

Also Published As

Publication number Publication date
US20120094497A1 (en) 2012-04-19
TWI390602B (zh) 2013-03-21
US20090068826A1 (en) 2009-03-12
US20120276708A1 (en) 2012-11-01
US8440575B2 (en) 2013-05-14
US8124542B2 (en) 2012-02-28
TW200933698A (en) 2009-08-01
US8202802B2 (en) 2012-06-19
CN101383273A (zh) 2009-03-11
US20120276709A1 (en) 2012-11-01
JP2009081420A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101383273B (zh) 制造半导体器件的方法
US11854820B2 (en) Spacer etching process for integrated circuit design
US9934971B2 (en) Method of forming an integrated circuit using a patterned mask layer
US6716761B2 (en) Method of forming fine patterns
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US9466486B2 (en) Method for integrated circuit patterning
US8728945B2 (en) Method for patterning sublithographic features
US7163898B2 (en) Method for manufacturing semiconductor integrated circuit structures
TWI508137B (zh) 形成目標圖案的方法
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US7687403B2 (en) Method of manufacturing flash memory device
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
US6849530B2 (en) Method for semiconductor gate line dimension reduction
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
JP2009177069A (ja) 半導体装置の製造方法
KR20090081857A (ko) 반도체 소자의 트렌치 형성 방법
US7268066B2 (en) Method for semiconductor gate line dimension reduction
KR101073127B1 (ko) 반도체소자의 게이트라인 제조 방법
KR20090001080A (ko) 반도체 소자의 미세 패턴 형성 방법
US20090311865A1 (en) Method for double patterning lithography
KR100780628B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100746617B1 (ko) 다마신 공정을 이용한 미세 패턴 형성 방법
KR100955926B1 (ko) 반도체소자의 금속배선 형성방법
KR20090102165A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20070021506A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101101

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101109

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121107

Termination date: 20140908

EXPY Termination of patent right or utility model