KR20040059981A - 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 - Google Patents
하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 Download PDFInfo
- Publication number
- KR20040059981A KR20040059981A KR1020020086489A KR20020086489A KR20040059981A KR 20040059981 A KR20040059981 A KR 20040059981A KR 1020020086489 A KR1020020086489 A KR 1020020086489A KR 20020086489 A KR20020086489 A KR 20020086489A KR 20040059981 A KR20040059981 A KR 20040059981A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- film
- conductive layer
- etching
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000206 photolithography Methods 0.000 title description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 78
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 전도층 패턴 형성시 사용되는 하드마스크의 경사 프로파일(제1,2하드마스크 상부의 첨탑 또는 라운드 현상)을 방지하기에 적합한 반도체소자의 전도층 패턴 형성방법을 제공하기 위한 것으로 이를 위해 본 발명은, 기판 상에 전도층을 형성하는 단계; 상기 전도층 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막 및 제3하드마스크용 물질막을 차례로 형성하는 단계; 상기 제3하드마스크용 절연막 상에 소정의 패턴을 형성하기 위한 ArF 노광원을 이용한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 제3하드마스크용 물질막을 식각하여 제3하드마스크를 형성하는 단계; 적어도 상기 제3하드마스크를 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 습식 세정 공정을 실시하여 상기 제3하드마스크를 제거하는 단계; 및 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막과 상기 전도층을 차레로 식각하여 전도층과 제1하드마스크 및 제2하드마스크가 적층된 상기 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법을 제공한다.
Description
본 발명은 반도체소자의 패턴 형성방법에 관한 것으로 특히, 불화아르곤 노광원을 이용한 반도체소자의 하드마스크의 상부가 평탄한 전도패턴 형성방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 패턴간의 거리가 작아지고 식각마스크 역할을 하는 포토레지스트의 증착 두께는 점점 낮아지고 있다. 이렇게 포토레지스트막의 두께가 낮아지면 높은 종횡비의 콘택홀이나 셀프 얼라인 콘택홀 형성 공정에서는 포토레지스트막이 산화막이나 임의의 막질을 식각하는데 마스크 역할을 완벽하게 수행할 수 없게 된다. 그러므로, 포토레지스트막이 마스크역할을 할 수 있게 산화막이나 임의의 막질과 포토레지스트막의 고선택비를 확보할 수 있는 하드마스크가 필요하다.
이러한 하드마스크로는 다양한 막질 예컨대, 질화막 또는 폴리실리콘막이 이용되고 있으며, 하드마스크 도입에 따라 상대적으로 포토레지스트막의 선택비 마진을 확보할 수 있을 뿐만아니라, 임계치수(Critical Dimension; 이하 CD라 함)의 손실(Loss)을 최소화함으로써 CD 바이어스(Bias)를 줄일 수 있게 되었다.
그러나, 질화막 계열의 하드마스크를 사용하는 경우 디자인 룰의 감소에 따라 그 두께가 감소하게 되었고, 이에 따라 콘택 형성 등의 공정에서 산화막 식각시 질화막에 대하여 고선택비를 확보하기 위하여 다량의 폴리머 유발 가스가 사용되는 바, 이러한 다량의 폴리머 유발 가스 사용에 따라 식각 공정의 재현성 문제와 경사(Slope)식각 단면에 기인한 콘택 면적 감소에 따른 콘택 저항 증가 등의 문제가 발생하게 되며, 폴리실리콘막을 하드마스크로 사용하는 경우 폴리머 유발 가스에 따른 문제점을 극복할 수 있다 할지라도 예컨대, 콘택홀 형성 공정 후 하드마스크로 사용된 폴리실리콘막을 제거할 때 반도체 기판을 구성하는 실리콘에 대한 선택비 확보가 어려워 제거하기가 어려우며, 특히 최근의 미세 패턴 형성시 주로 사용되는 ArF 노광원용 포토레지스트의 경우 접착(Adhesion) 문제 또한 발생하게 되고, 폴리실리콘 하드마스크 패터닝 자체도 어렵다.
한편, 비트라인 또는 워드라인의 경우는 그 자체의 수직 두께가 증가함에 따라 패터닝시 식각타겟이 증가하고 또한, 비트라인과 워드라인에 귀금속 등을 사용함에 따라 보다 식각내성이 강한 귀금속 하드마스크도 사용되고 있으며, 귀금속과 질화막을 포함하는 이중 구조의 하드마스크가 점차 사용되고 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 전도층 패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세하게 설명한다.
먼저 도 1a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(도시하지 않음) 상에 피식각층인 전도층(10)을 증착한 다음, 제1하드마스크용 질화막(11)과 제2하드마스크용 텅스텐막(12)을 차례로 증착한다.
이어서, 포토리소그라피 공정에서의 노광에 따른 난반사를 방지하고 ArF용포토레지스트의 하부와의 접착력 향상을 위해 반사방지막(13)을 도포한다.
이어서, 소정의 패턴(여기서, 소정의 패턴은 게이트전극 패턴을 그 일예로 함)을 형성을 위한 포토레지스트 패턴(14)을 형성한다.
여기서, 전도층(10)은 폴리실리콘막과 텅스텐막이 적층된 것을 그 일예로 하였으며, 반사방지막(13)은 유기 계열을 사용하였다.
이어서, 포토레지스트 패턴(14)을 식각마스크로 반사방지막(13)과 제2하드마스크용 텅스텐막(12)을 차례로 식각하는 바, 도 1b는 제2하드마스크(12') 형성에 따라 포토레지스트 패턴(14')의 일부가 식각되고, 반사방지막(13')이 식각되어 패턴 영역이 정의된 공정 단면을 나타낸다.
이어서, 포토레지스트 패턴(14')과 반사방지막(13') 및 제2하드마스크(12')를 식각마스크로 제1하드마스크용 질화막(11)을 식각하여 제2하드마스크(12")와 제1하드마스크(11')가 적층된 구조를 갖는 도 1c의 공정 단면을 형성한다.
한편, 도 1c에서 알 수 있듯이 제1하드마스크(11') 형성시 제2하드마스크(12")의 상부가 뾰족한 첨탑 형상을 갖는다.
도 2는 도 1c의 단면 SEM 사진이며, 도 3은 전도층이 식각되어 전도층 패턴이 형성된 단면을 도시한 SEM 사진이다.
도 2를 참조하면, 제2하드마스크(12")가 첨탑 형상을 갖는 것을 나타내고 있다. 또한, 도 3을 참조하면, 도 1c의 공정 후 이미 첨탑 형상을 갖는 제2하드마스크(12")를 식각마스크로 하부를 식각하므로, 제2하드마스크(12")의 패턴 형상이 하부로 전사되어 제1하드마스크(11")가 첨탑의 형상을 갖게됨을 알 수 있다.
도 4는 텅스텐막과 폴리실리콘막이 적층된 전도패턴의 첨탑 형상을 도시한 TEM 사진이다.
도 4를 참조하면, 폴리실리콘막(10b)과 텅스텐막(10a)이 적층되어 전도층(10')을 이루고 있으며, 그 상부에 제1하드마스크(11")가 형성되어 있으나, 전술한 바와 같이 제2하드마스크의 첨탑 형상이 하부로 전사되어 제1하드마스크(11")가 이러한 첨탑 형상을 갖게 된다.
한편, 전술한 하드마스크의 첨탑 형상은 다음과 같은 문제점 발생시킨다.
1). 셀영역과 주변회로영역 간에 잔류하는 질화막 계열의 제1하드마스크의 두께에서의 차이가 발생한다. 이는 전도층 패턴의 라인(Line)의 사이즈에 따라 잔류하는 제1하드마스크의 두께 차이가 발생한다는 것을 의미하는 것으로, 예컨대, 전도층 패턴의 라인 사이즈가 증가할 수록 잔류하는 제1하드마스크의 두께가 증가한다. 100㎚ 반도체소자 기술에서 셀영역과 주변회로영역 간에는 400Å ∼ 500Å의 차이가 발생한다.
2). 전도층 패턴 사이에 플러그를 형성하는 공정에서 플러그 물질을 증착한 후 평탄화하여 격리시키는 공정(Isolation)에서 제1하드마스크의 두께 조절이 어렵다. 이는 첨탑 부분에서는 연마율이 급속히 증가하기 때문이다. 이로 인해 SAC 결함과 같은 소자의 불량을 초래한다.
3). 70㎚ 이하의 반도체소자 기술에서는 첨탑 현상에 의한 소자의 불량 현상이 더욱 심화될 것이다.
따라서, 제2하드마스크 상부의 첨탑 또는 라운드(Round) 현상에 의한 소자불량을 방지할 수 있는 공정 개발이 필요하다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 반도체소자의 전도층 패턴 형성시 사용되는 하드마스크의 경사 프로파일(제2하드마스크 상부의 첨탑 또는 라운드 현상)을 방지하기에 적합한 반도체소자의 전도층 패턴 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 전도층 패턴 형성 공정을 도시한 단면도.
도 2는 도 1c의 단면 SEM 사진.
도 3은 전도층이 식각되어 전도층 패턴이 형성된 단면을 도시한 SEM 사진.
도 4는 텅스텐막과 폴리실리콘막이 적층된 전도패턴의 첨탑 형상을 도시한 TEM 사진.
도 5a 내지 도 5d는 본 발명의 일실시예에 따른 반도체소자의 전도 패턴 형성 공정을 도시한 단면도.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 반도체소자의 전도 패턴 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
50 : 기판 51' : 전도층
52' : 제1하드마스크 53' : 제2하드마스크
상기의 목적을 달성하기 위해 본 발명은, 기판 상에 전도층을 형성하는 단계; 상기 전도층 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막 및 제3하드마스크용 물질막을 차례로 형성하는 단계; 상기 제3하드마스크용 절연막 상에 소정의 패턴을 형성하기 위한 ArF 노광원을 이용한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 제3하드마스크용 물질막을 식각하여 제3하드마스크를 형성하는 단계; 적어도 상기 제3하드마스크를 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 습식 세정 공정을 실시하여 상기 제3하드마스크를 제거하는 단계; 및 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막과 상기 전도층을 차레로 식각하여 전도층과 제1하드마스크 및 제2하드마스크가 적층된 상기 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 기판 상에 전도층을 형성하는 단계; 상기 전도층 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막 및 제3하드마스크용 물질막을 차례로 형성하는 단계; 상기 제3하드마스크용 절연막 상에 소정의 패턴을 형성하기 위한 ArF 노광원을 이용한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 제3하드마스크용 물질막을 식각하여 제3하드마스크를 형성하는 단계; 적어도 상기 제3하드마스크를 식각마스크로 상기 제2하드마스크용 물질막과 상기 제1하드마스크용 물질막을 차례로 식각하여 제3하드마스크와 제2하드마스크 및 제1하드마스크가 적층된 3중의 하드마스크 구조를 형성하는 단계; 및 상기 3중의 하드마스크 구조를 식각마스크로 상기 제3하드마스크가 제거되도록 상기 전도층을 식각하여 전도층과 제1하드마스크 및 제2하드마스크가 적층된 상기 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법을 제공한다.
본 발명은, 전도층 패턴 형성시 3중의 하드마스크 구조를 이용하여 전도층 패턴의 형성시 하드마스크 상부에서의 첨탑 현상을 방지하는 것을 주 목적으로 한다.
이를 위해, 희생막인 상부의 제3하드마스크를 이용하여 하부의 제2하드마스크용 물질막을 식각한 다음, 습식 세정을 통해 상기 식각 공정을 통해 경사 프로파일을 갖게 된 제3하드마스크를 제거하고, 제2하드마스크를 식각마스크로 제1하드마스크용 물질막과 전도층을 식각한다. 따라서, 제3하드마스크의 첨탑 형상의 전사에따른 하부 구조의 패턴에서의 경사 첨탑 형상 등의 경사 프로파일 발생을 억제한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 5a 내지 도 5d는 본 발명의 일실시예에 따른 반도체소자의 전도층 패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세하게 설명한다.
먼저, 도 5a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(50) 상에 피식각층인 전도층(51)을 증착한 다음, 제1하드마스크용 물질막(52)과 제2하드마스크용 물질막(53) 및 제3하드마스크용 물질막(54)을 차례로 증착한다.
여기서, 전도층(51)은 텅스텐막, 티타늄막, 텅스텐 실리사이드막 및 티타늄 나이트라이드막을 포함하는 그룹으로부터 선택된 적어도 하나의 물질막을 이용한다.
여기서, 제1하드마스크용 물질막(52)은 도프드 폴리실리콘(Doped polysilicon)막 또는 언도프드 폴리실리콘(Undoped polysilicon)막을 사용하며, 제2하드마스크용 물질막(53)은 실리콘질화막 또는 실리콘산화질화막 등의 질화막 계열의 물질막을 사용한다. 제3하드마스크용 물질막(54)은 전술한 전도층(51)에 사용되는 물질과 동일한 물질을 사용하며, 이는 희생막 목적으로 사용된다.
제1하드마스크용 물질막(52)은 50Å ∼ 100Å의 비교적 얇은 두께를 갖도록 하며, 제3하드마스크용 물질막(54)은 500Å ∼ 1000Å 이상의 비교적 두꺼운 두께를 갖도록 한다.
이어서, 포토리소그라피 공정에서의 노광에 따른 난반사를 방지하고 ArF용 포토레지스트의 하부와의 접착력 향상을 위해 제3하드마스크용 물질막(54) 상에 반사방지막(55)을 도포한다.
이어서, 소정의 패턴(여기서, 소정의 패턴은 게이트전극 패턴을 그 일예로 함)을 형성을 위한 포토레지스트 패턴(56)을 형성한다.
반사방지막(55)은 유기 계열을 사용하였다. 또한, 포토레지스트 패턴(56)은 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태를 갖는 ArF용 포토레지스트를 사용한 것이다.
이어서, 포토레지스트 패턴(56)을 식각마스크로 반사방지막(55)과 제3하드마스크용 물질막(54)을 차례로 식각하는 바, 도 5b는 제3하드마스크(54') 형성에 따라 포토레지스트 패턴(56')의 일부가 식각되고, 반사방지막(55')이 식각되어 패턴 영역이 정의된 공정 단면을 나타낸다.
이어서, 포토레지스트 스트립(Photoresist strip) 공정을 실시하여 포토레지스트 패턴(56')과 반사방지막(55')을 제거한 다음, 제3하드마스크(54')를 식각마스크로 제2하드마스크용 물질막(53)을 식각하여 제3하드마스크(54")와 제2하드마스크(53')가 적층된 구조를 갖는 도 5c의 공정 단면을 형성한다.
한편, 도 5c에서 알 수 있듯이 제2하드마스크(53') 형성을 위한 식각 공정에서 제3하드마스크(54") 상부가 손실되어 그 상부가 뾰족한 첨탑 형상을 갖게 된다.
한편, 전술한 포토레지스트 스트립 공정을 별도로 실시하지 않고, 제2하드마스크(53') 형성시 포토레지스트 패턴(56')과 반사방지막(55')이 자연스럽게 제거되도록 할 수도 있다.
본 발명에서는 전술한 제3하드마스크(54")의 패턴이 하부로 전사되었을 경우 제2하드마스크 및 그 하부의 형상 또한 첨탑 형상을 가질 수 있으므로, 첨탑 형상을 갖는 잔류하는 제3하드마스크(54")를 제거한다.
도 5c에서 제3하드마스크(54")는 점선으로 도시되어 있는 바, 습식 세정 공정을 통해 제거된다.
한편, 전술한 바와 같이 희생용인 제3하드마스크(54")는 전도층(51)과 동일 물질을 사용하므로, 습식 세정시 전도층(51)이 손실될 수 있으므로, 식각 특성이 상이한 제1하드마스크용 물질막(52)을 사용하여 습식 세정 공정시 전도층(51)의 손실을 방지할 수 있다. 세정 공정시 SC-1(NH4OH:H2O2:H2O=1:4:20)을 사용한다.
이어서, 도 5d에 도시된 바와 같이, 제2하드마스크(53')를 식각마스크로 제1하드마스크용 물질막(52)과 전도층(51)을 차례로 식각하여 전도층(51') 상에 제1하드마스크(52')와 제2하드마스크(53')의 이중 하드마스크가 적층된 전도 패턴을 형성한다.
따라서, 3중 하드마스크 구조와 습식 세정 공정에 의해 그 상부가 경사 프로파일을 갖는 제3하드마스크(54")를 제거함에 따라 제2하드마스크(53')의 상부가 평탄화되었으며, 하부 제1하드마스크(52')와 전도층(51)의 식각 프로파일이 손상되지 않았음을 확인할 수 있다.
한편, 3중 구조의 하드마스크를 이용하더라도 전술한 일실시예와는 다른 물질과 다른 식각 방식을 적용할 수도 있다.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 반도체소자의 전도층 패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세하게 설명한다.
먼저, 도 6a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(60) 상에 피식각층인 전도층(61)을 증착한 다음, 제1하드마스크용 물질막(62)과 제2하드마스크용 물질막(63) 및 제3하드마스크용 물질막(64)을 차례로 증착한다.
여기서, 전도층(61)은 텅스텐막, 티타늄막, 텅스텐 실리사이드막 및 티타늄 나이트라이드막을 포함하는 그룹으로부터 선택된 적어도 하나의 물질막을 이용한다.
여기서, 제1하드마스크용 물질막(62)은 저압 화학기상증착(Low Pressure Chamical Vapor Deposition; 이하 LPCVD라 함) 방식에 의한 실리콘질화막을 사용하며, 제2하드마스크용 물질막(53)은 플라즈마 화학기상증착(Plasma Enhancement Chamical Vapor Deposition; 이하 PECVD라 함) 방식에 의한 실리콘질화막을 사용한다.
PECVD에 의한 실리콘질화막은 증착 속도가 빠르기 때문에 쓰루-풋(Thourgh-put)을 높일 수 있으며, LPCVD에 의한 실리콘질화막은 PECVD에 의한 실리콘질화막에 비해 막 밀도가 조밀하여 PECVD에 의한 실리콘질화막 보다 그 두께가 얇더라도 하드마스크로서의 역할이 탁월하며, 본 실시예에서는 이를 이용한 효과를 극대화하기 위해 PECVD에 의한 실리콘질화막을 사용하는 제2하드마스크용 물질막(63)의 두께를 LPCVD에 의한 실리콘질화막을 사용하는 제1하드마스크용 물질막(62)의 두께에 비해 2배 이상이 되도록 한다.
제3하드마스크용 물질막(64)은 전술한 전도층(61)에 사용되는 물질 예컨대, 텅스텐(W)과 동일한 물질을 사용하며, 이는 희생막 목적으로 사용된다.
제3하드마스크용 물질막(64)과 전도층(61)에 공통으로 텅스텐막을 사용하였을 경우, 텅스텐은 SF6/N2플라즈마에 의해 식각되므로, 질화막 식각시 사용되는 CF4/CHF3/Ar 플라즈마에 ArF 포토레지스트의 패턴 변형을 최소화할 수 있다. 따라서, ArF 포토리소그라피 공정을 적용할 경우에는 질화막을 최상부인 제3하드마스크용 물질막(64)으로 사용한 것 보다 텅스텐막 등을 사용하는 것이 바람직하다.
이어서, 포토리소그라피 공정에서의 노광에 따른 난반사를 방지하고 ArF용 포토레지스트의 하부와의 접착력 향상을 위해 제3하드마스크용 물질막(64) 상에 반사방지막(65)을 도포한다.
이어서, 소정의 패턴(여기서, 소정의 패턴은 게이트전극 패턴을 그 일예로 함)을 형성을 위한 포토레지스트 패턴(66)을 형성한다.
반사방지막(65)은 유기 계열을 사용하였다. 또한, 포토레지스트 패턴(66)은 COMA 또는 아크릴레이드 계통의 폴리머 형태, 또는 이들의 혼합 형태를 갖는 ArF용포토레지스트를 사용한다.
이어서, 포토레지스트 패턴(66)을 식각마스크로 반사방지막(65)과 제3하드마스크용 물질막(64)을 차례로 식각하는 바, 도 6b는 제3하드마스크(64') 형성에 따라 포토레지스트 패턴(66')의 일부가 식각되고, 반사방지막(65')이 식각되어 패턴 영역이 정의된 공정 단면을 나타낸다.
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(66')과 반사방지막(65')을 제거한 다음, 제3하드마스크(64')를 식각마스크로 제2하드마스크용 물질막(63)과 제1하드마스크용 물질막(62)를 차례로 식각하여 제3하드마스크(64")와 제2하드마스크(63') 및 제1하드마스크(62')가 적층된 3중 하드마스크 구조를 갖는 도 6c의 공정 단면을 형성한다.
한편, 도 6c에서 알 수 있듯이 제2하드마스크(63')와 제1하드마스크(62') 형성을 위한 식각 공정에서 제3하드마스크(64") 상부가 손실되어 그 상부가 뾰족한 첨탑 형상을 갖게 된다.
한편, 전술한 포토레지스트 스트립 공정을 별도로 실시하지 않고, 제2하드마스크(63') 및 제1하드마스크(62') 형성시 포토레지스트 패턴(66')과 반사방지막(65')이 자연스럽게 제거되도록 할 수도 있다.
이어서, 도 6d에 도시된 바와 같이, 제3하드마스크(64")와 제2하드마스크(63') 및 제1하드마스크(62')를 식각마스크로 전도층(61)을 식각하여 전도층(61') 상에 제1하드마스크(62')와 제2하드마스크(63')의 이중 하드마스크가 적층된 전도 패턴을 형성한다.
본 발명에서는 전술한 제3하드마스크(64")의 패턴이 하부로 전사되었을 경우 제2하드마스크(63') 및 그 하부의 형상 또한 첨탑 형상을 가질 수 있으므로, 첨탑 형상을 갖는 잔류하는 제3하드마스크(64")를 제거한다.
한편, 본 실시예에서는 이러한 제3하드마스크(64")를 제거하는 별도의 공정을 실시하지 않고 전도층(61) 식각시 제거되도록 한다.
이는 상기한 바와 같이 제3하드마스크(64")와 전도층(61')은 동일 물질을 사용하므로 가능하다. 도 6d에서 제3하드마스크(64")는 점선으로 도시되어 있는 바, 이는 전도층(61')을 식각하여 패턴 형성시 제거되는 것을 나타낸다.
전술한 바와 같이 이루어지는 본 발명은, 전도층 패턴 형성시 3중의 하드마스크를 사용하며, 이 때, 첨탑 형상을 갖는 제3하드마스크를 별도로 제거하거나 또는 전도층과 동일 물질로 사용하여 전도층 식각시 제저괴도록 함으로써, 그 상부가 경사 프로파일을 갖는 제3하드마스크의 형상이 하부로 전사되는 것을 방지할 수 있어, 전도층 패턴의 하드마스크에서의 첨탑 현상을 방지할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 본 발명에서는 전도층 패턴으로 게이트전극 패턴을 그 일예로 하였으마, 이외에도 비트라인 패턴이나 금속배선 등에도 응용 가능하다.
전술한 본 발명은, 하드마스크의 경사 프로파일을 방지할 수 있어, 궁극적으로 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (12)
- 기판 상에 전도층을 형성하는 단계;상기 전도층 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막 및 제3하드마스크용 물질막을 차례로 형성하는 단계;상기 제3하드마스크용 절연막 상에 소정의 패턴을 형성하기 위한 ArF 노광원을 이용한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 제3하드마스크용 물질막을 식각하여 제3하드마스크를 형성하는 단계;적어도 상기 제3하드마스크를 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계;습식 세정 공정을 실시하여 상기 제3하드마스크를 제거하는 단계; 및상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막과 상기 전도층을 차레로 식각하여 전도층과 제1하드마스크 및 제2하드마스크가 적층된 상기 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 1 항에 있어서,상기 제1하드마스크용 물질막은, 도프드 폴리실리콘막 또는 언도프드 폴리실리콘막인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 2 항에 있어서,상기 제2하드마스크용 물질막은, 실리콘질화막 또는 실리콘산화질화막인 것을 특징으로 하는 ArF 노광원을 이용한 반도체소자 제조 방법.
- 제 1 항에 있어서,상기 하드마스크용 물질막과 상기 전도층은 동일 물질을 사용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 1 항에 있어서,상기 제3하드마스크를 제거하는 단계에서, SC-1 용액을 사용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 1 항에 있어서,상기 제1하드마스크용 물질막을 50Å 내지 100Å의 두께로 형성하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 기판 상에 전도층을 형성하는 단계;상기 전도층 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막 및 제3하드마스크용 물질막을 차례로 형성하는 단계;상기 제3하드마스크용 절연막 상에 소정의 패턴을 형성하기 위한 ArF 노광원을 이용한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 제3하드마스크용 물질막을 식각하여 제3하드마스크를 형성하는 단계;적어도 상기 제3하드마스크를 식각마스크로 상기 제2하드마스크용 물질막과 상기 제1하드마스크용 물질막을 차례로 식각하여 제3하드마스크와 제2하드마스크 및 제1하드마스크가 적층된 3중의 하드마스크 구조를 형성하는 단계; 및상기 3중의 하드마스크 구조를 식각마스크로 상기 제3하드마스크가 제거되도록 상기 전도층을 식각하여 전도층과 제1하드마스크 및 제2하드마스크가 적층된 상기 소정의 패턴을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 7 항에 있어서,상기 제1하드마스크용 물질막은, 저압 화학기상증착 방식에 의한 실리콘질화막이며, 상기 제2하드마스크용 물질막은 플라즈마 화학기상증착 방식에 의한 실리콘질화막인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 8 항에 있어서,상기 제2하드마스크용 물질막의 두께는 상기 제1하드마스크용 물질막 두께의 2배 보다 크거나 같은 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 7 항에 있어서,상기 제3하드마스크용 물질막 상기 전도층과 동일 물질인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 1 항 또는 제 7 항에 있어서,상기 소정의 패턴은, 게이트전극, 비트라인 또는 금속배선 중 어느 하나인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
- 제 1 항 또는 제 7 항에 있어서,상기 제3하드마스크용 절연막을 형성하는 단계 후, 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086489A KR100495909B1 (ko) | 2002-12-30 | 2002-12-30 | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 |
| TW092118845A TWI335615B (en) | 2002-12-27 | 2003-07-10 | Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask |
| US10/648,172 US7026253B2 (en) | 2002-12-27 | 2003-08-25 | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask |
| CNB2003101235241A CN1318917C (zh) | 2002-12-27 | 2003-12-24 | 利用氟化氩曝光光源制造半导体器件的方法 |
| US11/347,079 US7482279B2 (en) | 2002-12-27 | 2006-02-02 | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086489A KR100495909B1 (ko) | 2002-12-30 | 2002-12-30 | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059981A true KR20040059981A (ko) | 2004-07-06 |
| KR100495909B1 KR100495909B1 (ko) | 2005-06-17 |
Family
ID=37351935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086489A KR100495909B1 (ko) | 2002-12-27 | 2002-12-30 | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100495909B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050010247A (ko) * | 2003-07-18 | 2005-01-27 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100744106B1 (ko) * | 2005-03-18 | 2007-08-01 | 주식회사 하이닉스반도체 | 더블 하드마스크를 구비하는 반도체소자 및 그의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832016B1 (ko) * | 2006-12-27 | 2008-05-26 | 주식회사 하이닉스반도체 | 랜딩플러그콘택을 구비한 반도체소자의 제조 방법 |
| KR102413970B1 (ko) * | 2015-04-08 | 2022-06-28 | 삼성디스플레이 주식회사 | 와이어 그리드 편광자 및 이의 제조방법 |
-
2002
- 2002-12-30 KR KR10-2002-0086489A patent/KR100495909B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050010247A (ko) * | 2003-07-18 | 2005-01-27 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100744106B1 (ko) * | 2005-03-18 | 2007-08-01 | 주식회사 하이닉스반도체 | 더블 하드마스크를 구비하는 반도체소자 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100495909B1 (ko) | 2005-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482279B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| KR100652791B1 (ko) | 반도체소자 제조 방법 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR20050116600A (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR20040059982A (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| US6716760B2 (en) | Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer | |
| KR20050001104A (ko) | 반도체소자 제조 방법 | |
| KR100585001B1 (ko) | 캐패시터의 제조 방법 | |
| KR100640154B1 (ko) | 캐패시터의 제조 방법 | |
| KR20060000912A (ko) | 반도체 소자 제조 방법 | |
| KR100500930B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR20040057532A (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 불화아르곤노광원을 이용한 반도체소자 제조방법 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
| KR20060068595A (ko) | 반도체 소자 제조방법 | |
| KR20050116314A (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| KR100832027B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는반도체소자의 패턴 형성방법 | |
| US20040264132A1 (en) | Method for forming storage node contact plug of semiconductor device | |
| KR20050116311A (ko) | 반도체 소자 제조 방법 | |
| KR20080001157A (ko) | 비정질카본층을 이용한 비트라인콘택홀 형성 방법 | |
| KR20040001478A (ko) | 금속 배선 형성 방법 | |
| KR20040001845A (ko) | 반도체소자의 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |