JP2002190529A - 半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 - Google Patents
半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器Info
- Publication number
- JP2002190529A JP2002190529A JP2001268333A JP2001268333A JP2002190529A JP 2002190529 A JP2002190529 A JP 2002190529A JP 2001268333 A JP2001268333 A JP 2001268333A JP 2001268333 A JP2001268333 A JP 2001268333A JP 2002190529 A JP2002190529 A JP 2002190529A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- circuits
- semiconductor chip
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
対称の関係にある2つの半導体チップを有する半導体チ
ップ及び半導体装置並びにこれらの製造方法、回路基板
並びに電子機器を提供することにある。 【解決手段】 第1の半導体チップ100の第1の端子
T1の位置と、第2の半導体チップ200の第2の端子
T2の位置とは、面対称の関係にある。第1の半導体チ
ップ100の第1のバッファ回路C1,C2と、第2の半
導体チップ200の第2のバッファ回路C1,C2とは、
少なくとも設計上同一である。第1及び第2の内部回路
(デコーダ11、制御回路21等)は、少なくとも設計
上同一である。配線55,61は異なるパターンで形成
されてなる。
Description
半導体装置並びにこれらの製造方法、回路基板並びに電
子機器に関する。
置が開発されている。例えば、2つの半導体チップを背
中合わせにして貼り付けた構造又は2つの半導体チップ
を基板の両面に対向させてフェースダウン実装した構造
が知られている。この場合、2つの半導体チップのパッ
ドの位置が、面対称の関係にあれば、電気的な接続を採
りやすい。そこで、パッドの位置が面対称の関係にある
2つのチップ、すなわちミラーチップが使用されること
があった。しかし、従来のミラーチップでは、2つのチ
ップの内部回路も面対称の関係にあった。したがって、
2つのチップを、異なるマスクで製造しなければならな
かった。
り、その目的は、共通の構造を有していながら端子の配
列が面対称の関係にある2つの半導体チップを有する半
導体チップ及び半導体装置並びにこれらの製造方法、回
路基板並びに電子機器を提供することにある。
体装置は、複数の第1の端子と、入力及び出力の少なく
とも一方のための複数の第1のバッファ回路と、前記複
数の第1の端子と前記複数の第1のバッファ回路とを電
気的に接続する複数の第1の配線と、前記複数の第1の
バッファ回路と電気的に接続された第1の内部回路と、
を有する第1の半導体チップと、複数の第2の端子と、
入力及び出力の少なくとも一方のための複数の第2のバ
ッファ回路と、前記複数の第2の端子と前記複数の第2
のバッファ回路とを電気的に接続する複数の第2の配線
と、前記複数の第2のバッファ回路と電気的に接続され
た第2の内部回路と、を有する第2の半導体チップと、
を有し、前記複数の第1の端子の位置と、前記複数の第
2の端子の位置とは、面対称の関係にあり、前記第1及
び第2の内部回路は、少なくとも設計上同一であり、前
記複数の第1の配線の少なくとも一部と、前記複数の第
2の配線の少なくとも一部と、は異なるパターンで形成
されてなる。
なくとも一部が異なっているが、第1及び第2の内部回
路は、少なくとも設計上同一になっている。したがっ
て、共通の構造を有していながら第1及び第2の端子の
配列が面対称の関係にある。ここで、設計上同一とは、
差異が、製造プロセスで生じる誤差の範囲内であること
を意味する。
の第1及び第2の端子は、それぞれ、前記第1又は第2
の半導体チップの周縁部に配列されていてもよい。
の第1の端子は、前記第1の半導体チップにおいて、線
対称な配列をなしており、前記複数の第2の端子は、前
記第2の半導体チップにおいて、線対称な配列をなして
いてもよい。
の第1のバッファ回路の全体的構成と、前記複数の第2
のバッファ回路の全体的構成とは、チップセレクト信号
が入力される回路を除いて、少なくとも設計上同一であ
ってもよい。
ロセスで生じる誤差の範囲内であることを意味する。
の第1の端子の1つである端子T1は、前記複数の第1
のバッファ回路の前記2つの回路C1,C2に対応し、前
記複数の第2の端子の1つである端子T2は、前記複数
の第2のバッファ回路の前記2つの回路C1,C2に対応
し、前記複数の第1のバッファ回路の前記2つの回路C
1,C2と、前記複数の第2のバッファ回路の前記2つの
回路C1,C2とは、少なくとも設計上同一であり、前記
第1又は第2の半導体チップにおいて、前記端子T1,
T2は、同じ位置にあり、前記複数の第1の配線の一部
によって、前記端子T1と前記回路C1とが選択的に接続
され、前記複数の第2の配線の一部によって、前記端子
T2と前記回路C2とが選択的に接続されていてもよい。
ロセスで生じる誤差の範囲内であることを意味する。
の第1の端子のうち、前記端子T1に対して線対称の位
置にある端子T1Aは、前記複数の第1のバッファ回路の
2つの回路C1A,C2Aに対応し、前記複数の第2の端子
のうち、前記端子T2に対して線対称の位置にある端子
T2Aは、前記複数の第2のバッファ回路の2つの回路C
1A,C2Aに対応し、前記複数の第1のバッファ回路の前
記2つの回路C1A,C2Aと、前記複数の第2のバッファ
回路の前記2つの回路C1A,C2Aとは、少なくとも設計
上同一であり、前記2つの回路C1A,C2Aと、前記2つ
の回路C1,C2とは、少なくとも設計上同一であり、前
記複数の第1の配線の一部によって、前記端子T1Aと前
記回路C2Aとが選択的に接続され、前記複数の第2の配
線の一部によって、前記端子T2Aと前記回路C1Aとが選
択的に接続されていてもよい。
ロセスで生じる誤差の範囲内であることを意味する。
の第1の端子のうち、1つの情報の少なくとも一部を形
成するための複数の信号に対応する第1の偶数個の端子
のそれぞれは、前記複数の第1のバッファ回路のいずれ
か1つの回路に接続され、前記第1の偶数個の端子は線
対称な配列をなし、前記複数の第2の端子のうち、1つ
の情報の少なくとも一部を形成するための複数の信号に
対応する第2の偶数個の端子のそれぞれは、前記複数の
第2のバッファ回路のいずれか1つの回路に接続され、
前記第2の偶数個の端子は線対称な配列をなしていても
よい。
の第1の端子のそれぞれの端子は、前記複数の第1のバ
ッファ回路のいずれか1つの回路と、前記複数の第1の
配線の一部によって接続され、前記複数の第2の端子の
それぞれの端子は、前記複数の第2のバッファ回路のい
ずれか1つの回路と、前記複数の第2の配線の一部によ
って接続されていてもよい。
の第1の端子のうち線対称の位置にある2つの端子
TA1,TB1は、前記複数の第1のバッファ回路のうち線
対称の位置にある2つの回路CA,CBに対応し、前記複
数の第2の端子のうち線対称の位置にある2つの端子T
A2,TB2は、前記複数の第2のバッファ回路のうち線対
称の位置にある2つの回路CA,CBに対応し、前記複数
の第1のバッファ回路の前記2つの回路CA,CBと、前
記複数の第2のバッファ回路の前記2つの回路CA,CB
とは、少なくとも設計上同一であり、前記端子TA1は、
前記回路CAに接続され、前記端子TB1は、前記回路CB
に接続され、前記端子TA2は、前記回路CBに接続さ
れ、前記端子TB2は、前記回路CAに接続されていても
よい。
ロセスで生じる誤差の範囲内であることを意味する。
数の第1の端子のうち、1つの情報の少なくとも一部を
形成するための複数の信号に対応する偶数個の端子は、
線対称な配列をなし、前記複数の第2の端子のうち、1
つの情報の少なくとも一部を形成するための複数の信号
に対応する偶数個の端子は、線対称な配列をなしていて
もよい。
数の第1のバッファ回路は、前記第1の半導体チップの
中央部に一列に配列され、前記複数の第2のバッファ回
路は、前記第2の半導体チップの中央部に一列に配列さ
れていてもよい。
数の第1のバッファ回路は、前記第1の半導体チップの
中心線に沿って配列され、前記複数の第2のバッファ回
路は、前記第2の半導体チップの中心線に沿って配列さ
れていてもよい。
1及び第2の内部回路は、それぞれ、メモリセルアレイ
を含んでもよい。
1及び第2の半導体チップは、スタックされてなり、前
記複数の第1及び第2の端子のうち、前記第1及び第2
の半導体チップのそれぞれにおいて同じ位置にある2つ
の端子は、電気的に接続されていてもよい。
数の端子と、入力及び出力の少なくとも一方のための複
数のバッファ回路と、前記複数の端子と前記複数のバッ
ファ回路とを電気的に接続する複数の配線と、前記複数
のバッファ回路と電気的に接続された内部回路と、を有
し、前記複数の端子の1つである端子T1は、前記複数
のバッファ回路の前記2つの回路C1,C2に対応し、前
記複数の配線の一部によって、前記端子T1と前記回路
C1とが選択的に接続されてなる。
C1,C2のうちの1つ(回路C1)とが選択的に接続さ
れる。したがって、端子T1を、2種類の目的に使用す
ることができる。
複数の端子のうち、前記端子T1に対して線対称の位置
にある他の端子T1 Aは、前記複数のバッファ回路の2つ
の回路C1A,C2Aに対応し、前記2つの回路C1A,C2A
と、前記2つの回路C1,C2とは、少なくとも設計上同
一であり、前記複数の配線の一部によって、前記端子T
1Aと前記回路C2Aとが選択的に接続されていてもよい。
ロセスで生じる誤差の範囲内であることを意味する。
複数の端子のうち、1つの情報の少なくとも一部を形成
するための複数の信号に対応する偶数個の端子のそれぞ
れは、前記複数のバッファ回路のいずれか1つの回路に
接続され、前記偶数個の端子は、線対称な配列をなして
いてもよい。
数の端子と、入力及び出力の少なくとも一方のための複
数のバッファ回路と、前記複数の端子と前記複数のバッ
ファ回路とを電気的に接続する複数の配線と、前記複数
のバッファ回路と電気的に接続された内部回路と、を有
し、前記複数の端子のそれぞれの端子は、前記複数のバ
ッファ回路のいずれか1つの回路と、前記複数の配線の
一部によって接続され、前記複数のバッファ回路は、前
記半導体チップの中央部に一列に配列されてなる。
のバッファ回路とを接続しやすい。
複数のバッファ回路は、前記半導体チップの中心線に沿
って配列されていてもよい。
ックされた複数の半導体チップを有する半導体装置であ
って、それぞれの前記半導体チップは、上記半導体チッ
プである。
ックされた複数の半導体チップを有する半導体装置であ
って、少なくとも1つの前記半導体チップは、上記半導
体チップである。
半導体装置が実装されてなる。
導体装置を有する。
方法は、複数の端子と、入力及び出力の少なくとも一方
のための複数のバッファ回路と、前記複数の端子と前記
複数のバッファ回路とを電気的に接続する複数の配線
と、前記複数のバッファ回路と電気的に接続された内部
回路と、を形成することを含み、前記複数の端子の1つ
である端子T1は、前記複数のバッファ回路の前記2つ
の回路C1,C2に対応し、前記複数の配線の一部によっ
て、前記端子T1と前記回路C1とを選択的に接続する。
C1,C2の一方とを選択的に接続する。したがって、端
子T1を、2種類の目的に使用することができる。
いて、前記複数の端子のうち、前記端子T1に対して線
対称の位置にある他の端子T1 Aは、前記複数のバッファ
回路の2つの回路C1A,C2Aに対応し、前記2つの回路
C1A,C2Aと、前記2つの回路C1,C2とを、少なくと
も設計上同一に形成し、前記複数の配線の一部によっ
て、前記端子T1Aと前記回路C2Aとを選択的に接続して
もよい。
ロセスで生じる誤差の範囲内であることを意味する。
いて、前記複数の端子のうち、1つの情報の少なくとも
一部を形成するための複数の信号に対応する偶数個の端
子のそれぞれを、前記複数のバッファ回路のいずれか1
つの回路に接続し、前記偶数個の端子を、線対称の配列
になるように配置してもよい。
方法は、複数の端子と、入力及び出力の少なくとも一方
のための複数のバッファ回路と、前記複数の端子と前記
複数のバッファ回路とを電気的に接続する複数の配線
と、前記複数のバッファ回路と電気的に接続された内部
回路と、を形成することを含み、前記複数の端子のそれ
ぞれの端子を、前記複数のバッファ回路のいずれか1つ
の回路と、前記複数の配線の一部によって接続し、前記
複数のバッファ回路を、前記半導体チップの中央部に一
列に配列する。
のバッファ回路とを接続しやすい。
いて、前記複数のバッファ回路を、前記半導体チップの
中心線に沿って配列してもよい。
法は、複数の第1の端子と、入力及び出力の少なくとも
一方のための複数の第1のバッファ回路と、前記複数の
第1の端子と前記複数の第1のバッファ回路とを電気的
に接続する複数の第1の配線と、前記複数の第1のバッ
ファ回路と電気的に接続された第1の内部回路と、を有
する第1の半導体チップを製造し、複数の第2の端子
と、入力及び出力の少なくとも一方のための複数の第2
のバッファ回路と、前記複数の第2の端子と前記複数の
第2のバッファ回路とを電気的に接続する複数の第2の
配線と、前記複数の第2のバッファ回路と電気的に接続
された第2の内部回路と、を有する第2の半導体チップ
を製造すること、を含み、前記第1及び第2の内部回路
を設計上同じ構造となるように、少なくとも設計上同一
のマスクで形成し、前記複数の第1の端子と、前記複数
の第2の端子と、をそれぞれ設計上同じ配列であって線
対称に配列されるように、少なくとも設計上同一のマス
クで形成し、前記複数の第1の配線の少なくとも一部
と、前記複数の第2の配線の少なくとも一部と、を異な
る設計のマスクで形成する。
(あるいは第1及び第2の端子)を、設計上同じ構造と
なるように同じプロセスで形成するので生産性が向上す
る。また、複数の第1の端子(複数の第2の端子)を、
線対称に配列されるように形成する。したがって、第1
及び第2の端子を、同じ配列でありながら、面対称な配
列にすることができる。ここで、設計上同一とは、差異
が、製造プロセスで生じる誤差の範囲内であることを意
味する。
て、前記複数の第1のバッファ回路と、前記複数の第2
のバッファ回路とを、チップセレクト信号が入力される
回路を除いて、設計上同じ構造となるように少なくとも
設計上同一のマスクで形成してもよい。
ロセスで生じる誤差の範囲内であることを意味する。
について図面を参照して説明する。
な実施形態について、図面を用いて説明する。まず、本
実施形態に係る半導体装置の構造の概略を説明し、次
に、構造の詳細を説明する。そして、ミラーチップを実
現する態様について説明する。
施形態に係る半導体装置の断面を模式的に示す図であ
る。半導体装置は、第1の半導体チップ(例えばSRA
M(static random access memory)チップ)100、
第2の半導体チップ(例えばSRAMチップ)200を
有する。半導体装置は、回路基板300を備える。半導
体装置は、例えば、携帯電話等の携帯機器に使用され
る。携帯機器では、小型化およびメモリの容量増大のた
め、複数のメモリ用チップ(本実施形態では、第1及び
第2の半導体チップ100,200)をスタックして配
置することがある。
0は、チップサイズが等しく、ともに、例えば、8メガ
ビットのメモリ容量を有する。第1の半導体チップ10
0の能動面100a、第2の半導体チップ200の能動
面200aには、それぞれ、メモリセルアレイ等の集積
回路が形成されている。また、能動面100a、200
aの周縁部には、集積回路と接続する多数の第1又は第
2の端子(図4では、アドレス端子A18、書込イネーブ
ル端子WE(バー))が形成されている。なお、(バ
ー)はアクティブロウを意味する。なお、端子はパッド
であってもよい。
0aが図中上向きになるように配置され、第2の半導体
チップ200は、能動面200aが図中下向きになるよ
うに配置されている。そして、能動面100aの反対面
と能動面200aの反対面とを貼り合わせている。これ
によれば、第1及び第2の半導体チップ100,200
のサイズが等しくても、第1及び第2の半導体チップ1
00,200の第1及び第2の端子を露出させることが
できる。
ィングにより、第2の半導体チップ200はフェイスダ
ウンボンディングにより、それぞれ、回路基板300に
電気的に接続されている。回路基板300の表面には、
多数の配線が形成されている(図4では、アドレス信号
用配線310、書込イネーブル信号用配線320があら
われている)。第1の半導体チップ100のアドレス端
子A18、書込イネーブル端子WE(バー)は、それぞ
れ、ワイヤ330により、アドレス信号用配線310、
書込イネーブル信号用配線320と接続されている。ま
た、第2の半導体チップ200のアドレス端子A18、書
込イネーブル端子WE(バー)は、それぞれ、金ボール
710、720を介して、アドレス信号用配線310、
書込イネーブル信号用配線320と接続されている。
のアドレス端子A18が、第2の半導体チップ200のア
ドレス端子A18の近くに位置し、第1の半導体チップ1
00の書込イネーブル端子WE(バー)が、第2の半導
体チップ200の書込イネーブル端子WE(バー)の近
くに位置する。このように、半導体チップ同士を重ねて
配置するとき、同じ機能(例えば、アドレス)の端子同
士が近くにあると、外部(例えば、回路基板)との接続
に便利である。
同士を貼り合わせた構造で容易に実現するためには、第
1の半導体チップ100を第2の半導体チップ200の
ミラーチップにすることが有効である(第2の半導体チ
ップ200を第1の半導体チップ100のミラーチップ
と言うこともできる)。ミラーチップとは、第1半導体
チップに対して、同じ機能の端子(本実施形態では、同
じ機能の端子)の配列が左右および/または上下逆にな
っている第2半導体チップをいう場合がある。
も用いられる。図5は、本実施形態に係る半導体装置の
他の例の断面を模式的に示す図である。第1の半導体チ
ップ100の能動面100aと第2の半導体チップ20
0の能動面200bとの間に回路基板400が配置され
ている。第1の半導体チップ100は、回路基板400
の一方の面にフェイスダウンボンディングされている。
第2の半導体チップ200は、回路基板400の他方の
面にフェイスダウンボンディングされている。複数の第
1及び第2の端子のうち、第1及び第2の半導体チップ
100,200のそれぞれにおいて同じ位置にある2つ
の端子(例えば書込イネーブル端子WE(バー)、アド
レス端子A18等)は、電気的に接続されてなる回路基板
400の一方の面上には、アドレス信号用配線410、
書込イネーブル信号用配線420が形成されている。回
路基板400の他方の面上には、アドレス信号用配線4
30、書込イネーブル信号用配線440が形成されてい
る。アドレス信号用配線410とアドレス信号用配線4
30とは、回路基板400を貫通する接続層450によ
り接続されている。書込イネーブル信号用配線420と
書込イネーブル信号用配線440とは、回路基板400
を貫通する接続層460により接続されている。
A18、書込イネーブル端子WE(バー)は、それぞれ、
金ボール730、740を介して、アドレス信号用配線
410、書込イネーブル信号用配線420と接続されて
いる。第2の半導体チップ200のアドレス端子A18、
書込イネーブル端子WE(バー)は、それぞれ、金ボー
ル760、750を介して、アドレス信号用配線43
0、書込イネーブル信号用配線440と接続されてい
る。
第1の半導体チップ100の平面図であり、図1(B)
は、第2の半導体チップ200の平面図である。第1の
半導体チップ100と第2の半導体チップ200は、共
に、512kワード×16ビットの8メガビットのメモ
リ容量を有する。第1及び第2の半導体チップ100,
200は、メモリセルアレイ等の内部回路(第1及び第
2のバッファ回路を除く)およびそれらの配置は共通し
ており、第1及び第2の端子の配列が異なっている。
から順に、第1及び第2のバッファ回路を除く内部回路
として、デコーダ11、制御回路21、制御回路23、
デコーダ13が配置されている。これらは、線対称の基
準となる線1上にある。なお、線1は想像線であり、実
際にはない。第1の半導体チップ100の、線1より右
側の領域には、図中、上から順に、第1のバッファ回路
(入力回路・入出力回路)31,33、メモリセルアレ
イ41、メモリセルアレイ43が配置されている。第1
の半導体チップ100の、線1より左側の領域には、図
中、上から順に、第1のバッファ回路(入力回路・入出
力回路)35,37、メモリセルアレイ45、メモリセ
ルアレイ47が配置されている。
7は、各端子に対応する入力セルや入出力セルで構成さ
れている。メモリセルアレイ41、43、45、47に
は、それぞれ、2メガビットのSRAMメモリセルが形
成されている。メモリセルアレイ41、45は、アッパ
アバイト(upper byte)であり、メモリセルアレイ4
3、47は、ロウアバイト(lower byte)である。
0にも、内部回路(機能ブロックで示す)が配置されて
いる。第1及び第2の半導体チップ100,200の、
内部回路(第1及び第2のバッファ回路31、33、3
5、37を除く)は、その構造及び配置において、少な
くとも設計上同一になっている。ここで、設計上同一と
は、差異が、製造プロセスで生じる誤差の範囲内である
ことを意味する。このことは、以下の説明でも該当す
る。複数の第1のバッファ回路の全体的構成と、複数の
第2のバッファ回路の全体的構成とは、チップセレクト
信号が入力される回路を除いて、少なくとも設計上同一
である。
0,200の第1及び第2の端子ついて説明する。図1
(A)に示すように、第1の半導体チップ100の能動
面100aにおける、図中、上側の縁部には、左から順
に、第1の端子として、アドレス端子A5、A6、…、A
12が配列されている(詳しくは図2参照)。これらの端
子は、22個ある。端子は外部との接続に用いられる。
また、能動面100aにおける、図中、下側の縁部に
は、左から順に、第1の端子として、アドレス端子
A4、A3、…、A13が配列されている(詳しくは図3参
照)。これらの端子は、24個ある。
プ200は、第1の半導体チップ100に対して、ミラ
ーチップとなるので、第1の端子(パッド)に対して第
2の端子(パッド)の配列が左右逆になっている。つま
り、第2の半導体チップ200の能動面200aにおけ
る、図中、上側の縁部には、左から順に、第2の端子と
して、アドレスA12、A11、…、A5が配列されている
(詳しくは図2参照)。これらの端子は、22個ある。
また、能動面200bにおける、図中、下側の縁部に
は、左から順に、第2の端子として、アドレスA13、A
14、…、A4が配列されている(詳しくは図3参照)。
これらの端子は、24個ある。
子の配列について、図2および図3を用いて説明する。
図2は、第1の半導体チップ100の能動面100aの
上側に配列されている第1の端子と、第2の半導体チッ
プ200の能動面200aの上側に配列されている第2
の端子と、を対比する平面図である。また、図3は、第
1の半導体チップ100の能動面100aの下側に配列
されている第1の端子と、第2の半導体チップ200の
能動面200aの下側に配列されている第2の端子と、
を対比する平面図である。第1の端子の位置と、第2の
端子の位置とは、面対称の関係にある。複数の第1の端
子は、第1の半導体チップ100において、線対称な配
列をなしている。複数の第2の端子は、第2の半導体チ
ップ200において、線対称な配列をなしている。
00では、左から順に、アドレス端子A5、A6、A7、
出力イネーブル端子OE(バー)、アッパーバイト端子
UB(バー)、ロウアバイト端子LB(バー)、入出力
端子IO16、IO15、IO14、IO13、電源端子VSS、
VDD、入出力端子IO12、IO11、IO10、IO9、ア
ドレス端子A18、A8、A9、A10、A11、A12が配列さ
れている。一方、第2の半導体チップ200では、端子
の配列が左右逆になっている。
00では、左から順に、アドレス端子A4、A3、A2、
A1、A0、チップセレクト端子CS1、入出力端子I
O1、IO2、IO3、IO4、チップセレクト端子C
S2、電源端子VDD、VSS、チップセレクト端子CS3、
入出力端子IO5、IO6、IO7、IO8、書込イネーブ
ル端子WE(バー)、アドレス端子A17、A16、A15、
A14、A13が配列されている。一方、第2の半導体チッ
プ200では、端子(パッド)の配列が左右逆になって
おり、チップセレクト端子CS3の代わりに、チップセ
レクト端子CS3(バー)が配置されている。
明する。図2および図3に示すアドレス端子A0〜A18
には、アドレス信号が入力する。
1(バー)、チップセレクト端子CS2は、一般的なSR
AMの機能であるチップセレクト信号が入力する。一
方、チップセレクト端子CS3、チップセレクト端子C
S3(バー)は、本実施形態特有の端子(パッド)であ
り、外部装置からアドレスA19の信号が入力する。チッ
プセレクト端子CS3とCS3(バー)とは論理が逆であ
るため、アドレスA19の信号が0(L)のときは、第2
の半導体チップ200が選択され、第2の半導体チップ
200が動作する。アドレスA19の信号が1(H)のと
きは、第1の半導体チップ100が選択され、第1の半
導体チップ100が動作する。これにより、本実施形態
では、1メガワード×16ビットのSRAMとして動作
する。
IO16には、外部装置との間でデータ信号が入出力す
る。そして、図2に示す、ロウアバイト端子LB(バ
ー)に入力するロウアバイト(lower byte)信号によ
り、入出力端子IO1〜IO8が選択され、ロウアバイト
端子UB(バー)に入力するアッパアバイト(upper by
te)信号により、入出力端子IO9〜IO16が選択され
る。
ー)には出力イネーブル信号が入力する。電源端子
VSS、VDDには、電源が接続される。図3に示す、書込
イネーブル端子WE(バー)には書込イネーブル信号が
入力する。
態では、複数の第1の端子の位置と、複数の第2の端子
の位置とは、面対称の関係にあり、第1及び第2の内部
回路(第1及び第2のバッファ回路を除く)は、少なく
とも設計上同一であり、複数の第1の配線の少なくとも
一部と、複数の第2の配線の少なくとも一部と、は異な
るパターンで形成されてなる。したがって、全ての内部
回路のパターンおよび配線のパターンを変更させて、ミ
ラーチップを作製する場合に比べて、ミラーチップの作
製が容易となる。
る。なお、配線のマスクおよびビアホールのマスクを変
えることにより、配線のパターンは変更することができ
る。
態様1の説明図である。第1又は第2のバッファ回路を
除く第1又は第2の内部回路(デコーダ11、制御回路
21等)は、例えば、線対称の基準となる線1上に配置
されている。線1より右側の領域には、第1又は第2の
バッファ回路C3,C1A,C2A(アドレス入力回路31
a、CS1(バー)入力回路31b、WE(バー)入力
回路31c)が配置されている。これらの入力回路は、
図1に示す入力回路・入出力回路31に含まれる。ま
た、線1より左側の領域には、第1又は第2のバッファ
回路C3,C1,C2(アドレス入力回路35a、CS
1(バー)入力回路35b、WE(バー)入力回路35
c)が配置されている。これらの入力回路は、図1に示
す入力回路・入出力回路35に含まれる。
端子の1つである端子T1は、複数の第1のバッファ回
路の2つの回路C1,C2に対応する。第2の半導体チッ
プ200の複数の第2の端子の1つである端子T2は、
複数の第2のバッファ回路の前記2つの回路C1,C2に
対応する。複数の第1のバッファ回路の2つの回路
C 1,C2と、複数の第2のバッファ回路の2つの回路C
1,C2とは、少なくとも設計上同一である。第1又は第
2の半導体チップ100,200において、端子T 1,
T2は、同じ位置にある。複数の第1の配線の一部(配
線55)によって、端子T1と回路C1とが選択的に接続
されている。複数の第2の配線の一部(配線61)によ
って、端子T2と前記回路C2とが選択的に接続されてい
る。
端子のうち、端子T1に対して線対称の位置にある端子
T1Aは、複数の第1のバッファ回路の2つの回路C1A,
C2Aに対応する。第2の半導体チップ200の複数の第
2の端子のうち、端子T2に対して線対称の位置にある
端子T2Aは、複数の第2のバッファ回路の2つの回路C
1A,C2Aに対応する。複数の第1のバッファ回路の2つ
の回路C1A,C2Aと、複数の第2のバッファ回路の2つ
の回路C1A,C2Aとは、少なくとも設計上同一である。
2つの回路C1A,C2Aと、2つの回路C1,C2とは、少
なくとも設計上同一である。詳しくは、回路C1A,C1
が設計上同一であり、回路C2A,C2が設計上同一であ
る。複数の第1の配線の一部(配線53)によって、端
子T1Aと回路C2Aとが選択的に接続されている。複数の
第2の配線の一部(配線59)によって、端子T2Aと回
路C1Aとが選択的に接続されている。
の部分平面図であり、バルク層上に、配線と端子(パッ
ド)が形成されている。配線とは、配線層を意味する。
配線や端子は、アルミニウム等の金属からなる。以下に
出てくる配線や端子も同様である。
ドレス入力回路31aと接続され、アドレス入力回路3
1aは、配線52によりデコーダ11と接続される。書
込イネーブル端子WE(バー)は、配線53により、W
E(バー)入力回路31cと接続され、WE(バー)入
力回路31cは、配線54により制御回路21と接続さ
れる。チップセレクト端子CS1(バー)は、配線55
により、CS1(バー)入力回路35bと接続され、C
S1(バー)入力回路35bは、配線56により制御回
路21と接続される。アドレス端子A0は、配線57に
より、アドレス入力回路35aと接続され、アドレス入
力回路35aは、配線58によりデコーダ11と接続さ
れる。第1の半導体チップ100では、CS1(バー)
入力回路31bやWE(バー)入力回路35cは使用さ
れない。
の部分平面図であり、バルク層上に、配線と端子が形成
されている。図6(A)と異なる箇所を説明する。図6
(A)のアドレス端子A17の位置に、アドレス端子A0
が配置されている。図6(A)の書込イネーブル端子W
E(バー)の位置に、チップセレクト端子CS1(バ
ー)が配置されている。チップセレクト端子CS1(バ
ー)は、配線59により、CS1(バー)入力回路31
bと接続され、CS1(バー)入力回路31bは、配線
60により制御回路21と接続される。図6(A)のチ
ップセレクト端子CS1(バー)の位置に、書込イネー
ブル端子WE(バー)が配置されている。書込イネーブ
ル端子WE(バー)は、配線61により、WE(バー)
入力回路35cと接続され、WE(バー)入力回路35
cは、配線62により制御回路21と接続される。図6
(A)のアドレス端子A0の位置に、アドレス端子A17
が配置されている。第2の半導体チップ200では、W
E(バー)入力回路31cや、CS1(バー)入力回路
35bは使用されない。
に用いる用語について説明する。線対称の位置関係にあ
る端子の組み合わせとは、図2および図3に示すよう
に、線1に対して線対称となっている端子同士をいう。
第1の半導体チップ100の下側端子で説明すると、例
えば、アドレス端子A4、A13の組み合わせ、チップセ
レクト端子CS1(バー)と書込イネーブル端子WE
(バー)の組み合わせをいう。同じ機能の信号とは、例
えば、アドレス信号同士、IO(入出力)信号同士のこ
とを意味する。また、異なる機能の信号とは、例えば、
チップセレクト信号と書込イネーブル信号、出力イネー
ブル信号とアドレス信号、ロウアバイト(lower byte)
信号とアドレス信号、アッパアバイト(upper byte)信
号とアドレス信号のことを意味する。
は、線対称の位置関係にある端子の組み合わせのうち、
同じ機能の信号が入力(または入出力)する端子の組み
合わせ(図6でいえば、アドレス端子A17、A0)に
は、各端子に対して配置される入力回路(バッファ回
路)を一つとしている。同じ機能の信号には、同じ入力
回路(バッファ回路)を使用することができるからであ
る。一方、異なる機能の信号の場合は、同じ入力回路
(バッファ回路)を使用できない。このため、異なる機
能の信号が入力される端子の組み合わせ(図6でいえ
ば、チップセレクト端子CS1(バー)と書込イネーブ
ル端子WE(バー))には、各端子に対して配置される
入力回路(バッファ回路)を二つとし、いずれかを選択
して使用している。このように、態様1によれば、第1
の半導体チップ100、第2の半導体チップ200のい
ずれも、各端子を入力回路(入出力回路)の近くに配置
できる。このため、態様1によれば、信号遅延を小さく
することができる。
のは、第1の半導体チップ100と第2の半導体チップ
200とでは、異なる機能の信号が入力(または入出
力)する端子(例えば、チップセレクト端子CS1(バ
ー)と書込イネーブル端子WE(バー))と接続する配
線53,55,59,61である。同じ機能の信号が入
力(または入出力)する端子と接続する配線51,57
は、パターンが変わらない。例えば、第2の半導体チッ
プ200の配線51、52、57、58のパターンは、
第1の半導体チップ100の配線51、52、57、5
8のパターンと同じである。また、図示していないが、
例えば、第2の半導体チップ200の入出力端子IOと
接続する配線のパターンは、第1の半導体チップ100
の入出力端子IOと接続する配線のパターンと同じであ
る。このことは後で説明する態様2、3でも同様であ
る。
態様2の説明図である。第1又は第2のバッファ回路を
除く第1又は第2の内部回路(デコーダ11、制御回路
21等)は線対称の基準となる線1上に配置されてい
る。線1より右側の領域には、第1又は第2のバッファ
回路C3,CB(アドレス入力回路31d、WE(バー)
入力回路31e等)が配置されている。これらの入力回
路は、図1に示す入力回路・入出力回路31に含まれ
る。また、線1より左側の領域には、第1又は第2のバ
ッファ回路C3,CA(アドレス入力回路35d、CS1
(バー)入力回路35e等)が配置されている。これら
の入力回路は、図1に示す入力回路・入出力回路35に
含まれる。
端子のうち線対称の位置にある2つの端子TA1,T
B1は、複数の第1のバッファ回路のうち線対称の位置に
ある2つの回路CA,CBに対応する。第2の半導体チッ
プ200の複数の第2の端子のうち線対称の位置にある
2つの端子TA2,TB2は、複数の第2のバッファ回路の
うち線対称の位置にある2つの回路CA,CBに対応す
る。複数の第1のバッファ回路の2つの回路CA,C
Bと、複数の第2のバッファ回路の2つの回路CA,CB
とは、少なくとも設計上同一である。端子TA1は、回路
CAに接続され、端子TB1は、回路CBに接続されてい
る。端子TA2は、回路CBに接続され、端子TB2は、前
記回路CAに接続されている。
の部分平面図でありバルク層上に、配線と端子が形成さ
れている。アドレス端子A17は、配線63により、アド
レス入力回路31dと接続され、アドレス入力回路31
dは、配線64によりデコーダ11と接続される。書込
イネーブル端子WE(バー)は、配線65により、書込
イネーブル端子WE(バー)入力回路31eと接続さ
れ、書込イネーブル端子WE(バー)入力回路31e
は、配線66により制御回路21と接続される。チップ
セレクト端子CS1(バー)は、配線67により、CS1
(バー)入力回路35eと接続され、CS1(バー)入
力回路35eは、配線68により制御回路21と接続さ
れる。アドレス端子A0は、配線69により、アドレス
入力回路35dと接続され、アドレス入力回路35d
は、配線70によりデコーダ11と接続される。
の部分平面図であり、図7(A)のバルク層上に、配線
と端子(パッド)が形成されている。図7(A)と異な
る箇所を説明する。図7(A)のアドレス端子A17の位
置に、アドレス端子A0が配置されている。図7(A)
の書込イネーブル端子WE(バー)の位置に、チップセ
レクト端子CS1(バー)が配置されている。チップセ
レクト端子CS1(バー)は、配線71により、CS
1(バー)入力回路35eと接続される。図7(A)の
チップセレクト端子CS1(バー)の位置に、書込イネ
ーブル端子WE(バー)が配置されている。書込イネー
ブル端子WE(バー)は、配線72により、書込イネー
ブル端子WE(バー)入力回路31eと接続される。図
7(A)のアドレス端子A0の位置に、アドレス端子A
17が配置されている。
数の第1のバッファ回路のいずれか1つの回路と、複数
の第1の配線の一部によって接続されている。複数の第
2の端子のそれぞれの端子は、複数の第2のバッファ回
路のいずれか1つの回路と、複数の第2の配線の一部に
よって接続されている。複数の第1の端子のうち、1つ
の情報(例えばアドレス信号・入出力データ信号)の少
なくとも一部を形成するための複数の信号に対応する偶
数個の端子T3(例えばアドレス端子A0〜A18、IO1
〜16)は、線対称な配列をなしている。複数の第2の端
子のうち、1つの情報(例えばアドレス信号・入出力デ
ータ信号)の少なくとも一部を形成するための複数の信
号に対応する偶数個の端子T3(例えばアドレス端子A0
〜A18、IO1〜16)は、線対称な配列をなしている。
れば、第1の半導体チップ100、第2の半導体チップ
200のいずれも、不必要な入力回路がない。このた
め、SRAMチップの面積を有効利用することができ
る。また、第1の半導体チップ100では、各端子(パ
ッド)を入力回路(入出力回路)の近くに配置できる。
このため、第1の半導体チップ100では、信号遅延を
小さくすることができる。
00と第2の半導体チップ200とでは、異なる機能の
信号が入力(または入出力)する端子(例えば、チップ
セレクト端子CS1(バー)と書込イネーブル端子WE
(バー))と接続する配線のうち、入力回路・入出力回
路と制御回路とを接続する配線のパターンは同じとなる
(例えば、第1の半導体チップ100の配線68と第2
の半導体チップ200の配線68)。各端子と対応する
入力回路・入出力回路は一つしかないからである。この
ことは、次に説明する態様3にも言える。
態様3の説明図である。第1又は第2のバッファ回路を
除く内部回路(デコーダ11、制御回路21等)、第1
及び第2のバッファ回路(アドレス入力回路39a,3
9b、書込イネーブル端子WE(バー)入力回路39
c、CS1(バー)入力回路39d)は、線対称の基準
となる線1上に配置されている。
の部分平面図であり、バルク層上に、配線と端子(パッ
ド)が形成されている。アドレス端子A17は、配線73
により、バッファ回路としてのアドレス入力回路39a
と接続されている。バッファ回路としてのアドレス入力
回路39aは、配線80によりデコーダ11と接続され
る。書込イネーブル端子WE(バー)は、配線75によ
り、バッファ回路としての書込イネーブル端子WE(バ
ー)入力回路39cと接続されている。バッファ回路と
しての書込イネーブル端子WE(バー)入力回路39c
は、配線76により制御回路21と接続される。バッフ
ァ回路としてのチップセレクト端子CS 1(バー)は、
配線77により、バッファ回路としてのCS1(バー)
入力回路39dと接続されている。バッファ回路として
のCS1(バー)入力回路39dは、配線78により制
御回路21と接続される。アドレス端子A0は、配線7
9により、バッファ回路としてのアドレス入力回路39
bと接続されている。バッファ回路としてのアドレス入
力回路39bは、配線74によりデコーダ11と接続さ
れる。
の部分平面図であり、図8(A)のバルク層上に、配線
と端子(パッド)が形成されている。図8(A)と異な
る箇所を説明する。図8(A)のアドレス端子A17の位
置に、アドレス端子A0が配置されている。図8(A)
の書込イネーブル端子WE(バー)の位置に、チップセ
レクト端子CS1(バー)が配置されている。チップセ
レクト端子CS1(バー)は、配線81により、バッフ
ァ回路としてのCS1(バー)入力回路39dと接続さ
れる。図8(A)のチップセレクト端子CS1(バー)
の位置に、書込イネーブル端子WE(バー)が配置され
ている。書込イネーブル端子WE(バー)は、配線82
により、バッファ回路としての書込イネーブル端子WE
(バー)入力回路39cと接続される。図8(A)のア
ドレス端子A0の位置に、アドレス端子A17が配置され
ている。
路は、第1の半導体チップ100の中央部に一列に(例
えば中心線に沿って)配列され、複数の第2のバッファ
回路は、第2の半導体チップの中央部200に一列に
(例えば中心線に沿って)配列されている。 態様3の
作用効果を説明する。態様3によれば、第1の半導体チ
ップ100、第2の半導体チップ200のいずれも、不
必要な入力回路がない。このため、SRAMチップの面
積を有効利用することができる。また、線対称の位置関
係にある端子同士において、端子と入力回路・入出力回
路との距離を同じくらいにすることができる。
は半導体装置の製造方法は、上述した第1又は第2の半
導体チップ100,200を製造するのに必要な工程を
含む。第1及び第2の半導体チップ100,200、第
1及び第2の内部回路を設計上同じ構造となるように同
じプロセスで製造することができる。また、第1及び第
2のバッファ回路を、設計上同じ構造となるように同じ
プロセスで製造してもよい。ただし、第1及び第2のバ
ッファ回路のうち、チップセレクト信号が入力される回
路は、異なるように製造してもよい。
て、図9にはノート型パーソナルコンピュータ1000
が示され、図10には携帯電話2000が示されてい
る。
態)本発明の実施の形態に係る半導体装置は、第1半導
体チップと、前記第1半導体チップに対してミラーチッ
プとなる第2半導体チップと、を備え、前記第1半導体
チップおよび前記第2半導体チップは、ともに、能動面
に、バルク層と、その上に位置する配線層と、を備え、
前記第1半導体チップの前記バルク層と、前記第2半導
体チップの前記バルク層とは、パターンが共通してお
り、前記第2半導体チップの前記配線層のパターンを、
前記第1半導体チップの前記配線層のパターンと異なら
せることにより、前記第2半導体チップをミラーチップ
にする。
プとなる第2半導体チップは、第1半導体チップとバル
ク層のパターンを共通にし、配線層のパターンが異な
る。したがって、バルク層のパターンおよび配線層のパ
ターンを変更させて、ミラーチップを作製する場合に比
べて、ミラーチップの作製が容易となる。また、本発明
によれば、バルク層までが形成された、複数枚のマスタ
ーウェハを準備していれば、あるマスターウェハを用い
て、第1半導体チップを作製し、別のマスターウェハを
用いて、第2半導体チップを作製できる。このため、ミ
ラーチップとなる第2半導体チップの作製に要する時間
を短縮できる。
体チップは、ともに、前記能動面に、前記配線層と接続
する一方端子、および、前記配線層と接続し、かつ前記
一方端子と異なる機能の信号が入力する他方端子を有
し、前記一方端子と前記他方端子とは、前記能動面上で
線対称となる位置関係にあってもよい。
体チップは、ともに、前記能動面に、複数のIO端子を
有し、前記IO端子同士は、前記能動面上で線対称とな
る位置関係にあり、前記第1半導体チップにおける、前
記IO端子に接続する前記配線層のパターンは、前記第
2半導体チップにおける、前記IO端子に接続する前記
配線層のパターンと同じであってもよい。
面上で線対称となる位置関係にある。これらの端子には
同じ機能の信号が入出力するので、ミラーチップである
第2半導体チップのIO端子と接続する配線層を、第1
半導体チップのIO端子と接続する配線層と同じパター
ンにすることができる。なお、IO端子に接続する配線
層のパターンとは、IO端子とIO用入出力回路とを接
続する配線層のパターンを意味する。
体チップは、ともに、前記能動面に、複数の他のアドレ
ス端子を有し、前記他のアドレス端子同士は、前記能動
面上で線対称となる位置関係にあり、前記第1半導体チ
ップにおける、前記他のアドレス端子に接続する前記配
線層のパターンは、前記第2半導体チップにおける、前
記他のアドレス端子に接続する前記配線層のパターンと
同じであってもよい。
は、能動面上で線対称となる位置関係にある。これらの
端子には同じ機能の信号が入力するので、第2半導体チ
ップの他のアドレス端子と接続する配線層を、第1半導
体チップの他のアドレス端子と接続する配線層と同じパ
ターンにすることができる。なお、他のアドレス端子に
接続する配線層のパターンとは、他のアドレス端子と他
のアドレス端子用入力回路とを接続する配線層のパター
ンを意味する。
体チップは、ともに、前記能動面に、前記一方端子用の
入力回路と、前記他方端子用の入力回路と、を含む組
を、2組備え、前記組の一方と、前記組の他方とは、前
記能動面上で線対称に位置しており、前記第1半導体チ
ップでは、前記組の一方において、前記一方端子用の入
力回路が使用され、前記組の他方において、前記他方端
子用の入力回路が使用され、前記第2半導体チップで
は、前記組の一方において、前記他方端子用の入力回路
が使用され、前記組の他方において、前記一方端子用の
入力回路が使用されていてもよい。
2半導体チップのいずれも、一方端子を一方端子用の入
力回路の近くに配置でき、かつ他方端子を他方端子用の
入力回路の近くに配置できる。このため、端子と入力回
路との間における信号遅延を小さくすることができる。
体チップは、ともに、前記能動面に、前記一方端子用の
入力回路と、前記他方端子用の入力回路と、を含む組
を、1組備え、前記第1半導体チップにおいて、前記一
方端子と前記一方端子用の入力回路との距離および前記
他方端子と前記他方端子用の入力回路との距離が比較的
近く、前記第2半導体チップにおいて、前記一方端子と
前記一方端子用の入力回路との距離および前記他方端子
と前記他方端子用の入力回路との距離が比較的遠くても
よい。
2半導体チップのいずれも、不必要な入力回路がない。
このため、第1半導体チップ、第2半導体チップの面積
を有効利用することができる。また、この態様によれ
ば、第1半導体チップにおける一方端子(他方端子)か
ら一方端子用の入力回路(他方端子用の入力回路)まで
の距離を比較的短いので、第1半導体チップにおいて、
端子と入力回路との間における信号遅延を小さくするこ
とができる。
半導体チップは、ともに、前記能動面に、前記一方端子
用の入力回路と、前記他方端子用の入力回路と、を含む
組を、1組備え、前記組は、線対称の基準となる線上に
位置していてもよい。
2半導体チップのいずれも、不必要な入力回路がない。
このため、第1半導体チップ、第2半導体チップの面積
を有効利用することができる。また、この態様によれ
ば、第1半導体チップにおける一方端子(他方端子)か
ら一方端子用の入力回路(他方端子用の入力回路)まで
の距離と、第2半導体チップにおける一方端子(他方端
子)から一方端子用の入力回路(他方端子用の入力回
路)までの距離と、を同じくらいにすることができる。
体チップは、半導体メモリを含んでもよい。
ップとは、メモリ容量が同じであり、前記第1半導体チ
ップは、チップセレクト端子を有し、前記第2半導体チ
ップは、チップセレクト(バー)端子を有し、前記第1
半導体チップの前記チップセレクト端子と前記第2半導
体チップの前記チップセレクト(バー)端子とは、互い
にミラー対称に位置していてもよい。
ップ、第2半導体チップのメモリ容量が8Mビットの場
合、16Mビットの半導体装置にすることができる。
チップとチップサイズが同じであってもよい。
面が、前記第2半導体チップの前記能動面と反対面上に
配置されている。これには、次の態様がある。前記第1
半導体チップの前記能動面では、ワイヤボンディングが
なされ、前記第2半導体チップの前記能動面では、フェ
イスダウンボンディングがなされていてもよい。
路基板の一方の面と対向し、前記第2半導体チップの前
記能動面は、前記回路基板の他方の面と対向していても
よい。
前記第2半導体チップの前記能動面では、フェイスダウ
ンボンディングがなされていてもよい。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
る第1及び第2の半導体チップを説明する図である。
る。
る。
模式的に示す図である。
の断面を模式的に示す図である。
様1の説明図である。
様2の説明図である。
様3の説明図である。
示す図である。
器を示す図である。
5,77,81,82 配線 100 SRAMチップ 200 SRAMチップ 300 回路基板 310 アドレス信号用配線 320 書込イネーブル信号用配線 400 回路基板 410 アドレス信号用配線 420 書込イネーブル信号用配線 430 アドレス信号用配線 440 書込イネーブル信号用配線
Claims (30)
- 【請求項1】 複数の第1の端子と、入力及び出力の少
なくとも一方のための複数の第1のバッファ回路と、前
記複数の第1の端子と前記複数の第1のバッファ回路と
を電気的に接続する複数の第1の配線と、前記複数の第
1のバッファ回路と電気的に接続された第1の内部回路
と、を有する第1の半導体チップと、 複数の第2の端子と、入力及び出力の少なくとも一方の
ための複数の第2のバッファ回路と、前記複数の第2の
端子と前記複数の第2のバッファ回路とを電気的に接続
する複数の第2の配線と、前記複数の第2のバッファ回
路と電気的に接続された第2の内部回路と、を有する第
2の半導体チップと、 を有し、 前記複数の第1の端子の位置と、前記複数の第2の端子
の位置とは、面対称の関係にあり、 前記第1及び第2の内部回路は、少なくとも設計上同一
であり、 前記複数の第1の配線の少なくとも一部と、前記複数の
第2の配線の少なくとも一部と、は異なるパターンで形
成されてなる半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記複数の第1及び第2の端子は、それぞれ、前記第1
又は第2の半導体チップの周縁部に配列されてなる半導
体装置。 - 【請求項3】 請求項1又は請求項2記載の半導体装置
において、 前記複数の第1の端子は、前記第1の半導体チップにお
いて、線対称な配列をなしており、 前記複数の第2の端子は、前記第2の半導体チップにお
いて、線対称な配列をなしている半導体装置。 - 【請求項4】 請求項1から請求項3のいずれかに記載
の半導体装置において、 前記複数の第1のバッファ回路の全体的構成と、前記複
数の第2のバッファ回路の全体的構成とは、チップセレ
クト信号が入力される回路を除いて、少なくとも設計上
同一である半導体装置。 - 【請求項5】 請求項1から請求項4のいずれかに記載
の半導体装置において、 前記複数の第1の端子の1つである端子T1は、前記複
数の第1のバッファ回路の前記2つの回路C1,C2に対
応し、 前記複数の第2の端子の1つである端子T2は、前記複
数の第2のバッファ回路の前記2つの回路C1,C2に対
応し、 前記複数の第1のバッファ回路の前記2つの回路C1,
C2と、前記複数の第2のバッファ回路の前記2つの回
路C1,C2とは、少なくとも設計上同一であり、 前記第1又は第2の半導体チップにおいて、前記端子T
1,T2は、同じ位置にあり、 前記複数の第1の配線の一部によって、前記端子T1と
前記回路C1とが選択的に接続され、 前記複数の第2の配線の一部によって、前記端子T2と
前記回路C2とが選択的に接続されてなる半導体装置。 - 【請求項6】 請求項5記載の半導体装置において、 前記複数の第1の端子のうち、前記端子T1に対して線
対称の位置にある端子T1Aは、前記複数の第1のバッフ
ァ回路の2つの回路C1A,C2Aに対応し、 前記複数の第2の端子のうち、前記端子T2に対して線
対称の位置にある端子T2Aは、前記複数の第2のバッフ
ァ回路の2つの回路C1A,C2Aに対応し、 前記複数の第1のバッファ回路の前記2つの回路C1A,
C2Aと、前記複数の第2のバッファ回路の前記2つの回
路C1A,C2Aとは、少なくとも設計上同一であり、 前記2つの回路C1A,C2Aと、前記2つの回路C1,C2
とは、少なくとも設計上同一であり、 前記複数の第1の配線の一部によって、前記端子T1Aと
前記回路C2Aとが選択的に接続され、 前記複数の第2の配線の一部によって、前記端子T2Aと
前記回路C1Aとが選択的に接続されてなる半導体装置。 - 【請求項7】 請求項5又は請求項6記載の半導体装置
において、 前記複数の第1の端子のうち、1つの情報の少なくとも
一部を形成するための複数の信号に対応する第1の偶数
個の端子のそれぞれは、前記複数の第1のバッファ回路
のいずれか1つの回路に接続され、前記第1の偶数個の
端子は線対称な配列をなし、 前記複数の第2の端子のうち、1つの情報の少なくとも
一部を形成するための複数の信号に対応する第2の偶数
個の端子のそれぞれは、前記複数の第2のバッファ回路
のいずれか1つの回路に接続され、前記第2の偶数個の
端子は線対称な配列をなしている半導体装置。 - 【請求項8】 請求項1から請求項4のいずれかに記載
の半導体装置において、 前記複数の第1の端子のそれぞれの端子は、前記複数の
第1のバッファ回路のいずれか1つの回路と、前記複数
の第1の配線の一部によって接続され、 前記複数の第2の端子のそれぞれの端子は、前記複数の
第2のバッファ回路のいずれか1つの回路と、前記複数
の第2の配線の一部によって接続されてなる半導体装
置。 - 【請求項9】 請求項8記載の半導体装置において、 前記複数の第1の端子のうち線対称の位置にある2つの
端子TA1,TB1は、前記複数の第1のバッファ回路のう
ち線対称の位置にある2つの回路CA,CBに対応し、 前記複数の第2の端子のうち線対称の位置にある2つの
端子TA2,TB2は、前記複数の第2のバッファ回路のう
ち線対称の位置にある2つの回路CA,CBに対応し、 前記複数の第1のバッファ回路の前記2つの回路CA,
CBと、前記複数の第2のバッファ回路の前記2つの回
路CA,CBとは、少なくとも設計上同一であり、 前記端子TA1は、前記回路CAに接続され、前記端子T
B1は、前記回路CBに接続され、 前記端子TA2は、前記回路CBに接続され、前記端子T
B2は、前記回路CAに接続されてなる半導体装置。 - 【請求項10】 請求項8又は請求項9記載の半導体装
置において、 前記複数の第1の端子のうち、1つの情報の少なくとも
一部を形成するための複数の信号に対応する偶数個の端
子は、線対称な配列をなし、 前記複数の第2の端子のうち、1つの情報の少なくとも
一部を形成するための複数の信号に対応する偶数個の端
子は、線対称な配列をなしている半導体装置。 - 【請求項11】 請求項8記載の半導体装置において、 前記複数の第1のバッファ回路は、前記第1の半導体チ
ップの中央部に一列に配列され、 前記複数の第2のバッファ回路は、前記第2の半導体チ
ップの中央部に一列に配列されてなる半導体装置。 - 【請求項12】 請求項11記載の半導体装置におい
て、 前記複数の第1のバッファ回路は、前記第1の半導体チ
ップの中心線に沿って配列され、 前記複数の第2のバッファ回路は、前記第2の半導体チ
ップの中心線に沿って配列されてなる半導体装置。 - 【請求項13】 請求項1から請求項12のいずれかに
記載の半導体装置において、 前記第1及び第2の内部回路は、それぞれ、メモリセル
アレイを含む半導体装置。 - 【請求項14】 請求項1から請求項13のいずれかに
記載の半導体装置において、 前記第1及び第2の半導体チップは、スタックされてな
り、 前記複数の第1及び第2の端子のうち、前記第1及び第
2の半導体チップのそれぞれにおいて同じ位置にある2
つの端子は、電気的に接続されてなる半導体装置。 - 【請求項15】 複数の端子と、 入力及び出力の少なくとも一方のための複数のバッファ
回路と、 前記複数の端子と前記複数のバッファ回路とを電気的に
接続する複数の配線と、 前記複数のバッファ回路と電気的に接続された内部回路
と、 を有し、 前記複数の端子の1つである端子T1は、前記複数のバ
ッファ回路の前記2つの回路C1,C2に対応し、 前記複数の配線の一部によって、前記端子T1と前記回
路C1とが選択的に接続されてなる半導体チップ。 - 【請求項16】 請求項15記載の半導体チップにおい
て、 前記複数の端子のうち、前記端子T1に対して線対称の
位置にある他の端子T1 Aは、前記複数のバッファ回路の
2つの回路C1A,C2Aに対応し、 前記2つの回路C1A,C2Aと、前記2つの回路C1,C2
とは、少なくとも設計上同一であり、 前記複数の配線の一部によって、前記端子T1Aと前記回
路C2Aとが選択的に接続されてなる半導体チップ。 - 【請求項17】 請求項15又は請求項16記載の半導
体チップにおいて、 前記複数の端子のうち、1つの情報の少なくとも一部を
形成するための複数の信号に対応する偶数個の端子のそ
れぞれは、前記複数のバッファ回路のいずれか1つの回
路に接続され、前記偶数個の端子は、線対称な配列をな
している半導体チップ。 - 【請求項18】 複数の端子と、 入力及び出力の少なくとも一方のための複数のバッファ
回路と、 前記複数の端子と前記複数のバッファ回路とを電気的に
接続する複数の配線と、 前記複数のバッファ回路と電気的に接続された内部回路
と、 を有し、 前記複数の端子のそれぞれの端子は、前記複数のバッフ
ァ回路のいずれか1つの回路と、前記複数の配線の一部
によって接続され、 前記複数のバッファ回路は、前記半導体チップの中央部
に一列に配列されてなる半導体チップ。 - 【請求項19】 請求項18記載の半導体チップにおい
て、 前記複数のバッファ回路は、前記半導体チップの中心線
に沿って配列されてなる半導体チップ。 - 【請求項20】 スタックされた複数の半導体チップを
有する半導体装置であって、 それぞれの前記半導体チップは、請求項15から請求項
19のいずれかに記載の半導体チップである半導体装
置。 - 【請求項21】 スタックされた複数の半導体チップを
有する半導体装置であって、 少なくとも1つの前記半導体チップは、請求項15から
請求項19のいずれかに記載の半導体チップである半導
体装置。 - 【請求項22】 請求項1から請求項14,20,21
のいずれかに記載の半導体装置が実装されてなる回路基
板。 - 【請求項23】 請求項1から請求項14,20,21
のいずれかに記載の半導体装置を有する電子機器。 - 【請求項24】 複数の端子と、入力及び出力の少なく
とも一方のための複数のバッファ回路と、前記複数の端
子と前記複数のバッファ回路とを電気的に接続する複数
の配線と、前記複数のバッファ回路と電気的に接続され
た内部回路と、を形成することを含み、 前記複数の端子の1つである端子T1は、前記複数のバ
ッファ回路の前記2つの回路C1,C2に対応し、 前記複数の配線の一部によって、前記端子T1と前記回
路C1とを選択的に接続する半導体チップの製造方法。 - 【請求項25】 請求項24記載の半導体チップの製造
方法において、 前記複数の端子のうち、前記端子T1に対して線対称の
位置にある他の端子T1 Aは、前記複数のバッファ回路の
2つの回路C1A,C2Aに対応し、 前記2つの回路C1A,C2Aと、前記2つの回路C1,C2
とを、少なくとも設計上同一に形成し、 前記複数の配線の一部によって、前記端子T1Aと前記回
路C2Aとを選択的に接続する半導体チップの製造方法。 - 【請求項26】 請求項24又は請求項25記載の半導
体チップの製造方法において、 前記複数の端子のうち、1つの情報の少なくとも一部を
形成するための複数の信号に対応する偶数個の端子のそ
れぞれを、前記複数のバッファ回路のいずれか1つの回
路に接続し、前記偶数個の端子を、線対称の配列になる
ように配置する半導体チップの製造方法。 - 【請求項27】 複数の端子と、入力及び出力の少なく
とも一方のための複数のバッファ回路と、前記複数の端
子と前記複数のバッファ回路とを電気的に接続する複数
の配線と、前記複数のバッファ回路と電気的に接続され
た内部回路と、を形成することを含み、 前記複数の端子のそれぞれの端子を、前記複数のバッフ
ァ回路のいずれか1つの回路と、前記複数の配線の一部
によって接続し、 前記複数のバッファ回路を、前記半導体チップの中央部
に一列に配列する半導体チップの製造方法。 - 【請求項28】 請求項27記載の半導体チップの製造
方法において、前記複数のバッファ回路を、前記半導体
チップの中心線に沿って配列する半導体チップの製造方
法。 - 【請求項29】 複数の第1の端子と、入力及び出力の
少なくとも一方のための複数の第1のバッファ回路と、
前記複数の第1の端子と前記複数の第1のバッファ回路
とを電気的に接続する複数の第1の配線と、前記複数の
第1のバッファ回路と電気的に接続された第1の内部回
路と、を有する第1の半導体チップを製造し、 複数の第2の端子と、入力及び出力の少なくとも一方の
ための複数の第2のバッファ回路と、前記複数の第2の
端子と前記複数の第2のバッファ回路とを電気的に接続
する複数の第2の配線と、前記複数の第2のバッファ回
路と電気的に接続された第2の内部回路と、を有する第
2の半導体チップを製造すること、 を含み、 前記第1及び第2の内部回路を設計上同じ構造となるよ
うに、少なくとも設計上同一のマスクで形成し、 前記複数の第1の端子と、前記複数の第2の端子と、を
それぞれ設計上同じ配列であって線対称に配列されるよ
うに、少なくとも設計上同一のマスクで形成し、 前記複数の第1の配線の少なくとも一部と、前記複数の
第2の配線の少なくとも一部と、を異なる設計のマスク
で形成する半導体装置の製造方法。 - 【請求項30】 請求項29記載の半導体装置の製造方
法において、 前記複数の第1のバッファ回路と、前記複数の第2のバ
ッファ回路とを、チップセレクト信号が入力される回路
を除いて、設計上同じ構造となるように少なくとも設計
上同一のマスクで形成する半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001268333A JP3744825B2 (ja) | 2000-09-08 | 2001-09-05 | 半導体装置 |
US09/948,943 US6617694B2 (en) | 2000-09-08 | 2001-09-07 | Semiconductor chip, semiconductor device, methods of fabricating thereof, circuit board and electronic device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000273030 | 2000-09-08 | ||
JP2000-273030 | 2000-09-08 | ||
JP2001268333A JP3744825B2 (ja) | 2000-09-08 | 2001-09-05 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005165096A Division JP4264750B2 (ja) | 2000-09-08 | 2005-06-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002190529A true JP2002190529A (ja) | 2002-07-05 |
JP3744825B2 JP3744825B2 (ja) | 2006-02-15 |
Family
ID=26599532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001268333A Expired - Fee Related JP3744825B2 (ja) | 2000-09-08 | 2001-09-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6617694B2 (ja) |
JP (1) | JP3744825B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051545A (ja) * | 2001-08-03 | 2003-02-21 | Mitsubishi Electric Corp | 半導体メモリチップとそれを用いた半導体メモリ装置 |
JP2009508357A (ja) * | 2005-09-14 | 2009-02-26 | フリースケール セミコンダクター インコーポレイテッド | 半導体積層ダイ/ウェーハの構成およびパッケージング、ならびにその方法 |
JP2010003386A (ja) * | 2008-06-23 | 2010-01-07 | Spansion Llc | 半導体装置、半導体システム |
Families Citing this family (149)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296853A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4538830B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006156929A (ja) * | 2004-04-19 | 2006-06-15 | Fujitsu Ltd | 半導体集積回路及びその設計方法 |
US7750482B2 (en) * | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
DE102006042775B3 (de) * | 2006-09-12 | 2008-03-27 | Qimonda Ag | Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls |
US9577642B2 (en) * | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
CN115942752A (zh) | 2015-09-21 | 2023-04-07 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
JP2001053243A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体記憶装置とメモリモジュール |
-
2001
- 2001-09-05 JP JP2001268333A patent/JP3744825B2/ja not_active Expired - Fee Related
- 2001-09-07 US US09/948,943 patent/US6617694B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051545A (ja) * | 2001-08-03 | 2003-02-21 | Mitsubishi Electric Corp | 半導体メモリチップとそれを用いた半導体メモリ装置 |
JP2009508357A (ja) * | 2005-09-14 | 2009-02-26 | フリースケール セミコンダクター インコーポレイテッド | 半導体積層ダイ/ウェーハの構成およびパッケージング、ならびにその方法 |
JP2010003386A (ja) * | 2008-06-23 | 2010-01-07 | Spansion Llc | 半導体装置、半導体システム |
Also Published As
Publication number | Publication date |
---|---|
US20020041015A1 (en) | 2002-04-11 |
US6617694B2 (en) | 2003-09-09 |
JP3744825B2 (ja) | 2006-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002190529A (ja) | 半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
US7999367B2 (en) | Stacked memory device | |
JP2964983B2 (ja) | 三次元メモリモジュール及びそれを用いた半導体装置 | |
JP4587676B2 (ja) | チップ積層構成の3次元半導体装置 | |
US7061785B2 (en) | Stacked large-scale integrated circuit (LSI) semiconductor device with miniaturization and thinning of package | |
TWI299499B (en) | Stacked memory, memory module and memory system | |
US20060237798A1 (en) | Semiconductor chip with fuse unit | |
JP2605968B2 (ja) | 半導体集積回路およびその形成方法 | |
JP2000340737A (ja) | 半導体パッケージとその実装体 | |
US20200402959A1 (en) | Stacked semiconductor package having an interposer | |
JP5004385B2 (ja) | 半導体メモリチップとそれを用いた半導体メモリ装置 | |
JPH09307058A (ja) | 半導体装置及びそれを用いた電子装置 | |
JPH11168150A (ja) | 半導体集積回路装置 | |
US20060261847A1 (en) | Semiconductor integrated circuit device | |
JPH1187400A (ja) | 半導体装置 | |
JP4264750B2 (ja) | 半導体装置の製造方法 | |
JP4754201B2 (ja) | 半導体装置 | |
JP2985479B2 (ja) | 半導体メモリおよび半導体メモリモジュール | |
JP2009010397A (ja) | 半導体装置の製造方法 | |
US20230299051A1 (en) | Semiconductor package having ordered wire arrangement between differential pair connection pads | |
JP4111313B2 (ja) | 半導体記憶装置 | |
JP2000164627A (ja) | 半導体装置及びモジュール及びそれを用いたicカード | |
JP2561005B2 (ja) | 半導体装置 | |
JPH11317494A (ja) | 三次元メモリモジュ―ル及びそれを用いた半導体装置 | |
JP3574004B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |