JP2004158846A - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法 Download PDFInfo
- Publication number
- JP2004158846A JP2004158846A JP2003356283A JP2003356283A JP2004158846A JP 2004158846 A JP2004158846 A JP 2004158846A JP 2003356283 A JP2003356283 A JP 2003356283A JP 2003356283 A JP2003356283 A JP 2003356283A JP 2004158846 A JP2004158846 A JP 2004158846A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contacts
- contact array
- array
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000000034 method Methods 0.000 claims abstract description 195
- 238000003491 array Methods 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000010408 sweeping Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000011295 pitch Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 21
- 230000006378 damage Effects 0.000 description 14
- 230000002265 prevention Effects 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 複数のコンタクト202が縦方向および横方向に整列して敷設されるコンタクトアレイ201を備え、コンタクトアレイ201における縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くしている。これによって、プロセスによって決まる単位面積あたりに敷設可能な個数もしくはそれより少ない個数まで、コンタクトアレイ201に形成するコンタクト202の個数を減らすことが可能で、これによってコンタクト202を形成する層や絶縁膜の剥がれ、LSIの破壊の防止を実現することができる。
【選択図】 図2
Description
本発明における実施の形態1について図面を用いて説明する。
本発明における実施の形態2について図面を用いて説明する。
本発明における実施の形態3について図面を用いて説明する。
本発明における実施の形態4について図面を用いて説明する。
本発明における実施の形態5について図面を用いて説明する。
本発明における実施の形態6について図面を用いて説明する。
本発明における実施の形態7について図面を用いて説明する。
本発明における実施の形態8について図面を用いて説明する。
本発明における実施の形態9について図面を用いて説明する。
102 横方向の配線
103 X方向広ピッチコンタクトアレイ
104 Y方向広ピッチコンタクトアレイ
105 コンタクト
201 両方向広ピッチコンタクトアレイ
202 コンタクト
301 千鳥コンタクトアレイ
302 第1のコンタクトアレイユニット
303 コンタクト
304 第2のコンタクトアレイユニット
305 コンタクト
306 コンタクト
401 縦方向の配線
402a,402b 横方向の配線
403 コンタクトアレイ
404 コンタクトアレイ
405 コンタクト
406 コンタクト
407 領域
408 仮想コンタクトアレイ
409 コンタクト
410 コンタクトアレイ
411 コンタクト
501 コンタクトアレイ
502 コンタクトアレイ
503,504 コンタクト
601 縦方向の配線
602a,602b 横方向の配線
603 コンタクトアレイ
604 コンタクトアレイ
605,606 コンタクト
607,608 コンタクトアレイ
609,610 コンタクト
611 コンタクトアレイ
612 コンタクト
701 縦方向の配線
702 横方向の配線
703 第1のコンタクトアレイ分割領域
704 第2のコンタクトアレイ分割領域
705 第3のコンタクトアレイ分割領域
706 第4のコンタクトアレイ分割領域
707 コンタクト
708 コンタクト
801 縦方向の配線
802 横方向の配線
803 複数のコンタクトアレイ分割領域
804 コンタクト
901 第1層配線
902 コンタクトアレイ
903 第2層配線
904 コンタクトアレイ
905 第3層配線
906 コンタクトアレイ
907 第4層配線
908 コンタクトアレイ
909 第5層配線
1001 コンタクトアレイ
1002 第3層配線
1003 コンタクトアレイ
1004 コンタクトアレイ
1005 第3層配線
1006 コンタクトアレイ
1201 コンタクトアレイ
1202 第3層配線
1203 コンタクトアレイ
1301 縦方向の配線
1302 横方向の配線
1303 コンタクトアレイ
Claims (18)
- 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
前記コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くした半導体集積回路。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
前記コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くした半導体集積回路。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
前記コンタクトアレイが第1および第2のコンタクトアレイユニットを重ね合わせて合成した構造を有し、前記第1および第2のコンタクトアレイユニットが複数のコンタクトを縦方向および横方向に整列して敷設した構造を有し、前記第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ前記第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに前記第2のコンタクトアレイのコンタクト形成位置の中間に位置するように前記第1および第2のコンタクトアレイの重ね合わせ位置をずらせている半導体集積回路。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、前記単位面積の領域内に存在する縦横に整列して敷設された前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるようにコンタクト敷設間隔を広げた半導体集積回路。 - コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせた請求項1、2、3または4に記載の半導体集積回路。
- 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
前記コンタクトアレイを2つ以上のコンタクトアレイ領域に分割し、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設し、残りのコンタクトアレイ領域には前記少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔で前記コンタクトを敷設した半導体集積回路。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
前記コンタクトアレイを、3つ以上のコンタクトアレイ領域に分割し、単位面積の領域内に存在する前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるように、指定領域間隔をあけて配置された少なくとも2つ以上のコンタクトアレイ領域の各々に、製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設した半導体集積回路。 - コンタクトアレイが3層以上にわたって縦積みされており、中間層のコンタクトアレイは、コンタクト敷設間隔を広げた結果、中間層のコンタクトアレイに残るコンタクトを、プロセスによって決まるコンタクト間隔以上の間隔で並べ直すことにより、前記中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭めた請求項1、2、3または4に記載の半導体集積回路。
- 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
前記コンタクトアレイにおける縦方向および横方向の何れか一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くする半導体集積回路の製造方法。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
前記コンタクトアレイにおける縦方向および横方向の両方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くする半導体集積回路の製造方法。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
複数のコンタクトを縦方向および横方向に整列して敷設した第1および第2のコンタクトアレイユニットを重ね合わせて前記コンタクトアレイを合成するときに、前記第1および第2のコンタクトアレイユニットの各々における縦方向および横方向の何れか少なくとも一方のコンタクト敷設間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くし、かつ前記第1のコンタクトアレイのコンタクト形成位置が縦方向および横方向ともに前記第2のコンタクトアレイのコンタクト形成位置の中間に位置するように前記第1および第2のコンタクトアレイの重ね合わせ位置をずらせている半導体集積回路の製造方法。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
製造プロセスによって決まる単位面積の領域の重なりを許してチップ全体を掃引して、前記単位面積の領域内に存在する縦横に整列して敷設された前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるようにコンタクト敷設間隔を広げる半導体集積回路の製造方法。 - コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせる請求項9、10、11または12に記載の半導体集積回路の製造方法。
- 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
前記コンタクトアレイを2つ以上のコンタクトアレイ領域に分割し、少なくとも1つのコンタクトアレイ領域には製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設し、残りのコンタクトアレイ領域には少なくとも1つのコンタクトアレイ領域のコンタクト敷設間隔よりも広いコンタクト敷設間隔で前記コンタクトを敷設する半導体集積回路の製造方法。 - 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路を製造する半導体集積回路の製造方法であって、
前記コンタクトアレイを、3つ以上のコンタクトアレイ領域に分割し、単位面積の領域内に存在する前記コンタクトの個数または面積を求め、単位面積の領域内部に含まれるコンタクトの個数または面積が規定値以下になるように、指定領域間隔をあけて配置された少なくとも2つ以上のコンタクトアレイ領域の各々に、製造プロセスによって決まるコンタクト敷設間隔以上の間隔で前記コンタクトを敷設する半導体集積回路の製造方法。 - コンタクトアレイが3層以上にわたって縦積みされており、中間層のコンタクトアレイは、コンタクト敷設間隔を広げた結果、中間層のコンタクトアレイに残るコンタクトを、プロセスによって決まるコンタクト間隔以上の間隔で並べ直すことにより、前記中間層のコンタクトアレイの領域を最上層および最下層のコンタクトアレイの領域より狭める請求項9、10、11または12に記載の半導体集積回路の製造方法。
- 複数のコンタクトが縦方向および横方向に整列して敷設されるコンタクトアレイを備えた半導体集積回路であって、
前記コンタクトアレイが奇数行のコンタクト群と、前記奇数行のコンタクト群に対して行方向に略半ピッチシフトした位置に配置される偶数行のコンタクト群とからなり、前記奇数行のコンタクト群のコンタクト間隔および前記偶数行のコンタクト群のコンタクト間隔と、前記奇数行のコンタクト群同士の行間隔および前記偶数行のコンタクト群同士の行間隔とのいずれか少なくとも一方の間隔を、製造プロセスによって決まるコンタクト敷設間隔より広くした半導体集積回路。 - コンタクト敷設間隔を広げるときのコンタクトの削減率を、コンタクトアレイの大きさによって異ならせた請求項17に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356283A JP4627621B2 (ja) | 2002-10-18 | 2003-10-16 | 半導体集積回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304218 | 2002-10-18 | ||
JP2003356283A JP4627621B2 (ja) | 2002-10-18 | 2003-10-16 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158846A true JP2004158846A (ja) | 2004-06-03 |
JP4627621B2 JP4627621B2 (ja) | 2011-02-09 |
Family
ID=32827988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003356283A Expired - Lifetime JP4627621B2 (ja) | 2002-10-18 | 2003-10-16 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4627621B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165091A (ja) * | 2004-12-03 | 2006-06-22 | Nec Electronics Corp | 半導体集積装置、その設計方法、設計装置、およびプログラム |
US7935630B2 (en) | 2007-01-12 | 2011-05-03 | Fujitsu Semiconductor Limited | Wiring structure and wiring designing method |
JP2013120797A (ja) * | 2011-12-06 | 2013-06-17 | Toshiba Corp | 半導体装置 |
JP2013206945A (ja) * | 2012-03-27 | 2013-10-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01243552A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 多層配線構造 |
JPH02140952A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 集積回路の電源配線方法 |
JPH05190687A (ja) * | 1992-01-09 | 1993-07-30 | Yamaha Corp | 集積回路装置 |
JP2000058583A (ja) * | 1998-08-06 | 2000-02-25 | Fujitsu Ltd | 半導体装置 |
-
2003
- 2003-10-16 JP JP2003356283A patent/JP4627621B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01243552A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 多層配線構造 |
JPH02140952A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 集積回路の電源配線方法 |
JPH05190687A (ja) * | 1992-01-09 | 1993-07-30 | Yamaha Corp | 集積回路装置 |
JP2000058583A (ja) * | 1998-08-06 | 2000-02-25 | Fujitsu Ltd | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165091A (ja) * | 2004-12-03 | 2006-06-22 | Nec Electronics Corp | 半導体集積装置、その設計方法、設計装置、およびプログラム |
US7935630B2 (en) | 2007-01-12 | 2011-05-03 | Fujitsu Semiconductor Limited | Wiring structure and wiring designing method |
JP2013120797A (ja) * | 2011-12-06 | 2013-06-17 | Toshiba Corp | 半導体装置 |
JP2013206945A (ja) * | 2012-03-27 | 2013-10-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US9219145B2 (en) | 2012-03-27 | 2015-12-22 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9577090B2 (en) | 2012-03-27 | 2017-02-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4627621B2 (ja) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100546024C (zh) | 具有对角方向线路的半导体集成电路器件及其布置方法 | |
US8969923B2 (en) | Methods and apparatus for layout of three dimensional matrix array memory for reduced cost patterning | |
JP4882455B2 (ja) | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム | |
US20080315348A1 (en) | Pitch by Splitting Bottom Metallization Layer | |
JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0529456A (ja) | 半導体集積回路装置 | |
CN101355077A (zh) | 半导体装置的设计方法及半导体装置 | |
CN102456550A (zh) | 利用单图案化隔离件技术的双图案化技术 | |
JP2778612B2 (ja) | 半導体装置 | |
JP4820542B2 (ja) | 半導体集積回路 | |
JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JP4627621B2 (ja) | 半導体集積回路 | |
US20070200245A1 (en) | Semiconductor device and pattern generating method | |
JP2009245961A (ja) | 半導体集積回路 | |
WO2010084533A1 (ja) | 半導体集積回路の電源配線構造 | |
US6989597B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
CN116050343A (zh) | 一种电源网络布线方法 | |
JP5097997B2 (ja) | 配線素子ブロックとそれを含む半導体チップ | |
JP4219150B2 (ja) | 半導体集積回路設計方法および半導体集積回路 | |
JP4535311B2 (ja) | 半導体装置の配線構造 | |
JP2004128315A (ja) | 半導体集積回路及びその配線方法 | |
KR20090081876A (ko) | 자기정렬 이중패터닝을 이용한 연결패드 형성을 위한 낸드플래시 메모리의레이아웃 | |
JP2002280456A (ja) | 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 | |
JP5177951B2 (ja) | 半導体集積回路 | |
JP5126194B2 (ja) | Cmos集積回路およびフォトマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4627621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |