JP2002184933A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002184933A JP2002184933A JP2000382592A JP2000382592A JP2002184933A JP 2002184933 A JP2002184933 A JP 2002184933A JP 2000382592 A JP2000382592 A JP 2000382592A JP 2000382592 A JP2000382592 A JP 2000382592A JP 2002184933 A JP2002184933 A JP 2002184933A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- bump
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 274
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 239000003990 capacitor Substances 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910000679 solder Inorganic materials 0.000 claims abstract description 11
- 230000005855 radiation Effects 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 description 20
- 230000005670 electromagnetic radiation Effects 0.000 description 12
- 238000012360 testing method Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
密度化を図ると共に、リワークを容易にすることができ
る半導体装置を提供する。 【解決手段】 BGAを構成する多数の半田ボール3を
一主面に装着した基板2、このBGA基板2の他主面に
装着され、金属ワイヤ7によってBGA基板2との電気
的接続が行なわれるようにされた半導体チップ4及び半
導体チップ上に装着され電源ノイズを低減するチップコ
ンデンサ6を備えた構成。
Description
に高速信号を扱うもので、電源ノイズを低減するための
コンデンサを備えた半導体装置に関するものである。
略構成を示す斜視図、図23は、図22の断面図であ
る。これらの図において、1は実装基板であるシステム
基板、2はシステム基板1に実装されたBGA基板で、
周知のように、多数の半田ボール3を介してシステム基
板1の主面上に装着されると共に、電気的な接続が行な
われている。4はBGA基板2に搭載された半導体チッ
プで、バンプ5によってBGA基板2の主面に装着、接
続されている。6はシステム基板1やBGA基板2に設
けられたチップコンデンサで、高速信号を扱う半導体装
置において、電源から生じるノイズを低減して電源/グ
ランドの電圧レベルを安定させるために電源端子間に多
数接続されるものである。
上のように構成され、チップコンデンサ6が半導体チッ
プ4から離れた個所に設けられていたため、高速になる
につれて半導体チップ4からチップコンデンサ6までの
インダクタンスが大きくなり、電源ノイズの低減効果が
低下するという問題点があった。また、高速信号が流れ
ることにより、半導体チップやパッケージあるいは実装
基板から電磁波が発生し、これが他の電子機器にたどり
着くと電磁誘導による電気の流れが発生して誤動作を引
き起こすという問題点もあった。
装、搭載は、基本的に2次元的に行なわれているため、
高性能化が進み入出力端子が多くなって外形サイズの大
型化が進むと、半導体チップとシステム基板との熱膨張
係数の差にもとづく基板の反りや端子の位置精度等が問
題となり、システム基板への実装が困難になることか
ら、歩留まりの低下を招き、実装信頼性が劣るという問
題点があった。特に、BGAタイプでは40mm角程度
がほぼ限界とされているため、外形サイズが大きく、端
子数の多い場合には、ピングリッドアレイ型を採用する
ことがあるが、この場合には、半導体チップと実装基板
との間にソケットを設ける必要があるため、コストが上
昇するという問題点があった。
の場合には、システムによって外形や端子数等がさまざ
まで、ソケットや基板の共用が困難である点もコストア
ップの要因となっていた。更に、システム基板に実装、
搭載した半導体装置やMCMを、故障やシステムの高性
能化のための交換等で一度取り外した後、再装着するリ
ワークを行なうことがあるが、BGAタイプでは、これ
が容易でないという問題点があった。加えて、放熱構造
に関し、性能的、コスト的な改善が要求されていた。
対処するためになされたもので、電源ノイズと放射ノイ
ズを低減し、実装の高密度化を図ると共に、リワークを
容易にすることができる半導体装置を提供することを目
的とする。
置は、BGA基板、このBGA基板の他主面に装着さ
れ、金属ワイヤによってBGA基板との電気的接続が行
なわれるようにされた半導体チップ及び半導体チップ上
に装着され電源ノイズを低減するチップコンデンサを備
えたものである。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する半導体チップ及び半導体チップの能動領域
上に装着され、電源ノイズを低減するチップコンデンサ
を備えたものである。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する半導体チップ及び半導体チップの能動領域
形成面の裏面に装着され、電源ノイズを低減するチップ
コンデンサを備えたものである。
プコンデンサが半導体チップの能動領域から裏面に至る
貫通ビアにより、能動領域に接続されるものである。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する第1の半導体チップ、この第1の半導体チ
ップの能動領域形成面の裏面に装着され、金属ワイヤに
よってBGA基板との電気的接続が行なわれるようにさ
れた第2の半導体チップ及び第2の半導体チップ上と第
1の半導体チップの能動領域上にそれぞれ装着され、電
源ノイズを低減するチップコンデンサを備えたものであ
る。
ュール基板、このモジュール基板の主面上に装着され、
電気的接続部を構成するバンプと、バンプ側に形成され
た能動領域とを有する第1の半導体チップ、モジュール
基板の主面上に第1の半導体チップと離隔して装着さ
れ、金属ワイヤによってモジュール基板との電気的接続
が行なわれるようにされた第2の半導体チップ及び第1
の半導体チップの能動領域上と、第2の半導体チップ上
にそれぞれ装着され、電源ノイズを低減するチップコン
デンサを備えたものである。
ュール基板上に、電源ノイズを低減するチップコンデン
サを装着したものである。
テム基板、このシステム基板の主面上に半田ボールを介
して装着されたBGA基板、このBGA基板の主面上に
装着され、電気的接続部を構成するバンプと、バンプ側
に形成された能動領域とを有する第1の半導体チップ、
BGA基板の主面上に第1の半導体チップと離隔して装
着され、金属ワイヤによってBGA基板との電気的接続
が行なわれるようにされた第2の半導体チップ及び第1
の半導体チップの能動領域上と、第2の半導体チップ上
にそれぞれ装着され、電源ノイズを低減するチップコン
デンサを備えたものである。
テム基板及びBGA基板のいずれかまたは双方に、電源
ノイズを低減するチップコンデンサを装着したものであ
る。
A基板の他主面に設けられ、半導体チップを覆う導電性
の放熱体及びBGA基板の内部に設けられ、放熱体と共
に半導体チップに対するシールドを構成するシールドプ
レーンを備え、放熱体及びシールドプレーンをグランド
電位としたものである。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する半導体チップ、この半導体チップの能動領
域上に装着され、電源ノイズを低減するチップコンデン
サ、BGA基板の他主面に設けられ、半導体チップを覆
う導電性の放熱体、BGA基板の内部に設けられ、放熱
体と共に半導体チップに対するシールドを構成するシー
ルドプレーン及び半導体チップの能動領域形成面の裏面
と放熱体との間に装着された熱伝達部材を備え、放熱体
並びにシールドプレーンをグランド電位としたものであ
る。
体の外面に放熱フィンを設けたものである。
ュール基板の主面またはBGA基板の他主面に設けら
れ、第1及び第2の半導体チップを覆う導電性の放熱
体、モジュール基板またはBGA基板、システム基板の
内部に設けられ、放熱体と共に第1、第2の半導体チッ
プに対するシールドを構成するシールドプレーンを備
え、放熱体及びシールドプレーンをグランド電位とした
ものである。
の半導体チップの能動領域形成面の裏面と放熱体との間
に熱伝達部材を装着したものである。
A基板、及びこのBGA基板の他主面に装着され、電気
的接続部を構成するバンプと、このバンプ装着面の裏面
に形成された能動領域とを有する半導体チップを備え、
半導体チップの能動領域上に電源ノイズを低減するチッ
プコンデンサを装着し得るようにしたものである。
体チップには、その能動領域からバンプ装着面に至る貫
通ビアが形成され、能動領域とバンプとを接続するよう
にしたものである。
テム基板、このシステム基板の主面上に設けられた複数
個の実装用パッドに装着され電気的接続を行なうバンプ
と、このバンプ装着面の裏面に形成された能動領域と、
バンプ装着面から能動領域にまで延在し、両者の電気的
接続を行う貫通ビアとを有する半導体チップ、システム
基板の主面またはその裏面に設けられ電源ノイズを低減
するチップコンデンサ及び半導体チップを封止する樹脂
封止部材を備えたものである。
用パッドに隣接してシステム基板の主面上にリワーク実
装用パッドを設けたものである。
領域を一面に設け、バンプを他面に設けると共に、一面
から他面にまで延在する貫通ビアによって能動領域とバ
ンプとの電気的接続を行うようにした半導体チップを複
数個積層した積層体と、この積層体を主面上に装着する
システム基板と、積層体を封止する樹脂封止部材と、シ
ステム基板の主面またはその裏面に設けられ電源ノイズ
を低減するチップコンデンサとを備えたものである。
に能動領域を有する半導体チップに、一面から他面にま
で延在する貫通ビアと、一面に設けられ貫通ビアの一端
に接続されると共に、チップコンデンサの接続電極を構
成するチップ上金属配線と、他面に設けられ貫通ビアの
他端に接続されたチップ裏面上金属配線と、半導体チッ
プの側面から延在して貫通ビアに接続された側面ビア
と、半導体チップの側面に設けられ側面ビアに接続され
た側面パッドとを備えたものである。
テム基板の主面上にコネクタを設け、このコネクタに半
導体装置の側面パッドを装着するようにしたものであ
る。
実施の形態1を図にもとづいて説明する。図1は、実施
の形態1の概略構成を示す断面図である。この図におい
て、2はBGA基板で、周知のように、多数の半田ボー
ル3を介して図示しない実装基板に装着されると共に、
電気的な接続が行なわれるものである。4はBGA基板
2に搭載された半導体チップで、金属ワイヤ7によって
BGA基板2との電気的接続が行なわれている。6は従
来技術と同主旨で設けられるチップコンデンサで、この
実施の形態では半導体チップ4上に装着される点が特徴
である。8は半導体チップ4及び金属ワイヤ7並びにチ
ップコンデンサ6を覆うモールド樹脂である。
ップコンデンサ6を半導体チップ4の回路上に装着して
いるため、チップコンデンサ6と半導体チップ4との間
のインダクタンスが極めて小さくなり、電源ノイズを効
果的に低減して高速信号への対応が容易となるものであ
る。また、従来のように、半導体チップ4から離れた位
置にチップコンデンサを設けていた場合に比してチップ
コンデンサの数を少なくすることができる。
態2を図にもとづいて説明する。図2は、実施の形態2
の概略構成を示す断面図である。この図において、図1
と同一または相当部分には同一符号を付して説明を省略
する。図1と異なる点は、半導体チップとBGA基板と
の接続をバンプによって行なうようにした点である。即
ち、図2において、5はバンプで、半導体チップ4をB
GA基板2に装着すると共に、電気的接続を行なうもの
である。図1に示す実施の形態1のように、金属ワイヤ
7による接続ではワイヤ長が長く電気特性が悪くなる
が、バンプ5によればそのような問題点が解消される。
バンプ5を備えた半導体チップ4は、図示しない能動領
域が図2において下方の面に形成されるため、半導体チ
ップ4上に装着されるチップコンデンサ6は、図示のよ
うに、半導体チップ4の下面に装着されている。なお、
9はアンダーフィル樹脂である。
態3を図にもとづいて説明する。図3は、実施の形態3
の概略構成を示す断面図である。この図において、図2
と同一または相当部分には同一符号を付して説明を省略
する。図2と異なる点は、チップコンデンサを半導体チ
ップの裏面に装着し、チップコンデンサと半導体チップ
の能動領域との電気的接続を貫通ビアによって行なうよ
うにした点である。即ち、図3において、6はチップコ
ンデンサで、半導体チップ4の裏面である図3において
上方の面に装着されている。10は半導体チップ4の図
において上方の面から下方の面にまで延在する貫通ビア
で、チップコンデンサ6の両端と半導体チップの能動領
域(図示せず)とを電気的に接続するものである。
である。この図において、4は半導体チップ、11は半
導体チップの能動領域、10は能動領域から半導体チッ
プの裏面にまで延在する貫通ビア、12は能動領域上に
設けられ、能動領域の所定個所に接続されたチップ上金
属配線で、貫通ビア10の図において下端に接続されて
いる。13は半導体チップの裏面に設けられたチップ裏
面パッドで、貫通ビア10の図において上端に接続され
ると共に、チップコンデンサ6との接続電極を構成する
ものである。61,62は半導体チップ4の裏面に装着
されたチップコンデンサ6の端子電極で、それぞれチッ
プ裏面パッド13に接続されている。
ップコンデンサ6を半導体チップ4の裏面に装着し、貫
通ビアによって能動領域と接続しているため、チップコ
ンデンサのサイズや装着位置の自由度が大となり、電源
/グランド特性の向上を効率よく、安価に行なうことが
できる。
態4を図にもとづいて説明する。図5は、実施の形態4
の概略構成を示す断面図である。この図において、図
1、図2と同一または相当部分には同一符号を付して説
明を省略する。図1、図2と異なる点は、図1に示す半
導体チップを、図2に示す半導体チップの上に積層し、
BGA基板に対して3次元的に搭載するようにした点で
ある。即ち、図5において、4Aは図2に示す構成の第
1の半導体チップ、4Bは図1に示す構成の第2の半導
体チップで、第1の半導体チップ4Aの裏面上に装着さ
れている。8は第1、第2の半導体チップ4A、4Bの
全体を覆うモールド樹脂である。
るため、チップコンデンサを半導体チップ上に設けるこ
とによる電源/グランド特性の向上に加えて、実装の高
密度化が実現し、システムを小型化することができる。
また、積層された複数の半導体チップ間の接続距離を、
2次元的に実装した場合よりも短くすることができるた
め、高速信号特性が一段と改善されるものである。
態5を図にもとづいて説明する。図6は、実施の形態5
の概略構成を示す断面図である。この図において、14
はモジュール基板で、図2に示す構成の第1の半導体チ
ップ4Aと、図1に示す構成の第2の半導体チップ4B
とを2次元的に実装、搭載したものである。
半導体チップを2次元的に実装、搭載しているため、シ
ステムの小型化には向かないが、システムの薄型化を図
ることができ、システムの規模に応じて必要数の半導体
チップを容易に搭載することができる。また、6Aで示
すように、モジュール基板上にもチップコンデンサを装
着することにより、システムとしての電源/グランド特
性の安定化を図ることが可能となる。
態6を図にもとづいて説明する。図7は、実施の形態6
の概略構成を示す断面図である。この図において、図6
と同一または相当部分には同一符号を付して説明を省略
する。図6と異なる点は、モジュール基板の裏面に半田
ボールを設けることによってBGA基板を構成し、第
1、第2の半導体チップを装着した形のBGA基板をシ
ステム基板上に実装、搭載した点である。即ち、図7に
おいて、2は図6におけるモジュール基板14の裏面に
半田ボール3を設けることによって構成されたBGA基
板、15は上記BGA基板2を実装、搭載したシステム
基板、6Bはシステム基板上に装着したチップコンデン
サである。
るため、複数のモジュール基板を同様な構成でシステム
基板上に実装、搭載することにより、更に大規模なシス
テムを容易に構築することができる。また、システム基
板15上にもチップコンデンサ6Bを装着することによ
り、システムとしての電源/グランド特性の安定化を図
ることができる。
態7を図にもとづいて説明する。図8は、実施の形態7
の概略構成を示す断面図である。この図において、図1
と同一または相当部分には同一符号を付して説明を省略
する。図1と異なる点は、半導体チップを導電性の放熱
体で覆うと共に、BGA基板の内部に、上記放熱体と共
に半導体チップに対するシールドを構成するシールドプ
レーンを設けるようにした点である。即ち、図8におい
て、16はモールド樹脂8で覆われた半導体チップ4を
覆うように、BGA基板2に設けられた導電性の放熱
体、17はBGA基板2の内部に設けられ、上記放熱体
16と共に半導体チップ4に対するシールドを構成する
シールドプレーンである。なお、放熱体16とシールド
プレーン17は共に、グランド電位に接続されている。
るため、電源/グランドノイズ低減効果が向上すると共
に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外
部からの電磁放射ノイズの影響を防ぐことができる。ま
た、放熱体16とシールドプレーン17の熱伝達によ
り、上部と下部への放熱特性が向上する。
態8を図にもとづいて説明する。図9は、実施の形態8
の概略構成を示す断面図である。この図において、図2
と同一または相当部分には同一符号を付して説明を省略
する。図2と異なる点は、半導体チップを導電性の放熱
体で覆うと共に、BGA基板の内部に、上記放熱体と共
に半導体チップに対するシールドを構成するシールドプ
レーンを設けるようにした点である。即ち、図9におい
て、16は半導体チップ4を覆うように、BGA基板2
に設けられた導電性の放熱体、17はBGA基板2の内
部に設けられ、上記放熱体16と共に半導体チップ4に
対するシールドを構成するシールドプレーンである。な
お、放熱体16とシールドプレーン17は共に、グラン
ド電位に接続されている。また、18は半導体チップ4
と放熱体16との間に装着された放熱用樹脂等の熱伝達
部材である。
るため、電源/グランドノイズ低減効果が向上すると共
に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外
部からの電磁放射ノイズの影響を防ぐことができる。ま
た、放熱体16とシールドプレーン17の熱伝達によ
り、上部と下部への放熱特性が向上する。更に、熱伝達
部材18によって半導体チップ4の熱を効率よく放熱体
16に伝達するため、放熱効果が一段と向上する。
態9を図にもとづいて説明する。図10は、実施の形態
9の概略構成を示す断面図である。この図において、図
8と同一または相当部分には同一符号を付して説明を省
略する。図8と異なる点は、放熱体の外面に放熱フィン
を設けた点である。即ち、図10において、19は放熱
体16の外面に固着された放熱フィンである。このよう
な構成とすることにより、放熱体16からの放熱効果を
更に高めることができる。なお、この実施の形態の放熱
フィン19は、図9に示す放熱体16に対しても適用で
きることは言うまでもない。
形態10を図にもとづいて説明する。図11は、実施の
形態10の概略構成を示す断面図である。この図におい
て、図6と同一または相当部分には同一符号を付して説
明を省略する。図6と異なる点は、図8、図9と同様
に、第1、第2の半導体チップ4A、4Bを覆う導電性
の放熱体16をモジュール基板14上に設けると共に、
モジュール基板14の内部に上記放熱体16と共に第
1、第2の半導体チップ4A、4Bに対するシールドを
構成するシールドプレーン17を設け、放熱体16及び
シールドプレーン17をグランド電位に接続した点であ
る。また、18は第1の半導体チップ4Aと放熱体16
との間に装着された放熱用樹脂等の熱伝達部材である。
いるため、電源/グランドノイズ低減効果が向上すると
共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、
外部からの電磁放射ノイズの影響を防ぐことができる。
また、放熱体16とシールドプレーン17の熱伝達によ
り、上部と下部への放熱特性が向上する。加えて、熱伝
達部材18によって第1の半導体チップ4Aの熱を効率
よく放熱体16に伝達するため、放熱効果が一段と向上
する。
形態11を図にもとづいて説明する。図12は、実施の
形態11の概略構成を示す断面図である。この図におい
て、図7と同一または相当部分には同一符号を付して説
明を省略する。図7と異なる点は、図8、図9と同様
に、第1、第2の半導体チップ4A、4Bを覆う導電性
の放熱体16をBGA基板2上に設けると共に、BGA
基板2の内部に上記放熱体16と共に第1、第2の半導
体チップ4A、4Bに対するシールドを構成するシール
ドプレーン17Aを設け、更に、システム基板15の内
部にも同様なシールドプレーン17Bを設け、各シール
ドプレーン17A、17B及び放熱体16をグランド電
位に接続した点である。また、18は第1の半導体チッ
プ4Aと放熱体16との間に装着された放熱用樹脂等の
熱伝達部材である。
いるため、電源/グランドノイズ低減効果が向上すると
共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、
外部からの電磁放射ノイズの影響を防ぐことができる。
また、放熱体16とシールドプレーン17A、17Bの
熱伝達により、上部と下部への放熱特性が向上する。加
えて、熱伝達部材18によって第1の半導体チップ4A
の熱を効率よく放熱体16に伝達するため、放熱効果が
一段と向上する。
形態12を図にもとづいて説明する。図13は、実施の
形態12の概略構成を示す断面図である。この図におい
て、4は半導体チップ、5はバンプ、11は半導体チッ
プの能動領域で、バンプ装着面の裏面に形成されてい
る。10は能動領域からバンプ装着面にまで延在する貫
通ビア、12は能動領域11上に設けられ、能動領域の
所定個所に接続されると共に、図示しないチップコンデ
ンサの接続電極を構成するチップ上金属配線で、貫通ビ
ア10の図において上端に接続されている。また、20
はバンプ装着面に設けられ、バンプ5に接続されると共
に、貫通ビア10の図において下端に接続されたチップ
裏面上金属配線である。
BGA基板等に実装した際、能動領域11が上面になる
ため、チップ上金属配線12等の電極をテスト用やチッ
プコンデンサの接続用に用いることができる。テストが
容易にできることから不良品のリワークも容易となる。
形態13を図にもとづいて説明する。図14は、実施の
形態13の概略構成を示す断面図である。この図におい
て、2は半田ボール3を装着したBGA基板で、主面上
に図13に示す半導体装置を実装し、モールド樹脂8で
被覆してパッケージとしたものである。図13と同一ま
たは相当部分には同一符号を付して説明を省略する。
いるため、金属ワイヤがなく、高速化に対応することが
できる。また、能動領域11が上面になることによる効
果は実施の形態12で述べた通りである。また、図15
に示すように、能動領域11上のチップ上金属配線12
にチップコンデンサ6を接続して装着すれば、説明ずみ
の他の実施の形態と同様に、電源/グランド特性を向上
させることができる。
形態14を図にもとづいて説明する。図16は、実施の
形態14の概略構成を示す断面図である。この図におい
て、15は主面上に多数の実装用パッド21が設けられ
たシステム基板で、実装用パッド21に図13に示す半
導体装置を実装した後、樹脂封止22によって封止する
ことにより、実装信頼性を高めるようにしたものであ
る。能動領域11が上面になるためテストが容易とな
り、リワークも容易となる他、システム基板15に装着
されたチップコンデンサ6Bにより、システムとしての
電源/グランド特性の安定化を図ることができる。
形態15を図にもとづいて説明する。図17は、実施の
形態15の概略構成を示す断面図である。この図におい
て、図16と同一または相当部分には同一符号を付して
説明を省略する。図16と異なる点は、実装用パッドに
隣接してシステム基板の主面上にリワーク実装用パッド
を設け、再実装が容易にできるようにした点である。即
ち、図17において、23は実装用パッド21に隣接し
てシステム基板15の主面上に設けられたリワーク実装
用パッドである。図18は、実装用パッド21とリワー
ク実装用パッド23の配列状態を示す平面図である。実
施の形態15は以上のように構成されているため、再実
装が容易となるものである。
形態16を図にもとづいて説明する。図19は、実施の
形態16の概略構成を示す断面図である。即ち、図13
に示す半導体装置を3個積層した積層体をシステム基板
15の主面上に装着し、積層体を封止樹脂22によって
封止したものである。システム基板15にチップコンデ
ンサ6Bが装着されていることは他の実施の形態と同様
である。実施の形態16は以上のように構成されている
ため、システム基板15への3次元実装が可能となり、
システムの小型化を図ることができる。また、高機能、
高速化への対応が可能となる。
形態17を図にもとづいて説明する。図20は、実施の
形態17の概略構成を示す断面図である。この図におい
て、4は半導体チップ、11は半導体チップの能動領域
で、半導体チップの主面に形成されている。10は能動
領域から裏面にまで延在する貫通ビア、12は能動領域
11上に設けられ、能動領域の所定個所に接続されると
共に、図示しないチップコンデンサの接続電極を構成す
るチップ上金属配線で、貫通ビア10の図において左端
に接続されている。24は半導体チップの裏面に設けら
れ、貫通ビア10の図において右端に接続されたチップ
裏面上金属配線、25は半導体チップの側面から延在し
貫通ビア10に接続された側面ビア、26は半導体チッ
プの側面に設けられ、側面ビア25の図において下端に
接続された側面パッドである。
いるため、能動領域上に設けられたチップ上金属配線1
2を図示しないチップコンデンサの接続電極として使用
し、裏面に設けられたチップ裏面上金属配線24をテス
ト用電極として使用し、更に、側面に設けられた側面パ
ッド26を実装用電極として使用することができる。
形態18を図にもとづいて説明する。図21は、実施の
形態18の概略構成を示す断面図である。この図におい
て、図20と同一または相当部分には同一符号を付して
説明を省略する。図20と異なる点は、システム基板1
5に図20に示す半導体装置を実装、搭載した点であ
る。即ち、図21において、15はシステム基板、27
はシステム基板15上に設けられた複数個のコネクタ
で、図20に示す半導体装置を2個、それぞれの側面パ
ッド26を介して接続した状態を示している。
図20に示す半導体装置を縦にした状態で実装、搭載す
ることができるため、システムの小型化を図ることがで
きる他、リワークが容易になるものである。
板、このBGA基板の他主面に装着され、金属ワイヤに
よってBGA基板との電気的接続が行なわれるようにさ
れた半導体チップ及び半導体チップ上に装着され電源ノ
イズを低減するチップコンデンサを備えたものであるた
め、チップコンデンサと半導体チップとの間のインダク
タンスが極めて小さくなり、電源ノイズを効果的に低減
することができる。また、少ない数のチップコンデンサ
で十分な効果を期待することができる。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する半導体チップ及び半導体チップの能動領域
上に装着され、電源ノイズを低減するチップコンデンサ
を備えたものであるため、金属ワイヤによる電気特性の
悪化を解消することができる。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する半導体チップ及び半導体チップの能動領域
形成面の裏面に装着され、電源ノイズを低減するチップ
コンデンサを備えたものであるため、チップコンデンサ
のサイズや装着位置の自由度が大となり、電源/グラン
ド特性の向上を効率よく、安価に行なうことができる。
A基板、このBGA基板の他主面に装着され、電気的接
続部を構成するバンプと、バンプ側に形成された能動領
域とを有する第1の半導体チップ、この第1の半導体チ
ップの能動領域形成面の裏面に装着され、金属ワイヤに
よってBGA基板との電気的接続が行なわれるようにさ
れた第2の半導体チップ及び第2の半導体チップ上と第
1の半導体チップの能動領域上にそれぞれ装着され、電
源ノイズを低減するチップコンデンサを備えたものであ
るため、実装の高密度化が実現し、システムを小型化す
ることができる。
ュール基板、このモジュール基板の主面上に装着され、
電気的接続部を構成するバンプと、バンプ側に形成され
た能動領域とを有する第1の半導体チップ、モジュール
基板の主面上に第1の半導体チップと離隔して装着さ
れ、金属ワイヤによってモジュール基板との電気的接続
が行なわれるようにされた第2の半導体チップ及び第1
の半導体チップの能動領域上と、第2の半導体チップ上
にそれぞれ装着され、電源ノイズを低減するチップコン
デンサを備えたもので、半導体チップを2次元的に実
装、搭載しているため、システムの小型化には向かない
が、システムの薄型化を図ることができ、システムの規
模に応じて必要数の半導体チップを容易に搭載すること
ができる。
テム基板、このシステム基板の主面上に半田ボールを介
して装着されたBGA基板、このBGA基板の主面上に
装着され、電気的接続部を構成するバンプと、バンプ側
に形成された能動領域とを有する第1の半導体チップ、
BGA基板の主面上に第1の半導体チップと離隔して装
着され、金属ワイヤによってBGA基板との電気的接続
が行なわれるようにされた第2の半導体チップ及び第1
の半導体チップの能動領域上と、第2の半導体チップ上
にそれぞれ装着され、電源ノイズを低減するチップコン
デンサを備えたものであるため、大規模なシステムを容
易に構築することができる。
A基板の他主面に設けられ、半導体チップを覆う導電性
の放熱体及びBGA基板の内部に設けられ、放熱体と共
に半導体チップに対するシールドを構成するシールドプ
レーンを備え、放熱体及びシールドプレーンをグランド
電位としたため、電源/グランドノイズ低減効果が向上
すると共に、放熱体内部からの電磁放射ノイズの放出を
防ぎ、外部からの電磁放射ノイズの影響を防ぐことがで
きる。
体の外面に放熱フィンを設けたため、放熱体からの放熱
効果を更に高めることができる。
ュール基板の主面またはBGA基板の他主面に設けら
れ、第1及び第2の半導体チップを覆う導電性の放熱
体、モジュール基板またはBGA基板、システム基板の
内部に設けられ、放熱体と共に第1、第2の半導体チッ
プに対するシールドを構成するシールドプレーンを備
え、放熱体及びシールドプレーンをグランド電位とした
ため、電源/グランドノイズ低減効果が向上すると共
に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外
部からの電磁放射ノイズの影響を防ぐことができる。
A基板、及びこのBGA基板の他主面に装着され、電気
的接続部を構成するバンプと、このバンプ装着面の裏面
に形成された能動領域とを有する半導体チップを備え、
半導体チップの能動領域上に電源ノイズを低減するチッ
プコンデンサを装着し得るようにしたため、チップ上金
属配線等の電極をチップコンデンサの接続用やテスト用
に用いることができる。テストが容易になることから不
良品のリワークも容易となる。
テム基板、このシステム基板の主面上に設けられた複数
個の実装用パッドに装着され電気的接続を行なうバンプ
と、このバンプ装着面の裏面に形成された能動領域と、
バンプ装着面から能動領域にまで延在し、両者の電気的
接続を行う貫通ビアとを有する半導体チップ、システム
基板の主面またはその裏面に設けられ電源ノイズを低減
するチップコンデンサ及び半導体チップを封止する樹脂
封止部材を備えたものであるため、テストが容易とな
り、リワークも容易となる他、システム基板に装着され
たチップコンデンサによりシステムとしての電源/グラ
ンド特性の安定化を図ることができる。
用パッドに隣接してシステム基板の主面上にリワーク実
装用パッドを設けたため、再実装が容易となるものであ
る。
領域を一面に設け、バンプを他面に設けると共に、一面
から他面にまで延在する貫通ビアによって能動領域とバ
ンプとの電気的接続を行うようにした半導体チップを複
数個積層した積層体と、この積層体を主面上に装着する
システム基板と、積層体を封止する樹脂封止部材と、シ
ステム基板の主面またはその裏面に設けられ電源ノイズ
を低減するチップコンデンサとを備えたものであるた
め、システム基板への3次元実装が可能となり、システ
ムの小型化を図ることができる。
に能動領域を有する半導体チップに、一面から他面にま
で延在する貫通ビアと、一面に設けられ貫通ビアの一端
に接続されると共に、チップコンデンサの接続電極を構
成するチップ上金属配線と、他面に設けられ貫通ビアの
他端に接続されたチップ裏面上金属配線と、半導体チッ
プの側面から延在して貫通ビアに接続された側面ビア
と、半導体チップの側面に設けられ側面ビアに接続され
た側面パッドとを備えたものであるため、能動領域上に
設けられたチップ上金属配線をチップコンデンサの接続
電極として使用し、裏面に設けられたチップ裏面上金属
配線をテスト用電極として使用し、更に、側面に設けら
れた側面パッドを実装用電極として使用することができ
る。
テム基板の主面上にコネクタを設け、このコネクタに段
落0073記載の半導体装置の側面パッドを装着するよ
うにしたため、半導体装置を縦にした状態で実装、搭載
することができ、システムの小型化を図ることができ
る。また、リワークも容易になるものである。
面図である。
面図である。
面図である。
示す断面図である。
面図である。
面図である。
面図である。
面図である。
面図である。
断面図である。
す断面図である。
す断面図である。
す断面図である。
す断面図である。
る。
す断面図である。
す断面図である。
ワーク実装用パッドの配列状態を示す平面図である。
す断面図である。
す断面図である。
す断面図である。
である。
チップ、 6 チップコンデンサ、 7 金属ワイ
ヤ、 8 モールド樹脂。
Claims (21)
- 【請求項1】 ボールグリッドアレイを構成する多数の
半田ボールを一主面に装着した基板(以下、BGA基板
と称する)、上記BGA基板の他主面に装着され、金属
ワイヤによって上記BGA基板との電気的接続が行なわ
れるようにされた半導体チップ及び上記半導体チップ上
に装着され電源ノイズを低減するチップコンデンサを備
えた半導体装置。 - 【請求項2】 BGA基板、このBGA基板の他主面に
装着され、電気的接続部を構成するバンプと、上記バン
プ側に形成された能動領域とを有する半導体チップ及び
上記半導体チップの能動領域上に装着され、電源ノイズ
を低減するチップコンデンサを備えた半導体装置。 - 【請求項3】 BGA基板、このBGA基板の他主面に
装着され、電気的接続部を構成するバンプと、上記バン
プ側に形成された能動領域とを有する半導体チップ及び
上記半導体チップの能動領域形成面の裏面に装着され、
電源ノイズを低減するチップコンデンサを備えた半導体
装置。 - 【請求項4】 チップコンデンサは、半導体チップの能
動領域から裏面に至る貫通ビアにより、能動領域に接続
されることを特徴とする請求項3記載の半導体装置。 - 【請求項5】 BGA基板、このBGA基板の他主面に
装着され、電気的接続部を構成するバンプと、上記バン
プ側に形成された能動領域とを有する第1の半導体チッ
プ、この第1の半導体チップの能動領域形成面の裏面に
装着され、金属ワイヤによって上記BGA基板との電気
的接続が行なわれるようにされた第2の半導体チップ及
び上記第2の半導体チップ上と上記第1の半導体チップ
の能動領域上にそれぞれ装着され、電源ノイズを低減す
るチップコンデンサを備えた半導体装置。 - 【請求項6】 モジュール基板、このモジュール基板の
主面上に装着され、電気的接続部を構成するバンプと、
上記バンプ側に形成された能動領域とを有する第1の半
導体チップ、上記モジュール基板の主面上に上記第1の
半導体チップと離隔して装着され、金属ワイヤによって
上記モジュール基板との電気的接続が行なわれるように
された第2の半導体チップ及び上記第1の半導体チップ
の能動領域上と、上記第2の半導体チップ上にそれぞれ
装着され、電源ノイズを低減するチップコンデンサを備
えた半導体装置。 - 【請求項7】 モジュール基板上に、電源ノイズを低減
するチップコンデンサを装着したことを特徴とする請求
項6記載の半導体装置。 - 【請求項8】 システム基板、このシステム基板の主面
上に半田ボールを介して装着されたBGA基板、このB
GA基板の主面上に装着され、電気的接続部を構成する
バンプと、上記バンプ側に形成された能動領域とを有す
る第1の半導体チップ、上記BGA基板の主面上に上記
第1の半導体チップと離隔して装着され、金属ワイヤに
よって上記BGA基板との電気的接続が行なわれるよう
にされた第2の半導体チップ及び上記第1の半導体チッ
プの能動領域上と、上記第2の半導体チップ上にそれぞ
れ装着され、電源ノイズを低減するチップコンデンサを
備えた半導体装置。 - 【請求項9】 システム基板及びBGA基板のいずれか
または双方に、電源ノイズを低減するチップコンデンサ
を装着したことを特徴とする請求項8記載の半導体装
置。 - 【請求項10】 BGA基板の他主面に設けられ、半導
体チップを覆う導電性の放熱体及び上記BGA基板の内
部に設けられ、上記放熱体と共に上記半導体チップに対
するシールドを構成するシールドプレーンを備え、上記
放熱体及びシールドプレーンをグランド電位としたこと
を特徴とする請求項1または請求項2記載の半導体装
置。 - 【請求項11】 BGA基板、このBGA基板の他主面
に装着され、電気的接続部を構成するバンプと、上記バ
ンプ側に形成された能動領域とを有する半導体チップ、
この半導体チップの能動領域上に装着され、電源ノイズ
を低減するチップコンデンサ、上記BGA基板の他主面
に設けられ、上記半導体チップを覆う導電性の放熱体、
上記BGA基板の内部に設けられ、上記放熱体と共に上
記半導体チップに対するシールドを構成するシールドプ
レーン及び上記半導体チップの能動領域形成面の裏面と
上記放熱体との間に装着された熱伝達部材を備え、上記
放熱体並びにシールドプレーンをグランド電位としたこ
とを特徴とする半導体装置。 - 【請求項12】 放熱体の外面に放熱フィンを設けたこ
とを特徴とする請求項10または請求項11記載の半導
体装置。 - 【請求項13】 モジュール基板の主面またはBGA基
板の他主面に設けられ、第1及び第2の半導体チップを
覆う導電性の放熱体、モジュール基板またはBGA基
板、システム基板の内部に設けられ、上記放熱体と共に
上記第1、第2の半導体チップに対するシールドを構成
するシールドプレーンを備え、上記放熱体及びシールド
プレーンをグランド電位としたことを特徴とする請求項
6〜請求項9のいずれか1項記載の半導体装置。 - 【請求項14】 第1の半導体チップの能動領域形成面
の裏面と放熱体との間に熱伝達部材を装着したことを特
徴とする請求項13記載の半導体装置。 - 【請求項15】 BGA基板、及びこのBGA基板の他
主面に装着され、電気的接続部を構成するバンプと、こ
のバンプ装着面の裏面に形成された能動領域とを有する
半導体チップを備え、上記半導体チップの能動領域上に
電源ノイズを低減するチップコンデンサを装着し得るよ
うにした半導体装置。 - 【請求項16】 半導体チップには、その能動領域から
バンプ装着面に至る貫通ビアが形成され、能動領域とバ
ンプとを接続するようにしたことを特徴とする請求項1
5記載の半導体装置。 - 【請求項17】 システム基板、このシステム基板の主
面上に設けられた複数個の実装用パッドに装着され電気
的接続を行なうバンプと、このバンプ装着面の裏面に形
成された能動領域と、バンプ装着面から能動領域にまで
延在し、両者の電気的接続を行う貫通ビアとを有する半
導体チップ、上記システム基板の主面またはその裏面に
設けられ電源ノイズを低減するチップコンデンサ及び上
記半導体チップを封止する樹脂封止部材を備えた半導体
装置。 - 【請求項18】 実装用パッドに隣接してシステム基板
の主面上にリワーク実装用パッドを設けたことを特徴と
する請求項17記載の半導体装置。 - 【請求項19】 能動領域を一面に設け、バンプを他面
に設けると共に、一面から他面にまで延在する貫通ビア
によって能動領域とバンプとの電気的接続を行うように
した半導体チップを複数個積層した積層体と、この積層
体を主面上に装着するシステム基板と、上記積層体を封
止する樹脂封止部材と、上記システム基板の主面または
その裏面に設けられ電源ノイズを低減するチップコンデ
ンサとを備えた半導体装置。 - 【請求項20】 一面に能動領域を有する半導体チップ
に、一面から他面にまで延在する貫通ビアと、一面に設
けられ上記貫通ビアの一端に接続されると共に、チップ
コンデンサの接続電極を構成するチップ上金属配線と、
他面に設けられ上記貫通ビアの他端に接続されたチップ
裏面上金属配線と、上記半導体チップの側面から延在し
て上記貫通ビアに接続された側面ビアと、上記半導体チ
ップの側面に設けられ上記側面ビアに接続された側面パ
ッドとを備えたことを特徴とする半導体装置。 - 【請求項21】 システム基板の主面上にコネクタを設
け、このコネクタに請求項20記載の半導体装置の側面
パッドを装着するようにしたことを特徴とする半導体装
置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000382592A JP4422323B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置 |
US09/846,272 US6873035B2 (en) | 2000-12-15 | 2001-05-02 | Semiconductor device having capacitors for reducing power source noise |
US11/064,822 US7233065B2 (en) | 2000-12-15 | 2005-02-25 | Semiconductor device having capacitors for reducing power source noise |
US11/501,849 US20070023895A1 (en) | 2000-12-15 | 2006-08-10 | Semiconductor device having capacitors for reducing power source noise |
US11/797,544 US7319268B2 (en) | 2000-12-15 | 2007-05-04 | Semiconductor device having capacitors for reducing power source noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000382592A JP4422323B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002184933A true JP2002184933A (ja) | 2002-06-28 |
JP4422323B2 JP4422323B2 (ja) | 2010-02-24 |
Family
ID=18850391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000382592A Expired - Fee Related JP4422323B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6873035B2 (ja) |
JP (1) | JP4422323B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004297071A (ja) * | 2003-03-27 | 2004-10-21 | Stmicroelectronics Inc | 露出されているダイ表面及び補助アタッチメントを具備している集積回路パッケージ |
JP2005302885A (ja) * | 2004-04-08 | 2005-10-27 | Daikin Ind Ltd | 半導体回路基板及び半導体回路 |
WO2006054339A1 (ja) * | 2004-11-17 | 2006-05-26 | Fujitsu Limited | 半導体装置 |
WO2006134629A1 (ja) * | 2005-06-13 | 2006-12-21 | Daikin Industries, Ltd. | 半導体回路基板及び半導体回路 |
JP2007019149A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 電子基板とその製造方法及び電子機器 |
JP2007115862A (ja) * | 2005-10-20 | 2007-05-10 | Nec Corp | 半導体パッケージ |
JP2008010823A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | 半導体パッケージ及びその製造方法 |
JP2008270581A (ja) * | 2007-04-23 | 2008-11-06 | Hitachi Ltd | 半導体チップおよび半導体装置 |
US7495331B2 (en) | 2005-06-08 | 2009-02-24 | Seiko Epson Corporation | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
JP2010045090A (ja) * | 2008-08-11 | 2010-02-25 | Texas Instr Japan Ltd | Icチップ上への電子部品の実装 |
JP2010103574A (ja) * | 2006-05-16 | 2010-05-06 | Samsung Electro-Mechanics Co Ltd | 半導体チップ及び半導体チップパッケージ |
JP2011182468A (ja) * | 2011-06-09 | 2011-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
JP2011211746A (ja) * | 2011-06-09 | 2011-10-20 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
WO2015162768A1 (ja) * | 2014-04-24 | 2015-10-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6949822B2 (en) * | 2000-03-17 | 2005-09-27 | International Rectifier Corporation | Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance |
US20020127771A1 (en) * | 2001-03-12 | 2002-09-12 | Salman Akram | Multiple die package |
SG95637A1 (en) * | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
US6441483B1 (en) * | 2001-03-30 | 2002-08-27 | Micron Technology, Inc. | Die stacking scheme |
US7215022B2 (en) * | 2001-06-21 | 2007-05-08 | Ati Technologies Inc. | Multi-die module |
US6700794B2 (en) | 2001-07-26 | 2004-03-02 | Harris Corporation | Decoupling capacitor closely coupled with integrated circuit |
TW525291B (en) * | 2001-12-19 | 2003-03-21 | Silicon Integrated Sys Corp | Package with embedded capacitors in chip |
US7046522B2 (en) * | 2002-03-21 | 2006-05-16 | Raymond Jit-Hung Sung | Method for scalable architectures in stackable three-dimensional integrated circuits and electronics |
KR100618812B1 (ko) * | 2002-11-18 | 2006-09-05 | 삼성전자주식회사 | 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지 |
JP2004200041A (ja) * | 2002-12-19 | 2004-07-15 | Tohoku Pioneer Corp | 有機el表示装置 |
DE10300958A1 (de) * | 2003-01-13 | 2004-07-22 | Epcos Ag | Modul mit Verkapselung |
JP3819851B2 (ja) * | 2003-01-29 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US7361995B2 (en) * | 2003-02-03 | 2008-04-22 | Xilinx, Inc. | Molded high density electronic packaging structure for high performance applications |
US20040245651A1 (en) * | 2003-06-09 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
TWI234209B (en) * | 2003-10-31 | 2005-06-11 | Advanced Semiconductor Eng | BGA semiconductor device with protection of component on ball-planting surface |
US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
JP2006310783A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 回路装置 |
JP2006278906A (ja) * | 2005-03-30 | 2006-10-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7622325B2 (en) * | 2005-10-29 | 2009-11-24 | Stats Chippac Ltd. | Integrated circuit package system including high-density small footprint system-in-package |
US7323968B2 (en) * | 2005-12-09 | 2008-01-29 | Sony Corporation | Cross-phase adapter for powerline communications (PLC) network |
DE102006022748B4 (de) * | 2006-05-12 | 2019-01-17 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung |
US7656024B2 (en) * | 2006-06-30 | 2010-02-02 | Fairchild Semiconductor Corporation | Chip module for complete power train |
JP4969934B2 (ja) * | 2006-07-19 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
US7378733B1 (en) | 2006-08-29 | 2008-05-27 | Xilinx, Inc. | Composite flip-chip package with encased components and method of fabricating same |
US7622811B2 (en) * | 2006-09-14 | 2009-11-24 | Stats Chippac, Inc. | Semiconductor assembly with component attached on die back side |
WO2008099856A1 (ja) * | 2007-02-15 | 2008-08-21 | Nec Corporation | 電子装置搭載機器とそのノイズ抑制方法 |
US20090057867A1 (en) * | 2007-08-30 | 2009-03-05 | Vincent Hool | Integrated Circuit Package with Passive Component |
US8350382B2 (en) * | 2007-09-21 | 2013-01-08 | Infineon Technologies Ag | Semiconductor device including electronic component coupled to a backside of a chip |
US7679177B2 (en) * | 2007-09-21 | 2010-03-16 | Stats Chippac Ltd. | Integrated circuit packaging system with passive components |
TWI420640B (zh) | 2008-05-28 | 2013-12-21 | 矽品精密工業股份有限公司 | 半導體封裝裝置、半導體封裝結構及其製法 |
US7851893B2 (en) * | 2008-06-10 | 2010-12-14 | Stats Chippac, Ltd. | Semiconductor device and method of connecting a shielding layer to ground through conductive vias |
US8304854B2 (en) * | 2008-11-13 | 2012-11-06 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package |
WO2010059724A2 (en) * | 2008-11-20 | 2010-05-27 | Qualcomm Incorporated | Capacitor die design for small form factors |
US7989942B2 (en) * | 2009-01-20 | 2011-08-02 | Altera Corporation | IC package with capacitors disposed on an interposal layer |
WO2011041064A2 (en) | 2009-10-01 | 2011-04-07 | Rambus Inc. | Methods and systems for reducing supply and termination noise |
FR2967814A1 (fr) * | 2010-11-23 | 2012-05-25 | St Microelectronics Grenoble 2 | Dispositif semi-conducteur a puce sur plaque support |
US8848390B2 (en) * | 2011-02-16 | 2014-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitive proximity communication using tuned-inductor |
CN103718469B (zh) * | 2011-08-01 | 2016-06-08 | 株式会社村田制作所 | 高频模块 |
US9275976B2 (en) * | 2012-02-24 | 2016-03-01 | Broadcom Corporation | System-in-package with integrated socket |
US10848668B2 (en) | 2016-05-19 | 2020-11-24 | Avago Technologies International Sales Pte. Limited | 360 degree video recording and playback with object tracking |
US10681326B2 (en) | 2016-05-19 | 2020-06-09 | AVAGO TECHNOLOGlES INTERNATIONAL SALES PTE. LIMITED | 360 degree video system with coordinate compression |
US11019257B2 (en) | 2016-05-19 | 2021-05-25 | Avago Technologies International Sales Pte. Limited | 360 degree video capture and playback |
US20180019194A1 (en) * | 2016-07-14 | 2018-01-18 | Semtech Corporation | Low Parasitic Surface Mount Circuit Over Wirebond IC |
US11404365B2 (en) * | 2019-05-07 | 2022-08-02 | International Business Machines Corporation | Direct attachment of capacitors to flip chip dies |
JP7377181B2 (ja) * | 2020-09-11 | 2023-11-09 | 株式会社東芝 | 半導体装置 |
US20230130354A1 (en) * | 2021-10-27 | 2023-04-27 | Advanced Micro Devices, Inc. | Three-dimensional semiconductor package having a stacked passive device |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2013735A1 (ja) * | 1968-07-05 | 1970-04-10 | Gen Electric Inf Ita | |
JPS58218152A (ja) | 1982-06-11 | 1983-12-19 | Fujitsu Ltd | 電子部品 |
JPH0237761A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 混成集積回路装置 |
US5138436A (en) * | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
JP2942363B2 (ja) * | 1991-01-14 | 1999-08-30 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH0582714A (ja) | 1991-09-19 | 1993-04-02 | Hitachi Commun Syst Inc | バイパスコンデンサ内蔵ic |
JPH0637249A (ja) | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | キャパシタの取付構造 |
US5355016A (en) * | 1993-05-03 | 1994-10-11 | Motorola, Inc. | Shielded EPROM package |
US5786979A (en) * | 1995-12-18 | 1998-07-28 | Douglass; Barry G. | High density inter-chip connections by electromagnetic coupling |
JP2905736B2 (ja) | 1995-12-18 | 1999-06-14 | 株式会社エイ・ティ・アール光電波通信研究所 | 半導体装置 |
US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
JPH10125741A (ja) * | 1996-10-16 | 1998-05-15 | Oki Electric Ind Co Ltd | 集積回路及び集積回路の製造方法及び集積回路の評価方法 |
KR100320983B1 (ko) * | 1997-08-22 | 2002-06-20 | 포만 제프리 엘 | 칩조립체및직접적인개방열전도성경로의제공방법 |
US6054008A (en) * | 1998-01-22 | 2000-04-25 | International Business Machines Corporation | Process for adhesively attaching a temporary lid to a microelectronic package |
US6150724A (en) * | 1998-03-02 | 2000-11-21 | Motorola, Inc. | Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces |
US6222276B1 (en) * | 1998-04-07 | 2001-04-24 | International Business Machines Corporation | Through-chip conductors for low inductance chip-to-chip integration and off-chip connections |
US6369444B1 (en) * | 1998-05-19 | 2002-04-09 | Agere Systems Guardian Corp. | Packaging silicon on silicon multichip modules |
US6225699B1 (en) * | 1998-06-26 | 2001-05-01 | International Business Machines Corporation | Chip-on-chip interconnections of varied characteristics |
US6281042B1 (en) * | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
US6313998B1 (en) * | 1999-04-02 | 2001-11-06 | Legacy Electronics, Inc. | Circuit board assembly having a three dimensional array of integrated circuit packages |
US6228682B1 (en) * | 1999-12-21 | 2001-05-08 | International Business Machines Corporation | Multi-cavity substrate structure for discrete devices |
US6369448B1 (en) * | 2000-01-21 | 2002-04-09 | Lsi Logic Corporation | Vertically integrated flip chip semiconductor package |
US6418029B1 (en) * | 2000-02-28 | 2002-07-09 | Mckee James S. | Interconnect system having vertically mounted passive components on an underside of a substrate |
JP3925032B2 (ja) | 2000-03-14 | 2007-06-06 | 富士ゼロックス株式会社 | プリント配線基板 |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6611434B1 (en) | 2000-10-30 | 2003-08-26 | Siliconware Precision Industries Co., Ltd. | Stacked multi-chip package structure with on-chip integration of passive component |
JP4703061B2 (ja) * | 2001-08-30 | 2011-06-15 | 富士通株式会社 | 薄膜回路基板の製造方法およびビア形成基板の形成方法 |
-
2000
- 2000-12-15 JP JP2000382592A patent/JP4422323B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-02 US US09/846,272 patent/US6873035B2/en not_active Expired - Lifetime
-
2005
- 2005-02-25 US US11/064,822 patent/US7233065B2/en not_active Expired - Fee Related
-
2006
- 2006-08-10 US US11/501,849 patent/US20070023895A1/en not_active Abandoned
-
2007
- 2007-05-04 US US11/797,544 patent/US7319268B2/en not_active Expired - Fee Related
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004297071A (ja) * | 2003-03-27 | 2004-10-21 | Stmicroelectronics Inc | 露出されているダイ表面及び補助アタッチメントを具備している集積回路パッケージ |
JP2005302885A (ja) * | 2004-04-08 | 2005-10-27 | Daikin Ind Ltd | 半導体回路基板及び半導体回路 |
WO2006054339A1 (ja) * | 2004-11-17 | 2006-05-26 | Fujitsu Limited | 半導体装置 |
US7495331B2 (en) | 2005-06-08 | 2009-02-24 | Seiko Epson Corporation | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10636726B2 (en) | 2005-06-08 | 2020-04-28 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10262923B2 (en) | 2005-06-08 | 2019-04-16 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10361144B2 (en) | 2005-06-08 | 2019-07-23 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10424533B1 (en) | 2005-06-08 | 2019-09-24 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US8294260B2 (en) | 2005-06-08 | 2012-10-23 | Seiko Epson Corporation | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10312182B2 (en) | 2005-06-08 | 2019-06-04 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10283438B2 (en) | 2005-06-08 | 2019-05-07 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US8896104B2 (en) | 2005-06-08 | 2014-11-25 | Seiko Epson Corporation | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US8673767B2 (en) | 2005-06-08 | 2014-03-18 | Seiko Epson Corporation | Manufacturing method for semiconductor device |
US8004077B2 (en) | 2005-06-08 | 2011-08-23 | Seiko Epson Corporation | Interconnection of land section to wiring layers at center of external connection terminals in semiconductor device and manufacturing thereof |
US8012864B2 (en) | 2005-06-08 | 2011-09-06 | Seiko Epson Corporation | Manufacturing method for interconnection having stress-absorbing layer between the semiconductor substrate and the external connection terminal |
US11205608B2 (en) | 2005-06-08 | 2021-12-21 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
US10727166B2 (en) | 2005-06-08 | 2020-07-28 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
WO2006134629A1 (ja) * | 2005-06-13 | 2006-12-21 | Daikin Industries, Ltd. | 半導体回路基板及び半導体回路 |
US8130052B2 (en) | 2005-06-13 | 2012-03-06 | Daikin Industries Ltd. | Semiconductor circuit board and semiconductor circuit |
US8416578B2 (en) | 2005-07-06 | 2013-04-09 | Seiko Epson Corporation | Manufacturing method for an electronic substrate |
US8284566B2 (en) | 2005-07-06 | 2012-10-09 | Seiko Epson Corporation | Electronic substrate |
JP4572759B2 (ja) * | 2005-07-06 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
US7746663B2 (en) | 2005-07-06 | 2010-06-29 | Seiko Epson Corporation | Electronic substrate and electronic device |
US9087820B2 (en) | 2005-07-06 | 2015-07-21 | Seiko Epson Corporation | Electronic substrate |
US9496202B2 (en) | 2005-07-06 | 2016-11-15 | Seiko Epson Corporation | Electronic substrate |
JP2007019149A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 電子基板とその製造方法及び電子機器 |
JP2007115862A (ja) * | 2005-10-20 | 2007-05-10 | Nec Corp | 半導体パッケージ |
JP2010103574A (ja) * | 2006-05-16 | 2010-05-06 | Samsung Electro-Mechanics Co Ltd | 半導体チップ及び半導体チップパッケージ |
JP2008010823A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | 半導体パッケージ及びその製造方法 |
US8049303B2 (en) | 2007-04-23 | 2011-11-01 | Hitachi, Ltd. | Semiconductor device with power noise suppression |
JP2008270581A (ja) * | 2007-04-23 | 2008-11-06 | Hitachi Ltd | 半導体チップおよび半導体装置 |
JP2010045090A (ja) * | 2008-08-11 | 2010-02-25 | Texas Instr Japan Ltd | Icチップ上への電子部品の実装 |
JP2011211746A (ja) * | 2011-06-09 | 2011-10-20 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
JP2011182468A (ja) * | 2011-06-09 | 2011-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
US10304768B2 (en) | 2014-04-24 | 2019-05-28 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
US10056323B2 (en) | 2014-04-24 | 2018-08-21 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
JPWO2015162768A1 (ja) * | 2014-04-24 | 2017-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2015162768A1 (ja) * | 2014-04-24 | 2015-10-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7233065B2 (en) | 2007-06-19 |
US7319268B2 (en) | 2008-01-15 |
US20070023895A1 (en) | 2007-02-01 |
US20050151252A1 (en) | 2005-07-14 |
US20070205505A1 (en) | 2007-09-06 |
US20020074669A1 (en) | 2002-06-20 |
US6873035B2 (en) | 2005-03-29 |
JP4422323B2 (ja) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4422323B2 (ja) | 半導体装置 | |
US6515870B1 (en) | Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit | |
US5866943A (en) | System and method for forming a grid array device package employing electomagnetic shielding | |
US6218731B1 (en) | Tiny ball grid array package | |
EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
US6703698B2 (en) | Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same | |
KR20070115877A (ko) | 내포된 집적 회로 패키지 온 패키지 시스템 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
KR20050064144A (ko) | 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈 | |
US6597582B2 (en) | Semiconductor device incorporating module structure | |
US7772696B2 (en) | IC package having IC-to-PCB interconnects on the top and bottom of the package substrate | |
KR102451167B1 (ko) | 반도체 패키지 | |
US20070108599A1 (en) | Semiconductor chip package with a metal substrate and semiconductor module having the same | |
US20080277786A1 (en) | Semiconductor package substrate | |
US20170271221A1 (en) | Semiconductor package | |
US6396699B1 (en) | Heat sink with chip die EMC ground interconnect | |
US7868439B2 (en) | Chip package and substrate thereof | |
JP3148718B2 (ja) | 熱的及び電気的に増強された半導体パッケージ | |
KR20060039044A (ko) | 스택형 반도체 멀티칩 패키지 | |
JP4919689B2 (ja) | モジュール基板 | |
CN114464585B (zh) | 一种半导体基板、半导体器件、集成电路***和电子设备 | |
US7071556B2 (en) | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package | |
US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
US6137174A (en) | Hybrid ASIC/memory module package | |
US7091608B2 (en) | Chip package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |