JP2002176232A - アライメントマーク - Google Patents

アライメントマーク

Info

Publication number
JP2002176232A
JP2002176232A JP2001298565A JP2001298565A JP2002176232A JP 2002176232 A JP2002176232 A JP 2002176232A JP 2001298565 A JP2001298565 A JP 2001298565A JP 2001298565 A JP2001298565 A JP 2001298565A JP 2002176232 A JP2002176232 A JP 2002176232A
Authority
JP
Japan
Prior art keywords
alignment mark
metal layer
electrolytic plating
wiring pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001298565A
Other languages
English (en)
Other versions
JP4797310B2 (ja
Inventor
Hitoshi Aoki
仁 青木
Yoshitaka Okugawa
良隆 奥川
Kensuke Nakamura
謙介 中村
Masaaki Kato
正明 加藤
Hidetaka Hara
英貴 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2001298565A priority Critical patent/JP4797310B2/ja
Publication of JP2002176232A publication Critical patent/JP2002176232A/ja
Application granted granted Critical
Publication of JP4797310B2 publication Critical patent/JP4797310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを搭載する多層配線板の製造に
おける、認識性の高いアライメントマークを提供する。 【解決手段】 金属層を電解めっき用リードとして、電
解めっきにより形成された配線パターンおよびアライメ
ントマーク120を有する金属層において、少なくと
も、アライメントマークおよびその周辺部分に保護マス
ク150を形成し、金属層および配線パターンに粗化処
理を施した後、保護マスクを除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アライメントに関
するものである。更に詳しくは、半導体チップを搭載す
る多層配線板の製造における、認識性の高いアライメン
ト(位置合わせ)マークに関するものである。
【0002】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して、益々小
型化かつ多ピン化が進んできている。
【0003】従来の回路基板はプリント配線板と呼ば
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた、ガ
ラスエポキシ積層板に貼り付けられた銅箔をパターニン
グした後、複数枚重ねて積層接着し、ドリルで貫通穴を
開けて、この穴の壁面に銅めっきを行ってビアを形成
し、層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して、部品の搭載に問
題が生じるようになってきている。
【0004】このような背景により、近年、ビルドアッ
プ多層配線板が採用されるようになっている。ビルドア
ップ多層配線板は、樹脂のみで構成される絶縁層と導体
とを、積み重ねながら成形される。ビア形成方法として
は、従来のドリル加工に代わって、レーザ法、プラズマ
法、フォト法等多岐にわたり、小径のビアホールを自由
に配置することで、高密度化を達成するものである。層
間接続部としては、ブラインドビア(Blind Vi
a)やバリードビア(Buried Via:ビアを導
電体で充填した構造)等があり、ビアの上にビアを形成
するスタックドビアが可能な、バリードビアホールが特
に注目されている。バリードビアホールとしては、ビア
ホールをめっきで充填する方法と、導電性ペースト等で
充填する場合とに分けられる。一方、配線パターンを形
成する方法として、銅箔をエッチングする方法(サブト
ラクティブ法)、電解銅めっきによる方法(アディティ
ブ法)等があり、配線密度の高密度化に対応可能なアデ
ィティブ法が特に注目され始めている。
【0005】ビルドアップ多層配線板の製造方法は、次
の2方法に大別されている。 (1)コア基板をベースにして、絶縁層の形成、ビアの
形成、および配線パターンの形成を繰り返すことによ
り、ビルドアップ層を順次積層する方法(以下、シーケ
ンシャル法と呼ぶ) (2)ビルドアップ層を予め単独で形成しておき、コア
基板に対して、ビルドアップ層をアライメントして積層
することにより、ビルドアップ層を積層する方法(以
下、パラレル法と呼ぶ)
【0006】シーケンシャル法は、コア基板をベースと
してビルドアップ層を順次形成していくため、途中の工
程で不良が発生した場合には、その時点で全てが不良と
なってしまうという問題点がある。また、製造を開始し
てから、製品が得られるまでの時間がかかるという問題
もある。全ての工程を順次(シーケンシャルに)行う必
要があり、ビルドアップ層の層数が増えれば増えるほ
ど、この問題は顕著になるため、解決は困難である。
【0007】一方、パラレル法は、ビルドアップ層を予
め単独で形成しておくことができるため、形成したビル
ドアップ層に不良があっても、その時点で検査・選別で
きる。そのため、ビルドアップ層の良品のみを選別し、
積層(コア基板に対するアライメント積層)できるとい
う利点がある。ただし、ビルドアップ層の積層で不良が
発生した場合には、全製品が不良となることは避けられ
ない。また、ビルドアップ層の形成と、ビルドアップ層
の積層を並列して行うことができるため、製造を開始し
てから製品が得られるまでの時間は、シーケンシャル法
ほど長くは無い。
【0008】上記の説明内容から言えることは、配線パ
ターンの形成はアディティブ法が有利であり、ビルドア
ップ層の積層はパラレル法の方が有利であると言うこと
である。図1〜図3は、アディティブ法およびパラレル
法を用いた、多層配線板の製造方法の一例を示す断面図
である。以下、この図面に従って、製造方法について簡
単に説明する。
【0009】図2(i)に示したビルドアップ層110
は、図1(a)〜図2(i)に示す工程により得ること
ができる。図2(i)を参考にして、その構造を簡単に
説明する。ビルドアップ層110は、金属層101の表
面に形成された、配線パターン104およびアライメン
トマーク120と、それらを覆うように形成された絶縁
層105と、絶縁層105を貫通する導体ポスト107
と、導体ポスト107の表面に形成された接合用金属材
料108と、絶縁層105および接合用金属材料108
を覆うように形成された接着剤109から構成されてい
る。
【0010】このビルドアップ層110を用いて、図2
(j)〜図3(k)に示す工程により、コア基板130
に対して、ビルドアップ層110のアライメント積層を
行った後、図3(l)に示す工程により、金属層101
をエッチングにより除去する。なお、ビルドアップ層1
10には、配線パターン104およびアライメントマー
ク120を、エッチング液から保護するためにレジスト
金属103が形成されているため、金属層101をエッ
チングしても、配線パターン104およびアライメント
マーク120はエッチングされない。続いて、図2
(j)〜図3(l)に示す工程を繰り返すことにより、
図3(m)に示すような多層配線板140を得ることが
できる。
【0011】ここで、図1(a)〜図2(i)に示す工
程、すなわち、ビルドアップ層110を得るための工程
のうち、アライメントマークに関係する工程について説
明する。図1(d)は、金属層101を電解めっき用リ
ード(給電用電極)として、金属層101上に、配線パ
ターン104およびアライメントマーク120を形成し
た構造体である。この配線パターン104およびアライ
メントマーク120上に、絶縁層105を形成し(図1
(e))、絶縁層105を貫通するビア106を形成す
る(図1(f))。ビア106の形成方法には、レーザ
ー等がある。ここで最も重要な点は、ビア106を決め
られた位置に正確に形成することである。アライメント
マーク120に対するビア106の形成位置は、設計上
決まっているため、アライメントマーク120の位置を
正確に求める(認識する)ことができれば、ビア106
の形成位置を正確に求めることができる。アライメント
マーク120の認識には、CCDによる画像処理装置を
用いるのが一般的であり、アライメントマーク120を
画像処理装置により正確に認識することが重要である。
【0012】一方、配線パターン104およびアライメ
ントマーク120上に、絶縁層105を形成するに際し
て、配線パターン104およびアライメントマーク12
0に、予め粗化処理を施しておく。これは、配線パター
ン104およびアライメントマーク120と、絶縁層1
05との密着性を確保することが目的である。しかしな
がら、配線パターン104およびアライメントマーク1
20に粗化処理を施すと、アライメントマーク120お
よびその周辺の金属層101の粗化形状が略同じになっ
てしまう。したがって、アライメントマーク120の画
像処理装置による認識性が著しく低下することになり、
結果的に、ビア106を正確な位置に形成することが困
難となる。
【0013】
【発明が解決しようとする課題】本発明は、半導体チッ
プを搭載する多層配線板の製造における、ビルドアップ
層のアライメントマークのこのような現状の問題点に鑑
み、認識性の高いアライメントマークを提供することを
目的とする。
【0014】
【課題を解決するための手段】即ち、本発明は、金属層
に一方の面を接して形成されたアライメントマークであ
って、アライメントマーク周辺の金属層表面の粗化形状
と、アライメントマーク表面の粗化形状とが異なってい
ることを特徴とするアライメントマークである。
【0015】また、本発明は、金属層を粗化処理した
後、金属層を電解めっき用リードとして、電解めっきに
より形成されることを特徴とするアライメントマークで
ある。
【0016】また、本発明は、金属層を電解めっき用リ
ードとして、電解めっきにより形成された配線パターン
およびアライメントマークを有する金属層において、少
なくとも、該アライメントマークおよびその周辺部分に
保護マスクを形成し、該金属層および配線パターンに粗
化処理を施した後、該保護マスクを除去することにより
得られることを特徴とするアライメントマークである。
前記金属層が、電解めっきを行う前に、粗化処理されて
も良い。
【0017】また、本発明は、金属層に一方の面を接し
て形成されたアライメントマークであって、アライメン
トマーク表面がバリア金属層で覆われていることを特徴
とするアライメントマークである。
【0018】また、本発明は、金属層を電解めっき用リ
ードとして、電解めっきにより形成されたアライメント
マークであって、アライメントマーク表面にバリア金属
層を形成し、金属層に粗化処理を施すことにより得られ
ることを特徴とするアライメントマークである。
【0019】また、本発明は、一方の面を金属層と接す
るように絶縁層中に埋め込まれたアライメントマークお
よびその周辺部分に位置する金属層をエッチングして得
られることを特徴とするアライメントマークである。
【0020】更に、本発明は、金属層を電解めっき用リ
ードとして、電解めっきにより形成された配線パターン
およびアライメントマークを有する金属層において、少
なくとも、該アライメントマークが形成された部分およ
びその周辺部分の、金属層をエッチングして開口部を形
成することにより得られることを特徴とするアライメン
トマークである。
【0021】また、前記金属層が、銅または銅合金であ
ることが好ましく、また、前記アライメントマークが、
銅を含んでなることが好ましい。
【0022】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。図4は、本発明の第1のアラ
イメントマークを説明するための断面図であり、図1〜
図3に示す多層配線板の製造方法に改良を加えたもので
ある。従って、図1(a)〜図2(i)の工程を説明し
ながら、改良した点(第1のアライメントマーク)につ
いての説明を加える。なお、図2(j)〜図3(m)に
ついては、既述の通りであるため、説明を省略する。
【0023】多層配線板の製造方法としては、まず、金
属層101上にパターニングされためっきレジスト10
2を形成する(図1(a))。このめっきレジスト10
2は、例えば、金属層101上に紫外線感光性のドライ
フィルムレジストをラミネートし、ネガフィルム等を用
いて選択的に感光し、その後現像することにより形成で
きる。金属層101の材質は、この製造方法に適するも
のであればどのようなものでも良いが、特に、使用され
る薬液に対して耐性を有するものであって、最終的にエ
ッチングにより除去可能であることが必要である。その
ような金属層101の材質としては、例えば、銅、銅合
金、42合金、ニッケル等が挙げられる。また、金属層
101としては金属板および金属箔などが含まれ、特
に、銅箔、銅板、銅合金板は、電解めっき品・圧延品を
選択できるだけでなく、様々な厚みのものを容易に入手
できるため、金属層101として使用するのに好まし
い。なお、金属層101には、めっきレジスト102と
の密着性を向上させるために、粗化処理を施しておくの
が一般的である。
【0024】次に、金属層101を電解めっき用リード
(給電用電極)として、レジスト金属103を電解めっ
きにより形成する(図1(b))。この電解めっきによ
り、金属層101上のめっきレジスト102が形成され
ていない部分に、レジスト金属103が形成される。レ
ジスト金属103の材質は、この製造方法に適するもの
であればどのようなものでも良いが、特に、最終的に金
属層101をエッチングにより除去する際に使用する薬
液に対して耐性を有することが必要である。レジスト金
属103の材質としては、例えば、ニッケル、金、錫、
銀、半田、パラジウム等が挙げられる。なお、レジスト
金属103を形成する目的は、金属層101をエッチン
グ・除去する際に使用する薬液により、図1(c)に示
す配線パターン104およびアライメントマーク120
がエッチングされるのを防ぐことである。従って、金属
層101をエッチングする際に使用する薬液に対して、
図1(c)に示す配線パターン104およびアライメン
トマーク120が耐性を有している場合は、このレジス
ト金属103は不要である。
【0025】次に、金属層101を電解めっき用リード
(給電用電極)として、配線パターン104およびアラ
イメントマーク120を、電解めっきにより形成し(図
1(c))、めっきレジスト102を除去する(図1
(d))。この電解めっきにより、金属層101上のめ
っきレジスト102が形成されていない部分に、配線パ
ターン104およびアライメントマーク120が形成さ
れる。配線パターン104およびアライメントマーク1
20の材質としては、この製造方法に適するものであれ
ばどのようなものでも良いが、特に、最終的にレジスト
金属103をエッチングにより除去する際に使用する薬
液に対して、耐性を有することが必要である。実際に
は、配線パターン104およびアライメントマーク12
0をエッチングしない薬液で、エッチング可能なレジス
ト金属103を選定するのが得策である。配線パターン
104およびアライメントマーク120の材質として
は、例えば、銅、ニッケル、金、錫、銀、パラジウム等
が使用できるが、特に銅を用いれば、低抵抗で安定した
配線パターン104が得られ、好ましい。
【0026】なお、この時点では、アライメントマーク
120の表面は電解めっき後の光沢を有しており、アラ
イメントマーク120周辺の金属層101は、めっきレ
ジスト102形成前の粗化形状を有するため、画像処理
装置によってアライメントマーク120とその周辺の金
属層101とのコントラストが得られ、アライメントマ
ーク120の認識性は非常に高い。
【0027】次に、アライメントマーク120およびそ
の周辺部分に、保護マスク150を形成する(図4
(d’))。さらに、金属層101および配線パターン
104に粗化処理を施した後、保護マスク150を除去
する。これらの工程により、金属層101および配線パ
ターン104の表面は微細な粗化形状を有するようにな
る。一方、アライメントマーク120およびその周辺の
金属層101は粗化処理が施されないため、上述のよう
に、画像処理装置によってアライメントマーク120と
その周辺の金属層101とのコントラストが得られ、ア
ライメントマーク120の認識性が低下することはな
い。この保護マスク150は、例えば、紫外線感光性の
ドライフィルムレジストをラミネートし、ネガフィルム
等を用いて選択的に感光し、その後現像することにより
形成できる。
【0028】次に、形成した配線パターン104および
アライメントマーク120上に、絶縁層105を形成す
る(図1(e))。絶縁層105を構成する樹脂は、こ
の製造方法に適するものであればどのようなものでも使
用できる。また、絶縁層105の形成は、使用する樹脂
に応じて適した方法で良く、樹脂ワニスを印刷、カーテ
ンコート、バーコート等の方法で直接塗布したり、ドラ
イフィルムタイプの樹脂を真空ラミネート、真空プレス
等の方法で積層する方法が挙げられる。特に、市販され
ている樹脂付銅箔は入手が容易であり、真空ラミネート
により配線パターン104およびアライメントマーク1
20の凹凸を埋め込みながら成形し、最後に銅箔をエッ
チングすれば、絶縁層105の表面が配線パターン10
4およびアライメントマーク120の凹凸に影響される
ことなく、非常に平坦になる。また、絶縁層105の表
面には、銅箔表面の微細な粗化形状が転写されるため、
図2(i)に示す接着剤109との密着性を確保するこ
とができる。
【0029】次に、形成した絶縁層105に、ビア10
6を形成する(図2(f))。ビア106の形成方法
は、この製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁層
105を感光性樹脂とした場合には、絶縁層105を選
択的に感光し、現像することでビア106を形成するこ
ともできる。ここで、ビア106を決められた位置に正
確に形成することが重要であることは、既述の通りであ
る。図4(d’)の工程を経て得られたアライメントマ
ーク120は、画像処理装置による認識性が高いため、
アライメントマーク120の位置を正確に求めることが
でき、結果的に、ビア106を決められた位置に正確に
形成することができる。
【0030】次に、金属層101を電解めっき用リード
(給電用電極)として、導体ポスト107を電解めっき
により形成する(図2(g))。この電解めっきによ
り、絶縁層105のビア106が形成されている部分
に、導体ポスト107が形成される。電解めっきにより
導体ポスト107を形成すれば、導体ポスト107の先
端の形状を自由に制御することができる。導体ポスト1
07の材質としては、この製造方法に適するものであれ
ばどのようなものでも良く、例えば、銅、ニッケル、
金、錫、銀、パラジウム等が使用でき、特に銅を用いれ
ば、低抵抗で安定した導体ポスト107が得られ、好ま
しい。
【0031】次に、導体ポスト107の表面(先端)
に、接合用金属材料108を形成する(図2(h))。
接合用金属材料108の形成方法としては、無電解めっ
きにより形成する方法、金属層101を電解めっき用リ
ード(給電用電極)として、電解めっきにより形成する
方法、接合用金属材料108を含有するペーストを印刷
する方法が挙げられる。印刷による方法では、印刷用マ
スクを導体ポスト107に対して、精度良く位置合せす
る必要があるが、無電解めっきや電解めっきによる方法
では、導体ポスト107の表面以外に、接合用金属材料
108が形成されることがないため、導体ポスト107
の微細化・高密度化にも対応しやすい。特に、電解めっ
きによる方法では、無電解めっきによる方法よりも、め
っき可能な金属が多種多様であり、また薬液の管理も容
易であるため、非常に好適である。接合用金属材料10
8の材質としては、図2(j)に示すコア基板130と
金属接合可能な金属であればどのようなものでもよく、
例えば、半田が挙げられる。半田の中でも、SnやI
n、もしくはSn、Ag、Cu、Zn、Bi、Pd、S
b、Pb、In、Auの少なくとも二種からなる半田を
使用することが好ましい。より好ましくは、環境に優し
いPbフリー半田である。
【0032】次に、絶縁層105の表面に、接着剤10
9を形成する(図2(i))。接着剤109の形成は、
使用する樹脂に応じて適した方法で良く、樹脂ワニスを
印刷、カーテンコート、バーコート等の方法で直接塗布
したり、ドライフィルムタイプの樹脂を真空ラミネー
ト、真空プレス等の方法で積層する方法が挙げられる。
なお、図2(i)では、絶縁層105の表面に接着剤1
09を形成する例を示したが、コア基板130の表面
に、接着剤109を形成しても構わない。もちろん、絶
縁層105とコア基板130の両表面に形成しても構わ
ない。
【0033】図2(j)〜図3(m)の工程について
は、既述の通りであるため、説明を省略する。
【0034】続いて、本発明による第2のアライメント
マークについて、図5を参考にして詳細に説明する。図
5(c'')〜(d'')は、本発明の第2のアライメント
マークを説明するための断面図であり、図1(c)〜図
1(d)の代わりに行う工程を説明するためのものであ
る。従ってここでは、第1のアライメントマークとは異
なる部分を特に詳細に説明し、同じ部分は基本的に説明
を省略する。
【0035】図5(c'')の工程において、金属層10
1を電解めっき用リード(給電用電極)として、配線パ
ターン104およびアライメントマーク120を電解め
っきにより形成した後、アライメントマーク120の表
面にのみ、バリア金属層160を形成する。続いて、図
5(d'')の工程により、めっきレジスト102を除去
する。次に、金属層101全体に粗化処理を行うが、ア
ライメントマーク120の表面にはバリア金属層160
が形成されているため粗化処理は施されない。アライメ
ントマーク120の表面はバリア金属層160が形成さ
れており、アライメントマーク120周辺の金属層10
1は、めっきレジスト102形成前の粗化形状を有する
ため、画像処理装置によってアライメントマーク120
とその周辺の金属層101とのコントラストが得られ、
アライメントマーク120の認識性は非常に高くなる。
【0036】バリア金属層160をアライメントマーク
120の表面にのみに形成するには、アライメントマー
ク120が形成されている部分以外のめっきレジスト1
02表面に、さらにレジストを形成して、電解めっき、
無電解めっきなどの方法を用いるか、あるいは、印刷な
どの方法を用いればよい。バリア金属層160の材質
は、この製造方法に適するものであればどのようなもの
でも良いが、特に、粗化処理に耐性を有することが必要
である。バリア金属層160の材質としては、例えば、
ニッケル、金、錫、銀、半田、パラジウム等が挙げられ
るが、ほとんどの粗化処理に耐性を有する金を選定する
ことが好ましい。
【0037】続いて、本発明による第3のアライメント
マークについて、図6を参考にして詳細に説明する。図
6は、本発明の第3のアライメントマークを説明するた
めの断面図であり、図1(e)〜図1(f)の間に加え
る工程を説明するためのものである。従ってここでは、
第1のアライメントマークとは異なる部分を特に詳細に
説明し、同じ部分は基本的に説明を省略する。
【0038】図1(d)の工程により、めっきレジスト
102を除去した後、アライメントマーク120に対し
て何ら対策を行うことなく、金属層101全体に粗化処
理を施す。したがって、この時点ではアライメントマー
ク120の認識性は著しく低くなっている。次に、配線
パターン104およびアライメントマーク120上に絶
縁層105を形成し(図1(e))、アライメントマー
ク120が形成された部分およびその周辺部分の金属層
101を、エッチングにより除去して開口部170を形
成する(図6(e’))。開口部170を形成すること
により、アライメントマーク120の周辺部分は絶縁層
105のみとなるため、アライメントマーク120の認
識性は大幅に向上する。
【0039】本発明による、第1、第2および第3のア
ライメントマークの特徴は、次の2点である。 (1)アライメントマーク120の認識性を向上するた
めに、アライメントマーク120とその周辺部分に差
(粗化形状、材質)を設けている。 (2)技術的に容易な工程を追加するだけで、アライメ
ントマーク120の認識性を格段に向上させることがで
きる。
【0040】
【発明の効果】以上の説明から明らかなように、本発明
により、アライメントマークの認識性を格段に高めるこ
とができるため、本発明のアライメントマークを用いる
ことにより、ビア形成の位置精度を高めることができ、
結果的に、より微細な配線パターンを有する多層配線板
を製造することが可能になる。
【図面の簡単な説明】
【図1】本発明に用いる多層配線板の製造方法の一例を
示す断面図である。
【図2】本発明に用いる多層配線板の製造方法の一例を
示す断面図である(図1の続き)。
【図3】本発明に用いる多層配線板の製造方法の一例を
示す断面図である(図2の続き)。
【図4】本発明の第1のアライメントマークを形成する
ための、追加工程の一例を示す断面図である。
【図5】本発明の第2のアライメントマークを形成する
ための、変更工程の一例を示す断面図である。
【図6】本発明の第3のアライメントマークを形成する
ための、追加工程の一例を示す断面図である。
【符号の説明】
101 金属層 102 めっきレジスト 103 レジスト金属 104 配線パターン 105 絶縁層 106 ビア 107 導体ポスト 108 接合用金属材料 109 接着剤 110 ビルドアップ層 120 アライメントマーク 130 コア基板 140 多層配線板 150 保護マスク 160 バリア金属層 170 開口部
フロントページの続き (72)発明者 加藤 正明 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 (72)発明者 原 英貴 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 Fターム(参考) 5E314 AA24 BB02 BB13 DD04 FF05 GG26 5E338 AA03 AA16 CC01 CD11 DD12 DD32 EE42 5E346 AA06 AA12 AA15 AA35 AA60 BB01 CC02 CC08 CC31 DD02 DD22 DD33 EE02 EE06 EE07 EE12 EE17 FF35 FF36 GG28 HH11

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 金属層に一方の面を接して形成されたア
    ライメントマークであって、アライメントマーク周辺の
    金属層表面の粗化形状と、アライメントマーク表面の粗
    化形状とが異なっていることを特徴とするアライメント
    マーク。
  2. 【請求項2】 金属層を粗化処理した後、金属層を電解
    めっき用リードとして、電解めっきにより形成されるこ
    とを特徴とするアライメントマーク。
  3. 【請求項3】 金属層を電解めっき用リードとして、電
    解めっきにより形成された配線パターンおよびアライメ
    ントマークを有する金属層において、少なくとも、該ア
    ライメントマークおよびその周辺部分に保護マスクを形
    成し、該金属層および配線パターンに粗化処理を施した
    後、該保護マスクを除去することにより得られることを
    特徴とするアライメントマーク。
  4. 【請求項4】 金属層が、電解めっきを行う前に、粗化
    処理される、請求項3記載のアライメントマーク。
  5. 【請求項5】 金属層に一方の面を接して形成されたア
    ライメントマークであって、アライメントマーク表面が
    バリア金属層で覆われていることを特徴とするアライメ
    ントマーク。
  6. 【請求項6】 金属層を電解めっき用リードとして、電
    解めっきにより形成されたアライメントマークであっ
    て、アライメントマーク表面にバリア金属層を形成し、
    金属層に粗化処理を施すことにより得られることを特徴
    とするアライメントマーク。
  7. 【請求項7】 一方の面を金属層と接するように絶縁層
    中に埋め込まれたアライメントマークおよびその周辺部
    分に位置する金属層をエッチングして得られることを特
    徴とするアライメントマーク。
  8. 【請求項8】 金属層を電解めっき用リードとして、電
    解めっきにより形成された配線パターンおよびアライメ
    ントマークを有する金属層において、少なくとも、該ア
    ライメントマークが形成された部分およびその周辺部分
    の、金属層をエッチングして開口部を形成することによ
    り得られることを特徴とするアライメントマーク。
  9. 【請求項9】 金属層が、銅または銅合金である、請求
    項1〜8のいずれかに記載のアライメントマーク。
  10. 【請求項10】 アライメントマークが、銅を含んでな
    る、請求項1〜9のいずれかに記載のアライメントマー
    ク。
JP2001298565A 2000-09-29 2001-09-27 アライメントマーク Expired - Fee Related JP4797310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298565A JP4797310B2 (ja) 2000-09-29 2001-09-27 アライメントマーク

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000300729 2000-09-29
JP2000300729 2000-09-29
JP2000-300729 2000-09-29
JP2001298565A JP4797310B2 (ja) 2000-09-29 2001-09-27 アライメントマーク

Publications (2)

Publication Number Publication Date
JP2002176232A true JP2002176232A (ja) 2002-06-21
JP4797310B2 JP4797310B2 (ja) 2011-10-19

Family

ID=26601249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298565A Expired - Fee Related JP4797310B2 (ja) 2000-09-29 2001-09-27 アライメントマーク

Country Status (1)

Country Link
JP (1) JP4797310B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234802A (ja) * 2006-02-28 2007-09-13 Tdk Corp 薄膜電子部品の製造方法
JP2007258374A (ja) * 2006-03-22 2007-10-04 Nitto Denko Corp 配線回路基板
CN103187365A (zh) * 2012-06-25 2013-07-03 珠海越亚封装基板技术股份有限公司 多层电子支撑结构的层间对准
JP2015211134A (ja) * 2014-04-25 2015-11-24 新光電気工業株式会社 配線基板、及び配線基板の製造方法
KR101764686B1 (ko) * 2010-01-13 2017-08-03 신꼬오덴기 고교 가부시키가이샤 배선 기판, 그 제조 방법, 및 반도체 패키지

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372189A (ja) * 1986-09-13 1988-04-01 松下電工株式会社 回路板の製造方法
JPH01119088A (ja) * 1987-10-31 1989-05-11 Ibiden Co Ltd 表面実装部品搭載用プリント配線板
JPH0233997A (ja) * 1988-07-25 1990-02-05 Fujikura Ltd 多層基板における積層板の製造方法
JPH0669615A (ja) * 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JPH07321462A (ja) * 1994-05-20 1995-12-08 Nippon Avionics Co Ltd 多層プリント配線板のターゲットマーク形成方法
JPH08162740A (ja) * 1994-12-09 1996-06-21 Dainippon Printing Co Ltd 配線パターン転写方法及び配線パターン転写装置
JPH1062604A (ja) * 1996-08-19 1998-03-06 Sony Corp 光学基板の製造方法および液晶表示装置の製造方法
JPH10173317A (ja) * 1996-12-05 1998-06-26 Dainippon Printing Co Ltd 転写方法および圧着装置
JPH10270815A (ja) * 1997-03-21 1998-10-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JPH1140908A (ja) * 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1140921A (ja) * 1997-07-18 1999-02-12 Toshiba Corp プリント配線板の製造方法、および多層プリント配線板の製造方法
JPH11103166A (ja) * 1997-07-28 1999-04-13 Ibiden Co Ltd レジストパターン形成のための位置決めマーク及び多層プリント配線板の製造方法
JP2000077305A (ja) * 1998-08-31 2000-03-14 Nikon Corp 反射マスクおよびx線投影露光装置
JP2000133916A (ja) * 1998-10-22 2000-05-12 Matsushita Electric Ind Co Ltd 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
JP2000216540A (ja) * 1999-01-26 2000-08-04 Ibiden Co Ltd プリント配線板とその製造方法
JP2000340951A (ja) * 1999-05-31 2000-12-08 Ngk Spark Plug Co Ltd プリント配線基板

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372189A (ja) * 1986-09-13 1988-04-01 松下電工株式会社 回路板の製造方法
JPH01119088A (ja) * 1987-10-31 1989-05-11 Ibiden Co Ltd 表面実装部品搭載用プリント配線板
JPH0233997A (ja) * 1988-07-25 1990-02-05 Fujikura Ltd 多層基板における積層板の製造方法
JPH0669615A (ja) * 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JPH07321462A (ja) * 1994-05-20 1995-12-08 Nippon Avionics Co Ltd 多層プリント配線板のターゲットマーク形成方法
JPH08162740A (ja) * 1994-12-09 1996-06-21 Dainippon Printing Co Ltd 配線パターン転写方法及び配線パターン転写装置
JPH1062604A (ja) * 1996-08-19 1998-03-06 Sony Corp 光学基板の製造方法および液晶表示装置の製造方法
JPH10173317A (ja) * 1996-12-05 1998-06-26 Dainippon Printing Co Ltd 転写方法および圧着装置
JPH10270815A (ja) * 1997-03-21 1998-10-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JPH1140921A (ja) * 1997-07-18 1999-02-12 Toshiba Corp プリント配線板の製造方法、および多層プリント配線板の製造方法
JPH1140908A (ja) * 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH11103166A (ja) * 1997-07-28 1999-04-13 Ibiden Co Ltd レジストパターン形成のための位置決めマーク及び多層プリント配線板の製造方法
JP2000077305A (ja) * 1998-08-31 2000-03-14 Nikon Corp 反射マスクおよびx線投影露光装置
JP2000133916A (ja) * 1998-10-22 2000-05-12 Matsushita Electric Ind Co Ltd 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
JP2000216540A (ja) * 1999-01-26 2000-08-04 Ibiden Co Ltd プリント配線板とその製造方法
JP2000340951A (ja) * 1999-05-31 2000-12-08 Ngk Spark Plug Co Ltd プリント配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234802A (ja) * 2006-02-28 2007-09-13 Tdk Corp 薄膜電子部品の製造方法
JP2007258374A (ja) * 2006-03-22 2007-10-04 Nitto Denko Corp 配線回路基板
KR101764686B1 (ko) * 2010-01-13 2017-08-03 신꼬오덴기 고교 가부시키가이샤 배선 기판, 그 제조 방법, 및 반도체 패키지
CN103187365A (zh) * 2012-06-25 2013-07-03 珠海越亚封装基板技术股份有限公司 多层电子支撑结构的层间对准
JP2014007367A (ja) * 2012-06-25 2014-01-16 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 多層電子支持構造体の層間の位置合わせ
JP2015211134A (ja) * 2014-04-25 2015-11-24 新光電気工業株式会社 配線基板、及び配線基板の製造方法

Also Published As

Publication number Publication date
JP4797310B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
KR101049389B1 (ko) 다층 프린트 배선판 및 그 제조 방법
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
WO2009141927A1 (ja) プリント配線板及びその製造方法
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
JP2006190953A (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
JP2002111205A (ja) 多層配線板の製造方法および多層配線板
US6582616B2 (en) Method for preparing ball grid array board
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2002176232A (ja) アライメントマーク
JP2007208229A (ja) 多層配線基板の製造方法
JP4534330B2 (ja) アライメント方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4094286B2 (ja) アライメント方法
JP2003204011A (ja) 多層配線板および多層配線板の製造方法
JP3816437B2 (ja) 多層配線板製造用配線基板、多層配線板製造用配線基板の製造方法および多層配線板
JP2003234579A (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JP2003198126A (ja) 回路基板製造用基板、回路基板および多層配線板
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP4385482B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees