JPH0536862A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0536862A JPH0536862A JP19047291A JP19047291A JPH0536862A JP H0536862 A JPH0536862 A JP H0536862A JP 19047291 A JP19047291 A JP 19047291A JP 19047291 A JP19047291 A JP 19047291A JP H0536862 A JPH0536862 A JP H0536862A
- Authority
- JP
- Japan
- Prior art keywords
- island
- chip
- semiconductor device
- lead
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】外形寸法を変えずに半導体装置の放熱性を向上
させる。 【構成】ＩＣチップ１を搭載するアイランド５及びリー
ド２のボンディング線４を接続する領域の下面に熱伝導
性の良好なセラミック板７を接着して設け、ＩＣチップ
１の発熱をアイランド５及びセラミック板７を介してリ
ード２に伝導し、外気中に放熱させる。
させる。 【構成】ＩＣチップ１を搭載するアイランド５及びリー
ド２のボンディング線４を接続する領域の下面に熱伝導
性の良好なセラミック板７を接着して設け、ＩＣチップ
１の発熱をアイランド５及びセラミック板７を介してリ
ード２に伝導し、外気中に放熱させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に樹脂封止型の半導体装置に関する。
に樹脂封止型の半導体装置に関する。
【０００２】
【従来の技術】一般に半導体装置は、プリント基板など
に取付けられ、電気回路を構成するように使われる。
に取付けられ、電気回路を構成するように使われる。
【０００３】図２は従来の半導体装置の第１の例を示す
断面図である。
断面図である。
【０００４】図２に示すように、アイランド５にＩＣチ
ップ１を搭載し、ＩＣチップ１のボンディングパッド６
とアイランド５の周囲に設けたリード２とをボンディン
グ線４を介して電気的に接続し、ＩＣチップ１及びリー
ド２の一部を含んで樹脂体３により気密封止する。
ップ１を搭載し、ＩＣチップ１のボンディングパッド６
とアイランド５の周囲に設けたリード２とをボンディン
グ線４を介して電気的に接続し、ＩＣチップ１及びリー
ド２の一部を含んで樹脂体３により気密封止する。
【０００５】図３は従来の半導体装置の第２の例を示す
断面図である。
断面図である。
【０００６】図３に示すように、図２と同様の構成で封
止した樹脂体３の表面に放熱板８を接着して取付けてい
る。
止した樹脂体３の表面に放熱板８を接着して取付けてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら従来の半
導体装置は、ＩＣチップの発熱をボンディング線を介し
て熱伝導率の高いリードを通して行う場合では、リード
がＩＣチップから離れて配置されているために、ＩＣチ
ップから発生する熱を効率よくリードに導くことが困難
である。また、熱伝導率の低い樹脂体を介してほとんど
の熱を放出するために、樹脂体の温度上昇が生じ樹脂体
の強度が熱により低下し、寿命が短縮されてしまうとい
う欠点があった。
導体装置は、ＩＣチップの発熱をボンディング線を介し
て熱伝導率の高いリードを通して行う場合では、リード
がＩＣチップから離れて配置されているために、ＩＣチ
ップから発生する熱を効率よくリードに導くことが困難
である。また、熱伝導率の低い樹脂体を介してほとんど
の熱を放出するために、樹脂体の温度上昇が生じ樹脂体
の強度が熱により低下し、寿命が短縮されてしまうとい
う欠点があった。
【０００８】また、放熱板を取付けるものでは、外形寸
法が大型化されてしまい、半導体装置を使用する装置自
体の小型化に支障を来たすという欠点があった。
法が大型化されてしまい、半導体装置を使用する装置自
体の小型化に支障を来たすという欠点があった。
【０００９】本発明の目的は半導体装置の容積を増大さ
せることなく放熱性の高い半導体装置を提供することに
ある。
せることなく放熱性の高い半導体装置を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
ＩＣチップを搭載するアイランドと、前記アイランドの
周囲に配置したリードと、前記アイランド及びリードの
一部を含む裏面に接着して設けた熱伝導性の良好な絶縁
板と、前記ＩＣチップと前記リードとの間を電気的に接
続するボンディング線と、前記アイランド及びリードの
一部を含んで封止する樹脂体とを備えている。
ＩＣチップを搭載するアイランドと、前記アイランドの
周囲に配置したリードと、前記アイランド及びリードの
一部を含む裏面に接着して設けた熱伝導性の良好な絶縁
板と、前記ＩＣチップと前記リードとの間を電気的に接
続するボンディング線と、前記アイランド及びリードの
一部を含んで封止する樹脂体とを備えている。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ），（ｂ）は本発明の一実施例を
示す一部切欠平面図及びＡ−Ａ′線断面図である。
示す一部切欠平面図及びＡ−Ａ′線断面図である。
【００１３】図１（ａ），（ｂ）に示すように、アイラ
ンド５及び、アイランド５の周囲に配置して設けたリー
ド２の一部を含む領域の下面に熱伝導性の良好なセラミ
ック板７を接着して設け、アイランド５の上にＩＣチッ
プ１を搭載し、ＩＣチップ１に設けたボンディングパッ
ト６とリード２との間をボンディング線４で電気的に接
続する。次に、アイランド及びリード２の一部を含む領
域を樹脂体３で気密封止し、半導体装置を構成する。
ンド５及び、アイランド５の周囲に配置して設けたリー
ド２の一部を含む領域の下面に熱伝導性の良好なセラミ
ック板７を接着して設け、アイランド５の上にＩＣチッ
プ１を搭載し、ＩＣチップ１に設けたボンディングパッ
ト６とリード２との間をボンディング線４で電気的に接
続する。次に、アイランド及びリード２の一部を含む領
域を樹脂体３で気密封止し、半導体装置を構成する。
【００１４】ここで、ＩＣチップにより発生する熱はア
イランド５及びセラミック板７を介してリード２に伝導
し外部に放出される。
イランド５及びセラミック板７を介してリード２に伝導
し外部に放出される。
【００１５】
【発明の効果】以上説明したように本発明は、ＩＣチッ
プからの熱を熱伝導性の良好な絶縁板を介してリードへ
導き外部に放出するため、樹脂部の温度上昇が抑制さ
れ、樹脂の耐久性を高めることができる。また、放熱板
を別途装備する構造に比べてその外形寸法を小型化でき
るという効果を有する。
プからの熱を熱伝導性の良好な絶縁板を介してリードへ
導き外部に放出するため、樹脂部の温度上昇が抑制さ
れ、樹脂の耐久性を高めることができる。また、放熱板
を別途装備する構造に比べてその外形寸法を小型化でき
るという効果を有する。
【図１】本発明の一実施例を示す一部切欠平面図及びＡ
−Ａ′線断面図。
−Ａ′線断面図。
【図２】従来の半導体装置の第１の例を示す断面図。
【図３】従来の半導体装置の第２の例を示す断面図。
１ ＩＣチップ ２ リード ３ 樹脂体 ４ ボンディング線 ５ アイランド ６ ボンディングパッド ７ セラミック板 ８ 放熱板
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＩＣチップを搭載するアイランドと、前
記アイランドの周囲に配置したリードと、前記アイラン
ド及びリードの一部を含む裏面に接着して設けた熱伝導
性の良好な絶縁板と、前記ＩＣチップと前記リードとの
間を電気的に接続するボンディング線と、前記アイラン
ド及びリードの一部を含んで封止する樹脂体とを備えて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19047291A JPH0536862A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19047291A JPH0536862A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536862A true JPH0536862A (ja) | 1993-02-12 |
Family
ID=16258686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19047291A Pending JPH0536862A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536862A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258630B1 (en) | 1999-02-04 | 2001-07-10 | Nec Corporation | Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader |
| US6661081B2 (en) | 2000-10-20 | 2003-12-09 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
-
1991
- 1991-07-31 JP JP19047291A patent/JPH0536862A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258630B1 (en) | 1999-02-04 | 2001-07-10 | Nec Corporation | Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader |
| US6661081B2 (en) | 2000-10-20 | 2003-12-09 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| US6962836B2 (en) | 2000-10-20 | 2005-11-08 | Renesas Technology Corp. | Method of manufacturing a semiconductor device having leads stabilized during die mounting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH0536862A (ja) | 半導体装置 | |
| JP4013780B2 (ja) | 半導体装置の実装構造 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPH0563113A (ja) | 樹脂封止型半導体装置 | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JP3013612B2 (ja) | 半導体装置 | |
| JP2630291B2 (ja) | 半導体装置 | |
| KR100251889B1 (ko) | 반도체 패키지 | |
| KR0167281B1 (ko) | 비엘피 패키지 | |
| JPH03101256A (ja) | 半導体装置 | |
| JPH05243454A (ja) | 半導体集積回路装置 | |
| JPH03227535A (ja) | 半導体装置 | |
| JPH03280560A (ja) | 半導体装置 | |
| KR200176241Y1 (ko) | 반도체 패키지 구조 | |
| JPH06125116A (ja) | Ｌｅｄ装置 | |
| JPH04326562A (ja) | 半導体装置 | |
| JPH0467658A (ja) | 半導体装置 | |
| JPH06204365A (ja) | 半導体装置 |