JP2002118221A - 半導体装置およびそれに用いるリードフレーム - Google Patents
半導体装置およびそれに用いるリードフレームInfo
- Publication number
- JP2002118221A JP2002118221A JP2000307377A JP2000307377A JP2002118221A JP 2002118221 A JP2002118221 A JP 2002118221A JP 2000307377 A JP2000307377 A JP 2000307377A JP 2000307377 A JP2000307377 A JP 2000307377A JP 2002118221 A JP2002118221 A JP 2002118221A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- lead terminal
- section
- suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000000725 suspension Substances 0.000 claims abstract description 46
- 238000007789 sealing Methods 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
を有し、かつ、吊りリード部とリード端子部との絶縁信
頼性が確保された半導体装置およびそれに用いるリード
フレームを提供する。平面方向の大きさが小さく実装面
積の小さな半導体装置、およびそれに用いるリードフレ
ームを提供する。 【解決手段】このリードフレームは、半導体装置製造単
位において、枠部と、枠部の中央部に配置された支持部
4と、枠部の角部と支持部4とを接続する吊りリード部
3と、枠部の辺部からのびるリード端子部5とを備えて
いる。吊りリード部3に隣接するリード端子部5Aは、
吊りリード部3との干渉を避けるように吊りリード部3
にほぼ沿う面取部を先端に有している。
Description
止樹脂で封止した樹脂封止型半導体装置のうち、主とし
てリードフレームの半導体素子搭載面を樹脂で封止した
片面封止タイプの樹脂封止型半導体装置およびこれに用
いるリードフレームに関する。
的に接続するためにリードフレームを用いる樹脂封止型
半導体装置が広く用いられている。このような半導体装
置において、一般にリードフレームは、半導体素子を搭
載するための支持部、支持部を支持する吊りリード部、
および金属細線を接続するためのリード端子部を備えて
いる。複数の半導体装置を一括で形成できるように、1
枚のリードフレームには複数の半導体装置に対応する単
位が含まれている。この半導体装置形成単位はほぼ矩形
の形状を有し、吊りリード部はこの矩形の角部から内方
にのび、リード端子部は辺部から内方にのびる形態を有
することが多い。
の半導体装置形成単位の角部近傍を拡大して示す図解的
な平面図である。半導体装置形成単位の中央部(矢印G
の方向)には支持部51が配置されており、支持部51
からは角部に向かって吊りリード部52がのびている。
半導体装置形成単位の辺部には、ほぼ長方形のリード端
子部53が配置されている。リード端子部53の半導体
装置形成単位の周縁部側は、枠部50に接続されてい
る。吊りリード部52の長手方向とリード端子部53の
長手方向とはほぼ45°の角度をなす。
の半導体装置形成単位が、複数個配列されて枠部50に
結合された構造を有する。半導体装置の製造において、
リードフレームはリード端子部53の底面が露出するよ
うに封止樹脂で封止される。その後、リードフレームの
1つの単位は、破線で示す切断線Mで切断され、その端
面は封止樹脂の側面と実質的に同一面となる。半導体装
置の小型化のため、リード端子部53の長さはなるべく
短いことが好ましい。しかし、リード端子部53は外部
の配線基板との接続用リードの役割も果たすので、ある
一定以上の長さ(面積)が必要である。これらの理由に
より、リード端子部53は必要最小限の所定長さL1で
形成される。
2に隣接したリード端子部53Aとの最近接部の間隔
は、これらの間の絶縁信頼性確保のため広くとる必要が
あるが、半導体装置の小型化のためには狭いことが好ま
しい。これらの理由により、最近接部の間隔は必要最小
限の所定距離L2に設計されている。
従来の構造のリードフレームにおいては、所定長さL1
や所定距離L2を確保して半導体装置を形成すると、半
導体装置の平面方向の大きさが大きくなってしまい、実
装面積が大きくなってしまうという問題があった。そこ
で、本発明の目的は、リード端子部が外部接続に必要な
長さ(面積)を有し、かつ、吊りリード部とリード端子
部との絶縁信頼性が確保された半導体装置およびそれに
用いるリードフレームを提供することである。
小さく実装面積の小さな半導体装置、およびそれに用い
るリードフレームを提供することである。
目的を達成するための請求項1に記載の発明は、表面に
電極を有する半導体素子と、電気接続のための複数のリ
ード端子部と、上記リード端子部に対して斜行して延
び、上記半導体素子が搭載される支持部を支持するため
の吊りリード部とを有するリードフレームと、上記リー
ド端子部と上記半導体素子の電極とを接続する金属細線
と、上記半導体素子、上記リードフレームおよび上記金
属細線を、上記複数のリード端子部の各一部が露出する
ように封止する封止樹脂とを含み、上記複数のリード端
子部は、上記吊りリード部との干渉を避けるように当該
吊りリード部にほぼ沿って形成された面取部を先端に有
する面取り形リード端子部を含むことを特徴とする半導
体装置である。
の複数のリード端子部と、上記リード端子部に対して斜
行して延び、半導体素子が搭載される支持部を支持する
ための吊りリード部とを有し、上記複数のリード端子部
は、上記吊りリード部との干渉を避けるように当該吊り
リード部にほぼ沿って形成された面取部を先端に有する
面取り形リード端子部を含むことを特徴とするリードフ
レームである。これらの発明によれば、リード端子部は
吊りリード部との干渉を避けるようにこの吊りリード部
に沿って面取りされているので、その分リード端子部を
吊りリード部側に詰めて配置しても、一定以上の間隔を
確保することができる。すなわち、従来の構造のリード
フレームにおいては、リード端子部は吊りリード部に向
かって張り出した角部を有するので、この角部の先端と
吊りリード部との干渉を避け、これらの間の距離を一定
以上に確保するために、実質的にリード端子部を周縁部
側に配置しなければならなかった。このため、半導体装
置形成単位のリードフレームが大きくなり、これを用い
た半導体装置の平面方向の大きさが大きくなっていた。
ド端子部は先端に面取部を有し、この部分で吊りリード
部に対向しているので、吊りリード部を実質的に内側に
配置することができる。したがって、リードフレームの
半導体装置形成単位の大きさを小さくすることができ、
これを用いた半導体装置の平面方向の大きさを小さく
し、実装面積を小さくすることができる。面取部は、吊
りリード部の側辺に平行な直線的な辺(C面取り)で構
成されていることが好ましいが、吊りリード部との干渉
を避けるように面取りされているかぎり、同様の効果を
奏する。たとえば、面取部が曲線的な辺(たとえばR面
取り)で構成されていてもよい。また、面取部はリード
端子部の幅方向の一部にのみかかる斜辺であってもよ
く、全幅にかかる斜辺であってもよい。
取り形リード端子部が、上記吊りリード部に隣接して配
置されていることが好ましい。さらには、吊りリード部
に隣接したリード端子部のみが上記の面取部を有してい
ることが好ましい。この場合、面取部により極端に短く
なるリード端子部は存在しない。このようなリードフレ
ームを用いた半導体装置において、全てのリード端子部
に対して、金属細線の接続および外部配線基板との接続
を好適に行うことができる。
かかる斜辺であると、リードフレームの半導体装置形成
単位の大きさを最も小さくすることができ、これを用い
た半導体装置の平面方向の大きさを最も小さくすること
ができる。
を、添付図面を参照して詳細に説明する。図1は、本発
明の一実施形態に係るリードフレーム1の半導体装置形
成単位を示す図解的な平面図である。1つの半導体装置
形成単位は正方形の形状を有し、上下および左右に対称
である。このため、左上の4分の1の部分にのみ参照番
号を付しているが、他の部分も同様である。半導体装置
形成単位は、周縁部に配された枠部2、中央部に配され
た支持部4,支持部4と枠部2の角部とを接続する吊り
リード部3,および枠部2の辺部に配されたリード端子
部5を備えている。枠部2には、通常、半導体装置製造
工程においてリードフレーム1を位置合わせして固定す
るためなどに用いる穴(図示しない)が設けられてい
る。
部3を介して対角線状にのびている。すなわち、支持部
4はX字型の形状を有している。支持部4は吊りリード
部3に比して幅が広くなっている。吊りリード部3の途
中には段差部3aが形成されており、支持部4は、枠部
2と比べて高い位置にアップセットされて配置されてい
る。リード端子部5は、枠部2の辺部から中心に向かっ
て、辺に垂直にのびている。吊りリード部3は、リード
端子部5の長手方向に対し、平面視において約45°の
角度をなして斜行している。リード端子部5の長さはい
ずれも同じである。
位が複数密に配されて1枚のリードフレームを構成す
る。半導体装置の製造時、支持部4の上に半導体素子が
ダイボンディングされ、半導体素子の電極とリード端子
部5とが金属細線により接続される。その後、半導体素
子、支持部4、吊りリード部3の一部、およびリード端
子部5の一部が封止樹脂により覆われ、破線で示す切断
線Eの位置でリード端子部5および吊りリード部3が切
断される。封止樹脂により覆われる領域は、切断線Eで
囲まれた領域である。
置形成単位の角部近傍を拡大して示す図解的な平面図で
ある。リード端子部5のリードフレーム中央部側の先端
部の形状は、吊りリード部3に隣接していないリード端
子部5Bでは直角の角を有している。一方、吊りリード
部3に隣接しているリード端子部5Aでは、吊りリード
部3の側辺にほぼ平行な直線状の辺で対向しており、こ
の辺はほぼリード端子部5Aの全幅に渡って形成されて
いる。すなわち、リード端子部5Aは、吊りリード部3
との干渉を避けるように吊りリード部3にほぼ沿って形
成された面取部を先端に有する面取り形リード端子部と
なっている。
ており、リード端子部5の幅はわずかに広い部分とわず
かに狭い部分とが存在する。このような形状により、リ
ード端子部5は周縁部側に抜けにくくなっている。図3
は、図2のC−C切断線断面図、およびD−D切断線断
面図である。リード端子部5の幅の広い部分の断面であ
るC−C切断線断面は、上底の長さがt1、下底の長さ
がt2(t1>t2)である逆台形の形状を示す(図3
(a))。リード端子部5の幅の狭い部分の断面である
D−D切断線断面は、幅がt2である長方形の形状を示
す(図3(b))。すなわち、リード端子部5は、上面
では幅がt1の部分とt2の部分が存在するが、底面で
は幅はt2で一定している。
ド端子部5の底面と面一の位置Fまで満たされ、リード
端子部5の底面は露出して外部接続端子部(アウターリ
ード部)をなす。C−C切断線断面(図3(a))の形
状を有する部分では、リード端子部5は、封止樹脂内部
の方が幅が広く、封止樹脂の底面側に対向するテーパー
面を有しているいので、リード端子部5は封止樹脂から
下方へ抜けにくくなっている。
部5は外部の配線基板等との接続用リードの役割も果た
すので、リード端子部5の封止樹脂からの露出面積は一
定以上の大きさが必要である。このため、切断後のリー
ド端子部5は、ある一定の長さ以上を確保する必要があ
る。一方、半導体装置の小型化のため、リード端子部5
の長さはなるべく短いことが好ましい。これらの理由に
より、リード端子部5は必要最小限の所定長さL1で形
成される。
たリード端子部5Aとの最近接部の間隔は、これらの絶
縁信頼性確保のため広くとる必要があるが、半導体装置
の小型化のためには狭いことが好ましい。これらの理由
により、最近接部の間隔は必要最小限の所定距離L2に
設計されている。従来の形状のリード端子部53を用い
て、リード端子部53を所定長さL1とし、最近接部の
間隔を所定距離L2とした場合、本実施形態の場合と比
べて、リード端子部53はより周縁部側に配置しなけれ
ばならない。なぜなら、従来の形状のリード端子部53
は、最近接部において角部54が吊りリード部52側へ
張り出しているため、前端A1を本実施形態における前
端B1と同じ位置にすると、最近接部の間隔が所定の間
隔L2より短くなってしまうからである。したがって、
本実施形態における前端B1は、従来の技術における前
端A1と比べて、距離L3だけ内部側に配置させること
ができる。リード端子部5,53の長さは、いずれも所
定長さL1であるので、本実施形態における後端B2
は、従来の技術における後端A2より内側になる。すな
わち、このようなリードフレーム1は、半導体装置形成
単位を小さくすることができる。
に同一面に形成されるので、本実施形態のリードフレー
ムを用いた半導体装置は、大きさを一辺の片側で距離L
3だけ小さくすることができ、一辺あたり、距離2×L
3だけ小さくすることができる。したがって、このよう
な半導体装置は実装面積を小さくすることができる。図
4は、このようなリードフレーム1を用いて形成した半
導体装置の図解的な断面図である。リードフレーム1の
各部については図1と同じ参照番号を付し説明を省略す
る。
がダイボンディングされている。支持部4はX字の形状
を有しており(図1参照)、支持部4の上面の面積は、
半導体素子6の底面積より小さくなっている。半導体素
子6の上面に形成された電極とリード端子部5とは、金
属細線7で電気的に接続されている。半導体素子6、金
属細線7、およびリードフレーム1の一部は封止樹脂8
により覆われている。半導体装置の底面において、リー
ド端子部5と封止樹脂8とは面一に形成されており、リ
ード端子部5の底面は露出している。封止樹脂8は、支
持部4の下方にアップセット分の厚みで存在する。ま
た、リード端子部5の外側の端面は封止樹脂8の側面と
実質同一面になっている。
出したリード端子部5を外部端子として、配線基板など
に表面実装することができる。また、リード端子部5の
片面側のみ封止樹脂8により封止されているので、半導
体装置の厚みを薄くすることができ、各種薄型機器に好
適に搭載することができる。支持部4の下にも封止樹脂
8が存在するので、支持部4および吊りリード部3と封
止樹脂8との結合は強固である。支持部4の面積が半導
体素子6の底面積より小さいことから、半導体素子6は
底面において封止樹脂8と直接接している部分が存在す
る。これにより、支持部4と半導体素子6との間の界面
で生ずる剥離現象を低減することができる。
請求の範囲に記載された事項の範囲で種々の設計変更を
施すことが可能である。
体装置形成単位を示す図解的な平面図である。
角部近傍を拡大して示す図解的な平面図である。
線断面図である。
止型半導体装置の図解的な断面図である。
す図解的な平面図である。
Claims (4)
- 【請求項1】表面に電極を有する半導体素子と、 電気接続のための複数のリード端子部と、上記リード端
子部に対して斜行して延び、上記半導体素子が搭載され
る支持部を支持するための吊りリード部とを有するリー
ドフレームと、 上記リード端子部と上記半導体素子の電極とを接続する
金属細線と、 上記半導体素子、上記リードフレームおよび上記金属細
線を、上記複数のリード端子部の各一部が露出するよう
に封止する封止樹脂とを含み、 上記複数のリード端子部は、上記吊りリード部との干渉
を避けるように当該吊りリード部にほぼ沿って形成され
た面取部を先端に有する面取り形リード端子部を含むこ
とを特徴とする半導体装置。 - 【請求項2】上記面取り形リード端子部が、上記吊りリ
ード部に隣接して配置されていることを特徴とする請求
項1記載の半導体装置。 - 【請求項3】電気接続のための複数のリード端子部と、 上記リード端子部に対して斜行して延び、半導体素子が
搭載される支持部を支持するための吊りリード部とを有
し、 上記複数のリード端子部は、上記吊りリード部との干渉
を避けるように当該吊りリード部にほぼ沿って形成され
た面取部を先端に有する面取り形リード端子部を含むこ
とを特徴とするリードフレーム。 - 【請求項4】上記面取り形リード端子部が、上記吊りリ
ード部に隣接して配置されていることを特徴とする請求
項3記載のリードフレーム。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000307377A JP4523138B2 (ja) | 2000-10-06 | 2000-10-06 | 半導体装置およびそれに用いるリードフレーム |
US09/970,056 US6710431B2 (en) | 2000-10-06 | 2001-10-04 | Semiconductor device and lead frame used therefor |
US10/795,247 US7705444B2 (en) | 2000-10-06 | 2004-03-09 | Semiconductor device with lead frame having lead terminals with wide portions of trapezoidal cross section |
US12/659,733 US8026591B2 (en) | 2000-10-06 | 2010-03-19 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US13/223,364 US8421209B2 (en) | 2000-10-06 | 2011-09-01 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US13/832,377 US8637976B2 (en) | 2000-10-06 | 2013-03-15 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US14/132,019 US9064855B2 (en) | 2000-10-06 | 2013-12-18 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US14/716,238 US9472492B2 (en) | 2000-10-06 | 2015-05-19 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US15/272,557 US9812382B2 (en) | 2000-10-06 | 2016-09-22 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US15/794,159 US10388595B2 (en) | 2000-10-06 | 2017-10-26 | Semiconductor device with lead terminals having portions thereof extending obliquely |
US16/519,591 US10886204B2 (en) | 2000-10-06 | 2019-07-23 | Semiconductor device with lead terminals having portions thereof extending obliquely |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000307377A JP4523138B2 (ja) | 2000-10-06 | 2000-10-06 | 半導体装置およびそれに用いるリードフレーム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010101205A Division JP5511487B2 (ja) | 2010-04-26 | 2010-04-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002118221A true JP2002118221A (ja) | 2002-04-19 |
JP4523138B2 JP4523138B2 (ja) | 2010-08-11 |
Family
ID=18787903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000307377A Expired - Lifetime JP4523138B2 (ja) | 2000-10-06 | 2000-10-06 | 半導体装置およびそれに用いるリードフレーム |
Country Status (2)
Country | Link |
---|---|
US (10) | US6710431B2 (ja) |
JP (1) | JP4523138B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100636A (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2006108306A (ja) * | 2004-10-04 | 2006-04-20 | Yamaha Corp | リードフレームおよびそれを用いた半導体パッケージ |
JP2010050491A (ja) * | 2009-12-02 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010087537A (ja) * | 2010-01-18 | 2010-04-15 | Renesas Technology Corp | 半導体装置 |
US8513785B2 (en) | 2003-11-27 | 2013-08-20 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY133357A (en) | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
JP4523138B2 (ja) * | 2000-10-06 | 2010-08-11 | ローム株式会社 | 半導体装置およびそれに用いるリードフレーム |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
US6929485B1 (en) * | 2004-03-16 | 2005-08-16 | Agilent Technologies, Inc. | Lead frame with interdigitated pins |
US7060536B2 (en) * | 2004-05-13 | 2006-06-13 | St Assembly Test Services Ltd. | Dual row leadframe and fabrication method |
US8039947B2 (en) * | 2006-05-17 | 2011-10-18 | Stats Chippac Ltd. | Integrated circuit package system with different mold locking features |
US8207597B2 (en) * | 2006-07-14 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with flashless leads |
US7928540B2 (en) * | 2006-11-10 | 2011-04-19 | Stats Chippac Ltd. | Integrated circuit package system |
TWI325622B (en) * | 2007-02-06 | 2010-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
US8207600B2 (en) * | 2007-03-30 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with encapsulating features |
JP5217800B2 (ja) * | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
US8829685B2 (en) * | 2009-03-31 | 2014-09-09 | Semiconductor Components Industries, Llc | Circuit device having funnel shaped lead and method for manufacturing the same |
US8334467B2 (en) * | 2009-06-17 | 2012-12-18 | Lsi Corporation | Lead frame design to improve reliability |
US8441127B2 (en) * | 2011-06-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace structures with wide and narrow portions |
JP6555927B2 (ja) * | 2015-05-18 | 2019-08-07 | 大口マテリアル株式会社 | 半導体素子搭載用リードフレーム及び半導体装置の製造方法 |
TWI761052B (zh) * | 2021-01-28 | 2022-04-11 | 瑞昱半導體股份有限公司 | 積體電路導線架及其半導體裝置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381966A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 電子装置 |
JPH0369248U (ja) * | 1989-11-10 | 1991-07-09 | ||
JPH0730036A (ja) * | 1993-07-13 | 1995-01-31 | Seiko Epson Corp | 半導体装置用リードフレームおよび、それを用いた半導体装置 |
JPH07235630A (ja) * | 1994-02-25 | 1995-09-05 | Matsushita Electron Corp | リードフレーム |
JPH11260983A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electron Corp | リードフレームの製造方法 |
JP2002110879A (ja) * | 2000-09-26 | 2002-04-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5521128A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
US4477827A (en) * | 1981-02-02 | 1984-10-16 | Northern Telecom Limited | Lead frame for leaded semiconductor chip carriers |
JPS59100558A (ja) * | 1982-11-30 | 1984-06-09 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ム |
JPS60121747A (ja) * | 1984-07-25 | 1985-06-29 | Hitachi Ltd | 半導体装置 |
US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
JPH02112267A (ja) * | 1988-10-21 | 1990-04-24 | Hitachi Ltd | 半導体装置 |
JPH0369248A (ja) * | 1989-08-08 | 1991-03-25 | Nec Off Syst Ltd | 電話機 |
DE69128464T2 (de) * | 1990-09-10 | 1998-04-16 | Fujitsu Ltd | Halbleiteranordnung und ihr herstellungsverfahren |
JPH0685341B2 (ja) * | 1991-09-27 | 1994-10-26 | 帝国通信工業株式会社 | フレキシブル基板の端子構造 |
KR100552353B1 (ko) | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
JPH0758267A (ja) * | 1993-08-18 | 1995-03-03 | Toppan Printing Co Ltd | リードフレーム |
JPH08102517A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置及びリードフレーム |
FR2741191B1 (fr) * | 1995-11-14 | 1998-01-09 | Sgs Thomson Microelectronics | Procede de fabrication d'un micromodule, notamment pour cartes a puces |
FR2764115B1 (fr) * | 1997-06-02 | 2001-06-08 | Sgs Thomson Microelectronics | Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif |
US6861735B2 (en) * | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
US6008528A (en) * | 1997-11-13 | 1999-12-28 | Texas Instruments Incorporated | Semiconductor lead frame with channel beam tie bar |
US6376901B1 (en) * | 1999-06-08 | 2002-04-23 | Texas Instruments Incorporated | Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication |
MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
KR100355796B1 (ko) * | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
US6476478B1 (en) * | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
US20020047185A1 (en) * | 2000-08-22 | 2002-04-25 | Carter Buford H. | Lead frame tooling design for bleed barrier groove |
US6696749B1 (en) * | 2000-09-25 | 2004-02-24 | Siliconware Precision Industries Co., Ltd. | Package structure having tapering support bars and leads |
JP4523138B2 (ja) * | 2000-10-06 | 2010-08-11 | ローム株式会社 | 半導体装置およびそれに用いるリードフレーム |
US6720207B2 (en) * | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
US6614102B1 (en) * | 2001-05-04 | 2003-09-02 | Amkor Technology, Inc. | Shielded semiconductor leadframe package |
FR2825515B1 (fr) * | 2001-05-31 | 2003-12-12 | St Microelectronics Sa | Boitier semi-conducteur a grille evidee et grille evidee |
KR100993579B1 (ko) * | 2002-04-30 | 2010-11-10 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체장치 및 전자 장치 |
JP4149439B2 (ja) * | 2002-07-01 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体装置 |
US7211879B1 (en) * | 2003-11-12 | 2007-05-01 | Amkor Technology, Inc. | Semiconductor package with chamfered corners and method of manufacturing the same |
US7989933B1 (en) * | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
JP5952074B2 (ja) * | 2012-04-27 | 2016-07-13 | ラピスセミコンダクタ株式会社 | 半導体装置及び計測機器 |
JP5740372B2 (ja) * | 2012-09-12 | 2015-06-24 | 株式会社東芝 | 半導体メモリカード |
-
2000
- 2000-10-06 JP JP2000307377A patent/JP4523138B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-04 US US09/970,056 patent/US6710431B2/en not_active Expired - Lifetime
-
2004
- 2004-03-09 US US10/795,247 patent/US7705444B2/en not_active Expired - Fee Related
-
2010
- 2010-03-19 US US12/659,733 patent/US8026591B2/en not_active Expired - Fee Related
-
2011
- 2011-09-01 US US13/223,364 patent/US8421209B2/en not_active Expired - Lifetime
-
2013
- 2013-03-15 US US13/832,377 patent/US8637976B2/en not_active Expired - Lifetime
- 2013-12-18 US US14/132,019 patent/US9064855B2/en not_active Expired - Fee Related
-
2015
- 2015-05-19 US US14/716,238 patent/US9472492B2/en not_active Expired - Lifetime
-
2016
- 2016-09-22 US US15/272,557 patent/US9812382B2/en not_active Expired - Lifetime
-
2017
- 2017-10-26 US US15/794,159 patent/US10388595B2/en not_active Expired - Fee Related
-
2019
- 2019-07-23 US US16/519,591 patent/US10886204B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381966A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 電子装置 |
JPH0369248U (ja) * | 1989-11-10 | 1991-07-09 | ||
JPH0730036A (ja) * | 1993-07-13 | 1995-01-31 | Seiko Epson Corp | 半導体装置用リードフレームおよび、それを用いた半導体装置 |
JPH07235630A (ja) * | 1994-02-25 | 1995-09-05 | Matsushita Electron Corp | リードフレーム |
JPH11260983A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electron Corp | リードフレームの製造方法 |
JP2002110879A (ja) * | 2000-09-26 | 2002-04-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513785B2 (en) | 2003-11-27 | 2013-08-20 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US8592961B2 (en) | 2003-11-27 | 2013-11-26 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US9024419B2 (en) | 2003-11-27 | 2015-05-05 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US9425165B2 (en) | 2003-11-27 | 2016-08-23 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US9806035B2 (en) | 2003-11-27 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device |
US10249595B2 (en) | 2003-11-27 | 2019-04-02 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
US10998288B2 (en) | 2003-11-27 | 2021-05-04 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
JP2006100636A (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4525277B2 (ja) * | 2004-09-30 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006108306A (ja) * | 2004-10-04 | 2006-04-20 | Yamaha Corp | リードフレームおよびそれを用いた半導体パッケージ |
JP2010050491A (ja) * | 2009-12-02 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010087537A (ja) * | 2010-01-18 | 2010-04-15 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6710431B2 (en) | 2004-03-23 |
US10886204B2 (en) | 2021-01-05 |
US8026591B2 (en) | 2011-09-27 |
US20110316136A1 (en) | 2011-12-29 |
US20130207251A1 (en) | 2013-08-15 |
US20150255379A1 (en) | 2015-09-10 |
US8421209B2 (en) | 2013-04-16 |
US9472492B2 (en) | 2016-10-18 |
US20100176499A1 (en) | 2010-07-15 |
US9064855B2 (en) | 2015-06-23 |
US10388595B2 (en) | 2019-08-20 |
US20170011990A1 (en) | 2017-01-12 |
US8637976B2 (en) | 2014-01-28 |
US20140103513A1 (en) | 2014-04-17 |
US20180047658A1 (en) | 2018-02-15 |
US20190348348A1 (en) | 2019-11-14 |
US20040169270A1 (en) | 2004-09-02 |
JP4523138B2 (ja) | 2010-08-11 |
US20020041010A1 (en) | 2002-04-11 |
US7705444B2 (en) | 2010-04-27 |
US9812382B2 (en) | 2017-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002118221A (ja) | 半導体装置およびそれに用いるリードフレーム | |
JP2002118222A (ja) | 半導体装置 | |
JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
JP4002476B2 (ja) | 半導体装置 | |
US20080308927A1 (en) | Semiconductor device with heat sink plate | |
JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
JPH1117100A (ja) | 半導体装置 | |
US20030116838A1 (en) | Supporting frame for surface-mount diode package | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP2018190882A (ja) | 半導体装置 | |
JP5511487B2 (ja) | 半導体装置 | |
JP2018190875A (ja) | 半導体装置 | |
JPH0513658A (ja) | 半導体装置用リードフレーム | |
JPH06326235A (ja) | 半導体装置 | |
JP2001177016A (ja) | 表面実装型パッケージ及びその作製方法 | |
JP2000012770A (ja) | 半導体装置およびその製造方法 | |
JPH01241853A (ja) | 半導体装置用パッケージ | |
JPH0697357A (ja) | リードフレームとこれを用いた半導体装置の製造方法 | |
JPH08241949A (ja) | 半導体装置 | |
JPS61156756A (ja) | 半導体装置のリ−ドフレ−ム | |
JP2010268017A (ja) | 半導体装置 | |
JPS6365634A (ja) | 半導体装置 | |
JPH10321753A (ja) | 半導体装置 | |
JP2000260926A (ja) | 表面実装型半導体装置 | |
JPH1140691A (ja) | Bga型半導体装置の半田ボール配列構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4523138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |