JP2002118115A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002118115A
JP2002118115A JP2000311442A JP2000311442A JP2002118115A JP 2002118115 A JP2002118115 A JP 2002118115A JP 2000311442 A JP2000311442 A JP 2000311442A JP 2000311442 A JP2000311442 A JP 2000311442A JP 2002118115 A JP2002118115 A JP 2002118115A
Authority
JP
Japan
Prior art keywords
layer
region
conductivity type
semiconductor device
reverse recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000311442A
Other languages
English (en)
Inventor
Michio Nemoto
道生 根本
Mitsuaki Kirisawa
光明 桐沢
Masato Otsuki
正人 大月
Tatsuya Naito
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000311442A priority Critical patent/JP2002118115A/ja
Publication of JP2002118115A publication Critical patent/JP2002118115A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】逆回復特性の改善と、漏れ電流を低下でき、リ
ンギング発生電圧を低下できる半導体装置を提供するこ
と。 【解決手段】n型半導体基板100の一方の主面の表面
層に、n+ カソード層2を形成し、他方の主面の表面層
に、イオン注入と熱拡散でp+ 層3aが横方向で重なっ
たp+ アノード層3を形成する。n+ カソード層2とn
+ アノード層3に挟まれたn型半導体基板がn- ドリフ
ト層1となる。p+ アノード層3は、多数の開口部を持
つレジスト11をマスクにp型不純物を注入深さLp で
イオン注入し、その後、熱拡散して互いに横方向で重な
るように形成する。重なり箇所4の最高の濃度箇所7は
Lp 線上となる。この重なり箇所4の最高の濃度を、n
半導体基板100の濃度の1倍から10倍とすること
で、逆回復特性の改善と漏れ電流を低下させ、リンギン
グが発生する電圧を低下させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電力用半導体整
流素子などの半導体装置に関する。
【0002】
【従来の技術】現在、電力用半導体整流素子(ダイオー
ド)は、インバータを始め様々な用途に利用されてお
り、その適用範囲は、耐圧600V以下の小・中容量か
ら2.5kV以上の大容量と広い。また近年、IGBT
に代表される高耐圧かつ大容量の用途において、低損失
かつ高い周波数で動作可能なスイッチング素子が開発さ
れ、実用に供されている。特に、大容量分野では、GT
O(Gate Turn−Off Thyrisuto
r)のIGBT(絶縁ゲート型バイポーラトランジス
タ)への置き換えが進められている。それに伴い、ダイ
オードにも同様の用途において、低損失かつ高い周波数
動作が可能な高速リカバリ特性が要求されている。さら
に、近年、パワーエレクトロニクス機器でのダイオード
の動作時におけるEMIノイズ(電磁ノイズ)の低減の
ために、ソフトリカバリー特性も要求されるようになっ
てきた。
【0003】電力用半導体整流素子の代表例であるpi
nダイオードは、アノード電極にコンタクトしているp
+ アノード層と、カソード電極にコンタクトしているn
+ カソード層との間に高い耐圧を確保するために、両層
よりも高い比抵抗のn- ドリフト層(i層)を有する構
造を持ち、現在広く用いられている整流素子である。図
12は、このような従来型pinダイオードの断面図で
ある。この図において、高比抵抗のn- ドリフト層51
の一方の面に、n+ カソード層52が形成されており、
カソード電極55にコンタクトしている。さらに、n-
ドリフト層51の面には、p+ アノード層53が形成さ
れており、このp+ アノード層53はアノード電極56
にコンタクトしている。
【0004】ダイオードがオン状態からオフ状態にスイ
ッチするとき(逆回復時)には、過渡的に大きな逆向き
の電流がダイオードに流れる。これを逆回復電流という
が、このときダイオードに、定常的な状態よりも大きな
電気的損失が生じる。この損失を小さくすることが、ダ
イオードの特性に強く要求される。さらに、このときダ
イオード内部には、定常状態の場合に比べて高い電気的
責務が生じる。ダイオードに流れる定常電流を大きくし
たり、阻止状態の電圧を大きくすると、この電気的責務
が大きくなり、そのためダイオードが破壊することがあ
る。電力用途のダイオードにおいて高い信頼性を保証す
るためには、この逆回復耐量を、定格よりはるかに大き
くすることが強く要求される。
【0005】現在、pinダイオードの逆回復特性およ
び耐量を改善するための対策として、重金属拡散や電子
線照射などを用いた少数キャリアのライフタイム制御が
広く適用されている。すなわち、ライフタイムを小さく
することで、定常状態における総キャリア濃度が低減さ
れるため、逆回復中に空間電荷領域の広がりで吐き出さ
れるキャリア濃度が減少し、逆回復時間や逆回復ピーク
電流、逆回復電荷を小さくすることができる。また、正
孔が空間電荷領域を走り抜けることによる逆回復中の電
界強度も、その正孔濃度の減少により緩和されるため、
電気的責務が小さくなり逆回復耐量が向上する。
【0006】さらに同様の目的で、特開平7−3789
5号公報に開示された構造で、アノード層を濃度の濃い
第1領域と横拡散で形成された濃度の薄い第2領域と、
この第2領域が重なり合う第3領域で形成する構造があ
る。さらに、特開平7−235683号公報に開示され
た構造で、前記の第3領域がなく、第2領域同士が表面
で接する構造がある。
【0007】図13は、特開平7−37895号公報に
開示された半導体装置の断面構造である。p+ アノード
層53を複数個のp+ 層53aで形成し、このp+ 層5
3aを横方向で重なるようにしたものである。重なり箇
所54の幅Bをp+ 層53aの拡散深さXj より小さく
することにより、前記のpin構造より逆回復電流減少
率dIR /dtを小さくすることができる。つまりソフ
ト・リカバリー特性とすることができる。尚、図中の5
5、56はカソード電極、アノード電極である。
【0008】さらに同様の目的で、マージド・pin/
ショットキー・ダイオード(Merged pin/S
chottky Diode)(以下「MPS」と略
称、米国特許第4,641,174号明細書参照)とい
った、少数キャリアの注入効率を下げて逆回復特性を向
上する構造も開発されている。図14は、このような従
来型MPSダイオードの断面図である。この図におい
て、高比抵抗のn- ドリフト層51の一方の面に、n+
カソード層52が形成されており、カソード電極55に
コンタクトしている。さらに、n- ドリフト層51の一
方の面の一部には、p+ アノード層53が形成されてお
り、このp+ アノード層53はアノード電極56にコン
タクトしている。また、このp+ アノード層53に並列
に、n- ドリフト層51とアノード電極56とがショッ
トキー接合60を形成している。前記のようにショット
キー接合60を形成することで、逆回復特性の改善を図
っている。
【0009】
【発明が解決しようとする課題】しかし、IGBTの特
性が改善されるにつれて、このIGBTの還流ダイオー
ドとして用いられるダイオードの逆回復特性の改善、つ
まり、逆回復損失の低減、逆回復電流の低減、逆回復電
荷の低減、逆回復時間の低減およびソフトリカバリ化が
益々強く求められ、また、同時に、静特性である逆漏れ
電流の低減、オン電圧の低減なども強く求められてい
る。
【0010】前記の図14の半導体装置では、逆回復特
性は向上するものの、ショットキー接合60での漏れ電
流が大きくなる。また、前記の図13の半導体装置で
は、横方向拡散領域が重なり合うことで、逆回復特性と
漏れ電流を改善している。通常、不純物拡散は、近似的
にガウス分布に従うので、縦方向および横方向拡散の濃
度は、深さ方向や横方向に進むにつれて指数関数的に減
少する。そのため、横方向拡散領域が重なった場合に
は、その重なり具合が大きくになるにつれて、重なり合
う領域の濃度は、指数関数的に増加する。それに対応し
て、正孔の注入が増加して蓄積キャリアが増えるため、
逆回復電流は、重なり合う濃度に大きく影響を受け、こ
の濃度が増加すると著しく大きくなる。また、このよう
に、重なり合う濃度が大きくなると、低電流逆回復時に
電流波形が振動するリンギング現象が起こる。
【0011】この発明の目的は、前記の課題を解決し
て、逆回復特性の改善と、漏れ電流の低下ができ、リン
ギング現象が発生する電圧の低下を抑制できる半導体装
置を提供することにある。
【0012】
【課題を解決するための手段】前記の目的を達成するた
めに、第1導電型半導体基板の表面層に、複数個の開口
部を介して第2導電型拡散領域を形成し、該第2導電型
拡散領域が、垂直拡散で開口部直下に形成される第1領
域と、横方向拡散で開口部外に形成される第2領域で構
成され、該第2領域が、互いに表面層で重なり合う第3
領域を有する半導体装置において、第3領域の最高濃度
が、第1導電型半導体基板の濃度の1倍以上で10倍以
下であるようにする。
【0013】第1導電型半導体基板の表面層に、複数個
の開口部を介して第2導電型拡散領域を形成し、該第2
導電型拡散領域が、垂直拡散で開口部直下に形成される
第1領域と、横方向拡散で開口部外に形成される第2領
域で構成され、該第2領域が、互いに表面層で重なり合
う第3領域を有する半導体装置において、前記第1導電
型半導体表面に、選択的に第1導電型領域を有するとよ
い。
【0014】第3領域の最高濃度が、第1導電型半導体
基板の1倍以上で10倍以下であるとよい。前記第2導
電型拡散領域の幅が最大となる点での平断面において、
前記第1領域の面積が、前記第2導電型拡散領域の面積
に対して、50%以下であるとよい。
【0015】第1導電型半導体基板の表面層に、複数個
の開口部を介して第2導電型拡散領域を形成し、該第2
導電型拡散領域が、垂直拡散で開口部直下に形成される
第1領域と、横方向拡散で開口部外に形成される第2領
域で構成され、該第2領域が、互いに表面層で重なり合
う第3領域を有する半導体装置の製造方法において、第
2導電型拡散領域の形成は、前記第2導電型不純物のイ
オン注入深さ(イオンの平均飛程)をRp、該不純物の
垂直方向の拡散深さをXj、隣り合う前記開口部端間隔
をWとすると、1.5(Xj2 −2Xj・Rp)1/2
W≦1.5(Xj−Rp)の関係式が成立するようにす
ると効果的である。
【0016】
【発明の実施の形態】以下の説明では第1導電型をn
型、第2導電型をp型として説明するが、逆としても構
わない。図1は、この発明の第1実施例の半導体装置の
要部断面図である。n型半導体基板100の一方の主面
の表面層に、n+ カソード層2を形成し、他方の主面の
表面層に、イオン注入により不純物を注入し、その後の
熱拡散によりp+ 層3aが横方向で重なるように形成す
る。この横方向で重なり合ったp+ 層3a全体がp+
ノード層3となる。前記のn+ カソード層2上にカソー
ド電極5、n+ アノード層3上にアノード電極6を形成
する。n+ カソード層2とn+ アノード層3に挟まれた
n型半導体基板がn- ドリフト層1となる。p+ アノー
ド層3は、多数の開口部を持つ点線で示したレジスト1
1をマスクとして、p型不純物を注入深さLp (イオン
の平均飛程)でイオン注入し、その後、熱拡散して互い
に横方向で重なるように形成される。重なり箇所4の最
高の濃度箇所7はLp 線上に存在する。この重なり箇所
4の最高の濃度を、n- ドリフト層1の濃度の1倍から
10倍とすることで、逆回復特性の改善とリンギングが
発生する電圧(これをリンギング発生電圧という)の低
下を抑制することができる。また、漏れ電流も拡散接合
とショットキー接合を有するMPSに比べて大幅に小さ
くすることができる。このようにして製作した半導体装
置にライフタイムキラーを導入すると、一層の逆回復特
性の改善やリンギング発生電圧の低下の防止を図ること
ができる。このライフタイムキラーの導入箇所はp+
ノード層3近傍のn- ドリフト層1や、開口部12直下
のn- ドリフト層1全域が効果的である。尚、図中のW
は隣り合う開口部12の間隔である。また、請求項で記
載した第3領域が、重なり箇所4のことであることは勿
論である。
【0017】図2は、図1の半導体装置で、重なり箇所
の最高の濃度(アクセプタ濃度NA) と逆回復電流の関
係を示す。図では、縦軸を、逆回復電流密度JRPと、逆
回復過程に入る直前の順電流密度JF の比で示す。重な
り箇所4の最高の濃度(アクセプタ濃度NA ) が、n型
半導体基板100の濃度(n- ドリフト層1の濃度:ド
ナー濃度ND )の10倍を超すと、急激に逆回復電流が
大きくなる。これは、正孔の注入が増加して蓄積キャリ
アが急増するためである。そのため、重なり箇所4の最
高の濃度は、n型半導体基板100の濃度の1倍から1
0倍の範囲がよい。
【0018】図3は、図1の半導体装置において、p+
アノード層3の幅が最大となる点(この図では表面から
LP の位置)での平断面において、p+ アノード層3全
体の面積に対する垂直拡散領域(請求項1の第1領域)
の面積の比R(%)と、逆回復電流との関係を示す図で
ある。100%−Rは、p+ アノード層3の面積に対す
る横方向拡散領域の面積の比となる。図では、縦軸を、
逆回復電流密度JRPと、逆回復過程に入る直前の順電流
密度JF の比で示す。
【0019】Rが増加するということは、垂直拡散領域
の面積(開口部12の面積と等しい)が増加し、横方向
拡散領域の面積が減少することを意味する。横方向に拡
散する不純物の総量(正孔の総量)は、垂直方向に拡散
する不純物の総量(正孔の総量)より小さくなる。従っ
て、Rが増加すると、前記のように、垂直拡散領域の面
積が増加し、横方向拡散領域の面積が減少するため、n
- ドリフト層1に注入される正孔が増加する。注入され
る正孔密度が増加すると、nドリフト層1に蓄積される
過剰キャリアが増加し、そのため、逆回復電流は増加す
る。
【0020】Rが50%を超えると、図3に示すよう
に、逆回復電流の増加する割合が大きくなる。そのため
に、Rを50%以下にすることが望ましい。Rは小さい
程好ましいが、実用的には、Rの最小値を数%から10
%程度にするとよい。また、漏れ電流は、pn接合(p
+ アノード層3とnドリフト層1の接合)で逆電圧を阻
止するので、pinダイオード並みに小さいことは勿論
である。
【0021】図4は、図1の半導体装置で、重なり箇所
の最高の濃度とリンギング発生電圧の関係を示す。縦軸
を、リンギング発生電圧VRB(th)とパンチスルー電圧V
PTの比で示す。定格の1/10以下のような微小電流に
て逆回復する場合、n型半導体基板100の濃度の10
倍を超えると、リンギング発生電圧が急激に低下する。
これは、逆回復電流が大きくなると、この逆回復電流の
電流減少率が大きくなるためである。そのため、重なり
箇所4の最高の濃度は、n型半導体基板100の濃度の
1倍から10倍の範囲がよい。この範囲では、微小電流
の逆回復に特有なリンギング発生電圧の低下を抑えるこ
とができる。
【0022】図5は、この発明の第2実施例の半導体装
置の要部断面図である。図1のイオン注入の深さLp を
深くし、表面層にp+ 層3aが重ならない箇所が生じる
ようにする。この重ならない箇所がn- 層8である。ま
た、重なり箇所4の最高の濃度を、n- ドリフト層1の
濃度の1倍以上で、10倍以下とする。こうすること
で、逆回復特性の一層の改善とリンギングが発生する電
圧の低下を抑制することができ、また、漏れ電流もMP
Sに比べて大幅に小さくすることができる。
【0023】尚、n- 層8の平面パターンはストライプ
でも円形や多角形の島状であっても構わない。このよう
に、n- 層8を表面層に残すことで、空乏層のピンチオ
フが、表面からRpの深さで生じ、十分ピンチオフ電圧
が小さくなるため、ショットキー表面の電界強度が小さ
くなる。よって漏れ電流はpin並みに抑えられる。
【0024】レジストの隣り合う開口部の間隔をW、拡
散深さをXj 、イオン注入深さをRp 、横方向拡散深さ
を0.75Xj としたとき、Wを、1.5(Xj2 −2
Xj・Rp)1/2 ≦W≦1.5(Xj−Rp)の範囲に
すると、n- 層8直下はn-層8/p+ 層3aの重なり
箇所4/n- ドリフト層1となる。このn- 層8の存在
のために、重なり箇所4からの正孔の注入(順バイアス
時)が抑制される。そのため、n- 層8が存在しない場
合、つまり、重なり箇所4が表面層まである場合と比べ
て、逆回復電流を一層小さくすることができる。
【0025】尚、W<1.5(Xj2 −2Xj・Rp)
1/2 で、p+ 層3aは表面でも重なる状態となり、W>
1.5(Xj−Rp)で、p+ 層3aの横方向の先端が
離れる状態となる。つぎに、図5の具体的な実施例を説
明する。p+ 層3aを形成するために、加速電圧300
keVでボロンをイオン注入し、その後、熱処理する。
この熱処理条件によりp+ 層3aの重なり具合が決ま
る。イオン注入深さはRp=0.8μmとし、垂直方向
の拡散深さはXj=5μmとすると、隣り合う開口部の
間隔Wが、6.2μmから6.3μmの範囲で、表面に
- 層8が存在(露出)するようになる。この半導体装
置の逆回復電流とWの関係をつぎに説明する。
【0026】図6は、逆回復電流とWの関係を示す。図
中のJRPは逆回復電流(ピーク電流)、JF は逆回復過
程に入る直前の順方向電流である。逆回復電流は、重な
り箇所4が大きくなりn- 層8が消滅するW=6.2μ
mよりWが小さくなったところで、従来構造と同様に大
幅に増大する。一方、p+ 層3aが重なり且つn- 層4
が存在するW、つまり6.2μmから6.3μmの範囲
では、後述する図10の表面が最高の濃度となる構造、
つまり、n- 層が存在しない構造よりも逆回復電流は小
さくなる。この範囲では、n- 層8の存在で重なり箇所
4からの正孔の注入が、n- 層8が存在しない場合に比
べて抑制されるためである。また、漏れ電流は、p+
3aとn- ドリフト層1の接合が逆電圧を阻止するため
に、pin並み小さい。
【0027】さらに、p+ 層3aの重なりがなくなる
(W>6.3μm)と逆回復電流は両者で同じ低い値と
なる。但し、p+ 層3aの重なりが無くなった箇所に
は、n-ドリフト層1とアノード電極6の間にショット
キー接合が形成されているので、この範囲では図示しな
いが漏れ電流は大きくなる。また、リンギング発生電圧
も空乏層のパンチスルー電圧より小さくなることはな
い。
【0028】つまり、p+ 層3aが重なり、且つn-
8が存在する範囲(6.2μm≦W≦6.3μm)で
は、逆回復電流は、後述する図10の表面が最高濃度と
なる構造のように、p+ 層3aが重なり、n- 層が存在
しない構造よりも小さくなり、且つ、MPSよりも漏れ
電流が小さくなる。図7から図10は、図1および図5
の半導体装置の製造工程であり、工程順に示した要部工
程断面図である。
【0029】n型半導体基板100の一方の主面の表面
層にn+ カソード層2を形成し、他方の主面にはレジス
ト11を被覆し、フォトリソグラフィーで開口部12を
形成する。隣り合う開口部12の間隔をWとする(図
7)。つぎに、開口部12からp型不純物14のイオン
注入13を注入深さLp で行う(図8)。
【0030】つぎに、熱拡散により、p+ 層3aが横方
向で重なるように拡散する。この重なり合ったp+ 層3
aでp+ アノード層3が形成される。このときの垂直方
向の拡散深さをXj 、横方向拡散深さをAとすると、A
=0.75Xj となる。また、重なり箇所4の最高の濃
度箇所7はLp 線上に位置する(図9)。つぎに、n+
カソード層2上とp+ アノード層3上にカソード電極
5、アノード電極6を形成する(図10)。
【0031】このLP を大きくして、熱拡散条件を所定
の条件に設定することで、図5のように、表面層でp+
層3aが重ならない箇所が生じ、n- 層8が存在する構
造とすることができる。図11は、この発明の第3実施
例の半導体装置の要部断面図である。これは、最高の濃
度箇所7が表面に位置する場合であり、n- 層8が存在
しない場合である。これはp+ 層3aをイオン注入でな
く、通常の拡散で形成し、表面の濃度を最も高くした場
合である。この場合でも、重なり箇所4の最高の濃度
を、n型半導体基板の濃度の1倍以上で、10倍以下と
することで、図1と同様の効果が期待される。
【0032】
【発明の効果】この発明によれば、p+ アノード層の重
なり箇所での最高の濃度をn型半導体基板(n- ドリフ
ト層)の濃度の1倍以上で、10倍以下とすることで、
逆回復特性と漏れ電流とを改善でき、さらに、リンギン
グ発生電圧の低下を抑制することができる。
【0033】また、重なり箇所を有し、且つ、表面層に
n型半導体基板層(n- ドリフト層)を露出すること
で、表面層まで、重なり箇所がある構造よりも逆回復特
性を改善できる。さらに、p+ アノード層の面積に対す
る垂直拡散領域の面積の比を50%以下とすることで、
逆回復特性を改善できる。
【図面の簡単な説明】
【図1】この発明の第1実施例の半導体装置の要部断面
【図2】図1の半導体装置で、重なり箇所の最高の濃度
(アクセプタ濃度NA ) と逆回復電流の関係を示す図
【図3】図1の半導体装置において、p+ アノード層3
の面積に対する垂直拡散領域(請求項1の第1領域)の
面積の比Rと、逆回復電流との関係を示す図
【図4】図1の半導体装置で、重なり箇所の最高の濃度
とリンギング発生電圧の関係を示す図
【図5】この発明の第2実施例の半導体装置の要部断面
【図6】逆回復電流とWの関係を示す図
【図7】図1および図5の半導体装置の要部工程断面図
【図8】図7に続く、図1および図5の半導体装置の要
部工程断面図
【図9】図8に続く、図1および図5の半導体装置の要
部工程断面図
【図10】図9に続く、図1および図5の半導体装置の
要部工程断面図
【図11】この発明の第3実施例の半導体装置の要部断
面図
【図12】pinダイオードの断面図
【図13】特開平7−37895号公報に開示された半
導体装置の断面構造図
【図14】MPSダイオードの断面図
【符号の説明】
1 n- ドリフト層 2 n+ カソード層 3 p+ アノード層 3a p+ 層 4 重なり箇所 5 カソード電極 6 アノード電極 7 最高の濃度箇所 8 n- 層 11 レジスト 12 開口部 13 イオン注入 14 p型不純物 100 n型半導体基板 W 隣り合う開口部の間隔 Lp 注入深さ(イオンの平均飛程) Xj 垂直方向の拡散深さ A 横方向の拡散深さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大月 正人 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72)発明者 内藤 達也 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】第1導電型半導体基板の表面層に、複数個
    の開口部を介して第2導電型拡散領域を形成し、該第2
    導電型拡散領域が、垂直拡散で開口部直下に形成される
    第1領域と、横方向拡散で開口部外に形成される第2領
    域で構成され、該第2領域が、互いに表面層で重なり合
    う第3領域を有する半導体装置において、第3領域の最
    高濃度が、第1導電型半導体基板の濃度の1倍以上で1
    0倍以下であることを特徴とする半導体装置。
  2. 【請求項2】第1導電型半導体基板の表面層に、複数個
    の開口部を介して第2導電型拡散領域を形成し、該第2
    導電型拡散領域が、垂直拡散で開口部直下に形成される
    第1領域と、横方向拡散で開口部外に形成される第2領
    域で構成され、該第2領域が、互いに表面層で重なり合
    う第3領域を有する半導体装置において、前記第1導電
    型半導体表面に、選択的に第1導電型領域を有すること
    を特徴とする半導体装置。
  3. 【請求項3】第3領域の最高濃度が、第1導電型半導体
    基板の1倍以上で10倍以下であることを特徴とする請
    求項2に記載の半導体装置。
  4. 【請求項4】前記第2導電型拡散領域の幅が最大となる
    点での平断面において、前記第1領域の面積が、前記第
    2導電型拡散領域の面積に対して、50%以下であるこ
    とを特徴とする請求項1または2のいずれかに記載の半
    導体装置。
  5. 【請求項5】第1導電型半導体基板の表面層に、複数個
    の開口部を介して第2導電型拡散領域を形成し、該第2
    導電型拡散領域が、垂直拡散で開口部直下に形成される
    第1領域と、横方向拡散で開口部外に形成される第2領
    域で構成され、該第2領域が、互いに表面層で重なり合
    う第3領域を有する半導体装置の製造方法において、第
    2導電型拡散領域の形成は、前記第2導電型不純物のイ
    オン注入深さ(イオンの平均飛程)をRp、該不純物の
    垂直方向の拡散深さをXj、隣り合う前記開口部端間隔
    をWとすると、1.5(Xj2 −2Xj・Rp)1/2
    W≦1.5(Xj−Rp)の関係式が成立することを特
    徴とする半導体装置の製造方法。
JP2000311442A 2000-10-12 2000-10-12 半導体装置およびその製造方法 Pending JP2002118115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000311442A JP2002118115A (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000311442A JP2002118115A (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002118115A true JP2002118115A (ja) 2002-04-19

Family

ID=18791202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000311442A Pending JP2002118115A (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002118115A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092416A (ja) * 2001-09-19 2003-03-28 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN108933078A (zh) * 2017-05-25 2018-12-04 中芯国际集成电路制造(上海)有限公司 掺杂区及igbt器件的形成方法和结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092416A (ja) * 2001-09-19 2003-03-28 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN108933078A (zh) * 2017-05-25 2018-12-04 中芯国际集成电路制造(上海)有限公司 掺杂区及igbt器件的形成方法和结构
CN108933078B (zh) * 2017-05-25 2020-11-03 中芯国际集成电路制造(上海)有限公司 掺杂区及igbt器件的形成方法和结构

Similar Documents

Publication Publication Date Title
US9876004B2 (en) Semiconductor component including a short-circuit structure
US7557386B2 (en) Reverse conducting IGBT with vertical carrier lifetime adjustment
US6975013B2 (en) Diode and method for manufacturing the same
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP6145066B2 (ja) 半導体素子構造を製造する方法
JP3968912B2 (ja) ダイオード
KR100994185B1 (ko) 반도체 장치
US8508016B2 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP2005317751A (ja) 逆導通型半導体素子とその製造方法
JP2010050441A (ja) 半導体装置
US20060170075A1 (en) Semiconductor device
US6734520B2 (en) Semiconductor component and method of producing it
US6870199B1 (en) Semiconductor device having an electrode overlaps a short carrier lifetime region
JP2000294804A (ja) ショットキーバリアダイオードおよびその製造方法
JP2002246609A (ja) 半導体装置
JP2000150859A (ja) ダイオード
JP2008263217A (ja) 半導体装置
JP2001168351A (ja) 半導体装置
JP2004088012A (ja) ダイオード
JP2002118115A (ja) 半導体装置およびその製造方法
JPH10326900A (ja) 電力用ダイオード
JP5077508B2 (ja) 半導体装置およびその製造方法
JP2827523B2 (ja) 半導体装置
JP2011507301A (ja) ダイオード
JP7524589B2 (ja) 半導体装置