JP2000294804A

JP2000294804A - ショットキーバリアダイオードおよびその製造方法

Info

Publication number: JP2000294804A
Application number: JP9968999A
Authority: JP
Inventors: Katsunori Ueno; 勝典上野; Akira Saito; 明斎藤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1999-04-07
Filing date: 1999-04-07
Publication date: 2000-10-20
Anticipated expiration: 2019-04-07
Also published as: JP4006879B2

Abstract

(57)【要約】【課題】オン電圧が低く、かつ逆バイアス時のリーク電
流が少ないショットキーバリアダイオードおよびその製
造方法を提供する。【解決手段】ｎ⁺サブストレート４１上のｎエピタキシ
ャル層４２内に、深さを変え、平面的な位置をずらし
た、例えばストライプ状のｐ埋め込み領域４３ａ、４３
ｂが埋め込まれている。ｎエピタキシャル層４２の表面
には、ショットキー接合を形成するアノード電極４５が
設けられ、そのアノード電極４５はまた、ｎエピタキシ
ャル層４２内に形成されたｐコンタクト領域４４の表面
にも接触している。すなわち、ｐ埋め込み領域４３ａ、
４３ｂは、ｐコンタクト領域４４を介して、アノード電
極４５と同電位にされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、金属／半導体界面
の整流作用を利用するショットキーバリアダイオード
（以下ＳＢＤと略す）に関する。

【０００２】

【従来の技術】ＳＢＤは、ｐｎ接合の整流作用を利用す
るｐｎダイオードと比較すると、次の特徴を有する。（１）バリアハイトを金属によって制御できるので、オ
ン電圧の制御が可能である。（２）多数キャリア素子なので、少数キャリアの蓄積が
無く、高速のスイッチングが可能である。（ｐｎダイオ
ードは少数キャリアの蓄積があるバイポーラ型素子であ
る。）これまでシリコンを用いたＳＢＤは、１００Ｖ前後の比
較的低耐圧の領域で、主にオン抵抗を下げる目的で使用
されてきた。近年炭化けい素（以下ＳｉＣと記す）のＳ
ＢＤは、上記（２）の特徴を活かして、高耐圧で高速の
スイッチングができるデバイスとして期待されている。

【０００３】しかし、ＳＢＤには物理的原理によって大
きな障害があった。すなわち、オン抵抗を小さくしよう
としてバリアハイトを小さくすると、逆バイアス時のリ
ーク電流が増大する。この問題を解決するために、これ
までいくつかの新規な構造が提案されてきた。

【０００４】図８はF.Dahlquist らの発表になるＳＢＤ
［F.Dahlquist , C-M.Zettering, M.Oestling, K.Rottn
er, Abstracts of Int. Conf. On silicon carbide, II
I-nitride, and Related Materials 1997, pp.134-13
5］の部分断面図である。

【０００５】ｎ⁺サブストレート１１上のｎエピタキシ
ャル層１２の表面層にｐアノード領域１３をストライプ
状に形成し、その表面にショットキー接合を形成するア
ノード電極１５を接触させたものである。１６はオーミ
ックなカソード電極である。これの目的とすることは、
素子に逆バイアスが印加されたとき、ｐｎ接合から広が
る空乏層を利用することである。アノード電極１５のシ
ョットキー接合部分がその空乏層に覆われて、電流が遮
断されることを利用して、ＳＢＤの逆方向のリーク電流
を減少させるものである。

【０００６】図９はK.J.Schoenらの発表になるＳＢＤ
［K.J.Schoen, J.P.Henning, J.M.Woodall, J.A.Coope
r, Jr., and M.R.Melloch, Abstracts of Int. Conf. O
n silicon carbide, III-nitride, and Related Materi
als 1997, pp.419-420]の部分断面図である。

【０００７】この例では、ｎエピタキシャル層２２の表
面層にトレンチ２８を設け、その底部および側壁部にバ
リアハイトの高い金属である例えばＮｉの第二バリア金
属２５ｂを、トレンチの凸部にバリアハイトの低い金属
である例えばＴｉの第一バリア金属２５ａを接触させて
いる。これにより、ＳＢＤが順方向にバイアスされた場
合には、バリアハイトの低い第一バリア金属２５ａのシ
ョットキー接合に主たる電流が流れる。逆バイアスされ
た場合には、第二バリア金属２５ｂであるＮｉがショッ
トキー接合しているトレンチ２８の側壁から空乏層が広
がって、第一バリア金属２５ａのショットキー接合の大
きなリーク電流を抑制する。こうして低いオン電圧であ
りながら、逆方向リーク電流の低減を実現するものであ
る。

【０００８】

【発明が解決しようとする課題】しかしながら、これら
の構造によってＳＢＤの問題が完全に解決されたわけで
はない。まず、図８のｐｎ接合を使用するタイプのＳＢ
Ｄにおいては、図から明らかなようにショットキー接合
の実効的な面積が、ｐアノード領域１３の分だけ狭くな
ってしまう。実際の素子では５０％或いは６６％も面積
が減少する例が示された。このように半導体基板面の利
用率が低いのでは、バリアハイトの低い金属をショット
キー電極として使用してオン電圧の低減を図るとして
も、実効的な面積が減少するため、電流密度が大きくな
ることからオン電圧が上昇してしまう。また、ショット
キー接合部分に電流が集中するために、高電流領域にお
いては発熱が著しく、接合の劣化を招く恐れがある。

【０００９】一方図９のトレンチ型のＳＢＤにおいて
は、図のようにトレンチ形状を形成しなければならな
い。通常このようなトレンチ構造は反応性イオンエッチ
ング（以下ＲＩＥと記す）などのドライエッチングの手
法によって形成する。このときＲＩＥ時のイオン衝撃に
よってダメージを生じ、ショットキー接合の特性が悪化
するというような現象が発生する。

【００１０】低耐圧の素子においては、トレンチ２８間
の凸部に空乏層を広げるために、凸部の幅Ｗｍは２〜３
μｍとしなければならないが、特にｎエピタキシャル層
２２の不純物濃度が高い素子においては、空乏層があま
り広がらないため、この構造を有効に働かせるために
は、サブミクロンの非常に狭いピッチでトレンチを形成
しなければならなくなる。

【００１１】サブミクロンの狭いピッチでトレンチの形
成は、非常に困難であるという製造上の問題だけでな
く、凸部の幅Ｗｍを狭くするに従って、低バリアハイト
のショットキー接合の面積が狭くなり、オン電圧が増大
するという問題も起きる。

【００１２】これらの問題点を克服するために、先に発
明者は特願平１０−１２４９００において、埋め込み領
域を備えたＳＢＤを提案した。図１０はそのＳＢＤの部
分断面図である。図１０において、ＳｉＣのｎ⁺サブス
トレート３１上のｎエピタキシャル層３２層内に、ｐ埋
め込み領域３３が埋め込まれている。そしてｎエピタキ
シャル層４２の表面には、ショットキー接合を形成する
アノード電極３５が設けられている。このアノード電極
３５はまた、ｎエピタキシャル層３２の表面層に形成さ
れたｐコンタクト領域３４の表面にも接触している。す
なわち、ｐ埋め込み領域３３は、ｐコンタクト領域３４
を介して、アノード電極３５と同電位にされていること
になる。ｎ⁺サブストレート３１の下面には、カソード
電極３６が設けられている。このＳＢＤ３０では、ショ
ットキー接合の部分での電流集中が防止できるととも
に、ｐ埋め込み領域３３によって逆バイアス時のリーク
電流が効果的に抑制される。３７は、アノード電極３５
の周辺の空乏層を広げるためのガードリングである。

【００１３】しかしながら図１０の例では、ｐ埋め込み
領域間３３間の距離がリーク電流の重要なパラメータと
なるので、例えば１ミクロン程度に制御する必要があ
る。ところが、そのようなｐ埋め込み領域間３３を形成
するためには、イオン注入工程において、選択的なイオ
ン注入をおこなうために数ミクロンと厚いマスクが必要
であるにもかかわらず、その幅を１ミクロン程度にしな
ければならないことになり、実際の製造にはかなりの困
難を伴うものである。

【００１４】図１０の例におけるｐ埋め込み領域３３間
の距離は、図８のｐアノード領域間の距離、図９のトレ
ンチ構造におけるトレンチ凸部の幅と等価であり、共に
パターニングの精度が本質的に重要となるのは同じであ
る。このように、電流通流部の距離がマスクパターンに
よって制限されており、その距離を非常に近づけるのが
困難なことは、実は上記の３種類の構造に共通な基本的
な問題である。

【００１５】このような状況に鑑み本発明の目的は、オ
ン電圧が低く、逆バイアス時のリーク電流が少なく、し
かも製造の容易なＳＢＤおよびその製造方法を提供する
ことにある。

【００１６】

【課題を解決するための手段】以上の課題について、本
発明は２種類の異なる深さのｐ領域を形成し、その深さ
の差によって電流経路を制御することにより解決する。
すなわち、第一導電型半導体層の表面にショットキー接
合を形成する金属のアノード電極を配置し、第一導電型
半導体層の裏面側にオーミックなカソード電極を設けた
ショットキーバリアダイオードにおいて、アノード電極
の下方の前記第一導電型半導体層に、深さの異なる二つ
以上の第二導電型埋め込み領域を、少なくとも一方は表
面に達しない深さに、逆バイアス時に空乏層が連続する
ような間隔で形成し、その第二導電型埋め込み領域をア
ノード電極と同電位とするものとする。

【００１７】そのようにすれば、第二導電型埋め込み領
域の深さの差で電流経路を制御するため、電流経路の幅
を非常に精度良く制御することが可能となり、リーク電
流特性のすぐれたショットキーバリアダイオードとな
る。

【００１８】最上の第二導電型埋め込み領域の上方に第
一導電型半導体層を有するものとする。そのようにすれ
ば、電流の分散および均一化が図られる。また、半導体
基板表面の利用効率を高くでき、従来のような電流集中
を抑制できる。

【００１９】最上の第二導電型埋め込み領域の上方に第
一導電型半導体層より不純物濃度の高い第一導電型高濃
度領域を有するものとする。第一導電型高濃度領域を設
けることにより、一層電流の分散および均一化が図られ
る。

【００２０】第一導電型高濃度領域の表面にアノード電
極が接触するものとする。そのようにすれば、バリアハ
イトの低減を図ることができる。一部の第二導電型埋め
込み領域の上部に、第二導電型埋め込み領域とアノード
電極とを接続する第二導電型コンタクト領域を有するも
のとする。そのようにすれば、第二導電型埋め込み領域
をアノード電極と同電位にできる。第一導電型半導体層
は炭化けい素、シリコンのいずれでも良い。

【００２１】上記のようなショットキーバリアダイオー
ドの製造方法、特に深さの異なる第二導電型埋め込み領
域の形成方法としては、第二導電型不純物をイオン注入
した後、第一導電型半導体層をエピタキシャル成長し、
その第一導電型半導体層の表面層に第二導電型不純物を
イオン注入するか、第一導電型半導体層の表面から、第
二導電型不純物を加速電圧を変えてイオン注入すること
により深さの異なる二つ以上の第二導電型埋め込み領域
を形成するか、第一導電型半導体層の表面に選択的に薄
いマスクを設けて第二導電型不純物をイオン注入するこ
とにより深さの異なる二つ以上の第二導電型埋め込み領
域を形成するかの方法を取る。何れの方法を取っても、
深さの異なる第二導電型埋め込み領域を有するショット
キーバリアダイオードを製造することができる。

【００２２】

【発明の実施の形態】以下に図を参照しながら本発明の
実施の形態を説明する。なお以下において、ｎ、または
ｐを冠記した層、領域等は、それぞれ電子、正孔を多数
キャリアとするものであることを意味している。

【００２３】［実施例１］図１は本発明第一の実施例の
ＳｉＣＳＢＤの部分断面図である。図において、ｎ⁺サ
ブストレート４１上のｎエピタキシャル層４２層の表面
層およびｎエピタキシャル層４２層内に、それぞれｐ埋
め込み領域４３ａ、４３ｂが埋め込まれている。そして
ｎエピタキシャル層４２の表面には、ショットキー接合
を形成するアノード電極４５が設けられている。このア
ノード電極４５はまた、ｎエピタキシャル層４２の表面
層に形成されたｐコンタクト領域４４の表面にも接触し
ている。すなわち、ｐ埋め込み領域４３ｂは、ｐコンタ
クト領域４４を介して、アノード電極４５と同電位にさ
れていることになる。ｎ⁺サブストレート４１の下面に
は、オーミックなカソード電極４６が設けられている。
高耐圧化を図るためのｐガードリングは記載を省略して
いる。

【００２４】例えば１０００V クラスのＳｉＣＳＢＤの
場合の各部の寸法例は次の通りである。ｎ⁺サブストレ
ート４１の不純物濃度と厚さは、それぞれ２×１０¹⁸cm
^-3、２５０μm 、ｎエピタキシャル層４２のそれは、１
×１０¹⁶cm^-3、１０μm である。ｐ埋め込み領域４３
ａ、４３ｂの幅と厚さはそれぞれ、６μm 、０．７μm
であり、最高不純物濃度は１×１０²⁰cm^-3である。ｐ埋
め込み領域４３ａ、４３ｂの上下方向の間隔は、２μm
である。ｐコンタクト領域４４の幅と厚さはそれぞれ、
６μm 、２μm であり、最高不純物濃度は１×１０²⁰cm
^-3である。アノード電極４５は０．１μm のチタン層と
１μm のアルミニウム層とからなる。

【００２５】ｐ埋め込み領域４３ａ、４３ｂの幅はなる
べく狭い方が好ましいが、パターニングの精度およびコ
ンダクタンスによって適当な寸法と不純物濃度が決めら
れ、通常１〜１０μm 程度とする。また、ｐ埋め込み領
域４３の間隔は、空乏層の広がる幅によって決まるた
め、各耐圧構造によって個別に設計する必要がある。

【００２６】図３（ａ）は図１のＳＢＤのチップのアノ
ード電極４５を透視した平面図である。表面層のストラ
イプ状のｐ埋め込み領域４３ａが点線で示されている。
深い方のｐ埋め込み領域４３ｂは示されていないが、や
はりストライプ状で表面層のｐ埋め込み領域４３ａとは
ずらして形成されている。アノード電極４５の外側の環
は、ｐガードリング４７である。

【００２７】図３（ｂ）は、Ａ−Ａ線に沿った断面図で
あり、ｐ埋め込み領域４３ａ、４３ｂとｐコンタクト領
域４４との接している状況、およびｐガードリング４７
の配置状況が見られる。表面層のｐ埋め込み領域４３ａ
の周囲部分の下に環状のｐコンタクト領域４４が設けら
れ、その表面にアノード電極４５が接している。ｐコン
タクト領域４４は、必ずしも周辺部だけである必要はな
い。また、表面層のｐ埋め込み領域４３ａとｐガードリ
ング４７とは、同じ表面濃度、同じ接合深さとしてもよ
い。

【００２８】本実施例のＳＢＤの特徴は、アノード電極
と電気的に短絡されたｐ埋め込み領域４３ａ、４３ｂ
が、半導体表面層と内部との二段に、しかも互いにずら
した配置に埋め込まれていることである。

【００２９】この構造の効果を図２の動作図で説明す
る。図２は図１をやや拡大した断面図であり、矢印６で
電流経路を示してある。この図からわかるように電流は
深さの異なるｐ埋め込み領域４３ａ、４３ｂで挟まれた
領域を流れる。したがって電流経路の幅は、ｐ埋め込み
領域４３ａ、４３ｂの深さの差として制御されるため、
前述のパターニングに比較して容易にサブミクロンの距
離が制御可能であり、非常に狭い電流経路を設定するこ
とができることに特徴がある。

【００３０】実際の作成においてはこの深さの差は０．
２〜１μm 程度とすることができ、ｎエピタキシャル層
４２の不純物の濃度によって最適値の設定が可能であ
る。すなわち、ｎ型領域の不純物濃度により空乏層の広
がりが異なるからである。

【００３１】更に、逆バイアス時には半導体内部に埋め
込まれているｐ埋め込み領域４３ａ、４３ｂから空乏層
５が広がるため、表面等の影響を受けないので空乏層の
広がりが大きく、リーク電流を有効に遮断できる利点も
ある。実際の試作ＳＢＤにおいても、リーク電流が従来
の約１／４になることが確認された。

【００３２】次に第一の実施例のＳＢＤについてその製
造方法を述べる。図４（ａ）ないし（ｅ）は、製造工程
順に示した主な製造工程ごとの断面図である。図示され
ないｎ⁺サブストレート上に約８μm 成長したｎエピタ
キシャル層４２上にシリコン酸化膜８ａを形成し、フォ
トリソグラフィによりパターンニングして、深いｐ埋め
込み領域４３ｂのための例えばほう素イオン３ａをイオ
ン注入する［図４（ａ）］。加速電圧は５０keV とし、
ドーズ量は１×１０¹⁵cm^-2とした。

【００３３】注入するイオンはｐ型になる不純物である
が、シリコンの場合は通常ほう素、ＳｉＣの場合はほう
素やアルミニウムが用いられる。同じ加速電圧では、ほ
う素の方が深く注入されるが、ＳｉＣではアルミニウム
の方が活性化し易い。ドーズ量はＳＢＤ特性には大きく
影響しないが、通常ｐ埋め込み領域４３のコンダクタン
スを下げるために１×１０¹³から１×１０¹⁵cm^-2の範囲
とされることが多い。ただし、ＳｉＣの場合、イオン注
入した不純物の活性化の問題から、高温注入されるとき
がある。このときはイオン注入用のマスクは高温に耐え
る必要があるため、シリコンや酸化膜、チタンなどの高
融点金属膜が使用される。

【００３４】次に、１７００℃、３０分間の熱処理を施
し、活性化した後、ｎエピタキシャル層４２の残り２μ
ｍをエピタキシャル成長する［同図（ｂ）］。次に、も
う一度ｎエピタキシャル層４２上にシリコン酸化膜８ｂ
を形成し、フォトリソグラフィによりパターンニングし
て、ｐコンタクト領域４４のためのほう素イオン３ａを
イオン注入する［同図（ｃ）］。加速電圧は２００、５
００、８００keV とし、ドーズ量は各１×１０¹⁵cm^-2と
した。

【００３５】次に、もう一度フォトリソグラフィにより
パターンニングして、表面層のｐ埋め込み領域４３ａの
ためのほう素イオン３ａをイオン注入する［同図
（ｄ）］。加速電圧は５０keV とし、ドーズ量は１×１
０¹⁵cm^-2とした。この方法とすれば、図３（ｃ）のシリ
コン酸化膜８ｂを再び利用してマスクを形成することが
できる。

【００３６】続いて１７００℃、３０分間の熱処理を施
す［同図（ｅ）］。注入された不純物が活性化され、ｐ
埋め込み領域４３ａ、４３ｂ、ｐコンタクト領域４４が
形成される。

【００３７】この後、チタンを０．１μm 、アルミニウ
ムを１μm スパッタ蒸着し、アノード電極とする。更に
ｎ⁺サブストレートの裏面にアルミニウムを蒸着してカ
ソード電極として、図１のＳＢＤが完成する。図４
（ａ）〜（ｅ）の製造方法をとれば極めてシンプルであ
り、従来のＲＩＥのような高価な装置や困難な工程の必
要が無く、容易に製造できる。

【００３８】またこの製造方法では、後述の製造方法に
比べｐ埋め込み領域４３のためのほう素イオン注入を比
較的低加速電圧でおこなえることが特徴である。すなわ
ち、高エネルギーのイオン注入設備は非常に高価である
ことから、そのような高価な設備が不要であり、通常の
低ネルギーの装置が使用できるという利点がある。ま
た、低加速電圧のイオン注入用のマスクであれば、厚さ
をそれほど厚くしなくて済む。

【００３９】［実施例２］図５（ａ）ないし（ｄ）は、
別の製造方法による図１と類似の構造の実施例２のＳＢ
Ｄの製造方法の製造工程順に示した断面図である。紙面
の都合上ＳＢＤの下部を省略している。

【００４０】図示されないｎ⁺サブストレート上に１０
μm 成長したｎエピタキシャル層５２上にシリコン酸化
膜８ａを形成し、フォトリソグラフィによりパターンニ
ングして、深いｐ埋め込み領域５３ｂのためのほう素イ
オン３ａをイオン注入する［図５（ａ）］。加速電圧は
１．５MeV とし、ドーズ量は１×１０¹⁵cm^-2とした。

【００４１】次に、もう一度ｎエピタキシャル層５２上
にシリコン酸化膜８ｂを形成し、フォトリソグラフィに
よりパターンニングして、ｐコンタクト領域５４のため
のほう素イオン３ａをイオン注入する［同図（ｂ）］。
加速電圧は２００、５００、８００keV とし、ドーズ量
は各１×１０¹⁵cm^-2とした。

【００４２】次に、もう一度フォトリソグラフィにより
パターンニングして、表面層のｐ埋め込み領域５３ａの
ためのほう素イオン３ａをイオン注入する［同図
（ｃ）］。加速電圧は５０keV とし、ドーズ量は１×１
０¹⁵cm^-2とした。この方法とすれば、図５（ｂ）のシリ
コン酸化膜８ｂを再び利用してマスクを形成することが
できる。

【００４３】続いて１７００℃、３０分間の熱処理を施
す［同図（ｄ）］。注入された不純物が活性化され、ｐ
埋め込み領域５３ａ、５３ｂ、ｐコンタクト領域５４が
できる。

【００４４】この後、チタンを０．１μm 、アルミニウ
ムを１μm スパッタ蒸着し、アノード電極とする。更に
ｎ⁺サブストレートの裏面にアルミニウムを蒸着してカ
ソード電極としてＳＢＤが完成する。

【００４５】この方法ではイオン注入時の加速電圧を例
えば５０keV 〜１．５MeV に制御することにより、注入
深さを調節できることを利用し、異なる２種類の深さの
ｐ埋め込み領域５３ａ、５３ｂおよびｐコンタクト領域
５４を加速電圧で制御して形成している。

【００４６】この製造方法では、途中にエピタキシャル
成長を挟むことなく、マスク形成とイオン注入とでおこ
なえることが特徴である。この製造方法によるＳＢＤも
実施例１のＳＢＤとほぼ同じ特性を示す。

【００４７】［実施例３］図６（ａ）ないし（ｃ）は、
更に別の製造方法による図１と類似の構造の実施例３の
ＳＢＤの製造方法を製造工程順に示した断面図である。

【００４８】図示されないｎ⁺サブストレート上に１０
μm 成長したｎエピタキシャル層６２上にシリコン酸化
膜８ａを形成し、フォトリソグラフィによりパターンニ
ングして、ｐコンタクト領域５４のためのほう素イオン
３ａをイオン注入する［図６（ａ）］。加速電圧は２０
０、５００、８００keV とし、ドーズ量は各１×１０ ¹⁵
cm^-2とした。

【００４９】次に、シリコン酸化膜８ａの厚さを調節お
よびフォトリソグラフィによりパターニングして、ｐ埋
め込み領域６３ａ、６３ｂのためのほう素イオン３ａを
イオン注入する［同図（ｂ）］。加速電圧は１．５MeV
とし、ドーズ量は１×１０¹⁵cm^-2とした。

【００５０】続いて１７００℃、３０分間の熱処理を施
す［同図（ｃ）］。注入された不純物が活性化され、ｐ
埋め込み領域６３ａ、６３ｂ、ｐコンタクト領域６４が
できる。

【００５１】この後、チタンを０．１μm 、アルミニウ
ムを１μm スパッタ蒸着し、アノード電極とする。更に
ｎ⁺サブストレートの裏面にアルミニウムを蒸着してカ
ソード電極として、ＳＢＤが完成する。

【００５２】この方法では、やはりイオン注入を利用し
ているが前の例と違って、単一の加速電圧でｐ埋め込み
領域６３ａ、６３ｂのためのイオン注入を実施し、深さ
の差はマスクによって制御している。すなわち、浅い方
のｐ埋め込み領域６３ａは、マスクを透過して基板の半
導体に達するようにマスクの厚さを設定する。従って、
マスクの厚さによってｐ埋め込み領域６３ａ、６３ｂの
深さの差が制御されることになり、パターニングが１
回、イオン注入が１回と上記２つの方法と比較して短い
工程で製造可能である。

【００５３】この製造方法によるＳＢＤも実施例１のＳ
ＢＤとほぼ同じ特性を示す。［実施例４］図７は本発明第四の実施例のＳＢＤの部分
断面図である。

【００５４】図１の実施例１のＳＢＤと異なっている点
は、ｎ⁺サブストレート７１上のｎエピタキシャル層７
２内に、二段のｐ埋め込み領域７３ａ、７３ｂが埋め込
まれている点である。ショットキー接合を形成するアノ
ード電極７５はｎエピタキシャル層７２のほぼ全面に接
している。

【００５５】ｐ埋め込み７３ａ、７３ｂは互い違いに配
置され、表面のアノード電極７５とｐコンタクト領域７
４を介して接続されていること、従って、容易にサブミ
クロンの距離が制御可能であり、非常に狭い電流経路を
設定することができることは同じである。

【００５６】この構造においては、図１の実施例１のＳ
ＢＤのようにショットキー接合の面積が減少せず、エピ
タキシャル層７２の表面が全面活用されているため、順
方向電圧が低減できる。

【００５７】また、ｐ埋め込み領域７３ａの上部にも電
流が流れるため、電流集中を緩和する効果がある。これ
によりショットキー接合での発熱が少なくなり、温度上
昇も抑えられる。

【００５８】この実施例４のＳＢＤの製造方法について
は、実施例１〜３の方法を適宜適用することができる。［実施例５］図８は本発明第五の実施例のＳＢＤの部分
断面図である。

【００５９】図７の実施例４のＳＢＤと異なっている点
は、ｐ埋め込み領域８３ｂ上のｎエピタキシャル層８２
の表面層に高濃度のｎ⁺高濃度領域８９が形成されてお
り、その表面にショットキー接合を形成するアノード電
極８５が設けられている点である。

【００６０】このような構造にするには、実施例５のＳ
ＢＤの工程に加えて、燐イオンを２０keV の加速電圧で
1 ×１０¹⁴cm^-2注入し、アニールすればよい。アニール
はＢやＡｌと同時に実施すれば、熱処理は１回て済む。
燐イオンではなく、ＳｉＣでは窒素イオン、シリコンで
は砒素イオンを注入してもｎ⁺高濃度領域８９を形成で
きる。

【００６１】このようにすると、ショットキー接合のバ
リアハイトを低減する効果が得られる。例えば本実施例
のＳｉＣＳＢＤでは、１００A ・cm^-2の電流密度での順
電圧が０．２V 低下した。勿論上記の実施例４と同様に
全面にアノード電極８５が設けられているので、電流密
度が低く抑えられる効果もある。また、電流集中を緩和
する効果も大きく、接合部分での発熱が少ないため温度
上昇が抑えられる。

【００６２】

【発明の効果】以上説明したように本発明によれば、第
一導電型半導体層の表面にショットキー接合を形成する
金属のアノード電極を配置し、第一導電型半導体層の裏
面側にオーミックなカソード電極を設けたショットキー
バリアダイオードにおいて、アノード電極の下方の前記
第一導電型半導体層の異なる二つ以上の深さに、逆バイ
アス時に空乏層が連続するような間隔で第二導電型埋め
込み領域が形成され、隣接する上下の第二導電型埋め込
み領域の中心が平面図上で互いにずらされており、かつ
第二導電型埋め込み領域をアノード電極と同電位とする
ことにより、低いオン電圧と低リーク電流とを両立させ
たショットキーバリアダイオードを実現することができ
る。

【００６３】低オン電圧、低リーク電流のショットキー
バリアダイオードを実現可能とする本発明は、高耐圧、
高速のスイッチングデバイスとしてショットキーバリア
ダイオードの用途拡大に大きな意義をもつものである。

【図面の簡単な説明】

【図１】本発明第一の実施例のＳＢＤの部分断面図

【図２】本発明の効果を説明するための動作図

【図３】（ａ）は第一の実施例のＳＢＤの平面図、
（ｂ）はＡ−Ａ線に沿った断面図

【図４】（ａ）ないし（ｅ）は第一の実施例のＳＢＤの
製造方法による製造工程順の部分断面図

【図５】（ａ）ないし（ｄ）は第二の実施例のＳＢＤの
製造方法による製造工程順の部分断面図

【図６】（ａ）ないし（ｃ）は第三の実施例のＳＢＤの
製造方法による製造工程順の部分断面図

【図７】本発明第四の実施例のＳＢＤの部分断面図

【図８】本発明第五の実施例のＳＢＤの部分断面図

【図９】従来の低リーク電流ＳＢＤの部分断面図

【図１０】従来の別の低リーク電流ＳＢＤの部分断面図

【図１１】従来の改良型ＳＢＤの部分断面図

【符号の説明】

１１、２１、３１、４１、５１、６１、７１ｎ⁺サブ
ストレート層１２、２２、３２、４２、５２、６２、７２ｎエピタ
キシャル層１３ｐアノード領域１５、３５、４５、６５、７５アノード電極１６、２６、３６、４６、５６、６６、７６カソード
電極２５ａ、５５ａ第一バリア金属２５ｂ、５５ｂ第二バリア金属２８トレンチ３３、４３、５３、６３、７３ｐ埋め込み領域３３ａ、３４ａ、４３ａ、４４ａほう素イオン３４、４４、５４、６４、７４ｐコンタクト領域３７ｐガードリング３８、４８ａ、４８ｂシリコン酸化膜４２ａｎエピタキシャル層６９、７９ｎ⁺高濃度領域

Claims

【特許請求の範囲】

【請求項１】第一導電型半導体層の表面にショットキー
接合を形成する金属のアノード電極を配置し、第一導電
型半導体層の裏面側にオーミックなカソード電極を設け
たショットキーバリアダイオードにおいて、アノード電
極の下方の前記第一導電型半導体層の異なる二つ以上の
深さに、逆バイアス時に空乏層が連続するような間隔で
第二導電型埋め込み領域が形成され、隣接する上下の第
二導電型埋め込み領域が平面図上で互いにずらされてお
り、かつ第二導電型埋め込み領域をアノード電極と同電
位とすることを特徴とするショットキーバリアダイオー
ド。
【請求項２】最上の第二導電型埋め込み領域の上方に第
一導電型半導体層を有することを特徴とする請求項１記
載のショットキーバリアダイオード。
【請求項３】最上の第二導電型埋め込み領域の上方に第
一導電型半導体層より不純物濃度の高い第一導電型高濃
度領域を有することを特徴とする請求項１記載のショッ
トキーバリアダイオード。
【請求項４】第一導電型高濃度領域の表面にアノード電
極が接触することを特徴とする請求項３記載のショット
キーバリアダイオード。
【請求項５】一部の第二導電型埋め込み領域の上部に、
第二導電型埋め込み領域とアノード電極とを接続する第
二導電型コンタクト領域を有することを特徴とする請求
項１ないし４のいずれかに記載のショットキーバリアダ
イオード。
【請求項６】第一導電型半導体層が炭化けい素からなる
ことを特徴とする請求項１ないし５のいずれかに記載の
ショットキーバリアダイオード。
【請求項７】第一導電型半導体層がシリコンからなるこ
とを特徴とする請求項１ないし５のいずれかに記載のシ
ョットキーバリアダイオード。
【請求項８】第一導電型半導体層の表面に設けられたシ
ョットキー接合を形成する金属のアノード電極と、裏面
側に設けられたオーミックなカソード電極と、アノード
電極の下方の前記第一導電型半導体層に、深さの異なる
二つ以上の第二導電型埋め込み領域を、少なくとも一つ
は表面に達しない深さに、逆バイアス時に空乏層が連続
するような間隔で形成された第二導電型埋め込み領域と
を有するショットキーバリアダイオードの製造方法にお
いて、第二導電型不純物をイオン注入した後、第一導電
型半導体層をエピタキシャル成長し、その第一導電型半
導体層の表面層に第二導電型不純物をイオン注入するこ
とを特徴とするショットキーバリアダイオードの製造方
法。
【請求項９】第一導電型半導体層の表面に設けられたシ
ョットキー接合を形成する金属のアノード電極と、裏面
側に設けられたオーミックなカソード電極と、アノード
電極の下方の前記第一導電型半導体層に、深さの異なる
二つ以上の第二導電型埋め込み領域を、少なくとも一つ
は表面に達しない深さに、逆バイアス時に空乏層が連続
するような間隔で形成された第二導電型埋め込み領域と
を有するショットキーバリアダイオードの製造方法にお
いて、第一導電型半導体層の表面から、第二導電型不純
物を加速電圧を変えてイオン注入することにより深さの
異なる二つ以上の第二導電型埋め込み領域を形成するこ
とを特徴とするショットキーバリアダイオードの製造方
法。
【請求項１０】第一導電型半導体層の表面に設けられた
ショットキー接合を形成する金属のアノード電極と、裏
面側に設けられたオーミックなカソード電極と、アノー
ド電極の下方の前記第一導電型半導体層に、深さの異な
る二つ以上の第二導電型埋め込み領域を、少なくとも一
つは表面に達しない深さに、逆バイアス時に空乏層が連
続するような間隔で形成された第二導電型埋め込み領域
とを有するショットキーバリアダイオードの製造方法に
おいて、第一導電型半導体層の表面に選択的に薄いマス
クを設けて第二導電型不純物をイオン注入することによ
り深さの異なる二つ以上の第二導電型埋め込み領域を形
成することを特徴とするショットキーバリアダイオード
の製造方法。