JP2002110869A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002110869A
JP2002110869A JP2000291907A JP2000291907A JP2002110869A JP 2002110869 A JP2002110869 A JP 2002110869A JP 2000291907 A JP2000291907 A JP 2000291907A JP 2000291907 A JP2000291907 A JP 2000291907A JP 2002110869 A JP2002110869 A JP 2002110869A
Authority
JP
Japan
Prior art keywords
semiconductor
heat
chip
metal cap
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000291907A
Other languages
English (en)
Inventor
Hiroyuki Hirai
浩之 平井
Yoshitaka Fukuoka
義孝 福岡
Takuya Nishimura
拓也 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000291907A priority Critical patent/JP2002110869A/ja
Publication of JP2002110869A publication Critical patent/JP2002110869A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高発熱素子を効率よく冷却することにより、
耐熱性及び信頼性を向上できる半導体装置を提供するこ
と。 【解決手段】 回路基板１０上に、半導体ベアチップ１
１がその半導体素子形成面を下にしてフリップチップ実
装し、この半導体チップ１１上に金属板１３を熱伝導良
好な樹脂１４を介在して設けている。更に、金属板１３
と回路基板１０に形成されている配線１５との間にバネ
１６を設け、このバネ１６と金属板１４及び配線１５と
の間を熱伝導が良好な樹脂１７によって接着している。
本構成により、半導体チップ１１の半導体基板側からの
発熱を金属板１３から放散することを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
するもので、特に発熱量の大きい半導体チップを実装し
た半導体装置の冷却効率を向上させる為の構造に係る。
【０００２】
【従来の技術】近年、半導体デバイスのゲート数の増大
に伴う入出力数の増加により、半導体パッケージの多ピ
ン、狭ピッチ化が進められている。従来から半導体パッ
ケージには、ＱＦＰ（Quad Flat Package）やＴＣＰ（T
ape Carrier Package）タイプが広く用いられてきた
が、狭ピッチ化の限界から、パッケージサイズを大きく
せずに多くのピンを取り出すことのできる、表面実装タ
イプのＰＧＡ（Pin Grid Array）やＬＧＡ（Land Grid
Array）が広く用いられるようになってきている。ま
た、これらの技術と平行して、半導体装置に対するコン
パクト化且つ高性能、しかも低コスト化の要求に対応で
きるフリップチップ実装という手法が使われ始めてい
る。フリップチップ実装は、半導体ベアチップを回路基
板に直接搭載する実装方法である。
【０００３】また、同一のベース基板上に複数の半導体
チップを高密度に実装するＭＣＭ（Multi-chip Modul
e）の研究も盛んに行われている。このような半導体パ
ッケージの高密度化に伴い、如何にして効率よくパッケ
ージからの発熱を外部に放散させるかという問題が発生
している。
【０００４】半導体チップを回路基板上にフリップチッ
プ実装した従来の半導体装置について図１５を用いて説
明する。図１５は半導体装置の断面図である。
【０００５】図示するように、配線パターンの施された
回路基板１００上に、半導体ベアチップ１１０がその素
子形成面を下にして、ハンダバンプ１２０によりフリッ
プチップ実装されている。
【０００６】上記構造によれば半導体チップ１１０は、
回路基板１００に面する素子形成面側ではハンダバンプ
１２０を介して回路基板１００から熱を放散し、半導体
基板側では自然冷却によって基板全面から熱を放散す
る。しかし、半導体チップ内に形成されている半導体素
子が大電力型素子であった場合、このような方法では放
熱効果が十分ではないという問題がある。
【０００７】このような熱の問題は、ＭＣＭにおいても
同様である。
【０００８】従来のＭＣＭの一例について図１６を用い
て説明する。図１６はＭＣＭの断面図である。
【０００９】図示するように、配線が施されたベース基
板３００上に複数の半導体ベアチップ３１０ａ〜ｃがハ
ンダバンプ３２０によりフリップチップ実装されてい
る。そして、ベース基板３００上には半導体チップ３１
０ａ〜ｃを取り囲むようにしてシールリング３３０が設
けられ、このシールリング３３０上に半導体チップ３１
０ａ〜ｃを保護すべく金属キャップ３４０が設けられて
いる。また、ベース基板３００の裏面には、ＭＣＭが搭
載される回路基板との接続用のＩ／Ｏピン３６０が設け
られることによりＭＣＭが構成されている。
【００１０】しかし、上記のような構成では、半導体チ
ップ３１０ａ〜ｃからの熱は主としてハンダバンプ３２
０を介してベース基板３００側から放散され、半導体チ
ップ３１０ａ〜ｃの消費電力が増加した場合には、その
放熱効果は十分でない。
【００１１】そこで、半導体チップの放熱効果を高める
ためにヒートシンクを備えたＭＣＭが開発されている。
その一例について図１７を用いて説明する。図１７はＭ
ＣＭの断面図である。
【００１２】図示するように、ベース基板４００上にフ
リップチップ実装された半導体チップ４１０ａ、４１０
ｂ上にヒートシンク４７０が設けられている。この半導
体チップ４１０ａ、４１０ｂとヒートシンク４７０と
は、その間に介在された樹脂４３０により接着されてい
る。また、ヒートシンク４７０上には押さえ板４４０が
設けられ、この押さえ板４４０とヒートシンク４７０と
の間にはバネ４５０が介在されている。このバネ４５０
は、半導体チップ４１０ａ、４１０ｂの厚さが互いに異
なる場合、その厚さの差を緩和するために設けられてい
る。
【００１３】このような構成のＭＣＭであれば、ヒート
シンク４７０を設けたことによって放熱効果は格段に向
上する。しかし、その構造上、モジュールの質量及び容
積が嵩んでしまうという問題がある。また、ヒートシン
ク４７０を半導体チップ４１０ａ、４１０ｂ上に設ける
ために、モジュールの回路基板への実装はフェースアッ
プの形に限られ、更には実装機を用いることが出来ない
という問題があった。
【００１４】
【発明が解決しようとする課題】上記のように、従来の
半導体ベアチップをフリップチップ実装した半導体装置
は、半導体素子の高消費電力化に伴う発熱を、十分に外
部に放熱できないという問題があった。
【００１５】また、複数の半導体チップを１つのパッケ
ージ内に有するＭＣＭでも、上記の問題が発生する。そ
のため、放熱効率を向上させるために放熱板を有するＭ
ＣＭも開発されている。この場合、従来に比べて確かに
放熱効率は向上するものの、半導体モジュールとしての
質量及び容積が増大してしまうという問題があった。更
に半導体モジュールを実装するに当たり、実装機を使う
ことが出来ず、また実装の向きに制限を受けることで実
装工程が複雑化し、実装コストが上昇するという問題が
あった。
【００１６】この発明は、上記事情に鑑みてなされたも
ので、その目的は、高発熱素子を効率よく冷却すること
により、耐熱性及び信頼性を向上できる半導体装置を提
供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体装置は、配線の施された回路
基板と、前記回路基板表面上に素子形成面を下にしてフ
リップチップ実装された半導体チップと、前記半導体チ
ップの前記素子形成面に相対する半導体基板面に、高熱
伝導率の第１の樹脂を介在して設けられ、該半導体チッ
プの該半導体基板面からの発熱を外部に放散する金属板
とを具備することを特徴としており、前記回路基板と前
記金属板との間に介在し、前記金属板の熱を前記回路基
板に伝達する弾性部材を更に備えていても良い。
【００１８】また、この発明に係る半導体装置は、配線
の施されたベース基板と、前記ベース基板上に素子形成
面を下にしてフリップチップ実装された複数の半導体チ
ップと、前記半導体チップを被覆するようにして設けら
れた金属キャップと、前記半導体チップを取り囲むよう
にして前記ベース基板上の縁部に設けられ、前記金属キ
ャップを保持する保護部材と、前記金属キャップと前記
半導体チップとの間に介在され、該半導体チップの前記
素子形成面に相対する半導体基板面からの発熱を前記金
属キャップに伝達し、該発熱を該金属キャップから外部
に放散するために設けられた、不定形の容器内に封入さ
れた高膨張率の溶剤からなる熱伝導体とを具備すること
を特徴としている。
【００１９】更にこの発明に係る半導体装置は、配線の
施されたベース基板と、前記ベース基板上に素子形成面
を下にしてフリップチップ実装された複数の半導体チッ
プと、バネ部と平坦部とを有し、前記半導体チップの前
記素子形成面に相対する半導体基板面と前記平坦部とが
当接するようにして設けられた金属キャップと、前記金
属キャップを保持するようにして前記ベース基板上に設
けられたシールリングとを具備し、前記金属キャップの
平坦部を前記バネ部により前記半導体チップの前記半導
体基板面に押圧することで、該半導体基板面からの発熱
を前記金属キャップに伝達し、該金属キャップにより外
部に熱を放散することを特徴としており、前記シールリ
ングの一部をヒートシンクに用いても良い。
【００２０】上記構成を有する半導体装置であると、回
路基板上にフリップチップ接続した半導体チップ上に金
属板を設け、この半導体チップと金属板とを高熱伝導率
の樹脂により接着している。そのため、半導体チップの
半導体基板面からの発熱を金属板から効率よく放散でき
る。また、回路基板と金属板との間に弾性部材を設け、
弾性部材により金属板の一部を保持することで、当該半
導体装置を構造的に堅牢なものとすることが出来る。し
かも、弾性部材に拠ることから、回路基板と金属板との
間に発生する応力を、この弾性部材内で緩和することが
出来、他の部材に余計なストレスがかかることを回避で
きる。また、弾性部材と、回路基板及び金属板との間を
導電性の樹脂で接着することで、回路基板から半導体チ
ップへダイ電位を供給できる。更には、弾性部材及び弾
性部材を接着する樹脂に高熱伝導率を有する材料を用い
れば、金属板に伝達された半導体チップの発熱の一部
を、上記弾性部材及び樹脂により回路基板に伝達するこ
とが出来、回路基板から当該発熱を外部に放散すること
が出来る。以上によりフリップチップ実装された半導体
チップを有する半導体装置における冷却効果を向上で
き、半導体装置の耐熱性及び信頼性を向上できる。
【００２１】また、ベース基板上にフリップチップ実装
された複数の半導体チップを有するＭＣＭにおいて、半
導体チップを保護する金属キャップと半導体チップとの
間に熱伝導体を設けている。この熱伝導体は不定形の容
器内に封入された高膨張率の溶剤からなっており、これ
により半導体チップの半導体基板面からの発熱が金属キ
ャップに効率よく伝達され、ＭＣＭの放熱効率を向上で
きる。また、熱伝導体は不定形、すなわち、ＭＣＭ内に
段差等があってもそれに応じて形状を変化させることが
可能であるため、ＭＣＭ内に設けられた半導体チップの
サイズが異なる場合でも十分に対応できる。
【００２２】更に、ベース基板上にフリップチップ接続
された複数の半導体チップを有するＭＣＭにおいて、半
導体チップの半導体基板面に当接する金属キャップを設
けている。この金属キャップは平坦部とバネ部を有して
おり、バネ部の有する弾性により、平坦部が半導体チッ
プに押圧される。このため、半導体チップの半導体基板
面からの発熱が金属キャップに効率よく伝達され、ＭＣ
Ｍの放熱効率を向上できる。また、金属キャップを保持
するシールリングの一部をヒートシンクとすることによ
り更にＭＣＭの放熱効率を向上できる。
【００２３】
【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。
【００２４】この発明の第１の実施形態に係る半導体装
置について図１を用いて説明する。図１は、回路基板上
に半導体チップがフリップチップ実装された半導体装置
の断面図である。
【００２５】図示するように、配線パターンが施され、
半導体装置が搭載される回路基板１０上に、半導体チッ
プ（半導体モジュール）１１がその半導体素子形成面を
下にしてフリップチップ実装されている。フリップチッ
プ実装を行うために半導体チップ１１の半導体素子形成
面にはハンダバンプ１２が形成されており、このハンダ
バンプ１２により半導体チップ１１は回路基板１０上に
直接実装されている。フリップチップ実装では、ハンダ
バンプ１２を回路基板１０の配線位置に合わせた後、ハ
ンダを一斉に溶かすことで半導体チップ１１を回路基板
１０に一気に実装するものである。
【００２６】そして、半導体チップ１１上には金属板１
３が熱伝導良好な樹脂１４（第１の樹脂）を介在して設
けられている。この半導体チップ１１と金属板１３は、
上記樹脂１４によって密着させられている。更に、金属
板１３と回路基板１０に形成されている配線１５との間
にはバネ１６が設けられており、このバネ１６と、金属
板１３及び配線１５との間は熱伝導が良好な樹脂１７
（第２の樹脂）によって接着されている。
【００２７】上記半導体チップは、例えばインターポー
ザ上に半導体ベアチップをフリップチップ実装したＣＳ
Ｐ（Chip Size Package）である。図２はこのＣＳＰの
一例を示す断面図である。
【００２８】図示するように、インターポーザ１８上に
半導体ベアチップ１９が半導体素子形成面を下にしてフ
リップチップ実装されている。半導体ベアチップ１９の
半導体素子形成面にはハンダバンプ２０が設けられてお
り、このハンダバンプ２０により半導体ベアチップ１９
はインターポーザ１８上に電気的に接続されている。ま
た、インターポーザ１８裏面には外部接続端子としての
ハンダバンプ１２が設けられており、このハンダバンプ
１２とハンダバンプ２０とは、回路基板１０中に設けら
れた再配線用の金属配線層２１によって接続されてい
る。
【００２９】また、上記半導体チップ１１は、例えば図
３に示すようなウェハー・レベル型ＣＳＰであっても良
い。図３は、ウェハー・レベル型ＣＳＰの一例を示す断
面図である。
【００３０】図示するように、半導体ベアチップ１９の
素子形成面上に、再配線用の多層配線層２２が形成さ
れ、その全面は樹脂２３で被覆されている。この樹脂２
３中には多層配線層２２に対応してメタル・ポスト２４
が形成されており、このメタル・ポスト２４の位置に対
応して、外部接続端子となるバンプ状のハンダバンプ１
２が設けられている。
【００３１】ウェハー・レベル型ＣＳＰは、多層配線層
によるパッドの再配置、メタル・ポストの形成及びハン
ダバンプの形成をウェハー・レベルで行い、その後ダイ
シングを行って個々のＣＳＰとするものである。このよ
うなウェハー・レベル型ＣＳＰでは、ウェハー・プロセ
ス（前工程）とパッケージ・プロセス（後工程）とが一
体化出来るため、パッケージ・プロセスの低コスト化に
非常に優れている。
【００３２】勿論、半導体チップ１１は上記のようなＣ
ＳＰに限られるものではなく、例えばＢＧＡ（Ball Gri
d Array）タイプの半導体パッケージ等であってもよ
い。図４はＢＧＡタイプの半導体パッケージの断面図で
ある。
【００３３】図示するように、インターポーザ１８上に
半導体ベアチップ１９が、その素子形成面を下にするフ
ェースダウンの形で搭載されている。この半導体ベアチ
ップ１９の素子形成面に設けられているパッドの位置に
対応して、インターポーザ１８には空孔が設けられてい
る。更にインターポーザ１８の裏面には金属配線層２５
が形成されており、上記空孔を介して金属配線層２５と
上記パッドとがボンディングワイヤ２６により接続され
ている。そして、ワイヤボンディングが行われている領
域及び、インターポーザ１８上の半導体ベアチップ１９
を設けない領域上は樹脂２７によって被覆されている。
更にインターポーザ１８の裏面には金属配線層２５に対
応して、外部接続端子となるバンプ状のハンダバンプ１
２が設けられている。
【００３４】本実施形態は、上記のように半導体ベアチ
ップ全体を樹脂封止せずに少なくとも半導体ベアチップ
の一部が外部に露出しているような半導体パッケージに
適用することが望ましい。そのような構成によれば、半
導体ベアチップの裏面に金属板１３を直接設けることが
出来るからである。
【００３５】次に、上記のような構成における半導体ベ
アチップが発生する熱の放散経路について説明する。
【００３６】まず、半導体ベアチップの素子形成面から
放出される熱は、ハンダバンプ１２を介して回路基板１
０より放熱される。これは従来と同様である。
【００３７】次に、半導体ベアチップの半導体基板面か
ら放出される熱は、樹脂１４を介して金属板１３から外
部へ放出される。樹脂１４には熱伝導の良好な材料を用
いており、また半導体ベアチップの表面積よりも大きな
金属板１３を用いることで、従来に比べて放熱効率を向
上できる。
【００３８】更に、樹脂１７及びバネ１６に高熱伝導性
を有するものを使用した場合、金属板１３へ伝達された
熱の一部は、樹脂１７及びバネ１６を介して回路基板１
０へ伝えられ、この回路基板１０からも放出される。
【００３９】上記のように、本実施形態に係る半導体装
置によれば、半導体ベアチップが発する熱の放出経路が
従来に比べて多数存在するため、半導体装置の放熱効率
を向上でき、ひいては半導体装置の耐久性及び信頼性を
向上できる。
【００４０】なお、熱を効率よく放出するという点で
は、本実施形態を適用する半導体チップには、図２乃至
図４に示したような、内部に実装している半導体チップ
から熱を直接外部へ放散できるものを用いることが望ま
しい。なぜなら、半導体ベアチップと放熱用の金属板と
を直接に接着することが出来、金属板への熱伝導が高効
率で行われるので、半導体装置の冷却効果が最も大きい
と言える。
【００４１】また、この観点から考えるに、本実施形態
ではバネを例に挙げて説明しているが、熱伝導良好な部
材であればバネに限るものではない。しかし、ここに使
用する部材は金属板１３と回路基板１０との間を接続す
るものである。回路基板１０上に実装された半導体チッ
プ１１は必ずしも回路基板１０に対して平行にあるとは
限らず、多少の傾斜を有して実装されている場合もあ
り、その傾斜の程度は個々の半導体装置によってばらつ
きがある。また、半導体チップ１１と金属板１３との間
も必ずしも平行になるとは限らない。そのため、金属板
１３と回路基板１０とを接続する部材は、この傾斜を吸
収、すなわち傾斜によって発生する応力を緩和できる弾
性部材である事が要求される。ここではバネを例に挙げ
て説明したが、当然バネに限られるものではなく、弾性
及び熱伝導性を備えた材料を用いることが出来、これに
より弾性部材以外に余計なストレスがかかることを回避
できる。
【００４２】更に本実施形態では、半導体チップ１１に
取り付けた金属板１３をバネ１６及び樹脂１７を介して
回路基板１０に接続している。ここで、半導体ベアチッ
プに上記金属板１３を導電性の樹脂１４により接着し、
バネ１６及び樹脂１７に導電性の材質を用いた場合、回
路基板１０から半導体ベアチップの半導体基板側に電位
を供給できる。そして、電位を供給するためには回路基
板１０内に設けられた金属配線層１５の所望の電位線
に、上記バネ１６を接続することで簡単に実現できる。
この観点からも、半導体チップ１１には、ＣＳＰ等の半
導体ベアチップの少なくとも一部が露出しているものを
用いることが望ましい。
【００４３】なお、図２乃至図４に示した半導体チップ
の形態は、本発明を適用する場合により好ましい形態の
例に過ぎず、その他のセラミックパッケージやプラスチ
ックパッケージ等を用いてもかまわない。また、半導体
チップに設けられた外部接続端子もハンダバンプに限ら
ず、例えばＰＧＡ型の半導体パッケージでも良いのは言
うまでもない。
【００４４】また、バネ１６を設ける位置は、上記実施
形態で説明したように金属板１３と回路基板１０との間
に限られるものではない。そのような例について図５、
図６を用いて説明する。図５は本実施形態の第１の変形
例について示しており、インターポーザ上に半導体ベア
チップをフリップチップ実装したＣＳＰの一例の断面図
である。
【００４５】図示するように、インターポーザ１８上に
フリップチップ実装された半導体ベアチップ１９上に、
樹脂１４を介して放熱用の金属板１３が設けられてい
る。また、インターポーザ１８内には再配線用の金属配
線層２１が形成されており、この金属配線層２１と金属
板１３との間にバネ１６が介在されている。そして、バ
ネ１６と金属板１３及び金属配線層２１とは樹脂１７に
よって接着されている。
【００４６】また、図６は本実施形態の第２の変形例に
ついて示しており、ＢＧＡタイプの半導体パッケージの
断面図である。
【００４７】図示するように、インターポーザ１８上に
半導体ベアチップ１９がフェースダウンの形で搭載され
ており、この半導体ベアチップ１９の裏面には樹脂１４
を介在して放熱用の金属板１３が設けられている。ま
た、インターポーザ１８裏面には再配線用の金属配線層
２５が形成されており、この金属配線層２５と金属板１
３との間にバネ１６が介在されている。そして、バネ１
６と金属板１３及び金属配線層２１とは樹脂１７によっ
て接着されている。
【００４８】上記第１、第２の変形例に示した構造によ
っても、上記実施形態で説明した効果が得られ、更に半
導体装置のサイズの低減を同時に図ることが出来る。
【００４９】上記第１の実施形態及び第１、第２の変形
例によれば、回路基板上にフリップ実装された半導体チ
ップ上に放熱用の金属板を設け、この金属板と回路基板
との間をバネによって接続している。このため、従来に
比べて放熱経路が多数存在し、放熱効率を格段に向上で
きる。更に、従来と比較して、金属板及びバネを追加す
ることによってのみ本構造が実現できることから、安価
な方法で本発明を実施することが出来る。
【００５０】なお、上記バネには圧縮コイルバネや円錐
つる巻バネ等を用いることが出来るが、ここに使用する
部材は、当然バネのみならず、弾性を有すると共に高い
熱伝導性を有する部材であれば限定されるものではな
い。
【００５１】次にこの発明の第２の実施形態に係る半導
体装置について図７を用いて説明する。図７はＭＣＭの
断面図である。
【００５２】図示するように、配線パターンの施された
ベース基板３０上に半導体チップ３１ａ〜ｃがフリップ
チップ実装されている。半導体チップ３１ａ〜ｃはその
半導体素子形成面にハンダバンプ３２を有しており、こ
のハンダバンプ３２によってベース基板３０上の配線に
電気的に接続されている。またベース基板３０上には、
半導体チップ３１ａ〜ｃを取り囲むようにしてシールリ
ング３３が設けられている。このシールリング３３上に
は、半導体チップ３１ａ〜ｃを覆うようにして金属キャ
ップ３４が設けられ、この金属キャップ３４はシールリ
ング３３にレーザーシール法によって接着され、金属キ
ャップ３４内部を気密封止している。更に、気密封止さ
れている金属キャップ３４内部には熱伝導体３５が、金
属キャップ３４及び半導体チップ３１ａ〜ｃに接するよ
うにして設けられている。この熱伝導体３５は、気密
性、耐溶剤性、耐熱性及び熱伝導性に優れた伸縮可能な
不定形の容器内に、熱伝導性、耐熱性及び電気絶縁性に
優れた高膨張率の溶剤を封入した水枕状のものである。
特に、フッ素系不活性液体、より具体的にはパーフロロ
カーボン液を用いることが望ましい。また、ベース基板
３０の裏面にはＩ／Ｏピン３６が設けられている。
【００５３】次に、上記構成のＭＣＭにおける半導体チ
ップが発する熱の放熱方法について説明する。
【００５４】半導体チップ３１ａ〜ｃの素子形成面から
発せられる熱は、ハンダバンプ３２を介してベース基板
３０から放熱される。
【００５５】また、半導体チップ３１ａ〜ｃの半導体基
板面から発せられる熱は、熱伝導体３５を介して金属キ
ャップ３４より外部へ放熱される。この放熱原理につい
て詳細に説明する。
【００５６】まず半導体チップ３１ａ〜ｃに接する面
で、熱伝導体３５内の溶剤は、半導体チップ３１ａ〜ｃ
が発する熱を吸収する。熱を吸収した溶剤は密度が低下
して軽くなるため容器内の上部に上昇して、低温部であ
る金属キャップ３４に接することで熱を外部に放散す
る。熱を放散して低温となった溶剤は密度が増加し、容
器内下部へ下降して再び半導体チップ３１ａ〜ｃが発す
る熱を吸収する。この熱の吸収と放熱を繰り返すことに
より、半導体チップ３１ａ〜ｃの熱を放散する。
【００５７】このような構成及び冷却方法であると、Ｍ
ＣＭにおいて、半導体チップが裏面より発する熱を熱伝
導体を介して金属キャップから効率よく外部へ放散でき
る。また、熱伝導体は容器内に溶剤を封入した水枕形状
であるため、ＭＣＭ内の半導体チップのサイズが互いに
異なる場合であっても、特に対策を講じる必要なくその
段差に対応できる。このように、ＭＣＭの放熱効率を向
上でき、ひいてはＭＣＭ及びＭＣＭを搭載する半導体装
置の耐久性及び信頼性を向上できる。
【００５８】図８は本実施形態の第１の変形例について
示しており、ＭＣＭの断面図である。本変形例はシール
リング３３とＩ／Ｏピン３６との間のベース基板３０内
に、両者を繋ぐビアホールを設け、その内部を導体によ
り埋め込むことで導体ビア３７を設けたものである。
【００５９】本構成によれば、半導体チップ３１ａ〜ｃ
の裏面から発せられる熱は、上記第２の実施形態と同様
の原理によって、金属キャップ３４から効果的に外部に
放散される。更に、本変形例ではシールリング３３とＩ
／Ｏピン３６とを導体ビア３７により接続している。そ
のため、金属キャップ３４に伝えられた発熱の一部は、
このシールリング３３、導体ビア３７及びＩ／Ｏピン３
６を介して、ＭＣＭが搭載されるマザーボードへ伝えら
れ、そこで放熱される。そのため、上記第２の実施形態
で説明した構造より更に放熱効率を向上できる。なお、
シールリング３３からＩ／Ｏピン３６へ熱を伝達する手
段としては、本変形例ではビアとそのビア内を埋め込む
導体による構成を例に挙げたが、これに限るものではな
く、例えばベース基板３０内に形成された配線の一部を
流用してもかまわない。
【００６０】図９は本実施形態の第２の変形例について
示しており、ＭＣＭの断面図である。本変形例は、金属
キャップ３４上にヒートシンク３８を設けたものであ
る。なお、ヒートシンク３８はサーマルコンパウンド３
９等によって金属キャップ３４上に接着されている。
【００６１】本構成によれば、ヒートシンクを設けたこ
とにより金属キャップ３４から外部へ効果的に熱を放散
でき、ＭＣＭとしての放熱効率を更に向上できる。
【００６２】図１０は本実施形態の第３の変形例につい
て示しており、ＭＣＭの断面図である。本変形例は、金
属キャップ３４の断面形状に凸部または凹部を設けたも
のである。
【００６３】本構成によれば、金属キャップ３４の表面
積を増大できるため、ＭＣＭの放熱効率を向上できる。
【００６４】更に図１１は本実施形態の第４の変形例に
ついて示しており、ＭＣＭの断面図である。上記第２の
実施形態及び第１乃至第３の変形例では、半導体チップ
をベース基板上面に取り付けるフェースアップの形で搭
載していたが、本変形例に示すようにベース基板下面に
取り付けるフェースダウンで搭載してもかまわない。
【００６５】上記のように、本実施形態に係るＭＣＭに
よれば、ベース基板上に搭載された半導体チップと、こ
の半導体チップを保護する金属キャップとの間に熱伝導
体を設けている。この熱伝導体は例えばプラスチックフ
ィルム等の変形可能な容器内に熱伝導性が非常に高い高
膨張率の溶剤を封入したものである。この溶剤の対流に
よって半導体チップからの発熱を金属キャップに伝達す
ることができるため、ＭＣＭの発熱効率を格段に向上で
きる。
【００６６】また、シールリングとＩ／Ｏピンとの間に
熱伝導のルートを設けることで、金属キャップに伝えら
れた熱の一部をマザーボードから外部へ放出したり、ま
たは金属キャップ上にヒートシンクを設け、更には金属
キャップに凹凸を設けてその表面積を増大させることに
より、ＭＣＭの発熱効率を更に向上できる。
【００６７】このようにＭＣＭの発熱効率を向上させる
ことにより、ＭＣＭの耐久性及び信頼性を向上できる。
【００６８】なお、言うまでもないが、熱伝導体に用い
る溶剤は、ここでは特に例に挙げて説明しているパーフ
ロロカーボン液に限定されるものではない。また、第１
乃至第４の変形例は、個々に独立してのみ実施されるも
のではなく、複数の変形例を組み合わせた形でも実施す
ることが出来るのは勿論である。
【００６９】次にこの発明の第３の実施形態に係る半導
体装置について図１２を用いて説明する。図１２はＭＣ
Ｍの断面図である。
【００７０】図示するように、配線パターンの施された
ベース基板４０上に半導体チップ４１ａ、４１ｂがフリ
ップチップ実装されている。半導体チップ４１ａ、４１
ｂは素子形成面にハンダバンプ４２を有しており、この
ハンダバンプ４２によってベース基板４０上の配線に電
気的に接続されている。またベース基板４０縁部には、
半導体チップ４１ａ、４１ｂを取り囲むようにしてスペ
ーサ４３が設けられ、また半導体チップ４１ａと４１ｂ
との間にもスペーサ４３が設けられている。そして、隣
接するスペーサ４３、４３間には半導体チップ４１ａ、
４１ｂを覆うようにして金属放熱板４４が設けられてい
る。金属放熱板４４は、平坦部４４ａ及びバネ部４４ｂ
とを有しており、バネ部４４ｂによって平坦部４４ａは
半導体チップ４１ａ、４１ｂの裏面に当接するようにさ
れている。また、金属放熱板４４の平坦部４４ａと半導
体チップ４１ａ、４１ｂとの間にはグリス４５が設けら
れており、このグリス４５により両者が熱的に接着され
ている。また、金属放熱板４４は半導体チップ４１ａ、
４１ｂを外部から隔離する封止用キャップの役割を同時
に担っている。また、ベース基板４０の裏面にはＩ／Ｏ
ピン４６が設けられている。
【００７１】上記構成のＭＣＭは、金属放熱板４４が半
導体チップ４１ａ、４１ｂに接するようにするために、
その一部をバネ構造としている。そして、半導体チップ
４１ａ、４１ｂが裏面より発する熱をグリス４５を介し
て金属放熱板４４から放散させている。この金属放熱板
４４はその表面積が大きいために、放熱効率を向上でき
る。これにより、ＭＣＭの耐熱性及び信頼性を向上でき
る。また、金属放熱板を封止用キャップとして流用する
ことで、ＭＣＭのサイズ及び重量を変えずに本発明を実
施できる。
【００７２】図１３は本実施形態の第１の変形例につい
て示しており、ＭＣＭの断面図である。本変形例は上記
第３の実施形態におけるシールリング４３の１つをヒー
トシンク４７に置き換えたものである。
【００７３】本変形例によれば、金属放熱板４４の平坦
部４４ａに伝えられた熱の一部は、バネ部４４ｂを通っ
てヒートシンク４７から放散される。そのため、上記第
３の実施形態より更にＭＣＭの放熱効率を向上できる。
【００７４】図１４は本実施形態の第２の変形例につい
て示しており、ＭＣＭの断面図である。本変形例は、ベ
ース基板４０上に半導体チップ４１ａ、４１ｂをワイヤ
ボンディングにより実装したＭＣＭに本発明を適用した
ものである。
【００７５】図示するように、本変形例に係るＭＣＭ
は、ベース基板４０上に半導体チップ４１ａ、４１ｂが
搭載され、ベース基板４０上に設けられた配線とボンデ
ィングワイヤ４８により電気的に接続されている。これ
らの半導体チップ４１ａ、４１ｂを取り囲むようにし
て、ベース基板４０縁部にはシール用枠４９が設けられ
ており、このシール用枠４９上には半導体チップ４１
ａ、４１ｂを覆うようにして金属放熱板４４が設けられ
ている。金属放熱板４４の端部はシール用枠４９に固定
されており、また金属放熱板４４の一部領域４４ｃは、
半導体チップ４１ａ、４１ｂのボンディングエリア以外
の領域に接するように加工されている。
【００７６】上記のような構成によれば、半導体チップ
をベース基板上にフリップチップ実装したＭＣＭのみな
らず、半導体チップをワイヤボンディングにより実装し
たＭＣＭにおいても本実施形態の効果を得ることが出来
る。
【００７７】更に図１４に示したように、本ＭＣＭをマ
ザーボードに搭載した後、そのマザーボードが搭載され
る製品において、本ＭＣＭに近接する筐体５０の表面に
熱伝導性フィルムを貼付しておくことにより、金属放熱
板４４の半導体チップ４１ａ、４１ｂに接しない領域４
４ｄの熱を筐体５０に逃がすことが出来る。
【００７８】上記第１乃至第３の実施形態及びその変形
例によれば、サイズや重量の増加を抑えつつ、半導体装
置の放熱効率を向上でき、ひいては半導体装置の耐熱性
及び信頼性を向上できる。
【００７９】なお、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出されうる。例えば、実施形態に示される全構
成要件からいくつかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果が得られる場合に
は、この構成要件が削除された構成が発明として抽出さ
れうる。
【００８０】
【発明の効果】以上説明したように、この発明によれ
ば、高発熱素子を効率よく冷却することにより、耐熱性
及び信頼性を向上できる半導体装置を提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の
断面図。
【図２】この発明の第１の実施形態に係る半導体装置に
搭載される半導体チップの第１の例を示す断面図。
【図３】この発明の第１の実施形態に係る半導体装置に
搭載される半導体チップの第２の例を示す断面図。
【図４】この発明の第１の実施形態に係る半導体装置に
搭載される半導体チップの第３の例を示す断面図。
【図５】この発明の第１の実施形態の第１の変形例に係
る半導体装置の断面図。
【図６】この発明の第１の実施形態の第２の変形例に係
る半導体装置の断面図。
【図７】この発明の第２の実施形態に係るＭＣＭの断面
図。
【図８】この発明の第２の実施形態の第１の変形例に係
るＭＣＭの断面図。
【図９】この発明の第２の実施形態の第２の変形例に係
るＭＣＭの断面図。
【図１０】この発明の第２の実施形態の第３の変形例に
係るＭＣＭの断面図。
【図１１】この発明の第２の実施形態の第４の変形例に
係るＭＣＭの断面図。
【図１２】この発明の第３の実施形態に係るＭＣＭの断
面図。
【図１３】この発明の第３の実施形態の第１の変形例に
係るＭＣＭの断面図。
【図１４】この発明の第３の実施形態の第２の変形例に
係るＭＣＭの断面図。
【図１５】従来の半導体装置の断面図。
【図１６】従来のＭＣＭの断面図。
【図１７】従来のヒートシンクを有するＭＣＭの断面
図。
【符号の説明】
１０、１００…回路基板 １１、１９、３１ａ〜ｃ、４１ａ、４１ｂ、１１０、３
１０ａ〜ｃ、４１０ａ、４１０ｂ…半導体（ベア）チッ
プ １２、２０、３２、４２、１２０、３２０、４２０…ハ
ンダバンプ １３、３４、４４、４４ａ〜ｄ…放熱板 １４、１７、２３、２７、４３０…樹脂 １５、１８、２２、２５…金属配線層 １６、４５０…バネ ２１…インターポーザ ２４…メタル・ポスト ２６、４８…ボンディングワイヤ ３０、４０、３００、４００…ベース基板 ３３、４３、３３０…シールリング ３５…熱伝導体 ３６、４６、３６０、４６０…Ｉ／Ｏピン ３７…導体ビア ３８、４７、４７０…ヒートシンク ３９…サーマルコンパウンド ４５…グリス ４９…シール用枠 ５０…筐体 ５１…熱伝導性フィルム ３４０…金属キャップ ４４０…押さえ板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 拓也 東京都府中市東芝町１番地 株式会社東芝 府中事業所内 Ｆターム(参考） 5F036 AA01 BB21 BE09

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 配線の施された回路基板と、 前記回路基板表面上に素子形成面を下にしてフリップチ
    ップ実装された半導体チップと、 前記半導体チップの前記素子形成面に相対する半導体基
    板面に、高熱伝導率の第１の樹脂を介在して設けられ、
    該半導体チップの該半導体基板面からの発熱を外部に放
    散する金属板とを具備することを特徴とする半導体装
    置。
  2. 【請求項２】 前記回路基板と前記金属板との間に介在
    し、前記金属板の熱を前記回路基板に伝達する弾性部材
    を更に備えることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 導電性を有し、前記弾性部材と前記金属
    板及び前記回路基板とを接着する第２の樹脂を更に具備
    し、 前記弾性部材、前記第１、第２の樹脂及び前記金属板を
    介して、前記回路基板から前記半導体チップの前記半導
    体基板にダイ電位を供給することを特徴とする請求項２
    記載の半導体装置。
  4. 【請求項４】 前記回路基板はインターポーザであるこ
    とを特徴とする請求項１乃至３いずれか１項記載の半導
    体装置。
  5. 【請求項５】 配線の施されたベース基板と、 前記ベース基板上に素子形成面を下にしてフリップチッ
    プ実装された複数の半導体チップと、 前記半導体チップを被覆するようにして設けられた金属
    キャップと、 前記半導体チップを取り囲むようにして前記ベース基板
    上の縁部に設けられ、前記金属キャップを保持する保護
    部材と、 前記金属キャップと前記半導体チップとの間に介在さ
    れ、該半導体チップの前記素子形成面に相対する半導体
    基板面からの発熱を前記金属キャップに伝達し、該発熱
    を該金属キャップから外部に放散するために設けられ
    た、不定形の容器内に封入された高膨張率の溶剤からな
    る熱伝導体とを具備することを特徴とする半導体装置。
  6. 【請求項６】 前記保護部材は、前記金属キャップにレ
    ーザーシール法により接合したシールリングであり、 前記ベース基板上における、前記半導体チップを含む前
    記シールリング及び金属キャップにより囲まれた領域内
    を気密封止したことを特徴とする請求項５記載の半導体
    装置。
  7. 【請求項７】 前記ベース基板に設けられ、外部と電気
    的に接続するための外部端子と、 前記ベース基板に設けられ、前記外部端子と前記シール
    リングとを接続する導体ビアと を更に有し、前記金属キャップに伝達された熱の一部を
    前記シールリング、前記導体ビア及び前記外部端子を介
    して外部へ逃がすことを特徴とする請求項５または６記
    載の半導体装置。
  8. 【請求項８】 前記導体ビアは、前記ベース基板に設け
    られた金属配線の一部であることを特徴とする請求項７
    記載の半導体装置。
  9. 【請求項９】 前記金属キャップ上に設けられたヒート
    シンクを更に備えることを特徴とする請求項５乃至８い
    ずれか１項記載の半導体装置。
  10. 【請求項１０】 前記金属キャップは表面に凹凸を有す
    ることを特徴とする請求項５乃至９いずれか１項記載の
    半導体装置。
  11. 【請求項１１】 配線の施されたベース基板と、 前記ベース基板上に素子形成面を下にしてフリップチッ
    プ実装された複数の半導体チップと、 バネ部と平坦部とを有し、前記半導体チップの前記素子
    形成面に相対する半導体基板面と前記平坦部とが当接す
    るようにして設けられた金属キャップと、 前記金属キャップを保持するようにして前記ベース基板
    上に設けられたシールリングとを具備し、 前記金属キャップの平坦部を前記バネ部により前記半導
    体チップの前記半導体基板面に押圧することで、該半導
    体基板面からの発熱を前記金属キャップに伝達し、該金
    属キャップにより外部に熱を放散することを特徴とする
    半導体装置。
  12. 【請求項１２】 前記シールリングの一部はヒートシン
    クとして働き、 前記金属キャップに伝達された前記発熱の一部を前記ヒ
    ートシンクにより外部に放散することを特徴とする請求
    項１１記載の半導体装置。
  13. 【請求項１３】 前記シールリングの一部は前記半導体
    チップを取り囲むようにして前記ベース基板上の縁部に
    設けられ、該シールリングと前記金属キャップとに囲ま
    れた領域内を気密封止することを特徴とする請求項１１
    または１２記載の半導体装置。
JP2000291907A 2000-09-26 2000-09-26 半導体装置 Pending JP2002110869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000291907A JP2002110869A (ja) 2000-09-26 2000-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000291907A JP2002110869A (ja) 2000-09-26 2000-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2002110869A true JP2002110869A (ja) 2002-04-12

Family

ID=18774922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000291907A Pending JP2002110869A (ja) 2000-09-26 2000-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2002110869A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184424A (ja) * 2006-01-06 2007-07-19 Nec Electronics Corp 半導体装置
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
JP2008072153A (ja) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> 半導体パッケージおよびその製造方法
JP2008098586A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置
WO2008108335A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置
JP2009515329A (ja) * 2005-11-03 2009-04-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 多接合部ばねフィンガを有する接地ばねを用いて電子コンポーネントに熱的に接触したヒート・シンクを接地するための方法および装置
US7935573B2 (en) 2005-01-31 2011-05-03 Fujitsu Limited Electronic device and method for fabricating the same
JP2012080027A (ja) * 2010-10-06 2012-04-19 Denso Corp 電力変換装置
WO2013080441A1 (ja) * 2011-11-30 2013-06-06 富士電機株式会社 電力変換装置
JP2016103552A (ja) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 突起電極付き板状部材の製造方法、突起電極付き板状部材、電子部品の製造方法、及び電子部品
JP6094714B1 (ja) * 2016-06-30 2017-03-15 富士ゼロックス株式会社 露光装置 画像形成装置 露光装置の製造方法
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
CN114715835A (zh) * 2022-04-08 2022-07-08 盐城芯丰微电子有限公司 一种半导体mems封装结构及方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072153A (ja) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> 半導体パッケージおよびその製造方法
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
US7460373B2 (en) 2003-10-06 2008-12-02 Elpida Memory, Inc. Heat radiation device for memory module
US7935573B2 (en) 2005-01-31 2011-05-03 Fujitsu Limited Electronic device and method for fabricating the same
JP2009515329A (ja) * 2005-11-03 2009-04-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 多接合部ばねフィンガを有する接地ばねを用いて電子コンポーネントに熱的に接触したヒート・シンクを接地するための方法および装置
JP2007184424A (ja) * 2006-01-06 2007-07-19 Nec Electronics Corp 半導体装置
JP2008098586A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置
US8878358B2 (en) 2007-03-06 2014-11-04 Nikon Corporation Semiconductor device
WO2008108335A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置
US8183686B2 (en) 2007-03-06 2012-05-22 Nikon Corporation Semiconductor device
JP5521546B2 (ja) * 2007-03-06 2014-06-18 株式会社ニコン 半導体装置
JP2012080027A (ja) * 2010-10-06 2012-04-19 Denso Corp 電力変換装置
WO2013080441A1 (ja) * 2011-11-30 2013-06-06 富士電機株式会社 電力変換装置
CN103907184A (zh) * 2011-11-30 2014-07-02 富士电机株式会社 电力转换装置
CN103907184B (zh) * 2011-11-30 2016-08-31 富士电机株式会社 电力转换装置
JP2016103552A (ja) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 突起電極付き板状部材の製造方法、突起電極付き板状部材、電子部品の製造方法、及び電子部品
JP6094714B1 (ja) * 2016-06-30 2017-03-15 富士ゼロックス株式会社 露光装置 画像形成装置 露光装置の製造方法
JP2018001568A (ja) * 2016-06-30 2018-01-11 富士ゼロックス株式会社 露光装置 画像形成装置 露光装置の製造方法
WO2019124024A1 (ja) * 2017-12-20 2019-06-27 三菱電機株式会社 半導体パッケージおよびその製造方法
JPWO2019124024A1 (ja) * 2017-12-20 2020-04-02 三菱電機株式会社 半導体パッケージおよびその製造方法
CN114715835A (zh) * 2022-04-08 2022-07-08 盐城芯丰微电子有限公司 一种半导体mems封装结构及方法
CN114715835B (zh) * 2022-04-08 2022-11-15 盐城芯丰微电子有限公司 一种半导体mems封装结构及方法

Similar Documents

Publication Publication Date Title
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
US6657311B1 (en) Heat dissipating flip-chip ball grid array
EP0871352B1 (en) Integrated circuit device cooling structure
US7361986B2 (en) Heat stud for stacked chip package
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US7224048B1 (en) Flip chip ball grid array package
US7772692B2 (en) Semiconductor device with cooling member
US10004161B2 (en) Electronic module with laterally-conducting heat distributor layer
TW201411788A (zh) 集成電路封裝件及其裝配方法
TW546796B (en) Multichip package
US7605020B2 (en) Semiconductor chip package
JP4817543B2 (ja) 積層型マルチチップ半導体装置
JP2002110869A (ja) 半導体装置
TWI391084B (zh) 具有散熱件之電路板結構
CN114464581A (zh) 封装结构及其制造方法
TW200411865A (en) Thermal- enhance MCM package
CN113764396A (zh) 基于重布线层的半导体封装结构及其封装方法
TWI790054B (zh) 天線整合式封裝結構
JP2020188082A (ja) 半導体パッケージ
US20230069969A1 (en) Package for several integrated circuits