JP2002094184A - 半導体レーザ素子及びその製造方法 - Google Patents

半導体レーザ素子及びその製造方法

Info

Publication number
JP2002094184A
JP2002094184A JP2000280087A JP2000280087A JP2002094184A JP 2002094184 A JP2002094184 A JP 2002094184A JP 2000280087 A JP2000280087 A JP 2000280087A JP 2000280087 A JP2000280087 A JP 2000280087A JP 2002094184 A JP2002094184 A JP 2002094184A
Authority
JP
Japan
Prior art keywords
layer
cap layer
mesa stripe
stripe portion
insulator film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000280087A
Other languages
English (en)
Other versions
JP4441085B2 (ja
Inventor
Shuichi Hirukawa
秀一 蛭川
Takeshi Obayashi
健 大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000280087A priority Critical patent/JP4441085B2/ja
Publication of JP2002094184A publication Critical patent/JP2002094184A/ja
Application granted granted Critical
Publication of JP4441085B2 publication Critical patent/JP4441085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 ジャンクションダウンの実装形態において
も、マウント後に素子がはがれることのない半導体レー
ザ素子及びその製造方法を提供することを課題とする。 【解決手段】 半導体基板上に少なくとも下クラッド
層、活性領域、上クラッド層からなる積層構造を備え、
該積層構造が、その全体、又は積層構造の上部から下ク
ラッド層の途中まで、もしくは積層構造の上部から上ク
ラッド層の途中までの部分にメサストライプ部を有し、
該メサストライプ部両側に電流阻止機能を有する電流ブ
ロック層を備え、メサストライプ部直上以外の部分に絶
縁体膜を備え、メサストライプ部及び絶縁体膜を覆うキ
ャップ層を備え、該キャップ層上に金属電極を備えた構
造をもつことを特徴とする半導体レーザ素子により上記
の課題を解決する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信用等に用いら
れる、低消費電力・高信頼性を必要とする半導体レーザ
素子及びその製造方法に関するものである。
【0002】
【従来の技術】一般に、半導体レーザ素子、特にBH構
造(半導体レーザ素子の積層構造において、積層構造の
上部から下クラッド層の途中までメサストライプ部が形
成されており、メサストライプ部両側に光・電流狭窄層
を設けている構造)やリッジ構造(半導体レーザ素子の
積層構造において、積層構造の上部から上クラッドの途
中までメサストライプ部が形成されており、メサストラ
イプ部両側に光・電流狭窄層を設けている構造)をもつ
素子は、ストライプ状に電流を流すように電流ブロック
層(電流阻止領域)が存在する。電流ブロック層へ電流
を流れなくすることで、ストライプ状に電流を流すた
め、電流ブロック層に、pn逆接合をもたせたり、高抵
抗の半導体層を利用したり、絶縁体膜を利用すること
で、電流阻止機能をもたせている。
【0003】図9に特許第2814124号に記載され
た従来の半導体レーザ素子の概略断面図を示す。簡単に
図を説明する。基板501上には、下クラッド層50
3、下ガイド層504、活性層505、上ガイド層50
6、上クラッド層507、キャップ層508が順次積層
されている。また、キャップ層508上部から下クラッ
ド層503の途中までメサストライプ部521aが形成
され、該メサストライプ部521a両側が電流ブロック
部521b(電流ブロック層509及び510)によっ
て埋めこまれている。この素子は、BH構造をもつ半導
体レーザ素子である。更に、電流ブロック層509及び
510上には、絶縁体膜512が積層され、更に全面に
電極516が配されている。
【0004】pn逆接合による電流ブロック層や高抵抗
層は、一般に半導体で形成されているものであり、上下
クラッド層、活性領域及びコンタクト層と同様、MOC
VD法やMBE法等の結晶成長法にて作成される。この
成長法によれば半導体層を、メサストライプ状への加工
後の半導体表面上へも比較的簡単に再成長させることが
できる。また、絶縁体膜による電流ブロック層は、特に
電流ブロック層がpn逆接合をもっている場合に比べ、
逆接合による狭窄部容量が生じることがなく、半導体レ
ーザ素子の高速応答化に対して有用な電流ブロック層と
なりうる。
【0005】一方、発光素子である半導体レーザ素子
は、連続動作時に活性領域で熱が生じる。素子温度によ
りレーザ素子の特性が大きく変動するために、発生した
熱を効率よく放出する必要がある。そのために、半導体
レーザ素子の素子構造を積層した面をステムにマウント
する、ジャンクションダウンという実装形態をとる。す
ると活性領域とステム及び電極とが近くなるため、活性
領域で発生した熱を逃がしやすくなる。
【0006】
【発明が解決しようとする課題】しかしながら、ジャン
クションダウンでの実装形態の場合、電極である金属部
分をステムにマウントするのだが、絶縁体膜上に金属を
蒸着しても相互の密着性が弱く、マウントしても素子が
はがれてしまう、という欠点があった。また、メサスト
ライプ部直上のみに金属電極を配しても、ステムへマウ
ントする表面のうちほぼ全面が絶縁体膜になるため、同
様に密着性が弱い、という欠点があった。本発明は、か
かる実情に鑑み、ジャンクションダウンの実装形態にお
いても、マウント後に素子がはがれることのない半導体
レーザ素子及びその製造方法を提供することを目的とす
る。
【0007】
【課題を解決するための手段】本発明の半導体レーザ素
子は、半導体基板上に下クラッド層、活性領域及び上ク
ラッド層から少なくとも構成された積層構造を備え、該
積層構造が、その全体に、又は積層構造の上部から下ク
ラッド層もしくは上クラッド層の途中までの部分にメサ
ストライプ部を有し、該メサストライプ部がその両側に
電流阻止機能を有する電流ブロック層と、その直上以外
の部分に絶縁体膜をそれぞれ有し、メサストライプ部及
び絶縁体膜がキャップ層で覆われ、該キャップ層上に金
属電極を備えていることにより、上記目的を達成する。
【0008】本発明のレーザ素子は、メサストライプ部
上とキャップ層との間に、中間キャップ層を備えている
ことにより、上記目的を達成する。本発明のレーザ素子
は、中間キャップ層が、絶縁体膜上にも一部積層されて
いることにより、上記目的を達成する。本発明のレーザ
素子は、電流ブロック層が、pn逆接合構造を有するこ
とにより電流阻止機能をもつことにより、上記目的を達
成する。本発明のレーザ素子は、メサストライプ部及び
電流ブロック層上に、第三のクラッド層を備えたことに
より、上記目的を達成する。
【0009】本発明のレーザ素子は、半導体基板上に下
クラッド層、活性領域及び上クラッド層から少なくとも
構成された積層構造を備え、該積層構造が、その全体
に、又は積層構造の上部から下クラッド層もしくは上ク
ラッド層の途中までの部分にメサストライプ部を有し、
該メサストライプ部がその両側に絶縁体膜を有し、メサ
ストライプ部及び絶縁膜がキャップ層で覆われ、該キャ
ップ層上に金属電極を備えていることにより、上記目的
を達成する。
【0010】本発明のレーザ素子は、メサストライプ部
上とキャップ層との間に、中間キャップ層を備えている
ことにより、上記目的を達成する。本発明のレーザ素子
は、キャップ層が、絶縁膜上に成長しうる半導体材料か
らなる第一のキャップ層と、その上に形成された絶縁体
膜上に成長しない半導体材料からなる第二のキャップ層
の2層からなることにより、上記目的を達成する。本発
明のレーザ素子は、第一のキャップ層がAlGaAsか
らなり、第二のキャップ層がGaAsからなることによ
り、上記目的を達成する。本発明のレーザ素子は、キャ
ップ層が、上記メサストライプ部上では単結晶であり、
絶縁体膜上では多結晶であることにより、上記目的を達
成する。
【0011】本発明のレーザ素子は、半導体基板上に、
下クラッド層、活性領域及び上クラッド層から少なくと
も構成された積層構造を形成する工程と、該積層構造の
全体に、又は積層構造の上部から下クラッド層もしくは
上クラッド層の途中までをメサストライプ状に形成する
工程と、該メサストライプ部の両側に電流阻止機能を有
する電流ブロック層を積層する工程と、メサストライプ
部直上以外の部分に絶縁体膜を積層する工程と、更に表
面全体を覆うようにキャップ層を積層する工程と、該キ
ャップ層上に金属電極を配する工程とを含むことによ
り、上記目的を達成する。
【0012】本発明のレーザ素子は、絶縁体膜を積層す
る工程と、キャップ層を積層する工程との間に、メサス
トライプ部直上に選択的に中間キャップ層を積層する工
程を含むことにより、上記目的を達成する。本発明のレ
ーザ素子は、中間キャップ層を絶縁体膜の一部の上にも
積層することにより、上記目的を達成する。本発明のレ
ーザ素子は、電流ブロック層が、pn逆接合を有するこ
とにより電流阻止機能をもつことにより、上記目的を達
成する。本発明のレーザ素子は、電流ブロック層を積層
する工程と、絶縁体膜を積層する工程との間に、メサス
トライプ部及び電流ブロック層上に第三のクラッド層を
積層する工程を含むことにより、上記目的を達成する。
【0013】本発明のレーザ素子は、半導体基板上に、
下クラッド層、活性領域及び上クラッド層から少なくと
も構成された積層構造を形成する工程と、該積層構造の
全体に、又は積層構造の上部から下クラッド層もしくは
上クラッド層の途中までをメサストライプ状に形成する
工程と、該メサストライプ部の両側に絶縁体膜を積層す
る工程と、更に表面全体を覆うようにキャップ層を積層
する工程と、該キャップ層上に金属電極を配する工程と
を含むことにより、上記目的を達成する。本発明のレー
ザ素子は、絶縁体膜を積層する工程と、キャップ層を積
層する工程との間に、メサストライプ部直上に選択的に
中間キャップ層を積層する工程を含むことにより、上記
目的を達成する。
【0014】本発明のレーザ素子は、キャップ層を積層
する工程が、絶縁膜上にも成長しうる半導体材料からな
る第一のキャップ層を積層する工程と、その上に絶縁体
膜上に成長しない半導体材料からなる第二のキャップ層
を積層する工程とからなることにより、上記目的を達成
する。本発明のレーザ素子は、第一のキャップ層がAl
GaAsからなり、第二のキャップ層がGaAsからな
ることにより、上記目的を達成する。本発明のレーザ素
子は、中間キャップ層が、GaAsからなり、かつAl
GaAsからなる第一のキャップ層の成長時の雰囲気ガ
スにHClを添加した条件下でメサストライプ部上に選
択的に形成されることにより、上記目的を達成する。本
発明のレーザ素子は、キャップ層が、メサストライプ上
では単結晶層として、絶縁体膜上では多結晶層として積
層させることにより、上記目的を達成する。
【0015】
【発明の実施の形態】(実施の形態1)図4は、本発明
の半導体レーザ素子の構造の一例を示したものである。
この素子は、半導体基板表面に、バッファ層、第一導電
型半導体下クラッド層、活性領域、第二導電型半導体上
クラッド層からなる積層構造を有し、該積層構造がメサ
ストライプ部を有し、該メサストライプ部両側が第一及
び第二導電型半導体電流ブロック層によって埋め込ま
れ、電流ブロック層及びメサストライプ部上全面に保護
層が積層されており、上記メサストライプ部直上以外の
部分に絶縁体膜が積層され、更に絶縁体膜及びメサスト
ライプ部直上全体を覆うようにキャップ層が積層され、
該キャップ層上に金属電極が配されてなる構造を有して
いる。
【0016】以下、具体的な半導体レーザ構造の作製方
法を図1〜3を用いて説明する。まず、(100)面を
もつn−GaAs基板101上に、n−GaAsバッフ
ァ層102(層厚0.5μm)、n−Al0.3Ga0.7
s下クラッド層103(層厚2.0μm)、GaAs下
ガイド層104(層厚150Å)、Ga0.7In0 .3
0.01As0.99井戸層(層厚70Å、3層)とGaAsバ
リア層(層厚50Å、2層)を交互に配置してなる多重
量子井戸活性層105、GaAs上ガイド層106(層
厚150Å)、p−Al0.3Ga0.7As上クラッド層1
07(層厚2.0μm)、GaAs保護層108(層厚
200Å)を順次分子線エピタキシー法にて結晶成長さ
せる。
【0017】更に、SiO2絶縁膜を積層し、メサスト
ライプ部を形成する部分に、レジストマスクをストライ
プ方向が(011)方向をもつように、写真工程により
作製する。その後、レジストマスク以外の絶縁膜を取り
除き、更にレジストマスクを除去することで、ストライ
プ状の絶縁膜マスク131を得る(図1)。次に、該絶
縁膜マスク131以外の部分をエッチングし、メサスト
ライプ部121aを形成する。エッチングはクエン酸と
過酸化水素水の混合水溶液を用い、下クラッド層103
の途中まで行う。エッチングの深さは約2μm、メサス
トライプ部の幅は活性領域で約1.5μmである(図
2)。
【0018】続いて、メサストライプ部121aの側面
及びメサストライプ部両側121bを、バッファードフ
ッ酸(フッ化水素とフッ化アンモニウムを混合した溶
液)にてそれらの表面に清浄処理を施した後、p−Al
0.3Ga0.7Asブロック層109(層厚1.0μm)、
n−Al0.3Ga0.7Asブロック層110(層厚1.0
μm)を順次有機金属結晶成長させ、光・電流狭窄領域
を形成する。その後、上記絶縁膜マスク131を取り除
き、p−GaAs保護層117(層厚0.1μm)、S
iN絶縁体膜112(層厚0.5μm)を順次積層す
る。そして上記メサストライプ部直上の部分の絶縁体膜
をエッチングで取り除くために、写真工程を用いてメサ
ストライプ部直上以外の部分をレジストマスク132で
マスキングする(図3)。
【0019】エッチングによりレジストマスク132以
外の部分の絶縁体膜を取り除いた後、レジストマスク1
32を取り除き、積層構造表面全体を覆うように、非選
択的にp−Al0.4GaAs第一のキャップ層114
(層厚0.1μm)を積層し、更にp−GaAs第二の
キャップ層115(層厚2.0μm)を積層し、金属電
極116を配する。ここで、GaAsは絶縁体膜上には
成長せず、AlGaAsは絶縁体膜上にも成長する性質
を有している。そのため、本実施の形態のようにGaA
sを成長させる前にAlGaAsを全面に積層させてお
くことで、GaAsの絶縁体膜上への積層が可能にな
る。またこのとき、第一のキャップ層は半導体層上及び
絶縁体膜上に成長するが、半導体層上の領域では単結晶
成長、及び絶縁体膜上では多結晶成長している。このよ
うにして、図4に示す構造の半導体レーザ素子を作製す
ることができる。なお、第二のキャップ層は、第一のキ
ャップ層に含まれるAlが自然酸化されることを防ぐ役
割も有している。図4中、122aは単結晶領域、12
2bは多結晶領域を意味する。
【0020】上記手順により、本発明の半導体レーザ素
子は、SiN絶縁体膜112上に半導体層及び金属電極
を積層する構造を有する。半導体層はメサストライプ部
上では単結晶領域122a、SiN絶縁体膜上では多結
晶領域122bであるが、金属電極が半導体層上に積層
されているため、絶縁体膜上に直接積層されている場合
に比べ、金属との密着性の違いにより素子がはがれてし
まうことなく、放熱性のよいジャンクションダウンでス
テムにマウントすることができる。また、絶縁体膜が存
在することにより、電流が効率よくメサストライプ部に
流れ、pn逆接合により生じる寄生容量を低減すること
ができ、高速応答可能な半導体レーザ素子となりうる。
【0021】また、本実施の形態において、半導体レー
ザ素子はBH構造を有しているが、リッジ構造を有して
いても同様の効果が得られる。また、本実施の形態にお
いて、非選択的に成長させる第一のキャップ層のAl混
晶比を0.4としているが、Alの混晶比が低いと非選
択成長性が低くなる。しかし、メサストライプ部の幅が
狭ければ、マイグレーションの影響によりAl混晶比が
低くても非選択成長をする場合がある。概ねAl混晶比
が0.4なら非選択成長し、0.3まではメサストライ
プ部の幅に依存し、0.2以下だと選択成長となる。従
って、本実施の形態及び以下の実施の形態においてAl
混晶比を0.4としているが、メサストライプ部の幅に
よっては上記理由により0.4に限らない。
【0022】(実施の形態2)図5は、本発明の半導体
レーザ素子の構造の一例を示したものである。この素子
は、半導体基板表面に、バッファ層、第一導電型半導体
下クラッド層、活性領域、第二導電型半導体上クラッド
層からなる積層構造を有し、該積層構造がメサストライ
プ部を有し、該メサストライプ部両側が第一及び第二導
電型半導体電流ブロック層によって埋め込まれ、電流ブ
ロック層及びメサストライプ部上全面にクラッド層及び
保護層が積層されており、上記メサストライプ部直上以
外の部分に絶縁体膜が積層され、メサストライプ部直上
に中間キャップ層が選択的に積層され、絶縁体膜及び中
間キャップ層上全面に第一のキャップ層及び第二のキャ
ップ層が非選択的に積層され、該第二のキャップ層上に
金属電極が配されてなる構造を有している。
【0023】以下、具体的な半導体レーザ構造の作製方
法を説明する。まず、(100)をもつn−GaAs基
板201上に、n−GaAsバッファ層202(層厚
0.5μm)、n−Al0.3Ga0.7As下クラッド層2
03(層厚2.0μm)、Al0.1Ga0.9As下ガイド
層204(層厚150Å)、Al 0.1Ga0.58In0.32
0.019As0.981井戸層(層厚70Å、3層)とAl
0.1Ga0.9Asバリア層(層厚50Å、2層)を交互に
配置してなる多重量子井戸活性層205、Al0.1Ga
0.9As上ガイド層206(層厚150Å)、p−Al
0.3Ga0.7As上クラッド層207(層厚1.0μ
m)、GaAs保護層208(層厚200Å)を順次分
子線エピタキシー法にて結晶成長させる。更にSiO2
絶縁膜を積層し、メサストライプ部を形成する部分に、
レジストマスクをストライプ方向が(011)方向をも
つように、写真工程により作製する。その後、レジスト
マスク以外の絶縁膜を取り除き、更にレジストマスクを
除去し、ストライプ状の絶縁膜マスクを得る。
【0024】次に、該絶縁膜マスク部以外の部分をエッ
チングし、メサストライプ部221aを形成する。エッ
チングはクエン酸と過酸化水素水の混合水溶液を用い、
下クラッド層203の途中まで行う。エッチングの深さ
は約2μm、メサストライプ部の幅は活性領域で約1.
5μmである。続いて、メサストライプ部221a側面
及びメサストライプ部両側221bを、バッファードフ
ッ酸にてそれらの表面に清浄処理を施した後、p−Al
0.3Ga0.7Asブロック層209(層厚1.0μm)、
n−Al0.3Ga0.7Asブロック層210(層厚1.0
μm)を順次有機金属結晶成長させ、光・電流狭窄領域
を形成する。
【0025】その後、上記絶縁膜マスクを取り除き、p
−Al0.3Ga0.7Asクラッド層211(層厚1.0μ
m)、p−GaAs保護層217(層厚0.1μm)、
SiN絶縁体膜(層厚0.5μm)を順次積層する。そ
して、写真工程を用いてメサストライプ部221a直上
以外の部分にレジストでマスキングを行い、メサストラ
イプ部221a直上の部分の絶縁体膜をエッチングで取
り除く。レジストを除去することで、メサストライプ部
221a直上以外の部分に絶縁体膜212を形成する。
【0026】続いて、該絶縁体膜212を選択成長用マ
スクとして、上記メサストライプ部221a直上の部分
にp−GaAs中間キャップ層213(層厚0.5μ
m)を有機金属結晶成長させる。この工程は、絶縁体膜
212のエッチングによる側面上に、次工程の非選択成
長膜が成長することで多結晶領域が広くならないよう
に、中間キャップ層によって側面を覆うために行われて
いる。続いて、非選択的にp−Al0.4GaAs第一の
キャップ層214(層厚0.1μm)及びp−GaAs
第二のキャップ層215(層厚4.0μm)を順次成長
させ、第二キャップ層215上に金属電極216を配す
る。このとき、第一のキャップ層は、半導体層上及び絶
縁体膜上に成長するが、半導体層上では単結晶成長、及
び絶縁体膜上では多結晶成長している。このようにし
て、図5に示す構造の半導体レーザ素子を作製すること
ができる。図5中、222aは単結晶領域、222bは
多結晶領域を意味している。
【0027】上記手順により、本発明の半導体レーザ素
子は、SiN絶縁体膜212上に半導体層及び金属電極
を積層する構造を有する。半導体層はメサストライプ部
上では単結晶領域222a、SiN絶縁体膜上では多結
晶領域222bであるが、このことから得られる効果
は、実施の形態1における効果と同様である。また、本
実施の形態において、中間キャップ層213を絶縁体膜
212の層厚よりも厚く成長させようとすると、中間キ
ャップ層213は絶縁体膜212の層厚を越えてから平
面横方向へ成長する。このように成長させてから第一の
キャップ層を積層させると、より第一及び第二のキャッ
プ層の単結晶領域が広がる。そのため、導電性がより良
好となり、特性のよい半導体レーザ素子が得られる(図
6の参照番号213参照)。ここで、上記中間キャップ
層の形状は、例えば、該絶縁体膜より1μm程度厚く、
該絶縁体膜上の平面横方向への広がりが0.5μm程度
ずつであれば効果が得られる。
【0028】また、本実施の形態において、半導体レー
ザ素子はBH構造を有しているが、リッジ構造を有して
いても同様の効果が得られる。また、本実施の形態にお
いて、中間キャップ層を有機金属結晶成長させるとき、
Al0.4GaAs第一のキャップ層の成長条件に、雰囲
気ガスとしてHClを添加することで、中間キャップ層
をp−GaAsにて選択成長させることができ、該中間
キャップ層成長終了後、HCl添加を止めることによ
り、非選択成長にて第一のキャップ層を積層させること
ができる。すなわち、HClの導入により、中間キャッ
プ層と第一のキャップ層を、Al0.4GaAsの成長条
件で兼ねることができる。このような手法を用いて半導
体レーザ素子を作成しても、本実施の形態と同様の効果
が得られる。
【0029】(実施の形態3)図7は、本発明の半導体
レーザ素子の構造の一例を示したものである。この素子
は、半導体基板表面に、バッファ層、第一導電型半導体
下クラッド層、活性領域、第二導電型半導体上クラッド
層からなる積層構造を有し、該上クラッド層がメサスト
ライプ部を有し、該メサストライプ部両側が絶縁体層に
よって埋め込まれ、絶縁体層及びメサストライプ部上全
面に第一のキャップ層及び第二のキャップ層が積層さ
れ、該第二のキャップ層上に金属電極が配されてなる構
造を有している。
【0030】以下、具体的な半導体レーザ構造の作製方
法を説明する。まず、(100)をもつn−GaAs基
板301上に、GaAsバッファ層302(層厚0.5
μm)、n−Al0.3Ga0.7As下クラッド層303
(層厚1.5μm)、GaAs下ガイド層304(層厚
400Å)、In0.2Ga0.8As井戸層(層厚75Å、
2層)とGaAsバリア層(層厚50Å、1層)を交互
に配置してなる多重量子井戸活性層305、GaAs上
ガイド層306(層厚400Å)、Al0.3Ga0.7As
上クラッド層307(層厚1.5μm)、GaAs保護
層308(層厚0.5μm)を、有機金属気相成長法で
順次結晶成長させる。
【0031】更に、SiO2絶縁膜を積層し、メサスト
ライプ部を形成する部分に、レジストマスクをストライ
プ方向が(011)方向をもつように、写真工程により
作製する。その後、レジストマスク以外の絶縁膜を取り
除き、更にレジストマスクを除去することで、ストライ
プ状の絶縁膜マスクを得る。次に、該絶縁膜マスク部以
外の部分をエッチングし、メサストライプ部321aを
形成する。エッチングは硫酸と過酸化水素水の混合水溶
液を用い、上クラッド層307の途中まで行う。エッチ
ングの深さは約1.75μm、メサストライプ部の幅は
底で約2.5μmである。
【0032】続いて、メサストライプ部321a側面及
びメサストライプ部両側321bを、バッファードフッ
酸にてそれらの表面に清浄処理を施す。このとき上記絶
縁膜マスクは除去される。その後、表面全体にSiN絶
縁体層312を積層させ、光・電流狭窄領域を形成す
る。その後、上記絶縁体層312のうち、上記メサスト
ライプ部直上の絶縁体層をレジストによるマスキング及
びウェットエッチングにより取り除き、p−Al0. 4
0.6As第一のキャップ層314(層厚0.1μ
m)、p−GaAs第二のキャップ層315(層厚4.
0μm)を順次積層する。更に、第二のキャップ層31
5上に金属電極316を配する。このとき、第一のキャ
ップ層は半導体層上及び絶縁体膜上に成長するが、半導
体層上322aの領域では単結晶成長、及び絶縁体膜上
322bでは多結晶成長している。このようにして、図
7に示す構造の半導体レーザ素子を作成することができ
る。
【0033】上記手順により、本発明の半導体レーザ素
子は、絶縁体膜SiN412上に半導体層及び金属電極
416を積層する構造を有する。このことから得られる
効果は、実施の形態1における効果と同様である。ま
た、本実施の形態において、半導体レーザ素子はリッジ
構造を有しているが、BH構造を有していても同様の効
果が得られる。
【0034】(実施の形態4)図8は、本発明の半導体
レーザ素子の構造の一例を示したものである。この素子
は、半導体基板表面に、バッファ層、第一導電型半導体
下クラッド層、活性領域、第二導電型半導体上クラッド
層からなる積層構造を有し、該上クラッド層がメサスト
ライプ部を有し、該メサストライプ部両側が絶縁体層に
よって埋め込まれ、メサストライプ部直上に第一のキャ
ップ層が選択的に積層され、絶縁体層及び第一のキャッ
プ層全面に第二のキャップ層が非選択的に積層されてお
り、該第二のキャップ層上に金属電極が配されてなる構
造を有している。
【0035】以下、具体的な半導体レーザ構造の作製方
法を説明する。まず、(100)をもつn−GaAs基
板401上に、GaAsバッファ層402(層厚0.5
μm)、n−In0.5Ga0.5P下クラッド層403(層
厚2.0μm)、In0.106Ga0.894As0.7860.214
下ガイド層404(層厚400Å)、In0.1Ga0.9
s井戸層(層厚85Å、2層)とIn0.106Ga0.894
0.7860.214バリア層(層厚50Å、1層)を交互に
配置してなる多重量子井戸活性層405、In0.106
0.894As0.7860.214上ガイド層406(層厚40
0Å)、In0.5Ga0.5P上クラッド層407(層厚
1.5μm)、GaAs保護層408(層厚0.5μ
m)を、有機金属気相成長法で順次結晶成長させる。
【0036】更に、SiO2絶縁膜を積層し、メサスト
ライプ部を形成する部分に、レジストマスクをストライ
プ方向が(011)方向をもつように、写真工程により
作製する。その後、レジストマスク以外の絶縁膜を取り
除き、更にレジストマスクを除去することで、ストライ
プ状の絶縁膜マスクを得る。次に、該絶縁膜マスク部以
外の部分をエッチングし、メサストライプ部421aを
形成する。エッチングは硫酸と過酸化水素水の混合水溶
液を用い、上クラッド層407の途中まで行う。エッチ
ングの深さは約1.75μm、メサストライプ部の幅は
底で約2.5μmである。
【0037】続いて、メサストライプ部421a側面及
びメサストライプ部両側421bを、バッファードフッ
酸にてそれら表面に清浄処理を施す。このとき上記絶縁
膜マスクは除去される。その後、表面全体にSiN絶縁
体層を積層させ、光・電流狭窄領域を形成する。そし
て、写真工程を用いてメサストライプ部421a直上以
外の部分をレジストでマスキングする。メサストライプ
部421a直上の部分の絶縁体膜をエッチングで取り除
いた後、レジストを除去することで、絶縁体膜412を
得る。
【0038】続いて、該絶縁体膜412を選択成長用マ
スクとして、上記メサストライプ部421a直上の部分
にp−GaAs中間キャップ層413(層厚1.0μ
m)を有機金属結晶成長させ、続いて非選択的にp−A
0.4GaAs第一のキャップ層414(層厚0.1μ
m)及びp−GaAs第二のキャップ層415(層厚
3.0μm)を順次成長させ、金属電極416を配す
る。このとき、該第一のキャップ層は半導体層上及び絶
縁体膜上に成長するが、半導体層上の領域では単結晶成
長、及び絶縁体膜上では多結晶成長している。このよう
にして、図8に示す構造の半導体レーザ素子を作製する
ことができる。図8中、422aは単結晶領域、422
bは多結晶領域を意味している。
【0039】上記手順により、本発明の半導体レーザ素
子は、SiN絶縁体膜412上に半導体層及び金属電極
を積層する構造を有する。半導体層はメサストライプ部
上では単結晶領域422a、SiN絶縁体膜上では多結
晶領域422bであるが、このことから得られる効果
は、実施の形態1における効果と同様である。また、本
実施の形態において、上記中間キャップ層413を絶縁
体膜412の上部で平面横方向へ成長する。このように
成長させてから第一のキャップ層414を積層させる
と、より第一及び第二のキャップ層の単結晶領域が広が
る。このことから得られる効果は、実施の形態2におけ
る効果と同様である。ここで、上記中間キャップ層の形
状は、例えば、絶縁体膜より1μm程度厚く、絶縁体膜
上の平面横方向への広がりが0.5μm程度ずつであれ
ば効果が得られる。
【0040】また、本実施の形態において、半導体レー
ザ素子はリッジ構造を有しているが、BH構造を有して
いても同様の効果が得られる。また、本実施の形態にお
いて、第一のキャップ層を有機金属結晶成長させると
き、第二のキャップ層の成長条件に、雰囲気ガスとして
HClを添加することで、第一のキャップ層をp−Al
0.4GaAsにて選択成長させることができ、第一のキ
ャップ層成長終了後、HCl添加を止めることにより、
非選択成長にて第二のキャップ層を積層させることがで
きる。このような手法を用いて半導体レーザ素子を作成
しても、本実施の形態と同様の効果が得られる。以上に
示す実施の形態1〜4において使用した半導体レーザ素
子を構成する材料以外の、例えばAlGaInP系、I
nAlGaN系、AlGaAs系等の化合物半導体材料
をいずれも使用することができる。
【0041】また、各半導体層を形成する成長方法も各
実施の形態に示す以外のもの、たとえばガスソースや有
機金属ソースの分子線エピタキシー法でもよい。更に、
絶縁体膜としてSiNを用いているが、SiO2やAl2
3等でもよい。また、リッジ構造やBH構造だけでな
く、ブロードエリア構造でもよい。更に、メサストライ
プ部を作製する際のマスクとしてSiO2を用いている
が、電流ブロック層を選択成長にて積層する必要のない
場合等は、レジストマスクを用いてもよい。
【0042】また、キャップ層の厚さは、上記実施の形
態中の特定の厚さに限定されず、構成する材料、素子の
特性等を考慮して適宜設定することができる。例えば、
2.0〜5.0μmの範囲であることが好ましい。この
範囲が好ましいのは、2.0μmより薄い場合、マウン
ト時のIn等の金属の拡散を防ぐことが困難であり、
5.0μmより厚い場合、キャップ層上に形成される金
属電極の表面が荒れる恐れがあるからである。このキャ
ップ層は、1層又は複数層の積層体であってもよい。こ
こで、キャップ層が、第一及び第二の2層からなる場
合、第一のキャップ層の厚さは、0.05〜0.5μm
の範囲、第二のキャップ層の厚さは、2.0〜4.5μ
mの範囲であることが好ましい。ここで、第一のキャッ
プ層の厚さにおいて、前記範囲が好ましいのは、第一の
キャップ層は薄い方がよいが、0.05μmより薄い場
合、メサストライプ上に成長させることが困難であり、
0.5μmより厚い場合、第一のキャップ層自体が抵抗
成分になるためである。更に、任意層である中間キャッ
プ層及び第三のクラッド層の厚さは、それぞれ0.5〜
1.5μm及び1.0〜2.0μmであることが好まし
い。なお、本発明は半導体レーザ素子の構造の改良に関
しているが、絶縁体膜と金属電極間の密着力の不足によ
る両者の剥がれが問題となる用途であれば、本発明の絶
縁体膜−半導体膜−金属電極の構成を適用することがで
きる。
【0043】
【発明の効果】本発明の半導体レーザ素子及び製造方法
によれば、絶縁体膜上に半導体層及び金属電極を積層し
た構造を有し、半導体層はメサストライプ部上では単結
晶の形態、絶縁体膜上では多結晶の形態であるが、金属
電極が半導体層上に積層されているため、絶縁体膜上に
直接積層されている場合に比べ、金属の密着性の違いに
より素子がはがれてしまうことなく、放熱性のよいジャ
ンクションダウンでステムにマウントすることができ
る。また、絶縁体膜が存在することにより、電流が効率
よくストライプ領域に流れ、pn逆接合により生じる寄
生容量を低減することができ、高速応答可能な半導体レ
ーザ素子を作製することができる。
【0044】更に、本発明の半導体レーザ素子及び製造
方法によれば、中間キャップ層が絶縁体膜の上部で平面
横方向へ成長するので、このように成長させてから第一
のキャップ層及び第二のキャップ層を積層させると、よ
り第一のキャップ層の単結晶領域が広がるため、導電性
がより良好となり、特性のよい半導体レーザ素子を得る
ことができる。また、本発明の半導体レーザ素子及び製
造方法によれば、中間キャップ層を有機金属結晶成長さ
せるとき、Al0.4GaAs第一のキャップ層の成長条
件に、雰囲気ガスとしてHClを添加することで、中間
キャップ層をp−GaAsにて選択成長させることがで
き、該中間キャップ層成長終了後、HCl添加を止める
ことにより、非選択成長にて第一のキャップ層を積層さ
せることができる。すなわち、HClの導入により、中
間キャップ層と第一のキャップ層を、Al0.4GaAs
の成長条件で兼ねることができるので、より容易に半導
体レーザ素子を作製できる効果がある。
【図面の簡単な説明】
【図1】実施の形態1の半導体レーザ素子の概略工程断
面図である。
【図2】実施の形態1の半導体レーザ素子の概略工程断
面図である。
【図3】実施の形態1の半導体レーザ素子の概略工程断
面図である。
【図4】実施の形態1の半導体レーザ素子の概略断面図
である。
【図5】実施の形態2の半導体レーザ素子の概略断面図
である。
【図6】実施の形態2の半導体レーザ素子の概略断面図
である。
【図7】実施の形態3の半導体レーザ素子の概略断面図
である。
【図8】実施の形態4の半導体レーザ素子の概略断面図
である。
【図9】従来の半導体レーザ素子の概略断面図である。
【符号の説明】
101、201、301、401、501 基板 102、202、302、402 バッファ層 103、203、303、403、503 下クラッド
層 104、204、304、404、504 下ガイド層 105、205、305、405 多重量子井戸活性層 106、206、306、406、506 上ガイド層 107、207、307、407、507 上クラッド
層 108、117、208、217、308、408 保
護層 109、110、209、210 ブロック層 112、212、312、412、512 絶縁体膜 114、214、314、414 第一のキャップ層 115、215、315、415 第二のキャップ層 116、216、316、416 金属電極 121a、221a、321a、421a、521a
メサストライプ部 121b、221b、321b、421b メサストラ
イプ部両側 122a、222a、322a、422a 単結晶領域 122b、222b、322b、422b 多結晶領域 131 絶縁膜マスク 132 レジストマスク 211 クラッド層 213、413 中間キャップ層 505 活性層 508 キャップ層 509、510 電流ブロック層 516 電極 521b 電流ブロック部

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に下クラッド層、活性領域
    及び上クラッド層から少なくとも構成された積層構造を
    備え、該積層構造が、その全体に、又は積層構造の上部
    から下クラッド層もしくは上クラッド層の途中までの部
    分にメサストライプ部を有し、該メサストライプ部がそ
    の両側に電流阻止機能を有する電流ブロック層と、その
    直上以外の部分に絶縁体膜をそれぞれ有し、メサストラ
    イプ部及び絶縁体膜がキャップ層で覆われ、該キャップ
    層上に金属電極を備えていることを特徴とする半導体レ
    ーザ素子。
  2. 【請求項2】 メサストライプ部上とキャップ層との間
    に、中間キャップ層を備えている請求項1に記載の素
    子。
  3. 【請求項3】 中間キャップ層が、絶縁体膜上にも一部
    積層されている請求項2に記載の素子。
  4. 【請求項4】 電流ブロック層が、pn逆接合構造を有
    することにより電流阻止機能をもつ請求項1〜3のいず
    れか1つに記載の素子。
  5. 【請求項5】 メサストライプ部及び電流ブロック層上
    に、第三のクラッド層を備えた請求項1〜4のいずれか
    1つに記載の素子。
  6. 【請求項6】 半導体基板上に下クラッド層、活性領域
    及び上クラッド層から少なくとも構成された積層構造を
    備え、該積層構造が、その全体に、又は積層構造の上部
    から下クラッド層もしくは上クラッド層の途中までの部
    分にメサストライプ部を有し、該メサストライプ部がそ
    の両側に絶縁体膜を有し、メサストライプ部及び絶縁体
    膜がキャップ層で覆われ、該キャップ層上に金属電極を
    備えていることを特徴とする半導体レーザ素子。
  7. 【請求項7】 メサストライプ部上とキャップ層との間
    に、中間キャップ層を備えている請求項6に記載の素
    子。
  8. 【請求項8】 キャップ層が、絶縁膜上に成長しうる半
    導体材料からなる第一のキャップ層と、その上に形成さ
    れた絶縁体膜上に成長しない半導体材料からなる第二の
    キャップ層の2層からなる請求項1〜7のいずれか1つ
    に記載の素子。
  9. 【請求項9】 第一のキャップ層がAlGaAsからな
    り、第二のキャップ層がGaAsからなる請求項8に記
    載の素子。
  10. 【請求項10】 キャップ層が、上記メサストライプ部
    上では単結晶であり、絶縁体膜上では多結晶である請求
    項1〜9のいずれか1つに記載の素子。
  11. 【請求項11】 半導体基板上に、下クラッド層、活性
    領域及び上クラッド層から少なくとも構成された積層構
    造を形成する工程と、該積層構造の全体に、又は積層構
    造の上部から下クラッド層もしくは上クラッド層の途中
    までをメサストライプ状に形成する工程と、該メサスト
    ライプ部の両側に電流阻止機能を有する電流ブロック層
    を積層する工程と、メサストライプ部直上以外の部分に
    絶縁体膜を積層する工程と、更に表面全体を覆うように
    キャップ層を積層する工程と、該キャップ層上に金属電
    極を配する工程とを含むことを特徴とする半導体レーザ
    素子の製造方法。
  12. 【請求項12】 絶縁体膜を積層する工程と、キャップ
    層を積層する工程との間に、メサストライプ部直上に選
    択的に中間キャップ層を積層する工程を含む請求項11
    に記載の製造方法。
  13. 【請求項13】 中間キャップ層を絶縁体膜の一部の上
    にも積層する請求項12に記載の製造方法。
  14. 【請求項14】 電流ブロック層が、pn逆接合を有す
    ることにより電流阻止機能をもつ請求項11〜13のい
    ずれか1つに記載の製造方法。
  15. 【請求項15】 電流ブロック層を積層する工程と、絶
    縁体膜を積層する工程との間に、メサストライプ部及び
    電流ブロック層上に第三のクラッド層を積層する工程を
    含む請求項11〜14のいずれか1つに記載の製造方
    法。
  16. 【請求項16】 半導体基板上に、下クラッド層、活性
    領域及び上クラッド層から少なくとも構成された積層構
    造を形成する工程と、該積層構造の全体に、又は積層構
    造の上部から下クラッド層もしくは上クラッド層の途中
    までをメサストライプ状に形成する工程と、該メサスト
    ライプ部の両側に絶縁体膜を積層する工程と、更に表面
    全体を覆うようにキャップ層を積層する工程と、該キャ
    ップ層上に金属電極を配する工程とを含むことを特徴と
    する半導体レーザ素子の製造方法。
  17. 【請求項17】 絶縁体膜を積層する工程と、キャップ
    層を積層する工程との間に、メサストライプ部直上に選
    択的に中間キャップ層を積層する工程を含む請求項16
    に記載の製造方法。
  18. 【請求項18】 キャップ層を積層する工程が、絶縁膜
    上にも成長しうる半導体材料からなる第一のキャップ層
    を積層する工程と、その上に絶縁体膜上に成長しない半
    導体材料からなる第二のキャップ層を積層する工程とか
    らなる請求項11〜17のいずれか1つに記載の製造方
    法。
  19. 【請求項19】 第一のキャップ層がAlGaAsから
    なり、第二のキャップ層がGaAsからなる請求項18
    に記載の製造方法。
  20. 【請求項20】 中間キャップ層が、GaAsからな
    り、かつAlGaAsからなる第一のキャップ層の成長
    時の雰囲気ガスにHClを添加した条件下でメサストラ
    イプ部上に選択的に形成される請求項19に記載の製造
    方法。
  21. 【請求項21】 キャップ層が、メサストライプ上では
    単結晶層として、絶縁体膜上では多結晶層として積層さ
    せる請求項11〜20のいずれか1つに記載の製造方
    法。
JP2000280087A 2000-09-14 2000-09-14 半導体レーザ素子及びその製造方法 Expired - Fee Related JP4441085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000280087A JP4441085B2 (ja) 2000-09-14 2000-09-14 半導体レーザ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000280087A JP4441085B2 (ja) 2000-09-14 2000-09-14 半導体レーザ素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002094184A true JP2002094184A (ja) 2002-03-29
JP4441085B2 JP4441085B2 (ja) 2010-03-31

Family

ID=18764987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000280087A Expired - Fee Related JP4441085B2 (ja) 2000-09-14 2000-09-14 半導体レーザ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4441085B2 (ja)

Also Published As

Publication number Publication date
JP4441085B2 (ja) 2010-03-31

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
JPH0964452A (ja) 半導体レーザ装置,及びその製造方法
JP2004146527A (ja) 半導体レーザ素子とその製造方法
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JPH11177184A (ja) 半導体レーザ装置およびその製造方法
JP2001244569A (ja) 半導体レーザ発光装置の製造方法
US5805628A (en) Semiconductor laser
JP2911751B2 (ja) 半導体レーザ及びその製造方法
JP4441085B2 (ja) 半導体レーザ素子及びその製造方法
JP2000183401A (ja) 半導体発光素子
JP2000269604A (ja) 半導体レーザダイオードとその製造方法
EP1049221A1 (en) Semiconductor laser device
KR100281919B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JP2950712B2 (ja) 半導体装置の製造方法
JP2911270B2 (ja) 可視光レーザダイオード及びその製造方法
JP2006237475A (ja) 半導体レーザの製造方法
JP3715639B2 (ja) 半導体発光素子
JP2626570B2 (ja) 半導体レーザ素子の製造方法
JP2525617B2 (ja) 半導体レ−ザの製造方法
JP2006147906A5 (ja)
KR100304658B1 (ko) 반도체 레이저 소자 및 그 제조방법
JP3033664B2 (ja) 半導体レーザ装置の製造方法
JP2003124571A (ja) 半導体レーザ素子およびその製造方法
JP2000244073A (ja) 多波長集積化半導体レーザ装置
JPH10126001A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees