JP2002093901A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2002093901A JP2002093901A JP2000275779A JP2000275779A JP2002093901A JP 2002093901 A JP2002093901 A JP 2002093901A JP 2000275779 A JP2000275779 A JP 2000275779A JP 2000275779 A JP2000275779 A JP 2000275779A JP 2002093901 A JP2002093901 A JP 2002093901A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- wiring
- connection hole
- film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
成する際に、接続孔と接している下の配線パターンにダ
メージを与えることのない半導体製造方法を提供する。 【解決手段】 半導体基板に形成した配線部上に、層間
絶縁膜を形成する工程と、層間絶縁膜に接続孔を形成す
る工程と、層間絶縁膜に接続孔を埋めるように半導体基
板上に水溶性物質の薄膜を形成する工程と、前記薄膜の
表面にシリル化層を形成する工程と、レジスト膜を塗布
する工程と、レジストパターンを形成する工程と、接続
孔に重畳するように、溝配線部をエッチングにより形成
する工程と、水溶性物質を除去する工程と、配線材料を
接続孔と溝配線部に同時に埋め込み配線を形成する工程
と、を含むことを特徴とする配線形成方法である。
Description
による配線の形成方法に関し、特に層間絶縁膜に形成さ
れる配線溝の形式方法に関する。
微細化及び配線間のピッチの縮小化が必要となっている
が、配線幅のドライエッチングによる微細化には、配線
の加工限界が生じる為、配線層を縦方向に積層させる多
層配線形式を採用するのが、現在の配線技術の主流とな
っている。更に、配線材料としては、近年、Alに代わ
って、抵抗率が低く、エレクトロマイグレーション耐性
の高いCuが使用されつつある。
もRIE(反応性イオンエッチング)技術での加工が困
難である。
ルダマシン(dual damascene)法があ
る。この方法は、層間絶縁膜中に接続孔(ビアホールと
も言う)と接続孔に重畳して配線部を形成するための配
線溝を形成し、接続孔と配線部に金属材料を埋め込み、
CMP(化学的機械研磨)法によって、研磨をして不要
部の金属材料を取り去って接続孔にプラグ状の金属層
と、溝配線を同時に形成する方法である(例えば月刊S
emiconductor World,1996年1
2月号,頁129〜134参照)。尚、配線溝は、配線
溝形成用のレジストパターンを形成し、エッチングされ
ることにより形成される。この場合、Si基板の全面に
レジストを塗布すると、微少な孔径で深く形成された接
続孔にレジストが埋め込まれてしまい、エッチング後の
レジスト剥離時に接続孔の底部に不要なレジストが残る
という問題が生じる。
開平8−306616号に記載されている。この方法
は、Si基板に形成された溝部に、水溶性の物質である
ポリビニルアルコール(PVA)膜を塗布して埋め込
み、その後、Si基板上にレジストを塗布しても、溝の
中にはポリビニルアルコール(PVA)膜も水洗で容易
に除去できるので、接続孔の底部レジスト残りを防止で
きるというものである。
に適用した場合を図2に基づいて説明する。図2(a)
に示すように、Si基板(図示せず)上の絶縁膜11上
に、配線部22を形成し、続いて層間絶縁膜33を形成
する。次に、フォトリソグラフィー工程により現像、エ
ッチングして層間絶縁膜33中に接続孔44を形成す
る。次に、図2(b)に示すように、ポリビニルアルコ
ール(PVA)膜55を全面に塗布する。ポリビニルア
ルコール(PVA)膜55は粘性が小さいため、接続孔
44内に埋め込まれ、表面の層間絶縁膜33上には10
0nm程度の膜厚が形成されて、ポリビニルアルコール
(PVA)膜55の塗布されたSi基板の表面は平坦に
なる。次に、図2(c)に示すように、酸素プラズマを
用いて、ポリビニルアルコール(PVA)膜55をエッ
チバックして、層間絶縁膜33の表面を露出させる。次
に、図2(d)に示すように、レジスト77を塗布して
露光を行う。次に、図2(e)及び図2(f)に示すよ
うに、配線溝100のパターンのレジスト露光及び湿式
の現像時に、接続孔44内のポリビニルアルコール(P
VA)膜55が完全に除去され、その後、層間絶縁膜3
3をエッチングすることにより配線溝100は形成され
る。
術である月刊Semiconductor Worl
d,1996年12月号,頁129〜134記載の方法
を用いると、配線溝を形成するために、レジストを全面
に塗布すると、接続孔の底部までレジストが埋め込まれ
る。配線溝のエッチングを行った後、接続孔の内部のレ
ジストがエッチング中にプラズマのダメージを受け、変
質するので、O2プラズマや有機剥離によるレジスト剥
離時に、接続孔の底部に不要なレジストが残ってしま
い、金属材料を接続孔及び配線溝に埋め込んだ後、接触
抵抗が高くなるという問題が生じる。
ジストパターン形成技術をデュアルダマシン法に適用さ
せた場合には、レジスト剥離時において、レジスト及び
PVA膜が完全に除去されてしまい、配線溝を形成する
際に、エッチング工程時において接続孔と接している下
の配線部をエッチングしてしまうという問題が生じる
(図3参照)。
導体製造方法、詳しくはレジストパターン形成方法を提
供するものである。
に、半導体基板に形成した配線部上に、層間絶縁膜を形
成する工程と、層間絶縁膜に接続孔を形成する工程と、
層間絶縁膜に接続孔を埋めるように半導体基板上に水溶
性物質の薄膜を形成する工程と、前記薄膜の表面に保護
膜を形成する工程と、レジスト膜を塗布する工程と、レ
ジストパターンを形成する工程と、接続孔に重畳するよ
うに、溝配線部をエッチングにより形成する工程と、水
溶性物質を除去する工程と、配線材料を接続孔と溝配線
部に同時に埋め込み配線を形成する工程と、を含むこと
を特徴とする配線形成方法である。
を特徴とする配線形成方法である。
溶性物質には、HMDS(ヘキサメチレンジシラザン)
により表面にシリル化層を有することを特徴とする配線
形成方法である。
ン時の露光による感光性が無いことを特徴とする配線形
成方法である。
コールであることを特徴とする配線形成方法である。
て説明する。図1(a)に示すように、Si基板(図示
せず)に、絶縁膜1を介して配線層2を形成し、次に層
間絶縁膜3としてSiOx膜をCVD法により800n
m程度堆積させる。そのレジストを塗布し、所定のマス
クを用いて露光、現像を行って、直径0.2μm程度の
孔径のレジストパターンを形成し、このレジストパター
ンをマスクにドライエッチング法により、層間絶縁膜3
のエッチングを行い直径0.2μmの接続孔4を形成す
る。
質であるポリビニルアルコール膜5(以後PVA膜5と
記す)を、スピンコータで回転数を3000rpm程度
で20秒間で塗布し、90℃でベーキングを行いPVA
膜5を50nm程度堆積させる。PVA膜5は、G線、
I線、エキシマレーザ等の露光に対して感光性が無く、
露光プロセスにおいてレジスト膜表面に塗布し、露光時
のレジスト膜中での光の多重干渉効果を抑制し、レジス
ト膜の定在波効果を抑制するために用いられる材料であ
り、水に可溶性で、レジスト膜の現像時に現像液に含ま
れる水分や現像後の水洗時に除去されるため、プロセス
の構成が容易となるという特徴がある。更に、粘性が低
いため、微細な接続孔4内にも完全にPVA膜5を埋め
込むことができるという特徴がある。
5の表面にヘキサメチレンジシラザン(以後HMDSと
記す)を気相塗布し、シリル化反応を行い、PVA膜5
の表面にシリル化層6を10nm程度を形成する。この
時の気相塗布の条件は、温度が100℃、圧力が100
Torr、塗布時間を5分とした。また、シリル化剤と
してHMDSだけでなく、その他のシリル化剤としてジ
メチルシランジメチルアミン(DMSDMA)、テトラ
メチルジシラザン(TMDS)、トリメチルシランジメ
チルアミン(TMSDMA)等のどれかを液相または気
相塗布で処理してその後熱処理を加えて用いても良い。
HMDSによる、PVA膜5のシリル化反応を以下に記
す。
め、PVA膜5の表面には水に対して不溶な膜が形成さ
れる。
膜7を1.0μm塗布する。この時、接続孔4はPVA
膜5で完全に埋め込まれているため、レジスト膜は均一
に塗布される。
の上部に所定のマスクを用いてレジスト膜7の露光、ウ
ェット現像を行い、0.3μmの幅を有する配線溝のレ
ジストパターン8を形成する。現像条件は、アルカリ現
像液で現像し、水洗後に110℃のベーキングを実施し
た。この際、レジスト膜7の下には、水に不溶性のシリ
ル化層6が存在しているため、水量を多量に含む現像液
や水洗時にシリル化層6がPVA膜5が溶解するのを防
止するので、レジストパターン8が剥がれることはな
い。
成用のレジストパターン8をマスクとして、CF系ガス
を用いたドライエッチング法により層間絶縁膜3のエッ
チングを行い配線溝9を形成した。層間絶縁膜3のドラ
イエッチング条件は、ICP(Induced Cou
pled Plasuma Etching Syst
em)装置を使用した、エッチングガスはC4F8、C2
F6、Ar、CO等の混合ガスを使用し、圧力は5mT
orr、ソースパワーを1900W等の条件で行った。
シリル化層6は上記ガス系において、容易にエッチング
ができ、且つ、シリル化層6は、単分子層であるため、
膜厚は非常に薄く、シリル化層6自体のエッチングレー
トは500〜700nm程度であるので、エッチングに
要する時間は非常に短い。また、前記エッチング条件で
の層間絶縁膜3に対するPVA膜5のエッチング選択比
は3程度である。尚、本実施形態において、層間絶縁膜
3の膜厚は600〜1000nmであり、層間絶縁膜3
の中に形成するデュアルダマシンの配線部の深さ(層間
絶縁膜3のエッチング深さ)は300nmである。配線
部を300nmエッチング中に接続孔4中に残るPVA
膜5はシリル化層6の真下のPVA膜5は70nm程度
膜減りする程度になる。
ーターにおいて、純水を滴下しながらウェーハを1分間
回転させ、レジストを除去する。尚、レジスト除去につ
いては、純水ではなく現像液を用いても良く、またはデ
ィップ式で純水または現像液の入った槽の中にウェーハ
を入れても良い。更に、スピンコーターにて、シンナー
等の有機溶媒で、再度滴下しながらウェーハを回転させ
て除去するか、またはディップ式で、純水の入った第1
の槽の中にウェーハを入れPVA、シリル化層、レジス
トを除去し、シンナー等の有機溶媒の入った第2の槽の
中に入れる。次に、純水の入った第3の槽の中に入れて
洗浄する。また、第1、第2の槽においては超音波洗浄
を用いて剥離される。
リアメタル10として、TaやTiやWの窒化混合物ス
パッタリング法等で形成し、その後全面に、Cuまたは
Cu合金を電界メッキで1000nm程度形成し、CM
P(化学的機械研磨)法を用い、接続孔4及び配線溝9
にCu配線を形成する。この後、通常の半導体製造工程
により、上層の層間絶縁膜の形成など製造工程を経て目
的とする半導体装置が完成する。
方法において、接続孔内にレジストを埋め込まないの
で、接続孔内に有機物が残留することがなく、安定した
低抵抗の金属配線を形成することができる。また、接続
孔内にレジストを埋め込まず、PVA等の水溶性且つ非
感光性の材料を埋め込むために、粘度が低く微細な接続
孔でも完全な埋め込みが可能となる。その為、レジスト
膜を均一に塗布することが可能となり、寸法制御性の高
い配線溝のレジストパターンが形成が可能となる。ま
た、配線溝のエッチングの際には、接続孔と接する下の
配線層に、プラズマが届くことがないので、下の配線層
がエッチングされたり、プラズマダメージによりチャー
ジアップしたりすることがない。また、配線溝のレジス
トパターンを除去する際には、O2プラズマによるアッ
シングや有機剥離等の一般的な剥離方法を用いなくて
も、水や現像液で容易に除去することが可能であるとと
もに、レジスト表面にエッチング中のプラズマ等により
除去しにくい変質層が生じていても、リフトオフにより
レジストを除去する為、完全にレジストを除去すること
ができる。また、PVAを塗布後、HMDS等によりシ
リル化することによりPVA表面を−OH(水酸基)か
ら−O−Si(CH3)3へと変化させることによりエー
テル結合ができ、疎水性になるため、現像時にPVAが
溶解して、レジストパターンが飛ぶことがない。
図である。
面図である。
題点を示す概略断面図である。
Claims (5)
- 【請求項1】 半導体基板に形成した配線部上に、層間
絶縁膜を形成する工程と、層間絶縁膜に接続孔を形成す
る工程と、層間絶縁膜に接続孔を埋めるように半導体基
板上に水溶性物質の薄膜を形成する工程と、前記薄膜の
表面に保護膜を形成する工程と、レジスト膜を塗布する
工程と、レジストパターンを形成する工程と、接続孔に
重畳するように、溝配線部をエッチングにより形成する
工程と、水溶性物質を除去する工程と、配線材料を接続
孔と溝配線部に同時に埋め込み配線を形成する工程と、
を含むことを特徴とする配線形成方法。 - 【請求項2】 前記保護膜がシリル化層であることを特
徴とする請求項1記載の配線形成方法。 - 【請求項3】 前記塗布により全面に形成された水溶性
物質には、HMDS(ヘキサメチレンジシラザン)によ
り表面にシリル化層を有することを特徴とする請求項1
または請求項2記載の配線形成方法。 - 【請求項4】 前記水溶性物質は、レジストパターン時
の露光による感光性が無いことを特徴とする請求項1、
請求項2または請求項3記載の配線形成方法。 - 【請求項5】 前記水溶性物質が、ポリビニルアルコー
ルであることを特徴とする請求項1、請求項2、請求項
3または請求項4記載の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275779A JP3547383B2 (ja) | 2000-09-12 | 2000-09-12 | 配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275779A JP3547383B2 (ja) | 2000-09-12 | 2000-09-12 | 配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002093901A true JP2002093901A (ja) | 2002-03-29 |
JP3547383B2 JP3547383B2 (ja) | 2004-07-28 |
Family
ID=18761343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000275779A Expired - Fee Related JP3547383B2 (ja) | 2000-09-12 | 2000-09-12 | 配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3547383B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100461784B1 (ko) * | 2002-06-11 | 2004-12-14 | 동부전자 주식회사 | 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법 |
US6835652B2 (en) | 2002-04-17 | 2004-12-28 | Nec Electronics Corporation | Method of fabricating patterns with a dual damascene process |
JP2005101543A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | レジスト組成物およびそれを用いた半導体装置の作製方法 |
US7538025B2 (en) * | 2003-11-14 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene process flow for porous low-k materials |
JP2010533966A (ja) * | 2007-07-13 | 2010-10-28 | インターモレキュラー, インコーポレイテッド | 低誘電率の誘電性材料の表面調整 |
WO2022037243A1 (zh) * | 2020-08-18 | 2022-02-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2000
- 2000-09-12 JP JP2000275779A patent/JP3547383B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6835652B2 (en) | 2002-04-17 | 2004-12-28 | Nec Electronics Corporation | Method of fabricating patterns with a dual damascene process |
KR100461784B1 (ko) * | 2002-06-11 | 2004-12-14 | 동부전자 주식회사 | 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법 |
JP2005101543A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | レジスト組成物およびそれを用いた半導体装置の作製方法 |
JP4531475B2 (ja) * | 2003-08-15 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7538025B2 (en) * | 2003-11-14 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene process flow for porous low-k materials |
JP2010533966A (ja) * | 2007-07-13 | 2010-10-28 | インターモレキュラー, インコーポレイテッド | 低誘電率の誘電性材料の表面調整 |
WO2022037243A1 (zh) * | 2020-08-18 | 2022-02-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
US11984347B2 (en) | 2020-08-18 | 2024-05-14 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for forming same |
Also Published As
Publication number | Publication date |
---|---|
JP3547383B2 (ja) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080475B2 (en) | Removal chemistry for selectively etching metal hard mask | |
US7012022B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
JP2004503088A (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
JPH11168105A (ja) | 半導体集積回路の製造方法 | |
JPH11265982A (ja) | 使い捨てハ―ド・マスクを使用したトレンチ型キャパシタの製造 | |
US20060003589A1 (en) | Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization | |
JP2006049900A (ja) | 半導体素子の金属配線形成方法 | |
TWI235452B (en) | Manufacturing method of semiconductor device | |
JP3547383B2 (ja) | 配線形成方法 | |
JP2001036066A (ja) | 半導体装置の製造方法 | |
JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
JPH10189592A (ja) | 半導体装置の製造方法 | |
JP2004128074A (ja) | 半導体装置の製造方法 | |
JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
JP2003309172A (ja) | デュアルダマシンプロセスにおけるパターン形成方法 | |
US20090166882A1 (en) | Method for forming metal line in semiconductor device | |
US20060148244A1 (en) | Method for cleaning a semiconductor substrate | |
JP2004023030A (ja) | 半導体装置の製造方法 | |
TW548789B (en) | Method of forming metal line | |
US6214742B1 (en) | Post-via tin removal for via resistance improvement | |
KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
US20040248419A1 (en) | Method of manufacturing semiconductor device | |
JP2004006633A (ja) | 電子デバイスの製造方法 | |
JP2003264228A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |