JP2001036066A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001036066A JP2001036066A JP11201763A JP20176399A JP2001036066A JP 2001036066 A JP2001036066 A JP 2001036066A JP 11201763 A JP11201763 A JP 11201763A JP 20176399 A JP20176399 A JP 20176399A JP 2001036066 A JP2001036066 A JP 2001036066A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- gas
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000005530 etching Methods 0.000 claims abstract description 98
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 92
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 22
- 150000002367 halogens Chemical class 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims description 137
- 238000000034 method Methods 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000011261 inert gas Substances 0.000 claims description 20
- 150000003377 silicon compounds Chemical class 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 105
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 138
- 239000010949 copper Substances 0.000 description 109
- 229910052802 copper Inorganic materials 0.000 description 107
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 106
- 238000004380 ashing Methods 0.000 description 47
- 229910052786 argon Inorganic materials 0.000 description 39
- 229910052760 oxygen Inorganic materials 0.000 description 39
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 30
- 229910004298 SiO 2 Inorganic materials 0.000 description 27
- 229910052731 fluorine Inorganic materials 0.000 description 20
- 239000011737 fluorine Substances 0.000 description 20
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 19
- 239000010410 layer Substances 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 150000002222 fluorine compounds Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910020177 SiOF Inorganic materials 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101100222172 Mus musculus Cst10 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- -1 copper nitride Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】多層配線構造を有する半導体装置の製造方法に
関し、溝の形成の際に生じるフェンス状の反応生成物を
除去する際に溝、ホールの側壁に凹凸を生じさせず、し
かも溝、ホールの下の膜の膜減りを防止すること。 【解決手段】半導体基板１の上方に絶縁膜２０を形成す
る工程と、絶縁膜２０，２１上にレジスト２２を塗布す
る工程と、レジスト２２に配線パターン用の窓２２ａを
形成する工程と、窓２２ａを通して絶縁膜２０，２１を
エッチングして配線用溝２３を形成する工程と、レジス
ト２２を除去する工程と、不活性ガスを用いたプラズマ
雰囲気に絶縁膜２１を曝して絶縁膜２０，２１の上に存
在する反応生成物２４を除去する工程と、配線用溝２３
の中に金属膜を埋め込んで配線２７を形成する工程を含
む。
関し、溝の形成の際に生じるフェンス状の反応生成物を
除去する際に溝、ホールの側壁に凹凸を生じさせず、し
かも溝、ホールの下の膜の膜減りを防止すること。 【解決手段】半導体基板１の上方に絶縁膜２０を形成す
る工程と、絶縁膜２０，２１上にレジスト２２を塗布す
る工程と、レジスト２２に配線パターン用の窓２２ａを
形成する工程と、窓２２ａを通して絶縁膜２０，２１を
エッチングして配線用溝２３を形成する工程と、レジス
ト２２を除去する工程と、不活性ガスを用いたプラズマ
雰囲気に絶縁膜２１を曝して絶縁膜２０，２１の上に存
在する反応生成物２４を除去する工程と、配線用溝２３
の中に金属膜を埋め込んで配線２７を形成する工程を含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、多層配線構造を有する半導
体装置の製造方法に関する。
方法に関し、より詳しくは、多層配線構造を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置内の配線をアルミニ
ウム、タングステンから形成する場合には、アルミニウ
ム膜、タングステン膜をフォトリソグラフィー法により
パターニングする方法が採用されている。即ち、そのパ
ターニングは、アルミニウム膜又はタングステン膜の上
にレジストパターンを形成した後に、レジストパターン
に覆われない領域のアルミニウム膜又はタングステン膜
をドライエッチングにより除去することによって行われ
る。アルミニウム膜又はタングステン膜のパターニング
工程においては、配線の側壁に生成物が付着するので、
そのような生成物は一般にアルカリ薬液等を用いて除去
される。
ウム、タングステンから形成する場合には、アルミニウ
ム膜、タングステン膜をフォトリソグラフィー法により
パターニングする方法が採用されている。即ち、そのパ
ターニングは、アルミニウム膜又はタングステン膜の上
にレジストパターンを形成した後に、レジストパターン
に覆われない領域のアルミニウム膜又はタングステン膜
をドライエッチングにより除去することによって行われ
る。アルミニウム膜又はタングステン膜のパターニング
工程においては、配線の側壁に生成物が付着するので、
そのような生成物は一般にアルカリ薬液等を用いて除去
される。
【０００３】配線用の他の材料としては、半導体集積回
路の微細化に伴ってアルミニウムやタングステンよりも
低抵抗の銅（Ｃｕ）が望まれているが、銅膜はドライエ
ッチングが難しい。そこで、銅膜をフォトリソグラフィ
ー法によってパターニングする方法は一般に採用されて
おらず、銅配線の形成のためにダマシン法が用いられて
いる。
路の微細化に伴ってアルミニウムやタングステンよりも
低抵抗の銅（Ｃｕ）が望まれているが、銅膜はドライエ
ッチングが難しい。そこで、銅膜をフォトリソグラフィ
ー法によってパターニングする方法は一般に採用されて
おらず、銅配線の形成のためにダマシン法が用いられて
いる。
【０００４】ダマシン法には、ビア（via ）層と配線層
を独立の工程で形成するシングルダマシン法と、ビア層
と配線層を同じ工程で形成するデュアルダマシン法の２
通りがあり、両者ともに配線形成する工程でドライエッ
チング法により溝を絶縁膜に形成し、その溝内に金属を
埋め込む工程を含んでいる。なお、ダマシン法により使
用されるビア材料又は配線材料は、必ずしも銅に限定さ
れるものではなく、その他の金属を使用することも可能
である。
を独立の工程で形成するシングルダマシン法と、ビア層
と配線層を同じ工程で形成するデュアルダマシン法の２
通りがあり、両者ともに配線形成する工程でドライエッ
チング法により溝を絶縁膜に形成し、その溝内に金属を
埋め込む工程を含んでいる。なお、ダマシン法により使
用されるビア材料又は配線材料は、必ずしも銅に限定さ
れるものではなく、その他の金属を使用することも可能
である。
【０００５】しかし、ダマシン法により配線を形成する
方法によれば、溝を形成するための絶縁膜のエッチング
の際に、溝の周囲に薄膜状の反応生成物が残ることがあ
り、その反応生成物が種々の問題を引き起こす。次に、
シングルダマシン法による溝の形成と反応生成物の発生
について説明する。
方法によれば、溝を形成するための絶縁膜のエッチング
の際に、溝の周囲に薄膜状の反応生成物が残ることがあ
り、その反応生成物が種々の問題を引き起こす。次に、
シングルダマシン法による溝の形成と反応生成物の発生
について説明する。
【０００６】まず、図１(a) に示すように、タングステ
ン等の第１のビア１０２が埋め込まれた第１の層間絶縁
膜１０１の上にSiO2よりなる第２の層間絶縁膜１０３を
形成した後に、第１のビア１０２の上であって第２の層
間絶縁膜１０３内に第１の銅配線１０４をダマシン法に
より形成する。さらに、第２の層間絶縁膜１０３の上に
第１の窒化シリコン膜１０５とSiO2よりなる第３の層間
絶縁膜１０６を形成した後に、第１のシリコン窒化膜１
０５と第３の層間絶縁膜１０６の中であって第１の銅配
線１０４の上に銅よりなる第２のビア１０７をダマシン
法によって形成する。
ン等の第１のビア１０２が埋め込まれた第１の層間絶縁
膜１０１の上にSiO2よりなる第２の層間絶縁膜１０３を
形成した後に、第１のビア１０２の上であって第２の層
間絶縁膜１０３内に第１の銅配線１０４をダマシン法に
より形成する。さらに、第２の層間絶縁膜１０３の上に
第１の窒化シリコン膜１０５とSiO2よりなる第３の層間
絶縁膜１０６を形成した後に、第１のシリコン窒化膜１
０５と第３の層間絶縁膜１０６の中であって第１の銅配
線１０４の上に銅よりなる第２のビア１０７をダマシン
法によって形成する。
【０００７】その後に、第２のビア１０７と第３の層間
絶縁膜１０６を覆う第２の窒化シリコン膜１０８と、Si
O2よりなる第４の層間絶縁膜１０９と、窒化シリコンよ
りなる反射防止膜１１０を順に形成する。さらに、反射
防止膜１１０の上にレジスト１１１を塗布し、これを露
光、現像して配線形成用の窓１１１ａを形成する。
絶縁膜１０６を覆う第２の窒化シリコン膜１０８と、Si
O2よりなる第４の層間絶縁膜１０９と、窒化シリコンよ
りなる反射防止膜１１０を順に形成する。さらに、反射
防止膜１１０の上にレジスト１１１を塗布し、これを露
光、現像して配線形成用の窓１１１ａを形成する。
【０００８】次に、図１(b) に示すように、レジスト１
１１の窓１１１ａを通して反射防止膜１１０と第４の層
間絶縁膜１０９をエッチングして配線用溝１１２を形成
すると、レジスト１１１の側壁にシリコン化合物の反応
生成物１１３が付着する。そして、酸素含有ガス、例え
ば酸素と窒素の混合ガスを用いてレジスト１１１をアッ
シングすると、図１(c) に示すように、配線用溝１１２
の近傍にシリコン系反応生成物１１３が残ることにな
る。
１１の窓１１１ａを通して反射防止膜１１０と第４の層
間絶縁膜１０９をエッチングして配線用溝１１２を形成
すると、レジスト１１１の側壁にシリコン化合物の反応
生成物１１３が付着する。そして、酸素含有ガス、例え
ば酸素と窒素の混合ガスを用いてレジスト１１１をアッ
シングすると、図１(c) に示すように、配線用溝１１２
の近傍にシリコン系反応生成物１１３が残ることにな
る。
【０００９】その反応生成物１１３が存在すると、配線
用溝１１２内に銅等の金属膜を埋め込む際に、金属膜が
良好に成長せずに、金属膜が剥がれやすくなってしま
う。従って、レジストを除去した後にフッ酸（ＨＦ）を
用いて反応生成物を除去したり、或いは、レジスト除去
の際に酸素ガスにフッ素化合物ガスを入れて反応生成物
を除去する方法が採られている。フッ素化合物ガスとし
てＣＦ4 を使用する場合には、通常、ガス総流量に対し
て１０〜１５流量％の範囲で混合される。
用溝１１２内に銅等の金属膜を埋め込む際に、金属膜が
良好に成長せずに、金属膜が剥がれやすくなってしま
う。従って、レジストを除去した後にフッ酸（ＨＦ）を
用いて反応生成物を除去したり、或いは、レジスト除去
の際に酸素ガスにフッ素化合物ガスを入れて反応生成物
を除去する方法が採られている。フッ素化合物ガスとし
てＣＦ4 を使用する場合には、通常、ガス総流量に対し
て１０〜１５流量％の範囲で混合される。
【００１０】しかし、最近では半導体集積回路の微細化
に伴い、配線間容量の増加が顕著になり、層間絶縁膜自
体が低誘電率の膜を使用する傾向が強くなってきてい
る。のような低誘電率の絶縁膜であるＦＳＧ(fluoro-si
licate glass）は、他のシリコン化合物膜に比べて密着
性、後処理耐性、エッチング性能等について様々な問題
があり、上記したようなフッ酸、フッ素化合物ガスを使
用することができない状態となっている。
に伴い、配線間容量の増加が顕著になり、層間絶縁膜自
体が低誘電率の膜を使用する傾向が強くなってきてい
る。のような低誘電率の絶縁膜であるＦＳＧ(fluoro-si
licate glass）は、他のシリコン化合物膜に比べて密着
性、後処理耐性、エッチング性能等について様々な問題
があり、上記したようなフッ酸、フッ素化合物ガスを使
用することができない状態となっている。
【００１１】その問題の１つとして、配線用溝の側壁や
ビアホールの側壁に凹凸が発生することが挙げられ、そ
の一例を図２に基づいて説明する。まず、図２(a) に示
すように、タングステン等の第１のビア１０２が埋め込
まれた第１の層間絶縁膜１０１の上にSiO2よりなる第２
の層間絶縁膜１０３を形成した後に、第１のビアの１０
２上であって第２の層間絶縁膜１０３内に第１の銅配線
１０４をダマシン法により形成する。さらに、第２の層
間絶縁膜１０３の上に第１の窒化シリコン膜１１５、第
１のＦＳＧ膜１１６、第１のSiO2膜１１７、第２の窒化
シリコン膜１１８、第２のＦＳＧ膜１１９、第２のSiO2
膜１２０を順に形成し、さらに、第２のSiO2膜１２０の
上に窒化シリコンよりなる反射防止膜１２１を形成す
る。
ビアホールの側壁に凹凸が発生することが挙げられ、そ
の一例を図２に基づいて説明する。まず、図２(a) に示
すように、タングステン等の第１のビア１０２が埋め込
まれた第１の層間絶縁膜１０１の上にSiO2よりなる第２
の層間絶縁膜１０３を形成した後に、第１のビアの１０
２上であって第２の層間絶縁膜１０３内に第１の銅配線
１０４をダマシン法により形成する。さらに、第２の層
間絶縁膜１０３の上に第１の窒化シリコン膜１１５、第
１のＦＳＧ膜１１６、第１のSiO2膜１１７、第２の窒化
シリコン膜１１８、第２のＦＳＧ膜１１９、第２のSiO2
膜１２０を順に形成し、さらに、第２のSiO2膜１２０の
上に窒化シリコンよりなる反射防止膜１２１を形成す
る。
【００１２】ついで、反射防止膜１２１、第２のSiO2膜
１２０、第２のＦＳＧ膜１１９をフォトリソグラフィー
法によりパターニングして、第１の銅配線１０４の上方
にビア形状の開口１２２を形成する。続いて、反射防止
膜１２１上にレジスト１２３を塗布し、これを露光、現
像して第２の銅配線配置部分に窓１２３ａを形成する。
その後に、レジスト１２３の窓１２３ａを通して、反射
防止膜１２１から第２のＦＳＧ膜１１９までを垂直方向
にエッチングして第２の配線用溝１２５を形成する。こ
のエッチングの際には、同時に、開口１２２の下方の第
２の窒化シリコン膜１１８から第１のＦＳＧ膜１１６ま
でがエッチングされ、開口１２２と同じ径のビアホール
１２４が形成される。
１２０、第２のＦＳＧ膜１１９をフォトリソグラフィー
法によりパターニングして、第１の銅配線１０４の上方
にビア形状の開口１２２を形成する。続いて、反射防止
膜１２１上にレジスト１２３を塗布し、これを露光、現
像して第２の銅配線配置部分に窓１２３ａを形成する。
その後に、レジスト１２３の窓１２３ａを通して、反射
防止膜１２１から第２のＦＳＧ膜１１９までを垂直方向
にエッチングして第２の配線用溝１２５を形成する。こ
のエッチングの際には、同時に、開口１２２の下方の第
２の窒化シリコン膜１１８から第１のＦＳＧ膜１１６ま
でがエッチングされ、開口１２２と同じ径のビアホール
１２４が形成される。
【００１３】そして、そのレジスト１２３を除去する
と、図２(b) に示すようなフェンス状の反応生成物１２
６、即ちシリコン化合物が配線用溝１２５の近傍に残
る。その反応生成物１２６を除去するために、上記した
ようにフッ酸又はフッ素化合物ガスを使用すると、配線
用溝１２５とビアホール１２４の各々の側面に図２(c)
に示すような凹凸が発生する。これは、フッ酸又はフッ
素化合物ガスによるＦＳＧ、SiO2、窒化シリコンのエッ
チングレートが異なるからである。フッ酸又はフッ素化
合物ガスによるエッチングレートは、ＦＳＧ、SiO2、窒
化シリコン膜の順に大きい。
と、図２(b) に示すようなフェンス状の反応生成物１２
６、即ちシリコン化合物が配線用溝１２５の近傍に残
る。その反応生成物１２６を除去するために、上記した
ようにフッ酸又はフッ素化合物ガスを使用すると、配線
用溝１２５とビアホール１２４の各々の側面に図２(c)
に示すような凹凸が発生する。これは、フッ酸又はフッ
素化合物ガスによるＦＳＧ、SiO2、窒化シリコンのエッ
チングレートが異なるからである。フッ酸又はフッ素化
合物ガスによるエッチングレートは、ＦＳＧ、SiO2、窒
化シリコン膜の順に大きい。
【００１４】このように側壁に凹凸が発生したビアホー
ル１２４及び配線用溝１２５の中に窒化タンタル、銅等
の金属を埋め込むと、ボイドなどの金属埋込不良が起き
やすくなる。
ル１２４及び配線用溝１２５の中に窒化タンタル、銅等
の金属を埋め込むと、ボイドなどの金属埋込不良が起き
やすくなる。
【００１５】
【発明が解決しようとする課題】以上のように、絶縁膜
に溝を形成する際に発生する反応生成物のフェンスは、
配線用溝の中に埋め込まれる金属膜が剥がれる原因とな
り、また、その反応生成物の除去に使用されるフッ酸や
フッ素化合物ガスは溝の側壁に凹凸を生じさせて金属埋
込不良を引き起こす原因となる。
に溝を形成する際に発生する反応生成物のフェンスは、
配線用溝の中に埋め込まれる金属膜が剥がれる原因とな
り、また、その反応生成物の除去に使用されるフッ酸や
フッ素化合物ガスは溝の側壁に凹凸を生じさせて金属埋
込不良を引き起こす原因となる。
【００１６】また、配線用溝やビアホールに埋め込まれ
る銅の酸化と銅の絶縁膜への拡散を防止するために、配
線用溝やビアホールの下に窒化シリコン膜や窒化酸化シ
リコン膜を形成することがあるが、反応生成物を除去す
るためにＣＦ4 のようなフッ素化合物ガスを使用する
と、窒化シリコン膜や窒化酸化シリコン膜がある程度エ
ッチングされるので、配線用溝やビアホールより下方に
ある銅配線又は銅ビアが酸化されるおそれがある。
る銅の酸化と銅の絶縁膜への拡散を防止するために、配
線用溝やビアホールの下に窒化シリコン膜や窒化酸化シ
リコン膜を形成することがあるが、反応生成物を除去す
るためにＣＦ4 のようなフッ素化合物ガスを使用する
と、窒化シリコン膜や窒化酸化シリコン膜がある程度エ
ッチングされるので、配線用溝やビアホールより下方に
ある銅配線又は銅ビアが酸化されるおそれがある。
【００１７】本発明の目的は、溝の形成の際に生じるフ
ェンス状の反応生成物を除去する場合に溝、ホールの側
壁に凹凸を生じさせず、しかも、その反応生成物を除去
する際に窒化シリコン膜又は窒化酸化シリコン膜の膜減
りを防止する工程を含む半導体装置の製造方法を提供す
ることにある。
ェンス状の反応生成物を除去する場合に溝、ホールの側
壁に凹凸を生じさせず、しかも、その反応生成物を除去
する際に窒化シリコン膜又は窒化酸化シリコン膜の膜減
りを防止する工程を含む半導体装置の製造方法を提供す
ることにある。
【００１８】
【課題を解決するための手段】上記した課題は、図３〜
図６、図１０〜図１９に例示するように、半導体基板の
上方に絶縁膜を形成する工程と、前記絶縁膜上にレジス
トを塗布する工程と、前記レジストに配線パターン用の
窓を形成する工程と、前記窓を通して前記絶縁膜をエッ
チングして配線用溝を形成する工程と、前記レジストを
前記絶縁膜の上から除去する工程と、不活性ガスを用い
たプラズマ雰囲気に前記絶縁膜を曝して前記絶縁膜の上
に存在する反応生成物を除去する工程と、前記配線用溝
の中に金属膜を埋め込む工程とを有する半導体装置の製
造方法によって解決する。
図６、図１０〜図１９に例示するように、半導体基板の
上方に絶縁膜を形成する工程と、前記絶縁膜上にレジス
トを塗布する工程と、前記レジストに配線パターン用の
窓を形成する工程と、前記窓を通して前記絶縁膜をエッ
チングして配線用溝を形成する工程と、前記レジストを
前記絶縁膜の上から除去する工程と、不活性ガスを用い
たプラズマ雰囲気に前記絶縁膜を曝して前記絶縁膜の上
に存在する反応生成物を除去する工程と、前記配線用溝
の中に金属膜を埋め込む工程とを有する半導体装置の製
造方法によって解決する。
【００１９】上記した半導体装置の製造方法において、
前記プラズマ雰囲気には、不活性ガスとハロゲン以外の
ガスとの混合ガス又は不活性ガス単体が導入されるよう
にしてもよい。上記した半導体装置の製造方法におい
て、前記絶縁膜は、エッチング特性の異なる２層以上の
膜から構成してもよい。
前記プラズマ雰囲気には、不活性ガスとハロゲン以外の
ガスとの混合ガス又は不活性ガス単体が導入されるよう
にしてもよい。上記した半導体装置の製造方法におい
て、前記絶縁膜は、エッチング特性の異なる２層以上の
膜から構成してもよい。
【００２０】上記した半導体装置の製造方法において、
前記絶縁膜は、シリコン化合物から構成してもよい。上
記した課題は、図１０〜図１９に例示するように、半導
体基板の上方に第１の絶縁膜を介して第１の配線を形成
する工程と、前記第１の配線を覆う第１のエッチングス
トッパ膜と第２の絶縁膜と第３の絶縁膜を形成する工程
と、前記第１の配線の上に一部が重なる配線パターン用
の窓を有するレジストを前記第３の絶縁膜の上に形成す
る工程と、前記前記第１のレジストをマスクに使用して
前記第３の絶縁膜をエッチングして前記第３の絶縁膜に
第２の配線用溝を形成する工程と、前記第２の絶縁膜を
エッチングしてビアホールを形成する工程と、前記ビア
ホールの形成の前か形成の後に、前記レジストを除去す
る工程と、不活性ガスとハロゲン以外のガスとの混合ガ
ス又は不活性ガス単体を用いたプラズマ雰囲気に前記第
３の絶縁膜を曝して前記第３の絶縁膜の上に存在する反
応生成物を除去する工程と、前記ビアホールの下の前記
第１のエッチングストッパ膜を除去すると工程と、前記
ビアホールと前記第２の配線用溝の内部に金属膜を埋め
込んでビアと第２の配線を形成する工程とを有する半導
体装置の製造方法により解決する。
前記絶縁膜は、シリコン化合物から構成してもよい。上
記した課題は、図１０〜図１９に例示するように、半導
体基板の上方に第１の絶縁膜を介して第１の配線を形成
する工程と、前記第１の配線を覆う第１のエッチングス
トッパ膜と第２の絶縁膜と第３の絶縁膜を形成する工程
と、前記第１の配線の上に一部が重なる配線パターン用
の窓を有するレジストを前記第３の絶縁膜の上に形成す
る工程と、前記前記第１のレジストをマスクに使用して
前記第３の絶縁膜をエッチングして前記第３の絶縁膜に
第２の配線用溝を形成する工程と、前記第２の絶縁膜を
エッチングしてビアホールを形成する工程と、前記ビア
ホールの形成の前か形成の後に、前記レジストを除去す
る工程と、不活性ガスとハロゲン以外のガスとの混合ガ
ス又は不活性ガス単体を用いたプラズマ雰囲気に前記第
３の絶縁膜を曝して前記第３の絶縁膜の上に存在する反
応生成物を除去する工程と、前記ビアホールの下の前記
第１のエッチングストッパ膜を除去すると工程と、前記
ビアホールと前記第２の配線用溝の内部に金属膜を埋め
込んでビアと第２の配線を形成する工程とを有する半導
体装置の製造方法により解決する。
【００２１】次に、本発明の作用について説明する。本
発明によれば、レジストをマスクに使用して絶縁膜をエ
ッチングすることにより配線用溝を形成し、さらにレジ
ストを除去した後に、その絶縁膜のエッチングにより生
じた反応生成物を、ハロゲン以外のガスのプラズマによ
って除去するようにした。ハロゲン以外のガスは、不活
性ガス単体又は不活性ガスとハロゲン以外のガスとの混
合ガスを含む概念である。
発明によれば、レジストをマスクに使用して絶縁膜をエ
ッチングすることにより配線用溝を形成し、さらにレジ
ストを除去した後に、その絶縁膜のエッチングにより生
じた反応生成物を、ハロゲン以外のガスのプラズマによ
って除去するようにした。ハロゲン以外のガスは、不活
性ガス単体又は不活性ガスとハロゲン以外のガスとの混
合ガスを含む概念である。
【００２２】したがって、反応生成物を除去する際に、
配線用溝の内面やその下のビアホールの内面をハロゲン
ガスによってエッチングすることが防止され、それらの
内面に凹凸が発生することが抑制される。しかも、絶縁
膜の下に形成されたエッチングストッパ膜はハロゲンに
よってエッチングされないので、エッチングストッパ膜
の下に存在するビア又は配線を露出させて酸化させるお
それがなくなる。
配線用溝の内面やその下のビアホールの内面をハロゲン
ガスによってエッチングすることが防止され、それらの
内面に凹凸が発生することが抑制される。しかも、絶縁
膜の下に形成されたエッチングストッパ膜はハロゲンに
よってエッチングされないので、エッチングストッパ膜
の下に存在するビア又は配線を露出させて酸化させるお
それがなくなる。
【００２３】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。 （第１の実施の形態）図３〜図６は、本発明の第１の実
施形態を示す半導体装置の製造工程を示す断面図であ
る。
基づいて説明する。 （第１の実施の形態）図３〜図６は、本発明の第１の実
施形態を示す半導体装置の製造工程を示す断面図であ
る。
【００２４】まず、図３(a) に示すような状態になるま
での工程を説明する。図３(a) において、シリコン基板
（半導体基板）１のうちフィールド酸化膜２で囲まれた
領域にＭＯＳトランジスタ３を形成する。ＭＯＳトラン
ジスタ３は、シリコン基板１の上にゲート酸化膜３ａを
介して形成されたゲート電極３ｂと、ゲート電極３ｂの
両側方のシリコン基板１内に形成された第１及び第２の
不純物拡散層３ｄ、３ｓを有している。また、ＭＯＳト
ランジスタ３はSiO2よりなる絶縁保護膜４ａとＰＳＧ(p
hosph-silicate glass）のようなSiO2含有絶縁材又はSi
O2よりなる第１の層間絶縁膜４ｂによって覆われてい
る。
での工程を説明する。図３(a) において、シリコン基板
（半導体基板）１のうちフィールド酸化膜２で囲まれた
領域にＭＯＳトランジスタ３を形成する。ＭＯＳトラン
ジスタ３は、シリコン基板１の上にゲート酸化膜３ａを
介して形成されたゲート電極３ｂと、ゲート電極３ｂの
両側方のシリコン基板１内に形成された第１及び第２の
不純物拡散層３ｄ、３ｓを有している。また、ＭＯＳト
ランジスタ３はSiO2よりなる絶縁保護膜４ａとＰＳＧ(p
hosph-silicate glass）のようなSiO2含有絶縁材又はSi
O2よりなる第１の層間絶縁膜４ｂによって覆われてい
る。
【００２５】第１の層間絶縁膜４ｂ及び絶縁保護膜４ａ
のうち第１の不純物拡散層３ｄの上にはコンタクトホー
ル５が形成され、そのコンタクトホール５内には、窒化
チタン(TiN) 膜６を介してタングステン（Ｗ）膜７が埋
め込まれている。それら窒化チタン膜６とタングステン
膜７は第１のビア（プラグ）８として適用される。次
に、SiO2よりなる第２の層間絶縁膜９を第１の層間絶縁
膜４ｂ及び第１のビア８の上に形成した後に、フォトリ
ソグラフィー法により第２の層間絶縁膜９をパターニン
グして第１のビア８の上を通る第１の銅配線用溝１０を
形成する。
のうち第１の不純物拡散層３ｄの上にはコンタクトホー
ル５が形成され、そのコンタクトホール５内には、窒化
チタン(TiN) 膜６を介してタングステン（Ｗ）膜７が埋
め込まれている。それら窒化チタン膜６とタングステン
膜７は第１のビア（プラグ）８として適用される。次
に、SiO2よりなる第２の層間絶縁膜９を第１の層間絶縁
膜４ｂ及び第１のビア８の上に形成した後に、フォトリ
ソグラフィー法により第２の層間絶縁膜９をパターニン
グして第１のビア８の上を通る第１の銅配線用溝１０を
形成する。
【００２６】さらに、第１の銅配線用溝１０の内面と第
２の層間絶縁膜９の上面に沿ってスパッタ法により第１
の窒化タンタル膜１１を約２０ｎｍの厚さに形成した後
に、第１の窒化タンタル膜１１の上に銅のシード層（不
図示）をスパッタ法により約１５０ｎｍの厚さに形成す
る。続いて、第１の窒化タンタル膜１１とシード層の上
に膜厚約７５０ｎｍの第１の銅（Cu）膜１２を電解メッ
キ法により形成する。なお、第１の窒化タンタル膜１１
は、第１の銅膜１２の構成元素が第１及び第２の層間絶
縁膜４ｂ、９の中に拡散することを防止するために形成
される。
２の層間絶縁膜９の上面に沿ってスパッタ法により第１
の窒化タンタル膜１１を約２０ｎｍの厚さに形成した後
に、第１の窒化タンタル膜１１の上に銅のシード層（不
図示）をスパッタ法により約１５０ｎｍの厚さに形成す
る。続いて、第１の窒化タンタル膜１１とシード層の上
に膜厚約７５０ｎｍの第１の銅（Cu）膜１２を電解メッ
キ法により形成する。なお、第１の窒化タンタル膜１１
は、第１の銅膜１２の構成元素が第１及び第２の層間絶
縁膜４ｂ、９の中に拡散することを防止するために形成
される。
【００２７】その後に、第２の層間絶縁膜９の上面に存
在する第１の銅膜１２と第１の窒化タンタル膜１１を化
学機械研磨（ＣＭＰ）法により除去し、第１の銅配線用
溝１０内に残った第１の銅膜１２と第１の窒化タンタル
膜１１を第１の銅配線１３として使用する。次に、図３
(b) に示すように、第２の層間絶縁膜９と第１の銅配線
１３の上に第１の窒化シリコン膜１４をＣＶＤ法により
約５０nmの厚さに形成し、これを銅拡散防止用バリア膜
として使用する。続いて、第１の窒化シリコン膜１４上
にSiO2よりなる第３の層間絶縁膜１５をＣＶＤ法により
約５００ｎｍの厚さに形成する。
在する第１の銅膜１２と第１の窒化タンタル膜１１を化
学機械研磨（ＣＭＰ）法により除去し、第１の銅配線用
溝１０内に残った第１の銅膜１２と第１の窒化タンタル
膜１１を第１の銅配線１３として使用する。次に、図３
(b) に示すように、第２の層間絶縁膜９と第１の銅配線
１３の上に第１の窒化シリコン膜１４をＣＶＤ法により
約５０nmの厚さに形成し、これを銅拡散防止用バリア膜
として使用する。続いて、第１の窒化シリコン膜１４上
にSiO2よりなる第３の層間絶縁膜１５をＣＶＤ法により
約５００ｎｍの厚さに形成する。
【００２８】次に、第３の層間絶縁膜１５と第１の窒化
シリコン膜１４をそれぞれ条件を変えてフォトリソグラ
フィー法によりパターニングして、第１の銅配線１３の
一部を露出するビアホール１５ａを形成する。なお、第
３の層間絶縁膜１５のパターニングの際にはエッチング
ガスとしてC4F8とArとO2とCOの混合ガスを使用し、第１
の窒化シリコン膜１４のパターニングの際にはエッチン
グガスとしてCHF3とArとO2の混合ガスを使用する。
シリコン膜１４をそれぞれ条件を変えてフォトリソグラ
フィー法によりパターニングして、第１の銅配線１３の
一部を露出するビアホール１５ａを形成する。なお、第
３の層間絶縁膜１５のパターニングの際にはエッチング
ガスとしてC4F8とArとO2とCOの混合ガスを使用し、第１
の窒化シリコン膜１４のパターニングの際にはエッチン
グガスとしてCHF3とArとO2の混合ガスを使用する。
【００２９】続いて、ビアホール１５ａの内面と第３の
層間絶縁膜１５の上面の上に沿って膜厚１０ｎｍの第２
の窒化タンタル膜１６と膜厚１００ｎｍの第２の銅膜１
７をスパッタ法により形成する。そして、第２の銅膜１
７と第２の窒化タンタル膜１６をＣＭＰ法により連続し
て研磨することにより、それらをビアホール１５内にの
み残して第２のビア１８として適用する。
層間絶縁膜１５の上面の上に沿って膜厚１０ｎｍの第２
の窒化タンタル膜１６と膜厚１００ｎｍの第２の銅膜１
７をスパッタ法により形成する。そして、第２の銅膜１
７と第２の窒化タンタル膜１６をＣＭＰ法により連続し
て研磨することにより、それらをビアホール１５内にの
み残して第２のビア１８として適用する。
【００３０】次に、図４(a) に示すように、第２のビア
１８と第３の層間絶縁膜１５の上に第２の窒化シリコン
膜１９をプラズマＣＶＤ法により約５０ｎｍの厚さに形
成し、続いて、SiO2よりなる第４の層間絶縁膜２０をプ
ラズマＣＶＤ法により５００ｎｍ〜１μｍの厚さに形成
する。さらに、第４の層間絶縁膜２０の上に窒化シリコ
ンよりなる反射防止膜２１をプラズマＣＶＤ法によって
約５０ｎｍの厚さに形成する。
１８と第３の層間絶縁膜１５の上に第２の窒化シリコン
膜１９をプラズマＣＶＤ法により約５０ｎｍの厚さに形
成し、続いて、SiO2よりなる第４の層間絶縁膜２０をプ
ラズマＣＶＤ法により５００ｎｍ〜１μｍの厚さに形成
する。さらに、第４の層間絶縁膜２０の上に窒化シリコ
ンよりなる反射防止膜２１をプラズマＣＶＤ法によって
約５０ｎｍの厚さに形成する。
【００３１】その後に、反射防止膜２１の上にレジスト
２２を塗布し、これを露光、現像して配線パターン用窓
２２ａを形成する。その配線パターン用窓２２ａは、第
２のビア１８の上を通る位置に形成されている。次に、
図７に示すような平行平板型ＲＩＥ装置200 を用いて、
配線パターン用窓２２ａを通して反射防止膜２１と第４
の層間絶縁膜２０を連続的にエッチングして図４(b) に
示すような第２の配線用溝２３を形成する。この場合、
窒化シリコンよりなる反射防止膜２１のエッチングガス
として例えばCHF3とArとO2の混合ガスを使用し、また、
SiO2よりなる第４の層間絶縁膜２０のエッチングガスと
して例えばC4F8とArとO2とCOの混合ガスを使用する。
２２を塗布し、これを露光、現像して配線パターン用窓
２２ａを形成する。その配線パターン用窓２２ａは、第
２のビア１８の上を通る位置に形成されている。次に、
図７に示すような平行平板型ＲＩＥ装置200 を用いて、
配線パターン用窓２２ａを通して反射防止膜２１と第４
の層間絶縁膜２０を連続的にエッチングして図４(b) に
示すような第２の配線用溝２３を形成する。この場合、
窒化シリコンよりなる反射防止膜２１のエッチングガス
として例えばCHF3とArとO2の混合ガスを使用し、また、
SiO2よりなる第４の層間絶縁膜２０のエッチングガスと
して例えばC4F8とArとO2とCOの混合ガスを使用する。
【００３２】図７に示した平行平板型ＲＩＥ装置200
は、そのチャンバ201 内に基板（ウェハ）１を載置する
下部電極203 と、その下部電極203 に対向する上部電極
202 とを有している。上部電極202 は、シャワー機能を
有していて、ガス導入管204 から導入されたガスを基板
１に向けて放射する構造を有している。また、チャンバ
201 には排気口205 が設けられ、その排気口205 に接続
される排気ポンプ（不図示）によってチャンバ201 内が
所望の圧力に減圧されるようになっている。さらに、下
部電極203 には例えば１３．５６ＭＨｚの高電圧電源Ｒ
ｆが接続されている。
は、そのチャンバ201 内に基板（ウェハ）１を載置する
下部電極203 と、その下部電極203 に対向する上部電極
202 とを有している。上部電極202 は、シャワー機能を
有していて、ガス導入管204 から導入されたガスを基板
１に向けて放射する構造を有している。また、チャンバ
201 には排気口205 が設けられ、その排気口205 に接続
される排気ポンプ（不図示）によってチャンバ201 内が
所望の圧力に減圧されるようになっている。さらに、下
部電極203 には例えば１３．５６ＭＨｚの高電圧電源Ｒ
ｆが接続されている。
【００３３】上記した反射防止膜２１と第４の層間絶縁
膜２０のエッチング用のガス、又はその他のガスは、ガ
ス導入管204 を通して基板に向けて放出され、それらの
ガスは下部電極203 と上部電極202 の間でプラズマ化さ
れることになる。そのような反射防止膜２１と第４の層
間絶縁膜２０をエッチングして第２の配線用溝２３を形
成する工程では、反応生成物２４であるシリコン化合物
が発生してレジスト２２の窓２２ａの側壁に付着する。
膜２０のエッチング用のガス、又はその他のガスは、ガ
ス導入管204 を通して基板に向けて放出され、それらの
ガスは下部電極203 と上部電極202 の間でプラズマ化さ
れることになる。そのような反射防止膜２１と第４の層
間絶縁膜２０をエッチングして第２の配線用溝２３を形
成する工程では、反応生成物２４であるシリコン化合物
が発生してレジスト２２の窓２２ａの側壁に付着する。
【００３４】次に、シリコン基板１をアッシング装置
（不図示）に移し、そのアッシング装置内でO2（酸素）
とN2（窒素）の混合ガスをプラズマ化して、このプラズ
マガスによりレジスト２１をアッシングする。 アッシ
ングの条件の一例を挙げると、O2のガス流量を２０００
sccm、N2のガス流量を２００sccmとし、アッシング雰囲
気のガス圧力を１．５Torrとする。
（不図示）に移し、そのアッシング装置内でO2（酸素）
とN2（窒素）の混合ガスをプラズマ化して、このプラズ
マガスによりレジスト２１をアッシングする。 アッシ
ングの条件の一例を挙げると、O2のガス流量を２０００
sccm、N2のガス流量を２００sccmとし、アッシング雰囲
気のガス圧力を１．５Torrとする。
【００３５】そのアッシング用ガスにはフッ素系ガスで
あるCF4 が含まれていないので、第２の配線用溝２３か
ら露出した第２の窒化シリコン膜１９がエッチングされ
ず、その下の銅製のビア１８が露出して酸化されること
はない。しかし、レジスト２２のアッシング用ガスには
フッ素が含まれていないので、アッシングにおいてレジ
スト２２の窓２２ａの内面に付着した反応生成物２４、
即ちシリコン化合物がエッチングされずに残ってしま
う。
あるCF4 が含まれていないので、第２の配線用溝２３か
ら露出した第２の窒化シリコン膜１９がエッチングされ
ず、その下の銅製のビア１８が露出して酸化されること
はない。しかし、レジスト２２のアッシング用ガスには
フッ素が含まれていないので、アッシングにおいてレジ
スト２２の窓２２ａの内面に付着した反応生成物２４、
即ちシリコン化合物がエッチングされずに残ってしま
う。
【００３６】従って、レジスト２２のアッシングの後
に、第２の配線用溝２３の近傍には図５(a) 、図８(a),
(b) に示すように反応生成物２４がフェンス状に残存す
る。そこで、第２の窒化シリコン膜１９をエッチングし
てビア１８を露出させる前に、図５(b) に示すように、
Ar（アルゴン）とO2の混合ガスをアッシング装置内に導
入してプラズマ化し、これによりフェンス状の反応生成
物２４を除去する。そのアッシングの条件の一例を挙げ
ると、Arのガス流量を１００sccm、O2のガス流量を１０
sccmとし、プラズマ発生用の高周波電力を４００Ｗとす
るとともに、プラズマ雰囲気の圧力を５０ mTorrとす
る。
に、第２の配線用溝２３の近傍には図５(a) 、図８(a),
(b) に示すように反応生成物２４がフェンス状に残存す
る。そこで、第２の窒化シリコン膜１９をエッチングし
てビア１８を露出させる前に、図５(b) に示すように、
Ar（アルゴン）とO2の混合ガスをアッシング装置内に導
入してプラズマ化し、これによりフェンス状の反応生成
物２４を除去する。そのアッシングの条件の一例を挙げ
ると、Arのガス流量を１００sccm、O2のガス流量を１０
sccmとし、プラズマ発生用の高周波電力を４００Ｗとす
るとともに、プラズマ雰囲気の圧力を５０ mTorrとす
る。
【００３７】この反応生成物２４を除去する際にはフッ
素系のガスを使用していないので、第２の配線用溝２３
の下の第２の窒化シリコン膜１９がエッチングされず、
銅製のビア１８が露出して酸化されることはないし、第
２の配線用溝２３の側壁がエッチングされて凹凸が生じ
ることはない。この後に、シリコン基板１をＲＩＥ装置
200 に移し、チャンバ201 内にCHF3とArとO2の混合ガス
を導入して、図６(a) に示すように、第２の配線用溝２
３の下に存在する第２の窒化シリコン膜１９をエッチン
グして除去する。このとき、窒化シリコンよりなる反射
防止膜２１も同時にエッチングされて第４の層間絶縁膜
２０が露出される。この場合、反射防止膜２１の上に反
応生成物２４が残っていないので、反応生成物２４によ
って反射防止膜２１のエッチングが部分的に阻止される
ことはない。従って、図９に示すように反射防止膜２１
の一部が残るといった現象は発生せず、第４の層間絶縁
膜２０の上に凹凸が生じることもない。
素系のガスを使用していないので、第２の配線用溝２３
の下の第２の窒化シリコン膜１９がエッチングされず、
銅製のビア１８が露出して酸化されることはないし、第
２の配線用溝２３の側壁がエッチングされて凹凸が生じ
ることはない。この後に、シリコン基板１をＲＩＥ装置
200 に移し、チャンバ201 内にCHF3とArとO2の混合ガス
を導入して、図６(a) に示すように、第２の配線用溝２
３の下に存在する第２の窒化シリコン膜１９をエッチン
グして除去する。このとき、窒化シリコンよりなる反射
防止膜２１も同時にエッチングされて第４の層間絶縁膜
２０が露出される。この場合、反射防止膜２１の上に反
応生成物２４が残っていないので、反応生成物２４によ
って反射防止膜２１のエッチングが部分的に阻止される
ことはない。従って、図９に示すように反射防止膜２１
の一部が残るといった現象は発生せず、第４の層間絶縁
膜２０の上に凹凸が生じることもない。
【００３８】なお、第２の窒化シリコン膜１９のエッチ
ング時間は短いので、第２の配線用溝２３の側壁に凹凸
が発生するようなことはない。また、第２の窒化シリコ
ン膜１９のエッチングにより第２のビア１８の上面が露
出するが、ＲＩＥエッチングのスパッタ効果によってそ
の上面に生じた僅かな酸化物は除去される。その後に、
シリコン基板１をＲＩＥ装置200 からスパッタ装置（不
図示）に移し、そのスパッタ装置内で第２の配線用溝２
３の内面と第４の層間絶縁膜２０の上に沿って第３の窒
化タンタル膜２５を５ｎｍの厚さに形成し、続いて、第
３の窒化タンタル膜２５の上に銅のシード膜（不図示）
を形成する。そして、シリコン基板１をスパッタ装置か
ら取り出した後に、電解メッキ法によって第３の窒化タ
ンタル膜２５の上に第３の銅膜２６を形成する。これら
の金属膜２５，２６を形成する場合には、第４の層間絶
縁膜２０の上には反応生成物２４が残っていないので、
それらの金属膜２５，２６が剥がれ難くなっている。
ング時間は短いので、第２の配線用溝２３の側壁に凹凸
が発生するようなことはない。また、第２の窒化シリコ
ン膜１９のエッチングにより第２のビア１８の上面が露
出するが、ＲＩＥエッチングのスパッタ効果によってそ
の上面に生じた僅かな酸化物は除去される。その後に、
シリコン基板１をＲＩＥ装置200 からスパッタ装置（不
図示）に移し、そのスパッタ装置内で第２の配線用溝２
３の内面と第４の層間絶縁膜２０の上に沿って第３の窒
化タンタル膜２５を５ｎｍの厚さに形成し、続いて、第
３の窒化タンタル膜２５の上に銅のシード膜（不図示）
を形成する。そして、シリコン基板１をスパッタ装置か
ら取り出した後に、電解メッキ法によって第３の窒化タ
ンタル膜２５の上に第３の銅膜２６を形成する。これら
の金属膜２５，２６を形成する場合には、第４の層間絶
縁膜２０の上には反応生成物２４が残っていないので、
それらの金属膜２５，２６が剥がれ難くなっている。
【００３９】次に、図６(b) に示すように、第３の銅膜
２６と第３の窒化タンタル膜２５をＣＭＰ法により研磨
して第４の層間絶縁膜２０の上からそれらを除去する。
これにより、第２の配線用溝２３の上に残った第３の銅
膜２６と第３の窒化タンタル膜２５によって第２の銅配
線２７が構成されることになる。以上のようなシングル
ダマシン法によるビア１８と銅配線１３，２７の形成を
繰り返すことによって、多層構造の銅配線が形成され
る。
２６と第３の窒化タンタル膜２５をＣＭＰ法により研磨
して第４の層間絶縁膜２０の上からそれらを除去する。
これにより、第２の配線用溝２３の上に残った第３の銅
膜２６と第３の窒化タンタル膜２５によって第２の銅配
線２７が構成されることになる。以上のようなシングル
ダマシン法によるビア１８と銅配線１３，２７の形成を
繰り返すことによって、多層構造の銅配線が形成され
る。
【００４０】なお、上記した例では、レジスト２２のア
ッシングと反応生成物２４の除去を同じプラズマ発生装
置によって連続的に行ったが、それらを別々の装置で行
ってもよい。ところで、レジスト２２をアッシングする
前にレジスト２２の窓２２ａの側壁に付着した反応生成
物２４をアルゴンスパッタで除去することも考えられる
が、この方法による反応生成物２４の除去効率は極めて
低い。即ち、レジスト２２をマスクに使用して第４の層
間絶縁膜膜２０をＲＩＥ法でエッチングした後では、レ
ジスト２２は負に帯電しているためにアルゴンプラスイ
オンがシリコン基板１の主面に垂直な方向に進行し易
く、斜め方向に進行し難くなって、窓２２ａ側壁の反応
生成物２４が除去され難くなる。これに対して、レジス
ト２２が除去された後には、基板主面に対してアルゴン
プラスイオンが斜めに進行する成分が増えてフェンス状
の反応生成物２４の除去が容易になる。
ッシングと反応生成物２４の除去を同じプラズマ発生装
置によって連続的に行ったが、それらを別々の装置で行
ってもよい。ところで、レジスト２２をアッシングする
前にレジスト２２の窓２２ａの側壁に付着した反応生成
物２４をアルゴンスパッタで除去することも考えられる
が、この方法による反応生成物２４の除去効率は極めて
低い。即ち、レジスト２２をマスクに使用して第４の層
間絶縁膜膜２０をＲＩＥ法でエッチングした後では、レ
ジスト２２は負に帯電しているためにアルゴンプラスイ
オンがシリコン基板１の主面に垂直な方向に進行し易
く、斜め方向に進行し難くなって、窓２２ａ側壁の反応
生成物２４が除去され難くなる。これに対して、レジス
ト２２が除去された後には、基板主面に対してアルゴン
プラスイオンが斜めに進行する成分が増えてフェンス状
の反応生成物２４の除去が容易になる。
【００４１】なお、フェンス状の反応生成物２４の発生
は、層間絶縁膜のエッチングの面積がウェハ全体の面積
の数十％、例えば２０〜３０％の場合に発生し易いが、
ビアホール形成時のようにウェハ全体の面積の数％のエ
ッチングでは反応生成物の発生量は少ない。また、上記
した第１の銅配線１３の形成の際に、フェンス状の反応
生成物の除去についての説明はしなかったが、第１の配
線用溝１０の側壁に凹凸が生じたりその下の第１の層間
絶縁膜４ｂのエッチングを防止しようとする場合には、
第１の配線用溝１０の形成の際に使用したレジストのア
ッシングを酸素と窒素の混合ガスのプラズマによって除
去し、ついで反応生成物をアルゴンと酸素の混合ガスの
プラズマによって除去するようにしてもよい。 （第２の実施の形態）上記した第１実施形態では、レジ
ストのアッシングと反応生成物の除去を異なる反応ガス
を用いて別々に行ったが、レジストのアッシングと反応
生成物の一部の除去を同時に行ってもよく、そのような
工程を以下に説明する。
は、層間絶縁膜のエッチングの面積がウェハ全体の面積
の数十％、例えば２０〜３０％の場合に発生し易いが、
ビアホール形成時のようにウェハ全体の面積の数％のエ
ッチングでは反応生成物の発生量は少ない。また、上記
した第１の銅配線１３の形成の際に、フェンス状の反応
生成物の除去についての説明はしなかったが、第１の配
線用溝１０の側壁に凹凸が生じたりその下の第１の層間
絶縁膜４ｂのエッチングを防止しようとする場合には、
第１の配線用溝１０の形成の際に使用したレジストのア
ッシングを酸素と窒素の混合ガスのプラズマによって除
去し、ついで反応生成物をアルゴンと酸素の混合ガスの
プラズマによって除去するようにしてもよい。 （第２の実施の形態）上記した第１実施形態では、レジ
ストのアッシングと反応生成物の除去を異なる反応ガス
を用いて別々に行ったが、レジストのアッシングと反応
生成物の一部の除去を同時に行ってもよく、そのような
工程を以下に説明する。
【００４２】図１０、図１１は、本発明の第２実施形態
を示す半導体装置の配線の形成工程を示す断面図であ
り、第１実施形態と同じ符号は同じ要素を示している。
なお、本実施形態では、第１の層間絶縁膜４ｂの下部よ
りも下の構成要素については説明が省略されているが、
第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトラン
ジスタ３及びシリコン基板１を覆っていることは第１実
施形態と同じである。
を示す半導体装置の配線の形成工程を示す断面図であ
り、第１実施形態と同じ符号は同じ要素を示している。
なお、本実施形態では、第１の層間絶縁膜４ｂの下部よ
りも下の構成要素については説明が省略されているが、
第１の層間絶縁膜４ｂが保護絶縁膜４ａ、ＭＯＳトラン
ジスタ３及びシリコン基板１を覆っていることは第１実
施形態と同じである。
【００４３】まず、第１実施形態と同様に、第１の層間
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成し、第１の銅配線１３
に接続される第２のビア１８を第１の窒化シリコン膜１
４及び第３の層間絶縁膜１５の中に形成した後に、第２
のビア１８及び第３の層間絶縁膜１５の上に第２の窒化
シリコン膜１９、第４の層間絶縁膜２０及び反射防止膜
２１を形成する。
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成し、第１の銅配線１３
に接続される第２のビア１８を第１の窒化シリコン膜１
４及び第３の層間絶縁膜１５の中に形成した後に、第２
のビア１８及び第３の層間絶縁膜１５の上に第２の窒化
シリコン膜１９、第４の層間絶縁膜２０及び反射防止膜
２１を形成する。
【００４４】その後に、図１０(a) に示すように、反射
防止膜２１の上にレジストを２２塗布し、これを露光、
現像して配線パターン用窓２２ａを形成する。その配線
パターン用窓２２ａは、第２のビア１８の上を通る位置
に形成される。次に、平行平板型ＲＩＥ装置200 を用い
て、図１０(b) に示すように、配線パターン用窓２２ａ
を通して反射防止膜２１と第４の層間絶縁膜２０を連続
的にエッチングして第２の配線用溝２３を形成する。こ
の場合、窒化シリコンよりなる反射防止膜２１のエッチ
ングガスとして例えばCHF3とArとO2の混合ガスを使用
し、また、SiO2よりなる第４の層間絶縁膜１９のエッチ
ングガスとして例えばC4F8とArとO2とCOの混合ガスを用
いる。それらのエッチング時には、第１実施形態と同様
に反応生成物２４が発生してレジスト２２の窓２２ａの
側壁に付着する。
防止膜２１の上にレジストを２２塗布し、これを露光、
現像して配線パターン用窓２２ａを形成する。その配線
パターン用窓２２ａは、第２のビア１８の上を通る位置
に形成される。次に、平行平板型ＲＩＥ装置200 を用い
て、図１０(b) に示すように、配線パターン用窓２２ａ
を通して反射防止膜２１と第４の層間絶縁膜２０を連続
的にエッチングして第２の配線用溝２３を形成する。こ
の場合、窒化シリコンよりなる反射防止膜２１のエッチ
ングガスとして例えばCHF3とArとO2の混合ガスを使用
し、また、SiO2よりなる第４の層間絶縁膜１９のエッチ
ングガスとして例えばC4F8とArとO2とCOの混合ガスを用
いる。それらのエッチング時には、第１実施形態と同様
に反応生成物２４が発生してレジスト２２の窓２２ａの
側壁に付着する。
【００４５】それらのエッチング後に、O2とCF4 の混合
ガスをアッシング装置でプラズマ化して、これによりレ
ジスト２２をアッシングする。このアッシング用ガスに
はフッ素系ガスであるCF4 が含まれているが、そのCF4
濃度を一般的な量よりも少ない流量、即ち５流量％以下
にすると、第２の配線用溝２３の下の第２の窒化シリコ
ン膜１９の膜厚のエッチングが抑制され、銅製の第２の
ビア２３が露出せずにその酸化は起こらない。
ガスをアッシング装置でプラズマ化して、これによりレ
ジスト２２をアッシングする。このアッシング用ガスに
はフッ素系ガスであるCF4 が含まれているが、そのCF4
濃度を一般的な量よりも少ない流量、即ち５流量％以下
にすると、第２の配線用溝２３の下の第２の窒化シリコ
ン膜１９の膜厚のエッチングが抑制され、銅製の第２の
ビア２３が露出せずにその酸化は起こらない。
【００４６】このような条件でレジスト２２をアッシン
グすると、図１０(c) に示すようにフェンス状の反応生
成物２４が僅かにエッチングされるが完全には除去しき
れずに、一部が残ることになる。次に、図１１(a) に示
すように、アッシング装置を用いてArとO2のプラズマに
よって反応生成物２４の残りを除去し、続いて、図１１
(b) に示すように、第２の配線用溝２３から露出した第
２の窒化シリコン膜１９をArとO2とCHF3の混合ガスを用
いてエッチングして第２のビア１８を露出する。このと
き、窒化シリコンよりなる反射防止膜２１も同時にエッ
チングされて第４の層間絶縁膜２０が露出する。
グすると、図１０(c) に示すようにフェンス状の反応生
成物２４が僅かにエッチングされるが完全には除去しき
れずに、一部が残ることになる。次に、図１１(a) に示
すように、アッシング装置を用いてArとO2のプラズマに
よって反応生成物２４の残りを除去し、続いて、図１１
(b) に示すように、第２の配線用溝２３から露出した第
２の窒化シリコン膜１９をArとO2とCHF3の混合ガスを用
いてエッチングして第２のビア１８を露出する。このと
き、窒化シリコンよりなる反射防止膜２１も同時にエッ
チングされて第４の層間絶縁膜２０が露出する。
【００４７】その後に、第１実施形態と同様な方法によ
って、図１１(c) に示すように、第２の配線用溝２３内
に窒化タンタル膜２５と銅膜２６の二層構造よりなる第
２の配線２７を形成する。以上のような本実施形態にお
いても、第１実施形態と同様に、配線用溝２３の側壁や
第４の層間絶縁膜２０の上で凹凸が生じることはない。 （第３の実施の形態）第１、第２の実施の形態では、シ
ングルダマシン法によりビアと銅配線を形成する方法に
ついて説明したが、本実施形態では、デュアルダマシン
法によりビアと銅配線を形成する工程について説明す
る。
って、図１１(c) に示すように、第２の配線用溝２３内
に窒化タンタル膜２５と銅膜２６の二層構造よりなる第
２の配線２７を形成する。以上のような本実施形態にお
いても、第１実施形態と同様に、配線用溝２３の側壁や
第４の層間絶縁膜２０の上で凹凸が生じることはない。 （第３の実施の形態）第１、第２の実施の形態では、シ
ングルダマシン法によりビアと銅配線を形成する方法に
ついて説明したが、本実施形態では、デュアルダマシン
法によりビアと銅配線を形成する工程について説明す
る。
【００４８】図１２、図１３は、本発明の第３実施形態
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
【００４９】まず、第１実施形態と同様に、第１の層間
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。次に、第１の銅
配線１３及び第２の層間絶縁膜９の上に、第１の窒化シ
リコン膜１４、第３の層間絶縁膜１５、第２の窒化シリ
コン膜１９、第４の層間絶縁膜２０及び反射防止膜２１
をプラズマＣＶＤ法により順に形成する。第１の窒化シ
リコン膜１４から反射防止膜２１までの膜の形成は同じ
ＣＶＤ装置で連続的に形成して良い。また、第１の窒化
シリコン膜１４から反射防止膜２１までの膜の形成の間
には、ビアの形成は行わない。
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。次に、第１の銅
配線１３及び第２の層間絶縁膜９の上に、第１の窒化シ
リコン膜１４、第３の層間絶縁膜１５、第２の窒化シリ
コン膜１９、第４の層間絶縁膜２０及び反射防止膜２１
をプラズマＣＶＤ法により順に形成する。第１の窒化シ
リコン膜１４から反射防止膜２１までの膜の形成は同じ
ＣＶＤ装置で連続的に形成して良い。また、第１の窒化
シリコン膜１４から反射防止膜２１までの膜の形成の間
には、ビアの形成は行わない。
【００５０】その後に、図１２(a) に示すように、フォ
トリソグラフィー法を用いて、反射防止膜２１から第３
の層間絶縁膜１５までの膜の一部をエッチングして、第
１の銅配線１３の上方に位置するビアホール３１を形成
する。それらの膜のエッチング条件は、第１の実施形態
と同じに設定する。さらに、ビアホール３１内と反射防
止膜２１の上に有機物のような保護材料３２を塗布し、
これをエッチバックすることにより、保護材料３２をビ
アホール３１の下部にのみ残存させる。
トリソグラフィー法を用いて、反射防止膜２１から第３
の層間絶縁膜１５までの膜の一部をエッチングして、第
１の銅配線１３の上方に位置するビアホール３１を形成
する。それらの膜のエッチング条件は、第１の実施形態
と同じに設定する。さらに、ビアホール３１内と反射防
止膜２１の上に有機物のような保護材料３２を塗布し、
これをエッチバックすることにより、保護材料３２をビ
アホール３１の下部にのみ残存させる。
【００５１】次に、図１２(b) に示すように、反射防止
膜２１の上にフォトレジスト３３を塗布し、これを露
光、現像して配線形状を有する配線パターン用窓３３ａ
を形成する。その後に、図７に示すような平行平板型Ｒ
ＩＥ装置200 を用い、配線パターン用窓３３ａを通して
反射防止膜２１と第４の層間絶縁膜２０を連続的にエッ
チングして図１２(c) に示すような第２の配線用溝３４
を形成する。この場合、窒化シリコンよりなる反射防止
膜２１のエッチングガスとして例えばCHF3とArとO2の混
合ガスを使用し、また、SiO2よりなる第４の層間絶縁膜
２０のエッチングガスとして例えばC4F8とArとO2とCOの
混合ガスを使用する。
膜２１の上にフォトレジスト３３を塗布し、これを露
光、現像して配線形状を有する配線パターン用窓３３ａ
を形成する。その後に、図７に示すような平行平板型Ｒ
ＩＥ装置200 を用い、配線パターン用窓３３ａを通して
反射防止膜２１と第４の層間絶縁膜２０を連続的にエッ
チングして図１２(c) に示すような第２の配線用溝３４
を形成する。この場合、窒化シリコンよりなる反射防止
膜２１のエッチングガスとして例えばCHF3とArとO2の混
合ガスを使用し、また、SiO2よりなる第４の層間絶縁膜
２０のエッチングガスとして例えばC4F8とArとO2とCOの
混合ガスを使用する。
【００５２】そのような反射防止膜２１と第４の層間絶
縁膜２０をエッチングして第２の配線用溝３４を形成す
る間には、反応生成物３５であるシリコン化合物が発生
してレジスト３３の窓３３ａの側壁に付着する。この場
合に、第１の窒化シリコン膜１４は保護材料３２によっ
て保護されてエッチングされることはない。次に、O2と
N2の混合ガスをアッシング装置でプラズマ化して、この
プラズマガスによりレジスト３３と保護材料３２をアッ
シングする。このアッシング用ガスにはフッ素系ガスが
含まれていないので、第２の配線用溝３４及びビアホー
ル３１から露出した第２の窒化シリコン膜１９がエッチ
ングされず、その下の第１の銅配線１３が露出して酸化
されることはない。
縁膜２０をエッチングして第２の配線用溝３４を形成す
る間には、反応生成物３５であるシリコン化合物が発生
してレジスト３３の窓３３ａの側壁に付着する。この場
合に、第１の窒化シリコン膜１４は保護材料３２によっ
て保護されてエッチングされることはない。次に、O2と
N2の混合ガスをアッシング装置でプラズマ化して、この
プラズマガスによりレジスト３３と保護材料３２をアッ
シングする。このアッシング用ガスにはフッ素系ガスが
含まれていないので、第２の配線用溝３４及びビアホー
ル３１から露出した第２の窒化シリコン膜１９がエッチ
ングされず、その下の第１の銅配線１３が露出して酸化
されることはない。
【００５３】しかしながら、レジスト３３及び保護材３
２のアッシング用のガスにはフッ素が含まれていないの
で、アッシング時にレジスト３３の窓３３ａの内面に付
着した反応生成物（シリコン化合物）３５がエッチング
されずに残ってしまう。従って、レジスト３３及び保護
材３２のアッシングの後には、第２の配線用溝３４の近
傍に図１３(a) に示すような反応生成物３５がフェンス
状に残存する。そこで、第１の窒化シリコン膜１４をエ
ッチングして第１の銅配線１３を露出させる前に、図１
３(b) に示すように、ArとO2の混合ガスをアッシング装
置のチャンバ内に導入してプラズマ化し、これによりフ
ェンス状の反応生成物３５を除去する。
２のアッシング用のガスにはフッ素が含まれていないの
で、アッシング時にレジスト３３の窓３３ａの内面に付
着した反応生成物（シリコン化合物）３５がエッチング
されずに残ってしまう。従って、レジスト３３及び保護
材３２のアッシングの後には、第２の配線用溝３４の近
傍に図１３(a) に示すような反応生成物３５がフェンス
状に残存する。そこで、第１の窒化シリコン膜１４をエ
ッチングして第１の銅配線１３を露出させる前に、図１
３(b) に示すように、ArとO2の混合ガスをアッシング装
置のチャンバ内に導入してプラズマ化し、これによりフ
ェンス状の反応生成物３５を除去する。
【００５４】この反応生成物３５を除去する際にはフッ
素系のガスを使用していないので、第２の配線用溝３４
の下の第１の窒化シリコン膜１４がエッチングされず、
第１の銅配線１３が露出して酸化されることはないし、
ビアホール３１と第２の配線用溝３４の側壁に凹凸が生
じることはない。この後に、シリコン基板１をＲＩＥ装
置200 に戻し、CHF3とArとO2の混合ガスを使用して、図
１３(c) に示すように、第２の配線用溝３４及びビアホ
ール３１の下に存在する第１及び第２の窒化シリコン膜
１４，１９をエッチングして除去する。このとき、窒化
シリコンよりなる反射防止膜２１も同時にエッチングさ
れて第４の層間絶縁膜２０が露出される。この場合、反
射防止膜２１の上には反応生成物２４が残っていないの
で、反応生成物２４によって反射防止膜２１のエッチン
グが阻止されることはない。
素系のガスを使用していないので、第２の配線用溝３４
の下の第１の窒化シリコン膜１４がエッチングされず、
第１の銅配線１３が露出して酸化されることはないし、
ビアホール３１と第２の配線用溝３４の側壁に凹凸が生
じることはない。この後に、シリコン基板１をＲＩＥ装
置200 に戻し、CHF3とArとO2の混合ガスを使用して、図
１３(c) に示すように、第２の配線用溝３４及びビアホ
ール３１の下に存在する第１及び第２の窒化シリコン膜
１４，１９をエッチングして除去する。このとき、窒化
シリコンよりなる反射防止膜２１も同時にエッチングさ
れて第４の層間絶縁膜２０が露出される。この場合、反
射防止膜２１の上には反応生成物２４が残っていないの
で、反応生成物２４によって反射防止膜２１のエッチン
グが阻止されることはない。
【００５５】その後に、第１実施形態と同様に、第２の
配線用溝３４及びビアホール３１の内面と第４の層間絶
縁膜２０の上に沿って第３の窒化タンタル膜３６をスパ
ッタ法により５ｎｍの厚さに形成し、続いて、第３の窒
化タンタル膜３６の上に銅のシード膜（不図示）を形成
する。さらに、電解メッキ法によって第３の窒化タンタ
ル膜３６の上に第３の銅膜３７を形成する。これらの金
属膜３６，３７を形成する場合には、第４の層間絶縁膜
２０の上には反応生成物が残っていないので、それらの
金属膜３６，３７が剥がれ難くなっている。
配線用溝３４及びビアホール３１の内面と第４の層間絶
縁膜２０の上に沿って第３の窒化タンタル膜３６をスパ
ッタ法により５ｎｍの厚さに形成し、続いて、第３の窒
化タンタル膜３６の上に銅のシード膜（不図示）を形成
する。さらに、電解メッキ法によって第３の窒化タンタ
ル膜３６の上に第３の銅膜３７を形成する。これらの金
属膜３６，３７を形成する場合には、第４の層間絶縁膜
２０の上には反応生成物が残っていないので、それらの
金属膜３６，３７が剥がれ難くなっている。
【００５６】次に、図１３(d) に示すように、第３の銅
膜３７と第３の窒化タンタル膜３６をＣＭＰ法により研
磨して第４の層間絶縁膜２０の上からそれらを除去す
る。これにより、ビアホール３１の中に残った第３の銅
膜３７と第３の窒化タンタル膜３６によって第２のビア
３８が構成され、また、第２の配線用溝３４の中に残っ
た第３の銅膜３７と第３の窒化タンタル膜３６によって
第２の銅配線３９が構成される。
膜３７と第３の窒化タンタル膜３６をＣＭＰ法により研
磨して第４の層間絶縁膜２０の上からそれらを除去す
る。これにより、ビアホール３１の中に残った第３の銅
膜３７と第３の窒化タンタル膜３６によって第２のビア
３８が構成され、また、第２の配線用溝３４の中に残っ
た第３の銅膜３７と第３の窒化タンタル膜３６によって
第２の銅配線３９が構成される。
【００５７】なお、本実施形態では、第３の層間絶縁膜
１５と第４の層間絶縁膜２０の間に第２の窒化シリコン
膜１９を形成しているが、これを省略してもよい。第２
の窒化シリコン膜１９を省略する場合には、層間絶縁膜
１５，２０をエッチングして第２の配線用溝３４を形成
する場合に、その第２の配線用溝３４の深さはエッチン
グ時間の制御によって調整することになる。 （第４実施の形態）本実施形態では、第３実施形態と異
なるデュアルダマシン法によるビアと銅配線の形成工程
について説明する。
１５と第４の層間絶縁膜２０の間に第２の窒化シリコン
膜１９を形成しているが、これを省略してもよい。第２
の窒化シリコン膜１９を省略する場合には、層間絶縁膜
１５，２０をエッチングして第２の配線用溝３４を形成
する場合に、その第２の配線用溝３４の深さはエッチン
グ時間の制御によって調整することになる。 （第４実施の形態）本実施形態では、第３実施形態と異
なるデュアルダマシン法によるビアと銅配線の形成工程
について説明する。
【００５８】図１４、図１５は、本発明の第４実施形態
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
【００５９】まず、第１実施形態と同様に、第１の層間
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。次に、第１の銅
配線１３及び第２の層間絶縁膜９の上に、第１の窒化シ
リコン膜１４、第３の層間絶縁膜１５、第２の窒化シリ
コン膜１９、第４の層間絶縁膜２０及び反射防止膜２１
をプラズマＣＶＤ法により順に形成する。第１の窒化シ
リコン膜１４から反射防止膜２１までの膜の形成は同じ
ＣＶＤ装置で連続的に形成して良い。また、第１の窒化
シリコン膜１４から反射防止膜２１までの膜の形成の間
には、ビアの形成は行わない。
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。次に、第１の銅
配線１３及び第２の層間絶縁膜９の上に、第１の窒化シ
リコン膜１４、第３の層間絶縁膜１５、第２の窒化シリ
コン膜１９、第４の層間絶縁膜２０及び反射防止膜２１
をプラズマＣＶＤ法により順に形成する。第１の窒化シ
リコン膜１４から反射防止膜２１までの膜の形成は同じ
ＣＶＤ装置で連続的に形成して良い。また、第１の窒化
シリコン膜１４から反射防止膜２１までの膜の形成の間
には、ビアの形成は行わない。
【００６０】その後に、図１４(a) に示すように、フォ
トリソグラフィー法を用いて、反射防止膜２１及び第４
の層間絶縁膜２０の一部をエッチングして、第１の銅配
線１３の上方に位置するビア形状の開口４０を形成す
る。それらの膜のエッチング条件は、第１の実施形態と
同じに設定する。次に、図１４(b) に示すように、反射
防止膜２１の上にフォトレジスト４１を塗布し、これを
露光、現像して配線形状を有する配線パターン用窓４１
ａを形成する。
トリソグラフィー法を用いて、反射防止膜２１及び第４
の層間絶縁膜２０の一部をエッチングして、第１の銅配
線１３の上方に位置するビア形状の開口４０を形成す
る。それらの膜のエッチング条件は、第１の実施形態と
同じに設定する。次に、図１４(b) に示すように、反射
防止膜２１の上にフォトレジスト４１を塗布し、これを
露光、現像して配線形状を有する配線パターン用窓４１
ａを形成する。
【００６１】その後に、平行平板型ＲＩＥ装置200 を用
い、配線パターン用窓４１ａ及び開口４０を通して反射
防止膜２１から第３の層間絶縁膜１５までの複数の膜を
連続的にエッチングすると、図１４(c) に示すように、
反射防止膜２１及び第４の層間絶縁膜２０には第２の配
線用溝４３が形成され、同時に、第２の窒化シリコン膜
１９及び第３の層間絶縁膜１５には開口４１と同じ径の
ビアホール４２が形成される。この場合、反射防止膜２
１及び第２の窒化シリコン膜１９のエッチングガスとし
て例えばCHF3とArとO2の混合ガスを使用し、また、SiO2
よりなる第３及び第４の層間絶縁膜１５，２０のエッチ
ングガスとして例えばC4F8とArとO2とCOの混合ガスを使
用する。この条件では、第３及び第４の層間絶縁膜１
５，２０をエッチングする際には第１及び第２の窒化シ
リコン膜１４，１９はエッチングストップ層として機能
するので、第１の銅配線１３が露出することはない。
い、配線パターン用窓４１ａ及び開口４０を通して反射
防止膜２１から第３の層間絶縁膜１５までの複数の膜を
連続的にエッチングすると、図１４(c) に示すように、
反射防止膜２１及び第４の層間絶縁膜２０には第２の配
線用溝４３が形成され、同時に、第２の窒化シリコン膜
１９及び第３の層間絶縁膜１５には開口４１と同じ径の
ビアホール４２が形成される。この場合、反射防止膜２
１及び第２の窒化シリコン膜１９のエッチングガスとし
て例えばCHF3とArとO2の混合ガスを使用し、また、SiO2
よりなる第３及び第４の層間絶縁膜１５，２０のエッチ
ングガスとして例えばC4F8とArとO2とCOの混合ガスを使
用する。この条件では、第３及び第４の層間絶縁膜１
５，２０をエッチングする際には第１及び第２の窒化シ
リコン膜１４，１９はエッチングストップ層として機能
するので、第１の銅配線１３が露出することはない。
【００６２】そのような第２の配線用溝４３とビアホー
ル４２を形成する間には、反応生成物４４であるシリコ
ン化合物が発生してレジスト４１の窓４１ａの側壁に付
着する。次に、O2とN2の混合ガスをアッシング装置でプ
ラズマ化して、このプラズマガスによりレジスト４１を
アッシングする。このアッシング用ガスにはフッ素系ガ
スが含まれていないので、第２の配線用溝４３及びビア
ホール４２から露出した第２の窒化シリコン膜１９がエ
ッチングされず、その下の第１の銅配線１３が露出して
酸化されることはない。
ル４２を形成する間には、反応生成物４４であるシリコ
ン化合物が発生してレジスト４１の窓４１ａの側壁に付
着する。次に、O2とN2の混合ガスをアッシング装置でプ
ラズマ化して、このプラズマガスによりレジスト４１を
アッシングする。このアッシング用ガスにはフッ素系ガ
スが含まれていないので、第２の配線用溝４３及びビア
ホール４２から露出した第２の窒化シリコン膜１９がエ
ッチングされず、その下の第１の銅配線１３が露出して
酸化されることはない。
【００６３】しかしながら、レジスト４１のアッシング
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト４１の窓４１ａの内面に付着した反応生成
物（シリコン化合物）４４がエッチングされずに残って
しまう。従って、レジスト４１のアッシングの後には、
第２の配線用溝４３の近傍に反応生成物４４が図１５
(a) に示すようにフェンス状に残存する。そこで、第２
の窒化シリコン膜１９をエッチングして第１の銅配線１
３を露出させる前に、図１５(b) に示すように、ArとO2
の混合ガスをアッシング装置のチャンバ内に導入してプ
ラズマ化し、これによりフェンス状の反応生成物４４を
除去する。
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト４１の窓４１ａの内面に付着した反応生成
物（シリコン化合物）４４がエッチングされずに残って
しまう。従って、レジスト４１のアッシングの後には、
第２の配線用溝４３の近傍に反応生成物４４が図１５
(a) に示すようにフェンス状に残存する。そこで、第２
の窒化シリコン膜１９をエッチングして第１の銅配線１
３を露出させる前に、図１５(b) に示すように、ArとO2
の混合ガスをアッシング装置のチャンバ内に導入してプ
ラズマ化し、これによりフェンス状の反応生成物４４を
除去する。
【００６４】この反応生成物４４を除去する際にはフッ
素系のガスを使用していないので、第２の配線用溝４３
の下の第２の窒化シリコン膜１９がエッチングされず、
第１の銅配線１３が露出して酸化されることはないし、
ビアホール４２と第２の配線用溝４３の側壁に凹凸が生
じることはない。この後に、シリコン基板１をＲＩＥ装
置200 に戻し、そのチャンバ201 内に導入するガスをCH
F3とArとO2の混合ガスとして、図１５(c) に示すよう
に、第２の配線用溝４３及びビアホール４２の下に存在
する第１及び第２の窒化シリコン膜１４，１９をエッチ
ングして除去する。このとき、窒化シリコンよりなる反
射防止膜２１も同時にエッチングされて第４の層間絶縁
膜２０が露出される。この場合、反射防止膜２１の上に
は反応生成物４４が残っていないので、反応生成物４４
によって反射防止膜２１のエッチングが阻止されること
はない。
素系のガスを使用していないので、第２の配線用溝４３
の下の第２の窒化シリコン膜１９がエッチングされず、
第１の銅配線１３が露出して酸化されることはないし、
ビアホール４２と第２の配線用溝４３の側壁に凹凸が生
じることはない。この後に、シリコン基板１をＲＩＥ装
置200 に戻し、そのチャンバ201 内に導入するガスをCH
F3とArとO2の混合ガスとして、図１５(c) に示すよう
に、第２の配線用溝４３及びビアホール４２の下に存在
する第１及び第２の窒化シリコン膜１４，１９をエッチ
ングして除去する。このとき、窒化シリコンよりなる反
射防止膜２１も同時にエッチングされて第４の層間絶縁
膜２０が露出される。この場合、反射防止膜２１の上に
は反応生成物４４が残っていないので、反応生成物４４
によって反射防止膜２１のエッチングが阻止されること
はない。
【００６５】その後に、第１実施形態と同様に、第２の
配線用溝４３及びビアホール４２の内面と第４の層間絶
縁膜２０の上に沿って第３の窒化タンタル膜４５をスパ
ッタ法により５ｎｍの厚さに形成し、続いて、第３の窒
化タンタル膜４５の上に銅のシード膜（不図示）を形成
する。さらに、電解メッキ法によって第３の窒化タンタ
ル膜４５の上に第３の銅膜４６を形成する。これらの金
属膜４５，４６を形成する場合には、第４の層間絶縁膜
２０の上には反応生成物が残っていないので、それらの
金属膜４５，４６は剥がれ難くなっている。
配線用溝４３及びビアホール４２の内面と第４の層間絶
縁膜２０の上に沿って第３の窒化タンタル膜４５をスパ
ッタ法により５ｎｍの厚さに形成し、続いて、第３の窒
化タンタル膜４５の上に銅のシード膜（不図示）を形成
する。さらに、電解メッキ法によって第３の窒化タンタ
ル膜４５の上に第３の銅膜４６を形成する。これらの金
属膜４５，４６を形成する場合には、第４の層間絶縁膜
２０の上には反応生成物が残っていないので、それらの
金属膜４５，４６は剥がれ難くなっている。
【００６６】次に、図１５(d) に示すように、第３の銅
膜４６と第３の窒化タンタル膜４５をＣＭＰ法により研
磨して第４の層間絶縁膜２０の上からそれらを除去す
る。これにより、ビアホール４２の中に残った第３の銅
膜４６と第３の窒化タンタル膜４５によって第２のビア
４７が構成され、また、第２の配線用溝４６の中に残っ
た第３の銅膜４６と第３の窒化タンタル膜４５によって
第２の銅配線４８が構成される。 （第５の実施の形態）本実施形態では、第３、第４実施
形態と異なるデュアルダマシン法によるビアと銅配線の
形成工程について説明する。
膜４６と第３の窒化タンタル膜４５をＣＭＰ法により研
磨して第４の層間絶縁膜２０の上からそれらを除去す
る。これにより、ビアホール４２の中に残った第３の銅
膜４６と第３の窒化タンタル膜４５によって第２のビア
４７が構成され、また、第２の配線用溝４６の中に残っ
た第３の銅膜４６と第３の窒化タンタル膜４５によって
第２の銅配線４８が構成される。 （第５の実施の形態）本実施形態では、第３、第４実施
形態と異なるデュアルダマシン法によるビアと銅配線の
形成工程について説明する。
【００６７】図１６、図１７は、本発明の第５実施形態
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
【００６８】まず、第１実施形態と同様に、第１の層間
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。次に、図１６
(a) に示すように、第１の銅配線１３及び第２の層間絶
縁膜９の上に、第１の窒化シリコン膜１４、第３の層間
絶縁膜１５、第２の窒化シリコン膜１９、第４の層間絶
縁膜２０及び反射防止膜２１をプラズマＣＶＤ法により
順に形成する。
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。次に、図１６
(a) に示すように、第１の銅配線１３及び第２の層間絶
縁膜９の上に、第１の窒化シリコン膜１４、第３の層間
絶縁膜１５、第２の窒化シリコン膜１９、第４の層間絶
縁膜２０及び反射防止膜２１をプラズマＣＶＤ法により
順に形成する。
【００６９】第１の窒化シリコン膜１４から反射防止膜
２１までの膜の形成は同じＣＶＤ装置で連続的に形成し
て良い。また、第１の窒化シリコン膜１４から反射防止
膜２１までの膜の形成の間には、ビアの形成は行わな
い。その後に、反射防止膜２１の上にフォトレジスト５
１を塗布し、これを露光、現像して配線形状を有する配
線パターン用窓５１ａを形成する。
２１までの膜の形成は同じＣＶＤ装置で連続的に形成し
て良い。また、第１の窒化シリコン膜１４から反射防止
膜２１までの膜の形成の間には、ビアの形成は行わな
い。その後に、反射防止膜２１の上にフォトレジスト５
１を塗布し、これを露光、現像して配線形状を有する配
線パターン用窓５１ａを形成する。
【００７０】その後に、平行平板型ＲＩＥ装置200 を用
い、配線パターン用窓５１ａを通して反射防止膜２１と
第４の層間絶縁膜２０を連続的にエッチングして図１６
(b)に示すような第２の配線用溝５２を形成する。この
場合、窒化シリコンよりなる反射防止膜２１のエッチン
グガスとして例えばCHF3とArとO2の混合ガスを使用し、
また、SiO2りなる第４の層間絶縁膜２０のエッチングガ
スとして例えばC4F8とArとO2とCOの混合ガスを使用す
る。
い、配線パターン用窓５１ａを通して反射防止膜２１と
第４の層間絶縁膜２０を連続的にエッチングして図１６
(b)に示すような第２の配線用溝５２を形成する。この
場合、窒化シリコンよりなる反射防止膜２１のエッチン
グガスとして例えばCHF3とArとO2の混合ガスを使用し、
また、SiO2りなる第４の層間絶縁膜２０のエッチングガ
スとして例えばC4F8とArとO2とCOの混合ガスを使用す
る。
【００７１】第２の窒化シリコン膜１９は、第４の層間
絶縁膜２０をエッチングする際のエッチングストップ膜
として機能する。しかし、第２の窒化シリコン膜１９の
形成を省略する場合には、第４の層間絶縁膜２０のエッ
チング時間の制御によって第２の配線用溝５２の深さが
調整される。そのような第２の配線用溝５２を形成した
後に、O2とN2の混合ガスをアッシング装置でプラズマ化
して、このプラズマガスによりレジスト５１をアッシン
グする。
絶縁膜２０をエッチングする際のエッチングストップ膜
として機能する。しかし、第２の窒化シリコン膜１９の
形成を省略する場合には、第４の層間絶縁膜２０のエッ
チング時間の制御によって第２の配線用溝５２の深さが
調整される。そのような第２の配線用溝５２を形成した
後に、O2とN2の混合ガスをアッシング装置でプラズマ化
して、このプラズマガスによりレジスト５１をアッシン
グする。
【００７２】しかし、レジスト５１のアッシング用のガ
スにはフッ素が含まれていないので、アッシング時にレ
ジスト５１の窓５１ａの内面に付着した反応生成物（シ
リコン化合物）４４がエッチングされずに残ってしま
う。なお、第２の配線用溝５２から露出した第２の窒化
シリコン膜１９はエッチングされない。従って、レジス
ト５１のアッシングの後には、第２の配線用溝５２の近
傍に反応生成物５３が図１６(c) に示すようにフェンス
状に残存する。そこで、第２の窒化シリコン膜１９をエ
ッチングする前に、図１６(d) に示すように、ArとO2の
混合ガスをアッシング装置のチャンバ内に導入してプラ
ズマ化し、これによりフェンス状の反応生成物５３を除
去する。
スにはフッ素が含まれていないので、アッシング時にレ
ジスト５１の窓５１ａの内面に付着した反応生成物（シ
リコン化合物）４４がエッチングされずに残ってしま
う。なお、第２の配線用溝５２から露出した第２の窒化
シリコン膜１９はエッチングされない。従って、レジス
ト５１のアッシングの後には、第２の配線用溝５２の近
傍に反応生成物５３が図１６(c) に示すようにフェンス
状に残存する。そこで、第２の窒化シリコン膜１９をエ
ッチングする前に、図１６(d) に示すように、ArとO2の
混合ガスをアッシング装置のチャンバ内に導入してプラ
ズマ化し、これによりフェンス状の反応生成物５３を除
去する。
【００７３】この反応生成物５３を除去する際にはフッ
素系のガスを使用していないので、第２の配線用溝５３
の側壁に凹凸が生じることはない。この後に、図１７
(a) に示すように、反射防止膜２１と第２の配線用溝５
３の中にフォトレジスト５４を塗布した後に、これを露
光、現像して第１の銅配線１３と第２の配線用溝５３の
重なる領域の一部にビア形成用の窓５４ａを形成する。
素系のガスを使用していないので、第２の配線用溝５３
の側壁に凹凸が生じることはない。この後に、図１７
(a) に示すように、反射防止膜２１と第２の配線用溝５
３の中にフォトレジスト５４を塗布した後に、これを露
光、現像して第１の銅配線１３と第２の配線用溝５３の
重なる領域の一部にビア形成用の窓５４ａを形成する。
【００７４】次に、シリコン基板１をＲＩＥ装置200 に
戻し、そのチャンバ201 内でCHF3とArとO2の混合ガスを
用いて、図１７(b) に示すように、窓５４ａの下に存在
する第２の窒化シリコン膜１９をエッチングし、さら
に、C4F8とArとO2とCOの混合ガスを用いて第３の層間絶
縁膜１５をエッチングしてビアホール５５を形成する。
このビアホール５５の形成工程においては、第３の層間
絶縁膜のエッチング量が少ないので、レジスト５４の窓
５４ａの側壁に付着するシリコン化合物の量は少なくて
フェンス状に残り難い状況となっている。
戻し、そのチャンバ201 内でCHF3とArとO2の混合ガスを
用いて、図１７(b) に示すように、窓５４ａの下に存在
する第２の窒化シリコン膜１９をエッチングし、さら
に、C4F8とArとO2とCOの混合ガスを用いて第３の層間絶
縁膜１５をエッチングしてビアホール５５を形成する。
このビアホール５５の形成工程においては、第３の層間
絶縁膜のエッチング量が少ないので、レジスト５４の窓
５４ａの側壁に付着するシリコン化合物の量は少なくて
フェンス状に残り難い状況となっている。
【００７５】第３の層間絶縁膜１５のエッチング条件に
よれば、第１の窒化シリコン膜１４のエッチングレート
が遅いので、第１の窒化シリコン膜１４はエッチングス
トップ層としての機能を有する。続いて、プラズマ化し
たO2とN2の混合ガスを用いてレジスト５４をアッシング
する。このアッシング用ガスにはフッ素系ガスが含まれ
ていないので、第２の配線用溝５２から露出した第２の
窒化シリコン膜１９はエッチングされない。このアッシ
ングの際には、レジスト５４に付着したシリコン化合物
は同時に除去されるので、反応生成物が第２の窒化シリ
コン膜１９上でフェンス状に残存することはない。
よれば、第１の窒化シリコン膜１４のエッチングレート
が遅いので、第１の窒化シリコン膜１４はエッチングス
トップ層としての機能を有する。続いて、プラズマ化し
たO2とN2の混合ガスを用いてレジスト５４をアッシング
する。このアッシング用ガスにはフッ素系ガスが含まれ
ていないので、第２の配線用溝５２から露出した第２の
窒化シリコン膜１９はエッチングされない。このアッシ
ングの際には、レジスト５４に付着したシリコン化合物
は同時に除去されるので、反応生成物が第２の窒化シリ
コン膜１９上でフェンス状に残存することはない。
【００７６】次に、CHF3とArとO2の混合ガスを用いて、
図１７(c) に示すように、第２の配線用溝５２の下に存
在する第２の窒化シリコン膜１９と、ビアホール５５の
下に存在する第１の窒化シリコン膜１４をＲＩＥ法によ
りエッチングし、これにより第１の銅配線１３の一部が
露出する。このとき、窒化シリコンよりなる反射防止膜
２１も同時にエッチングされて第４の層間絶縁膜２０が
露出される。
図１７(c) に示すように、第２の配線用溝５２の下に存
在する第２の窒化シリコン膜１９と、ビアホール５５の
下に存在する第１の窒化シリコン膜１４をＲＩＥ法によ
りエッチングし、これにより第１の銅配線１３の一部が
露出する。このとき、窒化シリコンよりなる反射防止膜
２１も同時にエッチングされて第４の層間絶縁膜２０が
露出される。
【００７７】その後に、図１７(d) に示すように、第４
実施形態と同様な方法によって、ビアホール５５の中に
第２のビア４７を形成し、また、第２の配線用溝５２の
中に第２の銅配線４８を形成する。 （第６の実施の形態）本実施形態では、上記実施形態と
異なるデュアルダマシン法によるビアと銅配線の形成工
程について説明する。
実施形態と同様な方法によって、ビアホール５５の中に
第２のビア４７を形成し、また、第２の配線用溝５２の
中に第２の銅配線４８を形成する。 （第６の実施の形態）本実施形態では、上記実施形態と
異なるデュアルダマシン法によるビアと銅配線の形成工
程について説明する。
【００７８】図１８、図１９は、本発明の第６実施形態
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
の半導体装置のビア及び配線を形成する工程を示す断面
図である。なお、本実施形態では、第１の層間絶縁膜４
ｂの下部よりも下の構成要素については説明が省略され
ているが、第１の層間絶縁膜４ｂが保護絶縁膜４ａ、Ｍ
ＯＳトランジスタ３及びシリコン基板１を覆っているこ
とは第１実施形態と同じである。
【００７９】まず、図１８(a) に示すように、第１実施
形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８
を形成し、第２の層間絶縁膜９内に第１の銅配線１３を
形成する。次に、第１の銅配線１３及び第２の層間絶縁
膜９の上に、第１の窒化シリコン膜１４、第３の層間絶
縁膜１５及び第２の窒化シリコン膜１９をプラズマＣＶ
Ｄ法により順に形成する。
形態と同様に、第１の層間絶縁膜４ｂ内に第１のビア８
を形成し、第２の層間絶縁膜９内に第１の銅配線１３を
形成する。次に、第１の銅配線１３及び第２の層間絶縁
膜９の上に、第１の窒化シリコン膜１４、第３の層間絶
縁膜１５及び第２の窒化シリコン膜１９をプラズマＣＶ
Ｄ法により順に形成する。
【００８０】その後に、第２の窒化シリコン膜１９をフ
ォトリソグラフィー法によりパターニングして第１の銅
配線１３の上方にビア形状の開口１９ａを形成する。そ
の後に、開口１９ａ内と第２の窒化シリコン膜１９の上
に、第４の層間絶縁膜２０と反射防止膜２１をプラズマ
ＣＶＤ法により順に形成する。続いて、反射防止膜２１
の上にフォトレジスト６１を塗布し、これを露光、現像
して配線形状を有する配線パターン用窓６１ａを形成す
る。
ォトリソグラフィー法によりパターニングして第１の銅
配線１３の上方にビア形状の開口１９ａを形成する。そ
の後に、開口１９ａ内と第２の窒化シリコン膜１９の上
に、第４の層間絶縁膜２０と反射防止膜２１をプラズマ
ＣＶＤ法により順に形成する。続いて、反射防止膜２１
の上にフォトレジスト６１を塗布し、これを露光、現像
して配線形状を有する配線パターン用窓６１ａを形成す
る。
【００８１】次に、平行平板型ＲＩＥ装置200 を用い、
配線パターン用窓６１ａを通して反射防止膜２１をエッ
チングした後に、第４の層間絶縁膜２０をエッチング
し、さらに開口１９ａの下の第３の層間絶縁膜１５を連
続的にエッチングすると、図１８(b) に示すように、反
射防止膜２１及び第４の層間絶縁膜２０には第２の配線
用溝６２が形成され、同時に、第２の窒化シリコン膜１
９及び第３の層間絶縁膜１５には開口１９ａと同じ径の
ビアホール６３が形成される。
配線パターン用窓６１ａを通して反射防止膜２１をエッ
チングした後に、第４の層間絶縁膜２０をエッチング
し、さらに開口１９ａの下の第３の層間絶縁膜１５を連
続的にエッチングすると、図１８(b) に示すように、反
射防止膜２１及び第４の層間絶縁膜２０には第２の配線
用溝６２が形成され、同時に、第２の窒化シリコン膜１
９及び第３の層間絶縁膜１５には開口１９ａと同じ径の
ビアホール６３が形成される。
【００８２】この場合、反射防止膜２１及び第２の窒化
シリコン膜１９のエッチングガスとして例えばCHF3とAr
とO2の混合ガスを使用し、また、SiO2よりなる第３及び
第４の層間絶縁膜１５，２０のエッチングガスとして例
えばC4F8とArとO2とCOの混合ガスを使用する。このエッ
チング条件では、第３及び第４の層間絶縁膜１５，２０
をエッチングする際には第１及び第２の窒化シリコン膜
１４，１９はエッチングストップ層として機能するの
で、第１の銅配線１３が露出することはない。
シリコン膜１９のエッチングガスとして例えばCHF3とAr
とO2の混合ガスを使用し、また、SiO2よりなる第３及び
第４の層間絶縁膜１５，２０のエッチングガスとして例
えばC4F8とArとO2とCOの混合ガスを使用する。このエッ
チング条件では、第３及び第４の層間絶縁膜１５，２０
をエッチングする際には第１及び第２の窒化シリコン膜
１４，１９はエッチングストップ層として機能するの
で、第１の銅配線１３が露出することはない。
【００８３】第２の配線用溝６２とビアホール６３を形
成する間には、反応生成物６４であるシリコン化合物が
発生してレジスト６１の窓６１ａの側壁に付着する。次
に、アッシング装置でO2とN2の混合ガスをプラズマ化し
て、このプラズマガスによりレジスト６１をアッシング
する。このアッシング用ガスにはフッ素系ガスが含まれ
ていないので、第２の配線用溝６２及びビアホール６３
から露出した第２の窒化シリコン膜１９がエッチングさ
れず、その下の第１の銅配線１３が露出して酸化される
ことはない。
成する間には、反応生成物６４であるシリコン化合物が
発生してレジスト６１の窓６１ａの側壁に付着する。次
に、アッシング装置でO2とN2の混合ガスをプラズマ化し
て、このプラズマガスによりレジスト６１をアッシング
する。このアッシング用ガスにはフッ素系ガスが含まれ
ていないので、第２の配線用溝６２及びビアホール６３
から露出した第２の窒化シリコン膜１９がエッチングさ
れず、その下の第１の銅配線１３が露出して酸化される
ことはない。
【００８４】しかしながら、レジスト６１のアッシング
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト６１の窓６１ａの内面に付着した反応生成
物（シリコン化合物）６４がエッチングされずに残って
しまう。従って、レジスト６１のアッシングの後には、
図１８(c) に示すように、第２の配線用溝６２の近傍に
反応生成物６４がフェンス状に残存する。そこで、第２
の窒化シリコン膜１９をエッチングして第１の銅配線１
３を露出させる前に、図１９(a) に示すように、ArとO2
の混合ガスをプラズマ化し、これによりフェンス状の反
応生成物６４を除去する。
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト６１の窓６１ａの内面に付着した反応生成
物（シリコン化合物）６４がエッチングされずに残って
しまう。従って、レジスト６１のアッシングの後には、
図１８(c) に示すように、第２の配線用溝６２の近傍に
反応生成物６４がフェンス状に残存する。そこで、第２
の窒化シリコン膜１９をエッチングして第１の銅配線１
３を露出させる前に、図１９(a) に示すように、ArとO2
の混合ガスをプラズマ化し、これによりフェンス状の反
応生成物６４を除去する。
【００８５】この反応生成物６４を除去する際にはフッ
素系のガスを使用していないので、ビアホール６３の下
の第２の窒化シリコン膜１９がエッチングされず、第１
の銅配線１３が露出して酸化されることはないし、ビア
ホール６３と第２の配線用溝６２の側壁に凹凸が生じる
ことはない。この後に、CHF3とArとO2の混合ガスのプラ
ズマを使用して、図１９(b) に示すように、第２の配線
用溝６２及びビアホール６３の下に存在する第１及び第
２の窒化シリコン膜１４，１９をエッチングして除去す
る。このとき、窒化シリコンよりなる反射防止膜２１も
同時にエッチングされて第４の層間絶縁膜２０が露出さ
れる。この場合、反射防止膜２１上には反応生成物４４
が残っていないので、反応生成物４４により反射防止膜
２１のエッチングが阻止されることはない。
素系のガスを使用していないので、ビアホール６３の下
の第２の窒化シリコン膜１９がエッチングされず、第１
の銅配線１３が露出して酸化されることはないし、ビア
ホール６３と第２の配線用溝６２の側壁に凹凸が生じる
ことはない。この後に、CHF3とArとO2の混合ガスのプラ
ズマを使用して、図１９(b) に示すように、第２の配線
用溝６２及びビアホール６３の下に存在する第１及び第
２の窒化シリコン膜１４，１９をエッチングして除去す
る。このとき、窒化シリコンよりなる反射防止膜２１も
同時にエッチングされて第４の層間絶縁膜２０が露出さ
れる。この場合、反射防止膜２１上には反応生成物４４
が残っていないので、反応生成物４４により反射防止膜
２１のエッチングが阻止されることはない。
【００８６】その後に、図１９(c) に示すように、第４
実施形態と同様な方法によって、ビアホール５５の中に
第２のビア４７を形成し、また、第２の配線用溝５２の
中に第２の銅配線４８を形成する。 （第７の実施の形態）上記した実施形態では、層間絶縁
膜としてSiO2を使用したが、ＰＳＧ、SiOF、ＳＯＧ、そ
の他のシリコン化合物を使用してもよい。
実施形態と同様な方法によって、ビアホール５５の中に
第２のビア４７を形成し、また、第２の配線用溝５２の
中に第２の銅配線４８を形成する。 （第７の実施の形態）上記した実施形態では、層間絶縁
膜としてSiO2を使用したが、ＰＳＧ、SiOF、ＳＯＧ、そ
の他のシリコン化合物を使用してもよい。
【００８７】そこで次に、層間絶縁膜としてSiOFのよう
なフッ素含有シリコン酸化膜とSiO2膜との多層構造を使
用し、その層間絶縁膜に配線用溝を形成する際に発生す
るフェンス状の反応生成物の除去について説明する。図
２０は、本発明の第７実施形態の半導体装置のビア及び
配線を形成する工程を示す断面図である。
なフッ素含有シリコン酸化膜とSiO2膜との多層構造を使
用し、その層間絶縁膜に配線用溝を形成する際に発生す
るフェンス状の反応生成物の除去について説明する。図
２０は、本発明の第７実施形態の半導体装置のビア及び
配線を形成する工程を示す断面図である。
【００８８】まず、第１実施形態と同様に、第１の層間
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。ついで、第１の
銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化
シリコン膜１４をプラズマＣＶＤ法により形成する。そ
の後に、図２０(a) に示すように、SiOFよりなる第３の
層間絶縁膜１５ａ、SiO2よりなる第４の層間絶縁膜１５
ｂ、第２の窒化シリコン膜１９、SiOFよりなる第５の層
間絶縁膜２０ａ、SiO2よりなる第６の層間絶縁膜２０
ｂ、窒化シリコンよりなる反射防止膜２１をプラズマＣ
ＶＤ法により順に形成する。さらに、反射防止膜２１、
第５及び第６の層間絶縁膜２０ａ、２０ｂをフォトリソ
グラフィー法によりパターニングして、第１の銅配線１
３に重なる部分にビア形成用の開口７０を形成する。
絶縁膜４ｂ内に第１のビア８を形成し、第２の層間絶縁
膜９内に第１の銅配線１３を形成する。ついで、第１の
銅配線１３及び第２の層間絶縁膜９の上に、第１の窒化
シリコン膜１４をプラズマＣＶＤ法により形成する。そ
の後に、図２０(a) に示すように、SiOFよりなる第３の
層間絶縁膜１５ａ、SiO2よりなる第４の層間絶縁膜１５
ｂ、第２の窒化シリコン膜１９、SiOFよりなる第５の層
間絶縁膜２０ａ、SiO2よりなる第６の層間絶縁膜２０
ｂ、窒化シリコンよりなる反射防止膜２１をプラズマＣ
ＶＤ法により順に形成する。さらに、反射防止膜２１、
第５及び第６の層間絶縁膜２０ａ、２０ｂをフォトリソ
グラフィー法によりパターニングして、第１の銅配線１
３に重なる部分にビア形成用の開口７０を形成する。
【００８９】なお、SiOF又はSiO2よりなる層間絶縁膜の
エッチングは、C4F8とArとO2とCOの混合ガスを使し、窒
化シリコン膜はCHF3とArとO2の混合ガスを使用する。次
に、反射防止膜２１の上にフォトレジスト７１を塗布
し、これを露光、現像して開口７０の上を通る配線パタ
ーン用窓７１ａを形成する。そして、配線パターン用窓
７１ａ及び開口７０を通して反射防止膜２１から第３の
層間絶縁膜１５ａまでの複数の膜を連続的にエッチング
すると、反射防止膜２１、第５及び第６の層間絶縁膜２
０ａ、２０ｂには第２の配線用溝７３が形成され、同時
に、第２の窒化シリコン膜１９、第３及び第４の層間絶
縁膜１５ａ，１５ｂには開口７０と同じ径のビアホール
７２が形成される。
エッチングは、C4F8とArとO2とCOの混合ガスを使し、窒
化シリコン膜はCHF3とArとO2の混合ガスを使用する。次
に、反射防止膜２１の上にフォトレジスト７１を塗布
し、これを露光、現像して開口７０の上を通る配線パタ
ーン用窓７１ａを形成する。そして、配線パターン用窓
７１ａ及び開口７０を通して反射防止膜２１から第３の
層間絶縁膜１５ａまでの複数の膜を連続的にエッチング
すると、反射防止膜２１、第５及び第６の層間絶縁膜２
０ａ、２０ｂには第２の配線用溝７３が形成され、同時
に、第２の窒化シリコン膜１９、第３及び第４の層間絶
縁膜１５ａ，１５ｂには開口７０と同じ径のビアホール
７２が形成される。
【００９０】この場合、SiOFとSiO2よりなる層間絶縁膜
のエッチングガスとして例えばC4F8とArとO2とCOの混合
ガスを使用すると、第１及び第２の窒化シリコン膜１
４，１９はエッチングストップ層として機能するので、
第１の銅配線１３が露出することはない。そのような第
２の配線用溝７３とビアホール７２を形成する間には、
反応生成物７４であるシリコン化合物が発生してレジス
ト７１の窓７１ａの側壁に付着する。
のエッチングガスとして例えばC4F8とArとO2とCOの混合
ガスを使用すると、第１及び第２の窒化シリコン膜１
４，１９はエッチングストップ層として機能するので、
第１の銅配線１３が露出することはない。そのような第
２の配線用溝７３とビアホール７２を形成する間には、
反応生成物７４であるシリコン化合物が発生してレジス
ト７１の窓７１ａの側壁に付着する。
【００９１】次に、O2とN2の混合ガスをアッシング装置
でプラズマ化して、このプラズマガスによりレジスト７
１をアッシングする。このアッシング用ガスにはフッ素
系ガスが含まれていないので、第２の配線用溝７３及び
ビアホール７２から露出した第２の窒化シリコン膜１９
がエッチングされず、その下の第１の銅配線１３が露出
して酸化されることはない。
でプラズマ化して、このプラズマガスによりレジスト７
１をアッシングする。このアッシング用ガスにはフッ素
系ガスが含まれていないので、第２の配線用溝７３及び
ビアホール７２から露出した第２の窒化シリコン膜１９
がエッチングされず、その下の第１の銅配線１３が露出
して酸化されることはない。
【００９２】しかしながら、レジスト７１のアッシング
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト７１の窓７１ａの内面に付着した反応生成
物（シリコン化合物）７４がエッチングされずに残って
しまう。従って、レジスト７１のアッシングの後には、
第２の配線用溝７３の近傍に反応生成物７４が図２０
(b) に示すようにフェンス状に残存する。そこで、図２
０(c) に示すように、第２の窒化シリコン膜１９をエッ
チングして第１の銅配線１３を露出させる前に、ArとO2
の混合ガスをアッシング装置のチャンバ内に導入してプ
ラズマ化し、これによりフェンス状の反応生成物７４を
除去する。
用のガスにはフッ素が含まれていないので、アッシング
時にレジスト７１の窓７１ａの内面に付着した反応生成
物（シリコン化合物）７４がエッチングされずに残って
しまう。従って、レジスト７１のアッシングの後には、
第２の配線用溝７３の近傍に反応生成物７４が図２０
(b) に示すようにフェンス状に残存する。そこで、図２
０(c) に示すように、第２の窒化シリコン膜１９をエッ
チングして第１の銅配線１３を露出させる前に、ArとO2
の混合ガスをアッシング装置のチャンバ内に導入してプ
ラズマ化し、これによりフェンス状の反応生成物７４を
除去する。
【００９３】この反応生成物７４を除去する際にはフッ
素系のガスを使用していないので、第２の配線用溝７３
の下の第２の窒化シリコン膜１９がエッチングされず、
第１の銅配線１３が露出して酸化されることはないし、
ビアホール７２と第２の配線用溝７３の内側に露出する
多層構造の絶縁膜に凹凸が生じることはない。この後
に、CHF3とArとO2の混合ガスを用いて第２の配線溝７３
及びビアホール７２の下に存在する第１及び第２の窒化
シリコン膜１４，１９をエッチングして除去するととも
に、反射防止膜２１を除去する。
素系のガスを使用していないので、第２の配線用溝７３
の下の第２の窒化シリコン膜１９がエッチングされず、
第１の銅配線１３が露出して酸化されることはないし、
ビアホール７２と第２の配線用溝７３の内側に露出する
多層構造の絶縁膜に凹凸が生じることはない。この後
に、CHF3とArとO2の混合ガスを用いて第２の配線溝７３
及びビアホール７２の下に存在する第１及び第２の窒化
シリコン膜１４，１９をエッチングして除去するととも
に、反射防止膜２１を除去する。
【００９４】その後に、第６実施形態と同様に、第２の
配線用溝７３及びビアホール７２の中に窒化タンタル膜
と銅膜を埋め込んで、第２の配線用溝７３内には第２の
銅配線を形成し、ビアホール７２の中にはビアを形成す
ることになる。 （その他の実施の形態）上記した反応生成物の除去に使
用するガスはアルゴン（Ar）の混合ガスに限るものでは
なく、アルゴン、クリプトン（Kr）、キセノン（Xe）、
その他の不活性ガスの単体か或いは少なくとも１種類含
む不活性ガスか、或いは、そのような不活性ガスとハロ
ゲン以外のガスとの混合ガスを使用してもよい。そのハ
ロゲン以外のガスとしては、上記実施形態で示したよう
な酸素（O2）に限るものではなく、それ以外に、酸素、
窒素（N2）、ヘリウム（He）、ネオン（Ne）の少なくと
も１種類を選択してもよい。
配線用溝７３及びビアホール７２の中に窒化タンタル膜
と銅膜を埋め込んで、第２の配線用溝７３内には第２の
銅配線を形成し、ビアホール７２の中にはビアを形成す
ることになる。 （その他の実施の形態）上記した反応生成物の除去に使
用するガスはアルゴン（Ar）の混合ガスに限るものでは
なく、アルゴン、クリプトン（Kr）、キセノン（Xe）、
その他の不活性ガスの単体か或いは少なくとも１種類含
む不活性ガスか、或いは、そのような不活性ガスとハロ
ゲン以外のガスとの混合ガスを使用してもよい。そのハ
ロゲン以外のガスとしては、上記実施形態で示したよう
な酸素（O2）に限るものではなく、それ以外に、酸素、
窒素（N2）、ヘリウム（He）、ネオン（Ne）の少なくと
も１種類を選択してもよい。
【００９５】また、上記した実施形態では、層間絶縁膜
の構成材料としてSiO2、ＰＳＧ、ＳＯＧ、ＦＳＧ（SiO
F）などを挙げ、そのエッチングガスとしてC4F8とArとO
2とCOの混合ガスを使用しているが、C4F8の代わりにC5F
8を使用してもよいし、また、COを省略してもよい。ま
た、窒化シリコン膜のエッチングガスとして、CHF3とAr
とO2の混合ガスを使用しているが、Arの代わりに他の不
活性ガスを使用してもよい。
の構成材料としてSiO2、ＰＳＧ、ＳＯＧ、ＦＳＧ（SiO
F）などを挙げ、そのエッチングガスとしてC4F8とArとO
2とCOの混合ガスを使用しているが、C4F8の代わりにC5F
8を使用してもよいし、また、COを省略してもよい。ま
た、窒化シリコン膜のエッチングガスとして、CHF3とAr
とO2の混合ガスを使用しているが、Arの代わりに他の不
活性ガスを使用してもよい。
【００９６】さらに、上記した実施形態では、配線用溝
やビアの中に埋め込まれる金属材料として銅を使用して
いるが、タングステン、アルミニウム、その他の金属を
使用してもよい。 （付 記） （１）半導体基板の上方に絶縁膜を形成する工程と、前
記絶縁膜上にレジストを塗布する工程と、前記レジスト
に配線パターン用の窓を形成する工程と、前記窓を通し
て前記絶縁膜をエッチングして配線用溝を形成する工程
と、前記レジストを前記絶縁膜の上から除去する工程
と、不活性ガスを用いたプラズマ雰囲気に前記絶縁膜を
曝して前記絶縁膜の上に存在する反応生成物を除去する
工程と、前記配線用溝の中に金属膜を埋め込む工程とを
有する半導体装置の製造方法。 （２）前記絶縁膜のエッチングの際には、エッチングガ
スとしてハロゲンガスを含むことを特徴とする（１）に
記載の半導体装置の製造方法。 （３）前記レジストの除去と前記反応生成物の除去は同
じ場所で行われることを特徴とする（１）に記載の半導
体装置の製造方法。 （４）半導体基板の上方に第１の絶縁膜を介して第１の
配線を形成する工程と、前記第１の配線を覆う第１のエ
ッチングストッパ膜と第２の絶縁膜と第３の絶縁膜を形
成する工程と、前記第１の配線の上に一部が重なる配線
パターン用の窓を有するレジストを前記第３の絶縁膜の
上に形成する工程と、前記前記第１のレジストをマスク
に使用して前記第３の絶縁膜をエッチングして前記第３
の絶縁膜に第２の配線用溝を形成する工程と、前記第２
の絶縁膜をエッチングしてビアホールを形成する工程
と、前記ビアホールの形成の前か形成の後に、前記レジ
ストを除去する工程と、不活性ガスとハロゲン以外のガ
スとの混合ガス又は不活性ガス単体を用いたプラズマ雰
囲気に前記第３の絶縁膜を曝して前記第３の絶縁膜の上
に存在する反応生成物を除去する工程と、前記ビアホー
ルの下の前記第１のエッチングストッパ膜を除去すると
工程と、前記ビアホールと前記第２の配線用溝の内部に
金属膜を埋め込んでビアと第２の配線を形成する工程と
を有する半導体装置の製造方法。 （５）前記レジストを形成する前に、前記第３の絶縁
膜、前記第２のエッチングストッパ膜及び前記第２の絶
縁膜の一部をエッチングすることにより、前記第１の配
線の上にビアホールを形成する工程と、前記ビアホール
の中に保護材料を埋め込む工程とを有するとともに、前
記第２の配線用溝を形成した後に、前記保護材料を除去
する工程とを有することを特徴とする（４）に記載の半
導体装置の製造方法。 （６）前記レジストを形成する前に、前記第３の絶縁膜
の一部をエッチングすることにより前記第１の配線の上
方にビアホール形成用の開口を形成する工程を有するこ
とを特徴とする（４）に記載の半導体装置の製造方法。 （７）前記ビアホールは、前記第３の絶縁膜に前記第２
の配線用溝を形成し、前記レジストを除去した後に、前
記第２の絶縁膜の一部をエッチングすることによって形
成されることを特徴とする（４）に記載の半導体装置の
製造方法。 （８）前記ハロゲン以外のガスは、窒素、酸素、ヘリウ
ム、ネオンのうちの少なくとも１種類であることを特徴
とする（４）に記載の半導体装置の製造方法。 （９）前記第１〜第３の絶縁膜は、シリコン化合物であ
ることを特徴とする（４）に記載の半導体装置の製造方
法。
やビアの中に埋め込まれる金属材料として銅を使用して
いるが、タングステン、アルミニウム、その他の金属を
使用してもよい。 （付 記） （１）半導体基板の上方に絶縁膜を形成する工程と、前
記絶縁膜上にレジストを塗布する工程と、前記レジスト
に配線パターン用の窓を形成する工程と、前記窓を通し
て前記絶縁膜をエッチングして配線用溝を形成する工程
と、前記レジストを前記絶縁膜の上から除去する工程
と、不活性ガスを用いたプラズマ雰囲気に前記絶縁膜を
曝して前記絶縁膜の上に存在する反応生成物を除去する
工程と、前記配線用溝の中に金属膜を埋め込む工程とを
有する半導体装置の製造方法。 （２）前記絶縁膜のエッチングの際には、エッチングガ
スとしてハロゲンガスを含むことを特徴とする（１）に
記載の半導体装置の製造方法。 （３）前記レジストの除去と前記反応生成物の除去は同
じ場所で行われることを特徴とする（１）に記載の半導
体装置の製造方法。 （４）半導体基板の上方に第１の絶縁膜を介して第１の
配線を形成する工程と、前記第１の配線を覆う第１のエ
ッチングストッパ膜と第２の絶縁膜と第３の絶縁膜を形
成する工程と、前記第１の配線の上に一部が重なる配線
パターン用の窓を有するレジストを前記第３の絶縁膜の
上に形成する工程と、前記前記第１のレジストをマスク
に使用して前記第３の絶縁膜をエッチングして前記第３
の絶縁膜に第２の配線用溝を形成する工程と、前記第２
の絶縁膜をエッチングしてビアホールを形成する工程
と、前記ビアホールの形成の前か形成の後に、前記レジ
ストを除去する工程と、不活性ガスとハロゲン以外のガ
スとの混合ガス又は不活性ガス単体を用いたプラズマ雰
囲気に前記第３の絶縁膜を曝して前記第３の絶縁膜の上
に存在する反応生成物を除去する工程と、前記ビアホー
ルの下の前記第１のエッチングストッパ膜を除去すると
工程と、前記ビアホールと前記第２の配線用溝の内部に
金属膜を埋め込んでビアと第２の配線を形成する工程と
を有する半導体装置の製造方法。 （５）前記レジストを形成する前に、前記第３の絶縁
膜、前記第２のエッチングストッパ膜及び前記第２の絶
縁膜の一部をエッチングすることにより、前記第１の配
線の上にビアホールを形成する工程と、前記ビアホール
の中に保護材料を埋め込む工程とを有するとともに、前
記第２の配線用溝を形成した後に、前記保護材料を除去
する工程とを有することを特徴とする（４）に記載の半
導体装置の製造方法。 （６）前記レジストを形成する前に、前記第３の絶縁膜
の一部をエッチングすることにより前記第１の配線の上
方にビアホール形成用の開口を形成する工程を有するこ
とを特徴とする（４）に記載の半導体装置の製造方法。 （７）前記ビアホールは、前記第３の絶縁膜に前記第２
の配線用溝を形成し、前記レジストを除去した後に、前
記第２の絶縁膜の一部をエッチングすることによって形
成されることを特徴とする（４）に記載の半導体装置の
製造方法。 （８）前記ハロゲン以外のガスは、窒素、酸素、ヘリウ
ム、ネオンのうちの少なくとも１種類であることを特徴
とする（４）に記載の半導体装置の製造方法。 （９）前記第１〜第３の絶縁膜は、シリコン化合物であ
ることを特徴とする（４）に記載の半導体装置の製造方
法。
【００９７】
【発明の効果】以上述べたように本発明によれば、レジ
ストをマスクに使用して絶縁膜をエッチングすることに
より配線用溝を形成し、レジストを除去した後に、その
絶縁膜のエッチングにより生じた反応生成物を、ハロゲ
ン以外のガスのプラズマによって除去するようにしたの
で、反応生成物を除去する際に、ハロゲンガスによる配
線用溝の内面やビアホールの内面をエッチングすること
を防止でき、それらの内面に凹凸が発生することを抑制
できる。しかも、絶縁膜の下に形成されたエッチングス
トッパ膜をハロゲンによってエッチングすることが防止
されるので、エッチングストッパ膜の下に存在するビア
又は配線の酸化が防止できる。
ストをマスクに使用して絶縁膜をエッチングすることに
より配線用溝を形成し、レジストを除去した後に、その
絶縁膜のエッチングにより生じた反応生成物を、ハロゲ
ン以外のガスのプラズマによって除去するようにしたの
で、反応生成物を除去する際に、ハロゲンガスによる配
線用溝の内面やビアホールの内面をエッチングすること
を防止でき、それらの内面に凹凸が発生することを抑制
できる。しかも、絶縁膜の下に形成されたエッチングス
トッパ膜をハロゲンによってエッチングすることが防止
されるので、エッチングストッパ膜の下に存在するビア
又は配線の酸化が防止できる。
【図１】図１(a) 〜(c) は、第１の従来技術の銅配線の
形成工程を示す断面図である。
形成工程を示す断面図である。
【図２】図２(a) 〜(c) は、第２の従来技術の銅配線の
形成工程を示す断面図である。
形成工程を示す断面図である。
【図３】図３(a),(b) は、本発明の第１実施形態の半導
体装置の製造工程を示す断面図（その１）である。
体装置の製造工程を示す断面図（その１）である。
【図４】図４(a),(b) は、本発明の第１実施形態の半導
体装置の製造工程を示す断面図（その２）である。
体装置の製造工程を示す断面図（その２）である。
【図５】図５(a),(b) は、本発明の第１実施形態の半導
体装置の製造工程を示す断面図（その３）である。
体装置の製造工程を示す断面図（その３）である。
【図６】図６(a),(b) は、本発明の第１実施形態の半導
体装置の製造工程を示す断面図（その４）である。
体装置の製造工程を示す断面図（その４）である。
【図７】図７は、本発明の実施形態に使用するエッチン
グ兼プラズマ処理装置の一例を概要構成図である、
グ兼プラズマ処理装置の一例を概要構成図である、
【図８】図８(a),(b) は、本発明の実施形態の溝形成直
後の溝と膜パターンと反応生成物を示す平面の写真であ
る。
後の溝と膜パターンと反応生成物を示す平面の写真であ
る。
【図９】図９は、従来技術による窒化シリコン膜のパタ
ーニング直後の平面の写真である。
ーニング直後の平面の写真である。
【図１０】図１０(a) 〜(c) は、本発明の第２実施形態
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
【図１１】図１１(a) 〜(c) は、本発明の第２実施形態
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
【図１２】図１２(a) 〜(c) は、本発明の第３実施形態
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
【図１３】図１３(a) 〜(d) は、本発明の第３実施形態
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
【図１４】図１４(a) 〜(c) は、本発明の第４実施形態
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
【図１５】図１５(a) 〜(d) は、本発明の第４実施形態
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
【図１６】図１６(a) 〜(d) は、本発明の第５実施形態
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
【図１７】図１７(a) 〜(d) は、本発明の第５実施形態
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
【図１８】図１８(a) 〜(c) は、本発明の第６実施形態
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
の半導体装置の多層配線形成工程を示す断面図（その
１）である。
【図１９】図１９(a) 〜(c) は、本発明の第６実施形態
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
の半導体装置の多層配線形成工程を示す断面図（その
２）である。
【図２０】図２０(a) 〜(c) は、本発明の第７実施形態
の半導体装置の多層配線形成工程を示す断面図である。
の半導体装置の多層配線形成工程を示す断面図である。
１…シリコン基板（半導体基板）、２…フィールド絶縁
膜、３…ＭＯＳトランジスタ、４ａ…保護絶縁膜、４ｂ
…第１の層間絶縁膜、５…ビアホール、 ６，１９…窒
化チタン膜、７…タングステン膜、８…ビア、９…第２
の層間絶縁膜、１０…配線用溝、１１，１６…窒化タン
タル膜、１２，１７…銅膜、１３…銅配線、１４…窒化
シリコン膜、１５…第３の層間絶縁膜、１８…ビア、２
０…第４の層間絶縁膜、２１…反射防止膜、２２…レジ
スト、２３…配線用溝、２４…反応生成物、２７…銅配
線、３１…ビアホール、３２…保護材、３３…レジス
ト、３４…配線用溝、３５…反応生成物、３６…窒化タ
ンタル膜、３７…銅膜、３８…ビア、３９…銅配線、４
０…開口、４１…レジスト、４２…ビアホール、４３…
配線用溝、４４…反応生成物、４５…窒化タンタル膜、
４６…銅膜、４７…ビア、４８…銅配線、５１，５４…
レジスト、５２…配線用溝、５３…反応生成物、５５…
ビアホール、６１…レジスト、６２…配線用溝、６３…
ビアホール、６４反応生成物。
膜、３…ＭＯＳトランジスタ、４ａ…保護絶縁膜、４ｂ
…第１の層間絶縁膜、５…ビアホール、 ６，１９…窒
化チタン膜、７…タングステン膜、８…ビア、９…第２
の層間絶縁膜、１０…配線用溝、１１，１６…窒化タン
タル膜、１２，１７…銅膜、１３…銅配線、１４…窒化
シリコン膜、１５…第３の層間絶縁膜、１８…ビア、２
０…第４の層間絶縁膜、２１…反射防止膜、２２…レジ
スト、２３…配線用溝、２４…反応生成物、２７…銅配
線、３１…ビアホール、３２…保護材、３３…レジス
ト、３４…配線用溝、３５…反応生成物、３６…窒化タ
ンタル膜、３７…銅膜、３８…ビア、３９…銅配線、４
０…開口、４１…レジスト、４２…ビアホール、４３…
配線用溝、４４…反応生成物、４５…窒化タンタル膜、
４６…銅膜、４７…ビア、４８…銅配線、５１，５４…
レジスト、５２…配線用溝、５３…反応生成物、５５…
ビアホール、６１…レジスト、６２…配線用溝、６３…
ビアホール、６４反応生成物。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB30 BB32 CC01 DD08 DD15 DD16 DD17 DD18 DD19 DD22 DD37 DD52 DD72 DD75 FF13 FF22 GG09 GG14 HH09 HH20
Claims (5)
- 【請求項１】半導体基板の上方に絶縁膜を形成する工程
と、 前記絶縁膜上にレジストを塗布する工程と、 前記レジストに配線パターン用の窓を形成する工程と、 前記窓を通して前記絶縁膜をエッチングして配線用溝を
形成する工程と、 前記レジストを前記絶縁膜の上から除去する工程と、 不活性ガスを用いたプラズマ雰囲気に前記絶縁膜を曝し
て前記絶縁膜の上に存在する反応生成物を除去する工程
と、 前記配線用溝の中に金属膜を埋め込む工程とを有する半
導体装置の製造方法。 - 【請求項２】前記プラズマ雰囲気には、不活性ガスとハ
ロゲン以外のガスとの混合ガス又は不活性ガス単体が導
入されることを特徴とする請求項１に記載の半導体装置
の製造方法。 - 【請求項３】前記絶縁膜は、エッチング特性の異なる２
層以上の膜からなることを特徴とする請求項１に記載の
半導体装置の製造方法。 - 【請求項４】前記絶縁膜は、シリコン化合物であること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項５】半導体基板の上方に第１の絶縁膜を介して
第１の配線を形成する工程と、 前記第１の配線を覆う第１のエッチングストッパ膜と第
２の絶縁膜と第３の絶縁膜を形成する工程と、 前記第１の配線の上に一部が重なる配線パターン用の窓
を有するレジストを前記第３の絶縁膜の上に形成する工
程と、 前記前記第１のレジストをマスクに使用して前記第３の
絶縁膜をエッチングして前記第３の絶縁膜に第２の配線
用溝を形成する工程と、 前記第２の絶縁膜をエッチングしてビアホールを形成す
る工程と、 前記ビアホールの形成の前か形成の後に、前記レジスト
を除去する工程と、 不活性ガスとハロゲン以外のガスとの混合ガス又は不活
性ガス単体を用いたプラズマ雰囲気に前記第３の絶縁膜
を曝して前記第３の絶縁膜の上に存在する反応生成物を
除去する工程と、 前記ビアホールの下の前記第１のエッチングストッパ膜
を除去すると工程と、 前記ビアホールと前記第２の配線用溝の内部に金属膜を
埋め込んでビアと第２の配線を形成する工程とを有する
半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20176399A JP4108228B2 (ja) | 1999-07-15 | 1999-07-15 | 半導体装置の製造方法 |
| KR1020000013986A KR100581244B1 (ko) | 1999-07-15 | 2000-03-20 | 반도체 장치의 제조 방법 |
| TW089105160A TW441122B (en) | 1999-07-15 | 2000-03-21 | Semiconductor device manufacturing method |
| US09/537,430 US6627554B1 (en) | 1999-07-15 | 2000-03-27 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20176399A JP4108228B2 (ja) | 1999-07-15 | 1999-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036066A true JP2001036066A (ja) | 2001-02-09 |
| JP4108228B2 JP4108228B2 (ja) | 2008-06-25 |
Family
ID=16446540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20176399A Expired - Lifetime JP4108228B2 (ja) | 1999-07-15 | 1999-07-15 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6627554B1 (ja) |
| JP (1) | JP4108228B2 (ja) |
| KR (1) | KR100581244B1 (ja) |
| TW (1) | TW441122B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319617A (ja) * | 2001-04-24 | 2002-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6777323B2 (en) | 2002-03-14 | 2004-08-17 | Fujitsu Limited | Lamination structure with copper wiring and its manufacture method |
| US7119439B2 (en) | 2002-06-06 | 2006-10-10 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
| EP1296368B1 (en) * | 2001-09-25 | 2013-12-18 | Fujitsu Semiconductor Limited | Semiconductor device including porous insulating material and manufacturing method thereof |
| KR20190070859A (ko) * | 2017-12-13 | 2019-06-21 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353205A (ja) * | 2000-08-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置 |
| JP2002164428A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US7172960B2 (en) * | 2000-12-27 | 2007-02-06 | Intel Corporation | Multi-layer film stack for extinction of substrate reflections during patterning |
| US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2005277375A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 半導体装置の製造方法 |
| US9245797B2 (en) * | 2013-08-19 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Opening fill process and structure formed thereby |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139781B2 (ja) * | 1991-08-07 | 2001-03-05 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JPH05183058A (ja) * | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0608628A3 (en) * | 1992-12-25 | 1995-01-18 | Kawasaki Steel Co | Method for manufacturing a semiconductor device having a multi-layer interconnection structure. |
| JP3271359B2 (ja) * | 1993-02-25 | 2002-04-02 | ソニー株式会社 | ドライエッチング方法 |
| US5310626A (en) * | 1993-03-01 | 1994-05-10 | Motorola, Inc. | Method for forming a patterned layer using dielectric materials as a light-sensitive material |
| JPH06333924A (ja) * | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5814156A (en) * | 1993-09-08 | 1998-09-29 | Uvtech Systems Inc. | Photoreactive surface cleaning |
| US5811022A (en) * | 1994-11-15 | 1998-09-22 | Mattson Technology, Inc. | Inductive plasma reactor |
| US5667630A (en) * | 1995-04-28 | 1997-09-16 | Vanguard International Semiconductor Corporation | Low charge-up reactive ion metal etch process |
| JPH0922896A (ja) * | 1995-07-07 | 1997-01-21 | Toshiba Corp | 金属膜の選択的形成方法 |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| KR970072147A (ko) * | 1996-04-29 | 1997-11-07 | 김주용 | 반도체 소자의 세정 방법 |
| US5849367A (en) * | 1996-12-11 | 1998-12-15 | Texas Instruments Incorporated | Elemental titanium-free liner and fabrication process for inter-metal connections |
| KR19980057054A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 비아홀 형성 방법 |
| KR19980077599A (ko) * | 1997-04-21 | 1998-11-16 | 윤종용 | 비아 콘택홀의 에싱 방법 |
| US5977041A (en) * | 1997-09-23 | 1999-11-02 | Olin Microelectronic Chemicals | Aqueous rinsing composition |
| SG70654A1 (en) * | 1997-09-30 | 2000-02-22 | Ibm | Copper stud structure with refractory metal liner |
| US5849639A (en) * | 1997-11-26 | 1998-12-15 | Lucent Technologies Inc. | Method for removing etching residues and contaminants |
| US5986344A (en) * | 1998-04-14 | 1999-11-16 | Advanced Micro Devices, Inc. | Anti-reflective coating layer for semiconductor device |
| KR100294856B1 (ko) * | 1998-08-07 | 2002-04-24 | 이전우 | 섬유기계용도전성고무롤러의제조방법 |
| US6207583B1 (en) * | 1998-09-04 | 2001-03-27 | Alliedsignal Inc. | Photoresist ashing process for organic and inorganic polymer dielectric materials |
| US6169036B1 (en) * | 1999-03-25 | 2001-01-02 | Lucent Technologies Inc. | Method for cleaning via openings in integrated circuit manufacturing |
-
1999
- 1999-07-15 JP JP20176399A patent/JP4108228B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-20 KR KR1020000013986A patent/KR100581244B1/ko active IP Right Grant
- 2000-03-21 TW TW089105160A patent/TW441122B/zh not_active IP Right Cessation
- 2000-03-27 US US09/537,430 patent/US6627554B1/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319617A (ja) * | 2001-04-24 | 2002-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP1296368B1 (en) * | 2001-09-25 | 2013-12-18 | Fujitsu Semiconductor Limited | Semiconductor device including porous insulating material and manufacturing method thereof |
| US6777323B2 (en) | 2002-03-14 | 2004-08-17 | Fujitsu Limited | Lamination structure with copper wiring and its manufacture method |
| US7119439B2 (en) | 2002-06-06 | 2006-10-10 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
| US7241676B2 (en) | 2002-06-06 | 2007-07-10 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
| KR20190070859A (ko) * | 2017-12-13 | 2019-06-21 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
| JP2019106490A (ja) * | 2017-12-13 | 2019-06-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| CN110034063A (zh) * | 2017-12-13 | 2019-07-19 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| US11495490B2 (en) | 2017-12-13 | 2022-11-08 | Tokyo Electron Limited | Semiconductor device manufacturing method |
| CN110034063B (zh) * | 2017-12-13 | 2023-10-20 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| KR102642184B1 (ko) * | 2017-12-13 | 2024-03-04 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW441122B (en) | 2001-06-16 |
| JP4108228B2 (ja) | 2008-06-25 |
| KR20010014608A (ko) | 2001-02-26 |
| KR100581244B1 (ko) | 2006-05-22 |
| US6627554B1 (en) | 2003-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| US6448185B1 (en) | Method for making a semiconductor device that has a dual damascene interconnect | |
| US20150325469A1 (en) | Trench Formation using Rounded Hard Mask | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US7163887B2 (en) | Method for fabricating a semiconductor device | |
| US6734116B2 (en) | Damascene method employing multi-layer etch stop layer | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP2004006708A (ja) | 半導体装置の製造方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH1187507A (ja) | 半導体装置およびその製造方法 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| JP4436606B2 (ja) | 半導体装置の製造方法 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| KR20000056181A (ko) | 반도체 장치의 비아 및 그 제조 방법 | |
| KR20050002953A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4108228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |