JP2003309172A - デュアルダマシンプロセスにおけるパターン形成方法 - Google Patents
デュアルダマシンプロセスにおけるパターン形成方法Info
- Publication number
- JP2003309172A JP2003309172A JP2002114234A JP2002114234A JP2003309172A JP 2003309172 A JP2003309172 A JP 2003309172A JP 2002114234 A JP2002114234 A JP 2002114234A JP 2002114234 A JP2002114234 A JP 2002114234A JP 2003309172 A JP2003309172 A JP 2003309172A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- resist
- dual damascene
- soluble resin
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Materials For Photolithography (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 デュアルダマシン構造を製造する際のビアホ
ール内におけるレジスト残りを防止し、信頼性を向上す
る。 【解決手段】 下層配線１２を覆う層間絶縁膜１７にビ
アホール１８を開口した後、ビアホール１８の底部に反
射防止膜１９を埋め込み、さらにその上にレジスト現像
液に溶解する溶解性樹脂２０を埋め込み、その上でフォ
トレジスト２１を塗布し、かつこのフォトレジスト２１
を露光、現像してビアホール１８を含む領域に開口窓を
有するレジストパターン２１ａを形成する。そして、レ
ジストパターン２１ａを利用して層間絶縁膜１７に配線
溝を凹設した上で、ビアホール及び配線溝に金属材料を
埋設してデュアルダマシン構造を形成する。
ール内におけるレジスト残りを防止し、信頼性を向上す
る。 【解決手段】 下層配線１２を覆う層間絶縁膜１７にビ
アホール１８を開口した後、ビアホール１８の底部に反
射防止膜１９を埋め込み、さらにその上にレジスト現像
液に溶解する溶解性樹脂２０を埋め込み、その上でフォ
トレジスト２１を塗布し、かつこのフォトレジスト２１
を露光、現像してビアホール１８を含む領域に開口窓を
有するレジストパターン２１ａを形成する。そして、レ
ジストパターン２１ａを利用して層間絶縁膜１７に配線
溝を凹設した上で、ビアホール及び配線溝に金属材料を
埋設してデュアルダマシン構造を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はデュアルダマシンプ
ロセスに関し、特に上下層の配線接続を行うビアを先に
形成するいわゆるビアファースト法におけるビア及び配
線溝のパターンを形成するためのパターン形成方法に関
するものである。
ロセスに関し、特に上下層の配線接続を行うビアを先に
形成するいわゆるビアファースト法におけるビア及び配
線溝のパターンを形成するためのパターン形成方法に関
するものである。
【０００２】
【従来の技術】デュアルダマシンプロセスは、層間絶縁
膜中に埋め込み状態に形成される上層配線となる配線溝
と、当該上層配線を下層配線に接続するためのビアホー
ルの両方を形成した後、これら配線溝とビアホールに同
時に金属膜を埋め込んで多層配線を形成する手法であ
り、ビアホールと配線溝をそれぞれ個別に形成するプロ
セスに比較して工程数を削減し、製造コストを大きく低
減できるという利点がある。特に、ビアファースト法
は、層間絶縁膜中にまずビアホールを形成し、その後に
配線溝を形成するというデュアルダマシンプロセスの一
つである。
膜中に埋め込み状態に形成される上層配線となる配線溝
と、当該上層配線を下層配線に接続するためのビアホー
ルの両方を形成した後、これら配線溝とビアホールに同
時に金属膜を埋め込んで多層配線を形成する手法であ
り、ビアホールと配線溝をそれぞれ個別に形成するプロ
セスに比較して工程数を削減し、製造コストを大きく低
減できるという利点がある。特に、ビアファースト法
は、層間絶縁膜中にまずビアホールを形成し、その後に
配線溝を形成するというデュアルダマシンプロセスの一
つである。
【０００３】図７及び図８に従来のビアファースト法を
示す。まず、図７（ａ）において、図外のシリコン基板
上の絶縁膜１１１上に形成された下層配線１１２上にシ
リコン酸化膜１１３、エッチングストッパ膜１１４、低
誘電率膜１１５、シリコン酸化膜１１６を順次積層して
層間絶縁膜１１７を形成する。そして、図外のフォトレ
ジストを利用したフォトリソグラフィ技術により層間絶
縁膜１１７に前記下層配線１１２に達するビアホール１
１８を開口する。続いて、図７（ｂ）において、層間絶
縁膜１１７の全面に反射防止膜１１９を塗布し、硬化ベ
ークすることで前記ビアホール１１８内にほぼ１／２程
度の深さまで反射防止膜１１９を埋め込む。続いて、図
７（ｃ）において、パターニング用の化学増幅ポジ型レ
ジスト１２１を塗布する。続いて、図７（ｄ）におい
て、前記ポジ型レジスト１２１を所要パターンに露光
し、現像して配線溝レジストパターン１２１ａを形成す
る。続いて、図８（ａ）のように、前記配線溝レジスト
パターン１２１ａを用いてエッチングストッパ膜１１４
上のシリコン酸化膜１１６、低誘電率膜１１５をエッチ
ングして配線溝１２２を形成する。その後、図８（ｂ）
において、前記層間絶縁膜１１７上及びビアホール１１
８内の反射防止膜１１９を除去した上で、図８（ｃ）の
ように、シリコン酸化膜１１６をエッチング除去した
後、前記配線溝１２２及びビアホール１１８内に金属材
料１２３を埋め込み、ＣＭＰ（化学機械研磨）を行って
金属材料１２３をビアホール１１８及び配線溝１２２内
にのみ残し、ビア１２４と溝配線（上層配線）１２５か
らなるデュアルダマシン構造を完成する。
示す。まず、図７（ａ）において、図外のシリコン基板
上の絶縁膜１１１上に形成された下層配線１１２上にシ
リコン酸化膜１１３、エッチングストッパ膜１１４、低
誘電率膜１１５、シリコン酸化膜１１６を順次積層して
層間絶縁膜１１７を形成する。そして、図外のフォトレ
ジストを利用したフォトリソグラフィ技術により層間絶
縁膜１１７に前記下層配線１１２に達するビアホール１
１８を開口する。続いて、図７（ｂ）において、層間絶
縁膜１１７の全面に反射防止膜１１９を塗布し、硬化ベ
ークすることで前記ビアホール１１８内にほぼ１／２程
度の深さまで反射防止膜１１９を埋め込む。続いて、図
７（ｃ）において、パターニング用の化学増幅ポジ型レ
ジスト１２１を塗布する。続いて、図７（ｄ）におい
て、前記ポジ型レジスト１２１を所要パターンに露光
し、現像して配線溝レジストパターン１２１ａを形成す
る。続いて、図８（ａ）のように、前記配線溝レジスト
パターン１２１ａを用いてエッチングストッパ膜１１４
上のシリコン酸化膜１１６、低誘電率膜１１５をエッチ
ングして配線溝１２２を形成する。その後、図８（ｂ）
において、前記層間絶縁膜１１７上及びビアホール１１
８内の反射防止膜１１９を除去した上で、図８（ｃ）の
ように、シリコン酸化膜１１６をエッチング除去した
後、前記配線溝１２２及びビアホール１１８内に金属材
料１２３を埋め込み、ＣＭＰ（化学機械研磨）を行って
金属材料１２３をビアホール１１８及び配線溝１２２内
にのみ残し、ビア１２４と溝配線（上層配線）１２５か
らなるデュアルダマシン構造を完成する。
【０００４】
【発明が解決しようとする課題】しかし、従来のかかる
ビアファースト法では次のような問題が生じている。す
なわち、図７（ｄ）の工程においてポジ型レジスト１２
１を露光、現像して配線溝レジストパターン１２１ａを
形成する際に、深いビアホール１１８内に塗布されたポ
ジ型レジスト１２１に対して現像液による現像が十分に
行われずに当該レジスト１２１の一部がビアホール１１
８内に残ることがある。そのため、この状態でシリコン
酸化膜１１６及び低誘電率膜１１５をエッチングして配
線溝１２２を形成すると、図８（ａ）のように、残存し
ているレジスト１２１に沿ってクラウンと呼ばれるエッ
チング残渣Ｘが配線溝１２２の中に発生する。このエッ
チング残渣Ｘは有機剥離液で容易に除去できないため、
図８（ｂ），（ｃ）のように、その後の配線溝１２２及
びビアホール１１８内に金属材料１２３を埋め込み、か
つさらにビア１２４と溝配線１２５を形成するまで残る
ことになり、ビア１２４と配線溝１２５との間に電気的
な不連続部、あるいは高抵抗部が発生し、配線の歩留ま
り、信頼性の低下を生じることになる。
ビアファースト法では次のような問題が生じている。す
なわち、図７（ｄ）の工程においてポジ型レジスト１２
１を露光、現像して配線溝レジストパターン１２１ａを
形成する際に、深いビアホール１１８内に塗布されたポ
ジ型レジスト１２１に対して現像液による現像が十分に
行われずに当該レジスト１２１の一部がビアホール１１
８内に残ることがある。そのため、この状態でシリコン
酸化膜１１６及び低誘電率膜１１５をエッチングして配
線溝１２２を形成すると、図８（ａ）のように、残存し
ているレジスト１２１に沿ってクラウンと呼ばれるエッ
チング残渣Ｘが配線溝１２２の中に発生する。このエッ
チング残渣Ｘは有機剥離液で容易に除去できないため、
図８（ｂ），（ｃ）のように、その後の配線溝１２２及
びビアホール１１８内に金属材料１２３を埋め込み、か
つさらにビア１２４と溝配線１２５を形成するまで残る
ことになり、ビア１２４と配線溝１２５との間に電気的
な不連続部、あるいは高抵抗部が発生し、配線の歩留ま
り、信頼性の低下を生じることになる。
【０００５】このようなクラウンが発生する原因として
は次の２点が挙げられる。第１に、ビアホールがかなり
深いため、配線溝のレジストパターンを露光する際、ビ
アホール内に入り込んだレジストは１ｍｍ近いデフォー
カス状態で露光されることになる。したがって、この部
分での光強度が極めて低くなり、現像時に高い溶解速度
が得られなくなる。その結果、レジストがビアホール内
に残ることになる。第２に、多層配線に用いられる低誘
電率の層間絶縁膜は一般に密度が低く、その内部に多量
の水分や塩基性不純物を含んでいる。それらがビアホー
ルからレジスト内へ拡散することによって化学増幅反応
が阻害されるため、ビアホール内のレジストの溶解速度
はさらに減少し、ポイズニングと呼ばれるレジスト残り
や解像不良が発生する。
は次の２点が挙げられる。第１に、ビアホールがかなり
深いため、配線溝のレジストパターンを露光する際、ビ
アホール内に入り込んだレジストは１ｍｍ近いデフォー
カス状態で露光されることになる。したがって、この部
分での光強度が極めて低くなり、現像時に高い溶解速度
が得られなくなる。その結果、レジストがビアホール内
に残ることになる。第２に、多層配線に用いられる低誘
電率の層間絶縁膜は一般に密度が低く、その内部に多量
の水分や塩基性不純物を含んでいる。それらがビアホー
ルからレジスト内へ拡散することによって化学増幅反応
が阻害されるため、ビアホール内のレジストの溶解速度
はさらに減少し、ポイズニングと呼ばれるレジスト残り
や解像不良が発生する。
【０００６】そのため、本発明者の検討によれば、ビア
ファースト法のデュアルダマシンプロセスでは、ビアホ
ール内に残されたレジストを除去することが必要とされ
ることが判明した。このような観点で、本願発明と同様
なビアファース法について開示されている特開２０００
−１９５９５５号公報を参照すると、同公報では、ビア
ホールに充填する埋込材として、熱架橋性化合物を含有
するものを提案しており、その際の比較例としてアルカ
リ可溶性樹脂とポジ型レジスト組成物を用いることが例
示されているが、これは配線溝用のレジストパターンを
形成するためのレジストとは別な工程で埋め込んでいる
ため、当該レジストパターンを形成する際にはそのレジ
ストの一部がビアホール内に進入して現像によってビア
ホール内に残ることは避けられない。
ファースト法のデュアルダマシンプロセスでは、ビアホ
ール内に残されたレジストを除去することが必要とされ
ることが判明した。このような観点で、本願発明と同様
なビアファース法について開示されている特開２０００
−１９５９５５号公報を参照すると、同公報では、ビア
ホールに充填する埋込材として、熱架橋性化合物を含有
するものを提案しており、その際の比較例としてアルカ
リ可溶性樹脂とポジ型レジスト組成物を用いることが例
示されているが、これは配線溝用のレジストパターンを
形成するためのレジストとは別な工程で埋め込んでいる
ため、当該レジストパターンを形成する際にはそのレジ
ストの一部がビアホール内に進入して現像によってビア
ホール内に残ることは避けられない。
【０００７】本発明の目的は、ビアホール内におけるレ
ジスト残りを防止し、信頼性の高いデュアルダマシン構
造を製造することが可能なパターン形成方法を提供する
ものである。
ジスト残りを防止し、信頼性の高いデュアルダマシン構
造を製造することが可能なパターン形成方法を提供する
ものである。
【０００８】
【課題を解決するための手段】本発明は、下層の導電層
を覆う層間絶縁膜に前記下層の導電層を露出するビアホ
ールを開口する工程と、前記ビアホールの底部に保護膜
を埋め込む工程と、前記ビアホール内の前記保護膜の上
に未露光でレジスト現像液に溶解する溶解性樹脂を埋め
込む工程と、前記層間絶縁膜上にフォトレジストを塗布
し、かつこのフォトレジストを露光、現像して前記ビア
ホールを含む領域に開口窓を有するレジストパターンを
形成する工程と、前記レジストパターンを利用して前記
層間絶縁膜の表面に配線溝を凹設する工程と、前記保護
膜を除去する工程と、前記ビアホール及び配線溝に金属
材料を埋設してデュアルダマシン構造を形成する工程と
を含むことを特徴とする。
を覆う層間絶縁膜に前記下層の導電層を露出するビアホ
ールを開口する工程と、前記ビアホールの底部に保護膜
を埋め込む工程と、前記ビアホール内の前記保護膜の上
に未露光でレジスト現像液に溶解する溶解性樹脂を埋め
込む工程と、前記層間絶縁膜上にフォトレジストを塗布
し、かつこのフォトレジストを露光、現像して前記ビア
ホールを含む領域に開口窓を有するレジストパターンを
形成する工程と、前記レジストパターンを利用して前記
層間絶縁膜の表面に配線溝を凹設する工程と、前記保護
膜を除去する工程と、前記ビアホール及び配線溝に金属
材料を埋設してデュアルダマシン構造を形成する工程と
を含むことを特徴とする。
【０００９】前記溶解性樹脂は、例えば未露光でレジス
ト現像液に溶解する保護率が０の樹脂で構成される。あ
るいは、未露光でレジスト現像液に溶解する２０ｎｍ／
Ｓ以上の溶解速度をもつ樹脂で構成される。あるいは、
水性樹脂で構成される。
ト現像液に溶解する保護率が０の樹脂で構成される。あ
るいは、未露光でレジスト現像液に溶解する２０ｎｍ／
Ｓ以上の溶解速度をもつ樹脂で構成される。あるいは、
水性樹脂で構成される。
【００１０】ここで、溶解性樹脂は、ビアホールを完全
に埋め込む厚さに塗布した後、エッチングバックしてビ
アホールに埋め込む工程とする。あるいは、溶解性樹脂
は、ビアホールを９０％程度の深さに埋め込む厚さで塗
布する。
に埋め込む厚さに塗布した後、エッチングバックしてビ
アホールに埋め込む工程とする。あるいは、溶解性樹脂
は、ビアホールを９０％程度の深さに埋め込む厚さで塗
布する。
【００１１】本発明によれば、ビアホール内に予め溶解
性樹脂を埋め込んでおくことにより、配線溝用のレジス
トは殆どビアホール内に充填されることはなく、レジス
トを現像した際に当該レジストがビアホール内に残ら
ず、またビアホール内の溶解性樹脂は現像によってレジ
ストによりも容易に溶解除去されるため、結局、ビアホ
ール内にレジストや樹脂が残ることが回避される。これ
により、ビアホール内に残されたレジストが要因となる
クラウンの発生もなく、信頼性の高いデュアルダマシン
構造が実現される。
性樹脂を埋め込んでおくことにより、配線溝用のレジス
トは殆どビアホール内に充填されることはなく、レジス
トを現像した際に当該レジストがビアホール内に残ら
ず、またビアホール内の溶解性樹脂は現像によってレジ
ストによりも容易に溶解除去されるため、結局、ビアホ
ール内にレジストや樹脂が残ることが回避される。これ
により、ビアホール内に残されたレジストが要因となる
クラウンの発生もなく、信頼性の高いデュアルダマシン
構造が実現される。
【００１２】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明のパターン形成方法の
第１の実施形態で形成するデュアルダマシンの平面パタ
ーン図である。同図において、下層配線１２は所要のパ
ターンに形成されており、この下層配線１２を覆う層間
絶縁膜１７上には前記下層配線１２と一部において交差
している所要パターンをした溝配線が上層配線２５とし
て形成されている。そして、前記交差部位において前記
上層配線２５から下方に向けてビア２４が延長され、前
記下層配線１２に接することで、下層配線１２と上層配
線２５とがビアを介して電気接続されることになる。
参照して説明する。図１は本発明のパターン形成方法の
第１の実施形態で形成するデュアルダマシンの平面パタ
ーン図である。同図において、下層配線１２は所要のパ
ターンに形成されており、この下層配線１２を覆う層間
絶縁膜１７上には前記下層配線１２と一部において交差
している所要パターンをした溝配線が上層配線２５とし
て形成されている。そして、前記交差部位において前記
上層配線２５から下方に向けてビア２４が延長され、前
記下層配線１２に接することで、下層配線１２と上層配
線２５とがビアを介して電気接続されることになる。
【００１３】図２〜図４は第１の実施形態のパターン形
成方法を工程順に示す断面図であり、図１のＡＡ線に沿
う箇所を示している。先ず、図２（ａ）のように、図外
の半導体基板の表面上の絶縁膜１１に形成された下層配
線１２を覆うように、下層層間絶縁膜としてシリコン酸
化膜１３を所要の厚さに形成し、その上にエッチングス
トッパ膜として炭化シリコン膜１４を薄く形成する。さ
らにその上に上層層間絶縁膜として低誘電率膜１５及び
シリコン酸化膜１６を所要の厚さに積層し、これら上下
層の層間絶縁膜からなる層間絶縁膜１７を形成する。そ
して、前記層間絶縁膜１７上に図には現れない反射防止
膜及びフォトレジストを塗布し、露光及び現像を行って
前記ビアを形成する箇所を開口したレジストパターンを
形成し、このレジストパターンをマスクにして前記上層
層間絶縁膜１５，１６、エッチングストッパ膜１４、下
層層間絶縁膜１３を順次エッチングしてビアホール１８
を開口する。一般的なビアホールの深さは０．５〜１．
５ｍｍ程度である。
成方法を工程順に示す断面図であり、図１のＡＡ線に沿
う箇所を示している。先ず、図２（ａ）のように、図外
の半導体基板の表面上の絶縁膜１１に形成された下層配
線１２を覆うように、下層層間絶縁膜としてシリコン酸
化膜１３を所要の厚さに形成し、その上にエッチングス
トッパ膜として炭化シリコン膜１４を薄く形成する。さ
らにその上に上層層間絶縁膜として低誘電率膜１５及び
シリコン酸化膜１６を所要の厚さに積層し、これら上下
層の層間絶縁膜からなる層間絶縁膜１７を形成する。そ
して、前記層間絶縁膜１７上に図には現れない反射防止
膜及びフォトレジストを塗布し、露光及び現像を行って
前記ビアを形成する箇所を開口したレジストパターンを
形成し、このレジストパターンをマスクにして前記上層
層間絶縁膜１５，１６、エッチングストッパ膜１４、下
層層間絶縁膜１３を順次エッチングしてビアホール１８
を開口する。一般的なビアホールの深さは０．５〜１．
５ｍｍ程度である。
【００１４】次いで、前記フォトレジスト及び反射防止
膜を除去した後、図２（ｂ）のように、全面に改めて反
射防止膜１９を塗布し、これを硬化ベークすることで、
ビアホール１８内の５０％前後の深さまで硬化された反
射防止膜１９を埋め込む。次いで、図２（ｃ）のよう
に、前記反射防止膜１９の上から未露光でもフォトレジ
スト用現像液によって現像可能な樹脂（以下、溶解性樹
脂）として、保護率０の化学増幅ポジ型レジスト２０、
すなわち有機溶媒にポリヒドロキシスチレン樹脂を溶か
したものを厚く塗布する。この溶解性樹脂２０は前記ビ
アホール１８内に充填されて当該ビアホール１８を完全
に埋め込むのに十分な膜厚に形成する。その上で、図３
（ａ）のように、エッチバックを行って反射防止膜１９
より上の溶解性樹脂２０を全て除去し、ビアホール１８
内のみに溶解性樹脂２０を残す。
膜を除去した後、図２（ｂ）のように、全面に改めて反
射防止膜１９を塗布し、これを硬化ベークすることで、
ビアホール１８内の５０％前後の深さまで硬化された反
射防止膜１９を埋め込む。次いで、図２（ｃ）のよう
に、前記反射防止膜１９の上から未露光でもフォトレジ
スト用現像液によって現像可能な樹脂（以下、溶解性樹
脂）として、保護率０の化学増幅ポジ型レジスト２０、
すなわち有機溶媒にポリヒドロキシスチレン樹脂を溶か
したものを厚く塗布する。この溶解性樹脂２０は前記ビ
アホール１８内に充填されて当該ビアホール１８を完全
に埋め込むのに十分な膜厚に形成する。その上で、図３
（ａ）のように、エッチバックを行って反射防止膜１９
より上の溶解性樹脂２０を全て除去し、ビアホール１８
内のみに溶解性樹脂２０を残す。
【００１５】続いて、図３（ｂ）のように、パターニン
グ用の化学増幅ポジ型レジスト２１、すなわち通常のフ
ォトレジストを塗布する。そして、当該フォトレジスト
２１について配線溝のパターンの露光、現像を行なう。
これにより、図３（ｃ）のように、配線溝レジストパタ
ーン２１ａが形成されると同時に、当該配線溝レジスト
パターン２１ａの開口内においてビアホール１８内に埋
め込まれていた溶解性樹脂２０がレジスト現像液によっ
て現像、すなわち溶解除去される。続いて、図４（ａ）
のように、前記配線溝レジストパターン２１ａをマスク
にし、エッチングストッパ膜１４を利用して上層層間絶
縁膜１５，１６をエッチングし、配線溝２２を形成す
る。このときビアホール１８内では底部に埋め込まれて
いる反射防止膜１９によって下層配線１２がエッチング
から保護される。さらに、図４（ｂ）のように、配線溝
レジストパターン２１ａを剥離し、反射防止膜１９を剥
離する。このとき、ビアホール１８内の反射防止膜１９
も除去される。その上で、図４（ｃ）のように、上層層
間絶縁膜のうち酸化膜１６をエッチング除去した後、ビ
アホール１８及び配線溝２２を含む領域に金属材料２３
を埋め込み、ＣＭＰを行って層間絶縁膜１７上の金属材
料を除去することで、ビアホール１８及び配線溝２２内
にのみ金属材料２３を残し、前記したビア２４と上層配
線２５からなるデュアルダマシン構造が製造される。
グ用の化学増幅ポジ型レジスト２１、すなわち通常のフ
ォトレジストを塗布する。そして、当該フォトレジスト
２１について配線溝のパターンの露光、現像を行なう。
これにより、図３（ｃ）のように、配線溝レジストパタ
ーン２１ａが形成されると同時に、当該配線溝レジスト
パターン２１ａの開口内においてビアホール１８内に埋
め込まれていた溶解性樹脂２０がレジスト現像液によっ
て現像、すなわち溶解除去される。続いて、図４（ａ）
のように、前記配線溝レジストパターン２１ａをマスク
にし、エッチングストッパ膜１４を利用して上層層間絶
縁膜１５，１６をエッチングし、配線溝２２を形成す
る。このときビアホール１８内では底部に埋め込まれて
いる反射防止膜１９によって下層配線１２がエッチング
から保護される。さらに、図４（ｂ）のように、配線溝
レジストパターン２１ａを剥離し、反射防止膜１９を剥
離する。このとき、ビアホール１８内の反射防止膜１９
も除去される。その上で、図４（ｃ）のように、上層層
間絶縁膜のうち酸化膜１６をエッチング除去した後、ビ
アホール１８及び配線溝２２を含む領域に金属材料２３
を埋め込み、ＣＭＰを行って層間絶縁膜１７上の金属材
料を除去することで、ビアホール１８及び配線溝２２内
にのみ金属材料２３を残し、前記したビア２４と上層配
線２５からなるデュアルダマシン構造が製造される。
【００１６】以上のように、デュアルダマシン構造の製
造工程中においてビアホール１８内に予め溶解性樹脂２
０を埋め込んでおくことにより、配線溝用のレジスト２
１がビアホール１８内に充填されることがない。そのた
め、当該レジスト２１を現像した際に当該レジスト２１
がビアホール１８内に残ることはなく、同時に、ビアホ
ール１８内の溶解性樹脂２０は現像によってレジスト２
１によりも容易に溶解除去されるため、結局、ビアホー
ル１８内にレジスト２１等が残ることが回避される。し
たがって、ビアホール１８内に残されたレジストが要因
となるクラウンの発生もなく、好適なデュアルダマシン
構造が実現できる。また、深いビアホール内部ではフォ
トレジストと溶解性樹脂とのミキシングは起こり難く、
たとえ起こったとしても、ここでは溶解性樹脂の比率の
方が圧倒的に大きいので、フォトレジストに対する露光
時のデフォーカス等により光強度が極めて小さくなった
場合でも、また、層間絶縁膜中から化学増幅反応を阻害
する塩基性不純物が拡散してきた場合でも、ビアホール
内で十分に高い溶解速度が得られ、ビアホール内でのフ
ォトレジストや溶解性樹脂の残りが確実に防止される。
造工程中においてビアホール１８内に予め溶解性樹脂２
０を埋め込んでおくことにより、配線溝用のレジスト２
１がビアホール１８内に充填されることがない。そのた
め、当該レジスト２１を現像した際に当該レジスト２１
がビアホール１８内に残ることはなく、同時に、ビアホ
ール１８内の溶解性樹脂２０は現像によってレジスト２
１によりも容易に溶解除去されるため、結局、ビアホー
ル１８内にレジスト２１等が残ることが回避される。し
たがって、ビアホール１８内に残されたレジストが要因
となるクラウンの発生もなく、好適なデュアルダマシン
構造が実現できる。また、深いビアホール内部ではフォ
トレジストと溶解性樹脂とのミキシングは起こり難く、
たとえ起こったとしても、ここでは溶解性樹脂の比率の
方が圧倒的に大きいので、フォトレジストに対する露光
時のデフォーカス等により光強度が極めて小さくなった
場合でも、また、層間絶縁膜中から化学増幅反応を阻害
する塩基性不純物が拡散してきた場合でも、ビアホール
内で十分に高い溶解速度が得られ、ビアホール内でのフ
ォトレジストや溶解性樹脂の残りが確実に防止される。
【００１７】図５〜図６は本発明の第２の実施形態を工
程順に示す断面図であり、第１の実施形態と同じ箇所の
断面図を示している。また、第１の実施形態と等価な箇
所には同一符号を付してある。先ず、図５（ａ）のよう
に、図外の半導体基板上の絶縁膜１１上に形成された下
層配線１２を覆うように、下層層間絶縁膜としてシリコ
ン酸化膜１３を所要の厚さに形成し、その上にエッチン
グストッパ膜として炭化シリコン膜１４を薄く形成す
る。さらにその上に上層層間絶縁膜として低誘電率膜１
５及びシリコン酸化膜１６を所要の厚さに積層し、これ
ら上下層の層間絶縁膜によって層間絶縁膜１７を形成す
る。そして、前記層間絶縁膜１７上に第１の実施形態と
同様に図には現れないレジストパターンを形成し、この
レジストパターンをマスクにして前記上層層間絶縁膜１
５，１６、エッチングストッパ膜１４、下層層間絶縁膜
１３を順次エッチングしてビアホール１８を開口する。
程順に示す断面図であり、第１の実施形態と同じ箇所の
断面図を示している。また、第１の実施形態と等価な箇
所には同一符号を付してある。先ず、図５（ａ）のよう
に、図外の半導体基板上の絶縁膜１１上に形成された下
層配線１２を覆うように、下層層間絶縁膜としてシリコ
ン酸化膜１３を所要の厚さに形成し、その上にエッチン
グストッパ膜として炭化シリコン膜１４を薄く形成す
る。さらにその上に上層層間絶縁膜として低誘電率膜１
５及びシリコン酸化膜１６を所要の厚さに積層し、これ
ら上下層の層間絶縁膜によって層間絶縁膜１７を形成す
る。そして、前記層間絶縁膜１７上に第１の実施形態と
同様に図には現れないレジストパターンを形成し、この
レジストパターンをマスクにして前記上層層間絶縁膜１
５，１６、エッチングストッパ膜１４、下層層間絶縁膜
１３を順次エッチングしてビアホール１８を開口する。
【００１８】次いで、前記フォトレジスト及び反射防止
膜を除去した後、図５（ｂ）のように、全面に反射防止
膜１９を塗布し、これを硬化ベークすることで、ビアホ
ール１８内の５０％前後の深さまで硬化された反射防止
膜１９を埋め込む。次いで、図５（ｃ）のように、前記
反射防止膜１９の上から溶解性樹脂２０として、未露光
でも約２０ｎｍ／Ｓ以上の溶解速度が得られる程度の保
護率の化学増幅ポジ型レジスト２１を前記ビアホール１
８の９０％程度の深さまで埋め込むように塗布する。
膜を除去した後、図５（ｂ）のように、全面に反射防止
膜１９を塗布し、これを硬化ベークすることで、ビアホ
ール１８内の５０％前後の深さまで硬化された反射防止
膜１９を埋め込む。次いで、図５（ｃ）のように、前記
反射防止膜１９の上から溶解性樹脂２０として、未露光
でも約２０ｎｍ／Ｓ以上の溶解速度が得られる程度の保
護率の化学増幅ポジ型レジスト２１を前記ビアホール１
８の９０％程度の深さまで埋め込むように塗布する。
【００１９】続いて、図６（ａ）のように、パターニン
グ用の化学増幅ポジ型レジスト２１、すなわち通常のフ
ォトレジストを塗布する。このとき、ビアホール１８の
表面側の１０％程度の深さにフォトレジスト２１を塗布
するため、低粘度のレジストの薄塗りで比較的容易に埋
め込める。そして、当該フォトレジスト２１について配
線溝のパターンの露光、現像を行なう。これにより、図
６（ｂ）のように、配線溝レジストパターン２１ａが形
成されると同時に、当該配線溝レジストパターン２１ａ
の開口内においてビアホール１８内に埋め込まれたフォ
トレジスト２１とその下側の溶解性樹脂２０がレジスト
現像液によって現像、すなわち溶解除去される。続い
て、図６（ｃ）のように、前記配線溝レジストパターン
２１ａをマスクにし、エッチングストッパ膜１４を利用
して上層層間絶縁膜１５，１６をエッチングし、配線溝
２２を形成する。このときビアホール１８内では底部に
埋め込まれている反射防止膜１９によって下層配線１２
がエッチングから保護される。さらに、配線溝レジスト
パターンを剥離し、続いて反射防止膜を剥離する。しか
る後、層間絶縁膜１７上及びビアホール１８内の反射防
止膜１９をエッチング除去する。その上で、図４
（ｂ），（ｃ）に示したと同様に、ビアホール１８及び
配線溝２２を含む領域に金属材料を埋め込み、ＣＭＰを
行って層間絶縁膜上の金属材料を除去することで、ビア
ホール及び配線溝内にのみ金属材料を残し、ビアと上層
配線（溝配線）からなるデュアルダマシン構造が製造さ
れる。
グ用の化学増幅ポジ型レジスト２１、すなわち通常のフ
ォトレジストを塗布する。このとき、ビアホール１８の
表面側の１０％程度の深さにフォトレジスト２１を塗布
するため、低粘度のレジストの薄塗りで比較的容易に埋
め込める。そして、当該フォトレジスト２１について配
線溝のパターンの露光、現像を行なう。これにより、図
６（ｂ）のように、配線溝レジストパターン２１ａが形
成されると同時に、当該配線溝レジストパターン２１ａ
の開口内においてビアホール１８内に埋め込まれたフォ
トレジスト２１とその下側の溶解性樹脂２０がレジスト
現像液によって現像、すなわち溶解除去される。続い
て、図６（ｃ）のように、前記配線溝レジストパターン
２１ａをマスクにし、エッチングストッパ膜１４を利用
して上層層間絶縁膜１５，１６をエッチングし、配線溝
２２を形成する。このときビアホール１８内では底部に
埋め込まれている反射防止膜１９によって下層配線１２
がエッチングから保護される。さらに、配線溝レジスト
パターンを剥離し、続いて反射防止膜を剥離する。しか
る後、層間絶縁膜１７上及びビアホール１８内の反射防
止膜１９をエッチング除去する。その上で、図４
（ｂ），（ｃ）に示したと同様に、ビアホール１８及び
配線溝２２を含む領域に金属材料を埋め込み、ＣＭＰを
行って層間絶縁膜上の金属材料を除去することで、ビア
ホール及び配線溝内にのみ金属材料を残し、ビアと上層
配線（溝配線）からなるデュアルダマシン構造が製造さ
れる。
【００２０】以上のように、ビアホール１８内の９０％
の深さ位置まで予め溶解性樹脂２０を埋め込んでおくこ
とにより、配線溝レジスト２１はビアホール１８内の表
面側１０％程度に充填されるのみとなる。そのため、レ
ジスト２１を現像した際にビアホール１８内のレジスト
２１も確実に除去されることになり、同時に、ビアホー
ル１８内の溶解性樹脂２０も溶解除去されるため、結
局、ビアホール１８内にレジスト等が残ることが回避さ
れる。したがって、ビアホール内に残されたレジストが
要因となるクラウンの発生もなく、好適なデュアルダマ
シン構造が実現できる。また、深いビアホール内部では
フォトレジストと溶解性樹脂とのミキシングは起こり難
く、たとえ起こったとしても、ここでは溶解性樹脂の比
率の方が圧倒的に大きいので、フォトレジストに対する
露光時のデフォーカス等により光強度が極めて小さくな
った場合でも、また、層間絶縁膜中から化学増幅反応を
阻害する塩基性不純物が拡散してきた場合でも、ビアホ
ール内で十分に高い溶解速度が得られ、ビアホール内で
のフォトレジストや溶解性樹脂の残りが確実に防止され
る。
の深さ位置まで予め溶解性樹脂２０を埋め込んでおくこ
とにより、配線溝レジスト２１はビアホール１８内の表
面側１０％程度に充填されるのみとなる。そのため、レ
ジスト２１を現像した際にビアホール１８内のレジスト
２１も確実に除去されることになり、同時に、ビアホー
ル１８内の溶解性樹脂２０も溶解除去されるため、結
局、ビアホール１８内にレジスト等が残ることが回避さ
れる。したがって、ビアホール内に残されたレジストが
要因となるクラウンの発生もなく、好適なデュアルダマ
シン構造が実現できる。また、深いビアホール内部では
フォトレジストと溶解性樹脂とのミキシングは起こり難
く、たとえ起こったとしても、ここでは溶解性樹脂の比
率の方が圧倒的に大きいので、フォトレジストに対する
露光時のデフォーカス等により光強度が極めて小さくな
った場合でも、また、層間絶縁膜中から化学増幅反応を
阻害する塩基性不純物が拡散してきた場合でも、ビアホ
ール内で十分に高い溶解速度が得られ、ビアホール内で
のフォトレジストや溶解性樹脂の残りが確実に防止され
る。
【００２１】なお、前記第１及び第２の実施形態におい
て、溶解性樹脂をビアホールに埋め込むに際しては、溶
解性樹脂は露光前ベーク（プリベーク）中にフローして
ビアホール内に流れ込むので層間絶縁膜の表面上に残る
溶解性樹脂の量は十分少ない。したがって、層間絶縁膜
の表面上でパターニング用レジストとミキシングが生じ
ても解像性能にはほとんど影響することはない。
て、溶解性樹脂をビアホールに埋め込むに際しては、溶
解性樹脂は露光前ベーク（プリベーク）中にフローして
ビアホール内に流れ込むので層間絶縁膜の表面上に残る
溶解性樹脂の量は十分少ない。したがって、層間絶縁膜
の表面上でパターニング用レジストとミキシングが生じ
ても解像性能にはほとんど影響することはない。
【００２２】ここで、前記各実施形態では溶解性樹脂を
用いているが、溶解性樹脂に代えてポリビニルアルコー
ル等の水性樹脂を用いても同様の効果が得られる。
用いているが、溶解性樹脂に代えてポリビニルアルコー
ル等の水性樹脂を用いても同様の効果が得られる。
【００２３】
【発明の効果】以上説明したように本発明は、ビアホー
ル内に予め溶解性樹脂を埋め込んでおくことにより、配
線溝用のレジストはほとんどビアホール内に充填され
ず、レジストを現像した際に当該レジストがビアホール
内に残ることはなく、また、ビアホール内の溶解性樹脂
は現像によってレジストによりも容易に溶解除去される
ため、結局、ビアホール内にレジストや樹脂が残ること
が回避される。これにより、ビアホール内に残されたレ
ジストが要因となるクラウンの発生もなく、信頼性の高
いデュアルダマシン構造が実現できる。また、深いビア
ホール内部ではフォトレジストと溶解性樹脂とのミキシ
ングは起こり難く、たとえ起こったとしても、ここでは
溶解性樹脂の比率の方が圧倒的に大きいので、フォトレ
ジストに対する露光時のデフォーカス等により光強度が
極めて小さくなった場合でも、また、層間絶縁膜中から
化学増幅反応を阻害する塩基性不純物が拡散してきた場
合でも、ビアホール内で十分に高い溶解速度が得られ、
ビアホール内でのフォトレジストや溶解性樹脂の残りが
確実に防止される。
ル内に予め溶解性樹脂を埋め込んでおくことにより、配
線溝用のレジストはほとんどビアホール内に充填され
ず、レジストを現像した際に当該レジストがビアホール
内に残ることはなく、また、ビアホール内の溶解性樹脂
は現像によってレジストによりも容易に溶解除去される
ため、結局、ビアホール内にレジストや樹脂が残ること
が回避される。これにより、ビアホール内に残されたレ
ジストが要因となるクラウンの発生もなく、信頼性の高
いデュアルダマシン構造が実現できる。また、深いビア
ホール内部ではフォトレジストと溶解性樹脂とのミキシ
ングは起こり難く、たとえ起こったとしても、ここでは
溶解性樹脂の比率の方が圧倒的に大きいので、フォトレ
ジストに対する露光時のデフォーカス等により光強度が
極めて小さくなった場合でも、また、層間絶縁膜中から
化学増幅反応を阻害する塩基性不純物が拡散してきた場
合でも、ビアホール内で十分に高い溶解速度が得られ、
ビアホール内でのフォトレジストや溶解性樹脂の残りが
確実に防止される。
【図１】本発明の第１の実施形態のデュアルダマシン構
造の平面図である。
造の平面図である。
【図２】第１の実施形態を工程順に示す断面図のその１
である。
である。
【図３】第１の実施形態を工程順に示す断面図のその２
である。
である。
【図４】第１の実施形態を工程順に示す断面図のその３
である。
である。
【図５】第２の実施形態を工程順に示す断面図のその１
である。
である。
【図６】第２の実施形態を工程順に示す断面図のその２
である。
である。
【図７】従来の製造方法を工程順に示す断面図のその１
である。
である。
【図８】従来の製造方法を工程順に示す断面図のその２
である。
である。
１１ 絶縁膜
１２ 下層配線
１３ 下層層間絶縁膜（シリコン酸化膜）
１４ エッチングストッパ膜
１５ 低誘電率膜
１６ シリコン酸化膜
１７ 層間絶縁膜
１８ ビアホール
１９ 反射防止膜
２０ 溶解性樹脂
２１ フォトレジスト
２２ 配線溝
２３ 金属材料
２４ ビア
２５ 上層配線（溝配線）
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H025 AA04 AA19 AA20 AB16 DA23
DA40
4M104 DD07 DD15 DD16 DD75 HH20
5F033 HH07 JJ01 JJ07 KK07 MM02
QQ01 QQ03 QQ04 QQ08 QQ09
QQ10 QQ21 QQ25 QQ31 QQ37
QQ48 RR01 RR04 SS22 TT02
TT04 XX21
Claims (6)
- 【請求項１】 下層の導電層を覆う層間絶縁膜に前記下
層の導電層を露出するビアホールを開口する工程と、前
記ビアホールの底部に保護膜を埋め込む工程と、前記ビ
アホール内の前記保護膜の上に未露光でレジスト現像液
に溶解する溶解性樹脂を埋め込む工程と、前記層間絶縁
膜上にフォトレジストを塗布し、かつこのフォトレジス
トを露光、現像して前記ビアホールを含む領域に開口窓
を有するレジストパターンを形成する工程と、前記レジ
ストパターンを利用して前記層間絶縁膜の表面に配線溝
を凹設する工程と、前記保護膜を除去する工程と、前記
ビアホール及び配線溝に金属材料を埋設してデュアルダ
マシン構造を形成する工程とを含むことを特徴とするデ
ュアルダマシンプロセスにおけるパターン形成方法。 - 【請求項２】 前記溶解性樹脂は未露光でレジスト現像
液に溶解する保護率が０の樹脂であることを特徴とする
請求項１に記載のデュアルダマシンプロセスにおけるパ
ターン形成方法。 - 【請求項３】 前記溶解性樹脂は未露光でレジスト現像
液に溶解する２０ｎｍ／Ｓ以上の溶解速度をもつ樹脂で
あることを特徴とする請求項１に記載のデュアルダマシ
ンプロセスにおけるパターン形成方法。 - 【請求項４】 前記溶解性樹脂は水性樹脂であることを
特徴とする請求項１に記載のデュアルダマシンプロセス
におけるパターン形成方法。 - 【請求項５】 前記溶解性樹脂は、前記ビアホールを完
全に埋め込む厚さに塗布した後、エッチングバックして
ビアホールに埋め込むことを特徴とする請求項１ないし
４のいずれかに記載のデュアルダマシンプロセスにおけ
るパターン形成方法。 - 【請求項６】 前記溶解性樹脂は、前記ビアホールを９
０％程度の深さに埋め込む厚さで塗布することを特徴と
する請求項１ないし４のいずれかに記載のデュアルダマ
シンプロセスにおけるパターン形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114234A JP2003309172A (ja) | 2002-04-17 | 2002-04-17 | デュアルダマシンプロセスにおけるパターン形成方法 |
| US10/408,317 US6835652B2 (en) | 2002-04-17 | 2003-04-08 | Method of fabricating patterns with a dual damascene process |
| TW092108491A TWI253712B (en) | 2002-04-17 | 2003-04-11 | Method of fabricating patterns with a dual damascene process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114234A JP2003309172A (ja) | 2002-04-17 | 2002-04-17 | デュアルダマシンプロセスにおけるパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309172A true JP2003309172A (ja) | 2003-10-31 |
Family
ID=29207650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114234A Pending JP2003309172A (ja) | 2002-04-17 | 2002-04-17 | デュアルダマシンプロセスにおけるパターン形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6835652B2 (ja) |
| JP (1) | JP2003309172A (ja) |
| TW (1) | TWI253712B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016194560A (ja) * | 2015-03-31 | 2016-11-17 | 株式会社東芝 | パターン形成方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469775B1 (en) * | 2000-01-31 | 2002-10-22 | Micron Technology, Inc. | Reticle for creating resist-filled vias in a dual damascene process |
| US7030031B2 (en) * | 2003-06-24 | 2006-04-18 | International Business Machines Corporation | Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material |
| JP5096669B2 (ja) * | 2005-07-06 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| CN102054753B (zh) * | 2009-11-10 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的制造方法 |
| TWI550769B (zh) * | 2015-01-12 | 2016-09-21 | 力晶科技股份有限公司 | 介層窗製程用的溝塡處理方法 |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
| CN108831857B (zh) * | 2018-06-13 | 2021-04-30 | 上海华力微电子有限公司 | 一种双大马士革结构的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3734390B2 (ja) | 1998-10-21 | 2006-01-11 | 東京応化工業株式会社 | 埋込材およびこの埋込材を用いた配線形成方法 |
| JP2000269326A (ja) | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置の製造方法 |
| AU6790000A (en) * | 1999-08-26 | 2001-03-19 | Brewer Science, Inc. | Improved fill material for dual damascene processes |
| KR100349680B1 (ko) | 2000-08-31 | 2002-08-24 | 주식회사 하이닉스반도체 | 듀얼 다마신 배선의 형성 방법 |
| JP3547383B2 (ja) | 2000-09-12 | 2004-07-28 | シャープ株式会社 | 配線形成方法 |
-
2002
- 2002-04-17 JP JP2002114234A patent/JP2003309172A/ja active Pending
-
2003
- 2003-04-08 US US10/408,317 patent/US6835652B2/en not_active Expired - Fee Related
- 2003-04-11 TW TW092108491A patent/TWI253712B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016194560A (ja) * | 2015-03-31 | 2016-11-17 | 株式会社東芝 | パターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200306645A (en) | 2003-11-16 |
| US20030198896A1 (en) | 2003-10-23 |
| US6835652B2 (en) | 2004-12-28 |
| TWI253712B (en) | 2006-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| KR100465057B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| JP2003309172A (ja) | デュアルダマシンプロセスにおけるパターン形成方法 | |
| JP2002093904A (ja) | デュアルダマシン配線の形成方法 | |
| US6372616B1 (en) | Method of manufacturing an electrical interconnection of a semiconductor device using an erosion protecting plug in a contact hole of interlayer dielectric layer | |
| US6900125B2 (en) | Method of manufacturing a semiconductor device including a multi-layer interconnect structure | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
| US7785997B2 (en) | Method for fabricating semiconductor device | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| US20080070415A1 (en) | Method for burying resist and method for manufacturing semiconductor device | |
| US20060128140A1 (en) | Method of forming a contact hole in a semiconductor device | |
| JP2002270691A (ja) | 配線構造 | |
| KR100571409B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| US20040248419A1 (en) | Method of manufacturing semiconductor device | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR100591155B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| KR100596874B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100703561B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100518084B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100866121B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100546207B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |