JP2002090393A - 測定器の入力回路 - Google Patents
測定器の入力回路Info
- Publication number
- JP2002090393A JP2002090393A JP2000281611A JP2000281611A JP2002090393A JP 2002090393 A JP2002090393 A JP 2002090393A JP 2000281611 A JP2000281611 A JP 2000281611A JP 2000281611 A JP2000281611 A JP 2000281611A JP 2002090393 A JP2002090393 A JP 2002090393A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- data
- memory
- effective value
- harmonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 １台のＡ／Ｄコンバータで、少なくとも実効
値用データと高調波用データとを直接的に取り込むこと
を可能とする。 【解決手段】 １台のＡ／Ｄコンバータ１０に対して、
実効値用の第１サンプリングクロックを生成する第１Ｐ
ＬＬ回路１１と、高調波用の第２サンプリングクロック
を生成する第２ＰＬＬ回路１２とを設け、コントローラ
１３によってそのすべてのタイミングでＡ／Ｄ変換可能
となるようにＡ／Ｄコンバータ１０を制御するととも
に、各変換データをそのときのサンプリングクロックに
応じて実効値用と高調波用の各メモリ１５，１６に選択
的に格納する。
値用データと高調波用データとを直接的に取り込むこと
を可能とする。 【解決手段】 １台のＡ／Ｄコンバータ１０に対して、
実効値用の第１サンプリングクロックを生成する第１Ｐ
ＬＬ回路１１と、高調波用の第２サンプリングクロック
を生成する第２ＰＬＬ回路１２とを設け、コントローラ
１３によってそのすべてのタイミングでＡ／Ｄ変換可能
となるようにＡ／Ｄコンバータ１０を制御するととも
に、各変換データをそのときのサンプリングクロックに
応じて実効値用と高調波用の各メモリ１５，１６に選択
的に格納する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬクロックを
サンプリングクロックとして動作するＡ／Ｄコンバータ
を有する測定器の入力回路に関し、さらに詳しく言え
ば、１台のＡ／Ｄコンバータで少なくとも実効値および
高調波の各データを直接取り込めるようにした測定器の
入力回路に関するものである。
サンプリングクロックとして動作するＡ／Ｄコンバータ
を有する測定器の入力回路に関し、さらに詳しく言え
ば、１台のＡ／Ｄコンバータで少なくとも実効値および
高調波の各データを直接取り込めるようにした測定器の
入力回路に関するものである。
【０００２】
【従来の技術】電力ラインなどの計測においては、測定
した電圧・電流から実効値を初めとして種々のパラメー
タが求められるが、近年では高調波解析も必須的な測定
項目に挙げられている。この種の測定器において、電圧
および電流のアナログ入力波形は、まず、Ａ／Ｄコンバ
ータによりディジタルデータに変換されるが、実効値用
データと高調波解析用データとでは、そのサンプリング
周波数が異なる。
した電圧・電流から実効値を初めとして種々のパラメー
タが求められるが、近年では高調波解析も必須的な測定
項目に挙げられている。この種の測定器において、電圧
および電流のアナログ入力波形は、まず、Ａ／Ｄコンバ
ータによりディジタルデータに変換されるが、実効値用
データと高調波解析用データとでは、そのサンプリング
周波数が異なる。
【０００３】すなわち、実効値用データを取り込む場合
には、一般的に１波あたり２５６もしくは５１２のサン
プリング数となるように、Ａ／Ｄコンバータのサンプリ
ング周波数が決められる。これは、２のべき乗数でサン
プリングすることにより演算速度を速めるためと、サン
プリング誤差をなくすためである。
には、一般的に１波あたり２５６もしくは５１２のサン
プリング数となるように、Ａ／Ｄコンバータのサンプリ
ング周波数が決められる。これは、２のべき乗数でサン
プリングすることにより演算速度を速めるためと、サン
プリング誤差をなくすためである。
【０００４】これに対して、高調波解析では例えば２０
０ｍｓ期間の波形からデータを得るため、５０Ｈｚでは
１０波、６０Ｈｚでは１２波の波形に対して演算を行な
う。その場合、ＦＦＴ演算での処理上、データサンプル
数は２のべき乗数である例えば２０４８個とされる。
０ｍｓ期間の波形からデータを得るため、５０Ｈｚでは
１０波、６０Ｈｚでは１２波の波形に対して演算を行な
う。その場合、ＦＦＴ演算での処理上、データサンプル
数は２のべき乗数である例えば２０４８個とされる。
【０００５】しかしながら、これを行なうには実効値用
データを取り込むＡ／Ｄコンバータと、高調波解析用デ
ータを取り込むＡ／Ｄコンバータを２台必要としコスト
的に好ましくないため、従来では、図３に示されている
ように、１台のＡ／Ｄコンバータ１で実効値データと高
調波データとを得るようにしている。
データを取り込むＡ／Ｄコンバータと、高調波解析用デ
ータを取り込むＡ／Ｄコンバータを２台必要としコスト
的に好ましくないため、従来では、図３に示されている
ように、１台のＡ／Ｄコンバータ１で実効値データと高
調波データとを得るようにしている。
【０００６】すなわち、ＰＬＬ回路２を用いて、入力波
形の基本波周波数に対して２５６倍（もしくは５１２
倍）のＰＬＬクロックを作り出し、これをサンプリング
クロックとしてＡ／Ｄコンバータ１に与える。これによ
り、Ａ／Ｄコンバータ１から１波を２５６等分した実効
値用データが得られる。
形の基本波周波数に対して２５６倍（もしくは５１２
倍）のＰＬＬクロックを作り出し、これをサンプリング
クロックとしてＡ／Ｄコンバータ１に与える。これによ
り、Ａ／Ｄコンバータ１から１波を２５６等分した実効
値用データが得られる。
【０００７】高調波解析用データについては、それ専用
として直接取り込むのではなく、まず、実効値用データ
を５０Ｈｚでは１０波分の２５６０個、６０Ｈｚでは１
２波分の３０７２個を取り込む。そして、これらのデー
タを２０４８個のデータに補間し直した後、ＦＦＴを実
行して高調波データを得る。
として直接取り込むのではなく、まず、実効値用データ
を５０Ｈｚでは１０波分の２５６０個、６０Ｈｚでは１
２波分の３０７２個を取り込む。そして、これらのデー
タを２０４８個のデータに補間し直した後、ＦＦＴを実
行して高調波データを得る。
【０００８】
【発明が解決しようとする課題】これによれば、確かに
１台のＡ／Ｄコンバータで済むためコスト的にはよいと
しても、ＦＦＴ演算を行なうためにデータを補間してい
るため、高調波演算結果に誤差が含まれることは否めな
い。また、データ補間のための演算が別途に必要なた
め、高調波解析がリアルタイムで実行できないという課
題もあった。
１台のＡ／Ｄコンバータで済むためコスト的にはよいと
しても、ＦＦＴ演算を行なうためにデータを補間してい
るため、高調波演算結果に誤差が含まれることは否めな
い。また、データ補間のための演算が別途に必要なた
め、高調波解析がリアルタイムで実行できないという課
題もあった。
【０００９】また、特に電力ラインの計測では、実効値
測定や高調波測定とは別に、突発的なインパルス波形を
測定することが求められているが、そもそもインパルス
波形は不規則でしかも瞬間的に現れるため、上記実効値
用のＡ／Ｄコンバータ１のサンプリング周波数ではイン
パルス波形を捉えることは困難である。
測定や高調波測定とは別に、突発的なインパルス波形を
測定することが求められているが、そもそもインパルス
波形は不規則でしかも瞬間的に現れるため、上記実効値
用のＡ／Ｄコンバータ１のサンプリング周波数ではイン
パルス波形を捉えることは困難である。
【００１０】そこで、従来においては、図３に示されて
いるように、インパルス波形測定用として、高速のＡ／
Ｄコンバータ３を別に搭載するようにしているが、イン
パルス波形の発生頻度からすると、それ専用のＡ／Ｄコ
ンバータ３はコスト的に見合わない。できれば、他のＡ
／Ｄコンバータと兼用したいところである。
いるように、インパルス波形測定用として、高速のＡ／
Ｄコンバータ３を別に搭載するようにしているが、イン
パルス波形の発生頻度からすると、それ専用のＡ／Ｄコ
ンバータ３はコスト的に見合わない。できれば、他のＡ
／Ｄコンバータと兼用したいところである。
【００１１】
【課題を解決するための手段】本発明によれば、１台の
Ａ／Ｄコンバータで、少なくとも実効値用データと高調
波用データとを直接的に取り込むことができ、また、必
要に応じてインパルス波形も同時に測定することができ
る。
Ａ／Ｄコンバータで、少なくとも実効値用データと高調
波用データとを直接的に取り込むことができ、また、必
要に応じてインパルス波形も同時に測定することができ
る。
【００１２】そのため、本発明は、ＰＬＬクロックをサ
ンプリングクロックとして動作するＡ／Ｄコンバータを
有し、被測定物から測定されたアナログの入力波形を上
記Ａ／Ｄコンバータでディジタルデータに変換し、その
データから上記入力波形の少なくとも実効値および高調
波を同時に測定する測定器の入力回路において、１台の
上記Ａ／Ｄコンバータに対して、上記入力波形から実効
値用の第１サンプリングクロックおよび高調波用の第２
サンプリングクロックをそれぞれ生成する第１および第
２の２つのＰＬＬ回路と、上記第１および第２サンプリ
ングクロックを監視し、すべてのタイミングで上記入力
波形をサンプリング可能とするように上記Ａ／Ｄコンバ
ータを制御するコントローラとを備えているとともに、
上記Ａ／Ｄコンバータの出力側には上記コントローラに
より制御されるメモリアクセス手段を介して実効値用メ
モリと高調波用メモリとが接続されており、上記第１お
よび第２サンプリングクロックに応じて上記メモリアク
セス手段が切り替えられ、上記Ａ／Ｄコンバータにより
変換された実効値用データと高調波用データとが上記実
効値用メモリと高調波用メモリとにそれぞれ格納される
ようにしたことを特徴としている。
ンプリングクロックとして動作するＡ／Ｄコンバータを
有し、被測定物から測定されたアナログの入力波形を上
記Ａ／Ｄコンバータでディジタルデータに変換し、その
データから上記入力波形の少なくとも実効値および高調
波を同時に測定する測定器の入力回路において、１台の
上記Ａ／Ｄコンバータに対して、上記入力波形から実効
値用の第１サンプリングクロックおよび高調波用の第２
サンプリングクロックをそれぞれ生成する第１および第
２の２つのＰＬＬ回路と、上記第１および第２サンプリ
ングクロックを監視し、すべてのタイミングで上記入力
波形をサンプリング可能とするように上記Ａ／Ｄコンバ
ータを制御するコントローラとを備えているとともに、
上記Ａ／Ｄコンバータの出力側には上記コントローラに
より制御されるメモリアクセス手段を介して実効値用メ
モリと高調波用メモリとが接続されており、上記第１お
よび第２サンプリングクロックに応じて上記メモリアク
セス手段が切り替えられ、上記Ａ／Ｄコンバータにより
変換された実効値用データと高調波用データとが上記実
効値用メモリと高調波用メモリとにそれぞれ格納される
ようにしたことを特徴としている。
【００１３】インパルス波形も同時に測定したい場合に
は、上記コントローラから一定の周期でインパルス波形
用の第３サンプリングクロックを上記Ａ／Ｄコンバータ
に与えるとともに、上記Ａ／Ｄコンバータの出力側に、
上記メモリアクセス手段を介してインパルス波形用メモ
リをさらに接続すればよい。
は、上記コントローラから一定の周期でインパルス波形
用の第３サンプリングクロックを上記Ａ／Ｄコンバータ
に与えるとともに、上記Ａ／Ｄコンバータの出力側に、
上記メモリアクセス手段を介してインパルス波形用メモ
リをさらに接続すればよい。
【００１４】複数の上記サンプリングクロックが時間的
に重なり得ることが予想されるが、その場合には、上記
Ａ／Ｄコンバータで変換された同じデータを上記メモリ
アクセス手段を介してそれら各サンプリングクロックに
対応するメモリにそれぞれ格納される。
に重なり得ることが予想されるが、その場合には、上記
Ａ／Ｄコンバータで変換された同じデータを上記メモリ
アクセス手段を介してそれら各サンプリングクロックに
対応するメモリにそれぞれ格納される。
【００１５】本発明において、上記メモリアクセス手段
には、応答性が高速であるＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）が好ましく採用される。
には、応答性が高速であるＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）が好ましく採用される。
【００１６】
【発明の実施の形態】次に、本発明の実施形態を図１お
よび図２により説明する。本発明の入力回路は高速変換
可能なＡ／Ｄコンバータ１０を１台備え、この実施形態
では、この１台のＡ／Ｄコンバータ１０で実効値用デー
タおよび高調波用データ、それにインパルス波形測定用
データの３つのデータを直接的に取り込み可能としてい
る。
よび図２により説明する。本発明の入力回路は高速変換
可能なＡ／Ｄコンバータ１０を１台備え、この実施形態
では、この１台のＡ／Ｄコンバータ１０で実効値用デー
タおよび高調波用データ、それにインパルス波形測定用
データの３つのデータを直接的に取り込み可能としてい
る。
【００１７】そのため、この入力回路は、第１および第
２の２つのＰＬＬ回路１１，１２と、コントローラ１３
とを備えている。また、Ａ／Ｄコンバータ１０の出力側
には、メモリアクセス手段としてのＤＭＡ１４を介して
３つのメモリ、すなわち実効値用メモリ１５，高調波用
メモリ１６およびインパルス用メモリ１７がそれぞれ並
列的に接続されている。
２の２つのＰＬＬ回路１１，１２と、コントローラ１３
とを備えている。また、Ａ／Ｄコンバータ１０の出力側
には、メモリアクセス手段としてのＤＭＡ１４を介して
３つのメモリ、すなわち実効値用メモリ１５，高調波用
メモリ１６およびインパルス用メモリ１７がそれぞれ並
列的に接続されている。
【００１８】第１ＰＬＬ回路１１は実効値測定用であ
り、図示しない被測定物から入力されるアナログ入力波
形（測定波形）Ａの基本波周波数に対してｎ倍（ｎは任
意の整数）の第１サンプリングクロック（ＰＬＬクロッ
ク）を生成する。この実施形態において、第１サンプリ
ングクロックは入力波形Ａの１波から２５６個のデータ
がサンプリングされるように調整されている。
り、図示しない被測定物から入力されるアナログ入力波
形（測定波形）Ａの基本波周波数に対してｎ倍（ｎは任
意の整数）の第１サンプリングクロック（ＰＬＬクロッ
ク）を生成する。この実施形態において、第１サンプリ
ングクロックは入力波形Ａの１波から２５６個のデータ
がサンプリングされるように調整されている。
【００１９】第２ＰＬＬ回路１２は高調波測定用であ
り、上記第１ＰＬＬ回路１１と同じく、入力波形Ａの基
本波周波数に対してｎ倍の第２サンプリングクロックを
生成するが、この実施形態において、第２サンプリング
クロックは、例えば２００ｍｓ期間を２のべき乗数であ
る例えば２０４８でサンプリングするように調整されて
いる。なお図示されていないが、各ＰＬＬ回路１１，１
２は、その入力段に入力波形Ａの基本波を抽出して矩形
波に波形整形する波形整形回路（ローパスフィルタ）を
備えている。
り、上記第１ＰＬＬ回路１１と同じく、入力波形Ａの基
本波周波数に対してｎ倍の第２サンプリングクロックを
生成するが、この実施形態において、第２サンプリング
クロックは、例えば２００ｍｓ期間を２のべき乗数であ
る例えば２０４８でサンプリングするように調整されて
いる。なお図示されていないが、各ＰＬＬ回路１１，１
２は、その入力段に入力波形Ａの基本波を抽出して矩形
波に波形整形する波形整形回路（ローパスフィルタ）を
備えている。
【００２０】コントローラ１３は、ＣＰＵやマイクロプ
ロセッサなどから構成され、この実施形態では、コント
ローラ１３自らインパルス波形測定用として一定周期の
クロック（第３サンプリングクロック）を出力する。
ロセッサなどから構成され、この実施形態では、コント
ローラ１３自らインパルス波形測定用として一定周期の
クロック（第３サンプリングクロック）を出力する。
【００２１】上記第１および第２サンプリングクロック
はコントローラ１３に入力され、コントローラ１３は、
これら２つサンプリングクロックと自己が発生する第３
サンプリングクロックとを監視し、それらすべてのタイ
ミングでサンプリングが行なわれるようにＡ／Ｄコンバ
ータ１０を制御する。また、コントローラ１３は、各サ
ンプリングごとにＤＭＡ１４に対してメモリ入力制御信
号（データ振り分け信号）を送出する。
はコントローラ１３に入力され、コントローラ１３は、
これら２つサンプリングクロックと自己が発生する第３
サンプリングクロックとを監視し、それらすべてのタイ
ミングでサンプリングが行なわれるようにＡ／Ｄコンバ
ータ１０を制御する。また、コントローラ１３は、各サ
ンプリングごとにＤＭＡ１４に対してメモリ入力制御信
号（データ振り分け信号）を送出する。
【００２２】次に、図２のタイミングチャートを参照し
ながら、この入力回路の動作を説明する。実効値測定用
の第１サンプリングクロックの周期をｔａ，高調波測定
用の第２サンプリングクロックの周期をｔｂ，イパルス
波形測定用の第３サンプリングクロックの周期をｔｃと
すると、ｔｃ＜ｔａ＜ｔｂであり、ｔｃはもっとも短
く、入力波形Ａの周期とは無関係に決められてよい。
ながら、この入力回路の動作を説明する。実効値測定用
の第１サンプリングクロックの周期をｔａ，高調波測定
用の第２サンプリングクロックの周期をｔｂ，イパルス
波形測定用の第３サンプリングクロックの周期をｔｃと
すると、ｔｃ＜ｔａ＜ｔｂであり、ｔｃはもっとも短
く、入力波形Ａの周期とは無関係に決められてよい。
【００２３】まず、ｔ１時点では第１〜第３の３つのサ
ンプリングクロックが重なっているため、ｔ１時点で変
換されたデータは、実効値用メモリ１５，高調波用メモ
リ１６およびインパルス用メモリ１７のそれぞれに格納
される。
ンプリングクロックが重なっているため、ｔ１時点で変
換されたデータは、実効値用メモリ１５，高調波用メモ
リ１６およびインパルス用メモリ１７のそれぞれに格納
される。
【００２４】ｔ２，ｔ３の各時点では、第３サンプリン
グクロックのみが送出され、その変換データはそれぞれ
インパルス用メモリ１７に格納される。ｔ４時点では、
第１サンプリングクロックのみが送出され、その変換デ
ータは実効値用メモリ１５に格納される。ｔ５時点で
は、第３サンプリングクロックのみが送出され、その変
換データはインパルス用メモリ１７に格納される。
グクロックのみが送出され、その変換データはそれぞれ
インパルス用メモリ１７に格納される。ｔ４時点では、
第１サンプリングクロックのみが送出され、その変換デ
ータは実効値用メモリ１５に格納される。ｔ５時点で
は、第３サンプリングクロックのみが送出され、その変
換データはインパルス用メモリ１７に格納される。
【００２５】次のｔ６時点では、第２サンプリングクロ
ックのみが送出され、その変換データは高調波用メモリ
１６に格納される。ｔ７時点では、第３サンプリングク
ロックのみが送出され、その変換データはインパルス用
メモリ１７に格納される。ｔ８時点では、第１サンプリ
ングクロックと第３サンプリングクロックとが重なって
いるため、その変換データは実効値用メモリ１５とイン
パルス用メモリ１７とに格納される。
ックのみが送出され、その変換データは高調波用メモリ
１６に格納される。ｔ７時点では、第３サンプリングク
ロックのみが送出され、その変換データはインパルス用
メモリ１７に格納される。ｔ８時点では、第１サンプリ
ングクロックと第３サンプリングクロックとが重なって
いるため、その変換データは実効値用メモリ１５とイン
パルス用メモリ１７とに格納される。
【００２６】このように、この実施形態によれば、高速
変換可能な１台のＡ／Ｄコンバータ１０により、実効値
用データ，高調波用データおよびインパルス波形測定用
データの３つのデータを直接的に取り込むことができ
る。
変換可能な１台のＡ／Ｄコンバータ１０により、実効値
用データ，高調波用データおよびインパルス波形測定用
データの３つのデータを直接的に取り込むことができ
る。
【００２７】なお、本発明において、インパルス波形測
定用データの取り込みは任意的事項である。また、変形
例として、一つのＰＬＬ回路にて実効値用サンプリング
クロックと高調波用サンプリングクロックの最小公倍数
のクロックを生成し、その最小公倍数クロックをコント
ローラで制御してＡ／Ｄコンバータを駆動することも可
能である。
定用データの取り込みは任意的事項である。また、変形
例として、一つのＰＬＬ回路にて実効値用サンプリング
クロックと高調波用サンプリングクロックの最小公倍数
のクロックを生成し、その最小公倍数クロックをコント
ローラで制御してＡ／Ｄコンバータを駆動することも可
能である。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
一つのＡ／Ｄコンバータに対して、実効値用の第１サン
プリングクロックを生成する第１ＰＬＬ回路と、高調波
用の第２サンプリングクロックを生成する第２ＰＬＬ回
路とを設け、コントローラによってそのすべてのタイミ
ングでＡ／Ｄ変換可能となるようにＡ／Ｄコンバータを
制御するとともに、各変換データをそのときのサンプリ
ングクロックに応じて実効値用と高調波用の各メモリに
選択的に格納するようにしたことにより、１台のＡ／Ｄ
コンバータで、少なくとも実効値用データと高調波用デ
ータとを直接的に取り込むことができる。また、同じＡ
／Ｄコンバータを利用して、必要に応じてインパルス波
形も同時に測定することができる。
一つのＡ／Ｄコンバータに対して、実効値用の第１サン
プリングクロックを生成する第１ＰＬＬ回路と、高調波
用の第２サンプリングクロックを生成する第２ＰＬＬ回
路とを設け、コントローラによってそのすべてのタイミ
ングでＡ／Ｄ変換可能となるようにＡ／Ｄコンバータを
制御するとともに、各変換データをそのときのサンプリ
ングクロックに応じて実効値用と高調波用の各メモリに
選択的に格納するようにしたことにより、１台のＡ／Ｄ
コンバータで、少なくとも実効値用データと高調波用デ
ータとを直接的に取り込むことができる。また、同じＡ
／Ｄコンバータを利用して、必要に応じてインパルス波
形も同時に測定することができる。
【図１】本発明の実施形態に係る入力回路の回路構成
図。
図。
【図２】上記入力回路の動作説明用タイミングチャー
ト。
ト。
【図３】従来例の回路構成図。
１０ Ａ／Ｄコンバータ １１ 第１ＰＬＬ回路 １２ 第２ＰＬＬ回路 １３ コントローラ １４ メモリアクセス手段（ＤＭＡ） １５ 実効値用メモリ １６ 高調波用メモリ １７ インパルス用メモリ
Claims (4)
- 【請求項１】 ＰＬＬクロックをサンプリングクロック
として動作するＡ／Ｄコンバータを有し、被測定物から
測定されたアナログの入力波形を上記Ａ／Ｄコンバータ
でディジタルデータに変換し、そのデータから上記入力
波形の少なくとも実効値および高調波を同時に測定する
測定器の入力回路において、 １台の上記Ａ／Ｄコンバータに対して、上記入力波形か
ら実効値用の第１サンプリングクロックおよび高調波用
の第２サンプリングクロックをそれぞれ生成する第１お
よび第２の２つのＰＬＬ回路と、上記第１および第２サ
ンプリングクロックを監視し、すべてのタイミングで上
記入力波形をサンプリング可能とするように上記Ａ／Ｄ
コンバータを制御するコントローラとを備えているとと
もに、上記Ａ／Ｄコンバータの出力側には上記コントロ
ーラにより制御されるメモリアクセス手段を介して実効
値用メモリと高調波用メモリとが接続されており、上記
第１および第２サンプリングクロックに応じて上記メモ
リアクセス手段が切り替えられ、上記Ａ／Ｄコンバータ
により変換された実効値用データと高調波用データとが
上記実効値用メモリと高調波用メモリとにそれぞれ格納
されるようにしたことを特徴とする測定器の入力回路。 - 【請求項２】 上記コントローラ自らが一定の周期でイ
ンパルス波形用の第３サンプリングクロックを上記Ａ／
Ｄコンバータに与えるとともに、上記Ａ／Ｄコンバータ
の出力側には、上記メモリアクセス手段を介してインパ
ルス波形用メモリがさらに接続され、上記１台のＡ／Ｄ
コンバータで実効値用データおよび高調波用データとと
もにインパルス用データも同時に取り込み可能としたこ
とを特徴とする請求項２に記載の測定器の入力回路。 - 【請求項３】 複数の上記サンプリングクロックが時間
的に重なる場合には、上記Ａ／Ｄコンバータで変換され
た同じデータが上記メモリアクセス手段を介してそれら
各サンプリングクロックに対応するメモリにそれぞれ格
納されることを特徴とする請求項１または２に記載の測
定器の入力回路。 - 【請求項４】 上記メモリアクセス手段がＤＭＡからな
ることを特徴とする請求項１または２に記載の測定器の
入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281611A JP2002090393A (ja) | 2000-09-18 | 2000-09-18 | 測定器の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281611A JP2002090393A (ja) | 2000-09-18 | 2000-09-18 | 測定器の入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002090393A true JP2002090393A (ja) | 2002-03-27 |
Family
ID=18766238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281611A Pending JP2002090393A (ja) | 2000-09-18 | 2000-09-18 | 測定器の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002090393A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098287A (ja) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | 高調波成分測定装置 |
| JP2006234763A (ja) * | 2005-02-28 | 2006-09-07 | Hioki Ee Corp | 波形測定装置 |
| WO2007091332A1 (ja) * | 2006-02-10 | 2007-08-16 | Fujitsu Limited | 接続検出回路 |
-
2000
- 2000-09-18 JP JP2000281611A patent/JP2002090393A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098287A (ja) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | 高調波成分測定装置 |
| JP2006234763A (ja) * | 2005-02-28 | 2006-09-07 | Hioki Ee Corp | 波形測定装置 |
| WO2007091332A1 (ja) * | 2006-02-10 | 2007-08-16 | Fujitsu Limited | 接続検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI230511B (en) | Jitter measurement circuit for measuring jitter of target signal on the basis of sampling data string obtained by using ideal cyclic signal | |
| JP2000329793A (ja) | デジタル・ピーク検出器並びに最大値及び最小値検出方法 | |
| JP2006098287A (ja) | 高調波成分測定装置 | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| JP3269060B2 (ja) | Ｌｓｉテスタ | |
| JP2006234763A (ja) | 波形測定装置 | |
| Jacko et al. | Increase the accuracy of signal acquisition via external interleaved mode | |
| JP2002090397A (ja) | 電力ラインの電圧測定器 | |
| JP3135635B2 (ja) | パワーアナライザ装置 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JP4040718B2 (ja) | 測定装置 | |
| JP3074988B2 (ja) | Ｉｃテスタ | |
| JP2002214260A (ja) | 高調波解析装置 | |
| JPH1038935A (ja) | 高調波分析装置 | |
| JPH10142295A (ja) | 波形測定装置 | |
| JP3016042B2 (ja) | パワーアナライザ装置 | |
| JP3067850U (ja) | 半導体試験装置 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JPH088465Y2 (ja) | 波形発生装置 | |
| JP2005012882A (ja) | リアルタイムシミュレーション装置およびリアルタイムシミュレーション方法 | |
| JP3314843B2 (ja) | 交流測定装置 | |
| RU2212674C1 (ru) | Способ контроля электрических параметров усилителя, автоматизированная система контроля электрических параметров усилителя | |
| JPH0653831A (ja) | 波形サンプリング回路 | |
| JPH04340476A (ja) | パワーアナライザ装置 | |
| JP2004510987A (ja) | Ｒｆ電力測定 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091209 |