JPH04340476A - パワーアナライザ装置 - Google Patents
パワーアナライザ装置Info
- Publication number
- JPH04340476A JPH04340476A JP3141223A JP14122391A JPH04340476A JP H04340476 A JPH04340476 A JP H04340476A JP 3141223 A JP3141223 A JP 3141223A JP 14122391 A JP14122391 A JP 14122391A JP H04340476 A JPH04340476 A JP H04340476A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- under test
- section
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 230000015654 memory Effects 0.000 claims abstract description 17
- 238000007493 shaping process Methods 0.000 claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 claims description 68
- 238000005259 measurement Methods 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007716 flux method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は複数チャネルの入力被
測定信号により電力を測定するだけなく、それら被測定
信号に含まれている基本波および高調波成分を解析し、
その基本波および高調波を測定、表示可能とするパワー
アナライザ装置に係り、更に詳しくは各入力被測定信号
の1サイクル(周期)分を所定数に分割し、この分割に
応じた所定数のディジタルデータを取り込む際、PLL
(Phase LockedLoop)同期方式によ
り各A/D変換のサンプリング信号を入力被測定信号の
うちの最適な入力被測定信号に同期させ、各入力被測定
信号の1サイクルのディジタルデータを正確に取り込む
ようにするパワーアナライザ装置に関するものである。
測定信号により電力を測定するだけなく、それら被測定
信号に含まれている基本波および高調波成分を解析し、
その基本波および高調波を測定、表示可能とするパワー
アナライザ装置に係り、更に詳しくは各入力被測定信号
の1サイクル(周期)分を所定数に分割し、この分割に
応じた所定数のディジタルデータを取り込む際、PLL
(Phase LockedLoop)同期方式によ
り各A/D変換のサンプリング信号を入力被測定信号の
うちの最適な入力被測定信号に同期させ、各入力被測定
信号の1サイクルのディジタルデータを正確に取り込む
ようにするパワーアナライザ装置に関するものである。
【0002】
【従来例】近年、半導体電力変換装置(例えばインバー
タ装置)が多くの機器に利用されるに伴い、より多くの
測定データを簡単に、かつ迅速にデータ処理し、その電
力系を計測する電力計が提案されるようになった。この
ような電力計としては、例えば図4に示す構成をしたも
のがある。
タ装置)が多くの機器に利用されるに伴い、より多くの
測定データを簡単に、かつ迅速にデータ処理し、その電
力系を計測する電力計が提案されるようになった。この
ような電力計としては、例えば図4に示す構成をしたも
のがある。
【0003】同図において、電圧/電流入力アナログ回
路1は、3ch(チャネル)分の被測定信号(被測定電
圧(V1,V2,V3)、電流(A1,A2,A3))
を入力し、それら3chの被測定電圧、電流を検出し、
かつそれら電圧、電流をアナログ演算して電力を算出し
、これら電圧、電流および電力のアナログ信号を出力す
る。
路1は、3ch(チャネル)分の被測定信号(被測定電
圧(V1,V2,V3)、電流(A1,A2,A3))
を入力し、それら3chの被測定電圧、電流を検出し、
かつそれら電圧、電流をアナログ演算して電力を算出し
、これら電圧、電流および電力のアナログ信号を出力す
る。
【0004】電圧/電流アナログ回路1からのアナログ
信号をマルチプレクサ2で切り替え、この切り替えたア
ナログ信号をA/Dコンバータ3でディジタル変換して
RAM/ROM(メモリ)4に書き込むが、そのメモリ
4に書き込まれているプログラムにしたがってCPU5
がそのデータの取り込む処理を行なうことになる。
信号をマルチプレクサ2で切り替え、この切り替えたア
ナログ信号をA/Dコンバータ3でディジタル変換して
RAM/ROM(メモリ)4に書き込むが、そのメモリ
4に書き込まれているプログラムにしたがってCPU5
がそのデータの取り込む処理を行なうことになる。
【0005】CPU5のバスライン6にはそのメモリ4
、I/Oポート7、表示部8およびキーボード9等が接
続されており、そのCPU5はI/Oポート7を介して
マルチプレクサ2を切り替え、そのディジタルデータを
メモリ4に書き込み、それらディジタルデータに基づい
て電力、皮相電力、無効電力および力率等を演算し、こ
れら演算結果等を表示処理し、また取り込んだデータお
よび演算したデータに基づいて測定値に時間係数を掛け
加算積算して積算量を算出し、その積算量を表示処理す
る。
、I/Oポート7、表示部8およびキーボード9等が接
続されており、そのCPU5はI/Oポート7を介して
マルチプレクサ2を切り替え、そのディジタルデータを
メモリ4に書き込み、それらディジタルデータに基づい
て電力、皮相電力、無効電力および力率等を演算し、こ
れら演算結果等を表示処理し、また取り込んだデータお
よび演算したデータに基づいて測定値に時間係数を掛け
加算積算して積算量を算出し、その積算量を表示処理す
る。
【0006】表示部8はそのCPU5の表示処理にした
がって被測定信号の測定結果、電圧、電流、電力、皮相
電力、無効電力および力率を表示する。
がって被測定信号の測定結果、電圧、電流、電力、皮相
電力、無効電力および力率を表示する。
【0007】上記構成の電力計においては、電圧/電流
入力アナログ回路1にそれぞれ交流ゼロフラックス法動
作原理を採用し、かつPTおよびクランプCTを採用し
ていることから、10Hz乃至20kHzに渡る広い周
波数範囲で良好な特性を確保し、正確な電圧、電流、電
力等の測定が可能になっている。
入力アナログ回路1にそれぞれ交流ゼロフラックス法動
作原理を採用し、かつPTおよびクランプCTを採用し
ていることから、10Hz乃至20kHzに渡る広い周
波数範囲で良好な特性を確保し、正確な電圧、電流、電
力等の測定が可能になっている。
【0008】
【発明が解決しようとする課題】ところで、上記半導体
電力装置、例えばインバータ装置のように、パルス状の
電圧波形でモータを駆動する場合、その電流には高調波
成分が含まれ、この高調波成分が雑音や振動の原因とな
っている。このような、高調波による機器の障害が問題
視され、特に家電機器等の場合その高調波成分よる雑音
や振動が問題になることから、半導体電力装置の電力系
の測定だけなく、その高調波成分の測定が必要になって
いる。
電力装置、例えばインバータ装置のように、パルス状の
電圧波形でモータを駆動する場合、その電流には高調波
成分が含まれ、この高調波成分が雑音や振動の原因とな
っている。このような、高調波による機器の障害が問題
視され、特に家電機器等の場合その高調波成分よる雑音
や振動が問題になることから、半導体電力装置の電力系
の測定だけなく、その高調波成分の測定が必要になって
いる。
【0009】しかしながら、上記電力計にあっては、基
本波および高調波を含んだ被測定信号に基づいて電圧、
電流、電力の測定が可能であるが、その高調波成分を直
接測定することができなかった。そのために、半導体電
力装置の電力系を計測する場合、電力計とその高調波成
分を測定する高価な高調波解析装置(例えばFFTアナ
ライザ)の2つの測定装置を用意する必要があるだけな
く、そのFFTアナライザの操作は複雑であり、高調波
成分の測定が面倒であるので、電力だけなく、高調波成
分も測定できる装置が要望されている。
本波および高調波を含んだ被測定信号に基づいて電圧、
電流、電力の測定が可能であるが、その高調波成分を直
接測定することができなかった。そのために、半導体電
力装置の電力系を計測する場合、電力計とその高調波成
分を測定する高価な高調波解析装置(例えばFFTアナ
ライザ)の2つの測定装置を用意する必要があるだけな
く、そのFFTアナライザの操作は複雑であり、高調波
成分の測定が面倒であるので、電力だけなく、高調波成
分も測定できる装置が要望されている。
【0010】また、上記FFTアナライザ等の高調波解
析装置には、例えば入力が2チャネル(被電圧および電
流用)であり、これらチャネルの入力被測定信号のアナ
ログ信号をA/D変換し、これら変換したディジタルデ
ータを取り込む際、そのA/D変換のサンプリング信号
の同期合わせとしてはPLL同期方式を採用しているも
のがある。このPLL同期方式にあっては、PLL同期
が2チャネルのうち1チャネルの入力被測定信号に固定
されており、例えばその固定チャネルの入力被測定信号
の波形が歪、あるいはそのレベルが低いと、データを確
実に取り込むことができず、測定精度が悪くなる。
析装置には、例えば入力が2チャネル(被電圧および電
流用)であり、これらチャネルの入力被測定信号のアナ
ログ信号をA/D変換し、これら変換したディジタルデ
ータを取り込む際、そのA/D変換のサンプリング信号
の同期合わせとしてはPLL同期方式を採用しているも
のがある。このPLL同期方式にあっては、PLL同期
が2チャネルのうち1チャネルの入力被測定信号に固定
されており、例えばその固定チャネルの入力被測定信号
の波形が歪、あるいはそのレベルが低いと、データを確
実に取り込むことができず、測定精度が悪くなる。
【0011】この場合、2チャネルの入力の結線を替え
てやればよいが、入力がパワーラインであるため、扱い
が面倒であり、かつ不便であった。
てやればよいが、入力がパワーラインであるため、扱い
が面倒であり、かつ不便であった。
【0012】この発明は上記課題に鑑みなされたもので
あり、その目的は各チャネルの入力被測定信号により電
圧、電流、電力だけでなく、それら入力被測定信号に含
まれている基本波および所定次数の高調波を測定するこ
とができ、かつそれら測定のために各チャネルの入力被
測定信号をそれぞれA/D変換してディジタルデータを
取り込む際、PLL同期方式によりそれらA/D変換の
タイミング同期をとり、しかも複数の入力被測定信号の
うち最適な入力被測定信号に容易に同期を合わせること
ができるようにしたパワーアナライザ装置を提供するこ
とにある。
あり、その目的は各チャネルの入力被測定信号により電
圧、電流、電力だけでなく、それら入力被測定信号に含
まれている基本波および所定次数の高調波を測定するこ
とができ、かつそれら測定のために各チャネルの入力被
測定信号をそれぞれA/D変換してディジタルデータを
取り込む際、PLL同期方式によりそれらA/D変換の
タイミング同期をとり、しかも複数の入力被測定信号の
うち最適な入力被測定信号に容易に同期を合わせること
ができるようにしたパワーアナライザ装置を提供するこ
とにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、複数チャネルの入力被測定信号をA/
D変換し、これらディジタルに変換したデータを記憶す
るとともに、これらディジタルデータに基づいて入力被
測定信号により電圧、電流、電力を算出し、かつFFT
演算により入力被測定信号に含まれている基本波および
所定次数の高調波を算出するパワーアナライザ装置等に
、少なくとも複数チャネルの入力被測定信号(被測定電
圧、電流)をそれぞれ入力可能なレベルのアナログ信号
に変換する複数の入力処理部と、これら入力処理部にて
得たアナログ信号を所定周波数のサンプリング信号でそ
れぞれディジタルに変換し、前記入力被測定信号の1サ
イクルのディジタルデータをそれぞれ得るA/D変換部
と、これらA/D変換部にて得たディジタルデータをそ
れぞれ記憶する記憶部と、これらA/D変換部の所定周
波数のサンプリング信号、および上記記憶部の書き込み
タイミング信号を出力し、かつ少なくともそのサンプリ
ング信号を上記入力被測定信号に同期して出力するスト
レージ制御部と、上記複数の入力処理部にて得たアナロ
グ信号のうち1つを選択する切替部と、この切替部の切
り替え指示を出す切替指示手段と、上記切替部で選択し
たアナログ信号を波形整形し、矩形波信号とする波形整
形部と、この波形整形部にて得た矩形波信号をソースと
し、その矩形波信号と上記A/D変換部のサンプリング
周波数を整数分の1とした信号との位相差を検出し、こ
の差に応じて上記ストレージ制御部に出力するサンプリ
ング信号の周波数を可変し、上記A/D変換部のサンプ
リング信号を上記選択した入力被測定信号の1つに同期
させるPLL部とを備えたことを要旨とする。
に、この発明は、複数チャネルの入力被測定信号をA/
D変換し、これらディジタルに変換したデータを記憶す
るとともに、これらディジタルデータに基づいて入力被
測定信号により電圧、電流、電力を算出し、かつFFT
演算により入力被測定信号に含まれている基本波および
所定次数の高調波を算出するパワーアナライザ装置等に
、少なくとも複数チャネルの入力被測定信号(被測定電
圧、電流)をそれぞれ入力可能なレベルのアナログ信号
に変換する複数の入力処理部と、これら入力処理部にて
得たアナログ信号を所定周波数のサンプリング信号でそ
れぞれディジタルに変換し、前記入力被測定信号の1サ
イクルのディジタルデータをそれぞれ得るA/D変換部
と、これらA/D変換部にて得たディジタルデータをそ
れぞれ記憶する記憶部と、これらA/D変換部の所定周
波数のサンプリング信号、および上記記憶部の書き込み
タイミング信号を出力し、かつ少なくともそのサンプリ
ング信号を上記入力被測定信号に同期して出力するスト
レージ制御部と、上記複数の入力処理部にて得たアナロ
グ信号のうち1つを選択する切替部と、この切替部の切
り替え指示を出す切替指示手段と、上記切替部で選択し
たアナログ信号を波形整形し、矩形波信号とする波形整
形部と、この波形整形部にて得た矩形波信号をソースと
し、その矩形波信号と上記A/D変換部のサンプリング
周波数を整数分の1とした信号との位相差を検出し、こ
の差に応じて上記ストレージ制御部に出力するサンプリ
ング信号の周波数を可変し、上記A/D変換部のサンプ
リング信号を上記選択した入力被測定信号の1つに同期
させるPLL部とを備えたことを要旨とする。
【0014】
【作用】上記構成としたので、各チャネルの入力被測定
信号のアナログ信号をそれぞれA/D変換し、これら変
換したディジタルデータを取り込む際、上記切替部にて
各入力被測定信号を入力可能なレベルとしたアナログ信
号のうちの1つが選択されており、この選択されたアナ
ログ信号が上記PLL部のソースにされ、このPLL部
にてそれらA/D変換のサンプンリング同期がとられる
。
信号のアナログ信号をそれぞれA/D変換し、これら変
換したディジタルデータを取り込む際、上記切替部にて
各入力被測定信号を入力可能なレベルとしたアナログ信
号のうちの1つが選択されており、この選択されたアナ
ログ信号が上記PLL部のソースにされ、このPLL部
にてそれらA/D変換のサンプンリング同期がとられる
。
【0015】このPLL同期方式においては、例えばそ
のPLL部のソースとしている入力被測定信号の波形が
歪、あるいはそのレベルが低いと、各A/D変換の同期
が外れ、A/D変換したディジタルデータを正確に取り
込めなくなるが、この場合当該装置のパネル操作を行な
うことにより、上記切替部が駆動され、アナログ信号が
切り替えられ、つまり上記PLL部のソースが切り替え
られる。
のPLL部のソースとしている入力被測定信号の波形が
歪、あるいはそのレベルが低いと、各A/D変換の同期
が外れ、A/D変換したディジタルデータを正確に取り
込めなくなるが、この場合当該装置のパネル操作を行な
うことにより、上記切替部が駆動され、アナログ信号が
切り替えられ、つまり上記PLL部のソースが切り替え
られる。
【0016】このようにして、上記切替部にて所望のア
ナログ信号が選択されることから、各チャネルの入力被
測定信号であるパワーラインの結線を替えるという面倒
な操作が必要とぜす、波形に歪のない、あるいは最適レ
ベルの入力被測定信号をPLL同期のソースにすること
ができ、各入力被測定信号のディジタルデータを正確に
取り込むことができる。
ナログ信号が選択されることから、各チャネルの入力被
測定信号であるパワーラインの結線を替えるという面倒
な操作が必要とぜす、波形に歪のない、あるいは最適レ
ベルの入力被測定信号をPLL同期のソースにすること
ができ、各入力被測定信号のディジタルデータを正確に
取り込むことができる。
【0017】
【実施例】以下、この発明の実施例を図1乃至図3に基
づいて説明する。図1において、このパワーアナライザ
装置は、複数の入力被測定信号(被測定電圧、電流)を
入力可能なレベルに変換する3チャネル(被測定電圧(
V1乃至V3)、電流(A1乃至A3)の入力ユニット
10乃至12と、これら入力ユニット10乃至12を介
した被測定信号(被測定電圧,電流)のアナログ信号に
含まれている基本波および高調波等をそれぞれ通す所定
遮断周波数可変可能で、折り返し歪防止用のフィルタ部
13乃至18と、これらフィルタ部13乃至18を通っ
たアナログ信号を所定周波数のサンプリング信号でそれ
ぞれディジタル変換するA/D変換部19乃至24と、
これらA/D変換部19乃至24で変換したディジタル
データを記憶するメモリ(記憶部)25乃至30と、上
記入力ユニット10乃至12を介したアナログ信号を切
り替える第1の切替部31と、この第1の切替部31で
切り替えられたアナログ信号を波形整形して矩形波信号
とするフィルタ波形整形部32と、上記フィルタ部13
乃至18の遮断周波数を可変制御する信号、A/D変換
部19乃至24の所定周波数のサンプリング信号および
メモリ25乃至30の書き込み信号を出力し、かつその
サンプリング信号を入力被測定信号に同期し、例えばそ
の周波数を入力被測定信号の周波数の整数倍(例えば5
12倍)とするストレージ制御部33と、上記フィルタ
波形整形部32からの矩形波信号をソースとし、その矩
形波信号と上記A/D変換部19乃至24のサンプリン
グ周波数を整数(例えば512)分の1とした信号との
位相差を検出し、この位相差に応じて内部VCOの電圧
を可変し、所定周波数の信号をストレージ制御部33に
出力し、そのA/D変換部19乃至24のサンプリング
信号を上記切替部31で切り替えたアナログ信号に同期
させ、かつそのサンプリング信号の周波数の安定化を図
るためのPLL(Phase Locked Lo
op)部34とを備えている。
づいて説明する。図1において、このパワーアナライザ
装置は、複数の入力被測定信号(被測定電圧、電流)を
入力可能なレベルに変換する3チャネル(被測定電圧(
V1乃至V3)、電流(A1乃至A3)の入力ユニット
10乃至12と、これら入力ユニット10乃至12を介
した被測定信号(被測定電圧,電流)のアナログ信号に
含まれている基本波および高調波等をそれぞれ通す所定
遮断周波数可変可能で、折り返し歪防止用のフィルタ部
13乃至18と、これらフィルタ部13乃至18を通っ
たアナログ信号を所定周波数のサンプリング信号でそれ
ぞれディジタル変換するA/D変換部19乃至24と、
これらA/D変換部19乃至24で変換したディジタル
データを記憶するメモリ(記憶部)25乃至30と、上
記入力ユニット10乃至12を介したアナログ信号を切
り替える第1の切替部31と、この第1の切替部31で
切り替えられたアナログ信号を波形整形して矩形波信号
とするフィルタ波形整形部32と、上記フィルタ部13
乃至18の遮断周波数を可変制御する信号、A/D変換
部19乃至24の所定周波数のサンプリング信号および
メモリ25乃至30の書き込み信号を出力し、かつその
サンプリング信号を入力被測定信号に同期し、例えばそ
の周波数を入力被測定信号の周波数の整数倍(例えば5
12倍)とするストレージ制御部33と、上記フィルタ
波形整形部32からの矩形波信号をソースとし、その矩
形波信号と上記A/D変換部19乃至24のサンプリン
グ周波数を整数(例えば512)分の1とした信号との
位相差を検出し、この位相差に応じて内部VCOの電圧
を可変し、所定周波数の信号をストレージ制御部33に
出力し、そのA/D変換部19乃至24のサンプリング
信号を上記切替部31で切り替えたアナログ信号に同期
させ、かつそのサンプリング信号の周波数の安定化を図
るためのPLL(Phase Locked Lo
op)部34とを備えている。
【0018】また、このパワーアナライザ装置は、上記
フィルタ波形整形部32で得た矩形波信号により、入力
被測定信号の周波数を測定する周波数測定部35と、固
定の所定周波数信号を出力する発振部36と、この発振
部36からの周波数信号とPLL部34からの周波数信
号とを切り替えてストレージ制御部33に出力する第2
の切替部37とを備えている。したがって、その第2の
切替部37の切り替えにより、A/D変換のサンプリン
グモード、つまりストレージモードはPLL同期方式、
固定同期方式の2種類が可能になっている。
フィルタ波形整形部32で得た矩形波信号により、入力
被測定信号の周波数を測定する周波数測定部35と、固
定の所定周波数信号を出力する発振部36と、この発振
部36からの周波数信号とPLL部34からの周波数信
号とを切り替えてストレージ制御部33に出力する第2
の切替部37とを備えている。したがって、その第2の
切替部37の切り替えにより、A/D変換のサンプリン
グモード、つまりストレージモードはPLL同期方式、
固定同期方式の2種類が可能になっている。
【0019】さらに、このパワーアナライザ装置は、上
記メモリ25乃至30に取り込んだディジタルデータに
基づいて入力被測定信号による電圧、電流、電力等を算
出するだけなく、その入力被測定信号に含まれている基
本波および所定次数の高調波をFFT(高速フーリェ変
換)演算で算出する。
記メモリ25乃至30に取り込んだディジタルデータに
基づいて入力被測定信号による電圧、電流、電力等を算
出するだけなく、その入力被測定信号に含まれている基
本波および所定次数の高調波をFFT(高速フーリェ変
換)演算で算出する。
【0020】そのため、図2に示すように、このパワー
アナライザ装置は、当該装置の全体を制御する中央処理
装置のCPU38を備え、このCPU38のバスライン
39に上記メモリ25乃至30、ストレージ制御部33
、PLL部34、周波数測定部35および発振部36の
他に、メモリ部25乃至30に書き込まれているディジ
タルデータに基づいて電圧、電流、電力を高速演算し、
かつFFT演算により入力被測定信号に含まれている基
本波および所定次数(例えば49次まで)の高調波を高
速演算するDPS(ディジタルシグナルプロセッサ)4
0と、当該装置の制御プログラムおよびその演算プログ
ラム等を記憶しているEPROM部41と、それら演算
結果等のデータ(数値データ)を記憶するRAM部(S
RAM,DRAM)42と、このRAM部42の書き込
み、読み出しを制御するDMA(ダイレクト メモリ
アクセス)コントローラ部43と、上記演算結果に
よる数値データ、および波形データを書き込み、読み出
し可能なVRAM(ビデオ・ラム)部44と、このVR
AM部44のデータを書き込み、読み出し、表示制御す
るCRTコントローラ部45と、その数値や波形等をプ
リントアウトするプリンタ部46等を接続するためのパ
ラレルインターフェイス47と、それら数値や波形等の
データをフロッピィ等に記憶するフロッピィディスクド
ライブ部48を制御するFDC(フロッピィディスク
コントローラ)49と、その数値や波形等のデータを
外部に出力し、他の装置からのデータを入力するための
GP−IBインターフェイス50および非同期コミュニ
ケーションズインターフェイス51とを接続している。
アナライザ装置は、当該装置の全体を制御する中央処理
装置のCPU38を備え、このCPU38のバスライン
39に上記メモリ25乃至30、ストレージ制御部33
、PLL部34、周波数測定部35および発振部36の
他に、メモリ部25乃至30に書き込まれているディジ
タルデータに基づいて電圧、電流、電力を高速演算し、
かつFFT演算により入力被測定信号に含まれている基
本波および所定次数(例えば49次まで)の高調波を高
速演算するDPS(ディジタルシグナルプロセッサ)4
0と、当該装置の制御プログラムおよびその演算プログ
ラム等を記憶しているEPROM部41と、それら演算
結果等のデータ(数値データ)を記憶するRAM部(S
RAM,DRAM)42と、このRAM部42の書き込
み、読み出しを制御するDMA(ダイレクト メモリ
アクセス)コントローラ部43と、上記演算結果に
よる数値データ、および波形データを書き込み、読み出
し可能なVRAM(ビデオ・ラム)部44と、このVR
AM部44のデータを書き込み、読み出し、表示制御す
るCRTコントローラ部45と、その数値や波形等をプ
リントアウトするプリンタ部46等を接続するためのパ
ラレルインターフェイス47と、それら数値や波形等の
データをフロッピィ等に記憶するフロッピィディスクド
ライブ部48を制御するFDC(フロッピィディスク
コントローラ)49と、その数値や波形等のデータを
外部に出力し、他の装置からのデータを入力するための
GP−IBインターフェイス50および非同期コミュニ
ケーションズインターフェイス51とを接続している。
【0021】さらにまた、このパワーアナライザ装置は
上記CRTコントローラ部45にて表示処理した数値あ
るいは波形を表示する表示部(例えば液晶表示装置)5
2と、図示しないが当該装置の測定操作スイッチ等とに
よるパネルを備えており、そのパネル操作に応じた信号
がインターフェイス、バスライン36を介してCPU3
8に入力する。
上記CRTコントローラ部45にて表示処理した数値あ
るいは波形を表示する表示部(例えば液晶表示装置)5
2と、図示しないが当該装置の測定操作スイッチ等とに
よるパネルを備えており、そのパネル操作に応じた信号
がインターフェイス、バスライン36を介してCPU3
8に入力する。
【0022】ここに、3チャネルの入力ユニット10乃
至12はそれぞれ2つの入力部10a,10b、11a
,11b,12a,12bを備え、各チャネルの入力部
に被測定信号の電圧および電流が印加することから、単
相乃至3相の電力測定が可能である。そして、複数の被
測定信号がそれぞれ各入力ユニット部10乃至12に入
力され、例えばインバータ装置の電力測定操作が行われ
ると、CPU38にてその電力測定に必要な制御が行わ
れ、例えば周波数測定部35の測定周波数に基づいてA
/D変換のサンプリング、メモリ25の書き込み制御が
行われる。
至12はそれぞれ2つの入力部10a,10b、11a
,11b,12a,12bを備え、各チャネルの入力部
に被測定信号の電圧および電流が印加することから、単
相乃至3相の電力測定が可能である。そして、複数の被
測定信号がそれぞれ各入力ユニット部10乃至12に入
力され、例えばインバータ装置の電力測定操作が行われ
ると、CPU38にてその電力測定に必要な制御が行わ
れ、例えば周波数測定部35の測定周波数に基づいてA
/D変換のサンプリング、メモリ25の書き込み制御が
行われる。
【0023】すると、ストレージ制御部33にてA/D
変換部19乃至24のサンプリング信号が出力され、メ
モリ25乃至30の書き込み信号が出力され、一方入力
被測定信号がそれぞれ上記A/D変換部19乃至24の
入力可能レベルにレベル変換される。これにより、フィ
ルタ13乃至18を介したアナログ信号が各A/D変換
部19乃至24でディジタルデータに変換され、各メモ
リ25乃至30に記憶される。
変換部19乃至24のサンプリング信号が出力され、メ
モリ25乃至30の書き込み信号が出力され、一方入力
被測定信号がそれぞれ上記A/D変換部19乃至24の
入力可能レベルにレベル変換される。これにより、フィ
ルタ13乃至18を介したアナログ信号が各A/D変換
部19乃至24でディジタルデータに変換され、各メモ
リ25乃至30に記憶される。
【0024】このとき、各A/D変換部19乃至24が
同時に動作することから、それぞれディジタル変換され
たディジタルデータが各メモリ25乃至30に同時に記
憶される。また、ストレージモードが固定同期方式でな
く、PLL同期方式が採られる場合、第2の切替部37
がPLL部34側に切り替えられることから、入力被測
定信号のうち、第1の切替部31で選択されている1つ
の入力被測定信号(被測定電圧(V1,V2,V3)あ
るいは電流(A1,A2,A3))のアナログ信号がP
LL部34のソースにされる。
同時に動作することから、それぞれディジタル変換され
たディジタルデータが各メモリ25乃至30に同時に記
憶される。また、ストレージモードが固定同期方式でな
く、PLL同期方式が採られる場合、第2の切替部37
がPLL部34側に切り替えられることから、入力被測
定信号のうち、第1の切替部31で選択されている1つ
の入力被測定信号(被測定電圧(V1,V2,V3)あ
るいは電流(A1,A2,A3))のアナログ信号がP
LL部34のソースにされる。
【0025】既に説明したように、そのアナログ信号が
フィルタ波形整形部32に矩形波信号に波形整形され、
この矩形波信号がPLL部34に入力されることから、
そのPL部34にてその上記A/D変換部19乃至24
の所定周波数のサンプリング信号とその選択された被測
定信号の同期が合わせられる。この場合、少なくともそ
の選択被測定信号の数サイクル間にはその同期がかかり
、それぞれ入力被測定信号のゼロクロス点をA/D変換
のスタート点とし、入力被測定信号の1サイクルを正確
に捉えることができる。
フィルタ波形整形部32に矩形波信号に波形整形され、
この矩形波信号がPLL部34に入力されることから、
そのPL部34にてその上記A/D変換部19乃至24
の所定周波数のサンプリング信号とその選択された被測
定信号の同期が合わせられる。この場合、少なくともそ
の選択被測定信号の数サイクル間にはその同期がかかり
、それぞれ入力被測定信号のゼロクロス点をA/D変換
のスタート点とし、入力被測定信号の1サイクルを正確
に捉えることができる。
【0026】また、FFT演算により被測定信号に含ま
れている高調波のうち、2次乃至49次の高調波を正確
に算出するために、その入力被測定信号の1サイクルを
512に分割し、この512ポイントのデータを得てい
る。この場合、上記PLL同期方式により、その1サイ
クル分が正確に捉えられることから、その512ポイン
トのディジタルデータを確実に取り込むことができる。
れている高調波のうち、2次乃至49次の高調波を正確
に算出するために、その入力被測定信号の1サイクルを
512に分割し、この512ポイントのデータを得てい
る。この場合、上記PLL同期方式により、その1サイ
クル分が正確に捉えられることから、その512ポイン
トのディジタルデータを確実に取り込むことができる。
【0027】一方、各メモリ25乃至30にそれぞれ記
憶されたデータ、つまり取り込まれた512ポイントの
ディジタルデータに基づいて、各チャネルの入力被測定
信号による電圧、電流、電力が従来の電力計と同様に算
出され、かつFFT演算により各チャネルの被測定信号
(被測定電圧、電流)に含まれている基本波および所定
次数(例えば49次まで)の高調波がリアルタイムで算
出される。
憶されたデータ、つまり取り込まれた512ポイントの
ディジタルデータに基づいて、各チャネルの入力被測定
信号による電圧、電流、電力が従来の電力計と同様に算
出され、かつFFT演算により各チャネルの被測定信号
(被測定電圧、電流)に含まれている基本波および所定
次数(例えば49次まで)の高調波がリアルタイムで算
出される。
【0028】例えば図3に示すように、チャネル1の入
力被測定信号(V1,A1)に含まれている基本波およ
び高調波の算出値表示操作が行われている場合、表示部
52にはその基本波および2次から49次までの高調波
の算出値がリアルタイムで表示される。
力被測定信号(V1,A1)に含まれている基本波およ
び高調波の算出値表示操作が行われている場合、表示部
52にはその基本波および2次から49次までの高調波
の算出値がリアルタイムで表示される。
【0029】図3において、“k”欄の“1”にはチャ
ネル1の入力被測定信号による基本波(1次)の算出値
(電圧、電流)が表示され、かつ“2”乃至“49”に
はその被測定信号に含まれている2次乃至49次の高調
波の算出値が表示される。また、例えば第1の切替部3
1が入力部10a側に切り替えられている場合、その表
示部52の画面には上記PLL部34のソースとなって
いる被測定信号の入力部を表す“PLL(V1)”が表
示される(図の矢印Aに示す)。
ネル1の入力被測定信号による基本波(1次)の算出値
(電圧、電流)が表示され、かつ“2”乃至“49”に
はその被測定信号に含まれている2次乃至49次の高調
波の算出値が表示される。また、例えば第1の切替部3
1が入力部10a側に切り替えられている場合、その表
示部52の画面には上記PLL部34のソースとなって
いる被測定信号の入力部を表す“PLL(V1)”が表
示される(図の矢印Aに示す)。
【0030】ここで、上記被測定信号(被測定電圧(V
1))の歪が大きすぎ、あるいはそのレベルが低すぎる
と、フィルタ波形整形部32にてチャネル1の入力被測
定信号のアナログ信号を波形整形したときに、正常な矩
形波信号が得られないこともある。すると、上記PLL
部34の動作が正常範囲から外れ、つまり同期ずれが生
じ、入力被測定信号の1サイクルが512に分割されな
くなる。この結果、その1サイクルで512ポイントの
ディジタルデータが得られず、正確な測定、特に入力被
測定信号に含まれている高調波が正確に算出されなくな
ってしまう。
1))の歪が大きすぎ、あるいはそのレベルが低すぎる
と、フィルタ波形整形部32にてチャネル1の入力被測
定信号のアナログ信号を波形整形したときに、正常な矩
形波信号が得られないこともある。すると、上記PLL
部34の動作が正常範囲から外れ、つまり同期ずれが生
じ、入力被測定信号の1サイクルが512に分割されな
くなる。この結果、その1サイクルで512ポイントの
ディジタルデータが得られず、正確な測定、特に入力被
測定信号に含まれている高調波が正確に算出されなくな
ってしまう。
【0031】この場合、当該装置のパネル操作により、
上記表示“PLL(V1)”を例えば“PLL(V2)
”に切り替えると、CPU38にて切替部31が切り替
えられるため、チャネル2の被測定電圧(V2)を選択
することができる。このように、各チャネルの入力被測
定信号であるパワーラインの結線を替えるという面倒な
操作を必要とせず、例えばパネルの表示部52に表示さ
れている測定結果を参照し、S/N比の良好な入力被測
定信号を選択し、つまり波形の歪が大きすぎない、ある
いはそのレベルが低すぎない入力被測定信号を選択すれ
ば、最適な入力被測定信号をPLL部34のソースにす
ることができる。
上記表示“PLL(V1)”を例えば“PLL(V2)
”に切り替えると、CPU38にて切替部31が切り替
えられるため、チャネル2の被測定電圧(V2)を選択
することができる。このように、各チャネルの入力被測
定信号であるパワーラインの結線を替えるという面倒な
操作を必要とせず、例えばパネルの表示部52に表示さ
れている測定結果を参照し、S/N比の良好な入力被測
定信号を選択し、つまり波形の歪が大きすぎない、ある
いはそのレベルが低すぎない入力被測定信号を選択すれ
ば、最適な入力被測定信号をPLL部34のソースにす
ることができる。
【0032】これにより、PLL部34によるPLL同
期が最適な入力被測定信号に合わせられることから、上
記各入力被測定信号の1サイクルで512ポイントのデ
ィジタルデータを取り込むことができるようになる。
期が最適な入力被測定信号に合わせられることから、上
記各入力被測定信号の1サイクルで512ポイントのデ
ィジタルデータを取り込むことができるようになる。
【0033】このように、S/N比の良好な入力被測定
信号を簡単な操作で選択することができることから、A
/D変換部19乃至24のサンプリング同期が合わせら
れ、各入力被測定信号の1サイクルを所定数(512)
に正確に分割し、この所定数のポイントでのディジタル
データを確実に取り込むことができ、これらディジタル
データに基づいて、電力の算出およびFFT演算による
高調波の算出に際し、所定次数まで(2次乃至49次)
の高調波を正確に算出することができ、ひいては測定精
度の向上を図ることができる。
信号を簡単な操作で選択することができることから、A
/D変換部19乃至24のサンプリング同期が合わせら
れ、各入力被測定信号の1サイクルを所定数(512)
に正確に分割し、この所定数のポイントでのディジタル
データを確実に取り込むことができ、これらディジタル
データに基づいて、電力の算出およびFFT演算による
高調波の算出に際し、所定次数まで(2次乃至49次)
の高調波を正確に算出することができ、ひいては測定精
度の向上を図ることができる。
【0034】
【発明の効果】以上説明したように、この発明によれば
、複数チャネルの入力被測定信号を入力可能なレベルの
アナログ信号に変換し、これらアナログ信号を所定周波
数のサンプリング信号でA/D変換してディジタルデー
タとし、これらディジタルデータを記憶し、これら取り
込んだディジタルデータに基づいて、入力被測定信号に
よる電圧、電流、電力を算出するとともに、FFT演算
により入力被測定信号に含まれている基本波および所定
次数の高調波を算出し、かつそれら算出値を表示し、波
形表示可能とするパワーアナライザ装置に、入力可能な
レベル変換したアナログ信号を切り替える切替部と、こ
の切り替えたアナログ信号を波形整形して矩形波信号と
する波形整形部と、この矩形波信号と上記A/D変換の
サンプリング周波数を整数(例えば512)分の1とし
た信号との位相差を検出し、この位相差に応じてA/D
変換のサンプリング周波数を制御し、そのサンプリング
信号を入力被測定信号に同期させるPLL部とを備え、
PLL同期方式により、各A/D変換の同期を合わせる
際、上記切替部にて各チャネルの入力被測定信号のうち
、最適な入力被測定信号のアナログ信号を選択し、この
選択したアナログ信号に同期してA/D変換のサンプリ
ング信号を得るようにしたので、各チャネルに入力する
パワーランの結線を替えるという面倒な操作なしに、波
形歪が大きすぎない、あるいはレベルが低すぎない最適
な入力被測定信号、つまりS/N比の良好な入力被測定
信号を選択することができ、またこの最適な入力被測定
信号に各A/D変換のサンプリング信号の同期をかける
ことができることから、そのA/D変換に際し、各被測
定信号の1サイクルを確実に捉え、かつその1サイクル
を所定数に正確に分割し、この所定数のポイントでのデ
ィジタルデータを取り込むことができ、ひいはて測定精
度の向上を図ることができる。
、複数チャネルの入力被測定信号を入力可能なレベルの
アナログ信号に変換し、これらアナログ信号を所定周波
数のサンプリング信号でA/D変換してディジタルデー
タとし、これらディジタルデータを記憶し、これら取り
込んだディジタルデータに基づいて、入力被測定信号に
よる電圧、電流、電力を算出するとともに、FFT演算
により入力被測定信号に含まれている基本波および所定
次数の高調波を算出し、かつそれら算出値を表示し、波
形表示可能とするパワーアナライザ装置に、入力可能な
レベル変換したアナログ信号を切り替える切替部と、こ
の切り替えたアナログ信号を波形整形して矩形波信号と
する波形整形部と、この矩形波信号と上記A/D変換の
サンプリング周波数を整数(例えば512)分の1とし
た信号との位相差を検出し、この位相差に応じてA/D
変換のサンプリング周波数を制御し、そのサンプリング
信号を入力被測定信号に同期させるPLL部とを備え、
PLL同期方式により、各A/D変換の同期を合わせる
際、上記切替部にて各チャネルの入力被測定信号のうち
、最適な入力被測定信号のアナログ信号を選択し、この
選択したアナログ信号に同期してA/D変換のサンプリ
ング信号を得るようにしたので、各チャネルに入力する
パワーランの結線を替えるという面倒な操作なしに、波
形歪が大きすぎない、あるいはレベルが低すぎない最適
な入力被測定信号、つまりS/N比の良好な入力被測定
信号を選択することができ、またこの最適な入力被測定
信号に各A/D変換のサンプリング信号の同期をかける
ことができることから、そのA/D変換に際し、各被測
定信号の1サイクルを確実に捉え、かつその1サイクル
を所定数に正確に分割し、この所定数のポイントでのデ
ィジタルデータを取り込むことができ、ひいはて測定精
度の向上を図ることができる。
【図1】この発明の一実施例を示すパワーアナライザ装
置の概略的部分ブロック図
置の概略的部分ブロック図
【図2】この発明の一実施例を示すパワーアナライザ装
置の概略的部分ブロック図
置の概略的部分ブロック図
【図3】図1および図2に示すパワーアナライザ装置の
概略的表示画面図
概略的表示画面図
【図4】従来の電力計の概略的ブロック図
10乃至12 入力ユニット
19乃至24 A/D変換部
25乃至30 メモリ(記憶部)
31 第1の切替部
32 フィルタ波形整形部
33 ストレージ制御部
34 PLL部
35 周波数測定部
38 CPU(中央処理制御手段)
40 DPS(ディジタルシグナルプロセンサ)45
CRTコントローラ 52 表示部
CRTコントローラ 52 表示部
Claims (1)
- 【請求項1】 少なくとも複数チャネルの入力被測定
信号(被測定電圧、電流)をそれぞれ入力可能なレベル
のアナログ信号に変換する複数の入力処理部と、これら
入力処理部にて得たアナログ信号を所定周波数のサンプ
リング信号でそれぞれディジタルに変換し、前記入力被
測定信号の1サイクルのディジタルデータをそれぞれ得
るA/D変換部と、これらA/D変換部にて得たディジ
タルデータをそれぞれ記憶する記憶部と、これらA/D
変換部の所定周波数のサンプリング信号、および前記記
憶部の書き込みタイミング信号を出力し、かつ少なくと
もそのサンプリング信号を前記入力被測定信号に同期し
て出力するストレージ制御部と、前記複数の入力処理部
にて得たアナログ信号のうち1つを選択する切替部と、
この切替部の切り替え指示を出す切替指示手段と、前記
切替部で選択したアナログ信号を波形整形し、矩形波信
号とする波形整形部と、この波形整形部にて得た矩形波
信号をソースとし、その矩形波信号と前記A/D変換部
のサンプリング周波数を整数分の1とした信号との位相
差を検出し、この差に応じて前記ストレージ制御部に出
力するサンプリング信号の周波数を可変し、前記A/D
変換部のサンプリング信号を前記選択した入力被測定信
号の1つに同期させるPLL部とを備え、前記切替指示
手段にて前記複数チャネルの入力被測定信号のうち所定
の入力被測定信号を選択可能とし、この選択した入力被
測定信号を前記PLL部のソースとし、前記PLL部に
て前記A/D変換のサンプリング同期をとり、前記記憶
部に記憶したディジタルデータに基づいて、電圧、電流
、電力をそれぞれ演算し、かつFFT演算により入力被
測定信号を高調波解析するとともに、その入力被測定信
号の基本波および所定高調波を算出するようにしたこと
を特徴とするパワーアナライザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3141223A JP3016043B2 (ja) | 1991-05-17 | 1991-05-17 | パワーアナライザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3141223A JP3016043B2 (ja) | 1991-05-17 | 1991-05-17 | パワーアナライザ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04340476A true JPH04340476A (ja) | 1992-11-26 |
JP3016043B2 JP3016043B2 (ja) | 2000-03-06 |
Family
ID=15286987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3141223A Expired - Fee Related JP3016043B2 (ja) | 1991-05-17 | 1991-05-17 | パワーアナライザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3016043B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108776260A (zh) * | 2018-06-15 | 2018-11-09 | 常州同惠电子股份有限公司 | 用于功率计的同步源自动选择电路 |
-
1991
- 1991-05-17 JP JP3141223A patent/JP3016043B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108776260A (zh) * | 2018-06-15 | 2018-11-09 | 常州同惠电子股份有限公司 | 用于功率计的同步源自动选择电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3016043B2 (ja) | 2000-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH095362A (ja) | 波形検出方法およびその装置 | |
US5528134A (en) | AC power analyzer | |
JPH04343074A (ja) | パワーアナライザ装置 | |
JP3016043B2 (ja) | パワーアナライザ装置 | |
US5305242A (en) | AC power supply apparatus and load current measurement method in AC power supply apparatus | |
JP3086039B2 (ja) | 波形測定装置の波形表示方法 | |
JP3016042B2 (ja) | パワーアナライザ装置 | |
JPH10319050A (ja) | 測定データの表示方法 | |
JP3038613B2 (ja) | パワーアナライザ装置 | |
JP3142339B2 (ja) | パワーアナライザの位相角補正方法 | |
JP2000180484A (ja) | 高調波測定装置 | |
JP3137296B2 (ja) | パワーアナライザ装置 | |
JP3135635B2 (ja) | パワーアナライザ装置 | |
JPH03263924A (ja) | 周期的信号のデジタル測定方法および装置 | |
JP3135606B2 (ja) | パワーアナライザ装置 | |
JP4175704B2 (ja) | 回路素子の測定装置 | |
JPH04344475A (ja) | パワーアナライザ装置 | |
JPH0843460A (ja) | 高調波測定解析システム | |
JP2000055953A (ja) | 回路素子の測定装置 | |
JP2002090393A (ja) | 測定器の入力回路 | |
KR960010756B1 (ko) | 3상 전압전류 발생회로 | |
JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
JP3411474B2 (ja) | 指示計器 | |
JP2508226B2 (ja) | 信号発生装置 | |
JP3720120B2 (ja) | 波形生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991027 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |