JP3074988B2 - Icテスタ - Google Patents
IcテスタInfo
- Publication number
- JP3074988B2 JP3074988B2 JP04343315A JP34331592A JP3074988B2 JP 3074988 B2 JP3074988 B2 JP 3074988B2 JP 04343315 A JP04343315 A JP 04343315A JP 34331592 A JP34331592 A JP 34331592A JP 3074988 B2 JP3074988 B2 JP 3074988B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- measurement system
- converter
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
測定する回路を有するICテスタについてのものであ
り、アナログ回路とディジタル回路とが混在するような
集積回路を測定するICテスタに関するもので、複数の
アナログ測定系を同期制御し、複数個の試料を同時測定
することができる並列測定用ICテスタについてのもの
である。
る集積回路の試験を行うICテスタにおいては、図2に
示すようにアナログ測定系30、ディジタル測定系3
1、高速演算処理装置(アレイプロセッサ)32が、制
御用バス22、高速データ転送用バス33により接続さ
れている。装置における信号処理は、すべて数値演算に
置き換え処理できるように、アナログ測定系において
は、(A/D、D/A)変換器でアナログ−ディジタル
信号間の変換が行われる。測定結果等を導き出すため
に、高速データ転送用バス33に相互が接続されてい
る。
合、例えば、被試験試料のアナログ出力信号に対し信号
処理を施すような場合においては、図3に示すように、
まず初めにA/D変換器34より出力されたディジタル
信号を、アナログ測定系30に内蔵されている記憶回路
35に一担書き込み、その後、高速データ転送バス33
を介して高速演算処理装置32に転送し処理が行われ
る。この構成においては、高速演算処理装置32が高価
なため、ICテスタ全体で共用する方法が取られてい
た。
て、複数の試料を同時に測定する機能は現在よく知られ
た技術であるが、この様な構成で複数の試料を同時測定
する場合には、試験装置の大きさ、特に高速演算処理装
置のコスト等を考慮し、例えば、ディジタル回路の測定
は、複数個同時測定を行い、アナログ回路の測定は、複
数ある被試験試料の1つのアナログ出力を、試験装置に
入力し測定を行い、測定が終了すると次の試料に接続を
切り替えて行うといった測定方法を取らざるを得なかっ
た。この方法では、1測定試料当たりの試験時間をT、
同時測定試料個数をNとした場合、T×Nの時間がかか
り、アナログ回路の測定においては、同時測定を行う意
味がない事がわかる。
の混在する集積回路を試験するに際し、複数の被試験試
料の同時測定を可能とし、測定時間の向上をはかること
の可能なICテスタを提供することをを目的とする。
に、この発明では、演算専用プロセッサ(ディジタル・
シグナル・プロセッサ)1、演算専用プロセッサ1のア
ドレス空間上に配置された記憶回路2、3、試料のアナ
ログ出力を測定し、その測定値をディジタル信号に変換
するA/D変換器4、試料にアナログ信号を印加するD
/A変換器5を備えたアナログ測定系6を、同時測定を
行う被試験試料数用意し、これらアナログ測定系6に対
し、共通にアナログ測定系制御信号1Aと、各アナログ
測定系に配置された演算専用プロセッサ1に割り込み信
号1Bをプログラムされたマイクロ・コードにより発生
する、ディジタル測定系のパターン制御を実行するパタ
ーン発生器10を備える。
ロセッサを配置し、ディジタル測定系からのプログラム
されたマイクロ・コードにより割り込み信号と制御信号
を供給することによりディジタル測定系とアナログ測定
系間の同期を可能とし、複数個の試験試料の同時測定を
可能としている。
測定する装置の構成図を図1により説明する。1は演算
専用プロセッサ(ディジタル・シグナル・プロセッ
サ)、2、3は演算専用プロセッサ1のアドレス空間上
に配置された記憶回路、4は高精度A/D変換器、5は
高精度D/A変換器、6はアナログ測定系、7〜9は6
と同構成のアナログ測定系、10はパターン発生器、1
1はパターン記憶回路、12〜15は各試験試料のディ
ジタル的な応答を、試験試料毎に割り振られたアナログ
測定系に入力する経路、20はディジタル測定系、21
は制御用処理装置、22は制御用バスである。
グ測定系に配置された演算専用プロセッサ1は、制御用
バス22を経由して制御用処理装置21に接続されてい
る。制御用処理装置21は、6〜9の各アナログ測定
系、ディジタル測定系に対し制御用バス22を通して試
験条件の設定、パターン記憶回路11等に試験用パター
ンの転送、試験開始のトリガ信号の発生、複数ある測定
系からの試験結果を取り込み処理をする役割を持ってい
る。
6と同様に演算専用プロセッサ1、記憶回路2、3、高
精度A/D変換器4、高精度D/A変換器5により構成
されている。ここで、記憶回路2にはA/D変換器4の
変換結果であるディジタル値が保存され、また、記憶回
路3にはD/A変換器5へ入力するディジタル値が保存
される。こうすることで、例えば、演算専用プロセッサ
1の処理速度を超える速度での試料測定が可能となる。
すなわち、A/D変換器4が変換したディジタル値を出
力するにあたって、演算専用プロセッサ1の処理速度を
超える速度で出力されるような場合には、変換されたデ
ィジタル値を記憶回路2に一旦保存し、試料の測定が停
止するなどした時点で、演算専用プロセッサ1が記憶回
路2に保存されたディジタル値を読み出して必要なデー
タ処理を行うことができる。同様にして、D/A変換器
5による変換動作を演算専用プロセッサ1の処理速度を
超える速度で行いたい場合などには、あらかじめ演算専
用プロセッサ1から記憶回路3にディジタル値を格納し
ておくことで、D/A変換器5が記憶回路3上のディジ
タル値を変換できるようになる。アナログ測定系6〜9
は、複数の試験試料1個に1個用意され、高精度A/D
変換器4は、試験試料のアナログ出力へ、高精度D/A
変換器5は、試験試料のアナログ入力に、それぞれ接続
される。各アナログ測定系における信号処理は、演算専
用プロセッサ1により、数値演算に置き換えて処理でき
るように、A/D変換器4、D/A変換器5でアナログ
−ディジタル間の変換が行われる。これらA/D変換器
4、D/A変換器5のディジタル信号は、記憶回路2、
3に直接読み書きする方法、演算専用プロセッサを介し
て記憶回路2、3へ読み書きする方法のどちらもが、演
算専用プロセッサ1により制御され選択できる。
演算専用プロセッサ(ディジタル・シグナル・プロセッ
サ)1は、最近のIC技術の発展により、低価格で入手
することができ、またこれを使用した回路構成の自由度
により、従来のICテスタでは困難であった、低価格
化、小型化が可能となる。更に、従来のICテスタ全体
で共用していた高速演算処理装置(アレイプロセッサ)
32では不可能であった、ディジタル測定系20と同期
したアナログ測定系6〜9のリアルタイムな処理を可能
とする。
ガ信号が発生されると、パターン発生器10は、パター
ン記憶回路11から逐次マイクロ・コードを読み出し、
マイクロ・コードに書かれた命令を実行しながら、複数
の試験試料にディジタル・パターンを印加する。マイク
ロ・コードには、ディジタル測定系20の制御命令以外
に、アナログ測定系6〜9の制御命令を追加し、パター
ン発生器がこの追加した命令を実行すると、アナログ測
定系6〜9共通に、アナログ測定系制御信号1Aと割り
込み信号1Bを発生する。なお、マイクロ・コードを使
用するのは次のような理由によるものである。すなわ
ち、パターン記憶回路11にはディジタル・パターンと
マイクロ・コードが格納されることから、試料に印加さ
れるパターンとマイクロ・コードの実行による処理との
間のタイミング関係が分かりやすくなる。また、ICテ
スタのユーザ側にとってはマイクロ・コードとディジタ
ル・パターンの作成作業を行えば済み、測定治具に特別
な回路を搭載するなどの煩わしさから開放される。
専用プロセッサ1は、割り込み信号1Bにより、アナロ
グ測定系制御信号1Aの内容を解読し、その内容に応じ
た処理を実行する。この2つの信号によりアナログ測定
系6〜9は、ディジタル測定系20、アナログ測定系間
の同期、さらに複数の試験試料の同時測定が可能とな
る。
マイクロ・コードには、例えば、試験試料からのディジ
タル的な応答を、12〜15の経路より取り込む命令、
アナログ測定系6〜9に用意されているA/D変換器4
に変換開始を指示する命令、D/A変換器5に電圧を発
生させる命令等が用意されている。
答を取り込む命令が発生された場合、アナログ測定系6
〜9に配置された演算専用プロセッサ1は、各試験試料
からのディジタル的な応答を、試験試料ごとに割り振ら
れたアナログ測定系に入力する経路12〜15より取り
込み、取り込んだディジタル的な応答により、D/A変
換器5の出力電圧を変化させる様なリアルタイムな処理
を、各試験試料毎に制御できる。
述のようなアナログ回路とディジタル回路が混在する集
積回路の試験を行うICテスタでは、これら回路に対し
てアナログ信号やディジタル信号を印加しながら、アナ
ログ信号を測定したり、ディジタル的な応答に基づいた
データ処理を行ったりする必要がある。 いま、例えばマ
イクロコンピュータに内蔵されたA/D変換回路(以
下、A/D変換器4と区別するために「内蔵A/D変換
回路」という)を測定する場合について考える。パター
ン発生器10はパターン記憶回路11にプログラムされ
たマイクロ・コードの命令を実行して、試験試料にディ
ジタル・パターンを印加するとともに、所定のタイミン
グでアナログ測定系制御信号1Aおよび割り込み信号1
Bを発生させて演算専用プロセッサ1に送出する。演算
専用プロセッサ1は割り込み信号1Bによってアナログ
測定系制御信号1Aの内容に応じた処理を実行する。こ
うして、ディジタル測定系20とアナログ測定系6〜9
を同期させながら測定を行う。 すなわち、内蔵A/D変
換回路がアナログ値をサンプリングするタイミングに合
わせて、ディジタル測定系20はD/A変換器5に電圧
を発生させる命令(上述)を実行するので、演算専用プ
ロセッサ1はディジタル測定系20からのアナログ測定
系制御信号1Aおよび割り込み信号1Bに基づいて、D
/A変換器5からアナログ信号を出力して内蔵A/D変
換回路に印加する。すると、内蔵A/D変換回路は当該
アナログ信号をディジタル値に変換して所定時間後に出
力し、このディジタル値は上述したように経路12〜1
5を経由してそれぞれアナログ測定系6〜9に入力され
る。そこでディジタル測定系20は、このタイミングに
合わせて試験試料からのディジタル的な応答を経路12
〜15より取り込む命令(上述)を実行する。このディ
ジタル測定系20の指示に従って、アナログ測定系6〜
9内の各演算専用プロセッサ1は経路12〜15を通じ
て上記ディジタル値を取得する。 以上のような一連の処
理がディジタル測定系20内に記憶されたマイクロコー
ドの制御によって為されるため、演算専用プロセッサ1
はディジタル測定系20の処理(ディジタル・パターン
の印加など)に同期した(ディジタル的な応答を もとに
した)処理をリアルタイムに実行できるようになる。 な
お、測定終了後、取得したデータに信号処理を施す場合
においても、アナログ測定系6〜9に配置した演算専用
プロセッサ1により同時に演算処理することができる。
グ測定系の同期を可能とし、複数個の試験試料の同時測
定を可能としたため、従来システムに比較して、大幅に
テスト時間の短縮をはかることが出来るという利点があ
る。
列測定機構の構成図である。
回路の混在する集積回路を測定するICテスタの構成図
である。
回路の混在する集積回路のアナログ出力を測定する場合
の測定法を説明する図である。
セッサ) 2 演算専用プロセッサ1のアドレス空間上に配置され
た記憶回路 3 演算専用プロセッサ1のアドレス空間上に配置され
た記憶回路 4 高精度A/D変換器 5 高精度D/A変換器 6〜9 アナログ測定系 10 パターン発生器 11 パターン記憶回路 20 ディジタル測定系 21 制御用処理装置 22 制御用バス
Claims (1)
- 【請求項1】ディジタル・シグナル・プロセッサ(1) と
被試験試料からのアナログ出力をディジタル出力に変換
して前記ディジタル・シグナル・プロセッサ(1) のアド
レス空間上に配置された第1の記憶回路(2) に格納する
A/D変換器(4) と前記ディジタル・シグナル・プロセ
ッサ(1) のアドレス空間上に配置された第2の記憶回路
(3) に格納されたディジタル情報をアナログ情報に変換
して前記被試験試料に供給するD/A変換器(5) とを備
えたアナログ測定系(6) と、 マイクロ・コードを格納したパターン記憶回路(11)とこ
のパターン記憶回路(11)から読み出した前記マイクロ・
コードに従って前記被試験試料にディジタル・パターン
を印加するパターン発生器(10)とを備えたディジタル測
定系(20)とを有し、 前記パターン発生器(10)が前記アナログ測定系(6) 内の
ディジタル・シグナル・プロセッサ(1) に対し、制御信
号(1A)と割り込み信号(1B)とを供給する事を特徴とする
ICテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04343315A JP3074988B2 (ja) | 1992-11-30 | 1992-11-30 | Icテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04343315A JP3074988B2 (ja) | 1992-11-30 | 1992-11-30 | Icテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06167542A JPH06167542A (ja) | 1994-06-14 |
JP3074988B2 true JP3074988B2 (ja) | 2000-08-07 |
Family
ID=18360572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04343315A Expired - Fee Related JP3074988B2 (ja) | 1992-11-30 | 1992-11-30 | Icテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3074988B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102534811B1 (ko) * | 2020-08-20 | 2023-05-18 | 허근태 | 관거 검사용 연막시험장비 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002243808A (ja) * | 2001-02-09 | 2002-08-28 | Advantest Corp | アナログ・デジタル混成ic用テストシステム |
JP2010134830A (ja) * | 2008-12-08 | 2010-06-17 | Omron Corp | プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット |
-
1992
- 1992-11-30 JP JP04343315A patent/JP3074988B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102534811B1 (ko) * | 2020-08-20 | 2023-05-18 | 허근태 | 관거 검사용 연막시험장비 |
Also Published As
Publication number | Publication date |
---|---|
JPH06167542A (ja) | 1994-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002517762A (ja) | アモルファス論理を有する集積回路テスタ | |
JP3074988B2 (ja) | Icテスタ | |
US8144828B2 (en) | Counter/timer functionality in data acquisition systems | |
US5629946A (en) | High speed test pattern generator | |
JP3269060B2 (ja) | Lsiテスタ | |
JP3134409B2 (ja) | Lsiテスタ | |
JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
JP3195790B2 (ja) | 電子部品試験装置 | |
JP2709982B2 (ja) | Icテスター | |
JP2975398B2 (ja) | 電子部品試験装置 | |
JPH0436673A (ja) | 電子部品試験装置 | |
JPH0786367A (ja) | データサンプリングモジュールおよび回路試験装置 | |
JP3778050B2 (ja) | 半導体集積回路試験装置 | |
JPH0436670A (ja) | 電子部品試験装置 | |
KR100188003B1 (ko) | 집적회로 검사방법 및 장치 | |
JP3114596B2 (ja) | 核磁気共鳴検査装置 | |
JPS5855873A (ja) | Icテスタ | |
JPH0664542B2 (ja) | マイクロコンピユ−タ | |
JPS61155778A (ja) | 半導体集積回路の検査方法 | |
JPH01175436A (ja) | データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム | |
JPH09264936A (ja) | Icテスタ | |
JP2000111620A (ja) | Icテスタ | |
JPH04138373A (ja) | ロジック・アナライザ | |
JPS61228365A (ja) | 信号処理lsiの試験方式 | |
JPH09127210A (ja) | 半導体テスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |