JP3074988B2 - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JP3074988B2 JP3074988B2 JP04343315A JP34331592A JP3074988B2 JP 3074988 B2 JP3074988 B2 JP 3074988B2 JP 04343315 A JP04343315 A JP 04343315A JP 34331592 A JP34331592 A JP 34331592A JP 3074988 B2 JP3074988 B2 JP 3074988B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- measurement system
- converter
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、複数個の試料を同時
測定する回路を有するＩＣテスタについてのものであ
り、アナログ回路とディジタル回路とが混在するような
集積回路を測定するＩＣテスタに関するもので、複数の
アナログ測定系を同期制御し、複数個の試料を同時測定
することができる並列測定用ＩＣテスタについてのもの
である。
測定する回路を有するＩＣテスタについてのものであ
り、アナログ回路とディジタル回路とが混在するような
集積回路を測定するＩＣテスタに関するもので、複数の
アナログ測定系を同期制御し、複数個の試料を同時測定
することができる並列測定用ＩＣテスタについてのもの
である。
【０００２】
【従来の技術】アナログ回路とディジタル回路が混在す
る集積回路の試験を行うＩＣテスタにおいては、図２に
示すようにアナログ測定系３０、ディジタル測定系３
１、高速演算処理装置（アレイプロセッサ）３２が、制
御用バス２２、高速データ転送用バス３３により接続さ
れている。装置における信号処理は、すべて数値演算に
置き換え処理できるように、アナログ測定系において
は、（Ａ／Ｄ、Ｄ／Ａ）変換器でアナログ−ディジタル
信号間の変換が行われる。測定結果等を導き出すため
に、高速データ転送用バス３３に相互が接続されてい
る。
る集積回路の試験を行うＩＣテスタにおいては、図２に
示すようにアナログ測定系３０、ディジタル測定系３
１、高速演算処理装置（アレイプロセッサ）３２が、制
御用バス２２、高速データ転送用バス３３により接続さ
れている。装置における信号処理は、すべて数値演算に
置き換え処理できるように、アナログ測定系において
は、（Ａ／Ｄ、Ｄ／Ａ）変換器でアナログ−ディジタル
信号間の変換が行われる。測定結果等を導き出すため
に、高速データ転送用バス３３に相互が接続されてい
る。
【０００３】このような装置において試験を実行する場
合、例えば、被試験試料のアナログ出力信号に対し信号
処理を施すような場合においては、図３に示すように、
まず初めにＡ／Ｄ変換器３４より出力されたディジタル
信号を、アナログ測定系３０に内蔵されている記憶回路
３５に一担書き込み、その後、高速データ転送バス３３
を介して高速演算処理装置３２に転送し処理が行われ
る。この構成においては、高速演算処理装置３２が高価
なため、ＩＣテスタ全体で共用する方法が取られてい
た。
合、例えば、被試験試料のアナログ出力信号に対し信号
処理を施すような場合においては、図３に示すように、
まず初めにＡ／Ｄ変換器３４より出力されたディジタル
信号を、アナログ測定系３０に内蔵されている記憶回路
３５に一担書き込み、その後、高速データ転送バス３３
を介して高速演算処理装置３２に転送し処理が行われ
る。この構成においては、高速演算処理装置３２が高価
なため、ＩＣテスタ全体で共用する方法が取られてい
た。
【０００４】
【発明が解決しようとする課題】ＩＣテスタ等におい
て、複数の試料を同時に測定する機能は現在よく知られ
た技術であるが、この様な構成で複数の試料を同時測定
する場合には、試験装置の大きさ、特に高速演算処理装
置のコスト等を考慮し、例えば、ディジタル回路の測定
は、複数個同時測定を行い、アナログ回路の測定は、複
数ある被試験試料の１つのアナログ出力を、試験装置に
入力し測定を行い、測定が終了すると次の試料に接続を
切り替えて行うといった測定方法を取らざるを得なかっ
た。この方法では、１測定試料当たりの試験時間をＴ、
同時測定試料個数をＮとした場合、Ｔ×Ｎの時間がかか
り、アナログ回路の測定においては、同時測定を行う意
味がない事がわかる。
て、複数の試料を同時に測定する機能は現在よく知られ
た技術であるが、この様な構成で複数の試料を同時測定
する場合には、試験装置の大きさ、特に高速演算処理装
置のコスト等を考慮し、例えば、ディジタル回路の測定
は、複数個同時測定を行い、アナログ回路の測定は、複
数ある被試験試料の１つのアナログ出力を、試験装置に
入力し測定を行い、測定が終了すると次の試料に接続を
切り替えて行うといった測定方法を取らざるを得なかっ
た。この方法では、１測定試料当たりの試験時間をＴ、
同時測定試料個数をＮとした場合、Ｔ×Ｎの時間がかか
り、アナログ回路の測定においては、同時測定を行う意
味がない事がわかる。
【０００５】本発明は、アナログ回路とディジタル回路
の混在する集積回路を試験するに際し、複数の被試験試
料の同時測定を可能とし、測定時間の向上をはかること
の可能なＩＣテスタを提供することをを目的とする。
の混在する集積回路を試験するに際し、複数の被試験試
料の同時測定を可能とし、測定時間の向上をはかること
の可能なＩＣテスタを提供することをを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、この発明では、演算専用プロセッサ（ディジタル・
シグナル・プロセッサ）１、演算専用プロセッサ１のア
ドレス空間上に配置された記憶回路２、３、試料のアナ
ログ出力を測定し、その測定値をディジタル信号に変換
するＡ／Ｄ変換器４、試料にアナログ信号を印加するＤ
／Ａ変換器５を備えたアナログ測定系６を、同時測定を
行う被試験試料数用意し、これらアナログ測定系６に対
し、共通にアナログ測定系制御信号１Ａと、各アナログ
測定系に配置された演算専用プロセッサ１に割り込み信
号１Ｂをプログラムされたマイクロ・コードにより発生
する、ディジタル測定系のパターン制御を実行するパタ
ーン発生器１０を備える。
に、この発明では、演算専用プロセッサ（ディジタル・
シグナル・プロセッサ）１、演算専用プロセッサ１のア
ドレス空間上に配置された記憶回路２、３、試料のアナ
ログ出力を測定し、その測定値をディジタル信号に変換
するＡ／Ｄ変換器４、試料にアナログ信号を印加するＤ
／Ａ変換器５を備えたアナログ測定系６を、同時測定を
行う被試験試料数用意し、これらアナログ測定系６に対
し、共通にアナログ測定系制御信号１Ａと、各アナログ
測定系に配置された演算専用プロセッサ１に割り込み信
号１Ｂをプログラムされたマイクロ・コードにより発生
する、ディジタル測定系のパターン制御を実行するパタ
ーン発生器１０を備える。
【０００７】
【作用】この発明では、アナログ測定系内に演算専用プ
ロセッサを配置し、ディジタル測定系からのプログラム
されたマイクロ・コードにより割り込み信号と制御信号
を供給することによりディジタル測定系とアナログ測定
系間の同期を可能とし、複数個の試験試料の同時測定を
可能としている。
ロセッサを配置し、ディジタル測定系からのプログラム
されたマイクロ・コードにより割り込み信号と制御信号
を供給することによりディジタル測定系とアナログ測定
系間の同期を可能とし、複数個の試験試料の同時測定を
可能としている。
【０００８】
【実施例】次に、本発明による複数の被試験試料を同時
測定する装置の構成図を図１により説明する。１は演算
専用プロセッサ（ディジタル・シグナル・プロセッ
サ）、２、３は演算専用プロセッサ１のアドレス空間上
に配置された記憶回路、４は高精度Ａ／Ｄ変換器、５は
高精度Ｄ／Ａ変換器、６はアナログ測定系、７〜９は６
と同構成のアナログ測定系、１０はパターン発生器、１
１はパターン記憶回路、１２〜１５は各試験試料のディ
ジタル的な応答を、試験試料毎に割り振られたアナログ
測定系に入力する経路、２０はディジタル測定系、２１
は制御用処理装置、２２は制御用バスである。
測定する装置の構成図を図１により説明する。１は演算
専用プロセッサ（ディジタル・シグナル・プロセッ
サ）、２、３は演算専用プロセッサ１のアドレス空間上
に配置された記憶回路、４は高精度Ａ／Ｄ変換器、５は
高精度Ｄ／Ａ変換器、６はアナログ測定系、７〜９は６
と同構成のアナログ測定系、１０はパターン発生器、１
１はパターン記憶回路、１２〜１５は各試験試料のディ
ジタル的な応答を、試験試料毎に割り振られたアナログ
測定系に入力する経路、２０はディジタル測定系、２１
は制御用処理装置、２２は制御用バスである。
【０００９】ディジタル測定系２０、６〜９の各アナロ
グ測定系に配置された演算専用プロセッサ１は、制御用
バス２２を経由して制御用処理装置２１に接続されてい
る。制御用処理装置２１は、６〜９の各アナログ測定
系、ディジタル測定系に対し制御用バス２２を通して試
験条件の設定、パターン記憶回路１１等に試験用パター
ンの転送、試験開始のトリガ信号の発生、複数ある測定
系からの試験結果を取り込み処理をする役割を持ってい
る。
グ測定系に配置された演算専用プロセッサ１は、制御用
バス２２を経由して制御用処理装置２１に接続されてい
る。制御用処理装置２１は、６〜９の各アナログ測定
系、ディジタル測定系に対し制御用バス２２を通して試
験条件の設定、パターン記憶回路１１等に試験用パター
ンの転送、試験開始のトリガ信号の発生、複数ある測定
系からの試験結果を取り込み処理をする役割を持ってい
る。
【００１０】アナログ測定系７〜９は、アナログ測定系
６と同様に演算専用プロセッサ１、記憶回路２、３、高
精度Ａ／Ｄ変換器４、高精度Ｄ／Ａ変換器５により構成
されている。ここで、記憶回路２にはＡ／Ｄ変換器４の
変換結果であるディジタル値が保存され、また、記憶回
路３にはＤ／Ａ変換器５へ入力するディジタル値が保存
される。こうすることで、例えば、演算専用プロセッサ
１の処理速度を超える速度での試料測定が可能となる。
すなわち、Ａ／Ｄ変換器４が変換したディジタル値を出
力するにあたって、演算専用プロセッサ１の処理速度を
超える速度で出力されるような場合には、変換されたデ
ィジタル値を記憶回路２に一旦保存し、試料の測定が停
止するなどした時点で、演算専用プロセッサ１が記憶回
路２に保存されたディジタル値を読み出して必要なデー
タ処理を行うことができる。同様にして、Ｄ／Ａ変換器
５による変換動作を演算専用プロセッサ１の処理速度を
超える速度で行いたい場合などには、あらかじめ演算専
用プロセッサ１から記憶回路３にディジタル値を格納し
ておくことで、Ｄ／Ａ変換器５が記憶回路３上のディジ
タル値を変換できるようになる。アナログ測定系６〜９
は、複数の試験試料１個に１個用意され、高精度Ａ／Ｄ
変換器４は、試験試料のアナログ出力へ、高精度Ｄ／Ａ
変換器５は、試験試料のアナログ入力に、それぞれ接続
される。各アナログ測定系における信号処理は、演算専
用プロセッサ１により、数値演算に置き換えて処理でき
るように、Ａ／Ｄ変換器４、Ｄ／Ａ変換器５でアナログ
−ディジタル間の変換が行われる。これらＡ／Ｄ変換器
４、Ｄ／Ａ変換器５のディジタル信号は、記憶回路２、
３に直接読み書きする方法、演算専用プロセッサを介し
て記憶回路２、３へ読み書きする方法のどちらもが、演
算専用プロセッサ１により制御され選択できる。
６と同様に演算専用プロセッサ１、記憶回路２、３、高
精度Ａ／Ｄ変換器４、高精度Ｄ／Ａ変換器５により構成
されている。ここで、記憶回路２にはＡ／Ｄ変換器４の
変換結果であるディジタル値が保存され、また、記憶回
路３にはＤ／Ａ変換器５へ入力するディジタル値が保存
される。こうすることで、例えば、演算専用プロセッサ
１の処理速度を超える速度での試料測定が可能となる。
すなわち、Ａ／Ｄ変換器４が変換したディジタル値を出
力するにあたって、演算専用プロセッサ１の処理速度を
超える速度で出力されるような場合には、変換されたデ
ィジタル値を記憶回路２に一旦保存し、試料の測定が停
止するなどした時点で、演算専用プロセッサ１が記憶回
路２に保存されたディジタル値を読み出して必要なデー
タ処理を行うことができる。同様にして、Ｄ／Ａ変換器
５による変換動作を演算専用プロセッサ１の処理速度を
超える速度で行いたい場合などには、あらかじめ演算専
用プロセッサ１から記憶回路３にディジタル値を格納し
ておくことで、Ｄ／Ａ変換器５が記憶回路３上のディジ
タル値を変換できるようになる。アナログ測定系６〜９
は、複数の試験試料１個に１個用意され、高精度Ａ／Ｄ
変換器４は、試験試料のアナログ出力へ、高精度Ｄ／Ａ
変換器５は、試験試料のアナログ入力に、それぞれ接続
される。各アナログ測定系における信号処理は、演算専
用プロセッサ１により、数値演算に置き換えて処理でき
るように、Ａ／Ｄ変換器４、Ｄ／Ａ変換器５でアナログ
−ディジタル間の変換が行われる。これらＡ／Ｄ変換器
４、Ｄ／Ａ変換器５のディジタル信号は、記憶回路２、
３に直接読み書きする方法、演算専用プロセッサを介し
て記憶回路２、３へ読み書きする方法のどちらもが、演
算専用プロセッサ１により制御され選択できる。
【００１１】これらアナログ測定系６〜９に配置された
演算専用プロセッサ（ディジタル・シグナル・プロセッ
サ）１は、最近のＩＣ技術の発展により、低価格で入手
することができ、またこれを使用した回路構成の自由度
により、従来のＩＣテスタでは困難であった、低価格
化、小型化が可能となる。更に、従来のＩＣテスタ全体
で共用していた高速演算処理装置（アレイプロセッサ）
３２では不可能であった、ディジタル測定系２０と同期
したアナログ測定系６〜９のリアルタイムな処理を可能
とする。
演算専用プロセッサ（ディジタル・シグナル・プロセッ
サ）１は、最近のＩＣ技術の発展により、低価格で入手
することができ、またこれを使用した回路構成の自由度
により、従来のＩＣテスタでは困難であった、低価格
化、小型化が可能となる。更に、従来のＩＣテスタ全体
で共用していた高速演算処理装置（アレイプロセッサ）
３２では不可能であった、ディジタル測定系２０と同期
したアナログ測定系６〜９のリアルタイムな処理を可能
とする。
【００１２】制御用処理装置２１から、試験開始のトリ
ガ信号が発生されると、パターン発生器１０は、パター
ン記憶回路１１から逐次マイクロ・コードを読み出し、
マイクロ・コードに書かれた命令を実行しながら、複数
の試験試料にディジタル・パターンを印加する。マイク
ロ・コードには、ディジタル測定系２０の制御命令以外
に、アナログ測定系６〜９の制御命令を追加し、パター
ン発生器がこの追加した命令を実行すると、アナログ測
定系６〜９共通に、アナログ測定系制御信号１Ａと割り
込み信号１Ｂを発生する。なお、マイクロ・コードを使
用するのは次のような理由によるものである。すなわ
ち、パターン記憶回路１１にはディジタル・パターンと
マイクロ・コードが格納されることから、試料に印加さ
れるパターンとマイクロ・コードの実行による処理との
間のタイミング関係が分かりやすくなる。また、ＩＣテ
スタのユーザ側にとってはマイクロ・コードとディジタ
ル・パターンの作成作業を行えば済み、測定治具に特別
な回路を搭載するなどの煩わしさから開放される。
ガ信号が発生されると、パターン発生器１０は、パター
ン記憶回路１１から逐次マイクロ・コードを読み出し、
マイクロ・コードに書かれた命令を実行しながら、複数
の試験試料にディジタル・パターンを印加する。マイク
ロ・コードには、ディジタル測定系２０の制御命令以外
に、アナログ測定系６〜９の制御命令を追加し、パター
ン発生器がこの追加した命令を実行すると、アナログ測
定系６〜９共通に、アナログ測定系制御信号１Ａと割り
込み信号１Ｂを発生する。なお、マイクロ・コードを使
用するのは次のような理由によるものである。すなわ
ち、パターン記憶回路１１にはディジタル・パターンと
マイクロ・コードが格納されることから、試料に印加さ
れるパターンとマイクロ・コードの実行による処理との
間のタイミング関係が分かりやすくなる。また、ＩＣテ
スタのユーザ側にとってはマイクロ・コードとディジタ
ル・パターンの作成作業を行えば済み、測定治具に特別
な回路を搭載するなどの煩わしさから開放される。
【００１３】アナログ測定系６〜９に配置された各演算
専用プロセッサ１は、割り込み信号１Ｂにより、アナロ
グ測定系制御信号１Ａの内容を解読し、その内容に応じ
た処理を実行する。この２つの信号によりアナログ測定
系６〜９は、ディジタル測定系２０、アナログ測定系間
の同期、さらに複数の試験試料の同時測定が可能とな
る。
専用プロセッサ１は、割り込み信号１Ｂにより、アナロ
グ測定系制御信号１Ａの内容を解読し、その内容に応じ
た処理を実行する。この２つの信号によりアナログ測定
系６〜９は、ディジタル測定系２０、アナログ測定系間
の同期、さらに複数の試験試料の同時測定が可能とな
る。
【００１４】アナログ測定系６〜９の制御を行うための
マイクロ・コードには、例えば、試験試料からのディジ
タル的な応答を、１２〜１５の経路より取り込む命令、
アナログ測定系６〜９に用意されているＡ／Ｄ変換器４
に変換開始を指示する命令、Ｄ／Ａ変換器５に電圧を発
生させる命令等が用意されている。
マイクロ・コードには、例えば、試験試料からのディジ
タル的な応答を、１２〜１５の経路より取り込む命令、
アナログ測定系６〜９に用意されているＡ／Ｄ変換器４
に変換開始を指示する命令、Ｄ／Ａ変換器５に電圧を発
生させる命令等が用意されている。
【００１５】例えば、試験試料からのディジタル的な応
答を取り込む命令が発生された場合、アナログ測定系６
〜９に配置された演算専用プロセッサ１は、各試験試料
からのディジタル的な応答を、試験試料ごとに割り振ら
れたアナログ測定系に入力する経路１２〜１５より取り
込み、取り込んだディジタル的な応答により、Ｄ／Ａ変
換器５の出力電圧を変化させる様なリアルタイムな処理
を、各試験試料毎に制御できる。
答を取り込む命令が発生された場合、アナログ測定系６
〜９に配置された演算専用プロセッサ１は、各試験試料
からのディジタル的な応答を、試験試料ごとに割り振ら
れたアナログ測定系に入力する経路１２〜１５より取り
込み、取り込んだディジタル的な応答により、Ｄ／Ａ変
換器５の出力電圧を変化させる様なリアルタイムな処理
を、各試験試料毎に制御できる。
【００１６】そこでこの点についてさらに詳述する。上
述のようなアナログ回路とディジタル回路が混在する集
積回路の試験を行うＩＣテスタでは、これら回路に対し
てアナログ信号やディジタル信号を印加しながら、アナ
ログ信号を測定したり、ディジタル的な応答に基づいた
データ処理を行ったりする必要がある。 いま、例えばマ
イクロコンピュータに内蔵されたＡ／Ｄ変換回路（以
下、Ａ／Ｄ変換器４と区別するために「内蔵Ａ／Ｄ変換
回路」という）を測定する場合について考える。パター
ン発生器１０はパターン記憶回路１１にプログラムされ
たマイクロ・コードの命令を実行して、試験試料にディ
ジタル・パターンを印加するとともに、所定のタイミン
グでアナログ測定系制御信号１Ａおよび割り込み信号１
Ｂを発生させて演算専用プロセッサ１に送出する。演算
専用プロセッサ１は割り込み信号１Ｂによってアナログ
測定系制御信号１Ａの内容に応じた処理を実行する。こ
うして、ディジタル測定系２０とアナログ測定系６〜９
を同期させながら測定を行う。 すなわち、内蔵Ａ／Ｄ変
換回路がアナログ値をサンプリングするタイミングに合
わせて、ディジタル測定系２０はＤ／Ａ変換器５に電圧
を発生させる命令（上述）を実行するので、演算専用プ
ロセッサ１はディジタル測定系２０からのアナログ測定
系制御信号１Ａおよび割り込み信号１Ｂに基づいて、Ｄ
／Ａ変換器５からアナログ信号を出力して内蔵Ａ／Ｄ変
換回路に印加する。すると、内蔵Ａ／Ｄ変換回路は当該
アナログ信号をディジタル値に変換して所定時間後に出
力し、このディジタル値は上述したように経路１２〜１
５を経由してそれぞれアナログ測定系６〜９に入力され
る。そこでディジタル測定系２０は、このタイミングに
合わせて試験試料からのディジタル的な応答を経路１２
〜１５より取り込む命令（上述）を実行する。このディ
ジタル測定系２０の指示に従って、アナログ測定系６〜
９内の各演算専用プロセッサ１は経路１２〜１５を通じ
て上記ディジタル値を取得する。 以上のような一連の処
理がディジタル測定系２０内に記憶されたマイクロコー
ドの制御によって為されるため、演算専用プロセッサ１
はディジタル測定系２０の処理（ディジタル・パターン
の印加など）に同期した（ディジタル的な応答を もとに
した）処理をリアルタイムに実行できるようになる。 な
お、測定終了後、取得したデータに信号処理を施す場合
においても、アナログ測定系６〜９に配置した演算専用
プロセッサ１により同時に演算処理することができる。
述のようなアナログ回路とディジタル回路が混在する集
積回路の試験を行うＩＣテスタでは、これら回路に対し
てアナログ信号やディジタル信号を印加しながら、アナ
ログ信号を測定したり、ディジタル的な応答に基づいた
データ処理を行ったりする必要がある。 いま、例えばマ
イクロコンピュータに内蔵されたＡ／Ｄ変換回路（以
下、Ａ／Ｄ変換器４と区別するために「内蔵Ａ／Ｄ変換
回路」という）を測定する場合について考える。パター
ン発生器１０はパターン記憶回路１１にプログラムされ
たマイクロ・コードの命令を実行して、試験試料にディ
ジタル・パターンを印加するとともに、所定のタイミン
グでアナログ測定系制御信号１Ａおよび割り込み信号１
Ｂを発生させて演算専用プロセッサ１に送出する。演算
専用プロセッサ１は割り込み信号１Ｂによってアナログ
測定系制御信号１Ａの内容に応じた処理を実行する。こ
うして、ディジタル測定系２０とアナログ測定系６〜９
を同期させながら測定を行う。 すなわち、内蔵Ａ／Ｄ変
換回路がアナログ値をサンプリングするタイミングに合
わせて、ディジタル測定系２０はＤ／Ａ変換器５に電圧
を発生させる命令（上述）を実行するので、演算専用プ
ロセッサ１はディジタル測定系２０からのアナログ測定
系制御信号１Ａおよび割り込み信号１Ｂに基づいて、Ｄ
／Ａ変換器５からアナログ信号を出力して内蔵Ａ／Ｄ変
換回路に印加する。すると、内蔵Ａ／Ｄ変換回路は当該
アナログ信号をディジタル値に変換して所定時間後に出
力し、このディジタル値は上述したように経路１２〜１
５を経由してそれぞれアナログ測定系６〜９に入力され
る。そこでディジタル測定系２０は、このタイミングに
合わせて試験試料からのディジタル的な応答を経路１２
〜１５より取り込む命令（上述）を実行する。このディ
ジタル測定系２０の指示に従って、アナログ測定系６〜
９内の各演算専用プロセッサ１は経路１２〜１５を通じ
て上記ディジタル値を取得する。 以上のような一連の処
理がディジタル測定系２０内に記憶されたマイクロコー
ドの制御によって為されるため、演算専用プロセッサ１
はディジタル測定系２０の処理（ディジタル・パターン
の印加など）に同期した（ディジタル的な応答を もとに
した）処理をリアルタイムに実行できるようになる。 な
お、測定終了後、取得したデータに信号処理を施す場合
においても、アナログ測定系６〜９に配置した演算専用
プロセッサ１により同時に演算処理することができる。
【００１７】
【発明の効果】この発明ではディジタル測定系とアナロ
グ測定系の同期を可能とし、複数個の試験試料の同時測
定を可能としたため、従来システムに比較して、大幅に
テスト時間の短縮をはかることが出来るという利点があ
る。
グ測定系の同期を可能とし、複数個の試験試料の同時測
定を可能としたため、従来システムに比較して、大幅に
テスト時間の短縮をはかることが出来るという利点があ
る。
【図１】本発明の一実施例に係るＩＣテスタにおける並
列測定機構の構成図である。
列測定機構の構成図である。
【図２】従来技術における、アナログ回路、ディジタル
回路の混在する集積回路を測定するＩＣテスタの構成図
である。
回路の混在する集積回路を測定するＩＣテスタの構成図
である。
【図３】従来技術における、アナログ回路、ディジタル
回路の混在する集積回路のアナログ出力を測定する場合
の測定法を説明する図である。
回路の混在する集積回路のアナログ出力を測定する場合
の測定法を説明する図である。
１ 演算専用プロセッサ（ディジタル・シグナル・プロ
セッサ） ２ 演算専用プロセッサ１のアドレス空間上に配置され
た記憶回路 ３ 演算専用プロセッサ１のアドレス空間上に配置され
た記憶回路 ４ 高精度Ａ／Ｄ変換器 ５ 高精度Ｄ／Ａ変換器 ６〜９ アナログ測定系 １０ パターン発生器 １１ パターン記憶回路 ２０ ディジタル測定系 ２１ 制御用処理装置 ２２ 制御用バス
セッサ） ２ 演算専用プロセッサ１のアドレス空間上に配置され
た記憶回路 ３ 演算専用プロセッサ１のアドレス空間上に配置され
た記憶回路 ４ 高精度Ａ／Ｄ変換器 ５ 高精度Ｄ／Ａ変換器 ６〜９ アナログ測定系 １０ パターン発生器 １１ パターン記憶回路 ２０ ディジタル測定系 ２１ 制御用処理装置 ２２ 制御用バス
Claims (1)
- 【請求項１】ディジタル・シグナル・プロセッサ(1) と
被試験試料からのアナログ出力をディジタル出力に変換
して前記ディジタル・シグナル・プロセッサ(1) のアド
レス空間上に配置された第１の記憶回路(2) に格納する
Ａ／Ｄ変換器(4) と前記ディジタル・シグナル・プロセ
ッサ(1) のアドレス空間上に配置された第２の記憶回路
(3) に格納されたディジタル情報をアナログ情報に変換
して前記被試験試料に供給するＤ／Ａ変換器(5) とを備
えたアナログ測定系(6) と、 マイクロ・コードを格納したパターン記憶回路(11)とこ
のパターン記憶回路(11)から読み出した前記マイクロ・
コードに従って前記被試験試料にディジタル・パターン
を印加するパターン発生器(10)とを備えたディジタル測
定系(20)とを有し、 前記パターン発生器(10)が前記アナログ測定系(6) 内の
ディジタル・シグナル・プロセッサ(1) に対し、制御信
号(1A)と割り込み信号(1B)とを供給する事を特徴とする
ＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04343315A JP3074988B2 (ja) | 1992-11-30 | 1992-11-30 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04343315A JP3074988B2 (ja) | 1992-11-30 | 1992-11-30 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06167542A JPH06167542A (ja) | 1994-06-14 |
| JP3074988B2 true JP3074988B2 (ja) | 2000-08-07 |
Family
ID=18360572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04343315A Expired - Fee Related JP3074988B2 (ja) | 1992-11-30 | 1992-11-30 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074988B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102534811B1 (ko) * | 2020-08-20 | 2023-05-18 | 허근태 | 관거 검사용 연막시험장비 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002243808A (ja) * | 2001-02-09 | 2002-08-28 | Advantest Corp | アナログ・デジタル混成ｉｃ用テストシステム |
| JP2010134830A (ja) * | 2008-12-08 | 2010-06-17 | Omron Corp | プログラマブルコントローラ、ｃｐｕユニット、アナログ入力ユニットおよびアナログ出力ユニット |
-
1992
- 1992-11-30 JP JP04343315A patent/JP3074988B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102534811B1 (ko) * | 2020-08-20 | 2023-05-18 | 허근태 | 관거 검사용 연막시험장비 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06167542A (ja) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002517762A (ja) | アモルファス論理を有する集積回路テスタ | |
| JP3074988B2 (ja) | Ｉｃテスタ | |
| US8144828B2 (en) | Counter/timer functionality in data acquisition systems | |
| US5629946A (en) | High speed test pattern generator | |
| JP3269060B2 (ja) | Ｌｓｉテスタ | |
| JP3134409B2 (ja) | Ｌｓｉテスタ | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JP3195790B2 (ja) | 電子部品試験装置 | |
| JP2709982B2 (ja) | Ｉｃテスター | |
| JP2975398B2 (ja) | 電子部品試験装置 | |
| JPH0436673A (ja) | 電子部品試験装置 | |
| JPH0786367A (ja) | データサンプリングモジュールおよび回路試験装置 | |
| JP3778050B2 (ja) | 半導体集積回路試験装置 | |
| JPH0436670A (ja) | 電子部品試験装置 | |
| KR100188003B1 (ko) | 집적회로 검사방법 및 장치 | |
| JP3114596B2 (ja) | 核磁気共鳴検査装置 | |
| JPS5855873A (ja) | Ｉｃテスタ | |
| JPH0664542B2 (ja) | マイクロコンピユ−タ | |
| JPS61155778A (ja) | 半導体集積回路の検査方法 | |
| JPH01175436A (ja) | データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム | |
| JPH09264936A (ja) | Ｉｃテスタ | |
| JP2000111620A (ja) | Ｉｃテスタ | |
| JPH04138373A (ja) | ロジック・アナライザ | |
| JPS61228365A (ja) | 信号処理ｌｓｉの試験方式 | |
| JPH09127210A (ja) | 半導体テスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |