JP2010263033A - Junction electrode structure, method of manufacturing the same, and target material - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a junction electrode structure for forming an electrode using copper alloy having a good pattern processability and that reduces material cost and manufacturing cost, and of assuring good ohmic contact characteristics between the electrode and a semiconductor layer, and to provide a method of manufacturing the same and a target material. <P>SOLUTION: In a junction electrode structure 10, an electrode 2 consisting of a copper (Cu) alloy is provided on a semiconductor layer 1 consisting of an amorphous silicon (a-Si). At an interface between the semiconductor layer 1 and the electrode 2, an ohmic contact layer 3 consisting of a thermal diffusion region of the semiconductor layer 1 itself and the electrode 2 itself in the vicinity of the interface is provided. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、例えば液晶表示装置用ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）のような半導体素子における、アモルファスシリコンや単結晶シリコンなどからなる半導体層と電極との接合電極構造、およびその接合電極構造の製造方法、ならびにその接合電極構造における電極（配線）となる銅合金膜を形成するためのスパッタリングプロセスで用いられるターゲット材に関する。   The present invention relates to a junction electrode structure of a semiconductor layer and an electrode made of amorphous silicon, single crystal silicon, or the like in a semiconductor element such as a TFT (Thin Film Transistor) for a liquid crystal display device, and manufacture of the junction electrode structure. The present invention relates to a method and a target material used in a sputtering process for forming a copper alloy film to be an electrode (wiring) in the bonded electrode structure.

例えば液晶表示装置用のＴＦＴ素子のような半導体素子には、単結晶シリコンをはじめアモルファスシリコン（ａ−Ｓｉとも表記される）や多結晶シリコン（ｐ−Ｓｉとも表記される）などのシリコン（Ｓｉ）半導体層が用いられているが、なかでも簡易な製造プロセスで形成することが可能な特質を有するアモルファスシリコンが用いられる場合が多い。しかし、アモルファスシリコンは一般に、単結晶シリコンや多結晶シリコンと比較して電子移動度が数１００分の１程度であるため、例えば高速スイッチング特性の実現が困難であるといった難点を有している。
このため、アモルファスシリコンからなる半導体層を有する半導体素子では一般に、そのソース領域上やドレイン領域上に接合される電極（配線）とのコンタクト抵抗の低減化を図るべく、それらソース領域上やドレイン領域上に設けられるコンタクト層を、ドーピング量を増やしてｎ^＋型としている。 For example, semiconductor elements such as TFT elements for liquid crystal display devices include silicon (Si) such as single crystal silicon, amorphous silicon (also expressed as a-Si), and polycrystalline silicon (also expressed as p-Si). ) Although a semiconductor layer is used, amorphous silicon having characteristics that can be formed by a simple manufacturing process is often used. However, since amorphous silicon generally has an electron mobility of about 1 / 100th of that of single crystal silicon or polycrystalline silicon, for example, it has a difficulty in realizing high-speed switching characteristics.
For this reason, in a semiconductor element having a semiconductor layer made of amorphous silicon, in general, in order to reduce contact resistance with an electrode (wiring) bonded to the source region or the drain region, the source region or the drain region is used. The contact layer provided on the top is made n ⁺ type by increasing the doping amount.

半導体層のソース領域上やドレイン領域上に設けられる電極としては、その電極の材質中に含まれる金属原子が半導体層のシリコン中に拡散することに起因した半導体特性の劣化やリークパスの発生を防止するために、モリブデン（Ｍｏ）等の高融点金属をバリア層として付与するようにしている。しかし、Ｍｏ等の高融点金属は一般に、その材料コスト上の経済性に難がある。すなわち、モリブデン（Ｍｏ）ターゲット材等の材料コストが高価なものとなる。また、それ以上に不都合なことに、銅（Ｃｕ）／モリブデン（Ｍｏ）のような異種の金属を積層してなる２層膜をウェットエッチングによってパターン加工する際に、その２層を同速度で溶解することが容易ではなく、精確な配線パターンの形成が困難であり、またそれに関連して製造プロセスの経済性の点で、製造技術的な難がある。
また、アルミニウム（Ａｌ）／モリブデン（Ｍｏ）や、銅（Ｃｕ）／モリブデン（Ｍｏ）のような、異種金属の積層構造が採用される場合も多いが、特にこのような積層構造の場合には、ウェットエッチングによるパターン加工の困難度がさらに高いものとなり、延いてはその製造プロセスの高コスト化を招くといった不都合が生じやすい傾向にある。このため、近年では、モリブデン（Ｍｏ）のような高融点金属材料以外の材料を用いて電極や配線を形成する技術の実用化が検討されるようになってきている。
そしてさらに近年では、液晶表示パネルの大型化および高精細化に対応するために、アルミニウム（Ａｌ）の単層や上記のようなアルミニウム（Ａｌ）／モリブデン（Ｍｏ）等の異種金属の２層構造よりもパターン加工性およびそのプロセスの経済性に優れ、かつ低抵抗な金属材料からなる電極や配線が、ますます必要とされるようになってきた。このため、上記のような高融点金属材料等の代替となる、あるいは高融点金属材料等を省略可能な金属材料として、銅（Ｃｕ）または銅合金を採用することが検討されるようになってきた。 As electrodes provided on the source and drain regions of the semiconductor layer, the deterioration of semiconductor characteristics and the occurrence of leak paths caused by the diffusion of metal atoms contained in the electrode material into the silicon of the semiconductor layer are prevented. Therefore, a high melting point metal such as molybdenum (Mo) is applied as a barrier layer. However, refractory metals such as Mo are generally difficult in terms of economics in terms of material costs. That is, material costs such as molybdenum (Mo) target material become expensive. Moreover, when the two-layer film formed by laminating different kinds of metals such as copper (Cu) / molybdenum (Mo) is patterned by wet etching, the two layers are formed at the same speed. It is not easy to dissolve, and it is difficult to form an accurate wiring pattern, and there is a manufacturing technical difficulty in connection with the economical efficiency of the manufacturing process.
Also, in many cases, a laminated structure of different metals such as aluminum (Al) / molybdenum (Mo) or copper (Cu) / molybdenum (Mo) is employed. However, the difficulty of pattern processing by wet etching is further increased, and there is a tendency that inconveniences such as cost increase of the manufacturing process tend to occur. For this reason, in recent years, practical application of a technique for forming electrodes and wirings using materials other than a refractory metal material such as molybdenum (Mo) has been studied.
In recent years, in order to cope with an increase in size and definition of a liquid crystal display panel, a single layer of aluminum (Al) or a two-layer structure of different metals such as aluminum (Al) / molybdenum (Mo) as described above. More and more, electrodes and wirings made of a metal material that is more excellent in pattern processability and economics of the process and that has a low resistance have been increasingly required. For this reason, it has been considered to adopt copper (Cu) or a copper alloy as a metal material that can replace the refractory metal material as described above or can omit the refractory metal material. It was.

この種の電極や配線を形成する従来技術として、非特許文献１では、シリコン（Ｓｉ）半導体層上にアルミニウム（Ａｌ）合金電極を直接形成する方法およびそのＡｌ合金が検討されている。これは、Ｓｉ半導体層の表面に１００％窒素（Ｎ）プラズマを照射することで、その半導体層の表面をわずかに窒化してＳｉＮｘ層を形成し、これを拡散バリア層
として用いて、その上にＡｌ合金（Ａｌ−Ｎｉ−Ｌａ）の電極を形成する、というものであり、バリアメタルのモリブデン（Ｍｏ）層を省略することによるコストの低減を、その主な効果として企図している。 As a conventional technique for forming this type of electrode or wiring, Non-Patent Document 1 discusses a method of directly forming an aluminum (Al) alloy electrode on a silicon (Si) semiconductor layer and its Al alloy. This is because, by irradiating the surface of the Si semiconductor layer with 100% nitrogen (N) plasma, the surface of the semiconductor layer is slightly nitrided to form an SiNx layer, which is used as a diffusion barrier layer. An electrode of Al alloy (Al—Ni—La) is formed on the substrate, and the main effect is to reduce the cost by omitting the molybdenum (Mo) layer of the barrier metal.

また、特許文献１では、銅にジルコニウム（Ｚｒ）を添加したターゲット材を用いたスパッタリングプロセスによって、電極を形成するための金属膜を形成する、という技術が提案されている。この技術によれば、半導体層の表面やガラス基板の表面に対する密着性が高く、かつ比抵抗が低く、かつ銅が半導体層のシリコン中に拡散しにくい導電膜を得ることが可能となると説明されている。
また、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）等の金属元素を、第２の添加金属としてさらに添加することにより、半導体層やガラス基板や透明導電膜（ＩＴＯ等）の表面に対する密着性をさらに向上させることができる、ということが報告されている。すなわち、一般的なスパッタリングプロセスでは、アルゴン（Ａｒ）ガスを雰囲気ガスとしてチャンバ内に導入してスパッタリング用のプラズマを発生させるようにしているが、特許文献１にて提案された技術では、アルゴン（Ａｒ）−酸素（Ｏ_２）ガスあるいはアルゴン（Ａｒ）−窒素（Ｎ_２）ガスを雰囲気ガスとして導入することにより、スパッタ膜中に酸素原子（Ｏ）あるいは窒素（Ｎ）原子が含まれるようにしておき、そのスパッタ膜の形成後、熱処理を施すことにより、それまでスパッタ膜中に存在していた各種添加金属（前述の酸素原子や窒素原子など）をそれらの酸化物あるいは窒化物として分離させ、最終的に得られた電極の比抵抗を低減せしめることができる、ということが報告されている。 Patent Document 1 proposes a technique of forming a metal film for forming an electrode by a sputtering process using a target material in which zirconium (Zr) is added to copper. According to this technology, it is explained that it is possible to obtain a conductive film having high adhesion to the surface of the semiconductor layer and the surface of the glass substrate, low specific resistance, and copper hardly diffusing into the silicon of the semiconductor layer. ing.
Further, by adding a metal element such as manganese (Mn), zinc (Zn), tin (Sn), etc. as the second additive metal, the surface of the semiconductor layer, the glass substrate, or the transparent conductive film (ITO, etc.) is added. It has been reported that the adhesion can be further improved. That is, in a general sputtering process, argon (Ar) gas is introduced into the chamber as an atmospheric gas to generate plasma for sputtering, but in the technique proposed in Patent Document 1, argon (Ar) ( By introducing Ar) -oxygen (O ₂ ) gas or argon (Ar) -nitrogen (N ₂ ) gas as an atmospheric gas, oxygen atoms (O) or nitrogen (N) atoms are included in the sputtered film. In addition, after the formation of the sputtered film, heat treatment is performed to separate various additive metals (such as the above-described oxygen atoms and nitrogen atoms) previously present in the sputtered film as their oxides or nitrides. It has been reported that the specific resistance of the finally obtained electrode can be reduced.

また、ＰＤＰ用の電極では一般に、ガラス基板上に銅からなる電極を形成するが、銅はガラスとの界面結合力が弱いため、下地にクローム膜を形成している。しかし、ガラス基板全体に高温処理を施すプロセスで、熱膨張率の違いに起因して、ガラス基板とクローム膜との接触面で界面クラックや気泡が発生し、延いてはＰＤＰとしての放電性能が不完全で、寿命も短いものとなる傾向にあった。そこで、このような技術的な不都合を解消するための技術として、特許文献２では、プラズマディスプレイパネル（ＰＤＰ）用のガラス基板上に、Ａｒ−Ｏ_２またはＡｒ−Ｎ_２ガスの雰囲気中で銅またはアルミニウムからなるターゲットを用いて金属セラミック薄膜を形成した後、同じ金属の膜を形成することで、界面結合力を向上させ、延いてはＰＤＰの寿命を向上させることを可能とする、という技術が提案されている。
この技術によれば、界面結合力の向上が期待されると、特許文献２では主張されている。また、従来はクローム（Ｃｒ）膜と銅膜の２種類のスパッタリングが必要であったが、この特許文献２にて提案された技術によれば、スパッタリング用のターゲット材は１種類のみを用意すればよく、雰囲気ガスを変更させるだけで済むので、その工程を大幅に簡易化・時間短縮化・低コスト化することができる、ということが報告されている。 In general, an electrode made of copper is formed on a glass substrate in an electrode for PDP. However, since copper has a weak interfacial bonding force with glass, a chrome film is formed on the base. However, in the process of applying high temperature treatment to the entire glass substrate, interfacial cracks and bubbles are generated at the contact surface between the glass substrate and the chrome film due to the difference in thermal expansion coefficient. It tended to be incomplete and have a short life. Therefore, as a technique for solving such technical inconvenience, in Patent Document 2, copper is formed on a glass substrate for a plasma display panel (PDP) in an atmosphere of Ar—O ₂ or Ar—N ₂ gas. Alternatively, after forming a metal ceramic thin film using a target made of aluminum, it is possible to improve the interfacial bonding force and thereby improve the life of the PDP by forming the same metal film. Has been proposed.
According to this technique, it is claimed in Patent Document 2 that an improvement in interfacial bonding force is expected. Conventionally, two types of sputtering of a chrome (Cr) film and a copper film have been required. However, according to the technique proposed in Patent Document 2, only one type of sputtering target material is prepared. It has only been necessary to change the atmosphere gas, and it has been reported that the process can be greatly simplified, time reduced, and cost reduced.

特許文献３では、液晶表示パネルにおけるＴＦＴアレイの配線や電極の形成材料として、従来のＣｕ／Ｍｏの２層構造の金属膜における純モリブデン（Ｍｏ）の代りに、モリブデン（Ｍｏ）にタングステン（Ｗ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）を添加してなるモリブデン合金を用いるという技術が提案されている。この技術によれば、モリブデン合金層は純モリブデンよりも耐化学性が強いことから、電極を形成するための当該２層構造の金属膜のパターニングのためのエッチングプロセスにおいて、銅層の下部でのオーバーエッチングが発生しなくなって、配線の浮き上がり不良等の発生を防止することが可能となると説明されている。また、その２層構造をパターン加工する際に用いられるエッチング溶液の有する比較的強い蝕刻性に起因してガラス基板の表面が削られる、といった現象が発生しなくなるので、画質のムラ不良等の発生を回避することが可能となるということも報告されている。   In Patent Document 3, as a material for forming TFT array wiring and electrodes in a liquid crystal display panel, tungsten (W) is replaced with molybdenum (Mo) instead of pure molybdenum (Mo) in a conventional Cu / Mo two-layer metal film. ), Niobium (Nb), and a technique of using a molybdenum alloy formed by adding neodymium (Nd) has been proposed. According to this technique, the molybdenum alloy layer has higher chemical resistance than pure molybdenum. Therefore, in the etching process for patterning the metal film having the two-layer structure for forming the electrode, the molybdenum alloy layer is formed under the copper layer. It is described that over-etching does not occur, and it is possible to prevent the occurrence of defects such as floating of wiring. In addition, since the phenomenon that the surface of the glass substrate is scraped due to the relatively strong etching property of the etching solution used when patterning the two-layer structure does not occur, the occurrence of poor image quality unevenness, etc. It has also been reported that this can be avoided.

神戸製鋼技法Vol.５７，No.１／Apr.２００７ 通巻第２１５号Kobe Steel Technique Vol.57, No.1 / Apr.2007, Vol.215

特開２００８−１１２９８９号公報JP 2008-112989 A 特開平１０−１２１５１号公報Japanese Patent Laid-Open No. 10-12151 特開２００４−１６３９０１号公報JP 2004-163901 A

しかしながら、上記の非特許文献１にて提案された技術では、電極はアルミニウム合金からなるものであり、液晶表示パネルの大型化に対応するために有効な、より低抵抗な材質の銅膜または銅合金膜を電極の形成材料膜として使用することについては、何ら示唆されていない。   However, in the technique proposed in Non-Patent Document 1 described above, the electrode is made of an aluminum alloy, and a copper film or copper of a lower resistance material that is effective to cope with an increase in the size of a liquid crystal display panel. There is no suggestion of using an alloy film as an electrode forming material film.

また、上記の特許文献１にて提案された技術では、銅（Ｃｕ）を主成分とする導電膜とシリコン（Ｓｉ）膜の表面やガラス基板の表面との密着性の向上や、銅（Ｃｕ）原子のシリコン層への拡散防止等を目的としたものであり、またそれ故に、銅（Ｃｕ）系の電極と半導体層との間でのオーミックコンタクト特性の向上についての具体的な評価・検討は行っていない。
また、シリコン拡散バリア性を有する銅合金についての、我々（本発明の発明者達）のこれまでの研究によれば、低抵抗率の合金を調製することを目的とした低濃度添加の銅合金においては、電極と半導体層との界面で銅の原子が半導体層のシリコンへと移動することをブロックするための拡散バリア層を界面全体に生成させることは困難であり、その拡散バリア層が形成されていない部分から、銅原子が半導体層へと拡散してしまう虞が極めて高いものと考えられる。蓋しこれを補うために、上記の特許文献１にて提案された技術では、Ａｒ−Ｏ_２ガスやＡｒ−Ｎ_２ガスを雰囲気ガスとして用いた反応性スパッタリングプロセスによって酸化物層を形成した後、熱処理によって銅原子を分離するようにしているものと考えられるが、このような手法によると、電極と半導体層との界面全体に必ず酸化物層が生成することとなり、延いてはその酸化物層の存在に因って、その界面で十分なオーミックコンタクト特性を得ることができなくなる虞が極めて高くなるという問題がある。また、他方、高濃度添加にすると、シリコン拡散バリア性のさらなる向上については達成できるかもしれないが、添加金属原子の十分な分離が得られなくなって、配線や電極自体が高抵抗な材質の金属膜からなるものになり、配線や電極の導電性は、むしろさらに悪化してしまうこととなる虞が高い。 Further, in the technique proposed in the above-mentioned Patent Document 1, the adhesion between the conductive film mainly composed of copper (Cu) and the surface of the silicon (Si) film or the surface of the glass substrate is improved, or copper (Cu ) The purpose is to prevent the diffusion of atoms into the silicon layer. Therefore, concrete evaluation and examination on the improvement of ohmic contact characteristics between the copper (Cu) -based electrode and the semiconductor layer. Does not go.
In addition, according to our previous research on copper alloys having silicon diffusion barrier properties, copper alloys with a low concentration for the purpose of preparing low resistivity alloys In this case, it is difficult to form a diffusion barrier layer over the entire interface to block the movement of copper atoms to the silicon of the semiconductor layer at the interface between the electrode and the semiconductor layer. It is considered that there is a very high possibility that copper atoms will diffuse into the semiconductor layer from the portion that has not been formed. In order to cover and compensate for this, in the technique proposed in Patent Document 1 described above, after forming an oxide layer by a reactive sputtering process using Ar—O ₂ gas or Ar—N ₂ gas as an atmospheric gas, It is thought that the copper atoms are separated by heat treatment. However, according to such a method, an oxide layer is always formed at the entire interface between the electrode and the semiconductor layer, and the oxide Due to the presence of the layer, there is a problem that there is an extremely high possibility that sufficient ohmic contact characteristics cannot be obtained at the interface. On the other hand, if a high concentration is added, further improvement of the silicon diffusion barrier property may be achieved, but sufficient separation of the added metal atoms cannot be obtained, and the wiring and the electrode itself are made of a metal having a high resistance. There is a high possibility that the conductivity of the wiring and the electrode will be further deteriorated.

特許文献２にて提案された技術では、電極の下地層をセラミック金属からなるものとしているため、ガラス基板上のゲート電極への適用は有効であるものと考えられるが、これを液晶表示パネル用のＴＦＴ素子の配線や電極に適用する場合には、ソース電極やドレイン電極の形成材料として、半導体層との界面での適正なオーミックコンタクトを得ることは、困難であるものと考えられる。   In the technique proposed in Patent Document 2, since the base layer of the electrode is made of ceramic metal, it is considered that the application to the gate electrode on the glass substrate is effective, but this is used for a liquid crystal display panel. When applied to the wiring and electrodes of the TFT element, it is considered difficult to obtain an appropriate ohmic contact at the interface with the semiconductor layer as a material for forming the source electrode and the drain electrode.

特許文献３にて提案された技術では、基本的にＣｕ／Ｍｏの２層電極構造を採用しているので、高価なモリブデンのターゲットの使用が不可避であると共に、ウェットエッチングによる精密なパターン加工のプロセスが、既述のように困難で高コストなものとならざるを得ず、延いてはその製造コストの高額化が避け難くなるという問題がある。   The technique proposed in Patent Document 3 basically uses a Cu / Mo two-layer electrode structure, so that it is inevitable to use an expensive molybdenum target, and precise pattern processing by wet etching is inevitable. As described above, the process has to be difficult and expensive, and there is a problem that it is difficult to avoid an increase in the manufacturing cost.

本発明は、このような問題に鑑みて成されたもので、その目的は、モリブデンやそれを用いた２層電極構造のようなパターン加工性に難がある材料や、製造工程の煩雑化や高コスト化が避け難い材料を用いるのではなく、パターン加工性が良好でかつその材料コスト
や製造コストの低廉化が可能な銅合金を用いて、半導体層との良好なオーミックコンタクト特性を備えた電極を形成することを可能とする接合電極構造を提供することにある。またそれと共に、その接合電極構造の製造方法、ならびにその接合電極構造の製造方法で用いられるターゲット材を提供することにある。 The present invention has been made in view of such problems, and its purpose is to make a material having difficulty in pattern processing, such as molybdenum and a two-layer electrode structure using the same, Rather than using materials that are difficult to avoid high costs, copper alloy that has good pattern processability and can reduce material costs and manufacturing costs has good ohmic contact characteristics with semiconductor layers. An object of the present invention is to provide a bonded electrode structure that enables an electrode to be formed. Moreover, it is providing the target material used with the manufacturing method of the junction electrode structure, and the manufacturing method of the junction electrode structure with it.

本発明の接合電極構造は、シリコン（Ｓｉ）半導体層上に、銅（Ｃｕ）合金からなる電極が設けられた接合電極構造であって、前記半導体層と前記電極との界面に、当該界面自体の熱拡散領域からなるオーミックコンタクト層を備えたことを特徴としている。
また、本発明の接合電極構造の製造方法は、シリコン（Ｓｉ）半導体層の直上に、銅（Ｃｕ）合金ターゲット材を用いたスパッタリング法により、電極を形成するための銅（Ｃｕ）合金膜を形成する工程と、前記半導体層と前記銅（Ｃｕ）合金膜との界面に、２００℃以上３００℃以下の熱処理を施して、当該界面自体の熱拡散領域からなるオーミックコンタクト層を形成する工程とを含むことを特徴としている。
また、本発明のターゲット材は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、鉄（Ｆｅ）、銀（Ａｇ）のうちの１種類または複数種類の金属元素を、母材の銅（Ｃｕ）に添加してなり、上記の接合電極構造の製造方法に用いられることを特徴としている。 The junction electrode structure of the present invention is a junction electrode structure in which an electrode made of a copper (Cu) alloy is provided on a silicon (Si) semiconductor layer, and the interface itself is formed at the interface between the semiconductor layer and the electrode. It is characterized in that an ohmic contact layer comprising a thermal diffusion region is provided.
In addition, in the method for manufacturing a bonded electrode structure according to the present invention, a copper (Cu) alloy film for forming an electrode is formed directly on a silicon (Si) semiconductor layer by a sputtering method using a copper (Cu) alloy target material. A step of forming, and an interface between the semiconductor layer and the copper (Cu) alloy film is subjected to a heat treatment of 200 ° C. or more and 300 ° C. or less to form an ohmic contact layer including a thermal diffusion region of the interface itself; It is characterized by including.
The target material of the present invention is nickel (Ni), cobalt (Co), manganese (Mn), zinc (Zn), magnesium (Mg), aluminum (Al), zirconium (Zr), titanium (Ti), iron One or more kinds of metallic elements of (Fe) and silver (Ag) are added to the base material copper (Cu), and are used in the method for manufacturing the above-mentioned junction electrode structure. .

本発明によれば、シリコン（Ｓｉ）半導体層上に、銅（Ｃｕ）合金からなる電極が設けられた接合電極構造における、それら半導体層と電極との界面に、その界面自体の熱拡散領域からなるオーミックコンタクト層を備えるようにしたので、モリブデンのようなパターン加工性に難があってその製造工程の煩雑化や高コスト化が避け難いモリブデン（Ｍｏ）のような材料ではなく、パターン加工性が良好でかつその材料コストや製造コストの低コスト化が可能な銅合金を材料として用いて電極を形成することができ、かつその電極の材料膜から銅原子が半導体層へと拡散することを抑制して、その電極と半導体層との間の界面における良好なオーミックコンタクト特性を確保することが可能となる。   According to the present invention, in a junction electrode structure in which an electrode made of a copper (Cu) alloy is provided on a silicon (Si) semiconductor layer, the interface between the semiconductor layer and the electrode is exposed from the thermal diffusion region of the interface itself. Because it has an ohmic contact layer, it is not a material such as molybdenum (Mo), which has difficulty in making the manufacturing process complicated and expensive due to the difficulty of pattern processing such as molybdenum. It is possible to form an electrode using a copper alloy as a material that is good and can reduce the material cost and manufacturing cost, and that copper atoms diffuse from the material film of the electrode into the semiconductor layer. In this way, it is possible to secure good ohmic contact characteristics at the interface between the electrode and the semiconductor layer.

本発明の実施の形態に係る接合電極構造が作り込まれた液晶表示パネル用ＴＦＴ素子の構造の主要部を示す図である。It is a figure which shows the principal part of the structure of the TFT element for liquid crystal display panels in which the junction electrode structure which concerns on embodiment of this invention was built. 本発明の実施の形態に係る接合電極構造の基本形（図２（ａ））およびそのバリエーションの一例（図２（ｂ））を示す図である。It is a figure which shows the basic form (FIG. 2 (a)) of the junction electrode structure which concerns on embodiment of this invention, and an example (FIG.2 (b)) of the variation. 本発明の実施例に係る接合電極構造およびその製造方法における、３００℃熱処理サンプルのＸＰＳ分析結果を示す図である。It is a figure which shows the XPS analysis result of the 300 degreeC heat processing sample in the junction electrode structure which concerns on the Example of this invention, and its manufacturing method. 本発明の実施例に係る接合電極構造およびその製造方法における、各種特性評価用のサンプルを用いた実験装置系の構成を模式的に示す図である。It is a figure which shows typically the structure of the experimental apparatus system using the sample for various characteristic evaluations in the junction electrode structure which concerns on the Example of this invention, and its manufacturing method. 図４に示した実験によって得られた、オーミックコンタクト特性の測定結果を示す図である。It is a figure which shows the measurement result of the ohmic contact characteristic obtained by the experiment shown in FIG. 本発明の実施例に係る接合電極構造およびその製造方法における、チャネル加工性評価サンプルを用いた実験によって得られた測定結果を示す図である。It is a figure which shows the measurement result obtained by the experiment using the channel workability evaluation sample in the junction electrode structure which concerns on the Example of this invention, and its manufacturing method.

以下、本発明の実施の形態に係る接合電極構造、およびその接合電極構造の製造方法、ならびにその接合電極構造の製造方法に用いられるターゲット材について、図面を参照して説明する。   Hereinafter, a bonded electrode structure according to an embodiment of the present invention, a manufacturing method of the bonded electrode structure, and a target material used in the manufacturing method of the bonded electrode structure will be described with reference to the drawings.

本発明の実施の形態に係る接合電極構造は、例えば図１に示したような半導体素子（液
晶表示パネル用のＴＦＴ素子）に作り込まれて用いられる。その半導体素子は、半導体層１と、電極２と、オーミックコンタクト層３と、ガラス基板４と、ゲート電極５と、絶縁層６と、保護層７と、透明電極８とを、その主要部として有している。そして、本発明の実施の形態に係る接合電極構造１０は、半導体層１と電極２とオーミックコンタクト層３とから、その主要部が構成されている。 The junction electrode structure according to the embodiment of the present invention is used by being built in a semiconductor element (TFT element for a liquid crystal display panel) as shown in FIG. 1, for example. The semiconductor element includes a semiconductor layer 1, an electrode 2, an ohmic contact layer 3, a glass substrate 4, a gate electrode 5, an insulating layer 6, a protective layer 7, and a transparent electrode 8 as main parts. Have. And the junction electrode structure 10 which concerns on embodiment of this invention is comprised from the semiconductor layer 1, the electrode 2, and the ohmic contact layer 3, and the principal part is comprised.

ガラス基板４の表面上の所定位置にゲート電極５が形成され、そのゲート電極５の表面を含めてガラス基板４の表面ほぼ全面を覆うように絶縁層６が形成されている。その絶縁層６の表面におけるゲート電極５の上を含む所定位置に半導体層１が形成されている。その半導体層１におけるソース領域の直上とドレイン領域の直上には、それぞれオーミックコンタクト層３が形成されている。それら各オーミックコンタクト層３には電極２がそれぞれ接合されている。ドレイン電極としてドレイン領域上に接合されている電極２の延長上には、透明電極８が接続されている。そして、この半導体素子の表面には、少なくともこの半導体素子ほぼ全体を覆うと共に、この半導体素子が形成されている液晶表示パネルの片面ほぼ全面を覆うように、保護層７が形成されている。   A gate electrode 5 is formed at a predetermined position on the surface of the glass substrate 4, and an insulating layer 6 is formed so as to cover almost the entire surface of the glass substrate 4 including the surface of the gate electrode 5. The semiconductor layer 1 is formed at a predetermined position including the top of the gate electrode 5 on the surface of the insulating layer 6. In the semiconductor layer 1, ohmic contact layers 3 are formed immediately above the source region and immediately above the drain region, respectively. The electrodes 2 are joined to the respective ohmic contact layers 3. A transparent electrode 8 is connected to an extension of the electrode 2 joined to the drain region as a drain electrode. A protective layer 7 is formed on the surface of the semiconductor element so as to cover at least substantially the entire semiconductor element and cover substantially the entire surface of one side of the liquid crystal display panel on which the semiconductor element is formed.

本発明の実施の形態に係る接合電極構造１０は、さらに詳細には、例えばアモルファスシリコン（ａ−Ｓｉ）のようなシリコン（Ｓｉ）を主な材料として用いて形成された半導体層１上に、銅（Ｃｕ）合金からなる電極２が設けられており、その半導体層１と電極２との界面には、熱処理によってその界面付近の半導体層１自体および電極２自体に生じる相互拡散作用で形成された、熱拡散領域からなるオーミックコンタクト層３が形成されている。   More specifically, the bonding electrode structure 10 according to the embodiment of the present invention is formed on the semiconductor layer 1 formed using silicon (Si) such as amorphous silicon (a-Si) as a main material, for example. An electrode 2 made of a copper (Cu) alloy is provided, and an interface between the semiconductor layer 1 and the electrode 2 is formed by a mutual diffusion action generated in the semiconductor layer 1 itself and the electrode 2 itself in the vicinity of the interface by heat treatment. An ohmic contact layer 3 made of a thermal diffusion region is formed.

半導体層１は、アモルファスシリコン以外にも、例えば多結晶シリコン膜（ｐ−Ｓｉ）や単結晶シリコン膜（純Ｓｉ）からなるものとすることも可能である。この半導体層１は、例えば図１に示したＴＦＴ素子の構造内に作り込まれた場合のように、絶縁層６の上に形成されたアモルファスシリコン膜をパターン加工することにより、そのＴＦＴ素子に対応して設計される所定のパターン形状および外形寸法に設けられたものである。この半導体層１の中央部にはチャネル領域が形成されていて、ＴＦＴ素子におけるいわゆる活性層として機能するように設定されている。この半導体層１を形成するためのアモルファスシリコン膜自体の（熱処理前の）材質や各種特性、および半導体層１自体の形状、寸法、特性等の各種仕様やパターン加工方法については、一般的なもので構わない。但し、この半導体層１と電極２との界面付近には、オーミックコンタクト層３を形成する際の熱処理によって熱拡散領域が局所的に生じ、それがオーミックコンタクト層３の一部分の厚みとなるが、その熱拡散が進まずに残された厚みの部分が、純粋に活性層等として用いられる半導体層１となる。   The semiconductor layer 1 may be made of, for example, a polycrystalline silicon film (p-Si) or a single crystal silicon film (pure Si) in addition to amorphous silicon. The semiconductor layer 1 is formed on the TFT element by patterning the amorphous silicon film formed on the insulating layer 6 as in the case of being formed in the structure of the TFT element shown in FIG. It is provided in a predetermined pattern shape and outer dimensions designed correspondingly. A channel region is formed in the central portion of the semiconductor layer 1 and is set to function as a so-called active layer in the TFT element. The material and various characteristics (before heat treatment) of the amorphous silicon film itself for forming the semiconductor layer 1 and various specifications such as the shape, dimensions and characteristics of the semiconductor layer 1 and the pattern processing method are general ones. It doesn't matter. However, in the vicinity of the interface between the semiconductor layer 1 and the electrode 2, a heat diffusion region is locally generated by the heat treatment when forming the ohmic contact layer 3, which is a thickness of a part of the ohmic contact layer 3. The portion of the thickness that remains without thermal diffusion becomes the semiconductor layer 1 that is used purely as an active layer or the like.

電極２は、半導体層１におけるソース領域の直上とドレイン領域の直上とにそれぞれ設けられたものであって、銅合金ターゲット材（図示省略）を用いたアルゴン（Ａｒ）ガスのような不活性ガス雰囲気中でのスパッタリングによって形成された銅合金膜を、例えばエッチング法によって所定の形状にパターン加工してなるものである。そして、図１に示した構造の一例では、ドレイン電極としてドレイン領域上に接合されている電極２の延長上には、ＩＴＯ（Indium Tin Oxide）のような透明導電膜からなる透明電極８が接続されている。
この電極２は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、鉄（Ｆｅ）、銀（Ａｇ）のうちの１種類または複数種類の金属元素を母材の銅に添加して形成された銅合金からなるターゲット材をスパッタリングターゲットとして用いたスパッタリングプロセスによって、半導体層１の表面直上に銅合金膜を形成し、少なくともその銅合金膜を含めて接合電極構造１０の全体に熱処理を施した後、パターン加工を施
して所定のパターン形状および外形寸法に形成してなるものである。 The electrodes 2 are respectively provided immediately above the source region and the drain region in the semiconductor layer 1 and are inert gases such as argon (Ar) gas using a copper alloy target material (not shown). A copper alloy film formed by sputtering in an atmosphere is patterned into a predetermined shape by, for example, an etching method. In the example of the structure shown in FIG. 1, a transparent electrode 8 made of a transparent conductive film such as ITO (Indium Tin Oxide) is connected to the extension of the electrode 2 joined as a drain electrode on the drain region. Has been.
The electrode 2 includes nickel (Ni), cobalt (Co), manganese (Mn), zinc (Zn), magnesium (Mg), aluminum (Al), zirconium (Zr), titanium (Ti), iron (Fe), Directly above the surface of the semiconductor layer 1 by a sputtering process using a target material made of a copper alloy formed by adding one or more kinds of metal elements of silver (Ag) to copper as a base material. A copper alloy film is formed, and the entire bonded electrode structure 10 including at least the copper alloy film is subjected to heat treatment, followed by patterning to form a predetermined pattern shape and outer dimensions.

オーミックコンタクト層３は、半導体層１の直上に、電極２を形成するための銅合金膜を不活性ガス雰囲気中でのスパッタリングプロセスによって形成した後に、２００℃以上３００℃以下の熱処理を施すことにより、その電極２の銅合金膜と半導体層１との界面付近に、それら電極２の銅合金膜自体および半導体層１のアモルファスシリコン膜自体の相互熱拡散による熱拡散領域（熱処理で供給される熱によって生じる拡散領域）を形成し、それをオーミックコンタクト層として用いるようにしたものである。
このオーミックコンタクト層３を実質的に構成している熱拡散領域は、あたかも一般的なＴＦＴ素子におけるシリコン膜に不純物をドーピングすることによって導電性を持たせたｎ^＋層の場合のように、銅とシリコンと添加金属元素とによる適度な導電性を有したものとすることができる。 The ohmic contact layer 3 is formed by forming a copper alloy film for forming the electrode 2 directly on the semiconductor layer 1 by a sputtering process in an inert gas atmosphere and then performing a heat treatment at 200 ° C. or more and 300 ° C. or less. In the vicinity of the interface between the copper alloy film of the electrode 2 and the semiconductor layer 1, a thermal diffusion region (heat supplied by heat treatment) due to mutual thermal diffusion of the copper alloy film of the electrode 2 itself and the amorphous silicon film of the semiconductor layer 1 itself. Is formed and used as an ohmic contact layer.
The thermal diffusion region substantially constituting the ohmic contact layer 3 is made of copper as in the case of an n ⁺ layer made conductive by doping impurities into a silicon film in a general TFT element. It is possible to have appropriate electrical conductivity due to silicon, and an additive metal element.

このオーミックコンタクト層３の厚さ、換言すれば熱処理によって形成される熱拡散領域の厚さは、１０ｎｍ以上１００ｎｍ以下とすることが望ましい。これは、一般的な液晶表示パネル用のＴＦＴ素子における、半導体層１の厚さが２００ｎｍ〜３００ｎｍであることや、コンタクト層の厚さが３０ｎｍ〜５０ｎｍであり、このコンタクト層の代替としてオーミックコンタクト層３が用いられること、ならびにソース〜ドレイン間のチャネルエッチング工程での良好なエッチング加工性等を確保するために必要な厚さを確保すること等の観点から、望ましいものとして設定される数値的態様である。蓋し、オーミックコンタクト層３の厚さは、この数値範囲のみには限定されないことは勿論である。例えば、液晶表示パネル用のＴＦＴ素子以外の半導体素子や、その他各種の電子デバイスにおいて、元々の（熱処理前の）半導体層１全体の厚さとの兼ね合いで、半導体層１と電極２との界面付近でそれら自体の熱拡散領域が形成された後に残る、半導体層１や電極２として適格に機能する厚み（換言すれば断面積や体積）をそれぞれ確保することができる程度の厚さや、エッチング加工性やパターン加工性を確保することが可能な厚さであれば、それが１０ｎｍ未満や１００ｎｍ超のような厚さであっても、適宜にそのような数値に熱拡散領域の厚さを設定することが可能である。   The thickness of the ohmic contact layer 3, in other words, the thickness of the thermal diffusion region formed by heat treatment is preferably 10 nm or more and 100 nm or less. This is because the thickness of the semiconductor layer 1 in a general TFT element for a liquid crystal display panel is 200 nm to 300 nm, and the thickness of the contact layer is 30 nm to 50 nm. Numerical values set as desirable from the viewpoints of using the layer 3 and ensuring a thickness necessary for ensuring good etching processability in the channel etching process between the source and drain. It is an aspect. Of course, the thickness of the ohmic contact layer 3 is not limited to this numerical range. For example, in semiconductor elements other than TFT elements for liquid crystal display panels and other various electronic devices, the vicinity of the interface between the semiconductor layer 1 and the electrode 2 in consideration of the original thickness of the semiconductor layer 1 (before heat treatment) In other words, the thickness and the etching processability of each layer can be ensured enough to function properly as the semiconductor layer 1 and the electrode 2 (in other words, the cross-sectional area and volume) remaining after the formation of the thermal diffusion region. The thickness of the thermal diffusion region is appropriately set to such a value even if the thickness is such that the pattern processability can be ensured, even if the thickness is less than 10 nm or more than 100 nm. It is possible.

ここで、例えば電極２の線幅が極めて微細なものである場合には、銅（Ｃｕ）合金の抵抗率如何によっては、そのままでは電極２は十分な導電性を確保することができなくなる虞がある。また、図２（ａ）に示したように、電極２の十分な厚さが確保できている場合には、何ら不都合は生じないが、例えば元々の電極２の厚さが薄いことに起因して、例えば図２（ｂ）に示したように、オーミックコンタクト層３を形成した後に残る実質的な電極２の厚さが余りにも薄くなって電気抵抗が増大するような場合、そのままでは電極２は十分な導電性（電流容量やインピーダンス特性等）を確保することができなくなる虞もある。これらの場合には、電極２の上に、例えば銅（Ｃｕ）合金よりも低抵抗な純銅（Ｃｕ）からなる第２の電極層９を追加積層してやれば、全体としての電極（配線）の適正な導電性を確保することができる。   Here, for example, when the line width of the electrode 2 is extremely fine, the electrode 2 may not be able to ensure sufficient conductivity as it is, depending on the resistivity of the copper (Cu) alloy. is there. In addition, as shown in FIG. 2A, there is no inconvenience when a sufficient thickness of the electrode 2 can be ensured. However, for example, the thickness of the original electrode 2 is thin. For example, as shown in FIG. 2B, when the substantial thickness of the electrode 2 remaining after the formation of the ohmic contact layer 3 is too thin and the electric resistance is increased, the electrode 2 is left as it is. May not be able to ensure sufficient conductivity (current capacity, impedance characteristics, etc.). In these cases, if the second electrode layer 9 made of pure copper (Cu), for example, having a lower resistance than a copper (Cu) alloy is additionally laminated on the electrode 2, the appropriateness of the electrode (wiring) as a whole High conductivity can be ensured.

次に、本発明の実施の形態に係る接合電極構造の製造方法について説明する。
アモルファスシリコン膜からなる半導体層１を形成した後、その半導体層１の表面直上に、ニッケル、コバルト、マンガン、亜鉛、マグネシウム、アルミニウム、ジルコニウム、チタン、鉄、銀のうちの１種類または複数種類の金属元素を母材の銅に添加してなる銅合金ターゲット材を用いて、アルゴンガスのような不活性ガス雰囲気中で、スパッタリング法により電極２を形成するための銅合金膜を形成する。
続いて、銅合金膜と半導体層１との界面付近に２００℃以上３００℃以下の温度で熱処理を施すことにより、その界面付近の銅合金層自体および半導体層１のアモルファスシリコン膜自体に相互熱拡散による熱拡散領域を形成し、これをオーミックコンタクト層３とする。
このようにして、接合電極構造１０の主要部を製造することができる。 Next, a method for manufacturing a bonded electrode structure according to an embodiment of the present invention will be described.
After forming the semiconductor layer 1 made of an amorphous silicon film, one or more kinds of nickel, cobalt, manganese, zinc, magnesium, aluminum, zirconium, titanium, iron, and silver are formed directly on the surface of the semiconductor layer 1. A copper alloy film for forming the electrode 2 is formed by sputtering in an inert gas atmosphere such as argon gas, using a copper alloy target material obtained by adding a metal element to copper as a base material.
Subsequently, heat treatment is performed near the interface between the copper alloy film and the semiconductor layer 1 at a temperature of 200 ° C. or more and 300 ° C. or less, whereby mutual heat is generated in the copper alloy layer itself near the interface and the amorphous silicon film itself of the semiconductor layer 1. A thermal diffusion region by diffusion is formed, and this is used as the ohmic contact layer 3.
In this way, the main part of the bonded electrode structure 10 can be manufactured.

そして、銅合金膜をエッチングによりパターン加工すると共にチャネル形成の信頼性のために半導体層１のチャネル領域の表面浅部までオーバーエッチングすることで、ソース電極部とドレイン電極部とを分離して、所定の形状の電極２を形成する。その後、保護層７、透明電極８等を形成して、ＴＦＴ素子の主要部を作製することができる。   Then, by patterning the copper alloy film by etching and overetching to the shallow surface of the channel region of the semiconductor layer 1 for channel formation reliability, the source electrode portion and the drain electrode portion are separated, An electrode 2 having a predetermined shape is formed. Thereafter, the protective layer 7, the transparent electrode 8 and the like can be formed to produce the main part of the TFT element.

以上のように、本発明の実施の形態に係る接合電極構造およびその製造方法ならびにターゲット材によれば、半導体層１上に、銅合金からなる電極２が設けられた接合電極構造１０における、それら半導体層１と電極２との界面に、その界面自体に２００℃以上３００℃以下の熱処理を施して形成された熱拡散領域からなるオーミックコンタクト層３を備えるようにしたので、電極２の材料膜である銅合金膜から半導体層１へと銅元素や添加金属元素が大幅に（あるいは半導体層１としての本来の動作機能等に支障が生じるほど高濃度に）拡散することや、それとは逆方向に半導体層１から電極２へとシリコン元素が大幅に（あるいは電極２としての導電性等に支障が生じるほど高濃度に）拡散することを抑止しつつ、その電極２と半導体層１との良好なオーミックコンタクト特性を確保することができる。   As described above, according to the bonded electrode structure, the manufacturing method thereof, and the target material according to the embodiment of the present invention, those in the bonded electrode structure 10 in which the electrode 2 made of a copper alloy is provided on the semiconductor layer 1. Since the interface between the semiconductor layer 1 and the electrode 2 is provided with the ohmic contact layer 3 composed of a thermal diffusion region formed by performing heat treatment at 200 ° C. or more and 300 ° C. or less on the interface itself, the material film of the electrode 2 The copper element film or the additive metal element diffuses from the copper alloy film to the semiconductor layer 1 (or at a high concentration so that the original operation function as the semiconductor layer 1 is hindered) or in the opposite direction. In addition, while suppressing the diffusion of the silicon element from the semiconductor layer 1 to the electrode 2 significantly (or so high that the conductivity as the electrode 2 is hindered), the electrode 2 and the semiconductor layer are suppressed. It is possible to ensure a good ohmic contact characteristics between.

また、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、鉄（Ｆｅ）、銀（Ａｇ）のうちの１種類または複数種類の金属元素を母材の銅に添加して形成された銅合金からなるターゲット材を用いたスパッタリングプロセスによって、パターン加工性が良好でかつその材料コストや製造コストの低コスト化が可能な、基本的に単層の銅合金膜を形成し、それをパターン加工することで電極２を形成することが可能となるので、モリブデンのようなパターン加工性に難がありその製造工程の煩雑化や高コスト化が避け難い材料膜や、特にパターン加工の難度の高い異種金属の２層積層構造の材料膜などを用いなくとも済むこととなる。その結果、製造コストの低減化や歩留まりの向上を達成することが可能となる。   Nickel (Ni), cobalt (Co), manganese (Mn), zinc (Zn), magnesium (Mg), aluminum (Al), zirconium (Zr), titanium (Ti), iron (Fe), silver (Ag) ) With good pattern workability and its material cost and manufacturing cost by a sputtering process using a target material made of a copper alloy formed by adding one or more kinds of metal elements to copper as a base material Therefore, it is possible to form the electrode 2 by forming a single-layer copper alloy film and patterning it. Therefore, it is not necessary to use a material film which is difficult to avoid complicated manufacturing process and high cost, or a material film having a two-layer structure of dissimilar metals, which is particularly difficult to pattern. . As a result, it is possible to achieve a reduction in manufacturing cost and an improvement in yield.

また、オーミックコンタクト層３は半導体層１のアモルファスシリコン膜と電極２の銅合金膜との界面自体の相互熱拡散によって形成されるものであるから、別段に不純物をドーピングしてなるｎ^＋層などを形成する必要がなくなり、少なくともその分、製造工程の簡略化およびそれによる製造コストの低減ならびにスループットの向上が達成される。 Further, since the ohmic contact layer 3 is formed by mutual thermal diffusion at the interface itself between the amorphous silicon film of the semiconductor layer 1 and the copper alloy film of the electrode 2, an n ⁺ layer formed by doping impurities separately. Therefore, at least that much simplification of the manufacturing process and thereby reduction of manufacturing cost and improvement of throughput are achieved.

また、半導体層１上に電極２を形成するための銅合金膜をスパッタリング法により形成するプロセスを、アルゴンガスのような不活性ガスの雰囲気中で行うことにより、半導体層１と銅合金膜との界面に銅やシリコンの酸化膜や窒化膜のような電気絶縁性の高い膜が発生することを回避することができるので、上記のオーミックコンタクト層３による導電性の確保と相まって、より確実に、半導体層１と電極２との間での良好なオーミック接合を実現することが可能となる。   Further, by performing a process of forming a copper alloy film for forming the electrode 2 on the semiconductor layer 1 by a sputtering method in an atmosphere of an inert gas such as argon gas, the semiconductor layer 1 and the copper alloy film are formed. It is possible to avoid the formation of a highly electrically insulating film such as an oxide film or a nitride film of copper or silicon at the interface of the semiconductor layer. It is possible to realize a good ohmic junction between the semiconductor layer 1 and the electrode 2.

なお、本実施の形態では、本発明に係る接合電極構造をＴＦＴ素子に作り込んだ場合について説明したが、ＴＦＴ素子以外にも、例えばシリコン太陽電池のような、シリコン半導体を用いた電子デバイス等における、半導体層と電極や配線との接合構造にも、本発明は適用可能である。   In this embodiment, the case where the junction electrode structure according to the present invention is built in the TFT element has been described. However, in addition to the TFT element, for example, an electronic device using a silicon semiconductor, such as a silicon solar cell, etc. The present invention can also be applied to a junction structure between a semiconductor layer and an electrode or wiring.

上記の実施の形態で説明したような接合電極構造のサンプルを作製し、その拡散バリア性およびオーミックコンタクト特性ならびにチャネル加工性の評価を行った。   Samples of the junction electrode structure as described in the above embodiment were manufactured, and the diffusion barrier properties, ohmic contact characteristics, and channel processability were evaluated.

［拡散バリア性の評価］
サンプルの作製は、まず、銅（Ｃｕ）−５ａｔ％ニッケル（Ｎｉ）と銅−１０ａｔ％ニッケルの、２種類の銅合金を溶解し、そのそれぞれに直径１００ｍｍ、厚さ５ｍｍとなるまで加熱および圧延を施して、添加金属濃度の異なる２種類の銅合金ターゲット材を作製した。
続いて、シリコン（Ｓｉ）のターゲット材を用いて、高周波マグネトロンスパッタリング装置により、ガラス基板４上に半導体層１を２００ｎｍの厚さに形成した。そして、その半導体層１の表面直上に、上記の各銅合金ターゲット材を用いて銅合金膜を２００ｎｍの厚さに形成し、これを電極２（の材料膜）とした。このときのスパッタリング条件は、いずれの種類の銅合金膜の場合も等しく、純アルゴン（Ａｒ）ガスのプラズマ、１Ｐａのチャンバ内圧力、３００Ｗのパワーという設定とした。
上記のようにして作製したサンプルに、真空チャンバ内にて３００℃で３０分間の熱処理を施して、半導体層１と銅合金膜（電極２）との界面付近に熱拡散領域からなるオーミックコンタクト層３を形成した。そして、ＸＰＳ(Ｘ線光電子分光)により、各サンプルの深さ方向における元素分布の分析を行った。その結果を図３の元素分布プロファイルに示す。 [Evaluation of diffusion barrier properties]
Samples were prepared by first dissolving two types of copper alloys, copper (Cu) -5 at% nickel (Ni) and copper -10 at% nickel, and heating and rolling each to a diameter of 100 mm and a thickness of 5 mm. Thus, two types of copper alloy target materials having different additive metal concentrations were produced.
Subsequently, the semiconductor layer 1 was formed to a thickness of 200 nm on the glass substrate 4 by a high frequency magnetron sputtering apparatus using a silicon (Si) target material. Then, a copper alloy film having a thickness of 200 nm was formed directly on the surface of the semiconductor layer 1 using each of the above copper alloy target materials, and this was used as an electrode 2 (material film thereof). The sputtering conditions at this time were the same for all types of copper alloy films, and were set to plasma of pure argon (Ar) gas, 1 Pa chamber pressure, and 300 W power.
The sample produced as described above is subjected to a heat treatment at 300 ° C. for 30 minutes in a vacuum chamber, and an ohmic contact layer comprising a thermal diffusion region in the vicinity of the interface between the semiconductor layer 1 and the copper alloy film (electrode 2). 3 was formed. Then, the element distribution in the depth direction of each sample was analyzed by XPS (X-ray photoelectron spectroscopy). The results are shown in the element distribution profile of FIG.

図３（ａ）、（ｂ）から明らかなように、半導体層１と電極２との界面付近には明確な熱拡散領域が形成されており、かつその外側の、電極２寄りの部分では、図３内に細線で示した分布曲線から明らかなように、シリコンがほとんど全く拡散していない領域が明確に存在しており、また半導体層１寄りの部分では、図３内に太線で示した分布曲線から明らかなように、銅がほとんど全く拡散していない領域が明確に存在していることが確認された。またニッケルの分布についても銅と同様の傾向にあることが確認された。これらの結果は、半導体層１と電極２との界面付近に形成された熱拡散領域が拡散バリア層として機能したことによるものと解せられる。
また、ニッケルの添加量を５ａｔ％とした場合の結果である図３（ａ）とその２倍の１０ａｔ％とした場合の結果である図３（ｂ）とを比較対照して見ると、添加金属元素であるニッケルの添加量が多い方が、つまり図３（ｂ）に結果を示したようなニッケルが高濃度である方が、拡散バリア性が強くなって、熱拡散領域の厚さが小さくなることが分かった。これは、ニッケル原子が界面付近で高濃度化したことにより、その界面付近で銅原子の半導体層１への拡散が抑止されたことによるものと解せられる。 As is clear from FIGS. 3A and 3B, a clear thermal diffusion region is formed in the vicinity of the interface between the semiconductor layer 1 and the electrode 2, and the outer portion near the electrode 2 As is apparent from the distribution curve shown by the thin line in FIG. 3, there is a region where silicon is hardly diffused at all, and the portion near the semiconductor layer 1 is shown by the thick line in FIG. As is clear from the distribution curve, it was confirmed that there was a region where copper was hardly diffused at all. Moreover, it was confirmed that the nickel distribution has the same tendency as copper. These results are understood to be due to the fact that the thermal diffusion region formed in the vicinity of the interface between the semiconductor layer 1 and the electrode 2 functions as a diffusion barrier layer.
In addition, when comparing and comparing FIG. 3A, which is the result when the amount of nickel is 5 at%, and FIG. When the amount of nickel, which is a metal element, is larger, that is, when the concentration of nickel as shown in FIG. 3B is higher, the diffusion barrier property becomes stronger and the thickness of the thermal diffusion region becomes smaller. It turned out to be smaller. It can be understood that this is because the diffusion of copper atoms to the semiconductor layer 1 near the interface is suppressed by increasing the concentration of nickel atoms near the interface.

また、図示は省略するが、上記とは別途に、電極２の銅合金膜を、銅に５ａｔ％のマグネシウム（Ｍｇ）を添加したものとしたサンプルについても、上記と同様の実験を行ったところ、銅原子もマグネシウム原子も半導体層１へと大幅に拡散した結果となり、マグネシウム（Ｍｇ）の添加では十分な拡散バリア性が得られないことが分かった。また、上記とは別途に、上記の５ａｔ％よりもさらに低い濃度である１ａｔ％のニッケル（Ｎｉ）を添加した銅合金膜を形成してなるサンプルの場合についても、上記と同様の実験を行ったところ、銅原子もニッケル（Ｎｉ）原子も半導体層１へと大幅に拡散した結果となり、斯様な低濃度のニッケルの添加では十分な拡散バリア性が得られないことが分かった。
なお、この実験では、実際の製造工程よりも過酷な条件での評価を行うために、３００℃で３０分間の熱処理を施すという設定としたが、実際のＴＦＴ素子の製造工程では、熱処理の条件設定は２００〜３００℃で数分程度とすればよい。 In addition, although not shown, separately from the above, the same experiment as described above was performed on a sample in which the copper alloy film of the electrode 2 was prepared by adding 5 at% magnesium (Mg) to copper. As a result, both copper atoms and magnesium atoms diffused significantly into the semiconductor layer 1, and it was found that sufficient diffusion barrier properties could not be obtained by adding magnesium (Mg). Separately from the above, the same experiment as described above was performed for a sample formed with a copper alloy film added with 1 at% nickel (Ni) having a lower concentration than the above 5 at%. As a result, both copper atoms and nickel (Ni) atoms diffused significantly into the semiconductor layer 1, and it was found that sufficient diffusion barrier properties could not be obtained by adding such a low concentration of nickel.
In this experiment, heat treatment was performed at 300 ° C. for 30 minutes in order to perform evaluation under conditions more severe than the actual manufacturing process. However, in the actual TFT element manufacturing process, the heat treatment conditions were set. The setting may be performed at 200 to 300 ° C. for several minutes.

［オーミックコンタクト特性の評価］
接合電極構造１０のオーミックコンタクト特性を評価するために、下記のようなサンプルを作製し、それを用いて、図４に模式的に示したような実験装置系を構成し、接合電極構造１０におけるオーミックコンタクト特性の評価を行った。
ガラス基板４の片面上に半導体層１をスパッタリングによって形成した後、３ｍｍ角の開口部を２ｍｍ間隔で配列形成してなるパターンを備えたメタルマスタを用いて、半導体
層１上に３ｍｍ角の銅合金膜からなる電極２をスパッタリングにより形成した。半導体層１の厚さは１００ｎｍ、銅合金膜の厚さは２００ｎｍで、スパッタリング条件は、電極２の銅合金膜の形成の場合も半導体層１のアモルファスシリコンの形成の場合も、純アルゴンガスのプラズマ、１Ｐａのチャンバ内圧力、３００Ｗのパワーとした。続いて、真空チャンバ内で３００℃・３０分間の熱処理によりオーミックコンタクト層３を形成した。
そして、図４に示したように、サンプルにおける隣り合う２つの電極２のそれぞれにプローブ針１１を立てて、ソースメジャーユニット１２により電圧−電流特性を測定した。その結果を図５に示す。 [Evaluation of ohmic contact characteristics]
In order to evaluate the ohmic contact characteristics of the junction electrode structure 10, the following sample is prepared, and an experimental apparatus system schematically shown in FIG. The ohmic contact characteristics were evaluated.
After the semiconductor layer 1 is formed on one surface of the glass substrate 4 by sputtering, a 3 mm square copper is formed on the semiconductor layer 1 using a metal master having a pattern in which 3 mm square openings are arranged at intervals of 2 mm. An electrode 2 made of an alloy film was formed by sputtering. The thickness of the semiconductor layer 1 is 100 nm, the thickness of the copper alloy film is 200 nm, and the sputtering conditions are pure argon gas in both the formation of the copper alloy film of the electrode 2 and the formation of amorphous silicon in the semiconductor layer 1. Plasma, 1 Pa chamber pressure, and 300 W power were used. Subsequently, the ohmic contact layer 3 was formed by heat treatment at 300 ° C. for 30 minutes in a vacuum chamber.
Then, as shown in FIG. 4, the probe needle 11 was set up on each of the two adjacent electrodes 2 in the sample, and the voltage-current characteristics were measured by the source measure unit 12. The result is shown in FIG.

銅−５ａｔ％ニッケルの場合および銅−１０ａｔ％ニッケルの場合のどちらも、電圧−電流特性は高いリニアリティを示しており、良好なオーミックコンタクトが構成されていることが確認された。これは、半導体層１と電極２とが、両者の界面付近に熱拡散領域として形成されたオーミックコンタクト層３を介して、オーミック接合さていることによるものと解せられる。   In both cases of copper-5 at% nickel and copper-10 at% nickel, the voltage-current characteristics showed high linearity, and it was confirmed that a good ohmic contact was formed. It can be understood that this is because the semiconductor layer 1 and the electrode 2 are in ohmic contact with each other through an ohmic contact layer 3 formed as a thermal diffusion region in the vicinity of the interface between them.

［チャネル加工性の評価］
一般的な液晶パネル用のＴＦＴ素子の製造工程では、シリコン半導体層上に、電極を形成するための材料膜である金属膜をスパッタリング等によって形成し、その金属膜をエッチングによりパターン加工すると共にチャネル形成の信頼性のために半導体層１のチャネル領域の表面の浅部まで若干オーバーエッチングすることで、ソース電極部とドレイン電極部とを分離して、所定の形状の電極２（ソース電極およびドレイン電極）を形成するようにしている。
このような一般的なＴＦＴ素子の製造方法におけるパターン加工工程を踏まえて、この実験では、半導体層１のアモルファスシリコン膜とその上に電極２の銅合金膜とを形成し、その界面付近に熱処理による拡散でオーミックコンタクト層３を形成した後、電極２とオーミックコンタクト層３とに、それぞれウェットエッチングによるパターン加工とドライエッチングによるパターン加工とを施して、矩形状の電極２を配列形成してなるパターンを形成した。そして、その隣り合うパターン同士の間における電気抵抗値を、図４に示したものと同様のプローブ針１１およびソースメジャーユニット１２を用いて測定する実験を行い、その測定結果に基づいて、チャネル加工性を評価した。 [Evaluation of channel workability]
In a manufacturing process of a general TFT element for a liquid crystal panel, a metal film, which is a material film for forming an electrode, is formed on a silicon semiconductor layer by sputtering, the metal film is patterned by etching, and a channel is formed. For the reliability of formation, the source electrode portion and the drain electrode portion are separated by slightly over-etching to a shallow portion of the surface of the channel region of the semiconductor layer 1, so that the electrode 2 (source electrode and drain electrode) having a predetermined shape is separated. Electrode).
Based on the pattern processing step in such a general TFT element manufacturing method, in this experiment, an amorphous silicon film of the semiconductor layer 1 and a copper alloy film of the electrode 2 are formed thereon, and heat treatment is performed near the interface. After the ohmic contact layer 3 is formed by diffusion by the above, the electrode 2 and the ohmic contact layer 3 are subjected to pattern processing by wet etching and pattern processing by dry etching, respectively, so that the rectangular electrodes 2 are arrayed. A pattern was formed. And the experiment which measures the electrical resistance value between the adjacent patterns using the probe needle 11 similar to what was shown in FIG. 4 and the source measure unit 12 was performed, and channel processing was performed based on the measurement result. Sex was evaluated.

具体的には、５０ｍｍ角のガラス基板４上に、プラズマＣＶＤによってアモルファスシリコン膜からなる、厚さ３００ｎｍの半導体層１を形成し、さらにその上に、銅−５ａｔ％ニッケルのターゲット材とＣｕ−１０ａｔ％ニッケルのターゲット材との、２種類のターゲット材をそれぞれ用いて、電極２を形成するための、銅ニッケル合金からなる厚さ３００ｎｍの銅合金膜を、スパッタリングによって形成した。その際のプロセス条件は、上記の各実験で作製したサンプルの場合と同様に、純アルゴン（Ａｒ）ガスのプラズマ、１Ｐａのチャンバ内圧力、３００Ｗのパワーという設定とした。
そして、各サンプルに真空チャンバ内にて３００℃で３０分間の熱処理を施してオーミックコンタクト層３を形成した後、電極２（銅合金膜）の表面上に、フォトリソグラフィ法により、１ｍｍ角の正方形のマス目を５０μｍ間隔で配列させたレジストパターンを形成した（５０ｍｍ角内に４０×４０=１６００個のマス目)。
続いて、各サンプルを燐酸系のエッチング液に１分程度浸漬するウェットエッチングプロセスによって銅合金膜にパターン加工を施すことで、上記のようなマス目を配列形成してなるパターンからなる電極２を形成した後、ＲＩＥ（Reactive Ion Etching）装置を用いたＣＦ_４ガスによるドライエッチングを行って、電極２のマス目の間から露出している部分のオーミックコンタクト層３に対して蝕刻を施した。このときのＲＩＥの継続時間（ＲＩＥ時間とも呼ぶ）は、３０秒、６０秒、９０秒、１２０秒、１５０秒、１８０秒の６通りとした。
そして、図４に示したものと同様のプローブ針１１およびソースメジャーユニット１２
を備えた実験装置系を用いて、各サンプルにおける隣り合うパターン同士の間の電流−電圧特性を測定し、その測定値に基づいて電気抵抗値を算出した。その結果を、図６に示す。 Specifically, a 300 nm-thick semiconductor layer 1 made of an amorphous silicon film is formed on a 50 mm square glass substrate 4 by plasma CVD, and a copper-5 at% nickel target material and Cu- A copper alloy film having a thickness of 300 nm and made of a copper nickel alloy for forming the electrode 2 was formed by sputtering using two types of target materials, each of which was a 10 at% nickel target material. The process conditions at that time were set such that the plasma of pure argon (Ar) gas, the pressure in the chamber of 1 Pa, and the power of 300 W were the same as in the case of the samples prepared in the above experiments.
Each sample was heat-treated at 300 ° C. for 30 minutes in a vacuum chamber to form an ohmic contact layer 3, and then a 1 mm square square was formed on the surface of the electrode 2 (copper alloy film) by photolithography. A resist pattern in which the squares were arranged at intervals of 50 μm was formed (40 × 40 = 1600 squares within a 50 mm square).
Subsequently, the copper alloy film is subjected to pattern processing by a wet etching process in which each sample is immersed in a phosphoric acid-based etching solution for about 1 minute, whereby the electrode 2 having a pattern in which the above-described cells are arrayed is formed. After the formation, dry etching with CF ₄ gas using a RIE (Reactive Ion Etching) apparatus was performed to etch the ohmic contact layer 3 in the portion exposed from the grid of the electrode 2. At this time, the duration of RIE (also referred to as RIE time) was six types of 30 seconds, 60 seconds, 90 seconds, 120 seconds, 150 seconds, and 180 seconds.
Then, the probe needle 11 and the source measure unit 12 similar to those shown in FIG.
Was used to measure current-voltage characteristics between adjacent patterns in each sample, and an electrical resistance value was calculated based on the measured values. The result is shown in FIG.

銅−５ａｔ％ニッケルでは（図６に○で示してある）、ＲＩＥ時間が１５０秒以上の場合に、また銅−１０ａｔ％ニッケルでは（図６に×で示してある）、ＲＩＥ時間が１２０秒以上の場合に、それ未満の場合と比べて電気抵抗値が約１ＭΩと桁違いに大きくなっているが、これはオーミックコンタクト層３が完全に除去されて、ドライエッチングによる蝕刻が半導体層１にまで到達したためであると考えられる。このときの電気抵抗値は約１ＭΩであった。半導体層１の膜厚を２００ｎｍ（１００ｎｍ拡散したと仮定）、幅を１ｍｍ、長さ（チャネル長）を５０μｍと仮定して、半導体層１のアモルファスシリコンの電気抵抗率を見積もると、約０．４ＫΩｃｍとなる。これは、シリコン（Ｓｉ）単結晶の抵抗率の１０Ωｃｍの約４０倍である。
この実験結果から、電極２の加工性も含めて半導体層１における良好なチャネル加工性を確保することが可能であることが確認された。 For copper-5 at% nickel (indicated by a circle in FIG. 6), when the RIE time is 150 seconds or more, and for copper-10 at% nickel (indicated by a cross in FIG. 6), the RIE time is 120 seconds. In the above case, the electrical resistance value is an order of magnitude as large as about 1 MΩ compared to the case of less than that, but this is because the ohmic contact layer 3 is completely removed, and etching by dry etching is caused in the semiconductor layer 1. It is thought that it was because it reached. The electrical resistance value at this time was about 1 MΩ. Assuming that the thickness of the semiconductor layer 1 is 200 nm (assuming 100 nm diffusion), the width is 1 mm, and the length (channel length) is 50 μm, the electrical resistivity of the amorphous silicon of the semiconductor layer 1 is estimated to be about 0. 4KΩcm. This is about 40 times the resistivity of silicon (Si) single crystal, 10 Ωcm.
From this experimental result, it was confirmed that good channel workability in the semiconductor layer 1 including the workability of the electrode 2 can be secured.

なお、熱拡散領域の厚さは、電極２を形成するための（材料膜である）銅合金膜の組成を変更することなどによって、適宜に調節することが可能である。本実施例では一例として、銅−１０ａｔ％ニッケル合金からなる銅合金膜に、真空チャンバ内にて３００℃で３０分間の熱処理を施した結果、熱拡散領域の厚さが８０ｎｍ程度となったが、実際的なＴＦＴ素子の製造プロセスでは、熱処理が行われる時間は数分程度で済むことが予想されることから、熱拡散領域はさらに薄くすることができるものと考えられる。   The thickness of the thermal diffusion region can be appropriately adjusted by changing the composition of the copper alloy film (which is a material film) for forming the electrode 2. In this example, as an example, a copper alloy film made of a copper-10 at% nickel alloy was subjected to a heat treatment at 300 ° C. for 30 minutes in a vacuum chamber. As a result, the thickness of the thermal diffusion region was about 80 nm. In a practical TFT element manufacturing process, the heat treatment time is expected to be about several minutes. Therefore, it is considered that the thermal diffusion region can be made thinner.

１ 半導体層
２ 電極
３ オーミックコンタクト層
４ ガラス基板
５ ゲート電極
６ 絶縁層
７ 保護層
８ 透明電極
９ 第２の電極層
１０ 接合電極構造
１１ プローバ針
１２ ソースメジャーユニット DESCRIPTION OF SYMBOLS 1 Semiconductor layer 2 Electrode 3 Ohmic contact layer 4 Glass substrate 5 Gate electrode 6 Insulating layer 7 Protective layer 8 Transparent electrode 9 Second electrode layer 10 Junction electrode structure 11 Probe probe 12 Source measure unit

Claims (6)

シリコン（Ｓｉ）半導体層上に、銅（Ｃｕ）合金からなる電極が設けられた接合電極構造であって、
前記半導体層と前記電極との界面に、当該界面自体の熱拡散領域からなるオーミックコンタクト層を備えた
ことを特徴とする接合電極構造。 A junction electrode structure in which an electrode made of a copper (Cu) alloy is provided on a silicon (Si) semiconductor layer,
A junction electrode structure comprising an ohmic contact layer comprising a thermal diffusion region of the interface itself at the interface between the semiconductor layer and the electrode. 請求項１記載の接合電極構造において、
前記オーミックコンタクト層は、前記半導体層の直上に銅（Ｃｕ）合金膜を形成した後に当該銅（Ｃｕ）合金膜と前記半導体層との界面に２００℃以上３００℃以下の熱処理による熱拡散領域を形成してなるものである
ことを特徴とする接合電極構造。 The junction electrode structure according to claim 1,
The ohmic contact layer forms a thermal diffusion region by heat treatment at 200 ° C. or more and 300 ° C. or less at the interface between the copper (Cu) alloy film and the semiconductor layer after a copper (Cu) alloy film is formed immediately above the semiconductor layer. What is formed is a bonded electrode structure. 請求項１または２記載の接合電極構造において、
前記熱拡散領域の厚さが、１０ｎｍ以上１００ｎｍ以下である
ことを特徴とする接合電極構造。 In the junction electrode structure according to claim 1 or 2,
A junction electrode structure, wherein the thermal diffusion region has a thickness of 10 nm to 100 nm. 請求項１ないし３のうちいずれか１つの項に記載の接合電極構造において、
前記銅（Ｃｕ）合金の材質が、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、鉄（Ｆｅ）、銀（Ａｇ）のうちの１種類または複数種類の金属元素を、母材の銅（Ｃｕ）に添加してなるものである
ことを特徴とする接合電極構造。 In the junction electrode structure according to any one of claims 1 to 3,
The material of the copper (Cu) alloy is nickel (Ni), cobalt (Co), manganese (Mn), zinc (Zn), magnesium (Mg), aluminum (Al), zirconium (Zr), titanium (Ti), A junction electrode structure comprising one or more kinds of metal elements of iron (Fe) and silver (Ag) added to copper (Cu) as a base material. シリコン（Ｓｉ）半導体層の直上に、銅（Ｃｕ）合金ターゲット材を用いたスパッタリング法により、電極を形成するための銅（Ｃｕ）合金膜を形成する工程と、
前記半導体層と前記銅（Ｃｕ）合金膜との界面に、２００℃以上３００℃以下の熱処理を施して、当該界面自体の熱拡散領域からなるオーミックコンタクト層を形成する工程とを含むことを特徴とする接合電極構造の製造方法。 A step of forming a copper (Cu) alloy film for forming an electrode directly on the silicon (Si) semiconductor layer by a sputtering method using a copper (Cu) alloy target material;
And performing a heat treatment at 200 ° C. or more and 300 ° C. or less on the interface between the semiconductor layer and the copper (Cu) alloy film to form an ohmic contact layer including a thermal diffusion region of the interface itself. A method for manufacturing a bonded electrode structure. ニッケル（Ｎｉ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、鉄（Ｆｅ）、銀（Ａｇ）のうちの１種類または複数種類の金属元素を、母材の銅（Ｃｕ）に添加してなり、請求項５記載の接合電極構造の製造方法に用いられるように設定された
ことを特徴とするターゲット材。 Of nickel (Ni), cobalt (Co), manganese (Mn), zinc (Zn), magnesium (Mg), aluminum (Al), zirconium (Zr), titanium (Ti), iron (Fe), silver (Ag) One or more of these metal elements are added to the base material copper (Cu), and the target is set to be used in the method of manufacturing a junction electrode structure according to claim 5. Wood.

Images