JP2002083785A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2002083785A JP2002083785A JP2000271458A JP2000271458A JP2002083785A JP 2002083785 A JP2002083785 A JP 2002083785A JP 2000271458 A JP2000271458 A JP 2000271458A JP 2000271458 A JP2000271458 A JP 2000271458A JP 2002083785 A JP2002083785 A JP 2002083785A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor wafer
- tape
- adhesive layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハと補助基板との貼付材として
複数の樹脂を使用するため樹脂形成工程が必要であり、
剥離工程としてその樹脂を溶剤で溶解するため溶剤の廃
液処理が必要であった。また、半導体ウェーハを個々の
半導体素子に分離する方法としてエッチング法を用いる
ためフォトリソグラフィ工程が必要であり工程が長く複
雑になり製造装置も高価なものが必要であった。 【解決手段】 半導体ウェーハ１の表面１ａと補助基板
２とを両面ＵＶテープ１１を用いて貼り付け、半導体ウ
ェーハ１の裏面１ｂを研削し、フルカットダイシング法
で個々の半導体素子１３に分離し、裏面１ｂに片面ＵＶ
テープ１４を貼り付け、両面ＵＶテープ１１の粘着層１
１ｂに紫外線照射し粘着力を低下させ、片面ＵＶテープ
１４に貼り付いた状態の個々に分離された半導体素子１
３を粘着力が低下した両面ＵＶテープ１１から剥がすこ
とで好適な半導体素子の製造ができる。
複数の樹脂を使用するため樹脂形成工程が必要であり、
剥離工程としてその樹脂を溶剤で溶解するため溶剤の廃
液処理が必要であった。また、半導体ウェーハを個々の
半導体素子に分離する方法としてエッチング法を用いる
ためフォトリソグラフィ工程が必要であり工程が長く複
雑になり製造装置も高価なものが必要であった。 【解決手段】 半導体ウェーハ１の表面１ａと補助基板
２とを両面ＵＶテープ１１を用いて貼り付け、半導体ウ
ェーハ１の裏面１ｂを研削し、フルカットダイシング法
で個々の半導体素子１３に分離し、裏面１ｂに片面ＵＶ
テープ１４を貼り付け、両面ＵＶテープ１１の粘着層１
１ｂに紫外線照射し粘着力を低下させ、片面ＵＶテープ
１４に貼り付いた状態の個々に分離された半導体素子１
３を粘着力が低下した両面ＵＶテープ１１から剥がすこ
とで好適な半導体素子の製造ができる。
Description
【０００１】
【発明の属する技術分野】本発明は内部に素子を形成し
た半導体ウェーハを補助基板に貼り付けて裏面研削し、
その後、個々の半導体素子に分離する工程を含む半導体
素子の製造方法に関する。
た半導体ウェーハを補助基板に貼り付けて裏面研削し、
その後、個々の半導体素子に分離する工程を含む半導体
素子の製造方法に関する。
【０００２】
【従来の技術】従来の半導体ウェーハの製造工程につい
て要部断面図として示す図７〜図１２を用いて説明す
る。図７は内部に素子を形成した半導体ウェーハ１を補
助基板２に貼り付ける第１貼付工程を示す要部断面図で
ある。補助基板２はガラスなどの剛性を持った材料で出
来ており、補助基板２上に半導体ウェーハ１を貼り付け
るための貼付材として第１樹脂３と第２樹脂４の層を、
この順に形成する。例えば、第１樹脂３はネガ型レジス
トで、第２樹脂４はポジ型レジストである。また、その
反対でもよい。すなわち、それぞれ溶解用の溶剤が異な
る２種類の樹脂を順に積層する。この補助基板２に半導
体ウェーハ１をその表面１ａ（配線パターンが形成され
ている面）を下にして貼り付ける。半導体ウェーハ１を
補助基板２に貼り付けるのはＧａＡｓ基板などの半導体
素子では熱抵抗を低減するためにその厚さを数十〜百μ
ｍに加工するが、これによって機械的強度が低下しても
工程中のストレスで割れるのを防止するためである。
て要部断面図として示す図７〜図１２を用いて説明す
る。図７は内部に素子を形成した半導体ウェーハ１を補
助基板２に貼り付ける第１貼付工程を示す要部断面図で
ある。補助基板２はガラスなどの剛性を持った材料で出
来ており、補助基板２上に半導体ウェーハ１を貼り付け
るための貼付材として第１樹脂３と第２樹脂４の層を、
この順に形成する。例えば、第１樹脂３はネガ型レジス
トで、第２樹脂４はポジ型レジストである。また、その
反対でもよい。すなわち、それぞれ溶解用の溶剤が異な
る２種類の樹脂を順に積層する。この補助基板２に半導
体ウェーハ１をその表面１ａ（配線パターンが形成され
ている面）を下にして貼り付ける。半導体ウェーハ１を
補助基板２に貼り付けるのはＧａＡｓ基板などの半導体
素子では熱抵抗を低減するためにその厚さを数十〜百μ
ｍに加工するが、これによって機械的強度が低下しても
工程中のストレスで割れるのを防止するためである。
【０００３】上記の補助基板２に貼り付けられた半導体
ウェーハ１を裏面研削工程に供給する。図示省略する
が、補助基板２に表面１ａを貼り付けられた半導体ウェ
ーハ１を裏面研削装置の研削テーブル上に載置し、高速
で回転するダイヤモンドホイールにより半導体ウェーハ
１の裏面１ｂを所望の厚さまで研削する。図８は裏面研
削が完了した状態の要部断面図であり図示点線領域が研
削された部分を示す。
ウェーハ１を裏面研削工程に供給する。図示省略する
が、補助基板２に表面１ａを貼り付けられた半導体ウェ
ーハ１を裏面研削装置の研削テーブル上に載置し、高速
で回転するダイヤモンドホイールにより半導体ウェーハ
１の裏面１ｂを所望の厚さまで研削する。図８は裏面研
削が完了した状態の要部断面図であり図示点線領域が研
削された部分を示す。
【０００４】裏面研削が完了した半導体ウェーハ１を個
々の半導体素子６に分離するためのパターンを形成する
パターニング工程に供給する。図９はパターニング工程
を示す要部断面図である。このスクライブラインは裏面
研削された半導体ウェーハ１の裏面１ｂにレジスト５を
塗布し、所定のパターンを一般的なフォトリソグラフィ
工程によりパターニングする。裏面１ｂに形成するスク
ライブラインのパターンと表面１ａの配線パターンとの
位置合わせ方法としては、予め表面１ａの配線パターン
を形成するときに同時に目合わせマーク（図示せず）を
形成しておき、裏面１ｂからフォトリソグラフィ法を用
いてレジスト（図示せず）が被覆されていない半導体ウ
ェーハ１の一部をプラズマエッチングし表面１ａ側に形
成された目合わせマーク（図示せず）を裏面１ｂ側に露
出させ、その目合わせマーク（図示せず）を基準にして
スクライブラインのパターンを形成する。図１０は半導
体ウェーハ１を個々の半導体素子６に分離する分離工程
を示す要部断面図である。スクライブラインのパターン
を形成するレジスト５をマスクにしてウェットエッチン
グまたは／およびドライエッチング処理により半導体ウ
ェーハ１を個々の半導体素子６に分離する。図１１は分
離工程が完了した状態を示す要部断面図である。レジス
ト５を除去すると個々に分離された半導体素子６が補助
基板２上に整列配置された状態で貼り付けられた形態と
なる。
々の半導体素子６に分離するためのパターンを形成する
パターニング工程に供給する。図９はパターニング工程
を示す要部断面図である。このスクライブラインは裏面
研削された半導体ウェーハ１の裏面１ｂにレジスト５を
塗布し、所定のパターンを一般的なフォトリソグラフィ
工程によりパターニングする。裏面１ｂに形成するスク
ライブラインのパターンと表面１ａの配線パターンとの
位置合わせ方法としては、予め表面１ａの配線パターン
を形成するときに同時に目合わせマーク（図示せず）を
形成しておき、裏面１ｂからフォトリソグラフィ法を用
いてレジスト（図示せず）が被覆されていない半導体ウ
ェーハ１の一部をプラズマエッチングし表面１ａ側に形
成された目合わせマーク（図示せず）を裏面１ｂ側に露
出させ、その目合わせマーク（図示せず）を基準にして
スクライブラインのパターンを形成する。図１０は半導
体ウェーハ１を個々の半導体素子６に分離する分離工程
を示す要部断面図である。スクライブラインのパターン
を形成するレジスト５をマスクにしてウェットエッチン
グまたは／およびドライエッチング処理により半導体ウ
ェーハ１を個々の半導体素子６に分離する。図１１は分
離工程が完了した状態を示す要部断面図である。レジス
ト５を除去すると個々に分離された半導体素子６が補助
基板２上に整列配置された状態で貼り付けられた形態と
なる。
【０００５】上記の分離済みの半導体素子６を剥離工程
に供給する。図１２は半導体素子６を補助基板２から剥
離する剥離工程を示す要部断面図である。積層した樹脂
３，４のうち、第１樹脂３のみを所定の溶剤で溶解処理
する。第１樹脂３と第２樹脂４とは溶解用の溶剤が異な
るため第２樹脂４は不溶である。その結果、個々に分離
された半導体素子６は第２樹脂４層の上に整列配置され
た状態で補助基板２から剥離されることになる。その
後、第２樹脂４を所定の溶剤で溶解処理することで個々
の半導体素子６として完全に分離できる。
に供給する。図１２は半導体素子６を補助基板２から剥
離する剥離工程を示す要部断面図である。積層した樹脂
３，４のうち、第１樹脂３のみを所定の溶剤で溶解処理
する。第１樹脂３と第２樹脂４とは溶解用の溶剤が異な
るため第２樹脂４は不溶である。その結果、個々に分離
された半導体素子６は第２樹脂４層の上に整列配置され
た状態で補助基板２から剥離されることになる。その
後、第２樹脂４を所定の溶剤で溶解処理することで個々
の半導体素子６として完全に分離できる。
【０００６】
【発明が解決しようとする課題】従来の方法には以下の
問題があった。半導体ウェーハと補助基板との貼付材と
して複数の樹脂を使用するため、その形成工程が必要で
あり、また、補助基板から剥離する際、その樹脂を溶剤
で溶解するため溶解工程及びそれに使用する溶剤の廃液
処理が必要であった。これは同時に安全面の問題を伴っ
た。また、エッチング法を用いて半導体ウェーハを個々
の半導体素子に分離するため一般的なフォトリソグラフ
ィ工程を通す必要があり、工程が長く複雑になり製造装
置も高価なものが必要であった。
問題があった。半導体ウェーハと補助基板との貼付材と
して複数の樹脂を使用するため、その形成工程が必要で
あり、また、補助基板から剥離する際、その樹脂を溶剤
で溶解するため溶解工程及びそれに使用する溶剤の廃液
処理が必要であった。これは同時に安全面の問題を伴っ
た。また、エッチング法を用いて半導体ウェーハを個々
の半導体素子に分離するため一般的なフォトリソグラフ
ィ工程を通す必要があり、工程が長く複雑になり製造装
置も高価なものが必要であった。
【０００７】本発明は、半導体ウェーハと補助基板との
貼付方法及び剥離方法の簡略化を目的としており貼付材
としての複数の樹脂の形成や溶解処理を省くことであ
る。溶解処理工程を省くことは、同時に溶解用の溶剤の
廃液処理も省くことになる。また、半導体ウェーハを個
々の半導体素子に分離する方法として複雑なフォトリソ
グラフィ工程や高価なエッチング装置を使用せずに分離
することである。
貼付方法及び剥離方法の簡略化を目的としており貼付材
としての複数の樹脂の形成や溶解処理を省くことであ
る。溶解処理工程を省くことは、同時に溶解用の溶剤の
廃液処理も省くことになる。また、半導体ウェーハを個
々の半導体素子に分離する方法として複雑なフォトリソ
グラフィ工程や高価なエッチング装置を使用せずに分離
することである。
【０００８】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、内部に素子を形成した半
導体ウェーハを準備する工程と、基材フィルムの両面に
粘着層を形成した第１の貼付材の一方の面に前記半導体
ウェーハの表面を、他の面に補助基板をそれぞれ貼り付
ける第１貼付工程と、第１の貼付材上で露呈した半導体
ウェーハの裏面を研削する裏面研削工程と、裏面が研削
された半導体ウェーハを個々の半導体素子に分離する分
離工程と、基材フィルムの片面に粘着層を形成した第２
の貼付材を第１の貼付材上で整列配置された半導体素子
の裏面に貼り付ける第２貼付工程と、前記第１の貼付材
の粘着層の粘着力を低下させる工程と、前記第２の貼付
材に整列状態で貼り付けられた半導体素子を前記第１の
貼付材から剥がす剥離工程とを有することを特徴とする
半導体素子の製造方法である。
するために提案されたもので、内部に素子を形成した半
導体ウェーハを準備する工程と、基材フィルムの両面に
粘着層を形成した第１の貼付材の一方の面に前記半導体
ウェーハの表面を、他の面に補助基板をそれぞれ貼り付
ける第１貼付工程と、第１の貼付材上で露呈した半導体
ウェーハの裏面を研削する裏面研削工程と、裏面が研削
された半導体ウェーハを個々の半導体素子に分離する分
離工程と、基材フィルムの片面に粘着層を形成した第２
の貼付材を第１の貼付材上で整列配置された半導体素子
の裏面に貼り付ける第２貼付工程と、前記第１の貼付材
の粘着層の粘着力を低下させる工程と、前記第２の貼付
材に整列状態で貼り付けられた半導体素子を前記第１の
貼付材から剥がす剥離工程とを有することを特徴とする
半導体素子の製造方法である。
【０００９】
【発明の実施の形態】本発明の半導体ウェーハの製造方
法は、内部に素子を形成した半導体ウェーハを準備し、
第１貼付工程として半導体ウェーハの表面と補助基板と
を第１の貼付材で貼り付ける。第１の貼付材としては基
材フィルムの両面に粘着層を形成した両面粘着テープを
用いる。この粘着剤は紫外線硬化型または熱硬化型のも
のであり、それぞれ紫外線照射または加熱することで粘
着力が低下する性質を有するものである。貼り付ける順
序としては両面粘着テープの一方の面を補助基板に貼り
付けた後、両面粘着テープのもう一方の面に半導体ウェ
ーハの表面を貼り付ける。または、これとは反対に両面
粘着テープの一方の面を半導体ウェーハの表面に貼り付
けた後、両面粘着テープのもう一方の面に補助基板を貼
り付けてもよい。
法は、内部に素子を形成した半導体ウェーハを準備し、
第１貼付工程として半導体ウェーハの表面と補助基板と
を第１の貼付材で貼り付ける。第１の貼付材としては基
材フィルムの両面に粘着層を形成した両面粘着テープを
用いる。この粘着剤は紫外線硬化型または熱硬化型のも
のであり、それぞれ紫外線照射または加熱することで粘
着力が低下する性質を有するものである。貼り付ける順
序としては両面粘着テープの一方の面を補助基板に貼り
付けた後、両面粘着テープのもう一方の面に半導体ウェ
ーハの表面を貼り付ける。または、これとは反対に両面
粘着テープの一方の面を半導体ウェーハの表面に貼り付
けた後、両面粘着テープのもう一方の面に補助基板を貼
り付けてもよい。
【００１０】第１の貼付材上で露呈した半導体ウェーハ
の裏面を研削する裏面研削工程としては、補助基板に表
面を貼り付けられた半導体ウェーハを一般的な裏面研削
装置の研削テーブルに載置し高速で回転するダイヤモン
ドホイールにより半導体ウェーハの裏面を所望の厚さま
で研削する。
の裏面を研削する裏面研削工程としては、補助基板に表
面を貼り付けられた半導体ウェーハを一般的な裏面研削
装置の研削テーブルに載置し高速で回転するダイヤモン
ドホイールにより半導体ウェーハの裏面を所望の厚さま
で研削する。
【００１１】裏面が研削された半導体ウェーハを個々の
半導体素子に分離する分離工程としてはダイシングブレ
ードを用いて半導体ウェーハを通して粘着層より深く基
材を切断し個々の半導体素子に分離する一般的なフルカ
ットダイシング法で行う。半導体ウェーハの裏面側から
ダイシングするときの目合わせ方法としては、予め表面
の配線パターンを形成するときに同時に目合わせマーク
を形成しておき裏面からフォトリソグラフィ法を用いて
レジストが被覆されていない半導体ウェーハの一部をプ
ラズマエッチングし表面側に形成された目合わせマーク
を裏面側に露出させ、その目合わせマークを基準にして
ダイシングする。
半導体素子に分離する分離工程としてはダイシングブレ
ードを用いて半導体ウェーハを通して粘着層より深く基
材を切断し個々の半導体素子に分離する一般的なフルカ
ットダイシング法で行う。半導体ウェーハの裏面側から
ダイシングするときの目合わせ方法としては、予め表面
の配線パターンを形成するときに同時に目合わせマーク
を形成しておき裏面からフォトリソグラフィ法を用いて
レジストが被覆されていない半導体ウェーハの一部をプ
ラズマエッチングし表面側に形成された目合わせマーク
を裏面側に露出させ、その目合わせマークを基準にして
ダイシングする。
【００１２】第２貼付工程として、個々に分離された半
導体素子の裏面に第２の貼付材を貼り付ける。第２の貼
付材としては、基材フィルムの片面に粘着層が形成され
た片面粘着テープを用いる。この粘着剤は、紫外線硬化
型または熱発泡型のものであり、それぞれ、紫外線照射
または加熱することで粘着力が低下する性質を有するも
のである。第１の貼付材上で整列配置された半導体素子
の裏面に片面粘着テープの粘着層側を貼り付ける。
導体素子の裏面に第２の貼付材を貼り付ける。第２の貼
付材としては、基材フィルムの片面に粘着層が形成され
た片面粘着テープを用いる。この粘着剤は、紫外線硬化
型または熱発泡型のものであり、それぞれ、紫外線照射
または加熱することで粘着力が低下する性質を有するも
のである。第１の貼付材上で整列配置された半導体素子
の裏面に片面粘着テープの粘着層側を貼り付ける。
【００１３】第１の貼付材の粘着層の粘着力を低下させ
る工程として、第１の貼付材の粘着剤が紫外線硬化型で
ある場合には、補助基板を透光性の材料とし紫外線ラン
プなどを用いて透光性の補助基板を通して第１の貼付材
の粘着層に紫外線を照射する。また、第１の貼付材の粘
着剤が熱発泡型である場合には、補助基板を熱伝導性の
よい材料とし赤外線ランプやヒータなどの加熱装置を用
いて補助基板を通して第１の貼付材の粘着層を加熱す
る。
る工程として、第１の貼付材の粘着剤が紫外線硬化型で
ある場合には、補助基板を透光性の材料とし紫外線ラン
プなどを用いて透光性の補助基板を通して第１の貼付材
の粘着層に紫外線を照射する。また、第１の貼付材の粘
着剤が熱発泡型である場合には、補助基板を熱伝導性の
よい材料とし赤外線ランプやヒータなどの加熱装置を用
いて補助基板を通して第１の貼付材の粘着層を加熱す
る。
【００１４】このとき、半導体素子の裏面には、すでに
第２の貼付材が貼り付けてあるが第２の貼付材と第１の
貼付材とが同じ紫外線硬化型である場合には、個々に分
離された半導体素子が補助基板を通して照射される紫外
線を遮光するため第２の貼付材の粘着層の粘着力が同時
に低下することはない。また、第２の貼付材と第１の貼
付材とが同じ熱発泡型である場合には、加熱し過ぎて第
２の貼付材の粘着層までもが粘着力が低下しないような
条件を選択する必要がある。第１の貼付材の粘着剤と第
２の貼付材の粘着剤とは必ずしも同じ紫外線硬化型であ
ったり同じ熱硬化型である必要はなく異なる組み合わせ
であってもよい。むしろ、粘着力を低下させる手段が異
なる方が第１の貼付材の粘着層の粘着力を低下させると
きに第２の貼付材の粘着層が影響を受けることがなく、
その点で有利である。ただし、粘着力を低下させるため
の装置として紫外線照射装置と加熱装置の両方が必要と
なる。
第２の貼付材が貼り付けてあるが第２の貼付材と第１の
貼付材とが同じ紫外線硬化型である場合には、個々に分
離された半導体素子が補助基板を通して照射される紫外
線を遮光するため第２の貼付材の粘着層の粘着力が同時
に低下することはない。また、第２の貼付材と第１の貼
付材とが同じ熱発泡型である場合には、加熱し過ぎて第
２の貼付材の粘着層までもが粘着力が低下しないような
条件を選択する必要がある。第１の貼付材の粘着剤と第
２の貼付材の粘着剤とは必ずしも同じ紫外線硬化型であ
ったり同じ熱硬化型である必要はなく異なる組み合わせ
であってもよい。むしろ、粘着力を低下させる手段が異
なる方が第１の貼付材の粘着層の粘着力を低下させると
きに第２の貼付材の粘着層が影響を受けることがなく、
その点で有利である。ただし、粘着力を低下させるため
の装置として紫外線照射装置と加熱装置の両方が必要と
なる。
【００１５】剥離工程としては、第２の貼付材に貼り付
けられた半導体素子を粘着力が低下した第１の貼付材か
ら剥がす。この状態で半導体素子は第２の貼付材である
片面粘着テープ上で個々に分離され整列配置されてお
り、組立て工程で片面粘着テープの粘着層に紫外線照射
または加熱することで粘着力を低下させピックアップで
きる形態となり得る。
けられた半導体素子を粘着力が低下した第１の貼付材か
ら剥がす。この状態で半導体素子は第２の貼付材である
片面粘着テープ上で個々に分離され整列配置されてお
り、組立て工程で片面粘着テープの粘着層に紫外線照射
または加熱することで粘着力を低下させピックアップで
きる形態となり得る。
【００１６】
【実施例】本発明に基づく半導体ウェーハの製造工程に
ついて要部断面図として示す図１〜図６を用いてその製
造方法を説明する。図７〜図１２と同一部分には同一符
号を付して説明を省略する。図１は内部に素子を形成し
た半導体ウェーハ１の表面１ａと補助基板２とを第１の
貼付材で貼り付ける第１貼付工程を示す要部断面図であ
る。第１の貼付材としては、基材フィルム１１ａの両面
に粘着層１１ｂが形成された両面ＵＶテープ１１を用い
る。この粘着層１１ｂは、紫外線硬化型のものであり紫
外線照射することで硬化し粘着力が低下する性質を有す
るものである。貼り付ける順序としては、両面ＵＶテー
プ１１の一方の面を補助基板２に貼り付け、その後、両
面ＵＶテープ１１のもう一方の面に半導体ウェーハ１の
表面１ａ（配線パターンが形成されている面）を貼り付
ける。
ついて要部断面図として示す図１〜図６を用いてその製
造方法を説明する。図７〜図１２と同一部分には同一符
号を付して説明を省略する。図１は内部に素子を形成し
た半導体ウェーハ１の表面１ａと補助基板２とを第１の
貼付材で貼り付ける第１貼付工程を示す要部断面図であ
る。第１の貼付材としては、基材フィルム１１ａの両面
に粘着層１１ｂが形成された両面ＵＶテープ１１を用い
る。この粘着層１１ｂは、紫外線硬化型のものであり紫
外線照射することで硬化し粘着力が低下する性質を有す
るものである。貼り付ける順序としては、両面ＵＶテー
プ１１の一方の面を補助基板２に貼り付け、その後、両
面ＵＶテープ１１のもう一方の面に半導体ウェーハ１の
表面１ａ（配線パターンが形成されている面）を貼り付
ける。
【００１７】上記の補助基板２に貼り付けられた半導体
ウェーハ１を裏面研削工程に供給する。図示省略する
が、補助基板２に表面１ａを貼り付けられた半導体ウェ
ーハ１を裏面研削装置の研削テーブル上に載置し高速で
回転するダイヤモンドホイールにより半導体ウェーハ１
の裏面１ｂを所望の厚さまで研削する。図２は裏面研削
が完了した状態の要部断面図であり図示点線領域が研削
された部分を示す。
ウェーハ１を裏面研削工程に供給する。図示省略する
が、補助基板２に表面１ａを貼り付けられた半導体ウェ
ーハ１を裏面研削装置の研削テーブル上に載置し高速で
回転するダイヤモンドホイールにより半導体ウェーハ１
の裏面１ｂを所望の厚さまで研削する。図２は裏面研削
が完了した状態の要部断面図であり図示点線領域が研削
された部分を示す。
【００１８】裏面研削が完了した半導体ウェーハ１を個
々の半導体素子１３に分離する工程に供給する。図３は
分離工程を示す要部断面図である。半導体ウェーハ１を
個々の半導体素子１３に分離する方法としてはダイシン
グブレード１２により半導体ウェーハ１を通して粘着層
１１ｂより深く基材１１ａを切断し個々の半導体素子１
３に分離する一般的なフルカットダイシング法で行う。
半導体ウェーハ１の裏面１ｂ側からダイシングするとき
の目合わせ方法としては、予め表面１ａの配線パターン
（図示せず）を形成するときに同時に目合わせマーク
（図示せず）を形成しておき裏面１ｂからフォトリソグ
ラフィ法を用いてレジストが被覆されていない半導体ウ
ェーハ１の一部をプラズマエッチングし表面１ａ側に形
成された目合わせマーク（図示せず）を裏面１ｂ側に露
出させ、その目合わせマーク（図示せず）を基準にして
ダイシングする。
々の半導体素子１３に分離する工程に供給する。図３は
分離工程を示す要部断面図である。半導体ウェーハ１を
個々の半導体素子１３に分離する方法としてはダイシン
グブレード１２により半導体ウェーハ１を通して粘着層
１１ｂより深く基材１１ａを切断し個々の半導体素子１
３に分離する一般的なフルカットダイシング法で行う。
半導体ウェーハ１の裏面１ｂ側からダイシングするとき
の目合わせ方法としては、予め表面１ａの配線パターン
（図示せず）を形成するときに同時に目合わせマーク
（図示せず）を形成しておき裏面１ｂからフォトリソグ
ラフィ法を用いてレジストが被覆されていない半導体ウ
ェーハ１の一部をプラズマエッチングし表面１ａ側に形
成された目合わせマーク（図示せず）を裏面１ｂ側に露
出させ、その目合わせマーク（図示せず）を基準にして
ダイシングする。
【００１９】ダイシングが完了し個々に分離された半導
体素子を第２の貼付材を貼り付ける第２貼付工程に供給
する。図４は第２貼付工程を示す要部断面図である。両
面ＵＶテープ１１上で整列配置された半導体素子１３の
裏面１ｂに第２の貼付材を貼り付ける。第２の貼付材と
しては基材フィルム１４ａの片面に粘着層１４ｂが形成
された片面ＵＶテープ１４を用いる。粘着層１４ｂ側を
個々に分離された半導体素子１３の裏面１ｂに貼り付け
る。
体素子を第２の貼付材を貼り付ける第２貼付工程に供給
する。図４は第２貼付工程を示す要部断面図である。両
面ＵＶテープ１１上で整列配置された半導体素子１３の
裏面１ｂに第２の貼付材を貼り付ける。第２の貼付材と
しては基材フィルム１４ａの片面に粘着層１４ｂが形成
された片面ＵＶテープ１４を用いる。粘着層１４ｂ側を
個々に分離された半導体素子１３の裏面１ｂに貼り付け
る。
【００２０】上記の第２貼付工程済みの半導体素子６を
第１の貼付材である両面ＵＶテープ１１の粘着層の粘着
力を低下させる工程に供給する。図５は粘着層の粘着力
を低下させる工程を示す要部断面図である。紫外線ラン
プ（図示せず）を用いて透光性のガラスで出来ている補
助基板２を通して両面ＵＶテープ１１の粘着層１１ｂに
紫外線を照射する。このとき、個々に分離された半導体
素子１３の裏面１ｂには、すでに第２の貼付材である片
面ＵＶテープ１４が貼り付けてあるが半導体素子１３が
紫外線を遮光するため片面ＵＶテープ１４の粘着層が同
時に粘着力低下することはない。
第１の貼付材である両面ＵＶテープ１１の粘着層の粘着
力を低下させる工程に供給する。図５は粘着層の粘着力
を低下させる工程を示す要部断面図である。紫外線ラン
プ（図示せず）を用いて透光性のガラスで出来ている補
助基板２を通して両面ＵＶテープ１１の粘着層１１ｂに
紫外線を照射する。このとき、個々に分離された半導体
素子１３の裏面１ｂには、すでに第２の貼付材である片
面ＵＶテープ１４が貼り付けてあるが半導体素子１３が
紫外線を遮光するため片面ＵＶテープ１４の粘着層が同
時に粘着力低下することはない。
【００２１】両面ＵＶテープ１１の粘着層の粘着力を低
下させる工程が完了した半導体素子１３を剥離工程に供
給する。図６は剥離工程を示す要部断面図である。個々
に分離され片面ＵＶテープ１４に貼り付いた状態の半導
体素子１３を紫外線照射により粘着力が低下した両面Ｕ
Ｖテープ１１から剥がす。この状態で半導体素子１３は
片面ＵＶテープ１４上で個々に分離され整列配置されて
おり、このまま組立て工程で紫外線照射しながらピック
アップし使用できる形態となり得る。
下させる工程が完了した半導体素子１３を剥離工程に供
給する。図６は剥離工程を示す要部断面図である。個々
に分離され片面ＵＶテープ１４に貼り付いた状態の半導
体素子１３を紫外線照射により粘着力が低下した両面Ｕ
Ｖテープ１１から剥がす。この状態で半導体素子１３は
片面ＵＶテープ１４上で個々に分離され整列配置されて
おり、このまま組立て工程で紫外線照射しながらピック
アップし使用できる形態となり得る。
【００２２】
【発明の効果】本発明の半導体ウェーハの製造方法によ
ると、半導体ウェーハと補助基板とを貼り付ける方法と
して紫外線硬化型または熱発泡型の両面粘着テープを用
いることで貼付樹脂の形成工程や溶解処理工程を省くこ
とができる。溶解処理工程を省くことは同時に溶解用の
溶剤の廃液処理も不要とする。また、半導体ウェーハを
個々の半導体素子に分離する方法としてエッチング法で
なくダイシング法で行うため複雑なフォトリソグラフィ
工程を省くことができ高価なエッチング装置を使用する
ことなく分離できる。
ると、半導体ウェーハと補助基板とを貼り付ける方法と
して紫外線硬化型または熱発泡型の両面粘着テープを用
いることで貼付樹脂の形成工程や溶解処理工程を省くこ
とができる。溶解処理工程を省くことは同時に溶解用の
溶剤の廃液処理も不要とする。また、半導体ウェーハを
個々の半導体素子に分離する方法としてエッチング法で
なくダイシング法で行うため複雑なフォトリソグラフィ
工程を省くことができ高価なエッチング装置を使用する
ことなく分離できる。
【図１】 本発明の第１貼付工程を示す要部断面図
【図２】 本発明の裏面研削完了状態を示す要部断面図
【図３】 本発明の分離工程を示す要部断面
【図４】 本発明の第２貼付工程を示す要部断面図
【図５】 本発明の粘着力低下工程を示す要部断面図
【図６】 本発明の剥離工程を示す要部断面図
【図７】 従来の第１貼付工程を示す要部断面図図
【図８】 従来の裏面研削完了状態を示す要部断面図図
【図９】 従来のパターニング工程を示す要部断面図図
【図１０】 従来の分離工程を示す要部断面図
【図１１】 従来の分離完了状態を示す要部断面図
【図１２】 従来の剥離工程を示す要部断面図
１ａ 半導体ウェーハ（素子）の表面 １ｂ 半導体ウェーハ（素子）の裏面 ２ 補助基板 １１ 両面ＵＶテープ（第１の貼付材） １１ａ 第１の貼付材の基材フィルム １１ｂ 第１の貼付材の粘着層 １３ 半導体素子 １４ 片面ＵＶテープ（第２の貼付材） １４ａ 第２の貼付材の基材フィルム １４ｂ 第２の貼付材の粘着層
Claims (7)
- 【請求項１】内部に素子を形成した半導体ウェーハを準
備する工程と、 基材フィルムの両面に粘着層を形成した第１の貼付材の
一方の面に前記半導体ウェーハの表面を、他の面に補助
基板をそれぞれ貼り付ける第１貼付工程と、 第１の貼付材上で露呈した半導体ウェーハの裏面を研削
する裏面研削工程と、 裏面が研削された半導体ウェーハを個々の半導体素子に
分離する分離工程と、 基材フィルムの片面に粘着層を形成した第２の貼付材を
第１の貼付材上で整列配置された半導体素子の裏面に貼
り付ける第２貼付工程と、 前記第１の貼付材の粘着層の粘着力を低下させる工程
と、 前記第２の貼付材に整列状態で貼り付けられた半導体素
子を前記第１の貼付材から剥がす剥離工程とを有するこ
とを特徴とする半導体素子の製造方法。 - 【請求項２】第１の貼付材として、透明な基材フィルム
の両面に紫外線硬化型粘着剤からなる粘着層を形成した
両面ＵＶテープを用い、透光性の補助基板を通して両面
ＵＶテープの粘着層に紫外線を照射し硬化させ粘着力を
低下させることを特徴とする請求項１に記載の半導体素
子の製造方法。 - 【請求項３】第１の貼付材として、基材フィルムの両面
に熱発泡型粘着剤からなる粘着層を形成した両面熱発泡
テープを用い、補助基板を通して両面熱発泡テープの粘
着層を加熱して発泡させ粘着力を低下させることを特徴
とする請求項１に記載の半導体素子の製造方法。 - 【請求項４】分離工程は、半導体ウェーハを通して粘着
層より深く基材フィルムを切断し個々の半導体素子に分
離することを特徴とする請求項１に記載の半導体素子の
製造方法。 - 【請求項５】第２の貼付材として、基材フィルムの片面
に紫外線硬化型粘着剤からなる粘着層を形成した片面Ｕ
Ｖテープを用いることを特徴とする請求項１に記載の半
導体素子の製造方法。 - 【請求項６】第２の貼付材として、基材フィルムの片面
に熱発泡型粘着剤からなる粘着層を形成した片面熱発泡
テープを用いることを特徴とする請求項１に記載の半導
体素子の製造方法。 - 【請求項７】第１の貼付材と第２の貼付材の粘着層の粘
着力を低下させる手段が異なることを特徴とする請求項
５または請求項６に記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271458A JP2002083785A (ja) | 2000-09-07 | 2000-09-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271458A JP2002083785A (ja) | 2000-09-07 | 2000-09-07 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002083785A true JP2002083785A (ja) | 2002-03-22 |
Family
ID=18757742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271458A Pending JP2002083785A (ja) | 2000-09-07 | 2000-09-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002083785A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003085714A1 (ja) * | 2002-04-11 | 2005-08-18 | 積水化学工業株式会社 | 半導体チップの製造方法 |
| JP2005243947A (ja) * | 2004-02-26 | 2005-09-08 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2006024783A (ja) * | 2004-07-08 | 2006-01-26 | Nitto Denko Corp | ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2007088292A (ja) * | 2005-09-22 | 2007-04-05 | Fujifilm Corp | 板状部材の切断方法 |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
| JP2011142213A (ja) * | 2010-01-07 | 2011-07-21 | Tdk Corp | 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート |
| JP2011228337A (ja) * | 2010-04-15 | 2011-11-10 | Mitsubishi Electric Corp | ウエハ剥がし方法およびウエハ剥がし装置 |
| US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
| EP2680323A1 (en) * | 2012-06-28 | 2014-01-01 | Nitto Denko Corporation | Method for manufacturing a light-emitting diode (LED) |
| EP2680324A1 (en) * | 2012-06-28 | 2014-01-01 | Nitto Denko Corporation | Method of manufacturing a LED |
| JP2014132608A (ja) * | 2013-01-04 | 2014-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| WO2019172217A1 (ja) * | 2018-03-07 | 2019-09-12 | リンテック株式会社 | エキスパンド方法、半導体装置の製造方法、及び粘着シート |
-
2000
- 2000-09-07 JP JP2000271458A patent/JP2002083785A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003085714A1 (ja) * | 2002-04-11 | 2005-08-18 | 積水化学工業株式会社 | 半導体チップの製造方法 |
| JP4791693B2 (ja) * | 2002-04-11 | 2011-10-12 | 積水化学工業株式会社 | 半導体チップの製造方法 |
| US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
| JP2005243947A (ja) * | 2004-02-26 | 2005-09-08 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2006024783A (ja) * | 2004-07-08 | 2006-01-26 | Nitto Denko Corp | ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4614700B2 (ja) * | 2004-07-08 | 2011-01-19 | 日東電工株式会社 | ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2007088292A (ja) * | 2005-09-22 | 2007-04-05 | Fujifilm Corp | 板状部材の切断方法 |
| US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| JP2011142213A (ja) * | 2010-01-07 | 2011-07-21 | Tdk Corp | 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート |
| JP2011228337A (ja) * | 2010-04-15 | 2011-11-10 | Mitsubishi Electric Corp | ウエハ剥がし方法およびウエハ剥がし装置 |
| EP2680323A1 (en) * | 2012-06-28 | 2014-01-01 | Nitto Denko Corporation | Method for manufacturing a light-emitting diode (LED) |
| EP2680324A1 (en) * | 2012-06-28 | 2014-01-01 | Nitto Denko Corporation | Method of manufacturing a LED |
| JP2014132608A (ja) * | 2013-01-04 | 2014-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| WO2019172217A1 (ja) * | 2018-03-07 | 2019-09-12 | リンテック株式会社 | エキスパンド方法、半導体装置の製造方法、及び粘着シート |
| JPWO2019172217A1 (ja) * | 2018-03-07 | 2021-02-18 | リンテック株式会社 | エキスパンド方法、半導体装置の製造方法、及び粘着シート |
| JP7267990B2 (ja) | 2018-03-07 | 2023-05-02 | リンテック株式会社 | エキスパンド方法、半導体装置の製造方法、及び粘着シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002083785A (ja) | 半導体素子の製造方法 | |
| KR101495398B1 (ko) | 유연성 기판 조립체의 제조 방법 및 그것으로부터의 유연성 기판 조립체 | |
| KR100853410B1 (ko) | 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법 | |
| TWI616941B (zh) | 位於載板上之可卸式基體及用來提供其之方法及系統 | |
| JPH0917752A (ja) | 偏平な被切削物の切断方法及びその装置 | |
| JP4284911B2 (ja) | 素子の転写方法 | |
| TW200411755A (en) | Method of processing a semiconductor wafer | |
| JP2011233711A (ja) | 半導体装置の製造方法 | |
| JP2019514199A (ja) | ２枚の基板を接合する方法および装置 | |
| JP2003332523A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
| JP2002353347A (ja) | 半導体装置、及びその製造方法 | |
| TWI236058B (en) | Method of performing double side processes upon a wafer | |
| JP2005303158A (ja) | デバイスの形成方法 | |
| CN102163542A (zh) | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 | |
| JP4685256B2 (ja) | プラスチック液晶パネルの製造方法 | |
| JPH076982A (ja) | 薄層半導体基板の分割方法 | |
| JP2002367934A (ja) | 半導体素子の製造方法 | |
| JPH10233373A (ja) | チップ体の製造方法および該製造方法に用いられる粘着シート | |
| JPS6269635A (ja) | 半導体ウエ−ハの支持治具 | |
| JP2680104B2 (ja) | 半導体装置の製造方法 | |
| JP7478234B2 (ja) | 仮接着方法、デバイスウエハ加工方法、仮接着用積層体及びデバイスウエハ加工用積層体 | |
| JPH068145A (ja) | 薄板ガラスの加工法 | |
| US20240079259A1 (en) | Dual sided glass carriers for making package substrates | |
| JP2803805B2 (ja) | 半導体装置の製造方法 | |
| TWI712092B (zh) | 具有標記圖案之基板及其製作方法，及半導體封裝元件的製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |