JP2002076832A - 表面弾性波素子を含む高周波モジュール部品及びその製造方法 - Google Patents
表面弾性波素子を含む高周波モジュール部品及びその製造方法Info
- Publication number
- JP2002076832A JP2002076832A JP2000260206A JP2000260206A JP2002076832A JP 2002076832 A JP2002076832 A JP 2002076832A JP 2000260206 A JP2000260206 A JP 2000260206A JP 2000260206 A JP2000260206 A JP 2000260206A JP 2002076832 A JP2002076832 A JP 2002076832A
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- gold
- ceramic multilayer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
- H03H7/463—Duplexers
- H03H7/465—Duplexers having variable circuit topology, e.g. including switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Wire Bonding (AREA)
Abstract
として搭載するとともに、他のはんだ付け部品との混載
を可能とし、小型化、低背化、生産性の向上、コスト低
減を図る。 【解決手段】 セラミック多層基板40上に、表面弾性
波素子とその他の表面実装素子が搭載され、前記表面弾
性波素子がフリップチップ30であって前記セラミック
多層基板40の金皮膜を施した搭載電極43上に金−金
接合でフェースダウンボンディングされ、少なくとも前
記表面弾性波素子が前記セラミック多層基板40上に固
着された側壁60と該側壁の開口を覆う蓋61とで覆わ
れることによって気密封止される構成としている。
Description
板に実装されたフリップチップ実装型の表面弾性波素子
を含む高周波モジュール部品に係り、とくに使用時の信
頼性を高め、実装時の装着性の向上、さらに製品寸法の
低背化が可能であり、且つ生産性の向上を図ることがで
きる、表面弾性波素子を含む高周波モジュール部品及び
その製造方法に関する。
求が常にあり、使用される部品についても小型化、軽量
化が要求される。携帯電話に代表される、高周波機器に
おいてはこの傾向が著しく、使用する部品においても、
特にこの傾向が顕著に見られる。高周波機器において
は、部品の搭載においても、高密度化が顕著に進み、小
型、軽量化の要求に対応してきている。素子を搭載する
基板も、このような小型化に対応するために、導体層が
単層の基板に代わって複数層ある多層基板がおもに用い
られている。
電気的に絶縁体のセラミックで、また、導体層を銀等で
形成する。一般的な樹脂多層基板に対して、高周波での
損失が少ない、熱伝導がよい、寸法精度がよい、信頼性
に優れる等の特徴を併せ持つ。
導体をコイル形状にする、あるいは平行に対向させるこ
とで、それぞれ内部にインダクタンス、キャパシタンス
を形成することが可能で、低損失で寸法精度がよいこと
から、Qの高くまた、公差の小さい素子を内部に形成す
ることができる。
回路において、表面に様々な部品を搭載し、あわせて高
特性、小型化を併せ持つ集合素子、つまり、モジュール
として活かされている。
機能ごとにまとめるために、従来のディスクリート部品
を一つ一つ搭載して、回路を形成していく手法に比べ
て、機器の構造がシンプルになり、信頼性、特性に優れ
るものを提供できるようになる。また、従来のデスクリ
ート部品においては各部品ごとの特性を組み合わせて、
機能を果たしていくために、設計が複雑になっている
が、モジュール化することによってモジュールごとに特
性仕様が決まっているために、機器の設計を行う際に、
設計の構造化ができ、短期間化、省力化ができる。
Mデュアルバンド型携帯電話の高周波回路ブロック図を
示す。図中、ANTは電波の送受信用のアンテナ、DP
Xは複数周波分離フィルタとしてのダイプレクサ(2周
波切り換えフィルタ)、T/R SWは送受信切り替え
手段としての送受切り替えスイッチ、LPFは送信段高
調波抑圧フィルタとしてのローパスフィルタ、BPFは
受信段のバンドパスフィルタである。
ュール化はいくつかの機能で行われており、例えば送信
系回路内のパワーアンプ部、また、アンテナスイッチ部
で実際に多層基板上に素子を搭載することで進められて
いる。図10、図11にそれぞれの場合の構成を示す。
り、1は内部電極1a、外部電極1bを有する誘電体多
層基板であり、この上にパワーアンプの主要部分である
MMICやその周辺回路のチップ部品2が搭載され、M
MICは保護コーティング3で保護され、誘電体多層基
板上部全体はシールドケース4で覆われている。
トエンドモジュールの例であり、10はセラミック多層
基板であり、内部にインダクタ部11、キャパシタ部1
2が設けられ、外部電極13を有している。また、セラ
ミック多層基板10上にはスイッチ素子としてのダイオ
ードや抵抗等のチップ部品15が搭載され、さらにセラ
ミック多層基板上部全体を覆うようシールドケース16
が設けられている。但し、図11のフロントエンドモジ
ュールは表面弾性波素子(以下、SAW素子という)は
含んではいないか、含むとしてもパッケージ部品を搭載
していた。
モジュール等の単機能でモジュール化が実現されている
が、より広範の機能がモジュール化されれば、さらに、
モジュール化の利点が引き出されることになる。勿論S
AW素子を加えたモジュール化も重要となる。
部品を用いていた。勿論、パッケージ部品を搭載してモ
ジュール化を行うことも可能であるが、本発明で後述す
るように素子チップを直接基板に搭載する方が、小型、
低背形状が実現でき、さらに低コストが実現できると思
われる。
ャパシタンスが内蔵でき、そのために小型化ができるこ
とが特徴になるが、反面、そのために、低背化が困難に
なる。そのため、基板にさらにパッケージを搭載する一
般的なモジュールにおいては、今後進む低背化の需要に
十分にこたえられない。また、パッケージ品において
は、もともとのベアチップに比べて広い占有面積を必要
とする。使用部品の中で、SAW素子はもっとも高背の
ものの1つで、また、占有面積も広い。こうした状況で
は、SAWチップを何らかの形で、パッケージを用いず
に、直接、セラミック多層基板に搭載することが望まれ
いる。
Wチップを作成する工程とパッケージに搭載、密閉する
工程の各々があり、各々のコストが同程度かかってい
る。仮に、セラミック多層基板に直接搭載が可能なら
ば、パッケージに搭載、密閉する工程を経ることがない
ために、安価なものを作成することもできる。
においては、SAW素子をチップのまま直接、他の部品
をはんだ付け搭載するセラミック多層基板に搭載するこ
とが望ましい。
のを実現するためには、以下に記す課題がある。
必要がある。 (2) 表面弾性波に影響のない支持方法で、温度の変化
に対して耐性のある構造を実現しなければならない。 (3) はんだ付け工程とSAW素子搭載の工程を両立さ
せる必要がある。 (4) モジュールの表面が平らであり、しかも低背を実
現しなければならない。 (5) セラミック多層基板を複数まとめて処理すること
で生産性を向上させる必要がある。
る点について SAW素子は例えばタンタル酸リチウム基板上に、アル
ミニウムの梯子状電極をサブμmの精度で形成すること
によって作成される。この電極パターンは、共振周波
数、帯域幅、挿入損失、帯域外損失等重要な特性を得る
ために、精密に設計がなされている。例えば1μmの誤
差は、設計仕様を満たさないほどになる。
からの影響を非常に受けやすい。湿度による水分、粉塵
等の付着は特性に致命的な影響を与える。
う必要があり、本発明が対象とするモジュールのような
場合、小型、低背、そして、他の部品との同時搭載を両
立する工法を採用する必要がある。
する必要がある点について シリコンをベースにした集積回路のベアチップ搭載にお
いては、基板にチップを接着剤等を用いて強固に、ま
た、全面を接着し搭載することができる。しかしなが
ら、SAW素子の場合、表面に弾性波が存在することに
よって、共振特性を得るために、チップを接着剤等を用
いて全面で強固に基板に固着することができない。
開平10−79638号公報に示すように、フリップチ
ップ搭載と呼ばれる方法で、セラミック基板、又は樹脂
基板に固定されている。これを図12に示し、図中、2
0は基板、30はSAW素子としてのフリップチップで
ある。基板20には表面が金(Au)の電極21が形成
され、フリップチップ30はSAW用の梯子状電極を形
成した主面に金スタッドバンプ31を形成したものであ
る。そして、SAW用の梯子状電極を形成した主面を下
向きとしてフリップチップ30は金−金接合によりフリ
ップ搭載(フェースダウンボンディング)される。
いてはこの方法に習うことが有効と考えるが、他のはん
だ接合部品と混載しても問題の無い物としなければなら
ない。とくに、SAW素子単体の場合と異なり、他の部
品との複合モジュールを組む場合、セラミック多層基板
は厚いものとなる。この場合、接合部にかかる応力は通
常のパッケージ品に比べ大さなものとなる。
工程を両立させる必要がある点について はんだ付け工程は、一般的に、基板表面のランド部分に
はんだペーストを塗布し、次いで、素子を乗せ、リフロ
ー炉等の熱処理を行うことによって固着する。この場
合、はんだペースト中のフラックスが気化して、表面電
極との界面を活性化してはんだの濡れ性を確保する。
ちで搭載されているので、先に搭載された場合、気密性
を確保しない場合、フラックスの付着がおき、SAWの
特性に大きな影響を与えることになる。
接合で行うのが一般的であり、はんだ接合の場合、基板
上の金属の表面は錫、又は、はんだ皮膜であり、各々め
っきで形成するのが通常である。
はんだによる搭載部品を混載する方法は未だ確立してい
ない。
背を実現しなければならない点について 電子部品の搭
載においては、自動搭載機を使う方法が確立され、広く
用いられている。この装置においては部品のハンドリン
グは、真空吸着ノズルを用いるのが通常で、部品表面
は、少なくともノズル径よりも広い部分が平坦である必
要がある。従来方法によれば、複合モジュールの表面を
金属板で覆うことによっている。しかしながら、本発明
においては気密構造にさらに平坦化構造を追加するのは
低背化の方向に反する。
処理することで生産性を向上させる必要がある点につい
て 通常は工程を通して個別で処理する方法が考えられる。
しかしながら、一つ一つの処理となり、労力が多くかか
り、生産性が向上せず、ひいてはコストの高いものとな
りかねない。したがって、なんらかの方法で、複数個を
一括処理する方法の採用が望まれる。
を他の回路部品と共に搭載し、封止した先行例が開示さ
れている。この先行例においては、樹脂基板に、SAW
素子を表向きに固定し、ワイヤーボンドにより、電気的
接続を取っていて、本発明のように、セラミック多層基
板にSAW素子をフリップチップ搭載したものと明らか
に異なる。本発明においては、フリップチップ搭載を行
うことによって、さらに小型化ができる、またフリップ
チップという形態をとることによって基板との熱膨張率
の差による影響を小さくできる点が相違する。特開平6
−97315号公報においては、セラミック基板は熱膨
張率の差があって、そのために、問題があるとしている
が、本発明の場合には、そのような影響は極めて小さく
なる。特に、SAW素子の温度係数と、熱膨張率の差は
打ち消す方向にあり、樹脂基板の場合とセラミック基板
の場合のフリップチップ中心周波数の温度特性は図4に
示すようにむしろセラミック基板の方が良好になる。
見、他の受動部品との混載を開示しているように見える
が、本発明のように、はんだ搭載部品との混載は開示さ
れていない。特に封止にはんだを用いているが、この場
合、フラックスによる汚染を避けるために、瞬間加熱方
式を開示している。つまり、はんだ搭載部品との混載
は、極めて難しいことを示唆している。本発明によれ
ば、このようなことも、洗浄工程(クリーニング工程)
を経ることで、他のはんだ部品の混載が可能となり、よ
り、簡便で、多用な部品の混載が可能になる。
SAW素子をベアチップとして搭載するとともに、他の
はんだ付け部品との混載を可能とした表面弾性波素子を
含む高周波モジュール部品及びその製造方法を提供する
ことを目的とする。
チップとして搭載することにより小型化、低背化、生産
性の向上、コスト低減を図ることのできる表面弾性波素
子を含む高周波モジュール部品及びその製造方法を提供
することを目的とする。
の実施の形態において明らかにする。
に、本願請求項1の発明に係る表面弾性波素子を含む高
周波モジュール部品は、セラミック多層基板上に、表面
弾性波素子とその他の表面実装素子が搭載され、前記表
面弾性波素子がフリップチップであって前記セラミック
多層基板の金皮膜を施した電極上に金−金接合でフェー
スダウンボンディングされ、少なくとも前記表面弾性波
素子が前記セラミック多層基板上に固着された側壁と該
側壁の開口を覆う蓋とで覆われることによって気密封止
されることを特徴としている。
を含む高周波モジュール部品は、請求項1において、前
記その他の表面実装素子の少なくとも1つがはんだ付け
によって前記セラミック多層基板上に搭載されているこ
とを特徴としている。
を含む高周波モジュール部品は、請求項1又は2におい
て、前記表面弾性波素子が前記その他の表面実装素子か
ら前記側壁及び前記蓋によって隔離されていることを特
徴としている。
を含む高周波モジュール部品は、請求項1,2又は3に
おいて、前記側壁によって囲まれ、且つ前記蓋によって
覆われている部分の面積が前記セラミック多層基板の面
積の30%以上100%以下であることを特徴としてい
る。
を含む高周波モジュール部品は、請求項1,2,3又は
4において、前記セラミック多層基板の前記金皮膜を施
した電極の当該金皮膜が0.1μm以上5μm以下、表
面弾性波素子と前記金皮膜を施した電極との間隔が5μ
m以上50μm以下、前記金−金接合のための金バンプ
のボンディング後の直径が、50μm以上150μm以
下であることを特徴としている。
を含む高周波モジュール部品の製造方法は、セラミック
多層基板の導体表面の少なくとも部品接着部分に金めっ
きを施すめっき工程と、前記めっき工程の後で前記セラ
ミック多層基板上に表面弾性波素子以外の少なくとも1
つの表面実装素子をはんだ付けによって搭載するはんだ
付け工程と、前記はんだ付け工程後に前記セラミック多
層基板を洗浄する洗浄工程と、前記洗浄工程の後で、表
面弾性波素子のフリップチップを金−金接合によって前
記セラミック多層基板にフェースダウンボンディングす
る表面弾性波素子搭載工程と、前記セラミック多層基板
に側壁となる部材を接着する側壁形成工程と、前記表面
弾性波素子搭載工程及び側壁形成工程の後で、蓋となる
部材を接着して前記側壁となる部材及び蓋となる部材で
囲まれた空間を気密封止することを特徴としている。
を含む高周波モジュール部品の製造方法は、請求項6に
おいて、前記側壁形成工程が、前記セラミック多層基板
の複数個に前記側壁となる部材を共通に接着して行わ
れ、その後の工程の少なくとも一部を一括して行い、最
終的に前記側壁となる部材を個々のセラミック多層基板
毎に裁断することを特徴としている。
を含む高周波モジュール部品の製造方法は、請求項6又
は7において、前記洗浄工程はプラズマエッチングによ
って前記セラミック多層基板を洗浄することを特徴とし
ている。
子を含む高周波モジュール部品及びその製造方法の実施
の形態を図面に従って説明する。
て、表面弾性波素子を含む高周波モジュール部品の完成
状態を、図2はその製造工程を、図3はその回路図をそ
れぞれ示す。
順に説明する。図2(A)において、40はセラミック
多層基板であり、このセラミック多層基板には、例えば
アルミナガラス複合セラミックを絶縁層とし、内導体層
41を15層有するものを用いた。外形は約6mm×4mm
で厚みは0.8mmとした。セラミック多層基板40の表
面導体層42は、銀の焼結導体で形成した。
ック多層基板40の表面導体層42(銀の焼結導体)上
に下地めっき層として2〜3μm程度のニッケルをめっ
きした後、金をめっきすることで金皮膜を有する搭載電
極43を形成した。
ラミック多層基板40上において、前記金皮膜を形成後
の搭載電極43のはんだ接合部に、はんだペーストを塗
布し、図3の回路中のインダクタンス、キャパシタン
ス、抵抗、ダイオード等を構成するそれぞれのはんだ部
品50(はんだ付けで装着する表面実装素子)を搭載し
た。その後、リフロー炉に通して、はんだの固着を行っ
た。これにより、金皮膜を施した表面導体層42、つま
り搭載電極43にはんだを介して各部品50が固着され
ることになる。
部品50の搭載後のセラミック多層基板40にアルカリ
薬液洗浄又はプラズマ洗浄(プラズマエッチング)を施
した。
るフリップ実装工程において、SAW素子は、パッケー
ジ品ではなくフリップチップ実装型SAW素子、つまり
ベアチップである図12のようなフリップチップ30を
用いる。フリップチップ30は、パッケージ品と同様の
プロセスを経て、SAW用の梯子状電極を形成した主面
に金スタッドバンプ31を形成したものである(つま
り、パッケージ品における後半のパッケージに搭載、密
閉する工程を省略して得られる)。そして、セラミック
多層基板40上の搭載電極43に対して、SAW用の梯
子状電極を形成した主面を下向きとしてフリップチップ
30は金−金接合によりフリップ搭載(フェースダウン
ボンディング)される。
させることによって、金スタッドバンプ31の直径を変
え、適切な直径範囲とすることができ、また、金線の長
さを変えることで金スタッドバンプ31の長さを変え、
基板40上の搭載電極43とフリップチップ30間のギ
ャップ間隔を適正範囲に設定可能である。前記フリップ
チップ30のフェースダウンボンディングは、セラミッ
ク多層基板40にフリップチップ30を伏せた形で、所
定の位置におき、フリップチップ30側から9Wの超音
波を0.6秒間、同時に300gの荷重をかけながら印
加して、金スタッドバンプ31と基板側搭載電極43の
金表面との接合を超音波ボンディングで行った。
浄、プラズマ洗浄と変えた場合のSAW素子としてのフ
リップチップ30の横押し強度は表1の説明のところで
後述する。また、搭載電極43の金めっき厚みとフリッ
プチップ30及びはんだ部品50の横押し強度との関係
は表2の説明のところで後述する。また、フリップチッ
プ30実装後(超音波ボンディング後)の金バンプの直
径とフリップチップ30の横押し強度及び熱衝撃試験結
果に与える影響は表3の説明のところで後述する。さら
に、基板40上の搭載電極43とフリップチップ30間
のギャップ間隔がフリップチップ30の横押し強度、及
び熱衝撃試験結果に与える影響を表4の説明のところで
後述する。なお、表1乃至表4の測定に際しては電子顕
微鏡で断面を観察して、実装時の金バンプの径、及び界
面の観察を行った。
0の搭載後、図2(F)のように、樹脂側壁60とな
る、SAW素子としてのフリップチップ30やはんだ部
品50を収納する部分をくりぬいた方形枠状エポキシ樹
脂板をセラミック多層基板40上に接着し、さらに同図
(G)のように蓋61となるエポキシ樹脂板を接着剤で
接着し、さらに強固に接着させるために、真空中で5時
間接着を行った。
り、図1に示す内導体層41を持つセラミック多層基板
40上に、SAW素子としてのフリップチップ30とそ
の他の表面実装素子としてのはんだ部品50とが搭載さ
れ、はんだ部品50がはんだ付けでセラミック多層基板
40上に搭載されるとともに、金バンプ31を持つフリ
ップチップ30がセラミック多層基板40の金皮膜を施
した搭載電極43上に金−金接合(金ボールボンド法)
でフェースダウンボンディングされ、さらにフリップチ
ップ30及びその他のはんだ部品50がセラミック多層
基板40上に固着された樹脂側壁60と該側壁の開口を
覆う樹脂蓋61とで覆われることによって気密封止され
た高周波モジュール部品が得られる。この高周波モジュ
ール部品は外形は、縦横約6mm×4mmで、高さは1.5
mmである。
分は、モジュールとしてすでに製品化しており、その大
きさは同様に約6mm×4mmの大きさとなっている。今回
同様の大きさのものに、SAW素子を2個搭載でき、そ
のことでも小型化が可能であることが十分わかる。ま
た、本実施の形態に係るモジュールの高さは1.5mmで
あり、図8のように従来製品(セラミック多層基板40
上にはんだ部品50を装着したモジュール)に単にSA
Wパッケージ品70を搭載する場合は、高さが約2mmと
なり、図8と対比した場合も、低背化が十分に行えるこ
とがわかる。なお、図1と同一又は相当部分に同一符号
を付した。
板にSAW素子のフリップチップを搭載した場合(点
線)と、樹脂基板に同様にフリップチップを搭載した場
合(実線)の温度特性を示す。セラミック多層基板の方
が温度変化に伴う周波数変化が小さいことが判る。
又はプラズマ洗浄と洗浄工程を変えた試料をそれぞれ作
製した場合の横押し強度を示す。但し、フリップチップ
30実装後の金バンプの直径100μm、基板40上の
搭載電極43とフリップチップ30間のギャップ間隔2
0μm、基板側搭載電極43の金めっき皮膜0.5μm
とした。
は、著しく固着強度が弱いことがわかる。この試料を埋
め込み樹脂に入れて固定し、研磨して断面を電子顕微鏡
で観察すると、界面にフラックスとみられる異物が付着
していた。この異物が、横押し強度の低下となってあら
われたと考察される。次に、薬液洗浄はアルカリ系の洗
浄液でおこなったが、この場合は実用上、特に問題のな
い水準となっている。アルゴンプラズマ中でスパッタす
ることによってプラズマ洗浄を行った結果を合わせて示
す。出力450Wを一定とし、時間をパラメータとした
が、1分ではまた強度が十分ではなく、また10分以上
になると再び強度が取れなくなった。1分未満では表面
が活性化されず、10分を超えると搭載電極43の金の
表面層に損傷が入っていることがわかった。好ましい範
囲は2分以上8分以下であった。
の金めっき厚さを0.05μmから7.0μmの範囲で
変えた試料をそれぞれ作製した場合の横押し強度を、フ
リップチップ30とはんだ部品50としての1005チ
ップインダクタ(1×0.5×0.5mm)について測定
した結果を示す。但し、フリップチップ30実装後の金
バンプの直径100μm、基板40上の搭載電極43と
フリップチップ30間のギャップ間隔20μm、搭載電
極43と1005チップインダクタ間のギャップ間隔2
0μm、プラズマ洗浄5分とした。
が0.1μmに満たない場合、金−金接合の場合におい
ても、また、金−はんだ接合の場合においても強度が著
しく低いことがわかった。また、金めっき層の厚みが5
μmをこえると金−金接合では特に問題がなかったが、
はんだ接合においては、横押し強度が著しく低くなっ
た。このとき、めっき層と下地の銀との間で剥離が生じ
ていた。これは、はんだを固着する際に応力が界面に集
中するためと解釈される。従って、金皮膜としての金め
っき厚みは0.1μm以上5μm以下が好ましく、より
好ましい範囲は0.3μmから3μmの範囲である。
チップ30を基板40上にフェースダウンボンディング
したときの金バンプ径を30μm乃至200μmの範囲
で変化させた試料をそれぞれ作製して、その金バンプの
径が、フリップチップ30の横押し強度及び熱衝撃試験
結果に与える影響を測定したものである。
ったものであり、試験条件は低温側で−40℃、高温側
で85℃、各々30分間保持を100サイクル実施し
た。評価はSAW素子の挿入損失の測定を行い、初期に
2dB程度であったものが、5dB以上となったものを
不合格とし、試料100個中の不合格数で判断した。ま
た、他の測定条件は、基板側搭載電極43の金めっき皮
膜0.5μm、基板40上の搭載電極43とフリップチ
ップ30間のギャップ間隔20μm、プラズマ洗浄5分
とした。
下回ると、強度が著しく低下し、また、熱衝撃後の不良
率が多くなる。150μmを超えた場合は、横押し強度
は十分高いが、熱衝撃試験で不良率が増大した。この場
合、SAW素子の電極側に剥離が頻発することがわかっ
た。これは、金バンプ径が著しく太くなった場合には熱
衝撃の応力が、SAW素子側に集中することが示唆され
る。従って、実装時の金バンプは50μm以上150μ
m以下であることが好ましく、より好ましい範囲は70
μmから120μmの範囲である。
フリップチップ30間のギャップ間隔を3μmから70
μmの範囲で変化させた試料をそれぞれ作製して、ギャ
ップ間隔がフリップチップ30の横押し強度、及び熱衝
撃試験結果に与える影響を測定したものである。但し、
基板側搭載電極43の金めっき皮膜0.5μm、金バン
プ径100μm、プラズマ洗浄5分、−40℃〜85℃
熱衝撃試験100サイクルとした。
あるが熱衝撃試験で不合格が頻発する。また、50μm
を超えると熱衝撃試験では問題がないが、横押し強度が
著しく低下する。従って、ギャップ間隔は5μm以上5
0μm以下が好ましく、より好ましい範囲は10μmか
ら30μmである。
の効果を得ることができる。
接搭載するSAW素子としてのフリップチップ30を含
む高周波電子回路部品において、樹脂側壁60と樹脂蓋
61を用いることによって、SAW素子の気密性を得る
と共に、製造時のはんだ部品50の影響を除き、生産性
の向上を可能とし、且つ使用時の信頼性を高め、実装時
の装着性の向上を、さらに製品寸法の低背化を行うこと
ができる。
部及び上部が樹脂側壁60と樹脂蓋61によって覆われ
ることによって気密封止された高周波モジュール部品の
構造にすることによって、[発明が解決しようとする課
題]で述べた(1)SAW素子の気密封止の課題は解決で
きる。
30をセラミック多層基板40の金皮膜を施した電極上
に金−金接合でフェースダウンボンディング(フリップ
チップ搭載)することで、[発明が解決しようとする課
題]で述べた(2)SAWに影響の無い支持方法で温度変
化に耐性を持たせる旨の課題を解決できる。とくに、金
−金接合によってフリップチップ搭載することに加え
て、セラミック多層基板上の金めっきの厚みと金バンプ
の径等を適正にすることによって、さらに好ましくな
る。具体的には、セラミック多層基板40上に形成され
た搭載電極43の金めっき皮膜が0.1μm以上5μm
以下、SAW素子としてのフリップチップ30と搭載電
極43との間隔が5μm以上50μm以下、前記金−金
接合のための金バンプのボンディング時の直径が、50
μm以上150μm以下となるように設定する。
ラミック多層基板40の表面導体層42の少なくとも部
品接着部分に金めっきを施して搭載電極43とし、少な
くともひとつのSAW素子以外の部品をはんだ付けによ
って搭載し、その後、洗浄を行い、その後SAW素子と
してのフリップチップ30を金−金接合によってセラミ
ック多層基板40にフリップチップ搭載し、側壁60と
なる樹脂材、及び蓋61となる部材を接着剤によって接
着しているが、このようにすることによって、はんだ搭
載をするはんだ部品は、従来の搭載方式を踏襲できる。
金めっき表面ははんだ濡れ性に富み、十分に固着する。
この製法により、[発明が解決しようとする課題]で述
べた(3)はんだ付け工程とSAW素子搭載の工程の両立
という課題を解決できる。但し、はんだ搭載後の基板表
面はフラックスの飛散、また、はんだかす等によって汚
れていて、SAW素子搭載部分の金表面もそのままでは
搭載が困難な状態になる。本実施の形態においては、洗
浄を行って、金表面を活性化することによって、搭載に
支障がないようにしている。一般的な薬液洗浄でも、S
AW素子搭載に支障がない程度にまで活性化できるが、
プラズマエッチングによって、洗浄をするとさらに好ま
しい。その場合、他の搭載部品にダメージが及ばない条
件とすることが必要となる。また、側壁60や蓋61の
樹脂の接着においては、真空中で接着することによっ
て、SAW周辺の汚れ、付着物をさらに除去することが
できる。
述べた(4)モジュールの上面が平らで低背を実現しなけ
ればならない旨の課題は先に記したような構造及び製法
とすることで必然的に達成される。実際の部品搭載にお
いては、さまざまな搭載機に対して対応することが望ま
しい。勿論すべての部分が平坦であれば問題がないが、
おおむねモジュールの上面の30%以上の部分が平坦で
あればよい。なお好ましくは50%以上である。
て、セラミック多層基板を複数個まとめて処理する製法
を示す。この場合、図5(P)のように各セラミック多
層基板40上にはんだ部品50を装着し、基板を洗浄す
るまでの工程は図2(A)乃至(D)と同様である。そ
の後、図6のように樹脂側壁60となる部分を複数一体
化(好ましくは10個以上一体化)した格子状の樹脂部
材63を用い、図5(Q)のように前記格子状樹脂部材
63に複数(好ましくは10個以上)のセラミック多層
基板40を接着する。以後、図5(R)のように複数の
セラミック多層基板40に対してSAW素子としてフリ
ップチップ30をフェースダウンボンディングし、図5
(S)のように蓋61を複数一体化した樹脂板64を接
着する工程を一括して行い、最後に図5(T)のように
樹脂部材63及び樹脂板64を裁断して1個のセラミッ
ク多層基板40を有するように個品に分割する。なお、
図5中、図2と同一又は相当部分に同一符号を付した。
平坦な基板40の上にメタルマスクを当て、はんだペー
ストを印刷塗布し、次いで、部品50を配置しリフロー
炉を通してはんだ固着する。このため、はんだ工程以前
に、側壁となる樹脂部材63を接着すると、凹凸部がで
き、通常のはんだペースト塗布が困難になる。
施の形態の作用効果に加えて、少なくとも一部の工程に
おいてセラミック多層基板40を複数まとめて処理する
ことで、大幅に省力化して生産性を向上させ、コスト低
減を図ることができる。つまり、[発明が解決しようと
する課題]で述べた(5)セラミック多層基板を複数まと
めて処理することで生産性を向上させる旨の課題を解決
できる。
て、SAW素子が他の部品と隔離されている構造を示
す。この場合、側壁65を構成する樹脂部材66は単な
る方形枠ではなく、SAW素子としてのフリップチップ
30やはんだ部品50を個別に収納するようにくりぬい
た穴部を持つものであり、その樹脂部材66をセラミッ
ク多層基板40上に接着し、さらに蓋61となるエポキ
シ樹脂板を接着剤で接着している。その他の構成は前述
の第1の実施の形態と同様であり、同一又は相当部分に
同一符号を付して説明を省略する。
子としてのフリップチップ30と他の搭載部品としての
はんだ部品50との間にも樹脂側壁65を設けることが
でき、その場合、各々の部品相互の隔離を行うことがで
き、仮に使用時の他の搭載部品から汚染物質が発生して
も、SAW素子の特性を劣化させることはない。また、
この場合、樹脂の側壁65、蓋61からなる構造体を強
固なものとすることもでき、さらに望ましいものとな
る。その他の作用効果は第1の実施の形態と同様であ
る。
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
セラミック多層基板上に、表面弾性波素子とその他の表
面実装素子が搭載され、前記表面弾性波素子がフリップ
チップであって前記セラミック多層基板の金皮膜を施し
た電極上に金−金接合でフェースダウンボンディングさ
れ、少なくとも前記表面弾性波素子が前記セラミック多
層基板上に固着された側壁と該側壁の開口を覆う蓋とで
覆われることによって気密封止される構成としたので、
SAW素子の気密性を確保すると共に、製造時のはんだ
付け用の表面実装素子の影響を除き、生産性の向上を可
能とし、且つ使用時の信頼性を高め、実装時の装着性の
向上を、さらに製品寸法の低背化を行うことができる。
子を含む高周波モジュール部品を示す正断面図である。
ある。
び樹脂基板の特性図である。
明図である。
ある。
る。
ジュールの例を示す正断面図である。
ブロック図である。
である。
ジュールの例を示す正断面図である。
ンボンディング(フリップチップ搭載)の例を示す正面
図である。
Claims (8)
- 【請求項1】 セラミック多層基板上に、表面弾性波素
子とその他の表面実装素子が搭載され、前記表面弾性波
素子がフリップチップであって前記セラミック多層基板
の金皮膜を施した電極上に金−金接合でフェースダウン
ボンディングされ、少なくとも前記表面弾性波素子が前
記セラミック多層基板上に固着された側壁と該側壁の開
口を覆う蓋とで覆われることによって気密封止されるこ
とを特徴とする表面弾性波素子を含む高周波モジュール
部品。 - 【請求項2】 前記その他の表面実装素子の少なくとも
1つがはんだ付けによって前記セラミック多層基板上に
搭載されている請求項1記載の表面弾性波素子を含む高
周波モジュール部品。 - 【請求項3】 前記表面弾性波素子が前記その他の表面
実装素子から前記側壁及び前記蓋によって隔離されてい
る請求項1又は2記載の表面弾性波素子を含む高周波モ
ジュール部品。 - 【請求項4】 前記側壁によって囲まれ、且つ前記蓋に
よって覆われている部分の面積が前記セラミック多層基
板の面積の30%以上100%以下である請求項1,2
又は3記載の表面弾性波素子を含む高周波モジュール部
品。 - 【請求項5】 前記セラミック多層基板の前記金皮膜を
施した電極の当該金皮膜が0.1μm以上5μm以下、
表面弾性波素子と前記金皮膜を施した電極との間隔が5
μm以上50μm以下、前記金−金接合のための金バン
プのボンディング後の直径が、50μm以上150μm
以下である請求項1,2,3又は4記載の表面弾性波素
子を含む高周波モジュール部品。 - 【請求項6】 セラミック多層基板の導体表面の少なく
とも部品接着部分に金めっきを施すめっき工程と、 前記めっき工程の後で前記セラミック多層基板上に表面
弾性波素子以外の少なくとも1つの表面実装素子をはん
だ付けによって搭載するはんだ付け工程と、 前記はんだ付け工程後に前記セラミック多層基板を洗浄
する洗浄工程と、 前記洗浄工程の後で、表面弾性波素子のフリップチップ
を金−金接合によって前記セラミック多層基板にフェー
スダウンボンディングする表面弾性波素子搭載工程と、 前記セラミック多層基板に側壁となる部材を接着する側
壁形成工程と、 前記表面弾性波素子搭載工程及び側壁形成工程の後で、
蓋となる部材を接着して前記側壁となる部材及び蓋とな
る部材で囲まれた空間を気密封止することを特徴とする
表面弾性波素子を含む高周波モジュール部品の製造方
法。 - 【請求項7】 前記側壁形成工程が、前記セラミック多
層基板の複数個に前記側壁となる部材を共通に接着して
行われ、その後の工程の少なくとも一部を一括して行
い、最終的に前記側壁となる部材を個々のセラミック多
層基板毎に裁断する請求項6記載の表面弾性波素子を含
む高周波モジュール部品の製造方法。 - 【請求項8】 前記洗浄工程はプラズマエッチングによ
って前記セラミック多層基板を洗浄する請求項6又は7
記載の表面弾性波素子を含む高周波モジュール部品の製
造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260206A JP4049239B2 (ja) | 2000-08-30 | 2000-08-30 | 表面弾性波素子を含む高周波モジュール部品の製造方法 |
MYPI20014013A MY128586A (en) | 2000-08-30 | 2001-08-27 | Radio frequency module parts including surface acoustic wave elements and manufacturing method thereof |
DE60131712T DE60131712T2 (de) | 2000-08-30 | 2001-08-29 | Radiofrequenzmodul mit elastische Oberflächenwellenelemente enhaltenden Bauelementen und Verfahren zur Herstellung derselben |
US09/940,440 US6628178B2 (en) | 2000-08-30 | 2001-08-29 | Radio frequency module parts including surface acoustic wave elements and manufacturing method thereof |
EP01120578A EP1184979B1 (en) | 2000-08-30 | 2001-08-29 | Radio frequency module parts including surface elastic wave elements and manufacturing method thereof |
CNB011357436A CN1214458C (zh) | 2000-08-30 | 2001-08-30 | 包括表面弹性波元件的射频模块部件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260206A JP4049239B2 (ja) | 2000-08-30 | 2000-08-30 | 表面弾性波素子を含む高周波モジュール部品の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007279581A Division JP4582352B2 (ja) | 2007-10-26 | 2007-10-26 | 表面弾性波素子を含む高周波モジュール部品及びその集合体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076832A true JP2002076832A (ja) | 2002-03-15 |
JP4049239B2 JP4049239B2 (ja) | 2008-02-20 |
Family
ID=18748249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000260206A Expired - Fee Related JP4049239B2 (ja) | 2000-08-30 | 2000-08-30 | 表面弾性波素子を含む高周波モジュール部品の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6628178B2 (ja) |
EP (1) | EP1184979B1 (ja) |
JP (1) | JP4049239B2 (ja) |
CN (1) | CN1214458C (ja) |
DE (1) | DE60131712T2 (ja) |
MY (1) | MY128586A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7289008B2 (en) | 2003-10-08 | 2007-10-30 | Kyocera Corporation | High-frequency module and communication apparatus |
US8363422B2 (en) | 2008-08-13 | 2013-01-29 | Taiyo Yuden Co., Ltd. | Electronic component module and method for manufacturing the same |
JP2015115671A (ja) * | 2013-12-09 | 2015-06-22 | 太陽誘電株式会社 | モジュールおよびその製造方法 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4137356B2 (ja) * | 2000-09-07 | 2008-08-20 | Tdk株式会社 | 表面弾性波素子を含む高周波モジュール部品の製造方法 |
JP2002118486A (ja) * | 2000-10-06 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 高周波複合スイッチモジュール |
KR100757915B1 (ko) * | 2000-11-01 | 2007-09-11 | 히타치 긴조쿠 가부시키가이샤 | 고주파 스위치모듈 |
US6865376B2 (en) * | 2001-07-03 | 2005-03-08 | Kyocera Wireless Corp. | System and method for a GPS enabled antenna |
JP4020644B2 (ja) * | 2002-01-09 | 2007-12-12 | アルプス電気株式会社 | Sawフィルタモジュール |
JP2003303854A (ja) * | 2002-02-05 | 2003-10-24 | Toray Eng Co Ltd | チップ実装方法およびそれを用いた装置 |
FR2838577B1 (fr) * | 2002-04-12 | 2005-11-25 | Thales Sa | Module comprenant des composants a ondes acoustiques d'interface |
DE10228328A1 (de) * | 2002-06-25 | 2004-01-22 | Epcos Ag | Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren |
DE10256945A1 (de) * | 2002-12-05 | 2004-06-17 | Epcos Ag | Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung |
JP2004201285A (ja) * | 2002-12-06 | 2004-07-15 | Murata Mfg Co Ltd | 圧電部品の製造方法および圧電部品 |
JP2004194240A (ja) * | 2002-12-13 | 2004-07-08 | Murata Mfg Co Ltd | 3分波・合波器 |
JP3905041B2 (ja) * | 2003-01-07 | 2007-04-18 | 株式会社日立製作所 | 電子デバイスおよびその製造方法 |
JP3938147B2 (ja) * | 2003-04-08 | 2007-06-27 | 住友金属鉱山株式会社 | タンタル酸リチウム基板およびその製造方法 |
US6980067B2 (en) * | 2003-04-16 | 2005-12-27 | Kyocera Wireless Corp. | Triplexer systems and methods for use in wireless communications device |
US7376440B2 (en) * | 2003-04-16 | 2008-05-20 | Kyocera Wireless Corp. | N-plexer systems and methods for use in a wireless communications device |
JP2005136683A (ja) * | 2003-10-30 | 2005-05-26 | Tdk Corp | 電子部品 |
JP2005159157A (ja) * | 2003-11-27 | 2005-06-16 | Renesas Technology Corp | 半導体装置 |
US20050227417A1 (en) * | 2004-04-06 | 2005-10-13 | Honeywell International Inc. | Packaging assembly utilizing flip chip and conductive plastic traces |
CN1943031A (zh) * | 2004-04-16 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 集成电路、制造该集成电路的方法与组件以及具有该集成电路的移动电话 |
DE102004053319A1 (de) | 2004-11-04 | 2006-05-11 | Epcos Ag | Frequenzweiche |
TWI250629B (en) * | 2005-01-12 | 2006-03-01 | Ind Tech Res Inst | Electronic package and fabricating method thereof |
US8467827B2 (en) * | 2005-03-31 | 2013-06-18 | Black Sand Technologies, Inc. | Techniques for partitioning radios in wireless communication systems |
US20070051176A1 (en) * | 2005-09-08 | 2007-03-08 | Honeywell International Inc. | Passive hybrid lc/SAW/BAW wireless sensor |
KR101206030B1 (ko) * | 2006-01-25 | 2012-11-28 | 삼성전자주식회사 | 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법 |
JP4863746B2 (ja) * | 2006-03-27 | 2012-01-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
DE102007012644A1 (de) | 2007-03-16 | 2008-09-18 | Bayer Healthcare Ag | Stabilisierung von Vitamin B12 |
US8554136B2 (en) | 2008-12-23 | 2013-10-08 | Waveconnex, Inc. | Tightly-coupled near-field communication-link connector-replacement chips |
JP5556072B2 (ja) * | 2009-01-07 | 2014-07-23 | ソニー株式会社 | 半導体装置、その製造方法、ミリ波誘電体内伝送装置 |
CN102118140A (zh) * | 2010-01-04 | 2011-07-06 | 姚一滨 | 多元联排复合基板、频率器件组和频率器件及其制备方法 |
US20110168784A1 (en) * | 2010-01-14 | 2011-07-14 | Rfmarq, Inc. | Wireless Communication Device for Remote Authenticity Verification of Semiconductor Chips, Multi-Chip Modules and Derivative Products |
WO2012174350A1 (en) | 2011-06-15 | 2012-12-20 | Waveconnex, Inc. | Proximity sensing and distance measurement using ehf signals |
TWI562555B (en) | 2011-10-21 | 2016-12-11 | Keyssa Inc | Contactless signal splicing |
CN104641505B (zh) | 2012-08-10 | 2018-06-19 | 凯萨股份有限公司 | 用于ehf通信的电介质耦合*** |
CN106330269B (zh) | 2012-09-14 | 2019-01-01 | 凯萨股份有限公司 | 具有虚拟磁滞的无线连接 |
CN104937769B (zh) | 2012-12-17 | 2018-11-16 | 凯萨股份有限公司 | 模块化电子设备 |
JP5737304B2 (ja) * | 2013-01-18 | 2015-06-17 | 株式会社村田製作所 | フィルタ回路 |
US9426660B2 (en) | 2013-03-15 | 2016-08-23 | Keyssa, Inc. | EHF secure communication device |
KR101700789B1 (ko) | 2013-03-15 | 2017-01-31 | 키사, 아이엔씨. | 극고주파 통신 칩 |
US9093563B2 (en) * | 2013-07-11 | 2015-07-28 | International Business Machines Corporation | Electronic module assembly with patterned adhesive array |
WO2015130670A1 (en) * | 2014-02-25 | 2015-09-03 | Skyworks Solutions, Inc. | Systems, devices and methods related to improved radio-frequency modules |
US10944379B2 (en) * | 2016-12-14 | 2021-03-09 | Qualcomm Incorporated | Hybrid passive-on-glass (POG) acoustic filter |
US11424195B2 (en) * | 2018-04-02 | 2022-08-23 | Intel Corporation | Microelectronic assemblies having front end under embedded radio frequency die |
US11619128B2 (en) * | 2018-09-01 | 2023-04-04 | Baker Hughes Holdings Llc | Electronics assemblies for downhole use |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62173814A (ja) * | 1986-01-28 | 1987-07-30 | Alps Electric Co Ltd | 弾性表面波素子搭載ユニツト |
JPS62173813A (ja) * | 1986-01-28 | 1987-07-30 | Alps Electric Co Ltd | 弾性表面波素子 |
JPH04170811A (ja) * | 1990-11-05 | 1992-06-18 | Fujitsu Ltd | 弾性表面波デバイス |
JP3161831B2 (ja) | 1992-09-09 | 2001-04-25 | 株式会社日立製作所 | 回路素子モジュール |
US5459368A (en) * | 1993-08-06 | 1995-10-17 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device mounted module |
JP3194553B2 (ja) * | 1993-08-13 | 2001-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
JP3301262B2 (ja) * | 1995-03-28 | 2002-07-15 | 松下電器産業株式会社 | 弾性表面波装置 |
JPH08288787A (ja) * | 1995-04-10 | 1996-11-01 | Canon Inc | 弾性表面波素子装置、スペクトラム拡散通信装置およびこれを用いたシステム |
JPH09148373A (ja) | 1995-11-21 | 1997-06-06 | Murata Mfg Co Ltd | 無線通信モジュール |
EP0794616B1 (en) * | 1996-03-08 | 2003-01-29 | Matsushita Electric Industrial Co., Ltd. | An electronic part and a method of production thereof |
JPH1079638A (ja) | 1996-09-05 | 1998-03-24 | Oki Electric Ind Co Ltd | 表面弾性波フィルタ及びその製造方法 |
US5872493A (en) * | 1997-03-13 | 1999-02-16 | Nokia Mobile Phones, Ltd. | Bulk acoustic wave (BAW) filter having a top portion that includes a protective acoustic mirror |
JP3982876B2 (ja) * | 1997-06-30 | 2007-09-26 | 沖電気工業株式会社 | 弾性表面波装置 |
JP3579740B2 (ja) * | 1998-04-18 | 2004-10-20 | Tdk株式会社 | 電子部品の製造方法 |
JP3109477B2 (ja) * | 1998-05-26 | 2000-11-13 | 日本電気株式会社 | マルチチップモジュール |
JP3303791B2 (ja) * | 1998-09-02 | 2002-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
KR100418550B1 (ko) * | 1998-12-29 | 2004-02-11 | 가부시끼가이샤 도시바 | 탄성표면파 장치 |
-
2000
- 2000-08-30 JP JP2000260206A patent/JP4049239B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-27 MY MYPI20014013A patent/MY128586A/en unknown
- 2001-08-29 US US09/940,440 patent/US6628178B2/en not_active Expired - Lifetime
- 2001-08-29 EP EP01120578A patent/EP1184979B1/en not_active Expired - Lifetime
- 2001-08-29 DE DE60131712T patent/DE60131712T2/de not_active Expired - Lifetime
- 2001-08-30 CN CNB011357436A patent/CN1214458C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7289008B2 (en) | 2003-10-08 | 2007-10-30 | Kyocera Corporation | High-frequency module and communication apparatus |
US8363422B2 (en) | 2008-08-13 | 2013-01-29 | Taiyo Yuden Co., Ltd. | Electronic component module and method for manufacturing the same |
JP2015115671A (ja) * | 2013-12-09 | 2015-06-22 | 太陽誘電株式会社 | モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1184979B1 (en) | 2007-12-05 |
EP1184979A2 (en) | 2002-03-06 |
EP1184979A3 (en) | 2002-03-27 |
MY128586A (en) | 2007-02-28 |
CN1214458C (zh) | 2005-08-10 |
DE60131712T2 (de) | 2008-04-10 |
US6628178B2 (en) | 2003-09-30 |
JP4049239B2 (ja) | 2008-02-20 |
CN1340856A (zh) | 2002-03-20 |
DE60131712D1 (de) | 2008-01-17 |
US20020044030A1 (en) | 2002-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4049239B2 (ja) | 表面弾性波素子を含む高周波モジュール部品の製造方法 | |
JP4137356B2 (ja) | 表面弾性波素子を含む高周波モジュール部品の製造方法 | |
JP4172566B2 (ja) | セラミック多層基板の表面電極構造及び表面電極の製造方法 | |
JP5795203B2 (ja) | 空洞筐体用の金属被覆及び非磁性密閉空洞筐体 | |
US6759925B2 (en) | Radio-frequency hybrid switch module | |
WO2015098793A1 (ja) | 電子部品モジュール | |
US20050116352A1 (en) | Acoustic wave device and method of fabricating the same | |
JPH0799420A (ja) | 弾性表面波素子実装回路 | |
JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
JPH11127055A (ja) | 複合電子部品 | |
US20060194370A1 (en) | Radio frequency module and fabrication method thereof | |
JP5340756B2 (ja) | 電子部品、およびその製造方法 | |
JP4582352B2 (ja) | 表面弾性波素子を含む高周波モジュール部品及びその集合体 | |
US20130307636A1 (en) | Composite electronic component | |
JP2015115671A (ja) | モジュールおよびその製造方法 | |
JP2002261581A (ja) | 高周波モジュール部品 | |
JP4556637B2 (ja) | 機能素子体 | |
JP4737580B2 (ja) | 複合高周波部品及びそれを用いた無線送受信装置 | |
KR101349544B1 (ko) | 고주파 모듈 | |
JP2003124701A (ja) | 高周波モジュール部品 | |
JP4828980B2 (ja) | 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法 | |
JP2003008393A (ja) | 高周波モジュール部品 | |
JP2003051733A (ja) | 高周波モジュール部品 | |
JP2013251743A (ja) | 弾性表面波デバイスとその製造方法 | |
JP2004146878A (ja) | 弾性表面波フィルタ用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4049239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |