JP2002075836A - Method of manufacturing transfer mask and transfer mask obtained thereby - Google Patents
Method of manufacturing transfer mask and transfer mask obtained therebyInfo
- Publication number
- JP2002075836A JP2002075836A JP2000260584A JP2000260584A JP2002075836A JP 2002075836 A JP2002075836 A JP 2002075836A JP 2000260584 A JP2000260584 A JP 2000260584A JP 2000260584 A JP2000260584 A JP 2000260584A JP 2002075836 A JP2002075836 A JP 2002075836A
- Authority
- JP
- Japan
- Prior art keywords
- soi
- transfer mask
- oxide film
- active layer
- stress release
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、荷電粒子線を用い
た半導体素子製造用の縮小投影露光装置やセルプロジェ
クション装置に用いられる転写マスクの製造方法及びそ
れにより得られた転写マスクに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a transfer mask used in a reduction projection exposure apparatus or a cell projection apparatus for manufacturing a semiconductor device using a charged particle beam, and a transfer mask obtained by the method.
【０００２】[0002]
【従来の技術】近年、集積回路の高集積化に伴い、紫外
光領域の電磁波を露光に用いるフォトリソグラフィー技
術に変わって、荷電粒子線、例えば電子線やイオンビー
ムを利用する新しい露光方式が検討されている。ビーム
プローブ方式（一筆書き方式）を基本とする電子線露光
方式は、現状の光学的露光装置の解像限界をはるかに越
える微細な図形描画が可能であるが、光ステッパなどに
代表される一括露光方式よりもスループットが著しく低
いという問題がある。この欠点を根本から解決するため
に、電子線用マスクを利用して一括露光あるいは露光領
域を分割して分割領域を一括で露光する方式（分割転写
方式）が提案されている。2. Description of the Related Art In recent years, with the increasing integration of integrated circuits, a new exposure method using a charged particle beam, for example, an electron beam or an ion beam, has been studied instead of a photolithography technique using electromagnetic waves in the ultraviolet region for exposure. Have been. The electron beam exposure method based on the beam probe method (one-stroke writing method) enables fine pattern drawing far beyond the resolution limit of the current optical exposure equipment, but it is a collective method represented by an optical stepper etc. There is a problem that the throughput is significantly lower than the exposure method. In order to fundamentally solve this drawback, there has been proposed a system (division transfer system) in which batch exposure is performed using an electron beam mask or an exposure region is divided and a divided region is exposed collectively.
【０００３】ここで用いられるマスクとしては、例えば
厚さ２μｍ程度のメンブレン状のシリコンに、電子線が
透過するパターン領域として開口を設けてなるマスク
（ステンシル型マスク）が挙げられる。現在検討中の１
／４縮小投影露光装置では、一括で露光される領域はマ
スク上で１ｍｍ角程度である（ウエハ上２６０μｍ角程
度である）。一つの半導体チップ全体を処理するために
は１ｍｍ角程度のメンブレンを敷き詰めたマスクが必要
になる。The mask used here is, for example, a mask (stencil type mask) in which an opening is formed in a membrane-like silicon having a thickness of about 2 μm as a pattern region through which an electron beam passes. Currently under consideration 1
In the / 4 reduction projection exposure apparatus, the area to be collectively exposed is about 1 mm square on the mask (about 260 μm square on the wafer). In order to process one semiconductor chip as a whole, a mask having a membrane of about 1 mm square is required.
【０００４】このようなマスクを作製するための方法と
しては、例えばボロンを拡散したシリコンウエハを用い
る方法などがあり、特開平１０−２６１５８４号公報な
どに開示されている。このうち、ＳＯＩ（Silicon On I
nsulator）ウエハを用いてマスクブランクを作製する工
程では、図２に示すプロセスが用いられる。ＳＯＩウエ
ハは、図２に示すように、シリコンの支持ウエハ上にＳ
ｉＯ2膜を形成し、さらにその上にシリコン膜（ＳＯＩ
活性層）を形成することにより得られる。As a method for manufacturing such a mask, for example, there is a method using a silicon wafer in which boron is diffused, which is disclosed in Japanese Patent Application Laid-Open No. 10-261584. Of these, SOI (Silicon On I
In the step of manufacturing a mask blank using a wafer, the process shown in FIG. 2 is used. As shown in FIG. 2, the SOI wafer is formed on a silicon support wafer by S
An iO 2 film is formed, and a silicon film (SOI
(Active layer).
【０００５】図２を用いてマスク製造プロセスの概略に
ついて説明する。まず、図２（Ａ）に示すように、シリ
コンウエハ１上に絶縁層であるＳｉＯ2膜２を形成し、
その上にシリコン膜３を形成してＳＯＩ基板を作製す
る。そのＳＯＩ基板のシリコン膜３（ＳＯＩ活性層）上
に感光レジストを塗布し、乾燥することにより、レジス
ト膜４を形成し、そのレジスト膜４に対して光あるいは
電子線によって露光処理して現像し、転写すべき回路パ
ターンをレジスト膜４に形成する。The outline of the mask manufacturing process will be described with reference to FIG. First, as shown in FIG. 2A, an SiO 2 film 2 as an insulating layer is formed on a silicon wafer 1,
A silicon film 3 is formed thereon to produce an SOI substrate. A photosensitive resist is applied on the silicon film 3 (SOI active layer) of the SOI substrate and dried to form a resist film 4, and the resist film 4 is exposed to light or an electron beam and developed. Then, a circuit pattern to be transferred is formed on the resist film 4.
【０００６】次いで、図２（Ｂ）に示すように、レジス
ト膜４をマスクとして、シリコンエッチングプロセス
（例えばドライエッチングやウェットエッチング）によ
ってレジスト膜４が除去されているＳＯＩ活性層の部分
を除去する。このとき、ＳｉＯ 2膜２がエッチングスト
ッパ層となる。[0006] Next, as shown in FIG.
Silicon etching process using the resist film 4 as a mask
(For example, dry etching or wet etching)
Of the SOI active layer from which the resist film 4 has been removed
Is removed. At this time, SiO TwoFilm 2 is etched
It becomes the upper layer.
【０００７】次いで、図２（Ｃ）に示すように、シリコ
ンウエハ１のＳｉＯ2膜２が形成されている面と反対側
の面（ＳＯＩウエハ裏面）に所望のパターンのレジスト
膜５を形成し、このレジスト膜５をマスクとしてエッチ
ングプロセス（例えばドライエッチングあるいはウェッ
トエッチング）により露出されたシリコンウエハ１を部
分的に除去する。このようにして、ＳＯＩウエハ裏面に
開口部６を形成する。Next, as shown in FIG. 2C, a resist film 5 having a desired pattern is formed on the surface (back surface of the SOI wafer) of the silicon wafer 1 opposite to the surface on which the SiO 2 film 2 is formed. Using the resist film 5 as a mask, the exposed silicon wafer 1 is partially removed by an etching process (for example, dry etching or wet etching). Thus, the opening 6 is formed on the back surface of the SOI wafer.
【０００８】次いで、図２（Ｄ）に示すように、露出し
たＳｉＯ2膜２をエッチングにより除去して、ＥＢ転写
用ステンシルマスクを作製する。Next, as shown in FIG. 2D, the exposed SiO 2 film 2 is removed by etching to produce a stencil mask for EB transfer.
【０００９】[0009]
【発明が解決しようとする課題】通常、ＳＯＩウエハの
中間のＳｉＯ2膜は圧縮応力を有している。その圧縮応
力の大きさはその製造プロセスに依存している。図２に
示すプロセスにしたがってマスクを製作する場合、図２
の（Ｃ）に示す状態において、シリコンウエハ１が除去
されることによりＳｉＯ2膜の圧縮応力が解放されるた
めに、シリコン膜３に形成されたＥＢ転写パターンが変
形することが多い。特に、シリコン膜３の厚さが中間の
ＳｉＯ2膜２の厚さと同程度、もしくはそれより薄くな
ると、パターンの変形が著しくなる傾向がある。その結
果、ＳＯＩ活性層であるシリコン膜３のパターンに亀
裂、断裂などを生じ、パターン欠陥の原因となる。Normally, an intermediate SiO 2 film of an SOI wafer has a compressive stress. The magnitude of the compressive stress depends on the manufacturing process. When fabricating a mask according to the process shown in FIG.
(C), the EB transfer pattern formed on the silicon film 3 is often deformed because the compression stress of the SiO 2 film is released by removing the silicon wafer 1. In particular, when the thickness of the silicon film 3 is substantially equal to or smaller than the thickness of the intermediate SiO 2 film 2, the pattern tends to be significantly deformed. As a result, cracks, breaks, and the like occur in the pattern of the silicon film 3 as the SOI active layer, which causes pattern defects.
【００１０】本発明はかかる点に鑑みてなされたもので
あり、ＳＯＩウエハを用いた転写マスクの製造におい
て、パターン欠陥の発生を抑制することができる転写マ
スクの製造方法及びそれにより得られた転写マスクを提
供することを目的とする。[0010] The present invention has been made in view of the above points, and a method of manufacturing a transfer mask capable of suppressing the occurrence of pattern defects in the manufacture of a transfer mask using an SOI wafer, and a transfer obtained by the method. It is intended to provide a mask.
【００１１】[0011]
【課題を解決するための手段】本発明は、シリコンウエ
ハの一方の主面上にシリコン酸化膜を介してＳＯＩ活性
層を設けてなるＳＯＩ基板を用いて転写マスクを形成す
る転写マスクの製造方法であって、前記ＳＯＩ活性層に
対してパターニングを行う工程と、パターニングされた
ＳＯＩ活性層を含むＳＯＩ基板上に応力解放抑制層を形
成する工程と、前記シリコンウエハの他方の主面側から
前記シリコンウエハをパターニングして前記シリコン酸
化膜を部分的に露出させる工程と、前記シリコン酸化膜
上に前記応力解放抑制層が形成されている状態で、前記
シリコン酸化膜を除去した後に、前記応力解放抑制層を
除去する工程と、を具備することを特徴とする転写マス
クの製造方法を提供する。SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a transfer mask using an SOI substrate having an SOI active layer provided on one main surface of a silicon wafer via a silicon oxide film. A step of patterning the SOI active layer, a step of forming a stress release suppressing layer on an SOI substrate including the patterned SOI active layer, and the step of: Patterning a silicon wafer to partially expose the silicon oxide film; and removing the silicon oxide film in a state where the stress release suppression layer is formed on the silicon oxide film. Removing the suppression layer.
【００１２】この方法によれば、ＳＯＩウエハを用いた
転写マスクの製造において、パターン欠陥の発生を抑制
することができる転写マスクを得ることができる。According to this method, it is possible to obtain a transfer mask capable of suppressing the occurrence of pattern defects in the manufacture of a transfer mask using an SOI wafer.
【００１３】本発明の転写マスクの製造方法において
は、前記応力解放抑制層の材料として、８００ｍＰａ・
ｓ以上の粘性を有するレジスト材料を用いることが望ま
しい。これにより、より効率良くシリコン酸化膜の圧縮
応力の解放の抑制を行うことができる。In the method for manufacturing a transfer mask according to the present invention, the material of the stress release suppressing layer is 800 mPa ·
It is desirable to use a resist material having a viscosity of s or more. Thereby, release of the compressive stress of the silicon oxide film can be more efficiently suppressed.
【００１４】本発明の転写マスクの製造方法において
は、前記応力解放抑制層の厚さを、少なくともＳＯＩ活
性層の厚さよりも厚くすることが望ましい。これによ
り、より効率良くシリコン酸化膜の圧縮応力の解放の抑
制を行うことができる。In the method of manufacturing a transfer mask according to the present invention, it is preferable that the thickness of the stress release suppressing layer is larger than at least the thickness of the SOI active layer. Thereby, release of the compressive stress of the silicon oxide film can be more efficiently suppressed.
【００１５】本発明は、シリコンウエハの一方の主面上
にシリコン酸化膜を介してＳＯＩ活性層を設けてなるＳ
ＯＩ基板を用いてなる転写マスクであって、前記ＳＯＩ
活性層に対してパターニングを行う工程と、パターニン
グされたＳＯＩ活性層を含むＳＯＩ基板上に応力解放抑
制層を形成する工程と、前記シリコンウエハの他方の主
面側から前記シリコンウエハをパターニングして前記シ
リコン酸化膜を部分的に露出させる工程と、前記シリコ
ン酸化膜上に前記応力解放抑制層が形成されている状態
で、前記シリコン酸化膜を除去した後に、前記応力解放
抑制層を除去する工程と、により得られることを特徴と
する転写マスクを提供する。According to the present invention, there is provided a semiconductor device having an SOI active layer provided on one main surface of a silicon wafer via a silicon oxide film.
A transfer mask using an OI substrate, wherein the SOI
Patterning the active layer, forming a stress release suppressing layer on the SOI substrate including the patterned SOI active layer, and patterning the silicon wafer from the other main surface side of the silicon wafer. A step of partially exposing the silicon oxide film, and a step of removing the stress release suppressing layer after removing the silicon oxide film in a state where the stress release suppressing layer is formed on the silicon oxide film. And a transfer mask characterized by being obtained by:
【００１６】[0016]
【発明の実施の形態】本発明者は、ＳＯＩウエハを用い
たステンシルマスクの製造において、図２（Ｃ）におけ
るＳｉＯ2膜の圧縮応力が解放される際に、パターン変
形が生じることに着目し、マスク製造工程においてＳｉ
Ｏ2膜がフリーである状態（何も支持されていない状
態）を設けないようにして、ＳｉＯ2膜の圧縮応力の解
放を回避することにより、パターン変形を抑制できるこ
とを見出し本発明をするに至った。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present inventor has paid attention to the fact that in the manufacture of a stencil mask using an SOI wafer, pattern deformation occurs when the compressive stress of the SiO 2 film in FIG. 2C is released. In the mask manufacturing process, Si
The present invention has been found to be able to suppress the pattern deformation by avoiding the release of the compressive stress of the SiO 2 film by not providing the state where the O 2 film is free (the state where nothing is supported). Reached.
【００１７】すなわち、本発明の骨子は、シリコンウエ
ハの一方の主面上にシリコン酸化膜を介してＳＯＩ活性
層を設けてなるＳＯＩ基板を用いて転写マスクを形成す
る転写マスクの製造方法であって、ＳＯＩ活性層に対し
てパターニングを行い、パターニングされたＳＯＩ活性
層を含むＳＯＩ基板上に応力解放抑制層を形成し、シリ
コンウエハの他方の主面側からシリコンウエハをパター
ニングしてシリコン酸化膜を部分的に露出させ、シリコ
ン酸化膜上に応力解放抑制層が形成されている状態で、
シリコン酸化膜を除去した後に、応力解放抑制層を除去
することである。That is, the gist of the present invention is a method of manufacturing a transfer mask in which a transfer mask is formed using an SOI substrate having an SOI active layer provided on one main surface of a silicon wafer via a silicon oxide film. Patterning the SOI active layer, forming a stress release suppressing layer on the SOI substrate including the patterned SOI active layer, and patterning the silicon wafer from the other main surface side of the silicon wafer to form a silicon oxide film. In a state where the stress release suppressing layer is formed on the silicon oxide film,
After removing the silicon oxide film, the stress release suppressing layer is removed.
【００１８】これにより、シリコン酸化膜を除去する際
に、シリコン酸化膜上には応力解放抑制層が形成されて
いるので、パターン変形に起因する圧縮応力の解放が応
力解放抑制層により抑制される。したがって、パターン
変形の発生を抑制することができ、パターン欠陥のない
転写マスクを得ることができる。Thus, when the silicon oxide film is removed, since the stress release suppressing layer is formed on the silicon oxide film, the release of the compressive stress caused by the pattern deformation is suppressed by the stress release suppressing layer. . Therefore, occurrence of pattern deformation can be suppressed, and a transfer mask free from pattern defects can be obtained.
【００１９】上記製造方法において、応力解放抑制層の
材料としては、応力解放抑制効果を発揮させることがで
きれば特に限定されないが、十分な応力解放抑制効果を
発揮させることを考慮すると、シリコンと異なる材料で
あって、半導体製造に用いられる粘性（８００ｍＰa・
ｓ）以上のレジスト材料であることが望ましい。また、
応力解放抑制層の厚さは、十分な応力解放抑制効果を発
揮させることを考慮すると、少なくともＳＯＩ基板のＳ
ＯＩ活性層の膜厚よりも厚いことが望ましい。In the above-mentioned manufacturing method, the material of the stress release suppressing layer is not particularly limited as long as it can exert the stress release suppressing effect. And the viscosity (800 mPa ·
s) It is desirable to use the above resist material. Also,
Considering that a sufficient stress release suppressing effect is exhibited, the thickness of the stress release suppressing layer is at least the thickness of the SOI substrate.
It is desirable that the thickness be larger than the thickness of the OI active layer.
【００２０】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。図１は、本発明の一実
施の形態に係る転写マスクの製造方法を説明するための
断面図である。まず、まず、図１（Ａ）に示すように、
シリコンウエハ１１上に絶縁層であるＳｉＯ2膜１２を
形成し、その上にシリコン膜１３を形成してＳＯＩ基板
を作製した。そのＳＯＩ基板のシリコン膜１３に適当な
不純物をドーピングしてＳＯＩ活性層を形成した。Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a cross-sectional view illustrating a method for manufacturing a transfer mask according to one embodiment of the present invention. First, as shown in FIG.
An SiO 2 film 12 serving as an insulating layer was formed on a silicon wafer 11, and a silicon film 13 was formed thereon to manufacture an SOI substrate. The silicon film 13 of the SOI substrate was doped with an appropriate impurity to form an SOI active layer.
【００２１】このＳＯＩ基板のＳＯＩ活性層上に感光レ
ジストを塗布し、乾燥することにより、レジスト膜１４
を形成し、そのレジスト膜１４に対して光あるいは電子
線によって露光処理して現像し、転写すべき回路パター
ンをレジスト膜１４に形成した。ここで、シリコンウエ
ハ１１の厚さを約５００μｍとし、ＳＯＩ基板のＳＯＩ
活性層の厚さを２μｍとし、中間のＳｉＯ2膜１２の厚
さを約１μｍとした。このようにして、ＳＯＩ基板のＳ
ＯＩ活性層上に、露光転写すべき回路パターンを有する
レジスト膜１４を形成した。A photosensitive resist is applied on the SOI active layer of the SOI substrate and dried to form a resist film 14.
Then, the resist film 14 was exposed to light or an electron beam and developed to form a circuit pattern to be transferred on the resist film 14. Here, the thickness of the silicon wafer 11 is set to about 500 μm and the SOI substrate SOI
The thickness of the active layer was 2 μm, and the thickness of the intermediate SiO 2 film 12 was about 1 μm. In this way, S of the SOI substrate
A resist film 14 having a circuit pattern to be exposed and transferred was formed on the OI active layer.
【００２２】次いで、図１（Ｂ）に示すように、レジス
ト膜１４をマスクとして、シリコンエッチングプロセス
（例えばドライエッチングやウェットエッチング）によ
ってレジスト膜１４が除去されているＳＯＩ活性層の部
分を除去する。このとき、ドライエッチングは、ＳＦ6
ガスをエッチャントガスとして用い、ドライエッチング
装置としてＩＣＰ(Inductively Coupled Plasma)を用い
た。なお、ＳＦ6ガスによるドライエッチングレート
は、ＳｉＯ2で小さくＳｉで大きいので、ＳｉＯ2膜１２
がエッチングストッパ層として機能した。Next, as shown in FIG. 1B, using the resist film 14 as a mask, a portion of the SOI active layer from which the resist film 14 has been removed by a silicon etching process (eg, dry etching or wet etching) is removed. . At this time, dry etching is performed using SF 6
Gas was used as an etchant gas, and ICP (Inductively Coupled Plasma) was used as a dry etching apparatus. Since the dry etching rate by SF 6 gas is small in SiO 2 and large in Si, the SiO 2 film 12
Functioned as an etching stopper layer.
【００２３】次いで、図１（Ｃ）に示すように、上記ド
ライエッチングの後、レジスト膜１４が被覆されたまま
の状態にあるＳＯＩ基板のＳＯＩ活性層部分を粘性（８
００ｍＰａ・ｓ）以上のノボラック樹脂を主成分とする
ポジ型レジストで被覆した後、このＳＯＩ基板を約１１
０度の窒素雰囲気中で乾燥して、ＳＯＩ基板上に応力解
放抑制層であるレジスト膜１５を形成した。このとき、
レジスト膜１５の厚さは約２５μｍであった。Next, as shown in FIG. 1C, after the dry etching, the SOI active layer portion of the SOI substrate in which the resist film 14 is still covered is made viscous (8
After covering with a positive resist mainly composed of novolak resin of not less than 00 mPa · s), this SOI substrate
After drying in a nitrogen atmosphere at 0 degrees, a resist film 15 serving as a stress release suppressing layer was formed on the SOI substrate. At this time,
The thickness of the resist film 15 was about 25 μm.
【００２４】次いで、図１（Ｄ）に示すように、シリコ
ンウエハ１１のＳｉＯ2膜１２が形成されている面と反
対側の面（ＳＯＩウエハ裏面）に、粘性（８００ｍＰａ
・ｓ）ポジ型レジストを用いて所望のパターンのレジス
ト膜１６を形成した。このとき、レジスト膜１６の厚さ
は約２０μｍとした。Next, as shown in FIG. 1 (D), the surface of the silicon wafer 11 opposite to the surface on which the SiO 2 film 12 is formed (the back surface of the SOI wafer) has a viscosity (800 mPa).
S) A resist film 16 having a desired pattern was formed using a positive resist. At this time, the thickness of the resist film 16 was about 20 μm.
【００２５】その後、このレジスト膜１６をマスクとし
てＩＣＰドライエッチングプロセスにより露出されたシ
リコンウエハ１１を部分的に除去した。このとき、エッ
チャントガスとしては、ＳＦ6ガスとＣ4Ｈ8ガスの混合
ガスを用いた。このときも、ＳｉＯ2膜１２がエッチン
グストッパ層として機能した。ここで、ＳＯＩ活性層上
のＳｉＯ2膜１２のパターンは、応力解放抑制層である
レジスト膜１５によって固定されているため、応力の解
放が抑制され、パターンの変形やパターン部分の亀裂、
断裂などが抑制された。このようにして、ＳＯＩウエハ
裏面に１ｍｍ角の開口部１７を形成した。Thereafter, using the resist film 16 as a mask, the exposed silicon wafer 11 was partially removed by an ICP dry etching process. At this time, a mixed gas of SF 6 gas and C 4 H 8 gas was used as an etchant gas. Also at this time, the SiO 2 film 12 functioned as an etching stopper layer. Here, since the pattern of the SiO 2 film 12 on the SOI active layer is fixed by the resist film 15 which is a stress release suppressing layer, the release of stress is suppressed, and the deformation of the pattern, the cracking of the pattern portion,
Rupture was suppressed. Thus, a 1 mm square opening 17 was formed on the back surface of the SOI wafer.
【００２６】次いで、図１（Ｅ）に示すように、露出さ
れているＳｉＯ2膜１２を弗酸、弗化アンモニウム混合
水溶液を用いてウェットエッチングにより除去した。最
後に、ＳＯＩ基板の両面に残っているレジスト膜１４，
１６及び応力解放抑制層１５を熱濃硫酸・過酸化水素水
溶液を用いて除去し、さらに洗剤、有機溶媒などを用い
て洗浄した。このようにして、ＥＢ転写用ステンシルマ
スクを作製した。Next, as shown in FIG. 1E, the exposed SiO 2 film 12 was removed by wet etching using a mixed aqueous solution of hydrofluoric acid and ammonium fluoride. Finally, the resist film 14 remaining on both sides of the SOI substrate,
16 and the stress release suppressing layer 15 were removed using a hot concentrated sulfuric acid / hydrogen peroxide aqueous solution, and further washed using a detergent, an organic solvent and the like. Thus, a stencil mask for EB transfer was manufactured.
【００２７】このように、本実施の形態に係る方法によ
れば、ＳｉＯ2膜１２をパターニングする際に、ＳｉＯ2
膜１２上には応力解放抑制層１５が形成されているの
で、パターン変形に起因する圧縮応力の解放が応力解放
抑制層１５により抑制される。したがって、パターン変
形の発生を抑制することができ、パターン欠陥のないス
テンシルマスクを得ることができた。[0027] Thus, the method according to the present embodiment, when patterning the SiO 2 film 12, SiO 2
Since the stress release suppressing layer 15 is formed on the film 12, the release of the compressive stress caused by the pattern deformation is suppressed by the stress release suppressing layer 15. Therefore, the occurrence of pattern deformation can be suppressed, and a stencil mask free from pattern defects can be obtained.
【００２８】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、本実施
の形態において説明したガス種、各膜の材質や寸法など
については、本発明の効果の範囲を逸脱しない限り、適
宜変更して実施することが可能である。また、上記実施
の形態においては、転写マスクがステンシルマスクであ
る場合について説明しているが、応力の解放によるパタ
ーン欠陥が問題となる他の転写マスクにも適用すること
ができる。The present invention is not limited to the above embodiment, but can be implemented with various modifications. For example, the gas type, the material and dimensions of each film, and the like described in the present embodiment can be appropriately changed and implemented without departing from the scope of the effects of the present invention. In the above embodiment, the case where the transfer mask is a stencil mask is described. However, the present invention can be applied to other transfer masks in which a pattern defect due to release of stress causes a problem.
【００２９】[0029]
【発明の効果】本発明によれば、ＳＯＩ基板のＳＯＩ活
性層に対してパターニングを行い、パターニングされた
ＳＯＩ活性層を含むＳＯＩ基板上に応力解放抑制層を形
成し、シリコンウエハの他方の主面側からシリコンウエ
ハをパターニングしてシリコン酸化膜を部分的に露出さ
せ、シリコン酸化膜上に応力解放抑制層が形成されてい
る状態で、シリコン酸化膜を除去した後に、応力解放抑
制層を除去するので、パターン欠陥のない転写マスクを
作製することができる。According to the present invention, the SOI active layer of the SOI substrate is patterned, a stress release suppressing layer is formed on the SOI substrate including the patterned SOI active layer, and the other main surface of the silicon wafer is patterned. The silicon wafer is patterned from the surface side to partially expose the silicon oxide film. With the stress release suppressing layer formed on the silicon oxide film, the silicon oxide film is removed, and then the stress release suppressing layer is removed. Therefore, a transfer mask having no pattern defect can be manufactured.
【図１】（Ａ）〜（Ｅ）は、本発明の一実施の形態に係
る転写マスクの製造方法を説明するための断面図であ
る。FIGS. 1A to 1E are cross-sectional views illustrating a method for manufacturing a transfer mask according to an embodiment of the present invention.
【図２】（Ａ）〜（Ｄ）は、従来の転写マスクの製造方
法を説明するための断面図である。FIGS. 2A to 2D are cross-sectional views illustrating a conventional transfer mask manufacturing method.
１１…シリコンウエハ、１２…ＳｉＯ２膜、１３…シリ
コン膜（ＳＯＩ活性層）、１４，１６…レジスト膜、１
５…応力解放抑制層、１７…開口部。11 silicon wafer, 12 SiO2 film, 13 silicon film (SOI active layer), 14, 16 resist film, 1
5 ... Stress release suppressing layer, 17 ... Opening.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/302 Ｎ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/302 N
Claims (4)
ン酸化膜を介してＳＯＩ活性層を設けてなるＳＯＩ基板
を用いて転写マスクを形成する転写マスクの製造方法で
あって、 前記ＳＯＩ活性層に対してパターニングを行う工程と、 パターニングされたＳＯＩ活性層を含むＳＯＩ基板上に
応力解放抑制層を形成する工程と、 前記シリコンウエハの他方の主面側から前記シリコンウ
エハをパターニングして前記シリコン酸化膜を部分的に
露出させる工程と、 前記シリコン酸化膜上に前記応力解放抑制層が形成され
ている状態で、前記シリコン酸化膜を除去した後に、前
記応力解放抑制層を除去する工程と、を具備することを
特徴とする転写マスクの製造方法。1. A method of manufacturing a transfer mask, wherein a transfer mask is formed using an SOI substrate having an SOI active layer provided on one main surface of a silicon wafer via a silicon oxide film, wherein the SOI active layer Patterning the silicon wafer; forming a stress release suppressing layer on the SOI substrate including the patterned SOI active layer; and patterning the silicon wafer from the other main surface side of the silicon wafer to form the silicon. A step of partially exposing the oxide film; and a step of removing the stress release suppressing layer after removing the silicon oxide film in a state where the stress release suppressing layer is formed on the silicon oxide film. A method for manufacturing a transfer mask, comprising:
０ｍＰａ・ｓ以上の粘性を有するレジスト材料を用いる
ことを特徴とする請求項１記載の転写マスクの製造方
法。2. The material for the stress release suppressing layer is 80
The method according to claim 1, wherein a resist material having a viscosity of 0 mPa · s or more is used.
もＳＯＩ活性層の厚さよりも厚くすることを特徴とする
請求項１記載の転写マスクの製造方法。3. The method according to claim 1, wherein the thickness of the stress release suppressing layer is at least larger than the thickness of the SOI active layer.
ン酸化膜を介してＳＯＩ活性層を設けてなるＳＯＩ基板
を用いてなる転写マスクであって、 前記ＳＯＩ活性層に対してパターニングを行う工程と、 パターニングされたＳＯＩ活性層を含むＳＯＩ基板上に
応力解放抑制層を形成する工程と、 前記シリコンウエハの他方の主面側から前記シリコンウ
エハをパターニングして前記シリコン酸化膜を部分的に
露出させる工程と、 前記シリコン酸化膜上に前記応力解放抑制層が形成され
ている状態で、前記シリコン酸化膜を除去した後に、前
記応力解放抑制層を除去する工程と、により得られるこ
とを特徴とする転写マスク。4. A transfer mask using an SOI substrate having an SOI active layer provided on one main surface of a silicon wafer via a silicon oxide film, wherein the SOI active layer is patterned. Forming a stress release suppressing layer on an SOI substrate including a patterned SOI active layer; patterning the silicon wafer from the other main surface side of the silicon wafer to partially expose the silicon oxide film And removing the silicon oxide film in a state in which the stress release suppressing layer is formed on the silicon oxide film, and then removing the stress release suppressing layer. Transfer mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260584A JP2002075836A (en) | 2000-08-30 | 2000-08-30 | Method of manufacturing transfer mask and transfer mask obtained thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260584A JP2002075836A (en) | 2000-08-30 | 2000-08-30 | Method of manufacturing transfer mask and transfer mask obtained thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075836A true JP2002075836A (en) | 2002-03-15 |
Family
ID=18748571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000260584A Pending JP2002075836A (en) | 2000-08-30 | 2000-08-30 | Method of manufacturing transfer mask and transfer mask obtained thereby |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002075836A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004044967A1 (en) * | 2002-11-05 | 2004-05-27 | Hoya Corporation | Method for manufacturing transfer mask substrate, transfer mask substrate, and transfer mask |
| JP2009278039A (en) * | 2008-05-19 | 2009-11-26 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2015023092A (en) * | 2013-07-17 | 2015-02-02 | キヤノン株式会社 | Processing method of substrate |
-
2000
- 2000-08-30 JP JP2000260584A patent/JP2002075836A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004044967A1 (en) * | 2002-11-05 | 2004-05-27 | Hoya Corporation | Method for manufacturing transfer mask substrate, transfer mask substrate, and transfer mask |
| US7465523B2 (en) | 2002-11-05 | 2008-12-16 | Hoya Corporation | Method for manufacturing transfer mask substrate, transfer mask substrate, and transfer mask |
| JP2009278039A (en) * | 2008-05-19 | 2009-11-26 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2015023092A (en) * | 2013-07-17 | 2015-02-02 | キヤノン株式会社 | Processing method of substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334832B2 (en) | Membrane mask having a large area and method for producing the same | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| JP4220229B2 (en) | Mask blank for charged particle beam exposure and method for manufacturing mask for charged particle beam exposure | |
| JPH04251925A (en) | Manufacture of semiconductor device | |
| JP2002075836A (en) | Method of manufacturing transfer mask and transfer mask obtained thereby | |
| JP3717348B2 (en) | Stencil mask manufacturing method | |
| JP2000331905A (en) | Manufacture of transfer mask-blank for exposure of charged-particle beam | |
| US6849538B2 (en) | Semiconductor device and a fabrication method thereof | |
| JP4507775B2 (en) | Manufacturing method of stencil mask | |
| JP2001007013A (en) | Transfer mask blank and manufacture thereof | |
| JP2002299229A (en) | Electron beam exposing reticle blank manufacturing method and mask | |
| JP2003068615A (en) | Transfer mask blank, manufacturing method therefor, transfer mask, manufacturing method therefor and exposure method | |
| JPH0670954B2 (en) | Method for manufacturing semiconductor device | |
| JP3068098B1 (en) | Stencil mask and manufacturing method | |
| KR100257770B1 (en) | Method for forming fine conduction film of semiconductor device | |
| JPH05102184A (en) | Formation method of ldd sidewall by resist | |
| JPH10214773A (en) | Fabrication of semiconductor device | |
| JP2002368213A (en) | Manufacturing method for semiconductor device | |
| JPH05160105A (en) | Wet etching method | |
| KR100645842B1 (en) | Eliminating method of particle source generated during semiconductor manufacturing process | |
| JPS5896737A (en) | Manufacture of semiconductor device | |
| JP2004356363A (en) | Eb mask and method of manufacturing the same, and exposure method | |
| KR19990055762A (en) | Method of forming fine pattern of semiconductor device | |
| KR20050117967A (en) | Manufacturing method of semiconductor device | |
| JP2000077294A (en) | Reticle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040608 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |