KR19990055762A - Method of forming fine pattern of semiconductor device - Google Patents

Method of forming fine pattern of semiconductor device Download PDF

Info

Publication number
KR19990055762A
KR19990055762A KR1019970075717A KR19970075717A KR19990055762A KR 19990055762 A KR19990055762 A KR 19990055762A KR 1019970075717 A KR1019970075717 A KR 1019970075717A KR 19970075717 A KR19970075717 A KR 19970075717A KR 19990055762 A KR19990055762 A KR 19990055762A
Authority
KR
South Korea
Prior art keywords
semiconductor device
forming
fine pattern
pattern
photosensitive film
Prior art date
Application number
KR1019970075717A
Other languages
Korean (ko)
Inventor
박병준
김진웅
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075717A priority Critical patent/KR19990055762A/en
Publication of KR19990055762A publication Critical patent/KR19990055762A/en

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로서, 미세패턴을 형성하기 위하여 사용되는 실리레이션을 이용한 건식현상 공정에서 발생할 수 있는 결함(defect)을 장비나 웨이퍼에 무리를 주지 않는 공정을 추가하여 해결하고, 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.The present invention relates to a method for forming a fine pattern of a semiconductor device, by adding a process that does not impose a defect on equipment or wafers that may occur in a dry development process using a silicide used to form a fine pattern. It is a technique for solving the problem, thereby improving the characteristics and reliability of the semiconductor device.

Description

반도체소자의 미세패턴 형성방법Micro pattern formation method of semiconductor device

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로서, 특히 실리레이션 공정을 이용한 감광막 패턴을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine pattern of a semiconductor device, and more particularly, to a method of manufacturing a photosensitive film pattern using a silicide process.

일반적으로 반도체소자의 제조공정에 있어서, 소정 형상의 반도체소자 패턴을 형성하기 위해서는 식각마스크로서 감광막 패턴을 사용하고 있다. 그러나, 원하는 감광막 패턴을 얻기 위해서는 반도체기판 상에 감광막을 도포하고, 상기 도포된 감광막을 선택 노광한 후, 현상공정을 실시하여 피식각층 상에 감광막 패턴을 형성한다.Generally, in the manufacturing process of a semiconductor device, in order to form the semiconductor device pattern of a predetermined shape, the photosensitive film pattern is used as an etching mask. However, in order to obtain a desired photoresist pattern, a photoresist is coated on a semiconductor substrate, the exposed photoresist is selectively exposed, and then a developing process is performed to form a photoresist pattern on the etched layer.

종래의 일반적인 실리레이션 공정을 이용하여 감광막 패턴을 제조하는 방법에 있어서, 감광막은 감광성 물질과 노볼락수지로 이루어져 있다. 따라서, 노광 후 베이크하면 노광부에서는 알콜기가 형성된다. 베이크 후 실리레이션 에이전트를 사용하여 실리레이션을 시키는데, 이때 사용되는 실리레이션 에이전트는 헥사메틸디실라잔(hexamethyldisilazane) 또는 테트라 메틸디실라잔(tetramethyl disilazane) 등 주로 N-Si결합을 갖는 물질을 사용한다. 여기서, 상기 N-Si 결합은 약하기 때문에 공중합체 수지이 R-O-H 와 반응하여 R-O-Si 결합을 형성한다. 상기 공중합체 수지와 결합한 실리콘은 산소플라즈마를 이용한 드라이 현상(dry develop)에 의해 실리콘 산화막을 형성하게 되고, 이 부분의 하단부는 현상후 그대로 남아 패턴을 형성하게 된다.In a method of manufacturing a photoresist pattern using a conventional general silicide process, the photoresist is composed of a photosensitive material and a novolak resin. Therefore, when baking after exposure, an alcohol group is formed in an exposure part. After baking, the silicide is performed using a silicide agent. The silicide agent used here is mainly a substance having an N-Si bond such as hexamethyldisilazane or tetramethyl disilazane. . Here, since the N-Si bond is weak, the copolymer resin reacts with R-O-H to form an R-O-Si bond. The silicon combined with the copolymer resin forms a silicon oxide film by dry development using oxygen plasma, and the lower end of the portion remains as it is after development to form a pattern.

그러나, 상기와 같이 종래기술에 따른 반도체소자의 미세패턴 형성방법은, 건식현상공정 중에서 수직적인 패턴 형성을 위해서는 패턴 측벽의 손실(loss)을 방어할 필요가 있으므로 SO2가스를 사용하지만, 상기 측벽 보호용으로 사용되는 SO2가스는 식각후에도 웨이퍼의 표면에 잔존하여 공기중에서 응축현상이 발생되고, 그로 인하여 후속공정 진행시 어려움이 있기 때문에 반드시 제거해야 하지만 만족스럽게 제거되지 않는 문제점이 있다.However, as described above, the method for forming a fine pattern of a semiconductor device according to the related art uses SO 2 gas because it is necessary to protect the loss of the pattern sidewall in order to form a vertical pattern in a dry development process. The SO 2 gas used for protection remains on the surface of the wafer even after etching and condensation occurs in the air. Therefore, the SO 2 gas must be removed because of difficulty in the subsequent process, but it is not satisfactorily removed.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 감광막 패턴을 형성한 다음에 고온의 판에서 굽거나 산소플라즈마에 짧은 시간동안 노출시켜 상기 감광막 패턴형성시 상기 감광막 패턴 사이나 측벽에서 SO2에 의한 결함을 제거하여 후속공정을 용이하게 하고 그에 따른 소자의 수율 및 특성을 향상시킬 수 있는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.In order to solve the above problems of the prior art, the photosensitive film pattern may be formed and then baked on a hot plate or exposed to oxygen plasma for a short time to form SO 2 on the photosensitive film pattern or between sidewalls. It is an object of the present invention to provide a method for forming a micropattern of a semiconductor device, which can eliminate the defects, thereby facilitating subsequent processes and thereby improving the yield and characteristics of the device.

도 1 은 종래기술에 따른 반도체소자의 미세패턴 형성방법에 의해 형성된 감광막 패턴의 상태도.1 is a state diagram of a photosensitive film pattern formed by a method for forming a fine pattern of a semiconductor device according to the prior art.

도 2 는 본 발명에 따른 반도체소자의 미세패턴 형성방법에 의해 형성된 감광막 패턴의 단면도.2 is a cross-sectional view of a photosensitive film pattern formed by a method for forming a fine pattern of a semiconductor device according to the present invention.

도 3 은 본 발명이 제1실시예에 따른 반도체소자의 미세패턴 형성방법에 의해 형성된 감광막 패턴의 상태도.3 is a state diagram of a photosensitive film pattern formed by the method for forming a micropattern of a semiconductor device according to the first embodiment of the present invention;

도 4 는 본 발명의 제2실시예에 따른 반도체소자의 미세패턴 형성방법에 의해 형성된 감광막 패턴의 상태도.4 is a state diagram of a photosensitive film pattern formed by a method for forming a micropattern of a semiconductor device according to a second embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11 : 피식각층 13 : 감광막11: etching target layer 13: photosensitive film

15 : 실리콘이 함유된 감광막 17 : 실리콘 산화막15: photosensitive film containing silicon 17: silicon oxide film

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 미세패턴 형성방법은,Method for forming a fine pattern of a semiconductor device according to the present invention for achieving the above object,

피식각층 상부에 실리레이션 공정을 이용하여 감광막을 형성하는 공정과,Forming a photoresist film on the etched layer using a silicide process;

상기 감광막은 SO2가스를 사용하여 건식현상하는 공정과,The photosensitive film is a dry development process using SO 2 gas,

상기 건식현상 후 감광막 패턴에 발생한 결함을 제거하는 공정을 포함하는 것을 특징으로 한다.And removing the defects generated in the photoresist pattern after the dry phenomenon.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 미세패턴 형성방법에 관하여 살펴보면 다음과 같다.Hereinafter, a method of forming a fine pattern of a semiconductor device according to the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 4 는 본 발명에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이다.1 to 4 are cross-sectional views showing a method for forming a fine pattern of a semiconductor device according to the present invention.

먼저, 웨이퍼(도시안됨) 상부에 피식각층(11)을 형성하고, 상기 피식각층(11) 상부에 감광막(13)을 형성한다.First, an etched layer 11 is formed on a wafer (not shown), and a photoresist layer 13 is formed on the etched layer 11.

다음, 상기 감광막(13)을 노광마스크를 사용하여 노광시킨 후 베이크한다. 이때, 상기 감광막(13)의 노광부는 경화되고, 비노광부는 경화되지 않는다.Next, the photosensitive film 13 is exposed using an exposure mask and then baked. At this time, the exposed portion of the photosensitive film 13 is cured, and the non-exposed portion is not cured.

다음, 상기 감광막의 노광부는 실리레이션 에이젼트를 사용하여 실리레이션시켜 실리콘이 함유된 감광막(15)이 형성된다.Next, the exposed portion of the photosensitive film is silized using a silicide agent to form a photosensitive film 15 containing silicon.

다음, SO2가스를 사용한 건식현상(dry development)공정을 실시하면, 상기 실리콘이 함유된 감광막(15) 상부에 실리콘 산화막(17)이 형성되고, 상기 감광막(13)의 비노광부는 제거되어 감광막 패턴이 형성된다. (도 1참조)Next, when a dry development process using SO 2 gas is performed, a silicon oxide film 17 is formed on the photoresist 15 containing silicon, and the non-exposed part of the photoresist 13 is removed to form a photoresist. A pattern is formed. (See Fig. 1)

상기와 같은 방법으로 감광막 패턴을 형성한 다음, 대기중으로 노출되어 2 ∼ 3 시간이 경과되면 상기 감광막 패턴 사이나 측벽에 상기 SO2가스의 응축에 의한 결함이 발생한다. (도 2참조)After forming the photoresist pattern in the same manner as described above, when 2-3 hours have elapsed after exposure to the atmosphere, defects due to condensation of the SO 2 gas occur between the photoresist patterns or on sidewalls. (See Fig. 2)

따라서, 상기와 같은 결함을 제거하기 위한 첫번째 방법은, 상기 감광막 패턴이 형성되어 있는 웨이퍼를 200 ∼ 250 ℃의 뜨거운 판(hot plate)위에서 1 ∼ 3 분간 굽는 것이다. 그런후에 상기 감광막 패턴에 발생된 결함이 깨끗하게 제거된다. (도 3참조)Therefore, the first method for removing such defects is to bake the wafer on which the photosensitive film pattern is formed on a hot plate at 200 to 250 ° C. for 1 to 3 minutes. Thereafter, the defects generated in the photosensitive film pattern are removed cleanly. (See Fig. 3)

그리고, 상기와 같은 결함을 제거하기 위한 두번째 방법은, 상기 감광막 패턴이 형성되어 있는 웨이퍼를 산소 플라즈마에 5 ∼ 15 초간 노출시키는 것이다. 여기서, 상기 산소가스는 헬륨(He), 아르곤(Ar) 가스와 같은 비활성 기체(inert gas) 플라즈마로 대신할 수 있다. 상기 산소 플라즈마에 의한 효과를 증대하기 위하여 플라즈마 장비의 전극 온도(electrode temperature)를 50 ∼ 100℃로 유지하고, 상기 플라즈마 장비는 감광막의 손실을 최소화하면서 결함제거 효과가 우수한 비등방성 식각특성이 있는 건식식각장비를 사용한다. (도 4참조)The second method for removing such defects is to expose the wafer on which the photosensitive film pattern is formed to oxygen plasma for 5 to 15 seconds. Here, the oxygen gas may be replaced by an inert gas plasma such as helium (He) and argon (Ar) gas. In order to increase the effect of the oxygen plasma, the electrode temperature of the plasma equipment (electrode temperature) is maintained at 50 ~ 100 ℃, the plasma equipment is a dry type having anisotropic etching characteristics excellent in defect removal effect while minimizing the loss of the photosensitive film Use etching equipment. (See Fig. 4)

또한, 상기와 같은 결함을 제거하기 위한 세번째 방법은, 탈이온수(deionized water, 이하 DI 워터라함)로 상기 감광막 패턴에 발생되어 있는 결함을 씻어 내는 것이다.In addition, a third method for removing such defects is to wash away the defects generated in the photosensitive film pattern with deionized water (hereinafter referred to as DI water).

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 실리레이션 공정을 이용하여 감광막 패턴을 형성한 다음, SO2가스를 사용하여 건식식각공정을 실시할 때 발생하는 결함을 산소 플라즈마에 노출시켜 휘발시키거나, 뜨거운 판에서 구워 휘발시켜 제거함으로써 감광막 패턴의 버티칼(vertical) 프로파일을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 그에 따른 반도체소자의 특성 및 수율을 향상시키는 이점이 있다.As described above, in the method of forming a fine pattern of a semiconductor device according to the present invention, an oxygen plasma is used to form a photoresist pattern using a silicide process and then perform a dry etching process using SO 2 gas. By exposing to volatilization or baking on a hot plate, the volatilization is removed to improve the vertical profile of the photoresist pattern and thereby to improve the characteristics and yield of the semiconductor device.

Claims (7)

피식각층 상부에 실리레이션 공정을 이용하여 감광막을 형성하는 공정과,Forming a photoresist film on the etched layer using a silicide process; 상기 감광막은 SO2가스를 사용하여 건식현상하는 공정과,The photosensitive film is a dry development process using SO 2 gas, 상기 건식현상 후 감광막 패턴에 발생한 결함을 제거하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.The method of forming a fine pattern of a semiconductor device comprising the step of removing a defect in the photosensitive film pattern after the dry phenomenon. 제 1 항에 있어서,The method of claim 1, 상기 결함을 제거하는 공정은 200 ∼ 250 ℃의 뜨거운 판위에서 1 ∼ 3 분간 굽는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.The step of removing the defect is a method for forming a fine pattern of a semiconductor device, characterized in that baking for 1 to 3 minutes on a hot plate of 200 ~ 250 ℃. 제 1 항에 있어서,The method of claim 1, 상기 결함을 제거하는 공정은 산소 플라즈마에 5 ∼ 15 초간 노출시키는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.The method of removing the defect is a method of forming a fine pattern of a semiconductor device, characterized in that the exposure to oxygen plasma for 5 to 15 seconds. 제 3 항에 있어서,The method of claim 3, wherein 상기 산소 플라즈마는 헬륨(He), 아르곤(Ar) 가스와 같은 비활성 기체 플라즈마로 대신하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.The oxygen plasma is replaced with an inert gas plasma such as helium (He), argon (Ar) gas, the method of forming a fine pattern of a semiconductor device. 제 3 항에 있어서,The method of claim 3, wherein 상기 산소 플라즈마를 실시하는 플라즈마장비는 비등방성 식각특성을 갖는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.Plasma equipment for performing the oxygen plasma has an anisotropic etching characteristic characterized in that the semiconductor device pattern forming method. 제 5 항에 있어서,The method of claim 5, 상기 플라즈마장비의 전극온도는 50 ∼ 100℃인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.Electrode temperature of the plasma equipment is a method of forming a fine pattern of a semiconductor device, characterized in that 50 ~ 100 ℃. 제 1 항에 있어서,The method of claim 1, 상기 결함을 제거하는 공정은 DI 워터를 사용한 세정공정으로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.The method of removing the defect is a fine pattern forming method for a semiconductor device, characterized in that the cleaning step using DI water.
KR1019970075717A 1997-12-27 1997-12-27 Method of forming fine pattern of semiconductor device KR19990055762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075717A KR19990055762A (en) 1997-12-27 1997-12-27 Method of forming fine pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075717A KR19990055762A (en) 1997-12-27 1997-12-27 Method of forming fine pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR19990055762A true KR19990055762A (en) 1999-07-15

Family

ID=66172509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075717A KR19990055762A (en) 1997-12-27 1997-12-27 Method of forming fine pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR19990055762A (en)

Similar Documents

Publication Publication Date Title
US5922516A (en) Bi-layer silylation process
KR19990055762A (en) Method of forming fine pattern of semiconductor device
KR100327771B1 (en) Chemically treated photoresist for withstanding ion bombarded processing
KR0140730B1 (en) Method of forming contact in semiconductor device
KR100431992B1 (en) Method for forming bit line bottom plug of semiconductor device Using the reticle
JP2002075836A (en) Method of manufacturing transfer mask and transfer mask obtained thereby
KR100265340B1 (en) Method of fabricating semiconductor device
KR100583168B1 (en) Method of manufacturing a semiconductor device
JP2521904B2 (en) Method for manufacturing semiconductor device
KR100267771B1 (en) Method for manufacturing semiconductor material
JPH05259182A (en) Self-aligned contact window
JP2000347422A (en) Fine pattern forming method
KR0130386B1 (en) Patterning method of photoresist
KR100613097B1 (en) Method for manufacturing of the semiconductor device
KR100527375B1 (en) A developing method for eliminating defects in gate patterning process
KR100960483B1 (en) Method for Manufacturing of Semiconductor Device
JP2000260751A (en) Manufacture of semiconductor device
JPS5950053B2 (en) Photo engraving method
JP2570493B2 (en) Method for manufacturing semiconductor device
KR100370121B1 (en) Method for simplifying processes in semiconductor device
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
KR100281113B1 (en) Patterning method of semiconductor device
KR930000912B1 (en) Patterning method of poly-silicone
KR19980084124A (en) Micro pattern formation method of semiconductor device
JPH05142788A (en) Formation of resist pattern

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination