JP2002040996A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2002040996A JP2002040996A JP2000223784A JP2000223784A JP2002040996A JP 2002040996 A JP2002040996 A JP 2002040996A JP 2000223784 A JP2000223784 A JP 2000223784A JP 2000223784 A JP2000223784 A JP 2000223784A JP 2002040996 A JP2002040996 A JP 2002040996A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- crystal display
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディスプレイ装置
に係り、特にデジタルビデオ信号を直接入力して表示す
る液晶表示装置に関する。The present invention relates to a display device, and more particularly, to a liquid crystal display device for directly inputting and displaying a digital video signal.
【０００２】[0002]
【従来の技術】図４は従来の液晶表示装置の構成例を示
した回路図である。液晶表示装置は、複数の水平シフト
レジスタ４１、この水平シフトレジスタ４１の出力信号
によりオンオフされる複数の水平走査スイッチ（トラン
ジスタ）４２、複数の垂直シフトレジスタ４３、水平走
査スイッチ４２の出力線と垂直シフトレジスタ４３の出
力線の交点近傍に接続されたスイッチ（トランジスタ）
４４と、このスイッチ４４の出力側に一方の面を接続さ
れ、他方の面を接地したピクセル（液晶）４５を有して
いる。2. Description of the Related Art FIG. 4 is a circuit diagram showing a configuration example of a conventional liquid crystal display device. The liquid crystal display device includes a plurality of horizontal shift registers 41, a plurality of horizontal scanning switches (transistors) 42 turned on / off by output signals of the horizontal shift registers 41, a plurality of vertical shift registers 43, and output lines of the horizontal scanning switches 42 and the vertical lines. A switch (transistor) connected near the intersection of the output lines of the shift register 43
And a pixel (liquid crystal) 45 having one surface connected to the output side of the switch 44 and the other surface grounded.
【０００３】図５（ａ）に示すような水平シフトデータ
Ａが水平シフトレジスタ４１に入力されると、図５
（ｂ）に示すような水平シフトクロックＢにより、水平
シフトレジスタ４１に、順番に“１”が転送されて保持
される。これにより、“１”が保持された水平シフトレ
ジスタ４１から出力される図５（ｆ）に示すような水平
走査パルスＦが水平走査スイッチ４２に入力されてスイ
ッチ４２をオンにする。水平走査スイッチ４２がオンに
なると、この水平走査スイッチ４２の出力線に図５
（ｃ）に示すようなビデオ信号Ｃが図５（ｇ）に示すよ
うな水平信号Ｇとなって水平出力線に伝送される。When the horizontal shift data A as shown in FIG.
“1” s are sequentially transferred to and held in the horizontal shift register 41 by a horizontal shift clock B as shown in FIG. As a result, a horizontal scanning pulse F as shown in FIG. 5F output from the horizontal shift register 41 holding “1” is input to the horizontal scanning switch 42 to turn on the switch 42. When the horizontal scanning switch 42 is turned on, the output line of the horizontal scanning switch 42 is
A video signal C as shown in FIG. 5C becomes a horizontal signal G as shown in FIG. 5G and is transmitted to a horizontal output line.
【０００４】一方、図５（ｄ）に示すような垂直シフト
データＤが垂直シフトレジスタ４３に入力されると、図
５（ｅ）に示すような垂直シフトクロックＥにより垂直
シフトレジスタ４３に順番に“１”が保持される。これ
により、“１”が保持された垂直シフトレジスタ４３か
ら出力される図５（ｈ）に示すようなピクセル転送パル
スＨが垂直出力線を通してスイッチ４４のゲートに印加
され、このスイッチ４４をオンにする。スイッチ４４が
オンになると、水平出力線を通してビデオ信号（水平信
号Ｇ）が図５（ｉ）に示すようなピクセル電圧Ｉとして
スイッチ４４を通してピクセル（液晶）４５に印加され
る。これにより、ピクセル４５は印加されるピクセル電
圧Ｉに応じてその反射率を変化し、ビデオ信号Ａが映像
化されて写し出される。On the other hand, when the vertical shift data D as shown in FIG. 5D is inputted to the vertical shift register 43, the vertical shift register E sequentially stores the data in the vertical shift register 43 by the vertical shift clock E as shown in FIG. “1” is held. As a result, the pixel transfer pulse H output from the vertical shift register 43 holding "1" as shown in FIG. 5H is applied to the gate of the switch 44 through the vertical output line, and the switch 44 is turned on. I do. When the switch 44 is turned on, a video signal (horizontal signal G) is applied to the pixel (liquid crystal) 45 through the switch 44 as a pixel voltage I as shown in FIG. Thus, the reflectance of the pixel 45 changes in accordance with the applied pixel voltage I, and the video signal A is visualized and displayed.
【０００５】[0005]
【発明が解決しようとする課題】上記のような従来の液
晶表示装置では、アナログビデオ信号Ｃを入力する方式
が採られているが、画素数が多い液晶表示装置では、ビ
デオ信号の周波数が数十ＭＨｚと高くなり、安定したビ
デオ信号を液晶表示装置に供給することが難しくなっ
て、それを回避するために、入力ビデオ信号を分割して
走査することが行われている。In the above-mentioned conventional liquid crystal display device, a method of inputting an analog video signal C is adopted. However, in a liquid crystal display device having a large number of pixels, the frequency of the video signal is reduced. As the frequency becomes as high as ten MHz, it becomes difficult to supply a stable video signal to the liquid crystal display device. In order to avoid such a problem, the input video signal is divided and scanned.
【０００６】しかし、このビデオ信号を分割して走査す
ると、縦縞の固定パターン雑音が発生する恐れがあり、
画質を劣化させるという問題がある。又、上記のように
ビデオ信号を分割しても、周波数が数十ＭＨｚと高いの
で、入力部で反射が起きるため、大きなドライブ電力を
必要とするという問題があった。However, when this video signal is divided and scanned, there is a possibility that fixed pattern noise of vertical stripes is generated.
There is a problem that image quality is deteriorated. Further, even if the video signal is divided as described above, since the frequency is as high as several tens of MHz, reflection occurs at the input portion, and thus there is a problem that a large drive power is required.
【０００７】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、画素数の多い液
晶表示装置でも、雑音が無い高品質の画像を写し出すこ
とができ、且つドライブ電力を低減することができる液
晶表示装置を提供することである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to enable a high-quality image without noise to be displayed even in a liquid crystal display device having a large number of pixels. An object of the present invention is to provide a liquid crystal display device capable of reducing drive power.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、複数の水平出力線と複数
の垂直出力線の交点近傍に、トランジスタスイッチを介
してマトリックス上に配列された複数のピクセルを有
し、入力されるビデオ信号に対応したピクセル電圧を前
記ピクセルに印加することにより、画像を表示する液晶
表示装置において、デジタルビデオ信号を入力する入力
手段と、前記入力手段により入力されたデジタルビデオ
信号を前記ピクセル単位でアナログビデオ信号に変換す
るＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段により得られ
る前記ピクセル単位のアナログビデオ信号を所定位置の
ピクセルに所定のタイミングで印加する走査手段とを具
備することにある。In order to achieve the above object, a feature of the first aspect of the present invention is that a plurality of horizontal output lines and a plurality of vertical output lines are arranged on a matrix through a transistor switch near an intersection thereof. An input unit for inputting a digital video signal in a liquid crystal display device having a plurality of pixels arranged and applying a pixel voltage corresponding to an input video signal to the pixel to display an image; D / A conversion means for converting the digital video signal inputted by the means into an analog video signal on a pixel-by-pixel basis, and converting the analog video signal on a pixel basis obtained by the D / A conversion means into a predetermined pixel at a predetermined position. Scanning means for applying at a timing.
【０００９】請求項２の発明の前記Ｄ／Ａ変換手段は、
別途発生されるランプ信号波形を用いて前記デジタルビ
デオ信号を前記ピクセル単位でアナログビデオ信号に変
換することを特徴とする。According to a second aspect of the present invention, the D / A conversion means includes:
The digital video signal is converted into an analog video signal in pixel units using a separately generated ramp signal waveform.
【００１０】請求項３の発明の前記Ｄ／Ａ変換手段は、
水平方向のピクセル単位で前記入力されたデジタルビデ
オ信号を保持するラッチと、前記ラッチにより保持され
た値と別途発生されるビデオ信号用カウンタ値とを比較
して両値が一致すると一致信号を出力するコンパレータ
と、前記コンパレータの一致出力信号により前記ランプ
信号波形をサンプリングしてホールドするサンプルホー
ル回路から構成されることを特徴とする。According to a third aspect of the present invention, the D / A conversion means comprises:
A latch for holding the input digital video signal in units of pixels in the horizontal direction, and comparing the value held by the latch with a separately generated video signal counter value and outputting a match signal when the two values match. And a sample hall circuit that samples and holds the ramp signal waveform based on the coincidence output signal of the comparator.
【００１１】請求項４の発明の特徴は、前記ビデオ信号
用カウンタ値として、Ｇｒａｙコードを用いることにあ
る。A fourth feature of the present invention is that a Gray code is used as the video signal counter value.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の液晶表示装置の
一実施形態に係る構成を示したブロック図である。液晶
表示装置は、デジタルビデオ信号Ａに対応する画像を表
示する液晶表示部１、アナログビデオ信号をデジタルビ
デオ信号に変換するＡ／Ｄ変換器２、入力されるデジタ
ルビデオ信号１００を表示フォーマット形式に変換する
ビデオ信号処理部３、ビデオ信号Ａを表示するための各
種同期信号を発生する同期信号発生器４、ランプ波形信
号Ｇを発生するランプ波形発生器５、上記各機器を制御
して画像を表示するための制御を行うシステムコントロ
ーラ６を有している。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration according to an embodiment of the liquid crystal display device of the present invention. The liquid crystal display device includes a liquid crystal display unit 1 that displays an image corresponding to a digital video signal A, an A / D converter 2 that converts an analog video signal into a digital video signal, and converts an input digital video signal 100 into a display format. A video signal processing unit 3 for conversion, a synchronizing signal generator 4 for generating various synchronizing signals for displaying the video signal A, a ramp waveform generator 5 for generating a ramp waveform signal G, and controlling the above-described devices to generate an image. It has a system controller 6 for performing control for displaying.
【００１３】ここで、同期信号発生器４は、ビデオ信号
シフトクロックＢ，ラッチパルスＣ，ビデオ信号用カウ
ンター値Ｅ，サンプルホールド２ホールドパルスＩ，垂
直シフトデータＫ，垂直シフトクロックＬを発生する。The synchronizing signal generator 4 generates a video signal shift clock B, a latch pulse C, a video signal counter value E, a sample hold 2 hold pulse I, vertical shift data K, and a vertical shift clock L.
【００１４】図２は上記した液晶表示部１の詳細構成例
を示した回路図である。液晶表示部１は、デジタルビデ
オ信号Ａを順番に保持するシフトレジスタ１１、シフト
レジスタ１１の出力を保持する複数のラッチ１２、ラッ
チ１２によりラッチされたデータ値とビデオ信号用カウ
ンタ値Ｅとを比較する複数のコンパレータ１３、ある時
点のランプ波形信号Ｇの値を保持する第１のサンプルホ
ールド回路１４、サンプルホールド回路１４のホールド
値をホールドする第２のサンプルホールド回路１５、複
数の垂直シフトレジスタ１６、第２のサンプルホールド
回路１５の出力線と垂直シフトレジスタ１６の出力線の
交点近傍に接続された複数のスイッチ（トランジスタ）
１７と、これらスイッチ１７の出力側に一方の面を接続
され、他方の面を接地されたピクセル（液晶）１８を有
している。FIG. 2 is a circuit diagram showing a detailed configuration example of the liquid crystal display unit 1 described above. The liquid crystal display unit 1 compares a video signal counter value E with a shift register 11 that sequentially holds the digital video signal A, a plurality of latches 12 that hold the output of the shift register 11, and a data value latched by the latch 12. A plurality of comparators 13, a first sample-and-hold circuit 14 for holding the value of the ramp waveform signal G at a certain point in time, a second sample-and-hold circuit 15 for holding the hold value of the sample-and-hold circuit 14, and a plurality of vertical shift registers 16. A plurality of switches (transistors) connected near the intersection of the output line of the second sample hold circuit 15 and the output line of the vertical shift register 16
And a pixel (liquid crystal) 18 having one surface connected to the output side of the switch 17 and the other surface grounded.
【００１５】次に本実施形態の動作について図３のタイ
ムチャートを参照して説明する。図１において、例えば
デジタルのビデオ信号１００が入力されると、ビデオ信
号処理部３で表示用のフォーマット形式に変換され、図
３（ａ）に示すようなデジタルビデオ信号Ａとなって、
液晶表示部１に入力される。これと同時に、水平、垂直
の同期信号６０が同期信号発生器４に入力されるため、
ここで、図３（ｂ）に示すようなビデオ信号シフトクロ
ックＢ，図３（ｃ）に示すようなラッチパルスＣ，図３
（ｅ）に示すようなビデオ信号用カウンター値Ｅ，図３
（ｉ）に示すようなサンプルホールド２ホールドパルス
Ｉ，図３（ｋ）に示すような垂直シフトデータＫ，図３
（ｌ）に示すような垂直シフトクロックＬが発生され
て、液晶表示部１に入力れる。また、ランプ波形発生器
５から図３（ｇ）に示すようなランプ波形信号Ｇが発生
されて、液晶表示部１に入力される。Next, the operation of this embodiment will be described with reference to the time chart of FIG. In FIG. 1, for example, when a digital video signal 100 is input, it is converted into a display format by a video signal processing unit 3 and becomes a digital video signal A as shown in FIG.
Input to the liquid crystal display unit 1. At the same time, since the horizontal and vertical synchronization signals 60 are input to the synchronization signal generator 4,
Here, a video signal shift clock B as shown in FIG. 3B, a latch pulse C as shown in FIG.
The video signal counter value E as shown in FIG.
A sample hold 2 hold pulse I as shown in (i), vertical shift data K as shown in FIG.
A vertical shift clock L as shown in (l) is generated and input to the liquid crystal display unit 1. Further, a ramp waveform signal G as shown in FIG. 3G is generated from the ramp waveform generator 5 and input to the liquid crystal display unit 1.
【００１６】図２にて、デジタルビデオ信号Ａがビデオ
シフトクロックＢにより、シフトレジスタ１１に順番に
入力されると、シフトレジスタ１１の保持内容はラッチ
パルスＣによりラッチ１２によってラッチされる。ラッ
チされた図３（ｄ）に示すようなラッチデータＤはコン
パレータ１３によりビデオ信号カウンター値Ｅと比較さ
れ、両値が一致すると、図３（ｆ）に示すような一致信
号（コンパレータ出力）Ｆが第１のサンプルホールド回
路１４のスイッチ用トランジスタ１４１のゲートに入力
される。このトランジスタ１４１のドレインにはランプ
波形信号Ｇが印加されているため、トランジスタ１４１
が一致信号Ｆによりオンした時のランプ波形信号のレベ
ルが第１のサンプルホールド回路１４のコンデンサ１４
２に保持される。In FIG. 2, when the digital video signal A is sequentially input to the shift register 11 by the video shift clock B, the contents held in the shift register 11 are latched by the latch 12 by the latch pulse C. The latched data D as shown in FIG. 3D is compared with the video signal counter value E by the comparator 13, and when both values match, a match signal (comparator output) F as shown in FIG. Is input to the gate of the switching transistor 141 of the first sample and hold circuit 14. Since the ramp waveform signal G is applied to the drain of the transistor 141, the transistor 141
Is turned on by the coincidence signal F, the level of the ramp waveform signal is
2 is held.
【００１７】コンデンサ１４２に保持されたランプ波形
信号のレベルはアンプ１４３により増幅されて第２のサ
ンプルホールド回路１５のスイッチトランジスタ１５１
のドレインに印加される。これらスイッチトランジスタ
１５１のゲートには図３（ｉ）に示すようなサンプルホ
ールド２パルスＩが入力され、このサンプルホールド２
パルスＩが入力された時点で、スイッチトランジスタ１
５１がオンになり、上記したランプ波形信号Ｇのレベル
（図３（ｈ）に示すようなサンプルホールド１の出力
Ｈ）が一斉に第２のサンプルホールド回路１５のコンデ
ンサ１５２に保持される。これらコンデンサ１５２に保
持されたランプ波形信号Ｇのレベルはアンプ１５３によ
り増幅されて、スイッチ１７のドレインに印加される。The level of the ramp waveform signal held by the capacitor 142 is amplified by the amplifier 143, and is switched by the switch transistor 151 of the second sample and hold circuit 15.
Is applied to the drain. The sample hold 2 pulse I as shown in FIG. 3 (i) is input to the gates of these switch transistors 151, and this sample hold 2
When the pulse I is input, the switch transistor 1
51 is turned on, and the level of the above-mentioned ramp waveform signal G (the output H of the sample-and-hold 1 as shown in FIG. 3 (h)) is simultaneously held in the capacitor 152 of the second sample-and-hold circuit 15. The level of the ramp waveform signal G held in the capacitor 152 is amplified by the amplifier 153 and applied to the drain of the switch 17.
【００１８】一方、垂直シフトデータＫが垂直シフトレ
ジスタ１６に垂直シフトクロックＬにより入力される
と、垂直シフトレジスタ１６には順番に“１”が保持さ
れる。これにより、“１”が保持された垂直シフトレジ
スタ１６の出力線に接続されているスイッチ１７のゲー
トに図３（ｍ）に示すような転送パルスＭが印加されて
オンになる。このオンとなったスイッチ１７を通してラ
ンプ波形信号のレベル（図３（ｊ）に示すようなサンプ
ルホールド２の出力Ｊ）がピクセル（液晶）１８に印加
される。これにより、ピクセル１８は印加されるランプ
波形信号のレベルに応じてその反射率を変化し、ビデオ
信号が画像化されて写し出される。On the other hand, when the vertical shift data K is input to the vertical shift register 16 by the vertical shift clock L, "1" is held in the vertical shift register 16 in order. As a result, a transfer pulse M as shown in FIG. 3 (m) is applied to the gate of the switch 17 connected to the output line of the vertical shift register 16 holding "1", and the gate is turned on. The level of the ramp waveform signal (the output J of the sample hold 2 as shown in FIG. 3 (j)) is applied to the pixel (liquid crystal) 18 through the switch 17 which has been turned on. As a result, the pixel 18 changes its reflectivity according to the level of the applied ramp waveform signal, and the video signal is imaged and displayed.
【００１９】ここで、上記液晶表示部１ではコンパレー
ター１３と、第１のサンプルホールド回路１４により、
デジタルビデオ信号Ａが画素単位でアナログビデオ信号
（サンプルホールド信号Ｈ）に変換されると言え、サン
プルホールド信号Ｊ、即ち、アナログビデオ信号がピク
セル（液晶）１８に印加される。Here, in the liquid crystal display section 1, the comparator 13 and the first sample and hold circuit 14
It can be said that the digital video signal A is converted into an analog video signal (sample-and-hold signal H) on a pixel-by-pixel basis, and the sample-and-hold signal J, that is, an analog video signal, is applied to the pixel (liquid crystal) 18.
【００２０】本実施形態によれば、デジタルビデオ信号
Ａを液晶表示部１の内部で画素単位でアナログビデオ信
号に変換してピクセル１８に印加することによって、画
像を表示しているため、入力信号として高い周波数のア
ナログビデオ信号を用いなくて済み、ビテオ信号を分割
して走査する必要をなくすことができる。それ故、縦縞
などの雑音が出ない高品質の画像を表示することができ
る共に、入力端子などで反射が起きないため、大きなド
ライブ電流を必要とせず、電力消費を低減することがで
きる。According to the present embodiment, an image is displayed by converting the digital video signal A into an analog video signal on a pixel-by-pixel basis in the liquid crystal display unit 1 and applying the analog video signal to the pixel 18. As a result, it is not necessary to use a high-frequency analog video signal, and it is possible to eliminate the need to divide and scan a video signal. Therefore, a high-quality image free from noise such as vertical stripes can be displayed, and reflection does not occur at an input terminal or the like, so that a large drive current is not required and power consumption can be reduced.
【００２１】尚、上記したビデオ信号用カウント値とし
てはＧｒａｙコードを用いることにより、コンパレータ
１３にクロックを用いないようにして、低雑音のコンパ
レータを構成している。また、上記実施形態の動作は図
３の正転フィールドを用いて説明したが、反転フィール
ドでも同様である。更に、アナログビデオ信号が入力さ
れた場合は、Ａ/Ｄ変換器２によりデジタルビデオ信号
に直してビデオ信号処理部3に入力する。A low-noise comparator is constructed by using a Gray code as the video signal count value so as not to use a clock for the comparator 13. The operation of the above embodiment has been described using the normal rotation field in FIG. 3, but the same applies to the reverse field. Further, when an analog video signal is input, the analog video signal is converted into a digital video signal by the A / D converter 2 and input to the video signal processing unit 3.
【００２２】また、本発明は上記実施形態に限定される
ことなく、その要旨を逸脱しない範囲において、具体的
な構成、機能、作用、効果において、他の種々の形態に
よっても実施することができる。Further, the present invention is not limited to the above-described embodiment, and can be embodied in various other forms in a specific configuration, function, operation, and effect without departing from the gist thereof. .
【００２３】[0023]
【発明の効果】以上詳細に説明したように、本発明の液
晶表示装置によれば、画素数の多い液晶表示装置でも、
雑音が無い高品質の画像を写し出すことができ、且つド
ライブ電力を低減することができる。As described above in detail, according to the liquid crystal display device of the present invention, even in a liquid crystal display device having a large number of pixels,
A high-quality image without noise can be displayed, and drive power can be reduced.
【図１】本発明の液晶表示装置の一実施形態に係る構成
を示したブロック図である。FIG. 1 is a block diagram showing a configuration according to an embodiment of a liquid crystal display device of the present invention.
【図２】図１に示した液晶表示部の詳細構成例を示した
回路図である。FIG. 2 is a circuit diagram showing a detailed configuration example of a liquid crystal display unit shown in FIG.
【図３】図１に示した装置の表示動作を説明するタイム
チャートである。FIG. 3 is a time chart for explaining a display operation of the device shown in FIG. 1;
【図４】従来の液晶表示装置の構成例を示した回路図で
ある。FIG. 4 is a circuit diagram showing a configuration example of a conventional liquid crystal display device.
【図５】図４に示した従来装置の表示動作を説明するタ
イムチャートである。5 is a time chart for explaining a display operation of the conventional device shown in FIG.
１ 液晶表示部 ２ Ａ／Ｄ変換器 ３ ビデオ信号処理部 ４ 同期信号発生器 ５ ランプ波形発生器 ６ システムコントローラ １１ シフトレジスタ １２ ラッチ １３ コンパレータ １４ 第１のサンプルホールド回路 １５ 第２のサンプルホールド回路 １６ 垂直シフトレジスタ １７ スイッチ（トランジスタ） １８ ピクセル（液晶） DESCRIPTION OF SYMBOLS 1 Liquid crystal display part 2 A / D converter 3 Video signal processing part 4 Synchronous signal generator 5 Ramp waveform generator 6 System controller 11 Shift register 12 Latch 13 Comparator 14 1st sample hold circuit 15 2nd sample hold circuit 16 Vertical shift register 17 switch (transistor) 18 pixel (liquid crystal)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｃ Ｆターム(参考） 2H093 NA53 NC13 NC22 NC23 NC24 NC25 NC26 NC27 ND39 ND40 ND52 NH16 5C006 AA01 AF81 AF83 BB16 BC12 BF03 BF04 BF11 BF14 BF22 BF43 FA22 FA47 5C080 AA10 BB05 DD05 DD26 EE17 FF11 GG07 GG08 JJ02 JJ03 JJ04 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 641 G09G 3/20 641C F term (Reference) 2H093 NA53 NC13 NC22 NC23 NC24 NC25 NC26 NC27 ND39 ND40 ND52 NH16 5C006 AA01 AF81 AF83 BB16 BC12 BF03 BF04 BF11 BF14 BF22 BF43 FA22 FA47 5C080 AA10 BB05 DD05 DD26 EE17 FF11 GG07 GG08 JJ02 JJ03 JJ04
Claims (4)
交点近傍に、トランジスタスイッチを介してマトリック
ス上に配列された複数のピクセルを有し、入力されるビ
デオ信号に対応したピクセル電圧を前記ピクセルに印加
することにより、画像を表示する液晶表示装置におい
て、 デジタルビデオ信号を入力する入力手段と、 前記入力手段により入力されたデジタルビデオ信号を前
記ピクセル単位でアナログビデオ信号に変換するＤ／Ａ
変換手段と、 前記Ｄ／Ａ変換手段により得られる前記ピクセル単位の
アナログビデオ信号を所定位置のピクセルに所定のタイ
ミングで印加する走査手段と、 を具備することを特徴とする液晶表示装置。A plurality of pixels arranged on a matrix via a transistor switch near an intersection of a plurality of horizontal output lines and a plurality of vertical output lines, and a pixel voltage corresponding to an input video signal is provided. In a liquid crystal display device for displaying an image by applying to the pixels, an input means for inputting a digital video signal; and a D / D converter for converting the digital video signal input by the input means into an analog video signal in pixel units. A
A liquid crystal display device comprising: a conversion unit; and a scanning unit that applies the analog video signal in pixel units obtained by the D / A conversion unit to a pixel at a predetermined position at a predetermined timing.
ランプ信号波形を用いて前記デジタルビデオ信号を前記
ピクセル単位でアナログビデオ信号に変換することを特
徴とする請求項１記載の液晶表示装置。2. The liquid crystal display according to claim 1, wherein the D / A conversion means converts the digital video signal into an analog video signal on a pixel-by-pixel basis using a separately generated ramp signal waveform. apparatus.
セル単位で前記入力されたデジタルビデオ信号を保持す
るラッチと、 前記ラッチにより保持された値と別途発生されるビデオ
信号用カウンタ値とを比較して両値が一致すると一致信
号を出力するコンパレータと、 前記コンパレータの一致出力信号により前記ランプ信号
波形をサンプリングしてホールドするサンプルホール回
路から構成されることを特徴とする請求項２記載の液晶
表示装置。3. The D / A converter includes a latch for holding the input digital video signal in horizontal pixel units, and a video signal counter value generated separately from the value held by the latch. 3. A comparator which outputs a match signal when the two values match with each other, and a sample hall circuit which samples and holds the ramp signal waveform based on the match output signal of the comparator. Liquid crystal display device.
ｒａｙコードを用いることを特徴とする請求項３記載の
液晶表示装置。4. The video signal counter value G
The liquid crystal display device according to claim 3, wherein a ray code is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000223784A JP2002040996A (en) | 2000-07-25 | 2000-07-25 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000223784A JP2002040996A (en) | 2000-07-25 | 2000-07-25 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002040996A true JP2002040996A (en) | 2002-02-08 |
Family
ID=18717829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000223784A Pending JP2002040996A (en) | 2000-07-25 | 2000-07-25 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002040996A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012150259A (en) * | 2011-01-19 | 2012-08-09 | Jvc Kenwood Corp | Liquid crystal display device |
| JP2016505905A (en) * | 2013-01-24 | 2016-02-25 | フィニサー コーポレイション | Application of pipeline pixels in liquid crystal on silicon chips |
-
2000
- 2000-07-25 JP JP2000223784A patent/JP2002040996A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012150259A (en) * | 2011-01-19 | 2012-08-09 | Jvc Kenwood Corp | Liquid crystal display device |
| JP2016505905A (en) * | 2013-01-24 | 2016-02-25 | フィニサー コーポレイション | Application of pipeline pixels in liquid crystal on silicon chips |
| US9767757B2 (en) | 2013-01-24 | 2017-09-19 | Finisar Corporation | Pipelined pixel applications in liquid crystal on silicon chip |
| JP2018010321A (en) * | 2013-01-24 | 2018-01-18 | フィニサー コーポレイション | Pipelined pixel applications in liquid crystal on silicon chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107742504B (en) | Driving device and driving method of display panel | |
| TWI404033B (en) | Driving method and apparatus of lcd panel, and associated timing controller | |
| JP4145375B2 (en) | Data driving device and driving method for liquid crystal display device | |
| JPH08202318A (en) | Display control method and its display system for display device having storability | |
| US7391405B2 (en) | Method and apparatus for driving liquid crystal display | |
| JP2000122622A (en) | Driving circuit of electro-optical device, electro-optical device and electronic apparatus using this | |
| JPH05297827A (en) | Liquid crystal display device | |
| JP2002040996A (en) | Liquid crystal display device | |
| JP3519514B2 (en) | Liquid crystal display device and driving method thereof | |
| JPH11242463A (en) | Liquid crystal display device and liquid crystal control circuit | |
| JP2605699B2 (en) | Display control circuit and color image display device | |
| WO2000045364A1 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
| JP2924842B2 (en) | Liquid crystal display | |
| JPH10222133A (en) | Driving circuit for liquid crystal display device | |
| JPH0628423B2 (en) | Image display device | |
| JP2003131623A (en) | Correction method and device for liquid crystal display unit | |
| JPS62239672A (en) | Display method | |
| JP2520169B2 (en) | Driving circuit for display device | |
| KR100227981B1 (en) | Image processing circuit | |
| JP2000206940A (en) | Liquid crystal display drive device | |
| JPH096290A (en) | Liquid crystal panel driving circuit | |
| JP2003162258A (en) | Liquid crystal display device and data driving circuit | |
| JPS60156177A (en) | Picture processing unit | |
| JP2001306034A (en) | Planar display device and its image display method | |
| JP3397165B2 (en) | Image synthesis device |