JP3427934B2 - 選択めっきプロセス - Google Patents
選択めっきプロセスInfo
- Publication number
- JP3427934B2 JP3427934B2 JP2001127259A JP2001127259A JP3427934B2 JP 3427934 B2 JP3427934 B2 JP 3427934B2 JP 2001127259 A JP2001127259 A JP 2001127259A JP 2001127259 A JP2001127259 A JP 2001127259A JP 3427934 B2 JP3427934 B2 JP 3427934B2
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- electroplating
- top surface
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
およびパッケージング・プロセスに関し、詳細には、概
ね厚さ３μｍを超える金属構造、特に銅の厚線を製造す
るための電気めっきプロセスに関する。
およびパッケージング・プロセスに関し、詳細には、概
ね厚さ３μｍを超える金属構造、特に銅の厚線を製造す
るための電気めっきプロセスに関する。
【０００２】
【従来の技術】電気めっきは、半導体製造で広く使用さ
れているプロセスである。しかし残念ながら、ＲＦ応用
または高Ｑ発振能力を有するインダクタのための５μｍ
程度の金属線など、大型の構造を製造したいとき、電気
めっきは厄介なプロセスとなる。
れているプロセスである。しかし残念ながら、ＲＦ応用
または高Ｑ発振能力を有するインダクタのための５μｍ
程度の金属線など、大型の構造を製造したいとき、電気
めっきは厄介なプロセスとなる。
【０００３】金属厚線のための従来の電気めっきプロセ
スを図１〜３に示す。基板（あるいはＳｉＯ2などのイ
ンターレベル誘電体）１０は、その中に形成されたフィ
ーチャ１１を有する。めっき線のためのライナ／接着プ
ロモータ１２が、フィーチャ１１の側壁および底面を含
む基板の表面に付着される。銅の電気めっきの場合、層
１２は一般に、窒化タンタル（基板１０と接触）とタン
タルを組み合わせたものである。層１２は、銅拡散バリ
アの働きをする一方で、基板への接着を促進する。
スを図１〜３に示す。基板（あるいはＳｉＯ2などのイ
ンターレベル誘電体）１０は、その中に形成されたフィ
ーチャ１１を有する。めっき線のためのライナ／接着プ
ロモータ１２が、フィーチャ１１の側壁および底面を含
む基板の表面に付着される。銅の電気めっきの場合、層
１２は一般に、窒化タンタル（基板１０と接触）とタン
タルを組み合わせたものである。層１２は、銅拡散バリ
アの働きをする一方で、基板への接着を促進する。
【０００４】図１に示すように、めっきする金属のため
のシード層１３が表面全体に付着される。次いで、表面
全体にめっきが実施され、フィーチャ１１がめっき金属
１４で埋められる（図２参照）。フィーチャ全体が確実
に埋められるよう、めっきは、過剰のめっき金属がフィ
ーチャ１１の外側の領域１５に現れるまで続けられる。
最終的に図３に示すような金属厚線を得るためには、こ
の過剰の金属（時にオーバーバーデン（overburden）と
呼ばれる）を、化学機械研磨（ＣＭＰ）などの平坦化プ
ロセスを用いて除去しなければならない。必要なオーバ
ーバーデンの量は、製造している金属線のサイズによっ
て決まる。さまざまなサイズのフィーチャをめっきして
いる場合には、最も大きなフィーチャが埋められるまで
めっきを続けなければならず、その間に、これより小さ
いフィーチャはかなりオーバめっきされる。このプロセ
スは、時間および材料に関して浪費的である。すなわ
ち、めっき金属１４の大部分を除去しなければならず、
平坦化プロセスに時間がかかる。
のシード層１３が表面全体に付着される。次いで、表面
全体にめっきが実施され、フィーチャ１１がめっき金属
１４で埋められる（図２参照）。フィーチャ全体が確実
に埋められるよう、めっきは、過剰のめっき金属がフィ
ーチャ１１の外側の領域１５に現れるまで続けられる。
最終的に図３に示すような金属厚線を得るためには、こ
の過剰の金属（時にオーバーバーデン（overburden）と
呼ばれる）を、化学機械研磨（ＣＭＰ）などの平坦化プ
ロセスを用いて除去しなければならない。必要なオーバ
ーバーデンの量は、製造している金属線のサイズによっ
て決まる。さまざまなサイズのフィーチャをめっきして
いる場合には、最も大きなフィーチャが埋められるまで
めっきを続けなければならず、その間に、これより小さ
いフィーチャはかなりオーバめっきされる。このプロセ
スは、時間および材料に関して浪費的である。すなわ
ち、めっき金属１４の大部分を除去しなければならず、
平坦化プロセスに時間がかかる。
【０００５】したがって、オーバーバーデンが低減され
るかまたは排除され、これによって次段の平坦化プロセ
スが短縮されるかまたは回避される、改良式の電気めっ
きプロセスが求められている。
るかまたは排除され、これによって次段の平坦化プロセ
スが短縮されるかまたは回避される、改良式の電気めっ
きプロセスが求められている。
【０００６】
【発明が解決しようとする課題】本発明は、基板に形成
されたフィーチャ中に金属構造を電気めっきする方法で
あって、めっきを施したいフィーチャ以外の領域が電気
めっきされない方法を提供することによって、上述の必
要性に対処する。
されたフィーチャ中に金属構造を電気めっきする方法で
あって、めっきを施したいフィーチャ以外の領域が電気
めっきされない方法を提供することによって、上述の必
要性に対処する。
【０００７】
【課題を解決するための手段】これは、基板の上面なら
びにフィーチャの底面および側壁に金属のシード層を付
着させ、次いで、少なくとも基板の上面からシード層を
選択的に除去することによって達成される。したがって
シード層は、フィーチャの中の（少なくともフィーチャ
の底面の）部分にまで縮小される。次いで、シード層の
この部分を使用して金属を電気めっきし、これによって
金属がフィーチャを埋めるようにする。
びにフィーチャの底面および側壁に金属のシード層を付
着させ、次いで、少なくとも基板の上面からシード層を
選択的に除去することによって達成される。したがって
シード層は、フィーチャの中の（少なくともフィーチャ
の底面の）部分にまで縮小される。次いで、シード層の
この部分を使用して金属を電気めっきし、これによって
金属がフィーチャを埋めるようにする。
【０００８】基板は、基板の上面ならびにフィーチャの
底面および側壁を覆うライナを有することができ、これ
によってシード層はライナの上に付着される。電気めっ
き後にライナおよび金属を平坦化し、これによって基板
の上面からライナを除去し、めっき金属の上面を基板の
上面と実質的に同じ高さにする。平坦化は、化学機械研
磨（ＣＭＰ）を使用して実施することが好ましい。
底面および側壁を覆うライナを有することができ、これ
によってシード層はライナの上に付着される。電気めっ
き後にライナおよび金属を平坦化し、これによって基板
の上面からライナを除去し、めっき金属の上面を基板の
上面と実質的に同じ高さにする。平坦化は、化学機械研
磨（ＣＭＰ）を使用して実施することが好ましい。
【０００９】本発明は、タンタルおよび窒化タンタルを
含むライナを用いて銅を電気めっきするときに有利に実
施することができる。
含むライナを用いて銅を電気めっきするときに有利に実
施することができる。
【００１０】本発明の一態様によれば、（基板の上面お
よびフィーチャの側壁および底面の上を含む）ライナの
上にシード層を付着させ、次いで上面のライナからシー
ド層を選択的に除去する。この選択除去は、シード層の
ＣＭＰによって実施する。こうして上面のライナを露出
させ、シード層を、フィーチャ中の側壁および底面の部
分にまで縮小する。次いで、シード層のこの部分を使用
して金属を電気めっきし、これによって金属がフィーチ
ャを埋めるようにする。上面からシード層を除去したこ
とによって、上面は電気めっきされず、めっきを施した
いフィーチャにだけ電気めっきが実施される。次いで、
めっき金属を（好ましくはＣＭＰによって）平坦化し、
これによって、金属の上面を基板の上面の露出したライ
ナと同じ高さにする。最後に、めっき金属および基板の
上面のライナを平坦化し、これによって、基板の上面か
らライナを除去し、金属の上面を基板の上面と実施的に
同じ高さにする。
よびフィーチャの側壁および底面の上を含む）ライナの
上にシード層を付着させ、次いで上面のライナからシー
ド層を選択的に除去する。この選択除去は、シード層の
ＣＭＰによって実施する。こうして上面のライナを露出
させ、シード層を、フィーチャ中の側壁および底面の部
分にまで縮小する。次いで、シード層のこの部分を使用
して金属を電気めっきし、これによって金属がフィーチ
ャを埋めるようにする。上面からシード層を除去したこ
とによって、上面は電気めっきされず、めっきを施した
いフィーチャにだけ電気めっきが実施される。次いで、
めっき金属を（好ましくはＣＭＰによって）平坦化し、
これによって、金属の上面を基板の上面の露出したライ
ナと同じ高さにする。最後に、めっき金属および基板の
上面のライナを平坦化し、これによって、基板の上面か
らライナを除去し、金属の上面を基板の上面と実施的に
同じ高さにする。
【００１１】本発明の他の態様によれば、自己整合マス
キング層を使用することによってシード層を選択的に除
去する。基板上（基板の上面およびメッキを施したいフ
ィーチャの側壁および底面を含む）にライナを付着さ
せ、ライナの上にシード層を付着させた後、シード層の
上にマスキング層を付着させる。次いで、このマスキン
グ層（好ましくはスピン・コーティング・プロセスによ
って付着させた有機材料）を、基板の上面および側壁の
上部から選択的に除去する。マスキング層の残り部分
が、フィーチャの底面および側壁下部のシード層をマス
クする。次いで、シード層の露出部分を除去する。次い
で、マスキング層の残りの部分を除去し、これによって
シード層の残りの部分が露出するようにする。次いで、
シード層のこの部分を使用して金属を電気めっきし、こ
れによって金属がフィーチャを埋めるようにする。この
めっきプロセスを制御して、金属の上面が基板の上面と
実質的に同じ高さになるようにすることができる。基板
の上面からシード層を除去したことによって、上面は電
気めっきされない。最後に、基板の上面のライナを（好
ましくはＣＭＰによって）平坦化して、上面からライナ
を除去する。フィーチャの底面および側壁下部にだけシ
ード層が残っているときにめっきプロセスを実施するた
め、めっき金属の範囲をフィーチャの内部に限定するこ
とができる。したがって、自己整合マスキング層を使用
すると、めっきプロセスを制御して、平坦化を１段階だ
けで済ますことができる。
キング層を使用することによってシード層を選択的に除
去する。基板上（基板の上面およびメッキを施したいフ
ィーチャの側壁および底面を含む）にライナを付着さ
せ、ライナの上にシード層を付着させた後、シード層の
上にマスキング層を付着させる。次いで、このマスキン
グ層（好ましくはスピン・コーティング・プロセスによ
って付着させた有機材料）を、基板の上面および側壁の
上部から選択的に除去する。マスキング層の残り部分
が、フィーチャの底面および側壁下部のシード層をマス
クする。次いで、シード層の露出部分を除去する。次い
で、マスキング層の残りの部分を除去し、これによって
シード層の残りの部分が露出するようにする。次いで、
シード層のこの部分を使用して金属を電気めっきし、こ
れによって金属がフィーチャを埋めるようにする。この
めっきプロセスを制御して、金属の上面が基板の上面と
実質的に同じ高さになるようにすることができる。基板
の上面からシード層を除去したことによって、上面は電
気めっきされない。最後に、基板の上面のライナを（好
ましくはＣＭＰによって）平坦化して、上面からライナ
を除去する。フィーチャの底面および側壁下部にだけシ
ード層が残っているときにめっきプロセスを実施するた
め、めっき金属の範囲をフィーチャの内部に限定するこ
とができる。したがって、自己整合マスキング層を使用
すると、めっきプロセスを制御して、平坦化を１段階だ
けで済ますことができる。
【００１２】
【発明の実施の形態】本発明の好ましい実施形態の以下
の説明では、ＳｉＯ2インターレベル誘電体中に埋め込
まれたＣｕ厚線の製造段階を詳細に説明する。以下の説
明は一例に過ぎないこと、ならびにさまざまな基板およ
び電気めっき可能な任意の金属を用いて本発明を実施す
ることができることを理解されたい。
の説明では、ＳｉＯ2インターレベル誘電体中に埋め込
まれたＣｕ厚線の製造段階を詳細に説明する。以下の説
明は一例に過ぎないこと、ならびにさまざまな基板およ
び電気めっき可能な任意の金属を用いて本発明を実施す
ることができることを理解されたい。
【００１３】第１の実施形態：シード層研磨
図４に示すように、誘電層２０は、その中に形成された
フィーチャ２１を有する。ここに、めっき金属線を形成
する。ライナ材料の層２２を、フィーチャ２１の側壁お
よび底面を含む表面全体に付着させる。Ｃｕをめっきす
る場合には先に述べたように、このライナ材料が、Ｔａ
ＮとＴａを組み合せたものであり、ＴａＮが層２０と接
触することが好ましい。このライナは、拡散バリアおよ
び接着プロモータの働きをする。次いで、このライナの
上にシード層２３を、一般に化学蒸着（ＣＶＤ）によっ
て付着させる。
フィーチャ２１を有する。ここに、めっき金属線を形成
する。ライナ材料の層２２を、フィーチャ２１の側壁お
よび底面を含む表面全体に付着させる。Ｃｕをめっきす
る場合には先に述べたように、このライナ材料が、Ｔａ
ＮとＴａを組み合せたものであり、ＴａＮが層２０と接
触することが好ましい。このライナは、拡散バリアおよ
び接着プロモータの働きをする。次いで、このライナの
上にシード層２３を、一般に化学蒸着（ＣＶＤ）によっ
て付着させる。
【００１４】次いで、平坦化プロセス、好ましくはＣＭ
Ｐを実施して、ライナ２２の上面２２ａからシード層を
除去する。これによって得られる構造を図５に示す。シ
ード層２３の一部がフィーチャ２１の側壁および底面に
残ることに留意されたい。上面２２ａに不要な金属がめ
っきされることを避けるため、この面からシード層２３
を完全に除去しなければならない。ＣＭＰプロセスを使
用する場合には、残った研磨スラリを確実に除去するた
め、この時点で、上面およびフィーチャ２１の内部を洗
浄しておくことが望ましい。具体的には、アルミナ・ベ
ースのスラリについてＨＦ酸洗浄を使用できる。
Ｐを実施して、ライナ２２の上面２２ａからシード層を
除去する。これによって得られる構造を図５に示す。シ
ード層２３の一部がフィーチャ２１の側壁および底面に
残ることに留意されたい。上面２２ａに不要な金属がめ
っきされることを避けるため、この面からシード層２３
を完全に除去しなければならない。ＣＭＰプロセスを使
用する場合には、残った研磨スラリを確実に除去するた
め、この時点で、上面およびフィーチャ２１の内部を洗
浄しておくことが望ましい。具体的には、アルミナ・ベ
ースのスラリについてＨＦ酸洗浄を使用できる。
【００１５】次いで、シード層２３を使用して電気めっ
きを実施する。シード層はフィーチャ２１の内部にだけ
存在するので、めっき金属２４は、このフィーチャは埋
めるが、ライナの上面２２ａには蓄積しない（図６参
照）。しかし、めっきは、フィーチャ２１のそれぞれの
側壁から内側に、また底面から上方に行われるので、多
少の過剰金属が、表面２２ａによって定義される平面よ
りも上方に現れる（図６に示すようにしばしばマッシュ
ルーム形となる）。表面２２ａの高さまでめっき金属２
４を平坦化することによってこの過剰金属を除去し、図
７に示す構造を得る。最後に、層２２の露出部分を除去
し、これによって誘電層２０を再び露出させる（図８参
照）。ライナ材料は、それが必要な場所、すなわちめっ
き金属２４と誘電層２０の間にだけ残る。この最後の平
坦化段階では、多少の金属２４が、ライナ材料の除去速
度とは一般に異なる速度で除去される。しかし、層２２
は、めっき線の深さよりもはるかに薄いため（めっき線
５μｍに対して一般に約１０００Å）、このプロセスの
終わりにも、めっき線の上面２４ａは依然として誘電層
２０の上面２０ａと実質的に同一平面にある。
きを実施する。シード層はフィーチャ２１の内部にだけ
存在するので、めっき金属２４は、このフィーチャは埋
めるが、ライナの上面２２ａには蓄積しない（図６参
照）。しかし、めっきは、フィーチャ２１のそれぞれの
側壁から内側に、また底面から上方に行われるので、多
少の過剰金属が、表面２２ａによって定義される平面よ
りも上方に現れる（図６に示すようにしばしばマッシュ
ルーム形となる）。表面２２ａの高さまでめっき金属２
４を平坦化することによってこの過剰金属を除去し、図
７に示す構造を得る。最後に、層２２の露出部分を除去
し、これによって誘電層２０を再び露出させる（図８参
照）。ライナ材料は、それが必要な場所、すなわちめっ
き金属２４と誘電層２０の間にだけ残る。この最後の平
坦化段階では、多少の金属２４が、ライナ材料の除去速
度とは一般に異なる速度で除去される。しかし、層２２
は、めっき線の深さよりもはるかに薄いため（めっき線
５μｍに対して一般に約１０００Å）、このプロセスの
終わりにも、めっき線の上面２４ａは依然として誘電層
２０の上面２０ａと実質的に同一平面にある。
【００１６】めっき前に構造の上面からシード層が除去
されるため、従来のめっきオーバーバーデンは排除され
る。したがって、オーバーバーデンの除去に必要な平坦
化プロセスも回避される。
されるため、従来のめっきオーバーバーデンは排除され
る。したがって、オーバーバーデンの除去に必要な平坦
化プロセスも回避される。
【００１７】第２の実施形態：自己整合マスクによるシ
ード層のマスク この実施形態では、シード層除去プロセスの自己整合マ
スクとして有機膜を使用し、これによって、シード層の
範囲をめっきを施したい領域に限定する。
ード層のマスク この実施形態では、シード層除去プロセスの自己整合マ
スクとして有機膜を使用し、これによって、シード層の
範囲をめっきを施したい領域に限定する。
【００１８】誘電層３０中に金属厚線を製造するプロセ
スの開始にあたり、図９に示す構造を準備する。第１の
実施形態の場合と同様に、ライナ３２およびシード層３
３を、めっきを施したいフィーチャ３１の側壁および底
面を含む表面全体に付着させる。
スの開始にあたり、図９に示す構造を準備する。第１の
実施形態の場合と同様に、ライナ３２およびシード層３
３を、めっきを施したいフィーチャ３１の側壁および底
面を含む表面全体に付着させる。
【００１９】次いで、薄い有機層３４をシード層の上に
塗布する。この層の厚さは３００〜９００Åである。適
当な有機材料は一般に、フォトリソグラフィック・ポリ
マーおよびポリマー接着プロモータである。この有機層
が、フィーチャ３１の内面のシード層３３ならびにシー
ド層の上面３３ａを覆うことに留意されたい。有機層３
４は、スピン・コーティングによって塗布する。こうす
ると、フィーチャ３１の底面の有機層の厚さが他の場所
よりも厚くなる。図９に示すように、底面部分３４ｂ
は、側壁部分３４ｓまたは上面部分３４ａよりも厚い。
塗布する。この層の厚さは３００〜９００Åである。適
当な有機材料は一般に、フォトリソグラフィック・ポリ
マーおよびポリマー接着プロモータである。この有機層
が、フィーチャ３１の内面のシード層３３ならびにシー
ド層の上面３３ａを覆うことに留意されたい。有機層３
４は、スピン・コーティングによって塗布する。こうす
ると、フィーチャ３１の底面の有機層の厚さが他の場所
よりも厚くなる。図９に示すように、底面部分３４ｂ
は、側壁部分３４ｓまたは上面部分３４ａよりも厚い。
【００２０】次いで有機層３４を、好ましくは異方性Ｒ
ＩＥプロセスによって選択的に除去する。すなわち、相
対的に薄い部分３４ａを完全に除去し、その一方で相対
的に厚い部分３４ｂを、側壁の下部の部分３４ｃととも
に残す。あるいは、酸素プラズマを用いたアッシング・
プロセスを使用して、有機層３４を選択的に除去しても
よい。その結果得られる構造を図１０に示す。したがっ
て、有機層部分３４ｂおよび３４ｃが、フィーチャ３１
の底面および側壁のシード層部分３３ｂおよび３３ｓを
覆う自己整合マスクを形成する。マスクされる側壁シー
ド層（シード層部分３３ｓ）の量は、側壁に残った有機
層（有機層部分３４ｃ）の量によって決まり、側壁に残
る有機層の量は、有機層を選択的に除去するのに使用す
るＲＩＥまたはアッシング・プロセスの持続時間によっ
て決まることを理解されたい。
ＩＥプロセスによって選択的に除去する。すなわち、相
対的に薄い部分３４ａを完全に除去し、その一方で相対
的に厚い部分３４ｂを、側壁の下部の部分３４ｃととも
に残す。あるいは、酸素プラズマを用いたアッシング・
プロセスを使用して、有機層３４を選択的に除去しても
よい。その結果得られる構造を図１０に示す。したがっ
て、有機層部分３４ｂおよび３４ｃが、フィーチャ３１
の底面および側壁のシード層部分３３ｂおよび３３ｓを
覆う自己整合マスクを形成する。マスクされる側壁シー
ド層（シード層部分３３ｓ）の量は、側壁に残った有機
層（有機層部分３４ｃ）の量によって決まり、側壁に残
る有機層の量は、有機層を選択的に除去するのに使用す
るＲＩＥまたはアッシング・プロセスの持続時間によっ
て決まることを理解されたい。
【００２１】次いで、マスクによって覆われていない全
ての領域からシード層を（都合のよいプロセスを使用し
て）除去する。その結果得られる構造を図１１に示す。
次いで、残りの有機層部分３４ｂ、３４ｃを除去する。
シード層３３の残りの部分は、フィーチャ３１の側壁の
部分３３ｓおよび底面の部分３３ｂだけである。したが
って、めっきは所望の場所にだけ実施される。
ての領域からシード層を（都合のよいプロセスを使用し
て）除去する。その結果得られる構造を図１１に示す。
次いで、残りの有機層部分３４ｂ、３４ｃを除去する。
シード層３３の残りの部分は、フィーチャ３１の側壁の
部分３３ｓおよび底面の部分３３ｂだけである。したが
って、めっきは所望の場所にだけ実施される。
【００２２】図１２に、電気めっきを実施した後の構造
を示す。めっき金属３５がフィーチャ３１を埋めてい
る。このめっきプロセスを制御して、オーバーバーデン
がほとんどあるいは全く必要ないようにすることができ
る。図１２に示すように、金属３５の上面が層３２の上
面の高さに達する前に、めっきを止めることができる。
フィーチャ３１中に残るシード層の量を調整することに
よって、このプロセスを最適化することができる。先に
述べたように、これは、側壁から除去するマスクの量を
調整することによって実施することができる。
を示す。めっき金属３５がフィーチャ３１を埋めてい
る。このめっきプロセスを制御して、オーバーバーデン
がほとんどあるいは全く必要ないようにすることができ
る。図１２に示すように、金属３５の上面が層３２の上
面の高さに達する前に、めっきを止めることができる。
フィーチャ３１中に残るシード層の量を調整することに
よって、このプロセスを最適化することができる。先に
述べたように、これは、側壁から除去するマスクの量を
調整することによって実施することができる。
【００２３】最後に、第１の実施形態の場合と同様に平
坦化プロセスを実施して、層３２の露出部分を全て除去
し、誘電層３０の上面を再び露出させる（図１３参
照）。金属３５の上面は層３０の上面と実質的に同じ高
さとなる。第１の実施形態の場合と同様に、この平坦化
プロセスがＣＭＰであることが好ましい。この実施形態
では、オーバめっきが回避され、そのため、平坦化が１
段階だけで済むことに留意されたい。これらの利点は、
自己整合有機マスクの使用によって実現される。
坦化プロセスを実施して、層３２の露出部分を全て除去
し、誘電層３０の上面を再び露出させる（図１３参
照）。金属３５の上面は層３０の上面と実質的に同じ高
さとなる。第１の実施形態の場合と同様に、この平坦化
プロセスがＣＭＰであることが好ましい。この実施形態
では、オーバめっきが回避され、そのため、平坦化が１
段階だけで済むことに留意されたい。これらの利点は、
自己整合有機マスクの使用によって実現される。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２５】（１）上面を有する基板に形成された底面
および側壁を有するフィーチャ中に金属構造を電気めっ
きする方法であって、前記上面、底面および側壁に前記
金属のシード層を付着させる段階と、少なくとも前記上
面から前記シード層を選択的に除去し、これによって前
記シード層を、前記フィーチャ中の少なくとも前記底面
の部分にまで縮小する段階と、前記シード層の前記部分
を使用して前記金属を電気めっきし、これによって前記
金属が前記フィーチャを埋める段階とを含み、前記上面
から前記シード層を除去したことによって、前記上面が
電気めっきされない方法。 （２）前記基板が、前記上面ならびに前記フィーチャの
前記底面および側壁を覆うライナを有し、これによって
前記シード層が前記ライナの上に付着され、さらに、前
記電気めっき段階の後に前記ライナおよび前記金属を平
坦化し、これによって前記基板の前記上面から前記ライ
ナを除去し、前記めっき金属の上面を前記基板の前記上
面と実質的に同じ高さにする段階を含む、上記（１）に
記載の金属構造の電気めっき方法。 （３）前記シード層を選択的に除去する前記段階および
前記平坦化段階が、化学機械研磨（ＣＭＰ）を使用して
実施される、上記（２）に記載の金属構造の電気めっき
方法。 （４）前記金属が銅を含む、上記（１）に記載の金属構
造の電気めっき方法。 （５）前記ライナがタンタルおよび窒化タンタルを含
む、上記（２）に記載の金属構造の電気めっき方法。 （６）上面を有する基板に形成された底面および側壁を
有するフィーチャ中に金属構造を電気めっきする方法で
あって、前記上面、底面および側壁にライナを付着させ
る段階と、前記ライナの上に前記金属のシード層を付着
させる段階と、前記シード層を平坦化して、前記上面の
前記ライナから前記シード層を除去し、これによって、
前記上面の前記ライナを露出させ、前記シード層を、前
記フィーチャ中の前記側壁および底面の部分にまで縮小
する段階と、前記シード層の前記部分を使用して前記金
属を電気めっきし、これによってめっき金属が前記フィ
ーチャを埋める段階であって、前記上面から前記シード
層を除去したことによって、前記上面が電気めっきされ
ない段階と、前記めっき金属を平坦化し、これによって
前記金属の上面が前記上面の露出した前記ライナと同じ
高さにする段階と、前記上面の前記めっき金属および前
記ライナを平坦化し、これによって前記基板の前記上面
から前記ライナを除去し、前記金属の前記上面を前記基
板の前記上面と実質的に同じ高さにする段階とを含む方
法。 （７）前記平坦化段階が化学機械研磨（ＣＭＰ）によっ
て実施され、さらに、前記シード層を平坦化する前記段
階の後に、前記上面の露出した前記ライナおよび前記フ
ィーチャ中の前記シード層部分を洗浄する段階を含む、
上記（６）に記載の金属構造の電気めっき方法。 （８）前記金属が銅を含む、上記（６）に記載の金属構
造の電気めっき方法。 （９）前記ライナがタンタルおよび窒化タンタルを含
む、上記（６）に記載の金属構造の電気めっき方法。 （１０）上面を有する基板に形成された底面および側壁
を有するフィーチャ中に金属構造を電気めっきする方法
であって、前記上面、底面および側壁にライナを付着さ
せる段階と、前記ライナの上に前記金属のシード層を付
着させる段階と、前記シード層の上にマスキング層を付
着させる段階と、少なくとも前記上面から前記マスキン
グ層を選択的に除去し、これによって前記上面の前記シ
ード層を露出させ、前記フィーチャの少なくとも前記底
面のところの前記マスキング層の残りの部分によって前
記シード層をマスクする段階と、前記シード層の前記露
出部分を除去し、これによって前記シード層を、少なく
とも前記底面の残りの部分にまで縮小する段階と、前記
マスキング層の残りの部分を除去し、これによって前記
シード層の前記残りの部分を露出させる段階と、前記シ
ード層の前記残りの部分を使用して前記金属を電気めっ
きし、これによって金属が前記フィーチャを埋める段階
であって、前記上面から前記シード層を除去したことに
よって前記上面が電気めっきされない段階と、前記上面
の前記ライナを平坦化し、これによって前記基板の前記
上面から前記ライナを除去する段階とを含む方法。 （１１）前記平坦化段階が化学機械研磨（ＣＭＰ）を使
用して実施される、上記（１０）に記載の金属構造の電
気めっき方法。 （１２）前記マスキング層が有機材料から成る、上記
（１０）に記載の金属構造の電気めっき方法。 （１３）前記マスキング層の厚さが３００Å〜９００Å
である、上記（１２）に記載の金属構造の電気めっき方
法。 （１４）前記マスキング層を付着させる前記段階がスピ
ン・コーティングによって実施され、これによって、前
記フィーチャの底面の前記マスキング層の厚さが、前記
上面および前記側壁の前記マスキング層の厚さよりも厚
くなる、上記（１０）に記載の金属構造の電気めっき方
法。 （１５）前記マスキング層を選択的に除去する前記段階
が、前記上面および前記側壁の上部の前記層を除去し、
前記側壁の下部および前記底面の部分の前記層を残す段
階を含む、上記（１０）に記載の金属構造の電気めっき
方法。 （１６）前記電気めっき段階で、前記金属が前記フィー
チャを埋め、これによって前記金属の上面が前記基板の
前記上面と実質的に同じ高さになる、上記（１０）に記
載の金属構造の電気めっき方法。 （１７）前記金属が銅を含む、上記（１０）に記載の金
属構造の電気めっき方法。 （１８）前記ライナがタンタルおよび窒化タンタルを含
む、上記（１０）に記載の金属構造の電気めっき方法。 （１９）前記有機材料がポリマーを含む、上記（１２）
に記載の金属構造の電気めっき方法。 （２０）前記マスキング層を選択的に除去する前記段階
で、前記側壁の前記マスキング層の前記残りの部分が、
前記段階の持続時間に従って調整され、これによって前
記シード層の前記残りの部分が調整される、上記（１
５）に記載の金属構造の電気めっき方法。
および側壁を有するフィーチャ中に金属構造を電気めっ
きする方法であって、前記上面、底面および側壁に前記
金属のシード層を付着させる段階と、少なくとも前記上
面から前記シード層を選択的に除去し、これによって前
記シード層を、前記フィーチャ中の少なくとも前記底面
の部分にまで縮小する段階と、前記シード層の前記部分
を使用して前記金属を電気めっきし、これによって前記
金属が前記フィーチャを埋める段階とを含み、前記上面
から前記シード層を除去したことによって、前記上面が
電気めっきされない方法。 （２）前記基板が、前記上面ならびに前記フィーチャの
前記底面および側壁を覆うライナを有し、これによって
前記シード層が前記ライナの上に付着され、さらに、前
記電気めっき段階の後に前記ライナおよび前記金属を平
坦化し、これによって前記基板の前記上面から前記ライ
ナを除去し、前記めっき金属の上面を前記基板の前記上
面と実質的に同じ高さにする段階を含む、上記（１）に
記載の金属構造の電気めっき方法。 （３）前記シード層を選択的に除去する前記段階および
前記平坦化段階が、化学機械研磨（ＣＭＰ）を使用して
実施される、上記（２）に記載の金属構造の電気めっき
方法。 （４）前記金属が銅を含む、上記（１）に記載の金属構
造の電気めっき方法。 （５）前記ライナがタンタルおよび窒化タンタルを含
む、上記（２）に記載の金属構造の電気めっき方法。 （６）上面を有する基板に形成された底面および側壁を
有するフィーチャ中に金属構造を電気めっきする方法で
あって、前記上面、底面および側壁にライナを付着させ
る段階と、前記ライナの上に前記金属のシード層を付着
させる段階と、前記シード層を平坦化して、前記上面の
前記ライナから前記シード層を除去し、これによって、
前記上面の前記ライナを露出させ、前記シード層を、前
記フィーチャ中の前記側壁および底面の部分にまで縮小
する段階と、前記シード層の前記部分を使用して前記金
属を電気めっきし、これによってめっき金属が前記フィ
ーチャを埋める段階であって、前記上面から前記シード
層を除去したことによって、前記上面が電気めっきされ
ない段階と、前記めっき金属を平坦化し、これによって
前記金属の上面が前記上面の露出した前記ライナと同じ
高さにする段階と、前記上面の前記めっき金属および前
記ライナを平坦化し、これによって前記基板の前記上面
から前記ライナを除去し、前記金属の前記上面を前記基
板の前記上面と実質的に同じ高さにする段階とを含む方
法。 （７）前記平坦化段階が化学機械研磨（ＣＭＰ）によっ
て実施され、さらに、前記シード層を平坦化する前記段
階の後に、前記上面の露出した前記ライナおよび前記フ
ィーチャ中の前記シード層部分を洗浄する段階を含む、
上記（６）に記載の金属構造の電気めっき方法。 （８）前記金属が銅を含む、上記（６）に記載の金属構
造の電気めっき方法。 （９）前記ライナがタンタルおよび窒化タンタルを含
む、上記（６）に記載の金属構造の電気めっき方法。 （１０）上面を有する基板に形成された底面および側壁
を有するフィーチャ中に金属構造を電気めっきする方法
であって、前記上面、底面および側壁にライナを付着さ
せる段階と、前記ライナの上に前記金属のシード層を付
着させる段階と、前記シード層の上にマスキング層を付
着させる段階と、少なくとも前記上面から前記マスキン
グ層を選択的に除去し、これによって前記上面の前記シ
ード層を露出させ、前記フィーチャの少なくとも前記底
面のところの前記マスキング層の残りの部分によって前
記シード層をマスクする段階と、前記シード層の前記露
出部分を除去し、これによって前記シード層を、少なく
とも前記底面の残りの部分にまで縮小する段階と、前記
マスキング層の残りの部分を除去し、これによって前記
シード層の前記残りの部分を露出させる段階と、前記シ
ード層の前記残りの部分を使用して前記金属を電気めっ
きし、これによって金属が前記フィーチャを埋める段階
であって、前記上面から前記シード層を除去したことに
よって前記上面が電気めっきされない段階と、前記上面
の前記ライナを平坦化し、これによって前記基板の前記
上面から前記ライナを除去する段階とを含む方法。 （１１）前記平坦化段階が化学機械研磨（ＣＭＰ）を使
用して実施される、上記（１０）に記載の金属構造の電
気めっき方法。 （１２）前記マスキング層が有機材料から成る、上記
（１０）に記載の金属構造の電気めっき方法。 （１３）前記マスキング層の厚さが３００Å〜９００Å
である、上記（１２）に記載の金属構造の電気めっき方
法。 （１４）前記マスキング層を付着させる前記段階がスピ
ン・コーティングによって実施され、これによって、前
記フィーチャの底面の前記マスキング層の厚さが、前記
上面および前記側壁の前記マスキング層の厚さよりも厚
くなる、上記（１０）に記載の金属構造の電気めっき方
法。 （１５）前記マスキング層を選択的に除去する前記段階
が、前記上面および前記側壁の上部の前記層を除去し、
前記側壁の下部および前記底面の部分の前記層を残す段
階を含む、上記（１０）に記載の金属構造の電気めっき
方法。 （１６）前記電気めっき段階で、前記金属が前記フィー
チャを埋め、これによって前記金属の上面が前記基板の
前記上面と実質的に同じ高さになる、上記（１０）に記
載の金属構造の電気めっき方法。 （１７）前記金属が銅を含む、上記（１０）に記載の金
属構造の電気めっき方法。 （１８）前記ライナがタンタルおよび窒化タンタルを含
む、上記（１０）に記載の金属構造の電気めっき方法。 （１９）前記有機材料がポリマーを含む、上記（１２）
に記載の金属構造の電気めっき方法。 （２０）前記マスキング層を選択的に除去する前記段階
で、前記側壁の前記マスキング層の前記残りの部分が、
前記段階の持続時間に従って調整され、これによって前
記シード層の前記残りの部分が調整される、上記（１
５）に記載の金属構造の電気めっき方法。
【図１】電気めっきを使用して金属厚線を製造する従来
のプロセスの一段階を示す図である。
のプロセスの一段階を示す図である。
【図２】電気めっきを使用して金属厚線を製造する従来
のプロセスの図１に続く段階を示す図である。
のプロセスの図１に続く段階を示す図である。
【図３】電気めっきを使用して金属厚線を製造する従来
のプロセスの図２に続く段階を示す図である。
のプロセスの図２に続く段階を示す図である。
【図４】金属厚線を製造する本発明の第１の実施形態に
基づく選択めっきプロセスの一段階を示す図である。
基づく選択めっきプロセスの一段階を示す図である。
【図５】金属厚線を製造する本発明の第１の実施形態に
基づく選択めっきプロセスの図４に続く段階を示す図で
ある。
基づく選択めっきプロセスの図４に続く段階を示す図で
ある。
【図６】金属厚線を製造する本発明の第１の実施形態に
基づく選択めっきプロセスの図５に続く段階を示す図で
ある。
基づく選択めっきプロセスの図５に続く段階を示す図で
ある。
【図７】金属厚線を製造する本発明の第１の実施形態に
基づく選択めっきプロセスの図６に続く段階を示す図で
ある。
基づく選択めっきプロセスの図６に続く段階を示す図で
ある。
【図８】金属厚線を製造する本発明の第１の実施形態に
基づく選択めっきプロセスの図７に続く段階を示す図で
ある。
基づく選択めっきプロセスの図７に続く段階を示す図で
ある。
【図９】金属厚線を製造する本発明の第２の実施形態に
基づく選択めっきプロセスの一段階を示す図である。
基づく選択めっきプロセスの一段階を示す図である。
【図１０】金属厚線を製造する本発明の第２の実施形態
に基づく選択めっきプロセスの図９に続く段階を示す図
である。
に基づく選択めっきプロセスの図９に続く段階を示す図
である。
【図１１】金属厚線を製造する本発明の第２の実施形態
に基づく選択めっきプロセスの図１０に続く段階を示す
図である。
に基づく選択めっきプロセスの図１０に続く段階を示す
図である。
【図１２】金属厚線を製造する本発明の第２の実施形態
に基づく選択めっきプロセスの図１１に続く段階を示す
図である。
に基づく選択めっきプロセスの図１１に続く段階を示す
図である。
【図１３】金属厚線を製造する本発明の第２の実施形態
に基づく選択めっきプロセスの図１２に続く段階を示す
図である。
に基づく選択めっきプロセスの図１２に続く段階を示す
図である。
１０ 基板（またはインターレベル誘電体）
１１ フィーチャ
１２ ライナ／接着プロモータ
１３ シード層
１４ めっき金属
１５ フィーチャの外側の領域
２０ 誘電層
２０ａ 誘電層の上面
２１ フィーチャ
２２ ライナ層
２２ａ ライナ層の上面
２３ シード層
２４ めっき金属
２４ａ めっき金属の上面
３０ 誘電体
３１ フィーチャ
３２ ライナ層
３３ シード層
３３ａ シード層の上面
３３ｂ シード層の底面部分
３３ｓ シード層の側面部分
３４ 有機層
３４ａ 有機層の上面
３４ｂ 有機層の底面部分
３４ｃ 有機層の壁面下部部分
３４ｓ 有機層の壁面部分
３５ めっき金属
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ピーター・エス・ロック
アメリカ合衆国12533 ニューヨーク州
ホープウェル・ジャンクション ドグウ
ッド・ロード 89
(72)発明者 ケヴィン・エス・ペトラーカ
アメリカ合衆国12550 ニューヨーク州
ニューバーグ ローリエ・レーン 28
(72)発明者 デヴィッド・エム・ロックウェル
アメリカ合衆国18847 ペンシルバニア
州サスケハナ ターンパイク・ストリー
ト 409
(72)発明者 セシャドリ・スバナ
アメリカ合衆国12509 ニューヨーク州
ブリュースター コヴェントリー・レー
ン 105
(56)参考文献 特開2001−181851（ＪＰ，Ａ)
特開2001−144181（ＪＰ，Ａ)
特開 平11−274208（ＪＰ，Ａ)
特開 平11−260824（ＪＰ，Ａ)
特開 平３−190240（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
C25D 7/12
H01L 21/288
Claims (10)
- 【請求項１】上面を有する基板に形成された底面および
側壁を有するフィーチャ中に金属構造を電気めっきする
方法であって、 前記上面、底面および側壁にライナを付着させる段階
と、 前記ライナの上に前記金属のシード層を付着させる段階
と、 前記シード層の上にマスキング層を付着させる段階と、前記上面および前記側壁の上部 から前記マスキング層を
選択的に除去し、前記側壁の下部および前記底面の部分
の前記層を残し、これによって前記上面の前記シード層
を露出させ、前記フィーチャの少なくとも前記底面のと
ころの前記マスキング層の残りの部分によって前記シー
ド層をマスクする段階と、 前記シード層の前記露出部分を除去し、これによって前
記シード層を、少なくとも前記底面の残りの部分にまで
縮小する段階と、 前記マスキング層の残りの部分を除去し、これによって
前記シード層の前記残りの部分を露出させる段階と、 前記シード層の前記残りの部分を使用して前記金属を電
気めっきし、これによって金属が前記フィーチャを埋め
る段階であって、前記上面から前記シード層を除去した
ことによって前記上面が電気めっきされない段階と、 前記上面の前記ライナを平坦化し、これによって前記基
板の前記上面から前記ライナを除去する段階とを含む方
法。 - 【請求項２】前記平坦化段階が化学機械研磨（ＣＭＰ）
を使用して実施される、請求項１に記載の金属構造の電
気めっき方法。 - 【請求項３】前記マスキング層が有機材料から成る、請
求項１に記載の金属構造の電気めっき方法。 - 【請求項４】前記マスキング層の厚さが３００Å〜９０
０Åである、請求項３に記載の金属構造の電気めっき方
法。 - 【請求項５】前記マスキング層を付着させる前記段階が
スピン・コーティングによって実施され、これによっ
て、前記フィーチャの底面の前記マスキング層の厚さ
が、前記上面および前記側壁の前記マスキング層の厚さ
よりも厚くなる、請求項１に記載の金属構造の電気めっ
き方法。 - 【請求項６】前記電気めっき段階で、前記金属が前記フ
ィーチャを埋め、これによって前記金属の上面が前記基
板の前記上面と実質的に同じ高さになる、請求項１に記
載の金属構造の電気めっき方法。 - 【請求項７】前記金属が銅を含む、請求項１に記載の金
属構造の電気めっき方法。 - 【請求項８】前記ライナがタンタルおよび窒化タンタル
を含む、請求項１に記載の金属構造の電気めっき方法。 - 【請求項９】前記有機材料がポリマーを含む、請求項３
に記載の金属構造の電気めっき方法。 - 【請求項１０】前記マスキング層を選択的に除去する前
記段階で、前記側壁の前記マスキング層の前記残りの部
分が、前記段階の持続時間に従って調整され、これによ
って前記シード層の前記残りの部分が調整される、請求
項１に記載の金属構造の電気めっき方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/567468 | 2000-05-09 | ||
| US09/567,468 US6368484B1 (en) | 2000-05-09 | 2000-05-09 | Selective plating process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002020891A JP2002020891A (ja) | 2002-01-23 |
| JP3427934B2 true JP3427934B2 (ja) | 2003-07-22 |
Family
ID=24267280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127259A Expired - Fee Related JP3427934B2 (ja) | 2000-05-09 | 2001-04-25 | 選択めっきプロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6368484B1 (ja) |
| JP (1) | JP3427934B2 (ja) |
| KR (1) | KR100466139B1 (ja) |
| TW (1) | TW486747B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355153B1 (en) | 1999-09-17 | 2002-03-12 | Nutool, Inc. | Chip interconnect and packaging deposition methods and structures |
| US6921551B2 (en) * | 2000-08-10 | 2005-07-26 | Asm Nutool, Inc. | Plating method and apparatus for controlling deposition on predetermined portions of a workpiece |
| KR100396883B1 (ko) * | 2000-11-23 | 2003-09-02 | 삼성전자주식회사 | 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법 |
| US6610189B2 (en) * | 2001-01-03 | 2003-08-26 | Applied Materials, Inc. | Method and associated apparatus to mechanically enhance the deposition of a metal film within a feature |
| US6455413B1 (en) * | 2001-06-27 | 2002-09-24 | Advanced Micro Devices, Inc. | Pre-fill CMP and electroplating method for integrated circuits |
| KR100434946B1 (ko) * | 2001-09-28 | 2004-06-10 | 학교법인 성균관대학 | 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법 |
| US20080121343A1 (en) * | 2003-12-31 | 2008-05-29 | Microfabrica Inc. | Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates |
| US6661098B2 (en) * | 2002-01-18 | 2003-12-09 | International Business Machines Corporation | High density area array solder microjoining interconnect structure and fabrication method |
| US6747472B2 (en) * | 2002-01-18 | 2004-06-08 | International Business Machines Corporation | Temporary device attach structure for test and burn in of microjoint interconnects and method for fabricating the same |
| US6732908B2 (en) | 2002-01-18 | 2004-05-11 | International Business Machines Corporation | High density raised stud microjoining system and methods of fabricating the same |
| JP2004063556A (ja) * | 2002-07-25 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7008871B2 (en) * | 2003-07-03 | 2006-03-07 | International Business Machines Corporation | Selective capping of copper wiring |
| US20050098605A1 (en) * | 2003-11-06 | 2005-05-12 | International Business Machines Corporation | Apparatus and method for low pressure wirebond |
| KR100689665B1 (ko) * | 2003-11-06 | 2007-03-08 | 삼성전자주식회사 | 시스템 온 칩용 인덕터의 제조 방법 |
| US7115997B2 (en) * | 2003-11-19 | 2006-10-03 | International Business Machines Corporation | Seedless wirebond pad plating |
| US6984587B2 (en) | 2004-01-08 | 2006-01-10 | Cabot Microelectronics Corporation | Integrated polishing and electroless deposition |
| US7068138B2 (en) * | 2004-01-29 | 2006-06-27 | International Business Machines Corporation | High Q factor integrated circuit inductor |
| JP2006080295A (ja) * | 2004-09-09 | 2006-03-23 | Sony Corp | 配線基板の製造方法および半導体モジュールの製造方法 |
| US8500985B2 (en) * | 2006-07-21 | 2013-08-06 | Novellus Systems, Inc. | Photoresist-free metal deposition |
| DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
| US20080237048A1 (en) * | 2007-03-30 | 2008-10-02 | Ismail Emesh | Method and apparatus for selective electrofilling of through-wafer vias |
| US7833893B2 (en) | 2007-07-10 | 2010-11-16 | International Business Machines Corporation | Method for forming conductive structures |
| US7905994B2 (en) * | 2007-10-03 | 2011-03-15 | Moses Lake Industries, Inc. | Substrate holder and electroplating system |
| US20090188553A1 (en) * | 2008-01-25 | 2009-07-30 | Emat Technology, Llc | Methods of fabricating solar-cell structures and resulting solar-cell structures |
| US8119525B2 (en) * | 2008-02-26 | 2012-02-21 | Applied Materials, Inc. | Process for selective growth of films during ECP plating |
| US8262894B2 (en) | 2009-04-30 | 2012-09-11 | Moses Lake Industries, Inc. | High speed copper plating bath |
| JP5498751B2 (ja) | 2009-10-05 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20120086101A1 (en) | 2010-10-06 | 2012-04-12 | International Business Machines Corporation | Integrated circuit and interconnect, and method of fabricating same |
| US9502303B2 (en) * | 2015-04-09 | 2016-11-22 | United Microelectronics Corp. | Method for manufacturing semiconductor device with a barrier layer having overhung portions |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3385773A (en) | 1965-05-28 | 1968-05-28 | Buckbee Mears Co | Process for making solid electrical connection through a double-sided printed circuitboard |
| US3464855A (en) | 1966-09-06 | 1969-09-02 | North American Rockwell | Process for forming interconnections in a multilayer circuit board |
| JPH03190240A (ja) * | 1989-12-20 | 1991-08-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5256274A (en) | 1990-08-01 | 1993-10-26 | Jaime Poris | Selective metal electrodeposition process |
| NL9100241A (nl) | 1991-02-12 | 1991-08-01 | Koninkl Philips Electronics Nv | Werkwijze voor de vervaardiging van een halfgeleiderinrichting. |
| GB9105943D0 (en) | 1991-03-20 | 1991-05-08 | Philips Nv | A method of manufacturing a semiconductor device |
| EP0535864B1 (en) | 1991-09-30 | 1998-07-29 | AT&T Corp. | Fabrication of a conductive region in electronic devices |
| US5549808A (en) | 1995-05-12 | 1996-08-27 | International Business Machines Corporation | Method for forming capped copper electrical interconnects |
| US5933758A (en) * | 1997-05-12 | 1999-08-03 | Motorola, Inc. | Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer |
| US6251528B1 (en) * | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
| US6140234A (en) * | 1998-01-20 | 2000-10-31 | International Business Machines Corporation | Method to selectively fill recesses with conductive metal |
| US6071814A (en) * | 1998-09-28 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Selective electroplating of copper for damascene process |
| US6610596B1 (en) * | 1999-09-15 | 2003-08-26 | Samsung Electronics Co., Ltd. | Method of forming metal interconnection using plating and semiconductor device manufactured by the method |
| JP2001181851A (ja) * | 1999-10-12 | 2001-07-03 | Sony Corp | めっき方法及びめっき構造 |
-
2000
- 2000-05-09 US US09/567,468 patent/US6368484B1/en not_active Expired - Fee Related
-
2001
- 2001-04-13 TW TW090108929A patent/TW486747B/zh not_active IP Right Cessation
- 2001-04-16 KR KR10-2001-0020183A patent/KR100466139B1/ko not_active IP Right Cessation
- 2001-04-25 JP JP2001127259A patent/JP3427934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010103600A (ko) | 2001-11-23 |
| JP2002020891A (ja) | 2002-01-23 |
| US6368484B1 (en) | 2002-04-09 |
| TW486747B (en) | 2002-05-11 |
| KR100466139B1 (ko) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3427934B2 (ja) | 選択めっきプロセス | |
| US7166922B1 (en) | Continuous metal interconnects | |
| KR100268213B1 (ko) | 무바닥형라이너구조체의형성방법및반도체제품 | |
| US6610596B1 (en) | Method of forming metal interconnection using plating and semiconductor device manufactured by the method | |
| US6211049B1 (en) | Forming submicron integrated-circuit wiring from gold, silver, copper, and other metals | |
| US6368953B1 (en) | Encapsulated metal structures for semiconductor devices and MIM capacitors including the same | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| KR19990066836A (ko) | 도전성 금속으로 함몰부를 선택적으로 충전하는 방법 | |
| JP2004063556A (ja) | 半導体装置の製造方法 | |
| US20020142581A1 (en) | Interconnection structure and method for fabricating same | |
| US20010027008A1 (en) | Method for forming interconnect structure in semiconductor device | |
| JP2003518325A (ja) | ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法 | |
| KR20040030147A (ko) | 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법 | |
| US6384484B1 (en) | Semiconductor device | |
| US7282450B2 (en) | Sidewall coverage for copper damascene filling | |
| JP2004153162A (ja) | 配線構造の形成方法 | |
| CN101414576A (zh) | 半导体器件及形成其阻挡金属层的方法 | |
| US6174813B1 (en) | Dual damascene manufacturing process | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| US20020048934A1 (en) | Planarization method on a damascene structure | |
| US7030021B2 (en) | Method of fabricating metal interconnection of semiconductor device | |
| KR100396878B1 (ko) | 도금을 이용한 금속배선 형성방법 및 그에 따라 제조된반도체 소자 | |
| JP2001102448A (ja) | 配線の形成方法 | |
| KR930011112B1 (ko) | 평탄화된 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |